DE19952357A1 - Schreibvorrichtung für eine nicht-flüchtige Halbleiter-Speichervorrichtung - Google Patents
Schreibvorrichtung für eine nicht-flüchtige Halbleiter-SpeichervorrichtungInfo
- Publication number
- DE19952357A1 DE19952357A1 DE19952357A DE19952357A DE19952357A1 DE 19952357 A1 DE19952357 A1 DE 19952357A1 DE 19952357 A DE19952357 A DE 19952357A DE 19952357 A DE19952357 A DE 19952357A DE 19952357 A1 DE19952357 A1 DE 19952357A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- write
- written
- flash memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
Landscapes
- Read Only Memory (AREA)
Abstract
Die vorliegende Erfindung betrifft eine Schreibvorrichtung für eine nicht-flüchtige Halbleiterspeichervorrichtung, in der Daten in einen Flash-Speicher 11 eingeschrieben werden und geschriebene Daten verifiziert werden, wodurch nur Daten, die nicht richtig in den Speicher 11 eingeschrieben wurden, erneut darin eingeschrieben werden, worin die Schreibvorrichtung eine Exklusiv-NOR-Schaltung 511 bis 51n aufweist, die Schreibdaten 31D mit verifizierten Daten 41D vergleicht und Schreibdaten 51D auf der Basis eines Ergebnisses des Vergleichs erzeugt, die erneut darin eingeschrieben werden.
Description
Die vorliegende Erfindung betrifft eine Schreibvorrichtung für
eine nicht-flüchtige Halbleiterspeichervorrichtung und insbeson
dere eine nicht-flüchtige Halbleiterspeichervorrichtung mit
einer verlängerten Lebensdauer aufgrund des Vermeidens von ex
zessivem Schreiben.
In den letzten Jahren hat die Verwendung von Flash-Speichern als
elektrische, wiederbeschreibbare, nicht-flüchtige Halbleiter
speichervorrichtungen weit verbreitet zugenommen. Ein Beispiel
für einen Flash-Speicher des Stands der Technik ist in der unge
prüften japanischen Patentveröffentlichung (KOKAI) Nr. 07-36787
angegeben, wobei der Flash-Speicher, der in dieser Veröffentli
chung offenbart ist, in Fig. 9 gezeigt ist.
Die Flash-Speichervorrichtung, die in Fig. 9 gezeigt ist, hat
eine Vielzahl von Flash-Speichern, worin eine Verifikation bzw.
Überprüfung durchgeführt wird, wenn ein Schreibbetrieb durchge
führt wird, und, wenn ein Schreibbetrieb fehlschlägt, nur der
Speicher, der den fehlgeschlagenen bzw. fehlerhaften Schreibbe
trieb hatte, erneut beschrieben wird.
In der zuvor erwähnten Flash-Speichervorrichtung gibt es jedoch
das Problem, wenn ein Schreibbetrieb fehlschlägt, eines exzessi
ven Schreibens, da die Daten in den gesamten Flash-Speicher ein
geschrieben werden, was zu einer Verkürzung der Lebensdauer oder
Standzeit des Flash-Speichers führt.
Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung,
den zuvor erwähnten Nachteil des Stands der Technik zu vermei
den, indem eine neuartige Schreibvorrichtung für eine nicht
flüchtige Halbleiterspeichervorrichtung bereitgestellt wird, die
die Lebensdauer der Halbleiterspeichervorrichtung verlängert,
indem ein exzessives Schreiben vermieden wird.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin,
eine neuartige Schreibvorrichtung für eine nicht-flüchtige
Halbleiterspeichervorrichtung anzugeben, worin ein Flash-Spei
cher mit hoher Kapazität in Blöcke unterteilt ist, worin jeder
Block simultan derart beschrieben wird, daß die Schreibzeit ver
kürzt wird, und worin eine Anzahl von Zellen, die mit jeder Bit
leitung oder Wortleitung verbunden sind, reduziert wird, wodurch
die Anzahl der Beanspruchungen oder Belastungen, die auf eine
ausgewählte Zelle einwirken, oder die Beanspruchungshäufigkeit
reduziert wird.
Diese Aufgabe wird durch die Schreibvorrichtung gemäß Anspruch
1, Anspruch 4 oder Anspruch 5 gelöst. Demnach hat die vorliegen
de Erfindung den nachfolgend erwähnten, grundsätzlichen, techni
schen Aufbau.
Genauer gibt ein erster Aspekt (vgl. Anspruch 1) der vorliegen
den Erfindung eine Schreibvorrichtung für eine nicht-flüchtige
Halbleiterspeichervorrichtung an, in der Daten in einen Flash-
Speicher eingeschrieben werden und die eingeschriebenen Daten
überprüft bzw. verifiziert werden, wobei nur Daten, die nicht
richtig in den Speicher eingeschrieben wurden, in den Speicher
wieder eingeschrieben werden, worin die Schreibvorrichtung eine
Exklusiv-NOR-Schaltung aufweist, die Schreibdaten mit verifi
zierten Daten vergleicht und Schreibdaten, die darin einge
schrieben werden sollen, auf der Basis eines Ergebnisses des
Vergleiches erzeugt.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung weist die
Exklusiv-NOR-Schaltung bevorzugt eine Vielzahl von Exklusiv-NOR-
Schaltungen auf, wobei deren Anzahl identisch zu der Anzahl der
Schreibdaten ist.
Gemäß einem dritten Aspekt der vorliegenden Erfindung werden die
Schreibdaten in einem Datenpuffer (data buffer) gespeichert,
während Daten, die für das Verifizieren ausgelesen werden, in
einem Lesepuffer gespeichert werden.
Ein vierter Aspekt der vorliegenden Erfindung betrifft eine
Schreibvorrichtung für eine nicht-flüchtige Halbleiterspeicher
vorrichtung, in der Daten in einen Flash-Speicher eingeschrieben
werden und die eingeschriebenen Daten verifiziert werden, wo
durch nur Daten, die nicht korrekt bzw. unrichtig in den Spei
cher eingeschrieben wurden, darin erneut eingeschrieben werden
und worin die Schreibvorrichtung eine Vielzahl von Flash-Spei
chern aufweist.
Ein fünfter Aspekt der vorliegenden Erfindung betrifft eine
Schreibvorrichtung für eine nicht-flüchtige Halbleiterspeicher
vorrichtung, in der Daten in einen Flash-Speicher eingeschrieben
werden und die eingeschriebenen Daten verifiziert werden, wo
durch nur Daten, die unrichtig bzw. ungeeignet in den Speicher
eingeschrieben wurden, in ihn erneut eingeschrieben werden, wo
rin eine Vielzahl von Flash-Speichern vorgesehen ist und worin
jeder der Flash-Speicher aufweist einen Datenpuffer zum Spei
chern von Schreibdaten, einen Lesepuffer zum Speichern von aus
gelesenen Daten und eine Schreibsteuereinrichtung zum simultanen
Schreiben aller Daten, die in den jeweiligen Datenpuffern ge
speichert sind, in die jeweiligen Speicher, und weiterhin worin
die Schreibvorrichtung mit einem Adresspuffer zum Bestimmen
einer gleichen Adresse für jeden Speicher versehen ist, wobei
die Schreibsteuereinrichtung mit einer Vielzahl von Exklusiv-
NOR-Schaltungen versehen ist, deren Anzahl identisch zu der An
zahl der Schreibdaten ist, wobei die Exklusiv-NOR-Schaltung die
Schreibdaten mit verifizierten Daten vergleicht und Schreibda
ten, die darin eingeschrieben werden sollen, auf der Basis eines
Ergebnisses des Vergleichs derart erzeugt, daß ein erneuter bzw.
wiederholter Schreibbetrieb ausgeführt wird.
Eine Schreibvorrichtung für eine nicht-flüchtige Halbleiterspei
chervorrichtung gemäß der vorliegenden Erfindung ist eine Vor
richtung, in der Daten in einen Flash-Speicher eingeschrieben
werden und verifiziert werden, wobei Daten, die verifiziert wur
den und nicht korrekt bzw. nicht geeignet eingeschrieben wurden,
noch einmal eingeschrieben werden, wobei diese Halbleiterspei
chervorrichtung eine Schreibsignal-Erzeugungseinrichtung hat,
die die Schreibdaten bei einer Adresse mit Verifikationsdaten
vergleicht und die nur ausgewählte Datenbits, die nicht voll
ständig bzw. fertig geschrieben wurden, erneut einschreibt.
Es ist deshalb möglich, ein exzessives Schreiben zu vermeiden,
wodurch die Belastung des Flash-Speichers vermindert wird und
seine Lebensdauer bzw. Standzeit verlängert wird.
Weitere Vorteile, vorteilhafte Weiterbildungen und Anwendungs
möglichkeiten der vorliegenden Erfindung sind aus der nachfol
genden detaillierten Beschreibung bevorzugter Ausführungsformen
der Erfindung in Verbindung mit den Zeichnungen zu entnehmen.
Es zeigt:
Fig. 1 ein Blockdiagramm, das eine erste Ausführungsform einer
nicht-flüchtigen Halbleiterspeichervorrichtung gemäß der
vorliegenden Erfindung zeigt;
Fig. 2 ein Blockdiagramm, das eine zweite Ausführungsform einer
nicht-flüchtigen Halbleiterspeichervorrichtung gemäß der
vorliegenden Erfindung zeigt;
Fig. 3 ein Blockdiagramm, das einen Flash-Speicher zeigt;
Fig. 4 ein Flußdiagramm, das den Schreibbetrieb der ersten Aus
führungsform zeigt;
Fig. 5 ein Flußdiagramm, das den Schreibbetrieb der ersten Aus
führungsform zeigt;
Fig. 6 ein Schaltungsdiagramm einer Schaltung zum Erzeugen
eines Schreibsignals in der ersten Ausführungsform;
Fig. 7 ein Flußdiagramm, das den Schreibbetrieb der zweiten Aus
führungsform der Erfindung zeigt;
Fig. 8 ein Blockdiagramm, das eine dritte Ausführungsform einer
nicht-flüchtigen Halbleiterspeichervorrichtung gemäß der
vorliegenden Erfindung zeigt; und
Fig. 9 ein Blockdiagramm einer nicht-flüchtigen Halbleiter-Spei
chervorrichtung des Stands der Technik.
Bevorzugte Ausführungsformen einer Schreibvorrichtung für eine
nicht-flüchtige Halbleiterspeichervorrichtung gemäß der vorlie
genden Erfindung werden nachfolgend im Detail unter Bezugnahme
auf die sachdienlichen, beiliegenden Zeichnungen beschrieben.
Fig. 1 ist ein Blockdiagramm einer ersten Ausführungsform einer
Schreibvorrichtung für eine nicht-flüchtige Halbleiterspeicher
vorrichtung gemäß der vorliegenden Erfindung. Fig. 3 ist ein
Blockdiagramm eines Flash-Speichers und Fig. 4 und 5 sind Fluß
diagramme, die den Schreibbetrieb erläutern.
Die Ausführungsform, die in Fig. 1 gezeigt ist, hat Flash-Spei
cher-Blöcke 11, 12 und 13, jeweilige Adresspuffer 21, 22 und 23
und jeweilige Datenpuffer 31, 32 und 33. Jedem der Flash-Spei
cher-Blöcke wird ein Schreibfreigabesignal WE1, WE2 bzw. WE3 und
ein Lesefreigabesignal RE1, RE2 bzw. RE3 zugeführt. Die Schreib
freigabesignale WE1, WE2 und WE3 sind aktiv, wenn ein Schreiben
durchgeführt wird, und die Lesefreigabesignale RE1, RE2 und RE3
sind aktiv, wenn ein Lesen und ein Verifizieren bzw. Überprüfen
durchgeführt werden.
Fig. 3 zeigt ein Beispiel für den Aufbau eines Flash-Speichers
11, wobei dieser den gleichen Aufbau wie die Flash-Speicher 12
und 13 hat.
Im Fall der Konfiguration mit 512 Bitleitungen und 512 Wortlei
tungen gibt es 512 × 512 = 262.144 Zellen und für einen Daten
busbreite (Wort) von z. B. 32 Bit würde dies einen Speicher für
32 Bit × 8192 Wörter ergeben. Dieser Speicher erfordert eine 13-
Bit-Adresslänge (213 = 8192 Worte), wobei die neun Bit höherer
Ordnung (für 29 - 512 Wortleitungen) mit einem X-Dekoder verbun
den sind und die 4 Bit niedriger Ordnung (für 32 Bit × 24 = 512
Wortleitungen) mit einem Y-Auswähler verbunden sind. Wenn die
Schreibfreigabesignale WE1 bis WE3 aktiv sind, werden Daten in
eine Zelle eingeschrieben, die durch den X-Dekoder und den Y-
Auswähler ausgewählt wird. Die Lese- und Verifizierungsoperati
onen werden durchgeführt, wenn die Lesefreigabesignale RE1 bis
RE3 aktiv sind, wobei die Daten aus der Zelle, die durch den X-
Dekoder und den Y-Auswähler ausgewählt wird, über einen Lesever
stärker bzw. Tastverstärker ausgelesen werden.
Der Schreibbetrieb von Daten in den Flash-Speicher 11 einer
nicht-flüchtigen Halbleiterspeichervorrichtung, die, wie vorste
hend erwähnt wurde, aufgebaut ist, wird nachfolgend unter Bezug
nahme auf das Flußdiagramm in Fig. 4 beschrieben.
Zuerst wird eine Adresse in den Adresspuffer 21 geladen bzw. ge
setzt und Daten werden in den Datenpuffer (Schreibpuffer 31)
eingeschrieben. Als nächstes wird das Schreibfreigabesignal WE1
aktiviert und, nachdem eine vorgegebene Zeit abgelaufen ist,
wird das Schreibfreigabesignal inaktiv gemacht und das Schreiben
ist beendet. Dann wird das Schreibfreigabesignal RE1 aktiv ge
macht und eine Verifikation der geschriebenen Daten wird durch
geführt. Wenn die Daten aus dem Datenpuffer 31 korrekt einge
schrieben wurden, schließt dies den Schreibbetrieb ab. Wenn die
Daten jedoch nicht eingeschrieben wurden oder nicht korrekt ein
geschrieben wurden, wird das Schreibfreigabesignal WE1 erneut
aktiv gesetzt und der Schreibbetrieb wird wiederholt.
Die erste Ausführungsform der vorliegenden Erfindung schreibt
Daten simultan in die Flash-Speicher 11, 12 und 13 ein, wobei
der Schreibbetrieb in Übereinstimmung mit dem Flußdiagramm von
Fig. 5 ausgeführt wird.
Zuerst werden Adressen in den Adresspuffern 21, 22 und 23 ge
setzt und Daten werden in die Datenpuffer 31, 32 bzw. 33 einge
schrieben. Als nächstes werden die Schreibfreigabesignale WE1,
WE2 und WE3 aktiv gemacht und, nachdem eine vorgegebene Zeitdau
er abgelaufen ist, werden diese Signale wieder inaktiv gemacht
und das erste Einschreiben bzw. Schreiben in die Flash-Speicher
11, 12 und 13 ist abgeschlossen oder fertig. Dann werden die Le
sefreiegabesignale RE1, RE2 und RE3 aktiv gemacht und die Ver
ifikation der Daten, die in die Flash-Speicher 11, 12 und 13
eingeschrieben wurden, wird durchgeführt. Wenn die Daten aus je
dem der Datenpuffer korrekt geschrieben worden sind, beendet
dies den Schreibbetrieb. Wenn ein Datenschreiben jedoch fehlge
schlagen- fehlerhaft, ausgefallen oder gestört ist, wird das
Schreibfreigabesignal für den Flash-Speicher, für den ein
Schreibbetrieb fehlgeschlagen ist, erneut aktiv gemacht und der
schreibbetrieb wird wiederholt. Dementsprechend wird nur der
Speicher, bei dem ein schreibbetrieb fehlgeschlagen ist, erneut
beschrieben.
In dieser Ausführungsform der vorliegenden Erfindung ist deshalb
der Aufbau derart, daß ein Speicher großer Kapazität in unabhän
gige Blöcke unterteilt ist, in die ein Schreiben simultan durch
geführt wird, wodurch ein Verkürzen der Schreibzeit, eine Reduk
tion der Anzahl der Zellen, die mit einer Bitleitung oder einer
Wortleitung verbunden sind, und eine Reduktion der Anzahl der
Belastungen bzw. der Beanspruchungsvorgänge, die auf die ausge
wählte Zelle einwirken oder an diese angelegt sind, ermöglicht
werden.
In dieser Ausführungsform wird die Schreibzeit, da es drei
Blöcke gibt, auf ein Drittel reduziert und die Anzahl der Bean
spruchungen, die auf die Bitleitungen und die Wortleitungen ein
wirken, wird auf ein Drittel reduziert.
Fig. 2 zeigt ein Blockdiagramm der zweiten Ausführungsform einer
Schreibvorrichtung für eine nicht-flüchtige Halbleiterspeicher
vorrichtung gemäß der vorliegenden Erfindung. Fig. 6 ist ein
Schaltungsdiagramm einer Schreibsignal-Erzeugungsschaltung und
Fig. 7 ist ein Betriebsflußdiagramm.
Fig. 2 und Fig. 6 zeigen eine Schreibvorrichtung für eine nicht
flüchtige Halbleiterspeichervorrichtung, die Daten in den Flash-
Speicher 11 einschreibt und die einen Verifizierungsbetrieb be
züglich der geschriebenen Daten und ein Wiederschreiben der Da
ten durchführt, wenn das Ergebnis der Verifizierungsoperation
angibt, daß die Daten nicht korrekt geschrieben wurden, wobei
diese Schreibvorrichtung mit einer Schreibsignal-Erzeugungsein
richtung 51 versehen ist, die die Schreibdaten für Adressen mit
den Verifikationsdaten vergleicht und selektiv die Daten bei
Adressen wieder einschreibt, die derart verifiziert wurden, das
sie nicht korrekt eingeschrieben wurden. Die Schreibsignal-
Erzeugungseinrichtung 51, die Exklusiv-NOR-Schaltungen 511 bis
51n hat, vergleicht jedes Bit der Schreibdaten 31D mit jedem Bit
der Verifikationsdaten 41D, wobei die Ausgangsdaten 51D davon
erneut geschriebene Daten werden.
In dieser Schreibvorrichtung werden die zuvor erwähnten Schreib
daten in dem Datenpuffer 31 gespeichert und die ausgelesenen Da
ten für die Verifikation werden in dem Lesepuffer 41 gespei
chert.
Die vorliegende Erfindung wird nachfolgend im Detail beschrie
ben.
Gemäß Fig. 2 weist diese Ausführungsform der vorliegenden Er
findung den Flash-Speicher 11, den Adresspuffer 21, den Daten
puffer 31, den Lesepuffer 41 und eine Schreibsignal-Erzeugungs
schaltung 51 auf. Das Schreibfreigabesignal WE1 und das Lese
freigabesignal RE1 werden jeweils dem Flash-Speicher 11 zuge
führt. Das Schreibfreigabesignal WE1 ist beim Schreiben aktiv
und das Lesefreigabesignal RE1 ist beim Lesen und beim Verifi
zieren aktiv.
Der Flash-Speicher 11 hat den gleichen Aufbau wie mit Bezug auf
Fig. 1 beschrieben wurde.
Dem Lesepuffer 41 werden die Daten des Flash-Speichers 11 einge
lesen, wenn die Verifikation durchgeführt wird, und ein Verg
leich wird in der Schreibsignal-Erzeugungsschaltung 51 zwischen
Verifikationsdaten und den Schreibdaten durchgeführt und Daten
werden dadurch erzeugt, so daß nur die Bits, die nicht erfolg
reich geschrieben wurden, erneut geschrieben werden.
Fig. 6 zeigt den Aufbau der schreibsignal-Erzeugungsschaltung
51. Um jedes Datenbit zu überprüfen, weist die Schreibsignal-Er
zeugungsschaltung 51 n Ex-NOR(Exklusiv-NOR)-Schaltungen 511 bis
51n auf. Die Schreibdaten und Verfikationsdaten werden bitweise
von jeder der Ex-NOR-Schaltungen verglichen und Datenbits, die
erneut eingeschrieben werden müssen, werden herausgeholt bzw.
gewonnen und nur diese Bits werden für das erneute Einschreiben
ausgewählt. Dementsprechend ist der Schreibbetrieb dieser Aus
führungsform, wie in Fig. 7 gezeigt ist.
Zuerst wird eine Adresse in den Adresspuffer 21 geladen und Da
ten werden in den Datenpuffer 31 eingeschrieben. Dann wird der
Lesepuffer 41 gelöscht und auf 1 gesetzt.
Als nächstes wird, nachdem Daten in die Schreibsignal-Erzeu
gungsschaltung 51 eingegeben wurden, das Schreibfreigabesignal
WE1 aktiv gesetzt und, nachdem eine vorgegebene Zeitdauer abge
laufen ist, wird das Schreibfreigabesignal WE1 inaktiv gemacht,
wobei dies den ersten Schreibvorgang beendet oder vervollstän
digt. Als nächstes wird das Lesefreigabesignal RE1 aktiv gemacht
und die Verifizierung der eingeschriebenen Daten wird durchge
führt. Wenn dieser Vorgang ausgeführt wird, werden in den Lese
puffer 41 Verifizierungsdaten eingelesen.
Beim Durchführen des Verifizierungsbetriebs sind alle Ausgänge
bzw. Ausgangssignale der Ex-NOR-Schaltungen 511 bis 51n, wenn
alle Daten des Datenpuffers 31 gleich den Daten in dem Lesepuf
fer 41 sind, auf dem hohen Niveau bzw. Pegel, was angibt, daß
alle Bits eingeschrieben worden sind, wobei zu diesem Zeitpunkt
der Schreibbetrieb fertig oder beendet ist. Wenn jedoch ein Aus
gang bzw. Ausgangssignal mit niedrigem Niveau bzw. Pegel unter
den Ausgängen der Ex-NOR-Schaltungen 511 bis 51n gegeben ist,
gibt dies an, daß das Bit, für das der Ausgang mit niedrigem Ni
veau auftritt, nicht vollständig eingeschrieben worden ist, wo
bei in diesem Fall das Schreibfreigabesignal WE1 wieder aktiv
gemacht wird und das Schreiben noch einmal durchgeführt wird.
Z.B. geben die Ausgänge der schreibsignal-Erzeugungsschaltung
51, wenn die geschriebenen Daten 00110001 waren und die Verifi
zierungsdaten 01111001 waren, eine 0 für die Bits aus, bei denen
die Daten unterschiedlich sind, d. h., für die Bits, für die der
Schreibbetrieb fehlgeschlagen ist, wobei dieser Ausgang 10110111
ist. Die zweiten Schreibdaten sind deshalb 10110111, wobei es
ausreichend ist, nur die Bit mit 0 erneut zu schreiben. Das be
deutet, daß Datenbits, die erneut geschrieben werden müssen, ge
wonnen werden und daß diese gewonnenen Bits, die 0 angeben, se
lektiv erneut geschrieben werden.
Da ein Flash-Speicher in dem gelöschten Zustand ist, sind die
Daten darin 1, wenn ein Schreibbetrieb durchgeführt wird, wobei
ein Fehlschlagen bzw. ein Fehler beim Schreiben einer 0 in aus
gelesenen Verifizierungsdaten von 1 resultieren kann. Wenn 1 je
doch von dem gelöschten Zustand aus eingeschrieben wird, kann es
nicht geschehen, daß die Verifizierungsdaten 0 sind, da die
Speicherdaten bereits 1 sind.
In dieser Ausführungsform ist es deshalb möglich, da Zellen, in
die erfolgreich eingeschrieben wurde, nicht mit Daten beschrie
ben werden können, ein exzessives Schreiben zu vermeiden und die
Belastung zu reduzieren.
Fig. 8 zeigt ein Blockdiagramm einer dritten Ausführungsform
einer Schreibvorrichtung für eine nicht-flüchtige Halbleiter
speichervorrichtung gemäß der vorliegenden Erfindung.
Fig. 8 zeigt einen Aufbau, der eine Kombination der Konfigurati
onen der ersten Ausführungsform und der zweiten Ausführungsform
ist. Während die erste Ausführungsform einen Adresspuffer für
jeden der Flash-Speicher hat, verwenden in der dritten Aus
führungsform alle Flash-Speicher bzw. verwendet der gesamte
Flash-Speicher den Adresspuffer 21. Die Daten der Puffer 31, 32
und 33 werden deshalb in die gleiche Adresse jedes der Flash-
Speicher-Blöcke 11, 12 und 13 eingeschrieben bzw. geladen. Mit
diesem Aufbau wird es ermöglicht, die Effekte bzw. Vorteile so
wohl der ersten Ausführungsform als auch der zweiten Aus
führungsform zu erhalten und auch die Anzahl der Adresseinstel
lungen auf ein Drittel im Vergleich mit der ersten Ausführungs
form zu reduzieren.
Durch Anwenden des vorstehend erwähnten Aufbaus vermeidet eine
Schreibvorrichtung für eine nicht-flüchtige Halbleiterspeicher
vorrichtung gemäß der vorliegenden Erfindung ein exzessives
Schreiben in einen Flash-Speicher.
Die vorliegende Erfindung betrifft eine Schreibvorrichtung für
eine nicht-flüchtige Halbleiterspeichervorrichtung, in der Daten
in einen Flash-Speicher 11 eingeschrieben werden und geschrie
bene Daten verifiziert werden, wodurch nur Daten, die nicht
richtig in den Speicher 11 eingeschrieben wurden, erneut darin
eingeschrieben werden, worin die Schreibvorrichtung eine Ex
klusiv-NOR-Schaltung 511 bis 51n aufweist, die Schreibdaten 31D
mit verifizierten Daten 41D vergleicht und Schreibdaten 51D auf
der Basis eines Ergebnisses des Vergleichs bzw. in Abhängigkeit
des Vergleichsergebnisses erzeugt, die erneut darin eingeschrie
ben werden.
Claims (5)
1. Schreibvorrichtung für eine nicht-flüchtige Halbleiterspei
chervorrichtung, in der Daten in einen Flash-Speicher einge
schrieben werden und die eingeschriebenen Daten verifiziert wer
den, wodurch nur Daten, die nicht korrekt bzw. geeignet in den
Speicher eingeschrieben wurden, darin erneut eingeschrieben wer
den, wobei die Schreibvorrichtung eine Ex-NOR-Schaltung auf
weist, die Schreibdaten mit verifizierten Daten vergleicht und
Schreibdaten, die darin einzuschreiben sind, auf der Basis eines
Ergebnisses dem Vergleichs erzeugt.
2. Schreibvorrichtung für eine nicht-flüchtige Halbleiterspei
chervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die
Ex-NOR-Schaltung eine Vielzahl von Exklusiv-NOR-Schaltungen auf
weist, wobei die Anzahl von ihnen identisch zu der Anzahl der
Schreibdaten ist.
3. Schreibvorrichtung für eine nicht-flüchtige Halbleiterspei
chervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die
Schreibdaten in einem Datenpuffer gespeichert sind, während Da
ten, die für die Verifizierung ausgelesen werden, in einem Lese
puffer gespeichert werden.
4. Schreibvorrichtung für eine nicht-flüchtige Halbleiterspei
chervorrichtung, in der Daten in einen Flash-Speicher einge
schrieben werden und die eingeschriebenen Daten verifiziert wer
den, wodurch nur Daten, die nicht richtig in den Speicher ge
schrieben worden sind, darin erneut eingeschrieben werden, worin
die Schreibvorrichtung eine Vielzahl der Flash-Speicher auf
weist.
5. Schreibvorrichtung für eine nicht-flüchtige Halbleiterspei
chervorrichtung, in der Daten in einen Flash-Speicher einge
schrieben werden und die eingeschriebenen Daten verifiziert wer
den, wodurch nur Daten, die nicht richtig in den Speicher einge
schrieben wurden, darin erneut eingeschrieben werden, worin eine
Vielzahl der Flash-Speicher vorgesehen ist und worin jeder der
Flash-Speicher einen Datenpuffer zum Speichern von Schreibdaten,
einen Lesepuffer zum Speichern von ausgelesenen Daten und eine
Schreibsteuereinrichtung zum simultanen Schreiben aller bzw. je
des der Daten, die in den jeweiligen Datenpuffern gespeichert
sind, in die jeweiligen Speicher aufweist und worin weiterhin
die Schreibvorrichtung mit einem Adresspuffer zum Bestimmen
einer gleichen Adresse für jeden Speicher versehen ist, wobei
die Schreibsteuereinrichtung mit einer Vielzahl von Exklusiv-
NOR-Schaltungen versehen ist, deren Anzahl identisch zu der An
zahl der Schreibdaten ist, wobei die Exklusiv-NOR-Schaltung die
Schreibdaten mit verifizierten Daten vergleicht und Schreibda
ten, die erneut darin einzuschreiben sind, auf der Basis des Er
gebnisses des Vergleichs derart erzeugt, daß der Schreibbetrieb
ausgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10303529A JP2000132981A (ja) | 1998-10-26 | 1998-10-26 | 不揮発性半導体記憶装置の書込み装置とその書込み方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19952357A1 true DE19952357A1 (de) | 2000-05-04 |
Family
ID=17922095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19952357A Ceased DE19952357A1 (de) | 1998-10-26 | 1999-10-30 | Schreibvorrichtung für eine nicht-flüchtige Halbleiter-Speichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6320791B1 (de) |
JP (1) | JP2000132981A (de) |
KR (1) | KR20000029264A (de) |
DE (1) | DE19952357A1 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002367394A (ja) * | 2001-06-12 | 2002-12-20 | Advantest Corp | 半導体メモリ試験装置 |
JP4257214B2 (ja) * | 2002-02-28 | 2009-04-22 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
KR100590388B1 (ko) * | 2005-03-10 | 2006-06-19 | 주식회사 하이닉스반도체 | 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법 |
KR100764738B1 (ko) | 2006-04-06 | 2007-10-09 | 삼성전자주식회사 | 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템 |
US8134866B2 (en) | 2006-04-06 | 2012-03-13 | Samsung Electronics Co., Ltd. | Phase change memory devices and systems, and related programming methods |
JP2007334813A (ja) * | 2006-06-19 | 2007-12-27 | Nec Electronics Corp | メモリ制御回路及びデータ書き換え方法 |
JP4372134B2 (ja) * | 2006-09-29 | 2009-11-25 | 株式会社日立製作所 | データ比較機能を有するストレージシステム |
KR101468026B1 (ko) * | 2007-05-14 | 2014-12-02 | 삼성전자주식회사 | 메모리 셀 프로그래밍 방법 및 반도체 장치 |
JP5059524B2 (ja) * | 2007-09-05 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | メモリ制御回路、半導体集積回路、不揮発性メモリのベリファイ方法 |
US9361956B2 (en) * | 2014-01-15 | 2016-06-07 | Advanced Micro Devices, Inc. | Performing logical operations in a memory |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5170157A (en) * | 1986-05-20 | 1992-12-08 | Takatoshi Ishii | Memory device for an image display apparatus having a serial port and independently operable data registers |
JP3448051B2 (ja) | 1990-03-31 | 2003-09-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3190082B2 (ja) | 1991-12-05 | 2001-07-16 | 株式会社日立製作所 | 半導体記憶装置 |
JP2647321B2 (ja) | 1991-12-19 | 1997-08-27 | 株式会社東芝 | 不揮発性半導体記憶装置及びこれを用いた記憶システム |
US5361227A (en) * | 1991-12-19 | 1994-11-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
JPH05290585A (ja) | 1992-04-13 | 1993-11-05 | Hitachi Ltd | 電気的に書き込み可能な不揮発性メモリ |
JPH06187791A (ja) | 1992-12-15 | 1994-07-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH07130200A (ja) | 1993-09-13 | 1995-05-19 | Advantest Corp | 半導体メモリ試験装置 |
JPH08190796A (ja) * | 1995-01-09 | 1996-07-23 | Mitsubishi Denki Semiconductor Software Kk | データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法 |
JP2755197B2 (ja) | 1995-01-13 | 1998-05-20 | 日本電気株式会社 | 半導体不揮発性記憶装置 |
JP3807745B2 (ja) * | 1995-06-14 | 2006-08-09 | 株式会社ルネサステクノロジ | 半導体メモリ、メモリデバイス及びメモリカード |
US5787484A (en) * | 1996-08-08 | 1998-07-28 | Micron Technology, Inc. | System and method which compares data preread from memory cells to data to be written to the cells |
JPH10112196A (ja) | 1996-08-12 | 1998-04-28 | Sony Corp | 不揮発性半導体記憶装置 |
US5974579A (en) * | 1996-09-03 | 1999-10-26 | Credence Systems Corporation | Efficient built-in self test for embedded memories with differing address spaces |
US6047352A (en) * | 1996-10-29 | 2000-04-04 | Micron Technology, Inc. | Memory system, method and predecoding circuit operable in different modes for selectively accessing multiple blocks of memory cells for simultaneous writing or erasure |
JPH10134588A (ja) | 1996-10-31 | 1998-05-22 | Toshiba Corp | 半導体不揮発性記憶装置及びその書き込み方法 |
-
1998
- 1998-10-26 JP JP10303529A patent/JP2000132981A/ja active Pending
-
1999
- 1999-10-15 US US09/418,574 patent/US6320791B1/en not_active Expired - Lifetime
- 1999-10-22 KR KR1019990046129A patent/KR20000029264A/ko not_active Application Discontinuation
- 1999-10-30 DE DE19952357A patent/DE19952357A1/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US6320791B1 (en) | 2001-11-20 |
KR20000029264A (ko) | 2000-05-25 |
JP2000132981A (ja) | 2000-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3412676C2 (de) | ||
DE69034191T2 (de) | EEPROM-System mit aus mehreren Chips bestehender Blocklöschung | |
DE102008003944B4 (de) | Speichersystem und Programmierverfahren für ein Speichersystem | |
DE19782077B4 (de) | Verfahren und Vorrichtung zum Korrigieren eines Mehrpegelzellenspeichers durch Verwendung fehlerlokalisierender Codes | |
DE2328869A1 (de) | Verfahren zur pruefung eines digitalen speichersystems sowie zur durchfuehrung dieses verfahrens dienendes selbstpruefendes digitales speichersystem | |
DE102006001492A1 (de) | Halbleiterspeicheranordnung und Verfahren zum Betreiben einer Halbleiterspeicheranordnung | |
DE102004036888A1 (de) | Flashspeichersystem und zugehöriges Datenschreibverfahren | |
DE102005060386A1 (de) | Programmierverfahren einer Flash-Speichervorrichtung | |
DE1901806A1 (de) | Schaltungsanordnung zur Kompensation schadhafter Speicherzellen in Datenspeichern | |
DE102005063166A1 (de) | Nicht-flüchtiges Speicherelement und Verfahren zur Programmierüberprüfung in einem nicht-flüchtigen Speicherelement | |
DE112008000397T5 (de) | Eingebettete Architektur mit serieller Schnittstelle zum Testen von Flashspeichern | |
DE10344625A1 (de) | Halbleiterspeichervorrichtung mit einer Verhinderungsfunktion betreffend eine Datenänderung aufgrund sich aufsummierender Störungen | |
DE10206689B4 (de) | Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers | |
DE60304642T2 (de) | Flashspeicher und Verfahren zum Betrieb desselben | |
DE10337284B4 (de) | Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers | |
DE102019116097A1 (de) | Vorprogramm-lesevorgang zur behebung von wortleitungsfehlern | |
DE19952357A1 (de) | Schreibvorrichtung für eine nicht-flüchtige Halbleiter-Speichervorrichtung | |
DE102005001520A1 (de) | Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers | |
DE112008000429T5 (de) | Prüfvorrichtung und Prüfverfahren | |
EP1444699B1 (de) | Verfahren zur rekonfiguration eines speichers | |
DE3827174A1 (de) | Halbleiter-speichervorrichtung | |
DE102019135863A1 (de) | Speichercontroller, Speichervorrichtung und Speichersystem mit verbesserten Schwellenspannungs-Verteilungseigenschaften und ähnliche Betriebsverfahren | |
DE19724471C2 (de) | Vorrichtung und Verfahren zum Einschreiben von Daten in einen nichtflüchtigen Speicher | |
DE60212332T2 (de) | Selbstreparatur-Methode für nicht flüchtige Speicher mit einer Architektur zur Fehlervermeidung sowie nicht flüchtiger Speicher | |
DE10254454A1 (de) | Reparaturanalyseeinrichtung für einen DRAM bei einer integrierten Halbleiterschaltung unter Verwendung der eingebauten CPU |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8131 | Rejection |