DE19911149C1 - Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung - Google Patents
Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren HerstellungInfo
- Publication number
- DE19911149C1 DE19911149C1 DE19911149A DE19911149A DE19911149C1 DE 19911149 C1 DE19911149 C1 DE 19911149C1 DE 19911149 A DE19911149 A DE 19911149A DE 19911149 A DE19911149 A DE 19911149A DE 19911149 C1 DE19911149 C1 DE 19911149C1
- Authority
- DE
- Germany
- Prior art keywords
- conductive structure
- substrate
- transistor
- depression
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 31
- 238000009792 diffusion process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 8
- 238000005496 tempering Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 claims description 2
- 210000001654 germ layer Anatomy 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005475 siliconizing Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Das Substrat weist eine Vertiefung (V) auf. Ein Boden und Flanken eines unteren Teils der Vertiefung (V) sind mit einer isolierenden Struktur (I1) versehen. Ein erster Teil (L1) der leitenden Struktur, die eine erste elektrische Leitfähigkeit aufweist, ist im unteren Teil der Vertiefung (V) angeordnet. Ein zweiter Teil der leitenden Struktur (L2), die eine zweite elektrische Leitfähigkeit aufweist, die kleiner als die erste elektrische Leitfähigkeit ist, ist in einem höheren Teil der Vertiefung (V) angeordnet und grenzt bei einem Teil mindestens einer der Flanken der Vertiefung (V) an das Gebiet des Substrats (1) an. Die leitende Struktur weist eine Diffusionsbarriere (D) auf, die zwischen dem ersten Teil (L1) und dem zweiten Teil (L2) der leitenden Struktur angeordnet ist.
Description
Integrierte Schaltungsanordnung, die eine in einem Substrat
vergrabene, leitende Struktur umfaßt, die mit einem Gebiet des
Substrats elektrisch verbunden ist, und Verfahren zu deren
Herstellung.
Die Erfindung betrifft eine integrierte Schaltungsanordnung,
die eine in einem Substrat vergrabene, leitende Struktur um
faßt, die mit einem Gebiet des Substrats elektrisch verbunden
ist, sowie ein Verfahren zu deren Herstellung.
EP 0 852 396 A2 beschreibt eine integrierte Schaltungsanord
nung, d. h. eine Schaltungsanordnung, die in einem Substrat
angeordnet ist, die als DRAM-Zellenanordnung ausgestaltet
ist. Eine Speicherzelle der DRAM-Zellenanordnung umfaßt einen
Speicherkondensator und einen Transistor. Ein Speicherknoten
des Speicherkondensators ist im Substrat vergraben und grenzt
an ein Source/Drain-Gebiet des Transistors an, das als do
tiertes Gebiet des Substrats ausgestaltet ist. Für jede Spei
cherzelle wird im Substrat eine Vertiefung erzeugt. Ein Boden
und Flanken eines unteren Teils der Vertiefung werden mit ei
nem Kondensatordielektrikum versehen. Der untere Teil der
Vertiefung wird mit dotiertem Polysilizium gefüllt, so daß
der Speicherknoten erzeugt wird. Anschließend wird weiteres
dotiertes Polysilizium in die Vertiefung eingebracht, das an
eine Flanke der Vertiefung direkt an das Substrat angrenzt.
Durch einen Temperschritt diffundiert Dotierstoff des Polysi
liziums in das Substrat und bildet dort das Source/Drain-
Gebiet des Transistors. Nach Erzeugung eines Gatedielektri
kums wird über dem Speicherknoten in der Vertiefung eine Ga
teelektrode erzeugt. Ein weiteres Source/Drain-Gebiet des
Transistors wird oberhalb des Source/Drain-Gebiets erzeugt,
so daß der Transistor ein vertikaler Transistor ist, bei dem
ein Kanalstrom bezüglich einer Oberfläche des Substrats senk
recht verläuft.
US 5 497 017 beschreibt eine integrierte Schaltungsanordnung,
die eine DRAM-Zellenanordnung ist. Eine Speicherzelle der
DRAM-Zellenanordnung umfaßt einen Speicherkondensator und ei
nen Transistor. Eine Bitleitung ist in einem Substrat vergra
ben und mit einem Source/Drain-Gebiet des Transistors elek
trisch verbunden. Zur Erzeugung der Bitleitung wird im Sub
strat ein Graben erzeugt, dessen Flanken und Boden mit einer
isolierenden Struktur versehen werden. Der Graben wird mit
Wolfram gefüllt, so daß die Bitleitung erzeugt wird. An
schließend wird ein Teil des Substrats und der isolierenden
Struktur an einem oberen Teil einer Flanke des Grabens ent
fernt, so daß die Bitleitung seitlich freigelegt wird. Das
Source/Drain-Gebiet des Transistors wird anschließend durch
selektive Epitaxie erzeugt. Durch weitere selektive Epitaxie
wird ein über dem Source/Drain-Gebiet angeordnetes Kanalge
biet und ein über dem Kanalgebiet angeordnetes weiteres Sour
ce/Drain-Gebiet erzeugt. Der Transistor ist als vertikaler
Transistor ausgestaltet.
In K. Nakajima "Formation mechanism of ultrathin WSiN barrier
layer in a W/WNX/Si system", Applied Surface Science 117/118,
(1997), 312, wird eine Gateelektrode beschrieben, die eine
hohe elektrische Leitfähigkeit aufweist. Ein unterer Teil der
Gateelektrode, der an ein Gatedielektrikum angrenzt, besteht
aus dotiertem Polysilizium. Ein oberer Teil der Gateelektrode
besteht aus Wolfram. Zwischen dem oberen Teil und dem unteren
Teil der Gateelektrode ist eine Diffusionsbarriere angeord
net, die Stickstoff enthält. Die Diffusionsbarriere besteht
aus einer Schicht, die die Elemente Si, N und W enthält. Die
Diffusionsbarriere verhindert, daß das Wolfram insbesondere
bei höheren Temperaturen siliziert, was zu einer kleineren
elektrischen Leitfähigkeit der Gateelektrode führen würde.
Zur Erzeugung der Diffusionsbarriere wird ein Wolfram-Target
in einer Gasmischung aus Ar und N2 gesputtert.
Der Erfindung liegt das Problem zugrunde, eine integrierte
Schaltungsanordnung, die eine in einem Substrat vergrabene
leitende Struktur umfaßt, die mit einem Gebiet des Substrats
elektrisch verbunden ist, anzugeben, die mit kleinem Prozeß
aufwand herstellbar ist und bei der zugleich die leitende
Struktur eine hohe elektrische Leitfähigkeit aufweisen kann.
Ferner soll ein Verfahren zur Herstellung einer solchen inte
grierten Schaltungsanordnung angegeben werden.
Das Problem wird gelöst durch eine integrierte Schaltungsan
ordnung, die eine in einem Substrat vergrabene, leitende
Struktur umfaßt, die mit einem Gebiet des Substrats elek
trisch verbunden ist, bei der die leitende Struktur einen er
sten Teil, einen zweiten Teil und eine Diffusionsbarriere um
faßt. Das Substrat weist eine Vertiefung auf. Ein Boden und
Flanken eines unteren Teils der Vertiefung sind mit einer
isolierenden Struktur versehen. Der erste Teil der leitenden
Struktur, der eine erste elektrische Leitfähigkeit aufweist,
ist im unteren Teil der Vertiefung angeordnet. Der zweite
Teil der leitenden Struktur, der eine zweite elektrische
Leitfähigkeit aufweist, die kleiner als die erste elektrische
Leitfähigkeit ist, ist in einem höheren Teil der Vertiefung
angeordnet und grenzt bei einem Teil mindestens einer der
Flanken der Vertiefung an das Gebiet des Substrats an. Die
Diffusionsbarriere ist zwischen dem ersten Teil und dem zwei
ten Teil der leitenden Struktur angeordnet.
Das Problem wird ferner gelöst durch ein Verfahren zur Her
stellung einer integrierten Schaltungsanordnung, die eine in
einem Substrat vergrabene leitende Struktur umfaßt, die mit
einem Gebiet des Substrats elektrisch verbunden ist, bei dem
zunächst im Substrat eine Vertiefung erzeugt wird. Ein Boden
und Flanken eines unteren Teils der Vertiefung werden mit ei
ner isolierenden Struktur versehen. Ein erster Teil der lei
tenden Struktur, der eine erste elektrische Leitfähigkeit
aufweist, wird so erzeugt, daß er im unteren Teil der Vertie
fung angeordnet ist. Anschließend wird ein Material auf den
ersten Teil der leitenden Struktur aufgebracht. Ein zweiter
Teil der leitenden Struktur, der eine zweite elektrische
Leitfähigkeit aufweist, die kleiner als die erste elektrische
Leitfähigkeit ist, wird auf dem Material so erzeugt, daß er
in einem höheren Teil der Vertiefung angeordnet ist und bei
einem Teil mindestens einer der Flanken der Vertiefung an das
Gebiet des Substrats angrenzt. Zwischen dem ersten Teil und
dem zweiten Teil der leitenden Struktur wird mit Hilfe des
Materials eine Diffusionsbarriere erzeugt, die ebenfalls Teil
der leitenden Struktur ist.
Die Diffusionsbarriere ermöglicht es, daß der erste Teil der
leitenden Struktur aus einem Material bestehen kann, das
leicht in ein Material, aus dem das Substrat besteht, diffun
diert oder mit dem Material des Substrats reagiert. Besteht
das Substrat beispielsweise aus Silizium, so kann der erste
Teil der leitenden Struktur ein Metall enthalten, ohne daß
sich bei Temperaturerhöhung aus dem Metall ein Metallsilizid,
das eine niedrigere, elektrische Leitfähigkeit aufweist, bil
det.
Die Diffusionsbarriere kann aus isolierendem Material beste
hen und eine Dicke aufweisen, die Tunneln von Elektronen er
möglicht. Das isolierende Material kann z. B. SiO2 oder Sili
ziumnitrid sein.
Vorzugsweise besteht die Diffusionsbarriere im wesentlichen
aus leitendem Material, damit ein Kontaktwiderstand zwischen
Metall des ersten Teils und Silizium des zweiten Teils der
leitenden Struktur besonders klein ist und somit im Endeffekt
eine höhere elektrische Leitfähigkeit der leitenden Struktur
erzielt wird.
Eine solche Diffusionsbarriere bewirkt darüber hinaus, daß
eine dünne Oxidschicht, die unerwünschterweise auf dem Metall
durch Kontakt mit Sauerstoff entstehen kann, durchbrochen
wird.
Der erste Teil der leitenden Struktur ist für eine hohe elek
trische Leitfähigkeit der leitenden Struktur verantwortlich.
Der Prozeßaufwand zur Herstellung der integrierten Schal
tungsanordnung kann aufgrund des zweiten Teils der leitenden
Struktur klein sein, weil auch nach Erzeugung der leitenden
Struktur Verfahrensschritte mit hohen Temperaturen ohne Ver
lust der hohen elektrischen Leitfähigkeit der leitenden
Struktur möglich sind. So können z. B. Source/Drain-Gebiete
oder Gatedielektrika von Transistoren durch Implantation und
Tempern erzeugt werden. Auf aufwendige Epitaxie kann verzich
tet werden.
Der zweite Teil der leitenden Struktur enthält vorzugsweise
ein Material, das nicht leicht in das Material des Substrats
diffundiert. Vorzugsweise enthält der zweite Teil der leiten
den Struktur Polysilizium, wenn das Substrat Silizium ent
hält.
Die Diffusionsbarriere enthält zum Beispiel Stickstoff.
Wolfram ist als Material des ersten Teils der leitenden
Struktur besonders geeignet, wenn das Substrat aus Silizium
besteht, da der thermische Ausdehnungskoeffizient von Silizi
um und der thermische Ausdehnungskoeffizient von Wolfram sehr
ähnlich sind, so daß, obwohl der erste Teil der leitenden
Struktur im Substrat vergraben ist, mechanische Spannungen
bei Temperaturveränderungen und daraus resultierende Defekte
vermieden werden. Besteht der erste Teil der leitenden Struk
tur aus Wolfram, so enthält die Diffusionsbarriere Stick
stoff, Wolfram und Silizium.
Es liegt im Rahmen der Erfindung, den ersten Teil der leiten
den Struktur aus einem anderen Metall, zum Beispiel Molybdän,
Titan, Niob, Ruthenium oder Tantal zu erzeugen.
Das Gebiet des Substrats, an das der zweite Teil der leiten
den Struktur angrenzt, kann dotiert sein. Beispielsweise ist
das Gebiet des Substrats ein Source/Drain-Gebiet eines Tran
sistors. Zur Vereinfachung des Herstellungsverfahrens ist es
vorteilhaft, wenn in diesem Fall das Polysilizium des zweiten
Teils der leitenden Struktur vom selben Leitfähigkeitstyp wie
das Gebiet des Substrats dotiert ist. In diesem Fall kann das
Gebiet des Substrats auf einfache Weise erzeugt werden, indem
mit Hilfe eines Temperschritts Dotierstoff des Polysiliziums
des zweiten Teils der leitenden Struktur in das Substrat dif
fundiert und dort das Gebiet des Substrats bildet.
Der erste Teil der leitenden Struktur kann durch Abscheiden
von Material erzeugt werden. Die Vertiefung wird mit dem Ma
terial gefüllt. Anschließend wird das Material bis zur ge
wünschten Tiefe rückgeätzt. Das Material des ersten Teils, der
leitenden Struktur wird vorzugsweise durch ein CVD-Verfahren
abgeschieden, so daß der erste Teil der leitenden Struktur
horizontal verlaufende Fasern, d. h. längliche Kristallite,
aufweist, die an Flanken der Vertiefung angeordnet sind.
Es kann eine Keimschicht verwendet werden, die die Flanken
und den Boden der Vertiefung bedeckt.
Ein solches Verfahren ist besonders schnell, wenn die Vertie
fung mehr als doppelt so tief wie breit ist, da die Vertie
fung unabhängig von der seiner Tiefe gefüllt wird, wenn die
Dicke des abgeschiedenen Materials der halben Breite der Ver
tiefung entspricht.
Die Keimschicht kann zum Beispiel durch Abscheiden einer ge
ringen Menge von Material, aus dem die Keimschicht besteht,
erzeugt werden. Auf die Keimschicht kann aber auch verzichtet
werden.
Der erste Teil der leitenden Struktur kann alternativ durch
selektives Wachstum auf einer Keimschicht erzeugt werden. Da
zu wird nach Erzeugung der isolierenden Struktur auf einem
Teil der isolierenden Struktur, der am Boden der Vertiefung
angeordnet ist, eine Keimschicht erzeugt. Das selektive
Wachstum ist von unten nach oben gerichtet, so daß der erste
Teil der leitenden Struktur Längsfasern aufweist, die sich
von unten nach oben erstrecken. Im Gegensatz zum CVD-
Verfahren besteht keine Gefahr, daß sich in der Mitte der
Vertiefung eine Fuge bildet, aufgrund der bei Rückätzen der
Boden der Vertiefung angegriffen werden kann. Darüber hinaus
ist ein Rückätzen von Material nicht erforderlich. Die Höhe
einer oberen Oberfläche des ersten Teils der leitenden Struk
tur wird durch Aufwachsen und nicht durch die Differenz zwei
ter Ätztiefen, nämlich der Tiefe beim Rückätzen und der Tiefe
der Vertiefung, bestimmt, so daß besagte Höhe genauer einge
stellt werden kann.
Die Keimschicht kann zum Beispiel durch Implantation oder
durch Sputtern, vorzugsweise stark gerichtetem Sputtern (z. B.
Ionized Metal PVD), erzeugt werden. Beim Sputtern wird Mate
rial auch an Flanken der Vertiefung sowie außerhalb der Ver
tiefung abgeschieden. Beim stark gerichteten Sputtern, weisen
die gesputterten Teilchen zu einem sehr großen Teil denselben
Einfallswinkel auf. Material, das außerhalb der Vertiefung
aufgebracht wird, kann zum Beispiel durch chemisch mechani
sches Polieren oder durch Ätzen mit Hilfe einer Lackmaske,
die die Vertiefung füllt, entfernt werden. Material, das an
den Flanken der Vertiefung aufgebracht wird, kann z. B. durch
isotropes Ätzen entfernt werden. Besteht der erste Teil der
leitenden Struktur aus Wolfram oder Ruthenium, so besteht die
Keimschicht vorzugsweise aus demselben entsprechenden Metall
oder aus Silizium.
Die Keimschicht ist vorzugsweise zwischen 1 nm und 5 nm dick.
Besteht die Keimschicht aus Silizium, so könnte eine dickere
Keimschicht zur Bildung einer nicht vernachlässigbaren Menge
an Metallsilizid führen, was eine Erhöhung des elektrischen
Widerstands der leitenden Struktur bewirken würde.
Der erste Teil der leitenden Struktur kann auch durch Sput
tern erzeugt werden. In diesem Fall ist keine Keimschicht er
forderlich. Besonders vorteilhaft ist ein stark gerichtetes
Sputtern, da an Flanken der Vertiefung besonders wenig Mate
rial abgeschieden wird, so daß ein kurzer isotroper Ätz
schritt genügt, um das Material an den Flanken der Vertiefung
oberhalb des ersten Teils der leitenden Struktur zu entfer
nen.
Die Diffusionsbarriere kann erzeugt werden, indem nach Erzeu
gung des ersten Teils der leitenden Struktur Stickstoff im
plantiert wird. Nach Erzeugung des zweiten Teils der leiten
den Struktur wird aus dem Stickstoff und angrenzenden Teilen
der leitenden Struktur die Diffusionsbarriere mit Hilfe eines
Temperschritts erzeugt.
Alternativ kann nach Erzeugung des ersten Teils der leitenden
Struktur ein Metallnitrid abgeschieden werden, das dasselbe
Metall wie das Metall des ersten Teils der leitenden Struktur
enthält. Durch einen Temperschritt entsteht aus dem Metallni
trid und einem Teil des zweiten Teils der leitenden Struktur
die Diffusionsbarriere.
Die Diffusionsbarriere kann auch teilweise aus dem ersten
Teil der leitenden Struktur gebildet werden. Dazu wird der
erste Teil der leitenden Struktur aus Metallnitrid erzeugt.
Mit Hilfe eines Temperschritts diffundiert Stickstoff des Me
tallnitrids an eine obere Fläche des ersten Teils der leiten
den Struktur. Eine mit Stickstoff angereicherte Schicht des
ersten Teils der leitenden Struktur ist Teil der Diffusions
barriere.
Die integrierte Schaltungsanordnung kann zum Beispiel eine
DRAM-Zellenanordnung mit Speicherzellen sein, die jeweils
mindestens einen Transistor aufweisen. Das Gebiet des Sub
strats, an das der zweite Teil der leitenden Struktur an
grenzt, ist beispielsweise ein Source/Drain-Gebiet des Tran
sistors.
Die leitende Struktur kann als Bitleitung wirken. In diesem
Fall ist die isolierende Struktur so dick, daß eine nennens
werte Kapazität zwischen der Bitleitung und dem Substrat ver
mieden wird.
Alternativ kann die leitende Struktur als Speicherknoten ei
nes Kondensators wirken, der ebenfalls Teil der Speicherzelle
ist. In diesem Fall ist die isolierende Struktur so ausge
staltet, daß sie als Kondensatordielektrikum des Kondensators
wirken kann.
Zur Erhöhung der Packungsdichte kann der Transistor als ver
tikaler Transistor ausgestaltet sein. Ein weiteres Sour
ce/Drain-Gebiet des Transistors ist oberhalb des Sour
ce/Drain-Gebiets angeordnet und grenzt an die Flanke der Ver
tiefung an, bei der der zweite Teil der leitenden Struktur an
das Source/Drain-Gebiet angrenzt. Zwischen dem weiteren Sour
ce/Drain-Gebiet und dem Source/Drain-Gebiet ist ein Kanalge
biet des Transistors angeordnet. Eine Isolation bedeckt die
leitende Struktur und oberhalb der leitenden Struktur ange
ordnete Teile der Flanken der Vertiefung. Eine Gateelektrode
des Transistors ist in der Vertiefung angeordnet und durch
die Isolation von der leitenden Struktur und vom Substrat ge
trennt. Im Bereich des Kanalgebiets wirkt die Isolation als
Gatedielektrikum.
Mindestens ein Teil der Isolation kann durch thermische Oxi
dation erzeugt werden.
Der Transistor kann alternativ als planarer Transistor ausge
staltet sein.
Zur Erhöhung der Packungsdichte ist es vorteilhaft, wenn der
zweite Teil der leitenden Struktur an nur eine Flanke der
Vertiefung an das Gebiet des Substrats angrenzt. In diesem
Fall können Vertiefungen verschiedener Speicherzellen in ge
ringer Entfernung voneinander angeordnet werden, ohne daß es
zu Leckströmen zwischen zueinander benachbarten leitenden
Strukturen kommt.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand
der Figuren näher erläutert.
Fig. 1 zeigt einen Querschnitt durch ein erstes Substrat,
nachdem eine erste Oxidschicht, eine Nitridschicht,
eine zweite Oxidschicht, eine Vertiefung, eine iso
lierende Struktur und eine Keimschicht erzeugt wur
den.
Fig. 2 zeigt den Querschnitt aus Fig. 1, nachdem ein erster
Teil einer leitenden Struktur und eine Schicht, die
Stickstoff enthält, erzeugt wurden und ein Teil der
isolierenden Struktur und die zweite Oxidschicht ent
fernt wurden.
Fig. 3 zeigt den Querschnitt aus Fig. 2, nachdem ein zwei
ter Teil der leitenden Struktur, obere Source/Drain-
Gebiete von Transistoren und untere Source/Drain-
Gebiete der Transistoren erzeugt wurden und die Ni
tridschicht entfernt wurde.
Fig. 4 zeigt den Querschnitt aus Fig. 3, nachdem eine Iso
lation, Wortleitungen, eine Diffusionsbarriere, und
eine weitere Isolation erzeugt wurden.
Fig. 5 zeigt einen Querschnitt durch ein zweites Substrat,
nachdem eine erste Oxidschicht, Vertiefungen, eine
isolierende Struktur, leitende Strukturen, untere
Source/Drain-Gebiete von Transistoren, obere Sour
ce/Drain-Gebiete der Transistoren, eine Isolation,
eine weitere Isolation und Wortleitungen erzeugt wur
den.
Die Figuren sind nicht maßstabsgetreu.
In einem ersten Ausführungsbeispiel ist ein erstes Substrat 1
aus monokristallinem Silizium vorgesehen.
Zur Erzeugung einer Maske wird eine erste Oxidschicht O1 er
zeugt, indem SiO2 in einer Dicke von ca. 20 nm durch thermi
sche Oxidation erzeugt wird. Darüber wird Siliziumnitrid in
einer Dicke von ca. 50 nm abgeschieden, so daß eine Nitrid
schicht N erzeugt wird. Zur Erzeugung einer zweiten Oxid
schicht O2 wird SiO2 in einer Dicke von ca. 200 nm abgeschie
den (siehe Fig. 1).
Mit Hilfe einer ersten streifenförmigen Photolackmaske (nicht
dargestellt), deren Streifen ca. 100 nm breit sind und einen
Abstand von ca. 100 nm voneinander aufweisen, werden die
zweite Oxidschicht O2, die Nitridschicht N und die erste
Oxidschicht O1 strukturiert, so daß das Substrat 1 teilweise
freigelegt wird (siehe Fig. 1).
Anschließend wird das Substrat 1 mit z. B. HBr ca. 500 nm tief
geätzt, so daß Vertiefungen V erzeugt werden, die streifen
förmige horizontale Querschnitte aufweisen. Die strukturierte
zweite Oxidschicht O2, die Nitridschicht N und die erste
Oxidschicht O1 wirken dabei als Maske.
Zur Erzeugung einer ca. 10 nm dicken isolierenden Struktur I1
wird eine thermische Oxidation durchgeführt (siehe Fig. 1).
Die isolierende Struktur I1 bedeckt Flanken und Böden der
Vertiefungen V.
Anschließend wird eine Implantation von Silizium bei einer
Energie von ca. 5 keV und einer Dosis von ca. 5 . 1015 cm-2
durchgeführt, so daß an Böden der Vertiefungen V nach einem
Temperschritt bei ca. 800°C eine ca. 2 nm dicke Keimschicht K
erzeugt wird (siehe Fig. 1).
In einem CVD-Verfahren wird Wolfram selektiv auf der Keim
schicht K aufgewachsen, so daß in unteren Teilen der Vertie
fungen V erste Teile L1 von leitenden Strukturen erzeugt wer
den (siehe Fig. 2). Die ersten Teile L1 der leitenden Struk
turen sind ca. 100 nm dick.
Anschließend wird eine Implantation von Stickstoff bei einer
Energie von ca. 10 keV und einer Dosis von 5 . 1015 cm-2 durch
geführt, so daß auf den ersten Teilen L1 der leitenden Struk
turen eine Schicht S, die Stickstoff enthält, erzeugt wird.
Durch chemisch mechanisches Polieren wird die zweite Oxid
schicht O2 entfernt.
Mit Hilfe einer streifenförmigen zweiten Photolackmaske
(nicht dargestellt), deren Streifen erste Flanken der Vertie
fungen V bedecken, werden Teile der isolierenden Struktur I1
mit zum Beispiel HF entfernt, die oberhalb der ersten Teile
der leitenden Strukturen L1 an zweiten, den ersten Flanken
gegenüberliegenden Flanken der Vertiefungen V angeordnet sind
(siehe Fig. 2). Anschließend wird die zweite Photolackmaske
entfernt.
Zur Erzeugung von zweiten Teilen L2 der leitenden Strukturen
wird in-situ-dotiertes Polysilizium in einer Dicke von ca.
50 nm abgeschieden, so daß die Vertiefungen V gefüllt werden.
Anschließend wird das Polysilizium durch chemisch mechani
sches Polieren planarisiert, bis die Nitridschicht N freige
legt wird. Durch Implantation mit n-dotierenden Ionen werden
obere Source/Drain-Gebiete S/Do von Transistoren erzeugt, die
zwischen zueinander benachbarten Vertiefungen V angeordnet
sind (siehe Fig. 3). Danach wird das Polysilizium rückge
ätzt, so daß die ca. 20 nm dicken zweiten Teile der leitenden
Strukturen L2 in höheren Teilen der Vertiefungen V erzeugt
werden (siehe Fig. 3).
Zur Entfernung von Ätzrückständen an den Flanken der Vertie
fungen V wird ein ca. 3 nm dickes thermisches Oxid (nicht dar
gestellt) erzeugt und anschließend wieder entfernt. Dabei
diffundiert Dotierstoff aus den zweiten Teilen L2 der leiten
den Strukturen in das Substrat 1 und bildet dort untere Sour
ce/Drain-Gebiete S/Du der Transistoren (siehe Fig. 3). Die
hohe Temperatur bei der thermischen Oxidation bewirkt darüber
hinaus, daß aus der Schicht S, die Stickstoff enthält, aus
Wolfram der ersten Teile der leitenden Strukturen L1 und aus
Silizium der zweiten Teile der leitenden Strukturen L2 auf
grund von begrenzter Interdiffusion Diffusionsbarrieren D er
zeugt werden (siehe Fig. 3).
Mit Hilfe von Phosphorsäure wird die Nitridschicht N entfernt
(siehe Fig. 3). Anschließend wird eine Implantation mit Sau
erstoff durchgeführt, so daß die erste Oxidschicht O1 und
obere Teile der zweiten Teile L2 der leitenden Strukturen mit
Sauerstoff dotiert werden.
Zur Erzeugung einer Isolation I2 wird eine thermische Oxida
tion durchgeführt. Aufgrund der Sauerstoffimplantation wächst
die Isolation I2 auf den zweiten Teilen L2 der leitenden
Strukturen dicker auf als auf den zweiten Flanken der Vertie
fungen V. An den zweiten Flanken der Vertiefungen V beträgt
die Dicke der Isolation I2 ca. 5 nm (siehe Fig. 4).
Zur Erzeugung von Wortleitungen W wird in-situ-dotiertes Po
lysilizium in einer Dicke von ca. 50 nm abgeschieden, so daß
die Vertiefungen V gefüllt werden (siehe Fig. 4). Darüber
wird Wolframsilizid in einer Dicke von ca. 80 nm abgeschieden.
Zur Erzeugung einer weiteren Isolation I3 wird Siliziumnitrid
in einer Dicke von ca. 50 nm abgeschieden.
Mit Hilfe einer streifenförmigen dritten Photolackmaske
(nicht dargestellt), deren Streifen quer zu den Streifen der
ersten Photolackmaske verlaufen, ca. 100 nm breit sind und ei
nen Abstand von ca. 100 nm voneinander aufweisen, wird Silizi
umnitrid, Wolframsilizid und Polysilizium selektiv zu SiO2
geätzt, bis auf den zweiten Teilen L2 der leitenden Struktu
ren angeordnete Teile der Isolation I2 freigelegt werden. Aus
dem Wolframsilizid und dem Polysilizium werden dadurch die
Wortleitungen W erzeugt.
Anschließend wird SiO2 abgeschieden und rückgeätzt, bis das
Substrat 1 freigelegt wird.
Zur Trennung der oberen Source/Drain-Gebiete S/Do bzw. der
unteren Source/Drain-Gebiete S/Du von entlang einer der lei
tenden Strukturen zueinander benachbarten Transistoren, wird
das Substrat 1 geätzt, so daß zwischen den Wortleitungen W
und zwischen den Vertiefungen V weitere Vertiefungen (nicht
dargestellt) erzeugt werden, die einen quadratischen horizon
talen Querschnitt aufweisen und tiefer als die höheren Teile
der Vertiefungen V reichen. Die oberen Source/Drain-Gebiete
S/Do sind folglich unter den Wortleitungen W angeordnet.
Teile der Wortleitungen W, die in den Vertiefungen V über den
zweiten Teilen L2 der leitenden Strukturen angeordnet sind,
wirken als Gateelektroden der Transistoren. An den zweiten
Flanken der Vertiefungen V angeordnete Teile der Isolation I2
wirken als Gatedielektrikum der Transistoren. Teile des Sub
strats 1, die zwischen den unteren Source/Drain-Gebieten S/Du
und den oberen Source/Drain-Gebieten S/Do angeordnet sind,
wirken als Kanalgebiete Ka der Transistoren. Die leitenden
Strukturen wirken als Bitleitungen. Die leitenden Strukturen
sind im Substrat 1 vergraben und sind mit Gebieten des Sub
strats 1, nämlich mit den unteren Source/Drain-Gebieten S/Du,
verbunden.
Anschließend werden Speicherkondensatoren (nicht dargestellt)
erzeugt, die jeweils mit einem oberen Source/Drain-Gebiet
S/Do der Transistoren verbunden werden. Eine Speicherzelle
der durch das beschriebene Verfahren erzeugten DRAM-
Zellenanordnung umfaßt einen der Transistoren und einen der
mit dem Transistor verbundenen Kondensatoren.
In einem zweiten Ausführungsbeispiel ist ein zweites Substrat
2 aus monokristallinem Silizium vorgesehen. Ca. 1 µm unter ei
ner Oberfläche des Substrats 2 ist eine ca. 7 µm dicke n-
dotierte Schicht P' angeordnet.
Wie im ersten Ausführungsbeispiel wird eine Maske aus einer
ersten Oxidschicht O1' an eine Nitridschicht und einer zwei
ten Oxidschicht erzeugt. Anschließend werden Vertiefungen V'
erzeugt, die im Gegensatz zum ersten Ausführungsbeispiel ei
nen quadratischen horizontalen Querschnitt mit einer Seiten
länge von ca. 100 nm aufweisen und ca. 7 µm tief sind. Es wird
eine erste isolierende Struktur I1' erzeugt, die im Gegensatz
zum ersten Ausführungsbeispiel aus Stickstoffoxid besteht und
ca. 7 nm dick ist.
Wie im ersten Ausführungsbeispiel werden eine Keimschicht K',
erste Teile L1' von leitenden Strukturen erzeugt, Stickstoff
implantiert und Teile der isolierenden Strukturen I1' ent
fernt.
Wie im ersten Ausführungsbeispiel werden zweite Teile L2' der
leitenden Strukturen, Diffusionsbarrieren D', obere Sour
ce/Drain-Gebiete S/Do', untere Source/Drain-Gebiete S/Du',
eine Isolation I2', Wortleitungen W' und eine weitere Isola
tion I3' erzeugt (siehe Fig. 5).
Die leitenden Strukturen wirken als Speicherknoten von Spei
cherkondensatoren. Die isolierende Struktur I1' wirkt als
Kondensatordielektrikum der Speicherkondensatoren. Die do
tierte Schicht P' des Substrats 2 wirkt als gemeinsame Kon
densatorplatte der Speicherkondensatoren.
Anschließend werden Bitleitungen (nicht dargestellt) erzeugt,
die quer zu den Wortleitungen W' verlaufen und über Kontakte
mit den oberen Source/Drain-Gebieten S/Do' verbunden werden.
Es sind viele Variationen der Ausführungsbeispiele denkbar,
die ebenfalls im Rahmen der Erfindung liegen. Insbesondere
können die Abmessungen der beschriebenen Schichten, Masken
und Vertiefungen an die jeweiligen Erfordernisse angepaßt
werden. Die ersten Teile der leitenden Strukturen können aus
anderen Metallen, wie z. B. Molybdän oder Tantal, erzeugt
werden.
Die weiteren Vertiefungen können alternativ so flach sein,
daß sie lediglich die oberen Source/Drain-Gebiete voneinander
trennen, ohne die unteren Source/Drain-Gebiete voneinander zu
trennen. In diesem Fall reichen also die weiteren Vertiefun
gen nicht tiefer als die höheren Teile der Vertiefungen.
Claims (16)
1. Integrierte Schaltungsanordnung, die eine in einem Sub
strat vergrabene, leitende Struktur umfaßt, die mit einem
Gebiet des Substrats elektrisch verbunden ist,
- 1. bei der das Substrat (1) eine Vertiefung (V) aufweist,
- 2. bei der ein Boden und Flanken eines unteren Teils der Ver tiefung (V) mit einer isolierenden Struktur (I1) versehen sind,
- 3. bei der ein erster Teil der leitenden Struktur (L1) eine erste elektrische Leitfähigkeit aufweist und im unteren Teil der Vertiefung (V) angeordnet ist,
- 4. bei der ein zweiter Teil der leitenden Struktur (L2) eine zweite elektrische Leitfähigkeit aufweist, die kleiner als die erste elektrische Leitfähigkeit ist, in einem höheren Teil der Vertiefung (V) angeordnet ist und bei einem Teil mindestens einer der Flanken der Vertiefung (V) an das Ge biet des Substrats (1) angrenzt,
- 5. bei der die leitende Struktur eine Diffusionsbarriere (D) aufweist, die zwischen dem ersten Teil (L1) und dem zweiten Teil (L2) der leitenden Struktur angeordnet ist.
2. Integrierte Schaltungsanordnung nach Anspruch 1,
- 1. bei der der erste Teil der leitenden Struktur (L1) ein Me tall enthält,
- 2. bei der der zweite Teil der leitenden Struktur (L2) Polysi lizium enthält,
- 3. bei der die Diffusionsbarriere (D) Stickstoff enthält.
3. Integrierte Schaltungsanordnung nach Anspruch 2,
- 1. bei dem das Substrat (1) Silizium enthält,
- 2. bei dem das Polysilizium des zweiten Teils der leitenden Struktur (L2) dotiert ist,
- 3. bei dem das Gebiet des Substrats (1), an das der zweite Teil der leitenden Struktur (L2) angrenzt, dotiert ist.
4. Integrierte Schaltungsanordnung nach Anspruch 2 oder 3,
- 1. bei der das Metall Wolfram ist,
- 2. bei der die Diffusionsbarriere (D) Wolfram, Silizium und Stickstoff enthält.
5. Integrierte Schaltungsanordnung nach Anspruch 3 oder 4,
- 1. die eine DRAM-Zellenanordnung mit Speicherzellen ist, die jeweils mindestens einen Transistor aufweisen,
- 2. bei der die leitende Struktur eine Bitleitung ist,
- 3. bei der das Gebiet des Substrats (1), an das der zweite Teil der leitenden Struktur (L2) angrenzt, ein Sour ce/Drain-Gebiet (S/Du) des Transistors ist.
6. Integrierte Schaltungsanordnung nach Anspruch 3 oder 4,
- 1. die eine DRAM-Zellenanordnung mit Speicherzellen ist, die jeweils mindestens einen Transistor und einen Kondensator aufweisen,
- 2. bei der die leitende Struktur ein Speicherknoten des Kon densators ist,
- 3. bei der die isolierende Struktur (I1') so ausgestaltet ist, daß sie als Kondensatordielektrikum des Kondensators wirken kann,
- 4. bei der das Gebiet des Substrats (2), an das der zweite Teil der leitenden Struktur (L2') angrenzt, ein Sour ce/Drain-Gebiet (S/Du') des Transistors ist.
7. Integrierte Schaltungsanordnung nach Anspruch 5 oder 6,
- 1. bei der eine Isolation (I2) die leitende Struktur und ober halb der leitenden Struktur angeordnete Teile der Flanken der Vertiefung (V) bedeckt,
- 2. bei der eine Gateelektrode des Transistors in der Vertie fung (V) angeordnet ist und durch die Isolation (I2) von der leitenden Struktur und dem Substrat (1) getrennt ist,
- 3. bei der ein weiteres Source/Drain-Gebiet (S/Do) des Transi stors oberhalb des Source/Drain-Gebiets (S/Du) angeordnet ist und an die Flanke der Vertiefung (V) angrenzt.
8. Verfahren zur Herstellung einer integrierten Schaltungsan
ordnung, die eine in einem Substrat vergrabene leitende
Struktur umfaßt, die mit einem Gebiet des Substrats elek
trisch verbunden ist,
- 1. bei dem im Substrat (1) eine Vertiefung (V) erzeugt wird,
- 2. bei dem ein Boden und Flanken eines unteren Teils der Ver tiefung (V) mit einer isolierenden Struktur (I1) versehen werden,
- 3. bei dem ein erster Teil der leitenden Struktur (L1), der eine erste elektrische Leitfähigkeit aufweist, so erzeugt wird, daß er im unteren Teil der Vertiefung (V) angeordnet ist,
- 4. bei dem ein Material auf dem ersten Teil der leitenden Struktur (L1) aufgebracht wird,
- 5. bei dem ein zweiter Teil der leitenden Struktur (L2), der eine zweite elektrische Leitfähigkeit aufweist, die kleiner als die erste elektrische Leitfähigkeit ist, auf dem Mate rial so erzeugt wird, daß er in einem höheren Teil der Ver tiefung (V) angeordnet ist und bei einem Teil mindestens einer der Flanken der Vertiefung (V) an das Gebiet des Sub strats (1) angrenzt,
- 6. bei dem zwischen dem ersten Teil (L1) und dem zweiten Teil (L2) der leitenden Struktur mit Hilfe des Materials eine Diffusionsbarriere (D) erzeugt wird.
9. Verfahren nach Anspruch 8,
- 1. bei dem der erste Teil der leitenden Struktur (L1) ein Me tall enthält,
- 2. bei dem der zweite Teil der leitenden Struktur (L2) erzeugt wird, indem Polysilizium abgeschieden und rückgeätzt wird,
- 3. bei dem die Diffusionsbarriere (D) Stickstoff enthält.
10. Verfahren nach Anspruch 9,
- 1. bei dem nach Erzeugung der isolierenden Struktur (I1) eine Implantation durchgeführt wird, so daß auf einem Teil der isolierenden Struktur (I1), der am Boden der Vertiefung (V) angeordnet ist, eine Keimschicht (K) erzeugt wird,
- 2. bei dem der erste Teil der leitenden Struktur (L1) durch selektives Wachstum auf der Keimschicht (K) erzeugt wird.
11. Verfahren nach Anspruch 9 oder 10,
- 1. bei dem nach Erzeugung des ersten Teils der leitenden Struktur (L1) Stickstoff implantiert wird, und anschließend der zweite Teil der leitenden Struktur (L2) erzeugt wird,
- 2. bei dem ein Temperschritt durchgeführt wird, so daß die Diffusionsbarriere (D) erzeugt wird.
12. Verfahren nach einem der Ansprüche 9 bis 11,
- 1. bei dem das Substrat (1) Silizium enthält,
- 2. bei dem das Polysilizium des zweiten Teils der leitenden Struktur (L2) dotiert ist,
- 3. bei dem aufgrund eines Temperschritts Dotierstoff des zwei ten Teils der leitenden Struktur (L2) in das Substrat (1) diffundiert und dadurch das Gebiet des Substrats (1), an das der zweite Teil der leitenden Struktur (L2) angrenzt, dotiert wird.
13. Verfahren nach Anspruch 9 bis 12,
- 1. bei dem das Metall Wolfram ist.
14. Verfahren nach Anspruch 12 oder 13,
- 1. bei dem als die integrierte Schaltungsanordnung eine DRAM- Zellenanordnung mit Speicherzellen erzeugt wird,
- 2. bei dem für die Speicherzellen jeweils mindestens ein Tran sistor erzeugt wird,
- 3. bei dem das Gebiet des Substrats (1), an das der zweite Teil der leitenden Struktur (L2) angrenzt, als ein Sour ce/Drain-Gebiet (S/Do) des Transistors erzeugt wird,
- 4. bei dem die leitende Struktur als eine Bitleitung erzeugt wird.
15. Verfahren nach Anspruch 12 oder 13,
- 1. bei dem als die integrierte Schaltungsanordnung eine DRAM- Zellenanordnung mit Speicherzellen erzeugt wird,
- 2. bei dem für die Speicherzellen jeweils mindestens ein Tran sistor und ein Kondensator erzeugt werden,
- 3. bei dem das Gebiet des Substrats (2), an das der zweite Teil der leitenden Struktur (L2') angrenzt, als ein Sour ce/Drain-Gebiet (S/Du') des Transistors erzeugt wird,
- 4. bei dem die leitende Struktur als ein Speicherknoten des Kondensators erzeugt wird,
- 5. bei dem die isolierende Struktur (I1') so erzeugt wird, daß sie als Kondensatordielektrikum des Kondensators wirken kann.
16. Verfahren nach Anspruch 14 oder 15,
- 1. bei dem nach Erzeugung des zweiten Teils der leitenden Struktur (L2) eine thermische Oxidation durchgeführt wird, so daß eine Isolation (I2) die leitende Struktur und ober halb der leitenden Struktur angeordnete Teile der Flanken der Vertiefung (V) bedeckt,
- 2. bei dem nach Erzeugung der Isolation (I2) eine Gateelektro de des Transistors in der Vertiefung (V) erzeugt wird, die durch die Isolation (I2) von der leitenden Struktur und vom Substrat (1) getrennt ist,
- 3. bei dem ein weiteres Source/Drain-Gebiet (S/Do) des Transi stors oberhalb des Source/Drain-Gebiets (S/Du) so erzeugt wird, daß sie an die Flanke der Vertiefung (V) angrenzt.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19911149A DE19911149C1 (de) | 1999-03-12 | 1999-03-12 | Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung |
TW089103595A TW486814B (en) | 1999-03-12 | 2000-03-01 | Integrated circuit arrangement, it comprises a conductive structure buried in a substrate, it is electrically connected to a region of the substrate, and its manufacturing method |
JP2000606050A JP3786837B2 (ja) | 1999-03-12 | 2000-03-10 | ビット導線又は溝コンデンサーを埋設したdram構造及びその製造方法 |
DE50013949T DE50013949D1 (de) | 1999-03-12 | 2000-03-10 | Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren |
KR10-2001-7011604A KR100438461B1 (ko) | 1999-03-12 | 2000-03-10 | 매립 비트라인 또는 트렌치 커패시터를 갖춘 dram구조체의 제조 방법 |
PCT/DE2000/000757 WO2000055905A1 (de) | 1999-03-12 | 2000-03-10 | Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren |
EP00918692A EP1166350B1 (de) | 1999-03-12 | 2000-03-10 | Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren |
US09/951,239 US6800898B2 (en) | 1999-03-12 | 2001-09-12 | Integrated circuit configuration and method of fabricating a dram structure with buried bit lines or trench capacitors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19911149A DE19911149C1 (de) | 1999-03-12 | 1999-03-12 | Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19911149C1 true DE19911149C1 (de) | 2000-05-18 |
Family
ID=7900803
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19911149A Expired - Fee Related DE19911149C1 (de) | 1999-03-12 | 1999-03-12 | Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung |
DE50013949T Expired - Lifetime DE50013949D1 (de) | 1999-03-12 | 2000-03-10 | Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE50013949T Expired - Lifetime DE50013949D1 (de) | 1999-03-12 | 2000-03-10 | Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren |
Country Status (7)
Country | Link |
---|---|
US (1) | US6800898B2 (de) |
EP (1) | EP1166350B1 (de) |
JP (1) | JP3786837B2 (de) |
KR (1) | KR100438461B1 (de) |
DE (2) | DE19911149C1 (de) |
TW (1) | TW486814B (de) |
WO (1) | WO2000055905A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002023636A1 (de) * | 2000-09-15 | 2002-03-21 | Infineon Technologies Ag | Halbleiterspeicherzelle mit grabenkondensator und auswahltransistor und verfahren zu ihrer herstellung |
DE10208774A1 (de) * | 2002-02-28 | 2003-09-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6621112B2 (en) * | 2000-12-06 | 2003-09-16 | Infineon Technologies Ag | DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication |
DE10111499C1 (de) * | 2001-03-09 | 2002-07-11 | Infineon Technologies Ag | Speicherzelle mit einem Graben und Verfahren zu ihrer Herstellung |
DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
KR100474737B1 (ko) * | 2002-05-02 | 2005-03-08 | 동부아남반도체 주식회사 | 고집적화가 가능한 디램 셀 구조 및 제조 방법 |
TW594979B (en) * | 2003-07-03 | 2004-06-21 | Nanya Technology Corp | Memory device with vertical transistors and deep trench capacitors and method of fabricating the same |
US20050088895A1 (en) * | 2003-07-25 | 2005-04-28 | Infineon Technologies Ag | DRAM cell array having vertical memory cells and methods for fabricating a DRAM cell array and a DRAM |
US7256441B2 (en) | 2005-04-07 | 2007-08-14 | Infineon Technologies Ag | Partially recessed DRAM cell structure |
JP2006310651A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
TWI400757B (zh) | 2005-06-29 | 2013-07-01 | Fairchild Semiconductor | 形成遮蔽閘極場效應電晶體之方法 |
US7807536B2 (en) * | 2006-02-10 | 2010-10-05 | Fairchild Semiconductor Corporation | Low resistance gate for power MOSFET applications and method of manufacture |
US9494182B2 (en) * | 2009-02-12 | 2016-11-15 | Art Screw Co., Ltd. | Fastener and fastening structure |
KR101077445B1 (ko) * | 2009-05-28 | 2011-10-26 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
KR101164955B1 (ko) | 2009-09-30 | 2012-07-12 | 에스케이하이닉스 주식회사 | 단일 측벽 콘택을 갖는 반도체장치 및 제조 방법 |
KR101145390B1 (ko) * | 2009-11-30 | 2012-05-15 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 |
JP2011205030A (ja) * | 2010-03-26 | 2011-10-13 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
KR101127228B1 (ko) | 2010-05-14 | 2012-03-29 | 주식회사 하이닉스반도체 | 반도체장치의 수직셀의 접합 형성 방법 |
KR101129955B1 (ko) * | 2010-06-10 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
KR101212257B1 (ko) * | 2010-07-06 | 2012-12-12 | 에스케이하이닉스 주식회사 | 측벽콘택을 구비한 반도체장치 및 그 제조 방법 |
KR101062889B1 (ko) | 2010-07-07 | 2011-09-07 | 주식회사 하이닉스반도체 | 측벽접합을 구비한 반도체장치 및 그 제조 방법 |
JP2012059781A (ja) * | 2010-09-06 | 2012-03-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR101172272B1 (ko) * | 2010-12-30 | 2012-08-09 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 제조 방법 |
KR101168338B1 (ko) | 2011-02-28 | 2012-07-31 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 그 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5497017A (en) * | 1995-01-26 | 1996-03-05 | Micron Technology, Inc. | Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors |
EP0852396A2 (de) * | 1996-12-20 | 1998-07-08 | Siemens Aktiengesellschaft | Speicherzelle mit Vertikalem Transistor und Grabenkondensator |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4864375A (en) * | 1986-02-05 | 1989-09-05 | Texas Instruments Incorporated | Dram cell and method |
JPS63263758A (ja) * | 1987-04-22 | 1988-10-31 | Hitachi Ltd | 半導体メモリ |
JPH0311735A (ja) * | 1989-06-09 | 1991-01-21 | Sony Corp | 多層配線形成方法 |
JPH0821689B2 (ja) * | 1990-02-26 | 1996-03-04 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
JPH0449654A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 半導体メモリ |
TW241392B (de) * | 1993-04-22 | 1995-02-21 | Ibm | |
US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
US5633200A (en) * | 1996-05-24 | 1997-05-27 | Micron Technology, Inc. | Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer |
US6222218B1 (en) * | 1998-09-14 | 2001-04-24 | International Business Machines Corporation | DRAM trench |
US6348709B1 (en) * | 1999-03-15 | 2002-02-19 | Micron Technology, Inc. | Electrical contact for high dielectric constant capacitors and method for fabricating the same |
-
1999
- 1999-03-12 DE DE19911149A patent/DE19911149C1/de not_active Expired - Fee Related
-
2000
- 2000-03-01 TW TW089103595A patent/TW486814B/zh not_active IP Right Cessation
- 2000-03-10 WO PCT/DE2000/000757 patent/WO2000055905A1/de active IP Right Grant
- 2000-03-10 DE DE50013949T patent/DE50013949D1/de not_active Expired - Lifetime
- 2000-03-10 EP EP00918692A patent/EP1166350B1/de not_active Expired - Lifetime
- 2000-03-10 JP JP2000606050A patent/JP3786837B2/ja not_active Expired - Fee Related
- 2000-03-10 KR KR10-2001-7011604A patent/KR100438461B1/ko not_active IP Right Cessation
-
2001
- 2001-09-12 US US09/951,239 patent/US6800898B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5497017A (en) * | 1995-01-26 | 1996-03-05 | Micron Technology, Inc. | Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors |
EP0852396A2 (de) * | 1996-12-20 | 1998-07-08 | Siemens Aktiengesellschaft | Speicherzelle mit Vertikalem Transistor und Grabenkondensator |
Non-Patent Citations (1)
Title |
---|
Applied Surface Science, Bd. 117/118, 1997, S. 312-316 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002023636A1 (de) * | 2000-09-15 | 2002-03-21 | Infineon Technologies Ag | Halbleiterspeicherzelle mit grabenkondensator und auswahltransistor und verfahren zu ihrer herstellung |
DE10208774A1 (de) * | 2002-02-28 | 2003-09-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle |
DE10208774B4 (de) * | 2002-02-28 | 2005-09-15 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle |
Also Published As
Publication number | Publication date |
---|---|
JP2002539643A (ja) | 2002-11-19 |
TW486814B (en) | 2002-05-11 |
US6800898B2 (en) | 2004-10-05 |
KR100438461B1 (ko) | 2004-07-03 |
EP1166350B1 (de) | 2007-01-10 |
KR20010104378A (ko) | 2001-11-24 |
EP1166350A1 (de) | 2002-01-02 |
JP3786837B2 (ja) | 2006-06-14 |
WO2000055905A1 (de) | 2000-09-21 |
US20030034512A1 (en) | 2003-02-20 |
DE50013949D1 (de) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19911149C1 (de) | Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung | |
DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
DE19928781C1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE2502235C2 (de) | ||
DE4215708C2 (de) | SRAM und Verfahren zu dessen Herstellung | |
DE4418352A1 (de) | Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung | |
DE3841588A1 (de) | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung | |
EP1364373B1 (de) | Verfahren zur herstellung eines speicherkondensators | |
DE10362018A1 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
DE19808168A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung derselben | |
DE10139827A1 (de) | Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich | |
DE19911148C1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE10208577A1 (de) | Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung | |
DE10229653A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Harstellung | |
DE10128718A1 (de) | Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor | |
DE19811882A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE19941401C1 (de) | Verfahren zur Herstellung einer DRAM-Zellenanordnung | |
DE10109564A1 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
DE19954867C1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
EP1129482B1 (de) | Verfahren zur Herstellung von einer DRAM-Zellenanordnung | |
DE19720193A1 (de) | Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung | |
DE19929211A1 (de) | MOS-Transistor und Verfahren zu dessen Herstellung sowie DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE3927176C2 (de) | ||
DE10162578A1 (de) | Schicht-Anordnung, Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung | |
DE19805692A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |