TW486814B - Integrated circuit arrangement, it comprises a conductive structure buried in a substrate, it is electrically connected to a region of the substrate, and its manufacturing method - Google Patents

Description

486814 經濟部智慧財產局員工消費合作社印製 A7 _B7_五、發明說明（1 ) 本發明是有關一種積體電路配置，其包括一個埋入於 基板中之導電結構，其與基板的一個區域電性連接，以 及一種其製造方法。 在EP 0 852 396 A2描逑一種積體電路配置，卽一電 路配置，其配置於基板中，其設置作為DRAM晶胞配置。 此DRAM晶胞配置之記億胞包括一記億體電容器與一電晶 體。此記億體電容器的一記億體結點是埋入於基板中， 並鄰接電晶體的源極/汲極區，其配置作為基板的摻雜 區。對於每一記億胞而言，在基板中産生一凹洞。在此 凹洞下部的底面與側面具有所設之電容器電介質。此凹 洞的下部是以摻雜之多晶矽填滿，使得産生記億體結點 。然後其他的摻雜多晶矽在凹洞中塗佈，其在凹洞的側 面直接鄰接基板。經過一迴火（anneal)步驟，此多晶矽 摻雜在基板中擴散，並在那裡形成電晶體的源極/汲極 區。在形成閘極電介質之後，在凹處中的記億體結點上 形成閘極電極。此電晶體的另一個源極/汲極區是在此 源極/汲極區上産生，使得此電晶體是一垂直式電晶體 ，在其中有關於基板表面的通道電流垂直經過。 在US 5 4 9 7 0 1 7所描逑的積體電路配置，是一 DRAM晶 胞配置。此DRAM晶胞配置之記億胞包括一記憶體電容 器與一電晶體。位元線是埋入於基板中，並且與電晶體 之源極/汲極區電性連接。為了産生位元線而在基板中 産生溝渠，其側面與底面具有所設之絶緣結構。此溝渠 以鎢填滿，使得産生位元線。然後此基板與絶線結構的 -3- (請先閱讀背面之注意事項寫本頁) 裝 訂： 丨線」 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 486814 A7 B7 五、發明說明（） 一部份在溝渠側面的上部之上被去除，而使得位元線側 面裸露。此電晶體的源極/汲極區然後經由選擇性磊晶 而産生。經由另外的選擇性的磊晶而在源極/汲極區上 配置通道區，並且産生一値配置於通道區上的其他源極 /汲極區。此電晶體是作為垂直式電晶體而配會。 在由K. Nakajima所著發表於”應用表面科學”117/118 (1997〉， 312頁之"Formation mechanism of ultrathin WSiN barrier layer in a W/WNX /Si system"是描述 一閘極電極，其具有高的導電性。此蘭極電極的下部， 其鄰接閘極電介質，是由摻雜多晶矽所構成。此闊極電 極的上部是由鎢所構成。介於此閘極電極的上部與下部 之間是配置一擴散阻障，其包含氮。此擴散阻障是由一 層所構成，其包含元素Si，N，及W,此擴散阻障層防止 鎢在較高的溫度中矽化，其導致閘極電極較小的導電性 。為了産生擴散阻障而將一鎢靶在由氬（Ar)與氮（N2) 所構成的混合氣體中濺鍍。 本發明以此問題為基礎，其規範說明一種積體電路配 置，其包括一埋入基板中的導電結構，其與基板的一個 區域電性連接，其可以用少的製造費用製成並且同時此 導電結構具有一高的導電性。此外它規範說明一種方法 ,以製造此種積體電路配置。 此問題是藉由一積體電路配置而解決，其包括埋入基 板中的導電結構，其與基板的一個區域電性連接，其中 它包括導電結構之一第一部份，一第二部份以及一擴散 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 486814

五、發明說明（） 阻障。此凹洞下部的底面與側面是具有所設之絶緣結構 。其導電結構的第一部份，其具有第一導電性，是配餐 於凹洞的下部中。此導電結構的第二部份，其具有第二 導電性，其小於第一導電性，是配置於凹洞的較高的部 份中，並且在一個部份中鄰接基板的區域上凹洞的至少 一個侧面。此擴散阻障層是配置介於導電結構之第一部 份與第二部份之間。 此外，此問題是藉由一種製造積體電路配置的方法而 獲得解決❶其包括一埋入於基板中的導電結構，其與基 板的一個區域電性連接，其中首先在基板中産生一凹洞 。此凹洞下部之底面與侧面具有所設之絶緣結構。此導 電結構的第一部份，具有一第一導電性，是如此的産生 ，而使它配置於凹處的下部中。然後在導電結構的第一 部份上塗佈一種材料。此導電結構的第二部份，其具有 第二導電性，其小於第一導電性，是在材料中如此的産 生，使得它被配置於凹洞的較高的部份中，並且其中一 部份鄰接基板區域上凹洞之至少一個側面❶介於導電結 構第一部份與第二部份之間借助於材料而形成擴散阻障 ，其同樣是導電結構的部彳分。 經濟部智慧財產局員工消費合作社印製 ----I------ C請先閲讀背面之注意事項寫本頁) 此擴散阻障儘可能的使得，此導電結構的第一部份可 由一種材料所構成，其容易在一種材料中（由此材料而 構成基板），擴散或辦基板的材料起反應❶若此基板例 如是由矽所構成，因此，此等導電結構的第一部份可包 括一金屬。而沒有其本身在溫度提高中由金屬而形成金 颶矽化物，其具有較低的導電性。 -5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丄 4 Α7 Β7 五、 發明說明（ 經濟部智慧財產局員工消費合作社印製 此擴 其使得 或楚砂 較佳 此介於 接觸電 導電結 此外 為所欲 此導 。製造 第二部 步驟具 。因此 藉由植 此導 易在基 構的第 此擴 當基 的材料 數是非 基板中 此而造 散阻障可以 電子隧道為 氮化物。 是此擴散阻障在基 導電結構第一部份 阻是特別的 由絶緣材料所構成，並具有一厚度， 可能。此絶緣材料可以例如是Si〇2 小，因 構較高的導電性。 ,一個此種擴散阻障導致一層 本上是由導電材料所構成。因 之金屬與第二部份之矽之間的 此在最後的效果中，其達成此 地在金屬上 電結構的第 此積體電路 份而變小， 有高溫，而 可以例如是 入與迴火而 電結構的第 板的材料中 二部份較佳 散阻障例如 板是由矽構 是待別合適， 常的類似， ，當溫度變 成的缺陷。 而可經 一部份 配置的 因為還 可以沒 電晶體 産生， 二部份 擴散。 是包含 是包含 成時， 因為矽 因此， 化時， 若此導 由與氣接觸 是對導電結 製程費用可 有在産生導 有喪失此導 的源極/汲 而可以放棄 較佳是包含 當此基板包 多晶矽。 氮。 以鎢作為導 的熱膨脹僳 雖然導電結 可以避免機 電結構的第 薄的氣化層 而産生，被 構的高導電 以由於導電 電結構之後 電結構之高 極區或閘極 昂貴的磊晶 ，其非 打通。 性負責 結構的 的方法 導電性 電介質 一種材料，其不容 含矽時，此導電結 體結構的第一部份 數與鎢的熱膨脹傺 構的第一部份埋入 槭性的張力以及由 一部份是由鎢所構 請 先 閱 讀 背 面 之 注 意 事 項 再 填 本 頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 ___ 五、發明說明（5 ) 成’因此此_散阻障包括氮，鎢與矽。 在本發明的鞄圍内，此導電結構的第一部份是由一種 其他的金屬，例如是鉬（M〇)，鈦（Ti),鈮（Nb)，釕（Ru) 或鉅（T a )所邂& 此基板的@域，其鄰接導電結構的第二部份，可以被 慘雜。右此基板的區域是電晶體的源極/汲極區，為了 簡化製造方法其為有利，在此情形之下導電結構的第二 SP Μ 楚被摻雜成為如同基板區域相同的導電型 式：。在下此基板區可以以簡單的方式而産生。其 &步驟，而使導電結構之第二部份之多晶矽摻 %材料在中擴散，並且在那裡形成基板的區域。 此導電結構的第一部份可以藉由澱積材料而産生，其 凹洞以材料填滿。然後此材料被回蝕至所欲的深度。此 導電結構之第一部份的材料是較佳藉由CVD法而澱積， 因此使得導電結構的第一部份具有水平延伸的細線，即 帶長形的晶粒，其配置於凹洞的側面上。 它可以使用一胚胎層，其將凹洞的側面與底面覆蓋。 當此凹洞的滦度大於寛度兩倍以上時，此種方法是特 別的快速，因為當此被澱材料的厚度相對應於凹洞寬度 的一半時，此凹洞是與它被瑱的深度無關。 此胚胎層可以例如藉由澱積一種少量的材料（由它而 構成胚胎層）而産生，然而還可以放棄此胚胎層。 此導電結構之第一部份可以交替式地藉由選擇式地成 長在胚胎層上産生。對此，在絶綠結構産生之後在絶緣 ^紙張尺度巾關家標準（CNS)A4祕公釐) (請先閱讀背面之注意事項再填寫本頁) - I I I l· I I I ^ ·11111111

經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 486814 A7 _B7_ 五、發明說明（6 ) 結構的一部份之上（其配置於凹洞的底面上），産生一胚 胎層。此選擇性的成長是由下向上對準調整，以致使得 導電結構的第一部份具有縱的細線，其本身是由下向上 延伸。此不同於CVD法不存在危險，其本身在凹洞的中 間形成一接縫，這是由於其在回蝕中，凹洞的底面會被 侵蝕。此外，材料的回蝕（etch back)並非必要。此導 電結構第一部份之上表面的高度是經由成長，而並非經 由第二蝕刻之深度的差異，即在回蝕中的深度與凹洞深 度的差異，而決定，以致使得上述的高度可以更精確地 調整。 此胚胎層可以例如經由植入或經由濺鍍，較佳是強大 對準的濺鍍（例如是離子化金屬PVD)，而産生。在濺鍍 中，材料還澱積於凹洞的側面上以及凹洞的外部。在強 烈對準的濺鍍中，此被濺鍍的小部份對於一個非常大的 部份具有相同的入射角。此塗佈於凹洞之外的材料，可 以例如經由化學機槭拋光或經由蝕刻可以借助於填滿凹 洞的遮罩，而去除。塗佈於凹洞側面上的材料，可以例 如經由均向性的蝕刻而去除。若此導電結構的第一部份 是由鎢（W)或釕（Ru)所構成，因此，此胚胎層較佳是由 同樣的相對應的金颶或由矽所構成。 此胚胎層較佳是介於1奈米（nm)至5奈米（nm)厚，若 此胚胎層是由矽所構成，因此可以形成一較厚的胚胎層 其有不可忽視數量的金颶矽化物，其導至導電結構電阻 的提高。 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） [丨丨_裳----ί —訂---------· (請先閱讀背面之注意事項再填寫本頁) 486814 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 此，的份 生電。積的第 部物於份 胞在極 構得 在鍍短部 産導障澱樣之 一化散部 晶，源 結值 ,濺個一 而與阻後同構 第氮擴一AM域的 緣間 生的一第 入氮散之颶結 的屬氮第DR區體 絶之 産準此構 植由擴份金電 構金之之 之的晶 此板 而對因結 之，生部之導 結由物構 胞板電 中基 鍍烈，電 氮後産一份與 電份化結 億基是 況與 濺強料導 由之而第部物 導部氮電。記此如 情線 由是材在 經份驟之一化 由一屬導份有。例 此元 經的的將 ，部步構第氮 ❶式第金。部具體， 在字 以利少便 後二火結構屬障方的將上的是晶接 ，於 可有別以。之第迴電結金阻的構而面障如電鄰 線介 還別持，除份構一導電由散份結驟表阻例個份 元了 份特積夠去部結於生導，擴部電步上散以一部 字免 部。澱足料一電助産如驟生以導火之擴可少二 為避 一 層上是材第導借在括步産以此迴份是置至第 作得 第胎面卽的構生，以包火而可，一部層配有的 以使 的胚#J驟上結糜扮可其迴扮蘧此於一的路具構 可而 構要的步面電在部，，一部障於助第氮電自結 構，。 結須洞刻側導。接地物由一阻對借之加化各電 c結厚容 電不凹蝕洞生障鄰式化經的散。。構増體其導區電的電 導中在性凹産阻之代矽。份擴，成生結有積，此極導此的 此況為向，在散構替屬颶部此形産體具此置上汲此如視 倩因均上 擴結 金金二 份所導之 配其 / 是重 (請先閱讀背面之注咅？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 486814 A7 _B7_ 五、發明說明（8 ) 替代式的，此導電結構可以作為電容器之記憶體節點 。在此情況中，此絶緣結構是如此的配置，使得它可作 為電容器之電容器電介質。 為了提高包裝密度，此電晶體可以配置成為垂直式電 晶體。電晶體的其他的源極/汲極區配置於此源極/汲 極區之上，並且鄰接凹洞的側面，其中此導電結構之第 二部份鄰接源極/汲極區。介於其他的源極/汲極區與 此源極/汲極區之間是配置電晶體的通道區。一隔離部 覆蓋此導電結構以及配置於此導電結構上之凹洞側面的 部份。電晶體的一閘極電極是配置於凹洞中，並且經由 此隔離部而與導電結構以及基板分散。在通道區的範圍 中此隔離部用作為閘極電介質。 隔離部的至少一部份可以經由熱氧化而産生。此電晶 體可以以另外的方式作為平面電晶體而配置。 為了提高包裝密度其為有利，當此導電結構的第二部 份只有凹洞的一個側面上鄰接基板的區域。在此情況中 ，凹洞不同的記億胞可以在小的距離中彼此配置，而没 有在彼此相鄰的導電結構之間得到漏電。 以下是本發明的實施例根據圖式作更進一步的說明： 圃忒夕簡厘說明 第1圖顯示一經由第一基板的橫截面，這是在第一氧 化層，氮化物層，第二氣化層，凹洞，絶緣結構，以及 胚胎層産生之後所顯示者。 第2圖顯示第1圖的横截面，這是在導電結構的第一 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -ϋ ϋ ϋ ϋ ϋ -^-r^JI ϋ ϋ ϋ ϋ ϋ I ρ. I · 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五 經濟部智慧財產局員工消費合作社印製 、發明說明（ 部份與一包含氮的層被産生之後，以及絶緣結構與第二 氧化物層的一部份被去除後所顯示者。 第3圖顯示由第2圖的横截面’這是在導電結構的第 二部份，電晶體的上源極/汲極區，與電晶體的下源極 /汲極區被産生之後；以及此氮化物層被去除之後所顯 示者。 第4圖顯示由第3圖的横截面’這是在隔離部，字元 線，擴散阻障，以及一其他隔離部産生後所形成者❶ 第5圖顯示一經由第1=1基板的横截面’這是在第一氣 化層，凹洞，絶綠結構，導電結構，電晶體之下源極/ 汲極區，電晶體之上源極/汲極區，隔離部，一其他隔 離件，與字元線産生後所顯示者。 這些圖式未按照正確比例❶ 在第1實施例中設有一個第一基板1 ’是由單晶矽所 構成。 為了産生一遮罩，而由厚度大約20奈米（^丨的以02 經由熱氣化而製成一第一氣化物層〇1。在此之上織積厚 度大約50奈米Um)之氮化物矽，使得産生一氮化物層投。 為了産生一第二氣化物層02而將厚度大約2Qt)奈米（nm) 的Si02澱積（參閲第1圖）。 借肋於一個第一條形光阻遮罩（未圖不）’其條帶大*約 100奈米（nm)寬，並且具有大約100奈米（nm)彼此的距離 ，而形成第二氣化層〇2,氮化物層>«，與第一氧化物層 01的結構，以致使得基板1部份裸露（參閲第1圖）。 1 1- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公餐） 請 先 閱 讀 背 面 之 注 意 事 項 袁％t ί裝 頁 訂 486814 A7 B7 10 五、發明說明（） 然後，此基板1以例如HBr將其蝕刻大約5 0 0奈米（niH) 深，因此産生凹洞V ，其具有條形之水平横截面。此形 成結構的第二氣化物層〇2，氮化物層N，以及第一氧化 物層0 1因此作用為遮覃。 為了産生大約1U奈米Uffl)厚的絶緣結構II而實施熱氯 化（參閲第1圖）。此絶緣結構I1覆蓋凹洞V之侧面與底 面。 然後在大約5keV(仟電子伏特的能量中實施矽之植入， 其劑量大約5X10 15 cm2，以致在在凹洞V的底部在大 約800 °C中之迴火步驟之後，産生大約2奈米（nffl)厚的 胚胎層K (參考第1圖）。 在CVD法中使鎢在胚胎層K上選擇性的成長，以致使 得在凹洞V的下部産生導電結構的第一部份L1。此導電 結構之第一部份L1是大約1D0奈米（nm)厚。 然後在大約10仟電子伏特UHkeV)的能量中以5X 10 15 c nr2的劑量實施氮離子植入，以使得在導電結構的第一 部份L1上産生一個包含氮的層S 。 藉由化學機槭式的拋光而將第二氯化物層去除。 借肋於條形第二光阻遮罩（未圖示），其條帶將凹洞v 之第一側面覆蓋，絶緣結構I 1的部份以例如HF去除，其 配置於導電結構L1之第一部份之上方此凹洞V之第一侧 面相面對的第二侧面上（參閲第2圖）。然後此第2光阻 遮罩被去除。 為了産生導電結構的第二部份L2而在原處澱積大約50 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) I I I K----訂---I----- 經濟部智慧財產局員工消費合作社印製 486814 A7 _B7_ 心 11 五、發明說明（） I (請先閱讀背面之注意事項再填寫本頁) 奈米（ηηι)厚的摻雜多晶矽，以致將洞口 V填滿。然後此 多晶矽經由化學機槭拋光而平坦化，一直到氮化物層N 裸露。藉由植入具有η-摻雜的離子，而産生電晶體之上 部源極/汲極區S/Do。其介於彼此相鄰之凹洞V之間而 配置（參閲第3圖）。接著對此多晶矽回蝕，以致此大約 20奈米（nin)厚的導電結構L2之第二部份L2在凹洞V較高 的部份中産生（參閲第3圖）。 為了去除凹洞V側面上的回蝕狀態，而産生一大約3 奈米（nm)厚的熱氧化物（未圖示），並且然後再去除。因 此摻雑物質由導電結構之第二部份L 2擴散至基板1中， 並且在那裡形成電晶體的下部源極/汲極區S/Du(參考 第3 _)。此外，在熱氣化中的高溫導至由包含氮的層S ，由導電結構之第一部份L1之鎢，以及由導電結構之第 二部份L2之矽由於相鄰接的互相擴散而形成擴散阻障D (參閲第3圖）。 借助於磷酸而將氮化物層N去除（參閲第3圖h然後 實施氧之植入，以致使得第一氣化物層01與導電結構之 第二部份L2的上部具有摻雜的氧。 經濟部智慧財產局員工消費合作社印製 為了産生隔離部12而實施熱氧化。依據氧離子之植入 ，此隔離部12在導電結構之第二部份L2上較其在凹洞V 之第二側面上為厚。隔離部12在凹洞V的第二側面上的 厚度是大約5奈米（nm)(參閲第4圖）。 為了産生字元線W而在原處澱積厚度大約50奈米（ηηι) 厚的摻雜多晶矽，以致將凹洞V填滿（參閲第4圖）。在 -1 3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 486814 A7 _B7_ , 12 五、發明說明（） 此之上澱積厚度大約80奈米（Ϊ1Β!)之鎢矽化物。為了産生 另外的隔離部13，而澱積厚度大約50奈米（nro)的矽氮化 物。 借助於一條形的第三光阻遮罩（未圖示），其條帶横向 對於第一光阻遮罩的條帶而延伸，是大約100奈米（ηιη) 寬，並且具有彼此大約100奈米（ηιπ)的距離，是矽氮化 物，鎢矽化物與多晶矽選擇性地對S i 0 2蝕刻，一直到 配置於導電結構之第二部份L2上的隔離部12的部份裸露 為止。由鎢矽化物與多晶矽因此産生字元線W。 然後澱積Si02&且回蝕，一直到基板1裸露為止。 為了分隔上部源極/汲極區S/Do或下部源極/汲極區 S/Du,而沿著彼此相鄰的電晶體之導電結構蝕刻基板1 ，以致使得介於字元線W之間與介於凹洞V之間産生其 他凹洞（未圖示），其具有正方形的橫截面，並且較凹洞 V的較高的部份達到更深。此上部源極/汲極區S/Do是 因此配置於字元線W之下。 字元線W的部份，其在凹洞V中配置於導電結構之第 二部份L 2之上，而作為電晶體的閘極電極。在凹洞V的 第二側面上配置隔離部12之部份，作為電晶體的閘極電 介質。基板1的部份，其介於下部源極/汲極區S/Du與 上部源極/汲極區S/Do之間而配置，是作為電晶體的通 道區Ka。導電結構是作為位元線。導電結構是埋入基板 1中，並且是與基板1的區域，即與下部源極/汲極區 S/Du連接。 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 486814 A7 _B7_ 心 13 五、發明說明（） 然後産生記億體電容器（未圖示），其各與電晶體的上 部源極/汲極區相連接。此藉由所描逑方法所産生的 DRAM晶胞配置之記億胞，包括一個電晶體以及一個與電 晶體相連接的電容器。 在第二實施例中設有由單晶矽所構成的第二基板2 。 在基板2之表面下大約1微米（>uni)處配置一大約7徹 米（A in)厚的η-摻雜層P ’。 如在第一實施例中是一遮罩，其由在氮化物層上的第 一氧化物層0Ρ與第二氣化物層所産生。然後産生凹洞 V’，其不同於第一實施例而具一正方形水平之橫截面， 其邊長大約100奈米（nm),並且大約7撤米（>uin)深，它 産生一第一絶綠結構II’。其不同於第一實施例是由氮 氧化物所構成並且是大約7奈米（nm)厚。 如在第一實施例中，産生一胚胎層K’，導電結構之第 一部份L1’，而去除氮離子植入與絶緣結構II’的部份。 如同在第一實施例中，産生導電結構的第二部份L2’， 擴散阻障D’，上部源極/汲極區S/Do'，下部源極/汲 極區S/Du’，隔離部12、字元線W、以及一另外的隔離 部13 ’（參閲第5圖）。 此等導電結構作為記億體電容器之記億體節點。絶緣 結構I’作為記億體電容器之電容器電介質。基板2摻雜 層P’作為記億體電容器之共同的電容器板。 然後産生位元線（未画示），其横向對字元線W’延伸， 並且經由接觸而與上部源極/汲極區S/D(T連接。 一 1 5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------- (請先閱讀背面之注意事項再填寫本頁) . -·線： 經濟部智慧財產局員工消費合作社印製 486814 經濟部智慧財產局員工消費合作社印製 A7 _B7_ , 14五、發明說明（） 其可設想實施例的多個變化，其同樣是位於本發明的 範圍内。特別是所敘逑的層，遮罩與凹洞的尺寸規格， 可以適應各自的要求。此導電結構的第一部份可以由其 他的金颶，像是例如鉬（Μ 〇 )或鉅（T a )所産生。 此其他的凹洞可以替代式地如此的淺，它僅將上部源 極/汲極區彼此分離，而沒有將下部源極/汲極區彼此 分離。在此種情形中，因此其他的凹洞不會比凹洞的較 高部份到達更深。 參考符號說明 1，2.....基板 D，D ’.....擴散阻障 11,111.....絶緣結構 12 , 13, 12 ·, 13 1.....隔離部 K , K 1.....胚胎層 Ka.....通道區 LI 9 L2 , LI f , L2 1.....導電結構 N , N 1.....氤化物層 0 1,02,0^,021.....氧化物層 P ’.....摻雑層 S.....層，其包含氮 --------*----— (請先閱讀背面之注意事項再填寫本頁) -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 六、申請專利範圍 第891 03 5 95號「積體電路配置’其包括一個埋入於基板中之 與基板的一個區域電性連接之導電結構，及其製造方法」專 利案 （90年12月修正） 六申請專利範圍 1. 一種積體電路配置，其包括一個埋入於基板中之導電結 構（Ll，L2)，其與基板（1)的源極-汲極區（S/Du)電性連接， 其特徵爲= -此基板（1)具有一凹洞（V) ’ -凹洞（V)之下部的底面與側面設有絕緣結構（II)， -導電結構（Ll，L2)的第一部份（L1)具有第一導電性且配 置於凹洞（V)的下部中， -導電結構（Ll，L2)的第二部份（L2)具有第二導電性，其 小於第一導電性，此第二部份（L2)配置於凹洞（V)的較 高部份中並且在凹洞（V)各側至少之一的一部份中鄰接 基板（1)的源極-汲極-區（S/Du)，以及 -此導電結構具有包含氮之擴散阻障（D)，其配置介於導 電結構（Ll，L2)之第一部份（L1)與第二部份（L2)之間。 2·如申請專利範圍第1項之積體電路配置，其中 -此導電結構之第一部份（L1)包含一種金屬，以及 -此導電結構之第二部份（L2)包含多晶矽。 3·如申請專利範圍第2項之積體電路配置，其中 -此基板（1)包含矽， -使此導電結構之第二部份（L2)之多晶矽受到摻雜，以及 -使基板（1)之鄰接導電結構之第二部份（L2)之此種區域 六、申請專利範圍 受到摻雜。 4·如申請專利範圍第2或3項之積體電路配置，其中 -此金屬是鶴，以及 -此擴散阻障（D)除了包括氮之外還包括鎢與矽。 5·如申請專利範圍第3項之積體電路配置，其中 -此DRAM晶胞配置具有記憶胞，其各具有至少一電晶 體， -此導電結構是一種位元線，以及 〜此基板（1)之區域（其鄰接導電結構之第二部份（L2))是電 晶體的源極-汲極-區（S/Du)。 6·如申請專利範圍第4項之積體電路配置，其中 〜此DRAM晶胞配置具有記憶胞，其各具有至少一電晶 mm 體， 〜此導電結構是一種位元線，以及 -此基板（1)之區域（其鄰接導電結構之第二部份（L2))是電 晶體的源極-汲極-區（S/Du)。 7·如申請專利範圍第3項之積體電路配置，其中 〜DRAM晶胞配置具有記憶胞，其各具有至少一電晶體與 一電容器， 〜此導電結構是電容器之記憶體節點，以及 〜須配置此絕緣結構（ΙΓ)，使其可作用爲電容器之電介 質。 δ·如申請專利範圍第4項之積體電路配置，其中 〜DRAM晶胞配置具有記憶胞，其各具有至少一電晶體與 -2 - 486814 六、申請專利範圍 一電容器， -此導電結構是電容器之記憶體節點，以及 -須配置此絕緣結構（ir)，使其可作用爲電容器之電介 質。 9·如申請專利範圍第5或7項之積體電路配置，其中 -此隔離部（12)覆蓋該導電結構且覆蓋凹洞（v)之側面之 配置於導電結構上方的部份。 -該電晶體的閘極電極配置於凹洞（V)中且藉由隔離部（12) 而與導電結構以及基板（1)分離，以及 -電晶體的另一個源極-汲極-區（S/Du)配置於此源極-汲極 -區（S/Di〇之上且鄰接凹洞（V)的側面。 10. —種製造積體電路配置之方法，其包括一個埋入於基板（1) 中的導電結構（Ll，L2)，其與基板的源極-汲極-區電性連 接，其特徵包括以下步驟： -在基板（1)中一凹洞（V)， -在凹洞（V)之下部的底面與側面具有絕緣結構（π)， -導電結構（Ll，L2)的第一部份（L1)具有第一導電性，須 產生此第一部份（L1)使得它配置於凹洞（V)的下部中， -在導電結構（Ll，L2)的第一部份（L1)上塗佈一種材料， -導電結構（Ll，L2)的第二部份（L2)具有第二導電性，其 小於第一導電性，須在該材料上產生此第二部份（L2)， 使得它配置於凹洞（V)的較高部份中，並且在凹洞各側 面之至少之一的一部份中鄰接於基板（1)的源極-汲極-區’以及 、申請專利範圍 一在導電結構（Ll，L2)之第一部份（L1)與第二部份（L2)之 間，借助於材料而產生包含氮之擴散阻障（D)。 U·如申請專利範圍第！q項之方法，其中 -導電結構的第一部份（L1)包含一種金屬，以及 -經由澱積多晶矽與回蝕，產生導電結構之第二部份 (L2)。 12*如申請專利範圍第11項之方法，其中 -在產生絕緣結構（II)之後實施離子植入，因此在絕緣結 構（II)的一部份（其配置於凹洞（V)的底面上）上產生胚 胎層（K)，以及 -導電結構的第一部份（L1)是經由在胚胎層（K)上選擇性 地成長而產生。 这如申請專利範圍第11或12項之方法，其中 -在產生該導電結構之第一部份（L1)之後植入氮，然後產 生此導電結構之第二部份（L2)，以及 -實施迴火步驟，以產生擴散阻障（D)。 14. 如申請專利範圍第11或12項之方法，其中 -此基板（1)包含矽， -使導電結構之第二部份（L2)之多晶矽受到摻雜，以及 -由於迴火步驟，則由導電結構之第二部份（L2)的摻雜物 質擴散入基板U)中，因此使基板（1)之源極/汲極（其 鄰接導電結構之第二部份（L2))被摻雜。 15. 如申請專利範圍第13項之方法，其中 -此基板（1)包含矽， -4- 486814 六、申請專利範圍 -使導電結構之第二部份（L2)之多晶矽受到摻雜，以及 -由於迴火步驟，則由導電結構之第二部份（L2)的摻雜物 質擴散入基板（1)中，因此使基板（1)之源極/汲極（其 鄰接導電結構之第二部份（L2))被摻雜。 16. 如申請專利範圍第11或12項之方法，其中 -此金屬是鶴。 17. 如申請專利範圍第14項之方法，其中 -此金屬是鶴。 18. 如申請專利範圍第14項之方法，其中 -產生一種具有記憶胞之DRAM晶胞配置作爲積體電路 配置， -對於此等記憶胞，至少分別產生一電晶體，以及 -產生導電結構作爲位元線。 19. 如申請專利範圍第16項之方法，其中 -產生一種具有記憶胞之DRAM晶胞配置作爲積體電路 配置， -對於此等記憶胞，至少分別產生一電晶體，以及 -產生導電結構作爲位元線。 20. 如申請專利範圍第14項之方法，其中 -產生一種具有記憶胞之DRAM晶胞配置作爲積體電路 配置， -對於此等記憶胞，至少分別產生一電晶體與一電容器， -產生導電結構作爲電容器之記憶體節點，以及 -須產生此絕緣結構（II，），使其可作爲電容器之電介質。 486814 六、申請專利範圍 21·如申請專利範圍第16項之方法，其中 一產生一種具有記憶胞之DRAM晶胞配置作爲積體電路 配置， -對於此等記憶胞，至少分別產生一電晶體與一電容器， -產生導電結構作爲電容器之記憶體節點，以及 -須產生此絕緣結構（II，），使其可作爲電容器之電介質。 22«如申請專利範圍第I&項之方法，其中 -在產生該導電結構的第二部份（L2)之後，實施熱氧化過 程， -因此隔離部（12)將導電結構與凹洞（V)的側面之配置於 導電結構上方之此部份覆蓋， -在產生隔離部（12)之後，在凹洞（V)中產生電晶體的閘 極電極，其藉由隔離部（12)而與導電結構以及基板（1) 分離，以及 -須在源極-汲極-區（S/Du)上產生電晶體之另一個源極-汲 極-區（S/Do)，使其鄰接凹洞（V)的側面。 23.如申請專利範圍第2Q項之方法，其中 -在產生該導電結構的第二部份（L2)之後，實施熱氧化過 程， -因此隔離部（12)將導電結構與凹洞（V)的側面之配置於 導電結構上方之此部份覆蓋， -在產生隔離部（12)之後，在凹洞（V)中產生電晶體的閘 極電極，其藉由隔離部（12)而與導電結構以及基板（1) 分離，以及 486814 、申請專利範圍 -須在源極-汲極-區（S/Du)上產生電晶體之另一個源極-汲 極-區（S/D〇)，使其鄰接凹洞（V)的側面。