JP2002539643A - ビット導線又は溝コンデンサーを埋設したｄｒａｍ構造の製造方法 - Google Patents
ビット導線又は溝コンデンサーを埋設したｄｒａｍ構造の製造方法Info
- Publication number
- JP2002539643A JP2002539643A JP2000606050A JP2000606050A JP2002539643A JP 2002539643 A JP2002539643 A JP 2002539643A JP 2000606050 A JP2000606050 A JP 2000606050A JP 2000606050 A JP2000606050 A JP 2000606050A JP 2002539643 A JP2002539643 A JP 2002539643A
- Authority
- JP
- Japan
- Prior art keywords
- conductive structure
- circuit board
- transistor
- recess
- depression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 21
- 239000004020 conductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 15
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 9
- 230000006911 nucleation Effects 0.000 claims description 9
- 238000010899 nucleation Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000000654 additive Substances 0.000 claims description 4
- 230000000996 additive effect Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 2
- 238000010276 construction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 44
- 150000004767 nitrides Chemical class 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012792 core layer Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 101100244894 Sus scrofa PR39 gene Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
本発明によれば、回路基板はくぼみ（Ｖ）を含んでいる。上記くぼみ（Ｖ）の底部および低い部分の側面には、絶縁構造（Ｉ１）が備えられている。第１導電率を有する導電構造の第１部分（Ｌ１）は、くぼみ（Ｖ）の低い部分に位置している。第１導電率よりも低い第２導電率を有する導電構造（Ｌ２）の第２部分は、くぼみ（Ｖ）のより高い部分に位置し、少なくともくぼみ（Ｖ）の側面部分で回路基板の領域に接している。導電構造には、導電構造の第１部分（Ｌ１）と第２部分（Ｌ２）との間に配置された拡散バリヤー（Ｄ）が備えられている。第１実施例では、導電構造（Ｌ１，Ｄ，Ｌ２）は、垂直トランジスタを備えたＤＲＡＭセル配列に属するビットラインとして形成され、垂直トランジスタではＳ／Ｄｕが下部ソース／ドレイン領域を表し、Ｓ／Ｄｏがメモリ容量に接続された上部ソース／ドレイン領域を表している。第２実施例では、導電構造（Ｌ１’，Ｄ’，Ｌ２’）はメモリ容量として形成され、上部ソース／ドレイン領域はビットラインに接続される。
Description
本発明は、回路基板の一領域に電気的に接続され、回路基板に埋設された導電
構造を有した集積スイッチ回路構造と、その製造方法とに関する。
構造を有した集積スイッチ回路構造と、その製造方法とに関する。
【０００１】 ＥＰ０８５２３９６ＡＺの特許出願公開明細書は、集積スイッチ回路構造、即
ち回路基板に配置され、ＤＲＡＭ−セル構造として形成されたスイッチ回路構造
について記載している。ＤＲＡＭ−セル構造のメモリセルは、蓄電コンデンサー
とトランジスターとを有している。蓄電コンデンサーの蓄電ノードは、回路基板
に埋設され、また回路基板の不純物添加領域として形成されたトランジスターの
ソース／ドレイン領域に隣接している。各メモリセルのためにくぼみが回路基板
に造られている。くぼみの下部の底面と側面には、コンデンサーの誘電体が設け
られている。くぼみの下部には、不純物の添加されたポリシリコンが充填され、
その結果蓄電ノードが造られている。引き続いて、直接回路基板においてくぼみ
の側面に隣接した別の不純物添加のポリシリコンが、くぼみに収容されている。
焼鈍処理によってポリシリコンの添加物質が回路基板に拡散され、トランジスタ
ーのソース／ドレイン領域がそこにできる。ゲート誘電体を造った後に、くぼみ
内の蓄電ノードを覆ってゲート電極が造られる。トランジスターの別のソース／
ドレイン領域が、上記ソース／ドレイン領域の上方に造られ、その結果トランジ
スターは、チャネル電流が回路基板の上面に対して垂直に流れる垂直トランジス
ターとなっている。
ち回路基板に配置され、ＤＲＡＭ−セル構造として形成されたスイッチ回路構造
について記載している。ＤＲＡＭ−セル構造のメモリセルは、蓄電コンデンサー
とトランジスターとを有している。蓄電コンデンサーの蓄電ノードは、回路基板
に埋設され、また回路基板の不純物添加領域として形成されたトランジスターの
ソース／ドレイン領域に隣接している。各メモリセルのためにくぼみが回路基板
に造られている。くぼみの下部の底面と側面には、コンデンサーの誘電体が設け
られている。くぼみの下部には、不純物の添加されたポリシリコンが充填され、
その結果蓄電ノードが造られている。引き続いて、直接回路基板においてくぼみ
の側面に隣接した別の不純物添加のポリシリコンが、くぼみに収容されている。
焼鈍処理によってポリシリコンの添加物質が回路基板に拡散され、トランジスタ
ーのソース／ドレイン領域がそこにできる。ゲート誘電体を造った後に、くぼみ
内の蓄電ノードを覆ってゲート電極が造られる。トランジスターの別のソース／
ドレイン領域が、上記ソース／ドレイン領域の上方に造られ、その結果トランジ
スターは、チャネル電流が回路基板の上面に対して垂直に流れる垂直トランジス
ターとなっている。
【０００２】 ＵＳ５４９７０１７は、ＤＲＡＭ−セル構造となっている集積スイッチ回路構
造について記載している。ＤＲＡＭ−セル構造のメモリセルは、一つの蓄電コン
デンサーと一つのトランジスターとを有している。ビット導線は回路基板に埋設
されており、またトランジスターのソース／ドレイン領域に電気的に接続されて
いる。ビット導線を造るために、側面と底面に絶縁構造が設けられている溝が回
路基板に造られる。その溝にはタングステンが充填され、その結果ビット導線が
造られる。引き続いて、回路基板と絶縁構造の一部分が、溝の側面の上部で除去
され、その結果ビット導線の片側が露出されることになる。トランジスターのソ
ース／ドレイン領域は、引き続いて選択エピタキシーで造られる。更に別の選択
エピタキシーで、ソース／ドレイン領域に渡って配置されたチャネル領域とその
チャネル領域に渡って配置された別のソース／ドレイン領域とが造られる。トラ
ンジスターは、垂直トランジスターとして形成されている。
造について記載している。ＤＲＡＭ−セル構造のメモリセルは、一つの蓄電コン
デンサーと一つのトランジスターとを有している。ビット導線は回路基板に埋設
されており、またトランジスターのソース／ドレイン領域に電気的に接続されて
いる。ビット導線を造るために、側面と底面に絶縁構造が設けられている溝が回
路基板に造られる。その溝にはタングステンが充填され、その結果ビット導線が
造られる。引き続いて、回路基板と絶縁構造の一部分が、溝の側面の上部で除去
され、その結果ビット導線の片側が露出されることになる。トランジスターのソ
ース／ドレイン領域は、引き続いて選択エピタキシーで造られる。更に別の選択
エピタキシーで、ソース／ドレイン領域に渡って配置されたチャネル領域とその
チャネル領域に渡って配置された別のソース／ドレイン領域とが造られる。トラ
ンジスターは、垂直トランジスターとして形成されている。
【０００３】 応用表面科学１１７／１１８（１９９７年）、３１２における中島Ｋ．氏の『
Ｗ／ＷＮX ／Ｓｉ系に超薄厚のＷＳｉＮバリヤー層を形成するメカニズム』には
、高い導電率を有したゲート電極が記載されている。ゲート誘電体に隣接したゲ
ート電極の下部は、不純物の添加されたポリシリコンから構成されている。ゲー
ト電極の上部は、タングステンから構成されている。ゲート電極の上部と下部と
の間には、窒素を含有した拡散バリヤーが配置されている。拡散バリヤーは、元
素のＳｉとＮとＷを含有した層から構成されている。拡散バリヤーは、ゲート電
極の導電率が小さくなるように、タングステンが特に高温において珪化するの
を阻止する。拡散バリヤーを造るために、タングステンのターゲットは、Ａｒと
Ｎ2 との混合ガス内でスパッターリングされる。
Ｗ／ＷＮX ／Ｓｉ系に超薄厚のＷＳｉＮバリヤー層を形成するメカニズム』には
、高い導電率を有したゲート電極が記載されている。ゲート誘電体に隣接したゲ
ート電極の下部は、不純物の添加されたポリシリコンから構成されている。ゲー
ト電極の上部は、タングステンから構成されている。ゲート電極の上部と下部と
の間には、窒素を含有した拡散バリヤーが配置されている。拡散バリヤーは、元
素のＳｉとＮとＷを含有した層から構成されている。拡散バリヤーは、ゲート電
極の導電率が小さくなるように、タングステンが特に高温において珪化するの
を阻止する。拡散バリヤーを造るために、タングステンのターゲットは、Ａｒと
Ｎ2 との混合ガス内でスパッターリングされる。
【０００４】 本発明は、回路基板に埋設された導電構造を有し、回路基板の一領域に電気的
に接続され、少ない処理費用で製造され、同時に導電構造が高い導電率を有する
ことができる集積スイッチ回路構造を提供すると言う課題を基礎にしている。更
に、その種の集積スイッチ回路構造の製造方法が提供される。
に接続され、少ない処理費用で製造され、同時に導電構造が高い導電率を有する
ことができる集積スイッチ回路構造を提供すると言う課題を基礎にしている。更
に、その種の集積スイッチ回路構造の製造方法が提供される。
【０００５】 その問題は、回路基板に埋設された導電構造を有し、回路基板の一領域と電気
的に接続され、導電構造が第１部分と第２部分と拡散バリヤーとを有している集
積スイッチ回路構造によって解消されるものである。その回路基板は、くぼみを
有している。くぼみの下部の底面と側面には、絶縁構造が設けられている。第１
導電率を有した導電構造の第１部分は、くぼみの下部に配置されている。第１導
電率よりも小さな第２導電率を有した導電構造の第２部分は、くぼみのより高い
部分に配置されて且つくぼみの側面の少なくとも一部分において回路基板の上記
領域に隣接している。拡散バリヤーは、導電構造の第１部分と第２部分との間に
配置されている。
的に接続され、導電構造が第１部分と第２部分と拡散バリヤーとを有している集
積スイッチ回路構造によって解消されるものである。その回路基板は、くぼみを
有している。くぼみの下部の底面と側面には、絶縁構造が設けられている。第１
導電率を有した導電構造の第１部分は、くぼみの下部に配置されている。第１導
電率よりも小さな第２導電率を有した導電構造の第２部分は、くぼみのより高い
部分に配置されて且つくぼみの側面の少なくとも一部分において回路基板の上記
領域に隣接している。拡散バリヤーは、導電構造の第１部分と第２部分との間に
配置されている。
【０００６】 その問題は、更に、回路基板に埋設された導電構造を有し、回路基板の一領域
と電気的に接続され、なによりもまず回路基板にくぼみが造られている集積スイ
ッチ回路構造の製造方法によって解消されるものである。第１導電率を有した導
電構造の第１部分は、それがくぼみの下部に配置されるように造られている。引
き続いて、或る材料が導電構造の第１部分上に付加されている。第１導電率より
も小さな第２導電率を有した導電構造の第２部分は、それがくぼみのより高い部
分に配置されると共にくぼみの側面の少なくとも一方の一部分において回路基板
の上記領域に隣接するように上記材料上に造られている。導電構造の第１部分と
第２部分との間には、やはり導電構造の一部分となっている拡散バリヤーがその
材料を用いて造られている。
と電気的に接続され、なによりもまず回路基板にくぼみが造られている集積スイ
ッチ回路構造の製造方法によって解消されるものである。第１導電率を有した導
電構造の第１部分は、それがくぼみの下部に配置されるように造られている。引
き続いて、或る材料が導電構造の第１部分上に付加されている。第１導電率より
も小さな第２導電率を有した導電構造の第２部分は、それがくぼみのより高い部
分に配置されると共にくぼみの側面の少なくとも一方の一部分において回路基板
の上記領域に隣接するように上記材料上に造られている。導電構造の第１部分と
第２部分との間には、やはり導電構造の一部分となっている拡散バリヤーがその
材料を用いて造られている。
【０００７】 拡散バリヤーは、導電構造の第１部分が、回路基板を構成している材料に簡単
に拡散したり、又は回路基板の材料と反応する材料から構成されるのを可能にす
る。回路基板は、例えばシリコンから造られ、その結果導電構造の第１部分は、
低い導電率を有した金属珪素化合物が温度上昇によって金属からできてしまうこ
とがないようにその金属を含有することができる。
に拡散したり、又は回路基板の材料と反応する材料から構成されるのを可能にす
る。回路基板は、例えばシリコンから造られ、その結果導電構造の第１部分は、
低い導電率を有した金属珪素化合物が温度上昇によって金属からできてしまうこ
とがないようにその金属を含有することができる。
【０００８】 拡散バリヤーは、絶縁材から構成され、また電子トンネルを可能にする厚さを
有することができる。絶縁材は、例えばＳｉＯ2 又は窒化珪素とすることができ
る。
有することができる。絶縁材は、例えばＳｉＯ2 又は窒化珪素とすることができ
る。
【０００９】 特に、拡散バリヤーは、基本的に導電材から構成され、それによって、導電構
造の第１部分の金属と第２部分の珪素との間の接触抵抗が特に小さくなっており
、従って、最終的に導電構造のより高い導電率が達成される。
造の第１部分の金属と第２部分の珪素との間の接触抵抗が特に小さくなっており
、従って、最終的に導電構造のより高い導電率が達成される。
【００１０】 そのような拡散バリヤーは、その他に、酸素との接触によって金属上に望まし
くはないが生じる薄い酸化被膜が破られる事態を引き起こす。
くはないが生じる薄い酸化被膜が破られる事態を引き起こす。
【００１１】 導電構造の第１部分は、その導電構造の高い導電率を得る役割を担っている。
集積スイッチ回路構造の製造のための加工費用は、導電構造を造った後でも導電
構造の高い導電率を失うこと無しに高温度を伴う実施工程が可能なので、導電構
造の第２部分によって小さくできる。例えばトランジスターのソース／ドレイン
領域又はゲート誘電体は、イオン注入と焼鈍とによって造ることができる。従っ
て、高価なエピタキシーを行わないで済む。
集積スイッチ回路構造の製造のための加工費用は、導電構造を造った後でも導電
構造の高い導電率を失うこと無しに高温度を伴う実施工程が可能なので、導電構
造の第２部分によって小さくできる。例えばトランジスターのソース／ドレイン
領域又はゲート誘電体は、イオン注入と焼鈍とによって造ることができる。従っ
て、高価なエピタキシーを行わないで済む。
【００１２】 導電構造の第２部分は、回路基板の材料中に容易に拡散しない物質を特に含有
している。特に、回路基板がシリコンを含有している場合には、特に導電構造の
第２部分がポリシリコンを含有している。
している。特に、回路基板がシリコンを含有している場合には、特に導電構造の
第２部分がポリシリコンを含有している。
【００１３】 拡散バリヤーは、例えば窒素を含有している。
【００１４】 シリコンの熱膨張係数とタングステンの熱膨張係数とは非常に近く、その結果
回路基板における導電構造の第１部分が埋設されているにせよ温度変化による機
械的応力とそれから生じる欠陥とは回避されるので、回路基板がシリコンから造
られている場合、導電構造の第１部分の材料としてはタングステンが特に適して
いる。導電構造の第１部分がタングステンから構成されると、それで拡散バリヤ
ーは窒素とタングステンとシリコンとを含有する。
回路基板における導電構造の第１部分が埋設されているにせよ温度変化による機
械的応力とそれから生じる欠陥とは回避されるので、回路基板がシリコンから造
られている場合、導電構造の第１部分の材料としてはタングステンが特に適して
いる。導電構造の第１部分がタングステンから構成されると、それで拡散バリヤ
ーは窒素とタングステンとシリコンとを含有する。
【００１５】 導電構造の第１部分を他の金属、例えばモリブデンやチタンやルテニウム、又
はタンタルから造ることも本発明の技術的範囲に入るものである。
はタンタルから造ることも本発明の技術的範囲に入るものである。
【００１６】 導電構造の第２部分に隣接した回路基板の領域には、不純物が添加される。例
えば、回路基板のその領域は、トランジスターのソース／ドレイン領域となって
いる。この場合に回路基板のその領域のように同じ導電率タイプの導電構造の第
２部分のポリシリコンが不純物添加されている場合には、製造方法を簡単にする
ために有利である。この場合、回路基板の上記領域が簡単な方法で造られ、そこ
では導電構造の第２部分のポリシリコンの添加物質が、焼鈍処理によって回路基
板に拡散し、そこに回路基板の上記領域ができる。
えば、回路基板のその領域は、トランジスターのソース／ドレイン領域となって
いる。この場合に回路基板のその領域のように同じ導電率タイプの導電構造の第
２部分のポリシリコンが不純物添加されている場合には、製造方法を簡単にする
ために有利である。この場合、回路基板の上記領域が簡単な方法で造られ、そこ
では導電構造の第２部分のポリシリコンの添加物質が、焼鈍処理によって回路基
板に拡散し、そこに回路基板の上記領域ができる。
【００１７】 導電構造の第１部分は、物質の析出によって造られる。くぼみは、その物質で
充填される。引き続き、その物質は、所望の深さまでバックエッチングされる。
導電構造の第１部分の材料は、特にＣＶＤ−方法によって析出され、その結果導
電構造の第１部分は、くぼみの側面に配置された水平方向に通ったファイバー、
即ち細長い結晶子を有することになる。
充填される。引き続き、その物質は、所望の深さまでバックエッチングされる。
導電構造の第１部分の材料は、特にＣＶＤ−方法によって析出され、その結果導
電構造の第１部分は、くぼみの側面に配置された水平方向に通ったファイバー、
即ち細長い結晶子を有することになる。
【００１８】 くぼみの側面と底面とを覆う核層が使用されることになる。
【００１９】 析出される物質の厚さがくぼみの半分の幅に相当する場合には、くぼみがその
深さに左右されずに充填されるので、そのような方法は、くぼみが幅の２倍以上
の深さとなっている場合には特に速い。
深さに左右されずに充填されるので、そのような方法は、くぼみが幅の２倍以上
の深さとなっている場合には特に速い。
【００２０】 例えば、核層を構成しているわずかな量の物質を析出することで核層は造られ
る。しかし、核層については放棄することもできる。
る。しかし、核層については放棄することもできる。
【００２１】 導電構造の第１部分は、代わりに核層上で選択的に成長させることによって造
られる。それに加えて、くぼみの底面に配置されている絶縁構造の一部分上に絶
縁構造を造った後に核層が造られる。その選択的な成長は下から上に向けられ、
その結果絶縁構造の第１部分は、下から上に向かって延びた長いファイバーを有
することになる。ＣＶＤ−方法とは反対に、バックエッチングによってくぼみの
底面が攻撃される原因となる継ぎ目が、くぼみの中間にできると言うリスクが全
く存在しない。それにもまして、材料のバックエッチングは必要ではない。導電
構造の第１部分の上部の上面の高さは、成長によって定められ、第２エッチング
深さ、即ちバックエッチングにおける深さとくぼみの深さとの差によっては定め
られず、結果的に上述の高さは正確に合わせられることになる。
られる。それに加えて、くぼみの底面に配置されている絶縁構造の一部分上に絶
縁構造を造った後に核層が造られる。その選択的な成長は下から上に向けられ、
その結果絶縁構造の第１部分は、下から上に向かって延びた長いファイバーを有
することになる。ＣＶＤ−方法とは反対に、バックエッチングによってくぼみの
底面が攻撃される原因となる継ぎ目が、くぼみの中間にできると言うリスクが全
く存在しない。それにもまして、材料のバックエッチングは必要ではない。導電
構造の第１部分の上部の上面の高さは、成長によって定められ、第２エッチング
深さ、即ちバックエッチングにおける深さとくぼみの深さとの差によっては定め
られず、結果的に上述の高さは正確に合わせられることになる。
【００２２】 核層は、例えばイオン注入によるか、又はスパッターリング、特に強く調整さ
れたスパッターリング（例えば、イオン化された金属ＰＶＤ）によって造られる
。スパッターリングによって、物質はくぼみの側面上にも、またくぼみの外側に
も析出される。強く調整されたスパッターリングでは、非常に大きな部分に対し
てスパッターリングされる粒子は、同じ入射角を持っている。くぼみの外側で育
成された物質は、くぼみを充填する塗布マスクを用いて、例えば化学機械式研摩
によって、又はエッチングによって除去される。くぼみの側面上に育成された物
質は、例えば等方性エッチングによって除去される。導電構造の第１部分はタン
グステンやルテニウムから構成され、その結果核層は、特にその金属自身に対応
した金属から、又はシリコンから構成される。
れたスパッターリング（例えば、イオン化された金属ＰＶＤ）によって造られる
。スパッターリングによって、物質はくぼみの側面上にも、またくぼみの外側に
も析出される。強く調整されたスパッターリングでは、非常に大きな部分に対し
てスパッターリングされる粒子は、同じ入射角を持っている。くぼみの外側で育
成された物質は、くぼみを充填する塗布マスクを用いて、例えば化学機械式研摩
によって、又はエッチングによって除去される。くぼみの側面上に育成された物
質は、例えば等方性エッチングによって除去される。導電構造の第１部分はタン
グステンやルテニウムから構成され、その結果核層は、特にその金属自身に対応
した金属から、又はシリコンから構成される。
【００２３】 核層は、特に１ｎｍと５ｎｍの間の厚さとなっている。核層はシリコンから成
り、それでより厚い核層が、金属珪素加工物上に無視できない量だけ形成される
ことになるので導電構造の電気抵抗の増大を惹起するようなものになろう。
り、それでより厚い核層が、金属珪素加工物上に無視できない量だけ形成される
ことになるので導電構造の電気抵抗の増大を惹起するようなものになろう。
【００２４】 導電構造の第１部分は、更にスパッターリングによっても造られる。この場合
には何ら核層は必要でない。くぼみの側面に特にわずかな物質が析出され、その
結果エッチングの内でもより簡単な等方性エッチングが、導電構造の第１部分の
上方のくぼみ側面でそのわずかな物質を除去するためには十分に対処できるので
、強く調整されたスパッターリングが特に有利である。
には何ら核層は必要でない。くぼみの側面に特にわずかな物質が析出され、その
結果エッチングの内でもより簡単な等方性エッチングが、導電構造の第１部分の
上方のくぼみ側面でそのわずかな物質を除去するためには十分に対処できるので
、強く調整されたスパッターリングが特に有利である。
【００２５】 導電構造の第１部分を造った後に窒素が注入される拡散バリヤーが造られる。
導電構造の第２部分を造った後に、拡散バリヤーは焼鈍処理を用いて窒素と導電
構造の隣接部分とから造られる。
導電構造の第２部分を造った後に、拡散バリヤーは焼鈍処理を用いて窒素と導電
構造の隣接部分とから造られる。
【００２６】 代わりに、導電構造の第１部分を造った後に、導電構造の第１部分の金属のよ
うな同じ金属を含有した金属窒化物を析出することができる。焼鈍により、拡散
バリヤーは金属窒化物と導電構造の第２部分の一部分とから生じる。
うな同じ金属を含有した金属窒化物を析出することができる。焼鈍により、拡散
バリヤーは金属窒化物と導電構造の第２部分の一部分とから生じる。
【００２７】 拡散バリヤーは、更に、導電構造の第１部分からも部分的に形成される。それ
に加えて、導電構造の第１部分は、金属窒化物から造られる。焼鈍処理を用いて
金属窒化物の窒素は、導電構造の第１部分の上面に拡散される。導電構造の第１
部分の窒素の濃度が高められた層は、拡散バリヤーの一部分となっている。
に加えて、導電構造の第１部分は、金属窒化物から造られる。焼鈍処理を用いて
金属窒化物の窒素は、導電構造の第１部分の上面に拡散される。導電構造の第１
部分の窒素の濃度が高められた層は、拡散バリヤーの一部分となっている。
【００２８】 集積スイッチ回路構造は、例えば各々少なくとも一つのトランジスターを有し
ているメモリセルを備えるＤＲＡＭ−セル構造とすることができる。導電構造の
第２部分が隣接している回路基板の領域は、例えばトランジスターのソース／ド
レイン領域となっている。
ているメモリセルを備えるＤＲＡＭ−セル構造とすることができる。導電構造の
第２部分が隣接している回路基板の領域は、例えばトランジスターのソース／ド
レイン領域となっている。
【００２９】 導電構造はビット導線としての働きができる。この場合、絶縁構造は、ビット
導線と回路基板との間にキャパシタンスがほとんど生じないような厚さとなって
いる。
導線と回路基板との間にキャパシタンスがほとんど生じないような厚さとなって
いる。
【００３０】 代わりに、導電構造は、やはりメモリセルの一部分となっているコンデンサー
の蓄電ノードとしての働きをすることができる。この場合、絶縁構造は、それが
コンデンサーの誘電体としての働きができるように形成されている。
の蓄電ノードとしての働きをすることができる。この場合、絶縁構造は、それが
コンデンサーの誘電体としての働きができるように形成されている。
【００３１】 集積密度を高めるために、トランジスターは垂直トランジスターとして形成さ
れる。トランジスターの別のソース／ドレイン領域が、ソース／ドレイン領域の
上方に配置され、また導電構造の第２部分がソース／ドレイン領域に隣接してい
るくぼみの側面に隣接している。その別のソース／ドレイン領域とソース／ドレ
イン領域との間には、トランジスターのチャンネル領域が配置されている。絶縁
部は、導電構造と該導電構造の上方に配置されたくぼみの側面部分とを覆ってい
る。トランジスターのゲート電極は、くぼみに配置されると共に絶縁部によって
導電構造から、また回路基板から隔離されている。チャネル領域の範囲では絶
縁部はゲート誘電体としての働きをする。
れる。トランジスターの別のソース／ドレイン領域が、ソース／ドレイン領域の
上方に配置され、また導電構造の第２部分がソース／ドレイン領域に隣接してい
るくぼみの側面に隣接している。その別のソース／ドレイン領域とソース／ドレ
イン領域との間には、トランジスターのチャンネル領域が配置されている。絶縁
部は、導電構造と該導電構造の上方に配置されたくぼみの側面部分とを覆ってい
る。トランジスターのゲート電極は、くぼみに配置されると共に絶縁部によって
導電構造から、また回路基板から隔離されている。チャネル領域の範囲では絶
縁部はゲート誘電体としての働きをする。
【００３２】 少なくとも絶縁部の一部分は、熱酸化によって造られる。
【００３３】 トランジスターは、代わりにプレーナ型トランジスターとして形成される。
【００３４】 導電構造の第２部分が回路基板の領域においてくぼみの一側面にのみ隣接して
いる場合、それは集積密度を高めるために有利である。この場合、色々なメモリ
セルのくぼみは、互いに隣接した導電構造間に漏れ電流が生じることが無いよう
に互いに僅かな距離をおいて配置されている。
いる場合、それは集積密度を高めるために有利である。この場合、色々なメモリ
セルのくぼみは、互いに隣接した導電構造間に漏れ電流が生じることが無いよう
に互いに僅かな距離をおいて配置されている。
【００３５】 次に、発明の実施例を図面に基づきより詳細に説明する。
【００３６】 図面は、現物通りの尺度にはなっていない。
【００３７】 第１実施例では、単結晶シリコンから成る第１回路基板１が予め用意されてい
る。
る。
【００３８】 マスクを造るために、第１酸化層Ｏ１が造られるが、そこでは、ＳｉＯ2 が約
２０ｎｍの厚さに熱酸化によって造られている。それを覆って、窒化珪素が約５
０ｎｍの厚さに析出され、結果的に窒化物層Ｎが造られることになる。第２酸化
物層Ｏ２を造るために、ＳｉＯ2 が約２００ｎｍの厚さで析出される（図１を参
照）。
２０ｎｍの厚さに熱酸化によって造られている。それを覆って、窒化珪素が約５
０ｎｍの厚さに析出され、結果的に窒化物層Ｎが造られることになる。第２酸化
物層Ｏ２を造るために、ＳｉＯ2 が約２００ｎｍの厚さで析出される（図１を参
照）。
【００３９】 第１のストライプ状光学性塗布マスク（図示されていない）を用いて、そのス
トライプは約１００ｎｍの幅で且つ互いに約１００ｎｍの間隔を有しているもの
であるが、第２酸化物層Ｏ２と窒化物層Ｎと第１酸化物層Ｏ１とが構築され、結
果的に回路基板１が部分的に露出される（図１を参照）。
トライプは約１００ｎｍの幅で且つ互いに約１００ｎｍの間隔を有しているもの
であるが、第２酸化物層Ｏ２と窒化物層Ｎと第１酸化物層Ｏ１とが構築され、結
果的に回路基板１が部分的に露出される（図１を参照）。
【００４０】 引き続いて、回路基板１は、例えばＨＢｒによって約５００ｎｍの深さにエッ
チングされ、その結果ストライプ状の水平横断面を有したくぼみＶが造られるこ
とになる。構築された第２酸化物層Ｏ２と窒化物層Ｎと第１酸化物層Ｏ１とはそ
の際にマスクとしての働きをする。
チングされ、その結果ストライプ状の水平横断面を有したくぼみＶが造られるこ
とになる。構築された第２酸化物層Ｏ２と窒化物層Ｎと第１酸化物層Ｏ１とはそ
の際にマスクとしての働きをする。
【００４１】 約１０ｎｍ厚さの絶縁構造Ｉ１を造るために、熱酸化が実施される（図１を参
照）。絶縁構造Ｉ１は、くぼみＶの側面と底面とを覆う。
照）。絶縁構造Ｉ１は、くぼみＶの側面と底面とを覆う。
【００４２】 引き続いて、シリコンの注入が、約５ｋｅＶのエネルギと約５×１０15ｃｍ-2 のドーズ量とで実施され、その結果、くぼみＶの底面には約８００℃での焼鈍後
に約２ｎｍ厚さの核層Ｋが造られる（図１を参照）。
に約２ｎｍ厚さの核層Ｋが造られる（図１を参照）。
【００４３】 ＣＶＤ−方法でタングステンが選択的に核層Ｋ上で成長され、その結果くぼみ
Ｖの下部には導電構造の第１部分Ｌ１が造られる（図２を参照）。導電構造の第
１部分Ｌ１は、約１００ｎｍ厚さとなっている。
Ｖの下部には導電構造の第１部分Ｌ１が造られる（図２を参照）。導電構造の第
１部分Ｌ１は、約１００ｎｍ厚さとなっている。
【００４４】 引き続いて、窒素の注入が、約１０ｋｅＶのエネルギと５×１０15ｃｍ-2のド
ーズ量とで実施され、その結果、導電構造の第１部分Ｌ１上に窒素を含有した層
Ｓが造られる。
ーズ量とで実施され、その結果、導電構造の第１部分Ｌ１上に窒素を含有した層
Ｓが造られる。
【００４５】 化学−機械式研磨によって第２酸化物層Ｏ２が除去される。
【００４６】 ストライプ状の第２光学性塗布マスク（図示されていない）を用いて、そのス
トライプはくぼみＶの第１側面を覆っているのであるが、くぼみＶの第１側面に
向かい合っている第２側面において導電構造の第１部分Ｌ１の上方に配置されて
いる絶縁構造Ｉ１の部分が、例えばＨＦによって除去される（図２を参照）。引
き続いて、第２光学性塗布マスクが除去される。
トライプはくぼみＶの第１側面を覆っているのであるが、くぼみＶの第１側面に
向かい合っている第２側面において導電構造の第１部分Ｌ１の上方に配置されて
いる絶縁構造Ｉ１の部分が、例えばＨＦによって除去される（図２を参照）。引
き続いて、第２光学性塗布マスクが除去される。
【００４７】 導電構造の第２部分Ｌ２を造るために、不純物の添加されたポリシリコンが正
常所在位置に約５０ｎｍの厚さに析出され、結果的にくぼみＶが充填されること
になる。引き続いて、ポリシリコンは、化学−機械式研磨によって窒化物層Ｎが
露出されるまで平面加工される。ｎ型の不純物添加用イオンの注入によって、互
いに隣接されたくぼみＶの間に配置されたトランジスターの上部ソース／ドレイ
ン領域が造られる（図３を参照）。その後に、導電構造の約２０ｎｍ厚さの第２
部分Ｌ２が、くぼみＶのより高い部分に造られるようにバックエッチングが行わ
れる（図３を参照）。
常所在位置に約５０ｎｍの厚さに析出され、結果的にくぼみＶが充填されること
になる。引き続いて、ポリシリコンは、化学−機械式研磨によって窒化物層Ｎが
露出されるまで平面加工される。ｎ型の不純物添加用イオンの注入によって、互
いに隣接されたくぼみＶの間に配置されたトランジスターの上部ソース／ドレイ
ン領域が造られる（図３を参照）。その後に、導電構造の約２０ｎｍ厚さの第２
部分Ｌ２が、くぼみＶのより高い部分に造られるようにバックエッチングが行わ
れる（図３を参照）。
【００４８】 エッチング未了部を除去するために、約３ｎｍ厚さの熱酸化物（図示されてい
ない）がくぼみＶの側面に造られ、引き続いて再度除去される。その際、添加物
質が導電構造の第２部分Ｌ２から回路基板１に拡散され、そこにトランジスター
の下部ソース／ドレイン領域Ｓ／Ｄｕができる（図３を参照）。それよりさらに
、熱酸化における高温が原因で、拡散バリヤーＤが限られた相互拡散に基づいて
窒素を含有した層Ｓから、導電構造の第１部分Ｌ１のタングステンから、また導
電構造の第２部分Ｌ２のシリコンから造られる（図３を参照）。
ない）がくぼみＶの側面に造られ、引き続いて再度除去される。その際、添加物
質が導電構造の第２部分Ｌ２から回路基板１に拡散され、そこにトランジスター
の下部ソース／ドレイン領域Ｓ／Ｄｕができる（図３を参照）。それよりさらに
、熱酸化における高温が原因で、拡散バリヤーＤが限られた相互拡散に基づいて
窒素を含有した層Ｓから、導電構造の第１部分Ｌ１のタングステンから、また導
電構造の第２部分Ｌ２のシリコンから造られる（図３を参照）。
【００４９】 燐酸を用いて窒化物層Ｎが除去される（図３を参照）。引き続いて酸素の注入
が実施され、その結果第１酸化物層Ｏ１と導電構造の第２部分Ｌ２の上部とがそ
の酸素で不純物添加が行われることになる。
が実施され、その結果第１酸化物層Ｏ１と導電構造の第２部分Ｌ２の上部とがそ
の酸素で不純物添加が行われることになる。
【００５０】 絶縁部Ｉ２を造るために、熱酸化が実施される。酸素の注入に基づいて絶縁部
Ｉ２は、くぼみＶの第２側面上よりも導電構造の第２部分Ｌ２上でより厚く成長
する。くぼみＶの第２側面では絶縁部Ｉ２の厚さは、約５ｎｍになる（図４を参
照）。
Ｉ２は、くぼみＶの第２側面上よりも導電構造の第２部分Ｌ２上でより厚く成長
する。くぼみＶの第２側面では絶縁部Ｉ２の厚さは、約５ｎｍになる（図４を参
照）。
【００５１】 ワードラインＷを造るために、不純物添加されたポリシリコンが正常所在位置
に約５０ｎｍの厚さで析出され、結果的にくぼみＶが充填される（図４を参照）
。それを覆って珪化タングステンが約８０ｎｍの厚さに析出される。別の絶縁部
Ｉ３を造るために、窒化珪素が約５０ｎｍの厚さに析出される。
に約５０ｎｍの厚さで析出され、結果的にくぼみＶが充填される（図４を参照）
。それを覆って珪化タングステンが約８０ｎｍの厚さに析出される。別の絶縁部
Ｉ３を造るために、窒化珪素が約５０ｎｍの厚さに析出される。
【００５２】 ストライプ状の第３光学性塗布マスク（図示されていない）を用いて、そのス
トライプは第１光学性塗布マスクのストライプに対して横切って延びており、約
１００ｎｍの幅で且つ約１００ｎｍの間隔を互いに有しているが、導電構造の第
２部分Ｌ２上に配置された絶縁部Ｉ２の部分が露出されるまで窒化珪素と珪化タ
ングステンとポリシリコンとがＳｉＯ2 とは選択的にエッチングされる。それに
より珪化タングステンとポリシリコンとからワードラインＷが造られる。
トライプは第１光学性塗布マスクのストライプに対して横切って延びており、約
１００ｎｍの幅で且つ約１００ｎｍの間隔を互いに有しているが、導電構造の第
２部分Ｌ２上に配置された絶縁部Ｉ２の部分が露出されるまで窒化珪素と珪化タ
ングステンとポリシリコンとがＳｉＯ2 とは選択的にエッチングされる。それに
より珪化タングステンとポリシリコンとからワードラインＷが造られる。
【００５３】 引き続いて、回路基板１が露出されるまでＳｉＯ2 が析出され且つバックエッ
チングされる。
チングされる。
【００５４】 上部ソース／ドレイン領域Ｓ／Ｄｏないしは下部ソース／ドレイン領域Ｓ／Ｄ
ｕを導電構造の一つに沿って互いに隣接したトランジスターから分離するために
回路基板１はエッチングされ、その結果、正方形の水平横断面を有し且つくぼみ
Ｖのより高い部分よりもより深くなっている別のくぼみ（図示されていない）が
ワードラインＷ間かつくぼみＶ間に造られる。従って、上部ソース／ドレイン領
域Ｓ／Ｄｏは、ワードラインＷの下に配置される。
ｕを導電構造の一つに沿って互いに隣接したトランジスターから分離するために
回路基板１はエッチングされ、その結果、正方形の水平横断面を有し且つくぼみ
Ｖのより高い部分よりもより深くなっている別のくぼみ（図示されていない）が
ワードラインＷ間かつくぼみＶ間に造られる。従って、上部ソース／ドレイン領
域Ｓ／Ｄｏは、ワードラインＷの下に配置される。
【００５５】 くぼみＶにおいて導電構造の第２部分Ｌ２の上方に配置されているワードライ
ンＷの部分は、トランジスターのゲート電極としての働きをする。くぼみＶの第
２側面に配置された絶縁部Ｉ２の部分は、トランジスターのゲート誘電体として
の働きをする。下部ソース／ドレイン領域Ｓ／Ｄｕと上部ソース／ドレイン領域
Ｓ／Ｄｏとの間に配置された回路基板１の部分は、トランジスターのチャネル領
域Ｋａとしての働きをする。導電構造は、ビット導線としての働きをする。導
電構造は、回路基板１に埋設されると共に、回路基板１の領域と、即ち下部ソー
ス／ドレイン領域Ｓ／Ｄｕと接続されている。
ンＷの部分は、トランジスターのゲート電極としての働きをする。くぼみＶの第
２側面に配置された絶縁部Ｉ２の部分は、トランジスターのゲート誘電体として
の働きをする。下部ソース／ドレイン領域Ｓ／Ｄｕと上部ソース／ドレイン領域
Ｓ／Ｄｏとの間に配置された回路基板１の部分は、トランジスターのチャネル領
域Ｋａとしての働きをする。導電構造は、ビット導線としての働きをする。導
電構造は、回路基板１に埋設されると共に、回路基板１の領域と、即ち下部ソー
ス／ドレイン領域Ｓ／Ｄｕと接続されている。
【００５６】 引き続いて、各々トランジスターの上部ソース／ドレイン領域Ｓ／Ｄｏと接続
された蓄電コンデンサー（図示されていない）が造られる。説明した方法によっ
て造られるＤＲＡＭ−セル構造のメモリセルは、トランジスターの内の一つと、
トランジスターに接続されたコンデンサーの一つとを有している。
された蓄電コンデンサー（図示されていない）が造られる。説明した方法によっ
て造られるＤＲＡＭ−セル構造のメモリセルは、トランジスターの内の一つと、
トランジスターに接続されたコンデンサーの一つとを有している。
【００５７】 第２実施例では、単結晶シリコン製の第２回路基板２が用意されている。回路
基板２の上面の下方約１μｍに約７μｍ厚さのｎ型の不純物の添加された層Ｐ’
が配置されている。
基板２の上面の下方約１μｍに約７μｍ厚さのｎ型の不純物の添加された層Ｐ’
が配置されている。
【００５８】 第１実施例におけるように、第１酸化物層Ｏ１’から成るマスクが窒化物層と
第２酸化物層との場所に造られる。引き続いて、第１実施例とは反対に約１００
ｎｍの辺長の正方形の水平横断面を有し且つ約７μｍの深さとなっているくぼみ
Ｖ’が造られる。第１実施例とは反対に窒素酸化物から成り且つ約７ｎｍの厚さ
となっている第１絶縁構造Ｉ１’が造られている。
第２酸化物層との場所に造られる。引き続いて、第１実施例とは反対に約１００
ｎｍの辺長の正方形の水平横断面を有し且つ約７μｍの深さとなっているくぼみ
Ｖ’が造られる。第１実施例とは反対に窒素酸化物から成り且つ約７ｎｍの厚さ
となっている第１絶縁構造Ｉ１’が造られている。
【００５９】 第１実施例におけるように、核層Ｋ’と、導電構造の第１部分Ｌ１’とが造ら
れ、窒素が注入され、絶縁構造Ｉ１’の一部分が分離される。
れ、窒素が注入され、絶縁構造Ｉ１’の一部分が分離される。
【００６０】 第１実施例におけるように、導電構造の第２部分Ｌ２’と、拡散バリヤーＤ’
と、上部ソース／ドレイン領域Ｓ／Ｄｏ’と、下部ソース／ドレイン領域Ｓ／Ｄ
ｕ’と、絶縁部Ｉ２’と、ワードラインＷ’と、別の絶縁部Ｉ３’とが造られる
（図５を参照）。
と、上部ソース／ドレイン領域Ｓ／Ｄｏ’と、下部ソース／ドレイン領域Ｓ／Ｄ
ｕ’と、絶縁部Ｉ２’と、ワードラインＷ’と、別の絶縁部Ｉ３’とが造られる
（図５を参照）。
【００６１】 導電構造は、蓄電コンデンサーの蓄電ノードとしての働きをする。絶縁構造Ｉ
１’は、蓄電コンデンサーのコンデンサー誘電体としての働きをする。回路基板
２の不純物添加された層Ｐ’は、蓄電コンデンサーの共通のコンデンサー板とし
ての働きをする。
１’は、蓄電コンデンサーのコンデンサー誘電体としての働きをする。回路基板
２の不純物添加された層Ｐ’は、蓄電コンデンサーの共通のコンデンサー板とし
ての働きをする。
【００６２】 引き続き、ワードラインＷ’に交差して延び且つ接点上方で上部ソース／ドレ
イン領域Ｓ／Ｄｏ’に接続されたビット導線（図示されていない）が造られる。
イン領域Ｓ／Ｄｏ’に接続されたビット導線（図示されていない）が造られる。
【００６３】 各々が本発明の技術的範囲に入る実施例の多くの変形例が考えられる。特に、
説明された層やマスクやくぼみの寸法は、その時々の要件に合わせられ得るもの
である。導電構造の第１部分は、例えばモリブデンやタンタル等の他の金属から
も造られる。
説明された層やマスクやくぼみの寸法は、その時々の要件に合わせられ得るもの
である。導電構造の第１部分は、例えばモリブデンやタンタル等の他の金属から
も造られる。
【００６４】 別のくぼみは、代わりに、それらが下部ソース／ドレイン領域を互いに分離す
ること無しにただ上部ソース／ドレイン領域を互いに分離するように浅くするこ
とができる。この場合、その別のくぼみも、くぼみのより高い部分ほど深くは達
していない。
ること無しにただ上部ソース／ドレイン領域を互いに分離するように浅くするこ
とができる。この場合、その別のくぼみも、くぼみのより高い部分ほど深くは達
していない。
【図１】 第１酸化物層と、窒化物層と、第２酸化物層と、絶縁構造と、核層とが造られ
た後の第１回路基板を通る横断面を示す断面図である。
た後の第１回路基板を通る横断面を示す断面図である。
【図２】 導電構造の第１部分と、窒素を含有した層とが造られ且つ絶縁構造の一部分と
第２酸化物層とが除去された後の図１から派生した横断面を示す断面図である。
第２酸化物層とが除去された後の図１から派生した横断面を示す断面図である。
【図３】 導電構造の第２部分と、トランジスターの上部ソース／ドレイン領域と、トラ
ンジスターの下部ソース／ドレイン領域とが造られ且つ窒化物層が除去された後
の図２から派生した横断面を示す断面図である。
ンジスターの下部ソース／ドレイン領域とが造られ且つ窒化物層が除去された後
の図２から派生した横断面を示す断面図である。
【図４】 絶縁部と、ワードラインと、拡散バリヤーと、第２絶縁部とが造られた後の図
３から派生した横断面を示す断面図である。
３から派生した横断面を示す断面図である。
【図５】 第１酸化物層と、くぼみと、絶縁構造と、導電構造と、トランジスターの下部
のソース／ドレイン領域と、トランジスターの上部ソース／ドレイン領域と、絶
縁部と、別の絶縁部と、ワードラインとが造られた後の第２回路基板を通る横断
面を示す断面図である。
のソース／ドレイン領域と、トランジスターの上部ソース／ドレイン領域と、絶
縁部と、別の絶縁部と、ワードラインとが造られた後の第２回路基板を通る横断
面を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゼル，ベルンハルト ドイツ連邦共和国 01099 ドレスデン プリースニッツシュトラーセ 41 Ｆターム(参考） 5F083 AD04 AD17 AD21 GA25 JA35 JA39 KA07 PR03 PR07 PR21 PR33 PR36 PR39 PR40
Claims (16)
- 【請求項１】 回路基板に埋設され且つ回路基板の一領域と電気的に接続された導電構造を有
した集積スイッチ回路構造であって、 回路基板（１）は、くぼみ（Ｖ）を有しており、 該くぼみ（Ｖ）の下部の底面と側面には、絶縁構造（Ｉ１）が設けられており
、 導電構造の第１部分（Ｌ１）は、第１導電率を有すると共にくぼみ（Ｖ）の下
部に配置されており、 導電構造の第２部分（Ｌ２）は、第１導電率よりも小さい第２導電率を有する
と共にくぼみ（Ｖ）のより高い部分に配置され、また回路基板（１）の上記領域
においてくぼみ（Ｖ）の側面の少なくとも一方の一部分の近くに隣接しており、 導電構造は、該導電構造の第１部分（Ｌ１）と第２部分（Ｌ２）との間に配置
された拡散バリヤー（Ｄ）を有していることを特徴とする集積スイッチ回路構造
。 - 【請求項２】 導電構造の第１部分（Ｌ１）は、金属を含有しており、 導電構造の第２部分（Ｌ２）は、ポリシリコンを含有しており、 拡散バリヤー（Ｄ）は、窒素を含有している請求項１記載の集積スイッチ回路
構造。 - 【請求項３】 回路基板（１）は、シリコンを含有しており、 導電構造の第２部分（Ｌ２）のポリシリコンは、不純物が添加されており、 導電構造の第２部分（Ｌ１）が隣接している回路基板（１）の領域は、不純物
が添加されている請求項２記載の集積スイッチ回路構造。 - 【請求項４】 上記金属は、タングステンであり、 拡散バリヤー（Ｄ）は、タングステンとシリコンと窒素とを含有している請求
項２又は３記載の集積スイッチ回路構造。 - 【請求項５】 各々少なくともトランジスターを有したメモリセルを備えるＤＲＡＭ−セル構
造となっており、 導電構造は、ビット導線となっており、 導電構造の第２部分（Ｌ２）が隣接している回路基板（１）の領域は、トラン
ジスターのソース／ドレイン領域（Ｓ／Ｄｕ）となっている請求項３又は４記載
の集積スイッチ回路構造。 - 【請求項６】 各々少なくともトランジスターとコンデンサーとを有したメモリセルを備える
ＤＲＡＭ−セル構造となっており、 導電構造は、コンデンサーの蓄電ノードとなっており、 絶縁構造（Ｉ１’）は、それがコンデンサーの誘電体としての働きができるよ
うに形成されており、 導電構造の第２部分（Ｌ２’）が隣接している回路基板（２）の領域は、トラ
ンジスターのソース／ドレイン領域（Ｓ／Ｄｕ’）となっている請求項３又は４
記載の集積スイッチ回路構造。 - 【請求項７】 絶縁部（Ｉ２）は、導電構造と、くぼみ（Ｖ）の側面の導電構造の上方に配
置された部分とを覆っており、 トランジスターのゲート電極は、くぼみ（Ｖ）に配置されており、また絶縁部
（Ｉ２）によって導電構造と回路基板（１）とから分離されており、 トランジスターの別のソース／ドレイン領域（Ｓ／Ｄｏ）は、ソース／ドレイ
ン領域（Ｓ／Ｄｕ）の上方に配置されると共にくぼみ（Ｖ）の側面に隣接されて
いる請求項５又は６記載の集積スイッチ回路構造。 - 【請求項８】 回路基板に埋設され且つ回路基板の一領域と電気的に接続された導電構造を有
した集積スイッチ回路構造を造る方法であって、 回路基板（１）にくぼみ（Ｖ）が造られ、 くぼみ（Ｖ）の下部の底面と側面に絶縁構造（Ｉ１）が設けられ、 第１導電率を有した導電構造の第１部分（Ｌ１）は、それがくぼみ（Ｖ）の下
部に配置されるように造られ、 或る物質が導電構造の第１部分（Ｌ１）に付加され、 第１導電率よりも小さな第２導電率を有した導電構造の第２部分（Ｌ２）は、
それがくぼみ（Ｖ）のより高い部分に配置され且つくぼみ（Ｖ）の側面の少なく
とも一方の一部分において回路基板（１）の上記領域に隣接するように上記物質
上に造られ、 導電構造の第１部分（Ｌ１）と第２部分（Ｌ２）との間に上記物質の助けを得
て拡散バリヤー（Ｄ）が造られることを特徴とする集積スイッチ回路構造を造る
方法。 - 【請求項９】 導電構造の第１部分（Ｌ１）は、或る金属を含有しており、 ポリシリコンが析出されてバックエッチングが行われている導電構造の第２部
分（Ｌ２）が造られており、 拡散バリヤー（Ｄ）は、窒素を含有している請求項８記載の方法。 - 【請求項１０】 絶縁構造（Ｉ１）を造った後にイオン注入が実施され、その結果くぼみ（Ｖ）
の底に配置されている絶縁構造（Ｉ１）の一部分上に核層（Ｋ）が造られ、 導電構造の第１部分（Ｌ１）が、選択的成長によって核層（Ｋ）上に造られる
請求項９記載の方法。 - 【請求項１１】 導電構造の第１部分（Ｌ１）を造った後に、窒素が注入され、また引き続いて
、導電構造の第２部分（Ｌ２）が造られ、 焼鈍処理が実施されて、その結果拡散バリヤー（Ｄ）が造られる請求項９又は
１０記載の方法。 - 【請求項１２】 回路基板（１）は、シリコンを含有しており、 導電構造の第２部分（Ｌ２）のポリシリコンは、不純物の添加が行われ、 焼鈍処理に基づいて導電構造の第２部分（Ｌ２）の添加物質は、回路基板（１
）中に拡散し、またそれによって、導電構造の第２部分（Ｌ２）が隣接している
回路基板（１）の領域は不純物の添加が行われる請求項９から１１のいずれか一
つに記載の方法。 - 【請求項１３】 上記金属は、タングステンである請求項９から１２のいずれか一つに記載の方
法。 - 【請求項１４】 集積スイッチ回路構造としてメモリセルを備えるＤＲＡＭ−セル構造が造られ
、 メモリセルに対して各々少なくとも一つのトランジスターが造られ、 導電構造の第２部分（Ｌ２）が隣接している回路基板（１）の領域は、トラン
ジスターのソース／ドレイン領域（Ｓ／Ｄｏ）として造られ、 導電構造は、ビット導線として造られる請求項１２又は１３に記載の方法。 - 【請求項１５】 集積スイッチ回路構造としてメモリセルを備えるＤＲＡＭ−セル構造が造られ
、 メモリセルに対して各々少なくとも一つのトランジスターとコンデンサーとが
造られ、 導電構造の第２部分（Ｌ２’）が隣接している回路基板（２）の領域は、トラ
ンジスターのソース／ドレイン領域（Ｓ／Ｄｕ’）として造られ、 導電構造は、コンデンサーの蓄電ノードとして造られ、 絶縁構造（Ｉ１’）は、それがコンデンサーの誘電体としての働きができるよ
うに造られている請求項１２又は１３に記載の方法。 - 【請求項１６】 導電構造の第２部分（Ｌ２）を造った後に、熱酸化が実施され、その結果絶縁
部（Ｉ２）が、導電構造と、導電構造の上方に配置されたくぼみ（Ｖ）の側面の
一部分とを覆い、 絶縁部（Ｉ２）を造った後に、絶縁部（Ｉ２）によって導電構造と回路基板（
１）とから分離されたトランジスターのゲート電極がくぼみ（Ｖ）に造られ、 トランジスターの別のソース／ドレイン領域（Ｓ／Ｄｏ）がソース／ドレイン
領域（Ｓ／Ｄｕ）の上方に、それがくぼみ（Ｖ）の側面に隣接するように造られ
る請求項１４又は１５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19911149A DE19911149C1 (de) | 1999-03-12 | 1999-03-12 | Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung |
| DE19911149.9 | 1999-03-12 | ||
| PCT/DE2000/000757 WO2000055905A1 (de) | 1999-03-12 | 2000-03-10 | Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002539643A true JP2002539643A (ja) | 2002-11-19 |
| JP3786837B2 JP3786837B2 (ja) | 2006-06-14 |
Family
ID=7900803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000606050A Expired - Fee Related JP3786837B2 (ja) | 1999-03-12 | 2000-03-10 | ビット導線又は溝コンデンサーを埋設したｄｒａｍ構造及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6800898B2 (ja) |
| EP (1) | EP1166350B1 (ja) |
| JP (1) | JP3786837B2 (ja) |
| KR (1) | KR100438461B1 (ja) |
| DE (2) | DE19911149C1 (ja) |
| TW (1) | TW486814B (ja) |
| WO (1) | WO2000055905A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012059781A (ja) * | 2010-09-06 | 2012-03-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10045694A1 (de) * | 2000-09-15 | 2002-04-04 | Infineon Technologies Ag | Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung |
| US6621112B2 (en) * | 2000-12-06 | 2003-09-16 | Infineon Technologies Ag | DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication |
| DE10111499C1 (de) * | 2001-03-09 | 2002-07-11 | Infineon Technologies Ag | Speicherzelle mit einem Graben und Verfahren zu ihrer Herstellung |
| DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
| DE10208774B4 (de) * | 2002-02-28 | 2005-09-15 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle |
| KR100474737B1 (ko) * | 2002-05-02 | 2005-03-08 | 동부아남반도체 주식회사 | 고집적화가 가능한 디램 셀 구조 및 제조 방법 |
| TW594979B (en) * | 2003-07-03 | 2004-06-21 | Nanya Technology Corp | Memory device with vertical transistors and deep trench capacitors and method of fabricating the same |
| US20050088895A1 (en) * | 2003-07-25 | 2005-04-28 | Infineon Technologies Ag | DRAM cell array having vertical memory cells and methods for fabricating a DRAM cell array and a DRAM |
| US7256441B2 (en) | 2005-04-07 | 2007-08-14 | Infineon Technologies Ag | Partially recessed DRAM cell structure |
| JP2006310651A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
| TWI400757B (zh) | 2005-06-29 | 2013-07-01 | Fairchild Semiconductor | 形成遮蔽閘極場效應電晶體之方法 |
| US7807536B2 (en) * | 2006-02-10 | 2010-10-05 | Fairchild Semiconductor Corporation | Low resistance gate for power MOSFET applications and method of manufacture |
| JP4806103B2 (ja) * | 2009-02-12 | 2011-11-02 | 有限会社アートスクリュー | 締結部材および締結構造 |
| KR101077445B1 (ko) * | 2009-05-28 | 2011-10-26 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
| KR101164955B1 (ko) | 2009-09-30 | 2012-07-12 | 에스케이하이닉스 주식회사 | 단일 측벽 콘택을 갖는 반도체장치 및 제조 방법 |
| KR101145390B1 (ko) * | 2009-11-30 | 2012-05-15 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 |
| JP2011205030A (ja) * | 2010-03-26 | 2011-10-13 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| KR101127228B1 (ko) | 2010-05-14 | 2012-03-29 | 주식회사 하이닉스반도체 | 반도체장치의 수직셀의 접합 형성 방법 |
| KR101129955B1 (ko) * | 2010-06-10 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101212257B1 (ko) * | 2010-07-06 | 2012-12-12 | 에스케이하이닉스 주식회사 | 측벽콘택을 구비한 반도체장치 및 그 제조 방법 |
| KR101062889B1 (ko) | 2010-07-07 | 2011-09-07 | 주식회사 하이닉스반도체 | 측벽접합을 구비한 반도체장치 및 그 제조 방법 |
| KR101172272B1 (ko) * | 2010-12-30 | 2012-08-09 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 제조 방법 |
| KR101168338B1 (ko) | 2011-02-28 | 2012-07-31 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 그 제조방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864375A (en) * | 1986-02-05 | 1989-09-05 | Texas Instruments Incorporated | Dram cell and method |
| JPS63263758A (ja) * | 1987-04-22 | 1988-10-31 | Hitachi Ltd | 半導体メモリ |
| JPH0311735A (ja) * | 1989-06-09 | 1991-01-21 | Sony Corp | 多層配線形成方法 |
| JPH0821689B2 (ja) * | 1990-02-26 | 1996-03-04 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| JPH0449654A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 半導体メモリ |
| TW241392B (ja) * | 1993-04-22 | 1995-02-21 | Ibm | |
| US5497017A (en) * | 1995-01-26 | 1996-03-05 | Micron Technology, Inc. | Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors |
| US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
| US5633200A (en) * | 1996-05-24 | 1997-05-27 | Micron Technology, Inc. | Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer |
| US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
| US6222218B1 (en) * | 1998-09-14 | 2001-04-24 | International Business Machines Corporation | DRAM trench |
| US6348709B1 (en) * | 1999-03-15 | 2002-02-19 | Micron Technology, Inc. | Electrical contact for high dielectric constant capacitors and method for fabricating the same |
-
1999
- 1999-03-12 DE DE19911149A patent/DE19911149C1/de not_active Expired - Fee Related
-
2000
- 2000-03-01 TW TW089103595A patent/TW486814B/zh not_active IP Right Cessation
- 2000-03-10 EP EP00918692A patent/EP1166350B1/de not_active Expired - Lifetime
- 2000-03-10 WO PCT/DE2000/000757 patent/WO2000055905A1/de active IP Right Grant
- 2000-03-10 KR KR10-2001-7011604A patent/KR100438461B1/ko not_active IP Right Cessation
- 2000-03-10 JP JP2000606050A patent/JP3786837B2/ja not_active Expired - Fee Related
- 2000-03-10 DE DE50013949T patent/DE50013949D1/de not_active Expired - Lifetime
-
2001
- 2001-09-12 US US09/951,239 patent/US6800898B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012059781A (ja) * | 2010-09-06 | 2012-03-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19911149C1 (de) | 2000-05-18 |
| KR20010104378A (ko) | 2001-11-24 |
| EP1166350B1 (de) | 2007-01-10 |
| WO2000055905A1 (de) | 2000-09-21 |
| DE50013949D1 (de) | 2007-02-22 |
| US6800898B2 (en) | 2004-10-05 |
| JP3786837B2 (ja) | 2006-06-14 |
| EP1166350A1 (de) | 2002-01-02 |
| KR100438461B1 (ko) | 2004-07-03 |
| TW486814B (en) | 2002-05-11 |
| US20030034512A1 (en) | 2003-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002539643A (ja) | ビット導線又は溝コンデンサーを埋設したｄｒａｍ構造の製造方法 | |
| TWI329351B (en) | Silicided recessed silicon | |
| US7429507B2 (en) | Semiconductor device having both memory and logic circuit and its manufacture | |
| TWI358821B (en) | Transistor, memory cell array and method of manufa | |
| TW546828B (en) | Memory-cell and production method therefor | |
| JP2735193B2 (ja) | 不揮発性半導体装置及びその製造方法 | |
| JPH02237061A (ja) | メモリ・アレイとその製法 | |
| KR100763745B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| US6583463B1 (en) | Semiconductor integrated circuit device with information storage capacitor having ruthenium dioxide lower electrode and crystallized TA2O5 capacitor insulator | |
| US5429980A (en) | Method of forming a stacked capacitor using sidewall spacers and local oxidation | |
| JPH0133945B2 (ja) | ||
| US6372574B1 (en) | Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion | |
| JP3927179B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US9548259B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20060186480A1 (en) | Charge-trapping memory device and method for production | |
| KR20000023205A (ko) | 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법 | |
| JP3665614B2 (ja) | Ｄｒａｍセル装置の製法 | |
| JPS6187358A (ja) | 半導体記憶装置およびその製造方法 | |
| US6285038B1 (en) | Integrated circuitry and DRAM integrated circuitry | |
| US5491104A (en) | Method for fabricating DRAM cells having fin-type stacked storage capacitors | |
| US7157371B2 (en) | Barrier layer and a method for suppressing diffusion processes during the production of semiconductor devices | |
| KR20010042141A (ko) | 메모리 셀 장치 및 그 제조 방법 | |
| US20240172412A1 (en) | Memory Circuitry And Methods Used In Forming Memory Circuitry | |
| US20240172426A1 (en) | Semiconductor device | |
| US20240234484A1 (en) | Semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |