DE19744686A1 - Integrierte Halbleiterschaltungseinrichtung mit einer einstellbaren Hochspannungserfassungsschaltung - Google Patents

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiter­ schaltungseinrichtung und betrifft speziell eine Hochspannungs­ erfassungsschaltung zum Erfassen von hohen positiven und nega­ tiven Spannungseingaben an eine integrierte Halbleiterschal­ tungseinrichtung.

Ein Flash-Speicher ist ein Typ einer nichtflüchtigen Halblei­ terspeichereinrichtung, die in der Lage ist, Daten zu spei­ chern, ohne kontinuierlich mit Strom versorgt zu werden. Eine Aufgabe, die durch Halten einer Ladung in dem schwebenden Gate innerhalb der Speicherzelle, in der der Datenwert gespeichert wird, verwirklicht wird. Ein Datenwert wird durch Laden oder Entladen des geeigneten schwebenden Gates unter Verwendung des Fowler-Nordheim-Tunneleffektes oder heißer Kanalelektronen der­ art gespeichert, daß Werte von 1 und 0 gespeichert werden. Eine Spannung, die höher ist als die Betriebsspannung der Einrich­ tung, wird im allgemeinen zum Laden oder Entladen des schweben­ den Gates benötigt.

Fig. 8 ist ein vereinfachtes Schaltbild einer der Anmelderin bekannten Hochspannungserfassungsschaltung zum Erfassen einer hohen positiven Spannung. Wie in Fig. 8 gezeigt ist, weist die Hochspannungserfassungsschaltung 200 eine Stromspiegelladedif­ ferenzverstärkerschaltung 201, einen n-Kanal-MOSFET (nMOS-Tran­ sistor) 202 zum Steuern der Differenzverstärkerschaltung 201, Widerstände 204 und 205 zur Spannungsteilung der hohen po­ sitiven Spannungseingabe von einem Hochspannungseingabeanschluß 203, einen Inverter 206 und einen Referenzspannungsgenerator 207 auf. Der Hochspannungseingabeanschluß 203 ist durch die Wi­ derstände 204 und 205 auf Masse gelegt.

Man beachte, daß die Referenzspannung Vref, die durch den Refe­ renzspannungsgenerator 207 erzeugt ist und von ihm ausgegeben wird, an einen Eingabeanschluß der Differenzverstärkerschaltung 201 angelegt wird. Der andere Eingabeanschluß ist zwischen den Widerständen 204 und 205 verbunden und wird dadurch mit der von dem Hochspannungsanschluß 203 eingegebenen spannungsgeteilten hohen positiven Spannung Vh (Spannung Vdiv) versorgt.

Die Ausgabe der Differenzverstärkerschaltung 201 wird in den Inverter 206 eingegeben und die Ausgabe des Inverters 206 ist die Ausgabe der Hochspannungserfassungsschaltung 200. Die Hoch­ spannungserfassungsschaltung 200 gibt zu einem Hochspannungsge­ nerator 208 aus, der eine Ladepumpschaltung aufweist und die hohe positive Spannung Vh ausgibt.

Die Ausgabe des Hochspannungsgenerators 208 wird an eine spezi­ elle Schaltung, in den Figuren nicht gezeigt, angelegt und an den Hochspannungseingabeanschluß 203 angelegt. Ein digitales Signal wird an das Gate des nMOS-Transistors 202 angelegt. Wenn der nMOS-Transistor 202 an ist, arbeitet die Differenzverstär­ kerschaltung 201, und wenn der nMOS-Transistor 202 aus ist, stoppt die Differenzverstärkerschaltung 201 den Betrieb.

Mit der so gebildeten Hochspannungserfassungsschaltung 200 be­ trägt die geteilte Spannung Vdiv, die durch die Widerstände 204 und 205 spannungsgeteilt ist,

Vdiv = Vh × Rb/(Ra+Rb),

wobei Ra der Widerstand des Widerstandes 204 und Rb der Wider­ stand des Widerstandes 205 ist.

Die Differenzverstärkerschaltung 201 vergleicht die geteilte Spannung Vdiv und die Referenzspannung Vref. Wenn Vdiv < Vref, gibt die Differenzverstärkerschaltung 201 LOW aus. Der Inverter 206 gibt somit HIGH aus, was den Hochspannungsgenerator 208 da­ zu bringt, die Ladungspumpe zu betreiben und die hohe positive Spannung Vh zu erhöhen. Wenn Vdiv < Vref, gibt die Differenz­ verstärkerschaltung 201 HIGH aus und somit gibt der Inverter 206 LOW aus und der Hochspannungsgenerator 208 stoppt das Trei­ ben der Ladungspumpe. Da Vdiv = Vh × Rb/(Ra+Rb), gibt die Hoch­ spannungserfassungsschaltung 200 LOW aus, wenn Vh × Rb/(Ra+Rb) < Vref, d. h. wenn Vh < Vref × (Ra+Rb)/Rb, und kann daher erfas­ sen, ob die hohe positive Spannung Vh kleiner oder gleich zu Vref × (Ra+Rb)/Rb ist.

Die in Fig. 8 gezeigte Hochspannungserfassungsschaltung 200 teilt jedoch die hohe positive Spannung Vh unter Verwendung der zwei Widerstände 204 und 205 und kann daher nur eine geteilte Spannung Vdiv erfassen. Als Ergebnis kann diese Hochspannungs­ erfassungsschaltung 200 offensichtlich nicht mehrere hohe posi­ tive Spannungswerte erfassen. Diese Schwierigkeit wird durch Ersetzen des einen Widerstandes 204 mit einer Reihenschaltung von n (wobei n eine natürliche Zahl ist) Widerständen R1-Rn und nMOS-Transistoren T1-Tn mit ausreichend kleinen Gates, die parallel mit den entsprechenden Widerständen R1-Rn ge­ schaltet sind, gelöst.

Jeder der nMOS-Transistoren T1-Tn ist mit einer Steuerschal­ tung 211 verbunden. Die Steuerschaltung 211 steuert den Ein-/Aus-Zustand von jedem der nMOS-Transistoren T1-Tn derart, daß der gesamte Widerstand der Reihenschaltung, die die n Wi­ derstände R1-Rn aufweist, gesteuert wird. Es ist daher für die Steuerschaltung 211 möglich, die geteilte Spannung Vdiv zu steuern und dadurch eine Mehrzahl von hohen Spannungswerten zu erfassen.

Eine der Anmelderin bekannte Erfassungsschaltung zum Erfassen von hohen negativen Spannungswerten wird als nächstes mit Bezug zu dem Schaltbild, das in Fig. 10 gezeigt ist, beschrieben.

Die in Fig. 10 gezeigte Hochspannungserfassungsschaltung 220 weist eine Stromspiegelladedifferenzverstärkerschaltung 221, einen Differenzleseverstärker 224, der einen Inverter 223 und einen nMOS-Transistor 222 aufweist, zum Steuern der Differenz­ verstärkerschaltung 221, einen Pegelkonverter 227, der p-Kanal-MOSFETs (pMOS-Transistoren) 225 und 226 aufweist, und nMOS-Tran­ sistoren 228, 229 und M1-Mn auf.

Bei den nMOS-Transistoren 225 und 226 und bei den nMOS-Tran­ sistoren 229 und M1-Mn ist jeweils der Source mit dem Back-Gate-Anschluß derart verbunden, daß der Back-Gate-Effekt, der eine Änderung des Schwellenwertes Vth verhindert, verwendet wird. Der pMOS-Transistor 226 und die nMOS-Transistoren 228, 229 und M1-Mn sind diodengeschaltet.

Die nMOS-Transistoren 228, 229 und M1-Mn sind derart in Reihe geschaltet, daß sie eine Reihenschaltung bilden, die zwischen dem Hochspannungseingabeanschluß 230, an dem die hohe negative Spannung V1 eingegeben wird, und dem Stromversorgungsanschluß 231, an dem die Stromversorgungsspannung Vdd eingegeben wird, geschaltet ist. Die durch den Referenzspannungsgenerator 232 erzeugte Referenzspannung VrefA wird an das Gate des nMOS-Tran­ sistors 228 angelegt. Der nMOS-Transistor 229 ist zwischen dem nMOS-Transistor 228 und dem Stromversorgungsanschluß 231 geschaltet.

Die pMOS-Transistoren 225 und 226, die den Pegelkonverter 227 bilden, sind in Reihe geschaltet. Das Gate des pMOS-Transistors 225, der zwischen dem Stromversorgungsanschluß 231 und der Mas­ se an der Stromversorgungsanschlußseite geschaltet ist, ist zwischen den nMOS-Transistoren 228 und 229 geschaltet.

Ein Eingang in die Differenzverstärkerschaltung 221 des Diffe­ renzleseverstärkers 224 ist zwischen den pMOS-Transistoren 225 und 226 des Pegelkonverters 227 geschaltet und der andere Ein­ gang ist mit der durch den Referenzspannungsgenerator 232 er­ zeugten Referenzspannung VrefB verbunden. Die Differenzverstär­ kerschaltung 221 gibt zu dem Inverter 223 aus, der die Ausgabe der Hochspannungserfassungsschaltung 220 zu dem Hochspannungs­ generator 233 ausgibt. Der Hochspannungsgenerator 233 weist ei­ ne Ladungspumpschaltung derart auf, daß eine hohe negative Spannung V1 erzeugt wird und ausgegeben wird.

Die Ausgabe des Hochspannungsgenerators 233 wird an eine spezi­ elle Schaltung, die in den Figuren nicht gezeigt ist, und an den Hochspannungseingabeanschluß 230 geliefert. Ein digitales Signal wird an das Gate des nMOS-Transistors 222 geliefert. Wenn der nMOS-Transistor 222 ein ist, arbeitet die Differenz­ verstärkerschaltung 221, und wenn der nMOS-Transistor 222 aus ist, stoppt die Differenzverstärkerschaltung 221 den Betrieb.

Die Reihenschaltung, die die diodengeschalteten nMOS-Tran­ sistoren M1-Mn und den nMOS-Transistor 228 aufweist, an dessen Gate die Referenzspannung VrefA eingegeben wird, führt einen Strom entsprechend der Spannungsdifferenz zwischen der Referenzspannung VrefA und der hohen negativen Spannung V1 hin­ durch. Dieser Strom fließt von dem diodengeschalteten nMOS-Tran­ sistor 229, wobei eine Spannung Va zwischen dem Source und dem Drain des nMOS-Transistors 229 erzeugt wird. Alle von den nMOS-Transistoren 228, 229 und M1-Mn weisen Gates derselben Größe auf und die folgende Gleichung [1] trifft zu, wenn alle ein sind.

(VrefA-V1)/(n+1) = Va [1]

Der Pegelkonverter 227 konvertiert die Eingabespannung Va zu einer Spannung Va bezogen auf das Massepotential und die Diffe­ renzverstärkerschaltung 221 vergleicht die durch den Pegelkon­ verter 227 konvertierte Spannung Va mit der Referenzspannung VrefB. Als Ergebnis wird Referenzspannung VrefB mit (VrefA-V1)/(n+1) verglichen, wird V1 mit {VrefA-(n+1) × VrefB} ver­ glichen und können hohe negative Spannungen unter Verwendung eines hohen ganzen Wertes für n erfaßt werden.

Die Schwierigkeit bei der in Fig. 9 gezeigten Erfassungsschal­ tung 210 für hohe positive Spannung liegt darin, daß die Anzahl der Widerstände R1-Rn derart erhöht werden muß, daß die ge­ teilte Spannung Vdiv in feine Inkremente aufgeteilt wird. Dies erhöht die Anzahl der Ausgänge von der Steuerschaltung 211, was die Größer der Schaltung erhöht. Die Chipgröße wächst ebenfalls so wie die Anzahl der Widerstände sich erhöht und beide Fakto­ ren erhöhen die Herstellungskosten.

Mit der Erfassungsschaltung 220 für eine hohe negative Span­ nung, die in Fig. 10 gezeigt ist, bedingt die große Anzahl der Schaltungselemente einen Abfall der Erfassungspräzision während ebenfalls die Kosten und der Stromverbrauch erhöht wird. Dies steht ebenfalls im Widerspruch mit dem andauernden Wunsch, den Stromverbrauch in Halbleitereinrichtungen zu reduzieren.

Es sollte angemerkt werden, daß die Batteriespannungserfas­ sungsschaltung für ein Magnetaufzeichnungs- und Wiedergabege­ rät, die in der ungeprüften offengelegten japanischen Patentan­ meldung JP 5-164792 (1993) beschrieben ist, eine Referenzspan­ nung VREF zusammen mit der erfaßten Spannung einstellt und in einen Komparator eingibt, obwohl sie von der Aufgabe und dem Aufbau von der integrierten Halbleiterschaltungseinrichtung der vorliegenden Erfindung verschieden ist. Eine interne Spannungs­ erzeugungsschaltung, die die Referenzspannung VREF in Schritten ändert, ist ebenfalls in US 5 283 762 beschrieben.

Es ist Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiterschaltungseinrichtung mit einer Hochspannungserfas­ sungsschaltung vorzusehen, die in der Lage ist, die Präzision der Erfassung zu verbessern, die Einrichtungskosten zu reduzie­ ren und den Stromverbrauch zu reduzieren.

Die Aufgabe wird durch die integrierte Halbleiterschaltungsein­ richtung mit einer Hochspannungserfassungsschaltung nach An­ spruch 1, 4, 9 oder 12 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Bei einer integrierten Halbleiterschaltungseinrichtung mit ei­ ner Hochspannungserfassungsschaltung zum Erfassen von Hochspan­ nungspegeln konvertiert ein Hochspannungsherunterkonvertiermit­ tel eine eingegebene Hochspannung und gibt die herunterkonver­ tierte Spannung aus. Ein Referenzspannungserzeugungsmittel er­ zeugt und gibt mehrere Referenzspannungen aus und ein Referenz­ spannungsauswahlmittel wählt eine der mehreren Referenzspannun­ gen, die von dem Referenzspannungserzeugungsmittel geliefert sind, aus und gibt die ausgewählte Referenzspannung aus. Ein Hochspannungserfassungsmittel vergleicht die von dem Hochspan­ nungsherunterkonvertiermittel aus gegebene Spannung und die von dem Referenzspannungsauswahlmittel ausgegebene Referenzspannung derart, daß eine Hochspannung erfaßt wird. Eine Steuereinheit steuert den Spannungsabfall der Hochspannung durch das Hoch­ spannungsherunterkonvertiermittel und steuert die durch das Re­ ferenzspannungsauswahlmittel ausgewählte Referenzspannung der­ art, daß die durch das Hochspannungserfassungsmittel erfaßte Hochspannung eingestellt wird.

Das Hochspannungsherunterkonvertiermittel weist in diesem Fall bevorzugt eine Spannungsherunterkonvertierschaltung zum Herun­ terkonvertieren einer Hochspannung mittels zumindest einem di­ odengeschalteten MOSFET, der in Reihe geschaltet ist, einer Stromversorgung, die in Reihe mit der Spannungsherunterkonver­ tierschaltung geschaltet ist, und einem Schaltmittel zum Kurz­ schließen des Drain und des Source von jedem MOSFET der Span­ nungsherunterkonvertierschaltung durch einen Schaltbetrieb auf. Die Steuereinheit kontrolliert somit die von dem Hochspannungs­ herunterkonvertiermittel aus gegebene Spannung durch Steuern des Betriebes der Schalteinrichtung derart, daß der Spannungsabfall der Spannungsherunterkonvertierschaltung geändert wird.

Alternativ weist das Hochspannungsherunterkonvertiermittel be­ vorzugt eine Spannungsherunterkonvertierschaltung zum Herunter­ konvertieren einer Hochspannung mittels mehrerer Widerstände, die in Reihe geschaltet sind, einer Stromversorgung, die in Reihe mit der Spannungsherunterkonvertierschaltung geschaltet ist, und eines Schaltmittels, das parallel zu den Widerständen geschaltet ist, die die Spannungsherunterkonvertierschaltung bilden, zum Kurzschließen der Widerstände durch einen Schaltbe­ trieb, auf. Die Steuereinheit kontrolliert somit die von dem Hochspannungsherunterkonvertiermittel aus gegebene Spannung durch Steuern des Betriebes der Schaltmittel derart, daß der Spannungsabfall der Spannungsherunterkonvertierschaltung geän­ dert wird.

Bei einer integrierten Halbleiterschaltungseinrichtung mit ei­ ner Hochspannungserfassungsschaltung zum Erfassen von Hochspan­ nungspegeln entsprechend einer weiteren Ausführungsform konver­ tiert ein Hochspannungsherunterkonvertiermittel eine eingegebe­ ne Hochspannung und gibt die herunterkonvertierte Spannung aus. Ein Referenzspannungserzeugungsmittel erzeugt eine Referenz­ spannung und gibt sie aus und ein Hochspannungserfassungsmittel vergleicht die von dem Hochspannungsherunterkonvertiermittel aus gegebene Spannung und die von dem Referenzspannungserzeu­ gungsmittel ausgegebene Referenzspannung derart, daß eine Hoch­ spannung erfaßt wird. Die Steuereinheit steuert somit den Span­ nungsabfall der Hochspannung durch das Hochspannungsherunter­ konvertiermittel derart, daß die durch das Hochspannungserfas­ sungsmittel erfaßt Hochspannung eingestellt wird. Das Hochspan­ nungsherunterkonvertiermittel in dieser Ausführungsform weist bevorzugt ein Spannungsherunterkonvertiermittel zum Herunter­ konvertieren der Spannung in spezifischen ganzzahligen Vielfa­ chen einer vorbestimmten Spannung, ein Einstellmittel zum Her­ unterkonvertieren der Spannung in kleineren Schritten als ein ganzzahliges Vielfaches der vorbestimmten Spannung und eine Stromversorgung zum Liefern von Strom zu dem Spannungsherunter­ konvertiermittel und dem Einstellmittel auf. Die Steuereinheit steuert somit speziell den Spannungsabfall durch das Spannungs­ herunterkonvertiermittel und das Einstellmittel derart, daß die von dem Hochspannungsherunterkonvertiermittel aus gegebene Span­ nung gesteuert wird und damit die durch das Hochspannungserfas­ sungsmittel erfaßte Hochspannung eingestellt wird.

Das Spannungsherunterkonvertiermittel in dieser Ausführungsform weist bevorzugt eine Spannungsherunterkonvertierschaltung mit zumindest einem diodengeschalteten MOSFET, der in Reihe ge­ schaltet ist, und einer ersten Schaltschaltung, die Schaltele­ mente zum Kurzschließen des Drains und des Source von jedem MOSFET der Spannungsherunterkonvertierschaltung durch einen Schaltbetrieb aufweist, auf. Die Steuereinheit stellt somit den durch das Hochspannungserfassungsmittel erfaßten Hochspannungs­ wert durch Steuern des Betriebes von jedem Schaltelement in der ersten Schaltschaltung derart, daß der Spannungsabfall der Hochspannung durch das Hochspannungsherunterkonvertiermittel gesteuert wird und dadurch die von dem Hochspannungsherunter­ konvertiermittel ausgegebene Spannung gesteuert wird, ein.

Weiter weist das Einstellmittel bevorzugt eine Feineinstell­ schaltung, die in Reihe mit der Spannungsherunterkonvertier­ schaltung verbunden ist, und eine zweite Schaltschaltung auf. Die Feineinstellschaltung weist zumindest einen in Reihe ge­ schalteten MOSFET, wobei eine aus einem Widerstand gebildete Spannungsteilungsschaltung zwischen dem Source und dem Drain von jedem MOSFET geschaltet ist und die durch die Spannungstei­ lungsschaltung geteilte Spannung an das Gate des MOSFET gegeben wird, auf. Die zweite Schaltschaltung weist für jeden MOSFET in der Feineinstellschaltung ein Schaltelement auf, das derart ge­ schaltet ist, daß es den Drain und den Source des entsprechen­ den MOSFET kurzschließt. Die Steuereinheit stellt somit den durch das Hochspannungsherunterkonvertiermittel erfaßten Hoch­ spannungswert durch Steuern des Betriebes von jedem Schaltele­ ment in der zweiten Schaltschaltung derart, daß der Spannungs­ abfall der Hochspannung durch das Hochspannungsherunterkonver­ tiermittel in kleinen Schritten eingestellt wird und dadurch die von dem Hochspannungsherunterkonvertiermittel ausgegebene Spannung in kleinen Schritten gesteuert wird, ein.

Alternativ ist das Einstellmittel eine Feineinstellschaltung, die in Reihe mit der Spannungsherunterkonvertierschaltung ge­ schaltet ist. Diese Feineinstellschaltung weist eine Reihen­ schaltung und zumindest eine ähnliche parallel geschaltete Rei­ henschaltung auf. Jede dieser Reihenschaltungen weist einen MOSFET, der eine aus einem Widerstand gebildete Spannungstei­ lungsschaltung aufweist, die zwischen dem Source und dem Drain geschaltet ist, wobei die durch die Spannungsteilungsschaltung geteilte Spannung an das MOSFET-Gate angelegt wird, und einen Schalt-MOSFET, der in Reihe mit dem MOSFET geschaltet ist, auf. Die Steuereinheit stellt in diesem Fall den durch das Hochspan­ nungsherunterkonvertiermittel erfaßten Hochspannungswert durch Steuern des Schaltbetriebes von jedem Schalt-MOSFET derart, daß der Spannungsabfall der Hochspannung durch das Hochspannungs­ herunterkonvertiermittel in kleinen Schritten eingestellt wird und dadurch die von dem Hochspannungsherunterkonvertiermittel ausgegebene Spannung in kleinen Schritten gesteuert wird, ein.

Alternativ ist das Einstellmittel noch weiter eine Feinein­ stellschaltung, die in Reihe mit der Spannungsherunterkonver­ tierschaltung geschaltet ist, bei der die Feineinstellschaltung einen MOSFET mit zumindest einer Reihenschaltung, die einen Wi­ derstand und einen Schalt-MOSFET aufweist und die zwischen dem Gate und dem Drain und dem Gate und Source des MOSFET geschal­ tet sind, aufweist. Die Steuereinheit stellt den durch das Hochspannungserfassungsmittel erfaßten Hochspannungswert durch Steuern des Schaltbetriebes von jedem Schalt-MOSFET derart, daß der Spannungsabfall der Hochspannung durch das Hochspannungs­ herunterkonvertiermittel in kleinen Schritten eingestellt wird und dadurch die von dem Hochspannungsherunterkonvertiermittel ausgegebene Spannung in kleinen Schritten gesteuert wird, ein.

Bei einer integrierten Halbleiterschaltungeinrichtung mit einer Hochspannungserfassungsschaltung zum Erfassen von hohen Span­ nungspegeln entsprechend einer weiteren Ausführungsform erzeugt ein Referenzspannungserzeugungsmittel eine erste Referenzspan­ nung eine zweite Referenzspannung und gibt sie aus. Ein Stromumwandlungsmittel wandelt die Spannungsdifferenz zwischen der ersten Referenzspannung und der Hochspannung in einen Stromwert um und ein Konstantstromgenerator erzeugt einen Kon­ stantstrom entsprechend der zweiten Referenzspannung und gibt ihn aus. Ein Spannungsumwandlungsmittel wandelt die Stromdiffe­ renz zwischen dem durch das Stromumwandlungsmittel umgewandel­ ten Strom und dem von dem Konstantstromgenerator ausgegebenen Konstantstrom in eine Spannung um und ein Hochspannungserfas­ sungsmittel erfaßt den Hochspannungswert der durch das Span­ nungsumwandlungsmittel umgewandelten Spannung.

Das Spannungsumwandlungsmittel in dieser Ausführungsform ist bevorzugt eine Stromspiegelschaltung, die den durch das Stromumwandlungsmittel umgewandelten Strom an den Ausgang des Konstantstromgenerators anlegt. Das Hochspannungserfassungsmit­ tel erfaßt dann den Hochspannungswert der Spannung an dem Aus­ gang des Konstantstromgenerators.

In diesem Fall weist das Stromumwandlungsmittel bevorzugt eine Spannungspegelumwandlungsschaltung aus zumindest einem dioden­ geschalteten MOSFET, der in Reihe geschaltet ist, und einen MOSFET, der mit dem Eingang der Spannungspegelumwandlungsschal­ tung verbunden ist, an dessen Gate die erste Referenzspannung eingegeben wird und der als der Eingang des Stromumwandlungs­ mittels dient, auf. An den Ausgang der Spannungspegelumwand­ lungsschaltung wird eine hohe negative Spannung angelegt.

Bei einer integrierten Halbleiterschaltungseinrichtung mit ei­ ner Hochspannungserfassungsschaltung zum Erfassen von hohen Spannungspegeln entsprechend einer weiteren Ausführungsform ist ein erstes Spannungsherunterkonvertiermittel aus zumindest ei­ nem diodengeschalteten MOSFET in Reihe geschaltet und weist ei­ nen auf Masse gelegten Ausgang auf. Ein zweites Spannungsherun­ terkonvertiermittel aus zumindest einem diodengeschalteten MOSFET ist ebenfalls in Reihe geschaltet und weist eine an den Eingang angelegte hohe negative Spannung auf. Ein Referenzspan­ nungserzeugungsmittel erzeugt eine spezielle Referenzspannung und gibt sie aus. Ein Konstantstromgenerator erzeugt einen Kon­ stantstrom, wodurch der Eingang des ersten Spannungsherunter­ konvertiermittels eine spezielle Referenzspannung aufweist und gibt den konstanten Strom an das erste und zweite Spannungsher­ unterkonvertiermittel aus. Ein Hochspannungserfassungsmittel vergleicht dann die Eingabespannung zu dem ersten Spannungsher­ unterkonvertiermittel mit der Eingabespannung zu dem zweiten Spannungsherunterkonvertiermittel derart, daß der Hochspan­ nungswert erfaßt wird.

Weitere Merkmale und Vorteile der Erfindung ergeben sich auf­ grund der Beschreibung von Ausführungsformen anhand der Figu­ ren. Von den Figuren zeigen:

Fig. 1 ein grundlegendes Schaltungsdiagramm einer Hochspannungserfassungsschaltung für eine in­ tegrierte Halbleiterschaltungseinrichtung entsprechend der ersten Ausführungsform;

Fig. 2 ein grundlegendes Schaltungsdiagramm einer Hochspannungserfassungsschaltung für eine in­ tegrierte Halbleiterschaltungseinrichtung entsprechend der zweiten Ausführungsform;

Fig. 3 ein grundlegendes Schaltungsdiagramm einer Hochspannungserfassungsschaltung für eine in­ tegrierte Halbleiterschaltungseinrichtung entsprechend einem alternativen Beispiel der zweiten Ausführungsform;

Fig. 4 ein grundlegendes Schaltungsdiagramm einer Hochspannungserfassungsschaltung für eine in­ tegrierte Halbleiterschaltungseinrichtung entsprechend einem weiteren alternativen Bei­ spiel der zweiten Ausführungsform;

Fig. 5 ein Diagramm eines MOSFET des Verarmungstyps;

Fig. 6 ein grundlegendes Schaltungsdiagramm einer Hochspannungserfassungsschaltung für eine in­ tegrierte Halbleiterschaltungseinrichtung entsprechend der dritten Ausführungsform;

Fig. 7 ein grundlegendes Schaltungsdiagramm einer Hochspannungserfassungsschaltung für eine in­ tegrierte Halbleiterschaltungseinrichtung entsprechend der vierten Ausführungsform;

Fig. 8 ein grundlegendes Schaltungsdiagramm einer der Anmelderin bekannten Hochspannungserfas­ sungsschaltung zum Erfassen von hohen positi­ ven Spannungen;

Fig. 9 ein grundlegendes Schaltungsdiagramm einer anderen der Anmelderin bekannten Hochspan­ nungserfassungsschaltung zum Erfassen von ho­ hen positiven Spannungen und

Fig. 10 ein grundlegendes Schaltungsdiagramm einer der Anmelderin bekannten Hochspannungserfas­ sungsschaltung zum Erfassen von hohen negati­ ven Spannungen.

Erste Ausführungsform

Fig. 1 ist ein grundlegendes Schaltbild einer Hochspannungser­ fassungsschaltung 1 für eine integrierte Halbleiterschaltungs­ einrichtung entsprechend der ersten Ausführungsform. Es wird angemerkt, daß eine Hochspannungserfassungsschaltung zum Erfas­ sen hoher positiver Spannungen in Fig. 1 nur als Beispiel ge­ zeigt ist.

Wie in Fig. 1 gezeigt ist, weist die Hochspannungserfassungs­ schaltung 1 einen Stromspiegelladedifferenzverstärker 2, einen n-Kanal-MOSFET (nMOS-Transistor) 3 zum Steuern des Differenz­ verstärkers 2 und einen Inverter 4 zum Invertieren des Pegels des Ausgabesignales von dem Differenzverstärker 2, eine Hoch­ spannungstransformierschaltung 6, einen Referenzspannungsgene­ rator 7, einen Referenzspannungswähler 8 und eine Steuerschal­ tung 9 auf.

Die Hochspannungstransformier- bzw. Hochspannungsherunterkon­ vertierschaltung 6 transformiert die hohe positive Spannungs­ eingabe von dem Hochspannungseingabeanschluß 5 derart, daß eine heruntertransformierte bzw. herunterkonvertierte Spannung Vd ausgegeben wird. Der Referenzspannungsgenerator 7 erzeugt meh­ rere Referenzspannungen, die in dieser Ausführungsform als Vr1-Vr4 gezeigt sind, und gibt diese an den Referenzspannungswähler 8 aus. Der Referenzspannungswähler 8 wird durch die Steuer­ schaltung 9 derart gesteuert, daß eine der Referenzspannungen Vr1-Vr4 ausgewählt wird und an den Differenzverstärker 2 aus­ gegeben wird.

Zusätzlich zum Steuern des Referenzspannungswählers 8 steuert die Steuerschaltung 9 die Hochspannungstransformierschaltung 6 derart, daß der Pegel der heruntertransformierten Spannung Vd, die von der Hochspannungstransformierschaltung 6 an den Diffe­ renzverstärker 2 ausgegeben ist, gesteuert wird.

Der Differenzverstärker 2 weist p-Kanal-MOSFETs (pMOS-Tran­ sistor) 11 und 12 und nMOS-Transistoren 13 und 14 auf. Die pMOS-Transistoren 11 und 12 bilden einen Stromspiegel, wobei die Source von beiden pMOS-Transistoren 11 und 12 mit dem Stromversorgungsanschluß 15, an den die Stromversorgungsspan­ nung Vdd angelegt wird, verbunden sind. Das Gate des pMOS-Tran­ sistors 11 ist mit dem Gate des pMOS-Transistors 12 verbun­ den und die Leitung zwischen diesen Gates ist mit dem Drain des pMOS-Transistors 11 verbunden.

Der Drain des pMOS-Transistors 11 ist mit dem Drain des nMOS-Tran­ sistors 13 verbunden. Der Drain des pMOS-Transistors 12 ist mit dem Drain des nMOS-Transistors 14 verbunden und die Leitung dazwischen wird für die Ausgabe des Differenzverstärkers 2 ab­ gegriffen, die zu dem Eingang des Inverters 4 geliefert wird. Die Ausgabe des Inverters 4 ist die Ausgabe der Hochspannungs­ erfassungsschaltung 1 und wird an den Eingang des Hochspan­ nungsgenerators 16 angelegt.

Der Hochspannungsgenerator 16 weist eine Ladungspumpe auf und gibt die hohe positive Spannung Vh aus. Der Hochspannungsgene­ rator 16 gibt dies zu einer speziellen Schaltung, die in den Figuren nicht gezeigt ist, und zu dem Hochspannungseingabean­ schluß 5 der Hochspannungserfassungsschaltung 1 aus.

Der Source des nMOS-Transistors 13 ist mit dem Source des nMOS-Tran­ sistors 14 verbunden und die Leitung dazwischen ist dem Drain des nMOS-Transistors 3 verbunden. Der Source des nMOS-Tran­ sistors 3 ist auf Masse gelegt. Ein digitales Signal wird an das Gate des nMOS-Transistors 3 derart angelegt, daß der nMOS-Transistor 3 eingeschaltet oder ausgeschaltet wird. Wenn der nMOS-Transistor 3 ein ist, arbeitet der Differenzverstärker 2. Wenn der nMOS-Transistor 3 aus ist, stoppt der Differenzver­ stärker 2 den Betrieb.

Die heruntertransformierte Spannung Vd, die von der Hochspan­ nungstransformierschaltung 6 ausgegeben wird, wird an das Gate des nMOS-Transistors 3 angelegt. Die durch den Referenzspan­ nungswähler 8 ausgewählte Referenzspannung wird an das Gate des nMOS-Transistors 14 angelegt. Wie oben beschrieben wurde, ist der Referenzspannungswähler 8 mit dem Referenzspannungsgenera­ tor 7, von dem die Referenzspannungen Vr1-Vr4 eingegeben wer­ den, verbunden und ist weiter mit der Steuerschaltung 9 verbun­ den.

Die Hochspannungsherunterkonvertierschaltung 6 weist n dioden­ geschaltete nMOS-Transistoren Ma1-Man und einen nMOS-Tran­ sistor Mb auf. Die nMOS-Transistoren Ma1-Man sind in Rei­ he geschaltet, wobei der Drain des nMOS-Transistors Ma1 mit dem Hochspannungseingabeanschluß 5 verbunden ist. Der Source des nMOS-Transistors Man ist mit dem Drain des nMOS-Transistors Mb verbunden und die Leitung dazwischen ist mit dem Gate des nMOS-Tran­ sistors 13 in dem Differenzverstärker 2 verbunden. Der Source des nMOS-Transistors Mb ist auf Masse gelegt und eine spezielle Spannung Vcs wird an das Gate des nMOS-Transistors Mb eingegeben.

Zu den nMOS-Transistoren Ma1-Man sind entsprechend nMOS-Tran­ sistoren Ta1-Tan parallel geschaltet. Die Gates der nMOS-Tran­ sistoren Ta1-Tan sind derart ausreichend kurz oder breit, daß der Ein-Widerstand ausreichend gering ist, und das Gate von jedem nMOS-Transistor Ta1-Tan ist mit der Steuerschaltung 9 verbunden. Der Source und der Back-Gate-Anschluß von jedem nMOS-Transistor Ma1-Man sind derart verbunden, daß eine Va­ riation der entsprechenden Schwellenwerte Vth mittels des Back- Gate-Effektes verhindert wird. Die Gategröße ist dieselbe in allen nMOS-Transistoren Ma1-Man und Mb und die nMOS-Tran­ sistoren arbeiten in dem Sättigungsbereich.

Es sollte angemerkt werden, daß der Differenzverstärker 2, der nMOS-Transistor 3 und der Inverter 4 als die Hochspannungser­ fassungseinrichtung der Ansprüche arbeiten, daß die Hochspan­ nungsherunterkonvertierschaltung 6 als die Hochspannungsherun­ terkonvertiereinrichtung arbeitet, daß der Referenzspannungsge­ nerator 7 als die Referenzspannungserzeugungseinrichtung arbei­ tet, daß der Referenzspannungswähler 8 als die Referenzspan­ nungswahleinrichtung arbeitet und daß die Steuerschaltung 9 als die Steuereinheit arbeitet.

Der nMOS-Transistor Mb arbeitet so als Stromquelle. Wenn die Steuerschaltung 9 alle der nMOS-Transistoren Ta1-Tan aus­ schaltet und die spezielle Spannung Vcs an das Gate des nMOS-Tran­ sistors Mb eingegeben wird, fließt der Strom zu der Reihen­ schaltung, die die nMOS-Transistoren Ma1-Man aufweist, und die Spannung Vcs fällt zwischen dem Source und dem Drain von jedem nMOS-Transistor Ma1-Man ab. Der resultierende Span­ nungsabfall Vd von der Hochspannungsherunterkonvertierschaltung 6 kann somit durch die folgende Gleichung [2] ausgedrückt wer­ den.

Vd = Vh - n.Vcs [2]

Wenn die Steuerschaltung 9 K der nMOS-Transistoren Ta1-Tan ausschaltet, wird die positive Hochspannung Vh, die durch die Hochspannungserfassungsschaltung 1 erfaßt wird, durch die Glei­ chung [3] ausgedrückt

Vh = Vref + K.Vcs [3]

wobei K eine ganze Zahl von 0 bis n ist.

Durch Steuern des Referenzspannungswählers 8 wählt die Steuer­ schaltung 9 eine der mehreren Referenzspannungen Vr1-Vrn, die durch den Referenzspannungsgenerator 7 erzeugt sind, aus und gibt die ausgewählte Referenzspannung als die Referenzspannung Vref des Differenzverstärkers 2 aus. Das Einschalten des nMOS-Tran­ sistors 3 bringt den Differenzverstärker 2 zum Arbeiten und die herunterkonvertierte Spannung Vd, die von der Hochspan­ nungsherunterkonvertierschaltung 6 geliefert wird, und die Re­ ferenzspannung Vref, die von dem Referenzspannungswähler 8 ge­ liefert wird, differentiell zu verstärken.

Wenn zum Beispiel die herunterkonvertierte Spannung Vd niedri­ ger ist als die Referenzspannung Vref, ist die Eingabe in den Inverter 4 LOW und ein HIGH-Signal wird somit zu dem Hochspan­ nungsgenerator 16 ausgegeben. Die Ladungspumpe des Hochspan­ nungsgenerator 16 konvertiert somit die hohe positive Spannung Vh herauf. Wenn die herunterkonvertierte Spannung Vd dann grö­ ßer ist als die Referenzspannung Vref, ist die Eingabe in den Inverter 4 HIGH und ein LOW-Signal wird zu dem Hochspannungsge­ nerator 16 ausgegeben. Der Hochspannungsgenerator 16 stoppt so­ mit die Ladungspumpe und die hohe positive Spannung Vh wird nicht heraufkonvertiert.

Die Steuerschaltung 9 ändert somit die herunterkonvertierte Spannung Vd durch Ändern der Anzahl K der nMOS-Transistoren Ta1-Tan, die an sind. Durch Steuern des Referenzspannungswählers 8 derart, daß die Referenzspannung Vref, die in den Differenz­ verstärker 2 eingegeben wird, geändert wird, ist ebenfalls mög­ lich, die durch die Hochspannungserfassungsschaltung 1 erfaßte hohe positive Spannung Vh in kleinen Inkrementen zu steuern.

Eine integrierte Halbleiterschaltungseinrichtung mit einer Hochspannungserfassungsschaltung entsprechend der ersten Aus­ führungsform kann somit die erfaßbare hohe positive Spannung Vh durch Ändern der herunterkonvertierten Spannung Vd, die von der Herunterkonvertierschaltung 6 in den Differenzverstärker 2 ein­ gegeben wird, und durch Ändern der Referenzspannung Vref, die in den Differenzverstärker 2 eingegeben wird, in feinen Inkre­ menten einstellen.

Es ist ebenfalls möglich, die Größe des integrierten Halblei­ terschaltungseinrichtungschip zu reduzieren, da die Hochspan­ nungsherunterkonvertierschaltung 6 unter Verwendung von nMOS-Tran­ sistoren und keinen Widerständen erreicht wird. Dies redu­ ziert ebenfalls die Einrichtungskosten und den Stromverbrauch.

Für den Durchschnittsfachmann ist es ebenfalls naheliegend, daß diodengeschaltete pMOS-Transistoren anstatt der diodengeschal­ teten nMOS-Transistoren der Hochspannungsherunterkonvertier­ schaltung 6 in der obigen Ausführungsform verwendet werden kön­ nen, während derselbe Effekt erreicht wird.

Es ist ebenfalls möglich, Widerstände anstatt der nMOS-Tran­ sistoren Ma1-Man, die in der obigen Hochspannungsherun­ terkonvertierschaltung 6 verwendet sind, zu verwenden. Die An­ zahl der Widerstände, die in diesem Fall verwendet werden, ist geringer als die, die in einer der Anmelderin bekannten Hoch­ spannungsherunterkonvertierschaltung benötigt werden, und die Anzahl der Verdrahtungsleitungen kann reduziert werden.

Zweite Ausführungsform

Fig. 2 ist ein Grundschaltbild einer Hochspannungserfassungs­ schaltung 25 für eine integrierte Halbleiterschaltungseinrich­ tung entsprechend der zweiten Ausführungsform. Es wird ange­ merkt, daß die Hochspannungserfassungsschaltung zum Erfassen hoher positiver Spannungen in Fig. 2 nur als Beispiel gezeigt ist. Es wird weiter angemerkt, daß ähnliche Teile durch diesel­ ben Bezugszeichen in Fig. 1 und Fig. 2 bezeichnet sind und daß die weitere Beschreibung davon im folgenden ausgelassen wird. Im folgenden wird nur der Unterschied zu der in Fig. 1 gezeig­ ten Ausführungsform beschrieben.

Die in Fig. 2 gezeigte zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform in Fig. 1 darin, daß der Referenzspannungswähler 8 beseitigt ist und daß eine Einstell­ schaltung 21 zum Einstellen der herunterkonvertierten Spannung Vd in kleinen Schritten anstatt der Hochspannungsherunterkon­ vertierschaltung 6 vorgesehen ist. Zusätzlich erzeugt der Refe­ renzspannungsgenerator 7 eine einzelne bekannte Referenzspan­ nung und gibt sie aus. Die Hochspannungsherunterkonvertier­ schaltung 6 in Fig. 1 wird daher im folgenden als Hochspan­ nungsherunterkonvertierschaltung 22 bezeichnet und der Refe­ renzspannungsgenerator 7 wird als Referenzspannungsgenerator 23 bezeichnet. Die Steuerschaltung in dieser Ausführungsform steu­ ert weiterhin die Einstellschaltung 21 und wird daher als Steu­ erschaltung 24 bezeichnet. Die Hochspannungserfassungsschaltung 1 von Fig. 1 wird daher ähnlich als Hochspannungserfassungs­ schaltung 25 bezeichnet.

Die in Fig. 2 gezeigte Hochspannungserfassungsschaltung 25 weist somit einen Differenzverstärker 2, einen nMOS-Transistor 3 zum Steuern des Differenzverstärkers 2 und einen Inverter 4 zum Invertieren des Pegels des Ausgabesignales von dem Diffe­ renzverstärker 2, eine Hochspannungsherunterkonvertierschaltung 22, einen Referenzspannungsgenerator 23 und eine Steuerschal­ tung 24 auf.

Die Hochspannungsherunterkonvertierschaltung 22 konvertiert die hohe positive Spannung, die von dem Hochspannungseingabean­ schluß 5 eingegeben ist, derart herunter, daß eine herunterkon­ vertierte Spannung Vd ausgegeben wird. Der Referenzspannungsge­ nerator 23 erzeugt eine bekannte Referenzspannung Vref und gibt diese an den Differenzverstärker 2 aus. Die Steuerschaltung 24 steuert Hochspannungsherunterkonvertierschaltung 22 derart, daß der Pegel der herunterkonvertierten Spannung Vd, die von der Hochspannungsherunterkonvertierschaltung 22 an den Differenz­ verstärker 2 ausgegeben wird, reguliert wird.

Die Hochspannungsherunterkonvertierschaltung 22 weist n nMOS-Tran­ sistoren Ma1-Man, einen nMOS-Transistor Mb und die Ein­ stellschaltung 21 auf.

Die Einstellschaltung 21 weist nMOS-Transistoren Md1-Md4 und Td1-Td4, Widerstände Rd1-Rd3 und drei Widerstände Rd4 auf.

Der Source des diodengeschalteten nMOS-Transistors Md1 ist mit dem Drain des nMOS-Transistors Mb verbunden und die Leitung da­ zwischen ist dem Gate des nMOS-Transistors 13 des Differenzver­ stärkers 2 verbunden.

Der Drain des nMOS-Transistors Md1 ist mit dem Source des nMOS-Tran­ sistors Md2 verbunden, der Drain des nMOS-Transistors Md2 ist mit dem Source des nMOS-Transistors Md3 verbunden und der Drain des nMOS-Transistors Md3 ist mit dem Source des nMOS-Tran­ sistors Md4 verbunden. Der Drain des nMOS-Transistors Md4 ist mit dem Source des nMOS-Transistors Man verbunden.

Ähnlich zu den nMOS-Transistoren Ta1-Tan sind entsprechende nMOS-Transistoren Td1-Td4 parallel mit den nMOS-Transistoren Md1-Md4 verbunden. Die Gates der nMOS-Transistoren Td1-Td4 sind derart ausreichend kurz oder weit, daß der Ein-Widerstand ausreichend gering ist, und das Gate von jedem nMOS-Transistor Td1-Td4 ist mit der Steuerschaltung 24 verbunden. Der Source und der Back-Gate-Anschluß von jedem nMOS-Transistor Ma1-Man und Md1-Md4 sind derart verbunden, daß eine Variation des entsprechenden Schwellenwertes Vth mittels des Back-Gate- Effektes verhindert wird. Die Gategröße ist ebenfalls in allen nMOS-Transistoren Md1-Md4, Ma1-Man und Mb dieselbe und die nMOS-Transistoren arbeiten in dem Sättigungsbereich.

Der Widerstand Rd4 ist zwischen dem Gate und dem Source des nMOS-Transistors Md2 geschaltet und der Widerstand Rd1 ist zwi­ schen dem Gate und dem Drain geschaltet. Der Widerstand Rd4 ist zwischen Gate und dem Source des nMOS-Transistors Md3 geschal­ tet und der Widerstand Rd2 ist zwischen dem Gate und dem Drain geschaltet. Der Widerstand Rd4 ist ähnlich zwischen dem Gate und dem Source des nMOS-Transistors Md4 geschaltet und der Wi­ derstand Rd ist zwischen dem Gate und dem Drain geschaltet.

Es wird angemerkt, daß, wenn der Widerstand des Widerstandes Rd1 r beträgt, der Widerstand des Widerstandes Rd2 2r beträgt, der Widerstand des Widerstandes Rd3 3r beträgt und der Wider­ stand des Widerstandes Rd4 4r beträgt.

Es wird weiter angemerkt, daß die Einstellschaltung 21 die Ein­ stelleinrichtung der Ansprüche ist, daß die Hochspannungsherun­ terkonvertierschaltung 22 als die Hochspannungsherunterkonver­ tiereinrichtung arbeitet, der Referenzspannungsgenerator 23 als die Referenzspannungserzeugungseinrichtung arbeitet und die nMOS-Transistoren Ma1-Man und die nMOS-Transistoren Tal-Tan als die Spannungsherunterkonvertiereinrichtung arbeiten.

Wenn die Steuerschaltung 24 alle der nMOS-Transistoren Ta1-Tan einschaltet, die nMOS-Transistoren Td1-Td3 einschaltet und nur den nMOS-Transistor Td4 ausschaltet und die bekannte Spannung Vcs an das Gate des nMOS-Transistors Mb angelegt wird, fließt der Strom zu der Reihenschaltung der nMOS-Transistoren Ma1-Man und zu der Reihenschaltung der nMOS-Transistoren Md4, Td3, Td2 und Td1. Als Ergebnis fällt die Spannung Vcs zwischen dem Source und dem Drain von jedem nMOS-Transistor Ma1-Man und zwischen dem Gate und dem Source des nMOS-Transistors Md4 ab. Der endgültige Spannungsabfall Vd4 zwischen dem Gate und dem Source des nMOS-Transistors Md4, d. h. der Spannungsabfall der Einstellschaltung 21, kann somit durch die folgende Glei­ chung [4] dargestellt werden.

Vd4 = (7/4).Vcs = 1,75 Vcs [4]

Wenn die nMOS-Transistoren Td1, Td2 und Td4 ein sind und Td3 aus ist, wird ähnlich der Spannungsabfall der Einstellschaltung 21 1,5.Vcs betragen. Wenn die nMOS-Transistoren Td1, Td3 und Td4 ein sind und Td2 aus ist, wird der Spannungsabfall der Ein­ stellschaltung 21 1,25 Vcs betragen. Wenn die nMOS-Tran­ sistoren Transistoren Td2, Td3 und Td4 ein sind und Td1 aus ist, wird der Spannungsabfall der Einstellschaltung 21 Vcs be­ tragen.

Es wird angemerkt, daß die Werte der Widerstände Rd1-Rd4 so eingestellt sind, daß der Strom, der zu den Widerständen Rd1-Rd4 fließt, ausreichend geringer ist als der Strom, der zu der Hochspannungsherunterkonvertierschaltung 22 fließt, wenn der nMOS-Transistor Mb, der als die Stromquelle dient, ein ist.

Die oben beschriebene Einstellschaltung 21 kann somit einen Spannungsabfall von 1,75mal dem Spannungsabfall, der durch die nMOS-Transistoren Ma1-Man bedingt bzw. durchgeführt ist, nur durch Ausschalten des nMOS-Transistors Md4 erzielt werden, kann ein Spannungsabfall von 1,5mal nur durch Ausschalten des nMOS-Tran­ sistors Md3 erzielt werden, kann ein Spannungsabfall von 1,25mal nur durch Ausschalten des nMOS-Transistors Md2 erzielt werden und läßt den Spannungsabfall der nMOS-Transistoren Ma1-Man nur durch Ausschalten des nMOS-Transistors Md1 durch. Die Steuerschaltung 24 ändert somit die herunterkonvertierte Span­ nung Vd und stellt somit die durch Hochspannungserfassungs­ schaltung 25 erfaßte hohe positive Spannung Vh durch Steuern der Anzahl der eingeschalteten nMOS-Transistoren Ta1-Tan der­ art, daß die Anzahl der eingeschalteten nMOS-Transistoren Ma1-Man eingestellt werden, und durch Steuern welcher der nMOS-Tran­ sistoren Td1-Td4 ein sind und aus sind derart, daß die endgültige herunterkonvertierte Spannung Vd eingestellt wird, in kleinen Schritten ein.

Fig. 3 ist ein Grundschaltbild einer Hochspannungserfassungs­ schaltung 35 für eine integrierte Halbleiterschaltungseinrich­ tung entsprechend der zweiten Ausführungsform, die ein alterna­ tives Beispiel der Einstellschaltung 21 ist. Es wird angemerkt, daß ähnliche Teile durch dieselben Bezugszeichen in Fig. 2 und Fig. 3 bezeichnet sind und daß die weitere Beschreibung davon im folgenden ausgelassen wird. Nur der Unterschied zu der in Fig. 2 gezeigten Ausführungsform wird im folgenden beschrieben.

Die Hochspannungserfassungsschaltung 35, die in Fig. 3 gezeigt ist, weist einen Differenzverstärker 2, einen nMOS-Transistor 3, einen Inverter 4, einen Hochspannungsherunterkonvertier­ schaltung 32, einen Referenzspannungsgenerator 23 und eine Steuerschaltung 24 auf.

Die Hochspannungsherunterkonvertierschaltung 32 konvertiert die hohe positive Spannung, die von dem Hochspannungseingabean­ schluß 5 eingegeben ist, derart herunter, daß eine herunterkon­ vertierte Spannung Vd ausgegeben wird. Die Steuerschaltung 24 steuert die Hochspannungsherunterkonvertierschaltung 32 derart, daß der Pegel der herunterkonvertierten Spannung Vd, die von der Hochspannungsherunterkonvertierschaltung 32 zu dem Diffe­ renzverstärker 2 ausgegeben wird, reguliert wird.

Es wird weiter angemerkt, daß die Einstellschaltung 31 die Ein­ stelleinrichtung der Ansprüche ist, und daß die Hochspannungs­ herunterkonvertierschaltung 32 als die Hochspannungsherunter­ konvertiereinrichtung arbeitet.

Die Hochspannungsherunterkonvertierschaltung 32 weist n nMOS-Tran­ sistoren Ma1-Man, einen nMOS-Transistor Mb und die Ein­ stellschaltung 31 auf.

Die Einstellschaltung 31 weist nMOS-Transistoren Md1-Md4 und Td1-Td4, Widerstände Rd1-Rd3 und drei Widerstände Rd4 auf.

Der Drain des diodengeschalteten nMOS-Transistors Md1 ist mit dem Source des nMOS-Transistors Td1 verbunden. Der Drain des nMOS-Transistors Md2 ist mit dem Source des nMOS-Transistors Td2 verbunden. Der Widerstand Rd4 ist zwischen dem Gate und dem Source geschaltet und der Widerstand Rd1 ist zwischen dem Gate und Drain des nMOS-Transistors Md2 geschaltet.

Der Drain des nMOS-Transistors Md3 ist ähnlich mit dem Source des nMOS-Transistors Td3 verbunden. Der Widerstand Rd4 ist zwi­ schen dem Gate und dem Source geschaltet und der Widerstand Rd2 ist zwischen dem Gate und dem Drain des nMOS-Transistors Md3 geschaltet.

Der Drain des nMOS-Transistors Md4 ist ähnlich mit dem Source des nMOS-Transistors Td4 verbunden. Der Widerstand Rd4 ist zwi­ schen dem Gate und dem Source verbunden und der Widerstand Rd3 ist zwischen dem Gate und dem Drain des nMOS-Transistors Md4 verbunden.

Die Drain der nMOS-Transistoren Td1-Td4 sind mit dem Source des nMOS-Transistors Man verbunden und die Gates sind mit der Steuerschaltung 24 verbunden. Die Source der nMOS-Transistoren Md1-Md4 sind mit dem Drain des nMOS-Transistors Mb verbunden und die Leitung dazwischen ist mit dem Gate des nMOS-Tran­ sistors 13 in dem Differenzverstärker 2 verbunden.

Die Steuerschaltung 24 ändert die herunterkonvertierte Spannung Vd und stellt dadurch die hohe positive Spannung Vh, die durch die Hochspannungserfassungsschaltung 25 erfaßt wird, durch Ein­ schalten einer ausgewählten Anzahl der nMOS-Transistoren Ta1-Tan derart, daß die Anzahl der nMOS-Transistoren Ma1-Man ein­ gestellt wird, und durch Steuern welcher der nMOS-Transistoren Td1-Td4 ein ist und aus ist derart, daß weiter die endgültige herunterkonvertierte Spannung Vd eingestellt wird, in kleinen Schritten ein.

Fig. 4 ist grundlegendes Schaltbild einer Hochspannungserfas­ sungsschaltung 45 für eine integrierte Halbleiterschaltungsein­ richtung entsprechend der zweiten Ausführungsform, die ein wei­ teres alternative Beispiel der Einstellschaltung 21 verwendet. Es wird weiter angemerkt, daß ähnliche Teile durch dieselben Bezugszeichen in Fig. 2 und Fig. 4 bezeichnet sind und die wei­ tere Beschreibung im folgenden davon weggelassen wird. Nur der Unterschied von der in Fig. 2 gezeigten Ausführungsform wird im folgenden beschrieben.

Wie bei dem in Fig. 3 gezeigten alternativen Beispiel verwendet die Hochspannungserfassungsschaltung 45, die in Fig. 4 gezeigt ist, eine Einstellschaltung 41 mit einer unterschiedlichen Struktur und weist somit eine Hochspannungsherunterkonvertier­ schaltung 42 anstatt der Hochspannungsherunterkonvertierschal­ tung 22 auf.

Mit Bezug zu Fig. 4 weist die Hochspannungserfassungsschaltung 45 einen Differenzverstärker 2, einen nMOS-Transistor 3, einen Inverter 4, eine Hochspannungsherunterkonvertierschaltung 42, einen Referenzspannungsgenerator 23 und eine Steuerschaltung 24 auf.

Die Hochspannungsherunterkonvertierschaltung 42 konvertiert die hohe positive Spannung, die von dem Hochspannungseingabean­ schluß 5 eingegeben wird, derart herunter, daß eine herunter­ konvertierte Spannung Vd ausgegeben wird. Die Steuerschaltung 24 steuert die Hochspannungsherunterkonvertierschaltung 42 der­ art, daß der Pegel der herunterkonvertierten Spannung Vd, die von der Hochspannungsherunterkonvertierschaltung 42 zu dem Dif­ ferenzverstärker 2 ausgegeben wird, reguliert wird.

Es wird weiter angemerkt, daß die Einstellschaltung 41 die Ein­ stelleinrichtung der Ansprüche ist und daß die Hochspannungs­ herunterkonvertierschaltung 42 als die Hochspannungsherunter­ konvertiereinrichtung dient.

Die Hochspannungsherunterkonvertierschaltung 42 weist n nMOs-Tran­ sistoren Ma1-Man, einen nMOS-Transistor Mb und die Ein­ stellschaltung 41 auf.

Die Einstellschaltung 41 weist nMOS-Transistoren Md1 und Td1-Td4 und Widerstände Rd1-Rd3 auf.

Die Drains der nMOS-Transistoren Md1 und Td1-Td4 sind gemein­ sam mit dem Source des nMOS-Transistors Man verbunden. Die Source der nMOS-Transistoren Td2, Td3 und Td4 sind gemeinsam mit dem Gate des nMOS-Transistors Md1 über den Widerstand Rd1, den Widerstand Rd2 oder den Widerstand Rd3 verbunden.

Der Drain des nMOS-Transistors Td1 ist mit dem nMOS-Transistor Md1 über den Widerstand Rd4 verbunden. Die Source der nMOS-Tran­ sistoren Md1 und Td1 sind gemeinsam mit dem Drain des nMOS-Tran­ sistors Mb verbunden. Die Gates der nMOS-Transistoren Td1-Td4 sind mit der Steuerschaltung 24 verbunden.

Die Steuerschaltung 24 ändert die herunterkonvertierte Spannung Vd und stellt damit die hohe positive Spannung Vh, die durch die Hochspannungserfassungsschaltung 45 erfaßt ist, durch Ein­ schalten einer ausgewählten Anzahl von nMOS-Transistoren Ta1-Tan derart, daß die Anzahl der nMOS-Transistoren Ma1-Man ein­ gestellt wird, und durch Steuern welcher der nMOS-Transistoren Td1-Td4 ein ist und aus ist derart, daß weiter die endgültige herunterkonvertierte Spannung Vd eingestellt wird, in kleinen Schritten ein.

Wenn zum Beispiel die Steuerschaltung 24 zumindest einen der nMOS-Transistoren Td2 bis Td4 einschaltet und den nMOS-Tran­ sistor Td1 ausschaltet, erzielt die Einstellschaltung 41 denselben Spannungsabfall wie der, der von den nMOS-Tran­ sistoren Ma1-Man ausgegeben wird. Weiterhin kann durch Einschalten der nMOS-Transistoren Td1 und Td2 und durch Aus­ schalten der nMOS-Transistoren Td3 und Td4 die Einstellschal­ tung 41 einen Spannungsabfall von 1,25mal der Ausgabe von den nMOS-Transistoren Ma1-Man erzielen.

Durch Einschalten der nMOS-Transistoren Td1 und Td3 und durch Ausschalten der nMOS-Transistoren Td2 und Td4 kann die Ein­ stellschaltung 41 einen Spannungsabfall von 1,5mal der Ausgabe der nMOS-Transistoren Ma1-Man erzielen. Ein Spannungsabfall von 1,75mal der Ausgabe von den nMOS-Transistoren Ma1-Man wird ähnlich durch Einschalten der nMOS-Transistoren Td1 und Td4 und durch Ausschalten der nMOS-Transistoren Td2 und Td3 er­ zielt.

Es wird angemerkt, daß das Gatepotential unter Verwendung eines Spannungsteilers, der von Widerständen in den beispielhaften Hochspannungserfassungsschaltungen, die in Fig. 2 bis 4 gezeigt sind, gesteuert wird, aber um dies zu erzielen ist es für den zu den Widerständen gelieferten Strom notwendig, daß er ausrei­ chend geringer ist als der Stromversorgungsstrom, d. h. es ist für die Widerstände notwendig, ausreichend hoch zu sein. Es ist jedoch schwierig, hohe Widerstände mit CMOS-Prozessen zu erzeu­ gen. Dies macht es notwendig, lange Widerstandsleitungen derart zu verwenden, daß ein ausreichend hoher Widerstand erzielt wird, und dies erhöht die Chipgröße. Diese Schwierigkeit kann jedoch unter Verwendung eines Verarmungs-MOSFET, wie in Fig. 5 gezeigt ist, gelöst werden, da die Verarmungs-MOSFET-Ein­ richtungen mit einer negativen Schwellenspannung leicht mit CMOS-Prozessen erzeugt werden können.

Es ist auch offensichtlich, daß die Werte der Widerstände Rd1-Rd4 in der obigen zweiten Ausführungsform nur als Beispiel ge­ zeigt sind. Das Spannungsteilungsverhältnis des Spannungstei­ lers, der aus den Widerständen gebildet ist, die zwischen den Drains und Source der nMOS-Transistoren Md2-Md4 in der Ein­ stellschaltung 21 geschaltet sind, ist ebenfalls nur als Bei­ spiel gezeigt.

Es ist daher für eine integrierte Halbleiterschaltungseinrich­ tung, die eine Hochspannungserfassungsschaltung entsprechend der zweiten Ausführungsform verwendet, möglich, den Wert der erfaßbaren Hochspannungen Vh in kleinen Größen durch Ändern der herunterkonvertierten Spannung Vd, die von der Hochspannungs­ herunterkonvertierschaltung zu dem Differenzverstärker 2 einge­ geben wird, in kleinen Schritten zu ändern.

Es ist ebenfalls möglich, die Anzahl der Widerstände, die in der Hochspannungsherunterkonvertierschaltung verwendet werden, zu reduzieren und nMOS-Transistoren anstatt von weniger Wider­ ständen zu verwenden. Die integrierte Halbleiterschaltungsein­ richtung kann daher auf einem kleineren Chip erreicht werden, wodurch die Kosten und die Leistungsaufnahme verringert werden.

Dritte Ausführungsform

Fig. 6 ist ein grundlegendes Schaltbild einer Hochspannungser­ fassungsschaltung 51 für eine integrierte Halbleiterschaltungs­ einrichtung entsprechend der dritten Ausführungsform. Man be­ merke, daß eine Hochspannungserfassungsschaltung zum Erfassen hoher negativer Spannungen in Fig. 6 nur als Beispiel gezeigt ist. Man bemerke ebenfalls, daß dieselben Teile durch die des­ selben Bezugszeichen in Fig. 6 und Fig. 1 bezeichnet sind und daß die weitere Beschreibung davon im folgenden ausgelassen wird.

Die in Fig. 6 gezeigte Hochspannungserfassungsschaltung 51 weist nMOS-Transistoren Mf1-Mfn, 52 und 53, pMOS-Transistoren 54 und 55, einen Inverter 56 und einen Referenzspannungsgenera­ tor 57 auf. Die diodengeschalteten nMOS-Transistoren Mf1-Mfn sind in Reihe geschaltet, wobei der Drain des nMOS-Transistors Mf1 mit dem Source des nMOS-Transistors 52 verbunden ist und der Source des nMOS-Transistors Mfn mit dem Hochspannungseinga­ beanschluß 58, an den die hohe negative Spannung V1 angelegt wird, verbunden ist.

Die pMOS-Transistoren 54 und 55 bilden eine Stromspiegelschal­ tung, wobei ihre Gates miteinander verbunden sind und die Lei­ tung dazwischen mit dem Drain des pMOS-Transistors 54 verbunden ist. Die Source der pMOS-Transistoren 54 und 55 sind mit dem Strom- bzw. Spannungsversorgungsanschluß 15 verbunden und der Drain des pMOS-Transistors 54 ist mit dem Drain des nMOS-Tran­ sistors 52 verbunden. Der Drain des pMOS-Transistors 55 ist mit dem Drain des nMOS-Transistors 53 verbunden, die Leitung dazwischen ist mit dem Eingang des Inverters 56 verbunden und der Source des nMOS-Transistors 53 ist auf Masse gelegt.

Die Ausgabe von dem Inverter 56 ist die Ausgabe von der Hoch­ spannungserfassungsschaltung 51, die zu dem Hochspannungsgene­ rator 59 eingegeben wird. Der Hochspannungsgenerator 59 weist eine Ladepumpschaltung auf und gibt die hohe negative Spannung V1 aus.

Die Ausgabe des Hochspannungsgenerators 59 wird an eine spezi­ elle Schaltung, die in den Figuren nicht gezeigt ist, angelegt und an den Hochspannungseingabeanschluß 58. Die Referenzspan­ nung Vref1 wird von dem Referenzspannungsgenerator 57 an das Gate des nMOS-Transistors 52 geliefert und die Referenzspannung Vref2 wird ähnlich von dem Referenzspannungsgenerator 57 an das Gate des pMOS-Transistors 53 angelegt, der als ein Konstant­ stromgenerator arbeitet.

Die Source und die Back-Gate-Anschlüsse der nMOS-Transistoren Mf1-Mfn, 52 und 53 und der pMOS-Transistoren 54 und 55 sind derart verbunden, daß eine Variation des entsprechenden Schwel­ lenwertes Vth mittels des Back-Gate-Effektes verhindert wird. Die Gategröße bzw. -abmessung ist dieselbe bei allen nMOS-Tran­ sistoren Mf1-Mfn, 52 und 53 und die nMOS-Transistoren ar­ beiten in dem Sättigungsbereich.

Es wird angemerkt, daß die nMOS-Transistoren 52 und Mf1-Mfn und der pMOS-Transistor 54 als die Stromumwandlungseinrichtung der Ansprüche arbeiten, der nMOS-Transistor 53 als der Kon­ stantstromgenerator arbeiten, die pMOS-Transistoren 54 und 55 als die Spannungsumwandlungseinrichtung arbeiten, der Inverter 56 als die Hochspannungserfassungseinrichtung arbeitet und der Referenzspannungsgenerator 57 als die Referenzspannungserzeu­ gungseinrichtung arbeitet. Es wird weiter angemerkt, daß die Referenzspannung Vref1 die erste Referenzspannung ist und daß die Referenzspannung Vref2 die zweite Referenzspannung der An­ sprüche ist.

Der Strom Iref, der zu dem Drain des nMOS-Transistors 53 fließt, d. h. der Strom Iref, der zu dem Konstantstromgenerator fließt, wird durch die Gleichung [5] definiert.

Iref = (Kp/2).(W/L).(Vref2-Vth)² [5]

wobei W die Gatebreite ist, L die Gatelänge ist und Kp = µ.Cox. Man bemerke, daß u die Beweglichkeit ist und daß Cox die Kapa­ zitanz bzw. Kapazität des Gateoxidfilmes ist.

Der Stromspiegel, der die pMOS-Transistoren 54 und 55 aufweist, bringt den Strom Ia, der zu der Serienschaltung der nMOS-Tran­ sistoren Mf1-Mfn fließt, dazu, daß er zu dem Drain des nMOS-Transistors 53 fließt. Wenn Ia kleiner ist als Iref, ist die Eingabe in den Inverter 56 LOW und daher wird ein HIGH-Signal zu dem Hochspannungsgenerator 59 ausgegeben. Dies bringt den Hochspannungsgenerator 59 dazu, die Ladepumpschaltung zu treiben und die hohe negative Spannung V1 abzugeben. Wenn Ia größer als Iref ist, ist die Eingabe in den Inverter 56 HIGH und ein LOW-Signal wird daher zu dem Hochspannungsgenerator 59 ausgegeben. Dies bedingt, daß der Hochspannungsgenerator 59 aufhört, die Ladepumpschaltung zu treiben.

Die Schwellenspannung Vth des nMOS-Transistors 52 und des nMOS-Tran­ sistors 53 sind dieselbe und ein Strom gleich zu dem Strom, der zu dem Drain des nMOS-Transistors 53 fließt, fließt daher zu der Reihenschaltung, die die nMOS-Transistoren Mf1-Mfn und 52 aufweist. Dieser Strom kann von der Gleichung [6] berechnet werden.

Iref = (Kp/2).(W/L).{(Vref1-V1)/(n+1)-Vth)}² [6]

Gleichung [7]

Vref2 = (Vref1-V1)/(n+1) [7]

kann von den Gleichungen [5] und [6] hergeleitet werden und die Gleichung [8] kann von der Gleichung [7] hergeleitet werden.

V1 = Vref1-(n+1).Vref2 [8]

Die hohe negative Spannung V1, die durch die Gleichung [8] de­ finiert ist, wird somit durch die Hochspannungserfassungsschal­ tung 51 entsprechend der dritten Ausführungsform erfaßt.

Eine integrierte Halbleiterschaltungseinrichtung mit einer Hochspannungserfassungsschaltung entsprechend der dritten Aus­ führungsform kann somit hohe negative Spannung unter Verwendung eines einfachen Schaltungsdesigns erfassen. Die Anzahl der Ele­ mente, die für eine Erfassungsschaltung für eine hohe negative Spannung benötigt werden, kann somit reduziert werden. Herstel­ lungsunterschiede bei der Erfassungsschaltung für die hohe ne­ gative Spannung können daher reduziert werden, wodurch die Hochspannungserfassungspräzision verbessert wird und die Ein­ richtungskosten reduziert werden.

Vierte Ausführungsform

Fig. 7 ist ein Grundschaltbild einer Hochspannungserfassungs­ schaltung 51 für eine integrierte Halbleiterschaltungseinrich­ tung entsprechend der vierten Ausführungsform. Es wird ange­ merkt, daß eine Hochspannungserfassungsschaltung zum Erfassen hoher negativer Spannungen in Fig. 7 nur als Beispiel gezeigt ist. Es wird ebenfalls angemerkt, daß dieselben Teile durch dieselben Bezugszeichen in Fig. 7, Fig. 6 und Fig. 1 bezeichnet werden und daß die weitere Beschreibung davon im folgenden aus­ gelassen wird.

Die Hochspannungserfassungsschaltung 71, die in Fig. 7 gezeigt ist, weist n (wobei n eine natürliche Zahl ist) nMOS-Tran­ sistoren Mg1-Mgn, m (wobei m eine natürliche Zahl ist) nMOS-Transistoren Mk1-Mkm, pMOS-Transistoren 72 und 73 und die Differenzverstärker 74 und 75 auf. Die diodengeschalteten nMOS-Transistoren Mg1-Mgn sind in Reihe geschaltet, wobei der Drain des nMOS-Transistors Mg1 mit dem Drain des pMOS-Tran­ sistors 73 verbunden ist und die Leitung dazwischen mit dem invertierten Eingang des Differenzverstärkers 74 verbunden ist.

Der Source des nMOS-Transistors Mgn ist mit dem Hochspannungs­ eingabeanschluß 57, an den die hohe negative Spannung V1 ange­ legt wird, verbunden. Der Source des pMOS-Transistors 73 ist mit dem Strom- bzw. Spannungsversorgungsanschluß 15 verbunden.

Das Gate des pMOS-Transistors 72 ist mit dem Gate des pMOS-Tran­ sistors 73 verbunden und die Leitung dazwischen ist mit dem Ausgang des Differenzverstärkers 75 verbunden. Die diodenge­ schalteten nMOS-Transistoren Mk1-Mkn sind in Reihe geschal­ tet, wobei der Drain des nMOS-Transistors Mk1 mit dem Drain des pMOS-Transistors 72 verbunden ist und die Leitung dazwischen mit dem nicht-invertierten Eingang des Differenzverstärkers 74 und 75 verbunden ist. Der Source des nMOS-Transistors Mkm ist auf Masse gelegt. Der Source des pMOS-Transistors 72 ist mit dem Stromversorgungsanschluß 15 verbunden. Eine Referenzspan­ nung Vref wird an den invertierenden Anschluß des Differenzver­ stärkers 75 angelegt. Die Ausgabe des Differenzverstärkers 74 ist die Ausgabe der Hochspannungserfassungsschaltung 71 und wird an den Eingang des Hochspannungsgenerators 59 angelegt.

Die Source- und Back-Gate-Anschlüsse der nMOS-Transistoren Mg1-Mgn, Mk1-Mkm und der pMOS-Transistoren 72 und 73 sind derart verbunden, daß eine Variation des entsprechenden Schwellenwer­ tes Vth mittels des Back-Gate-Effektes verhindert wird. Die Ga­ teabmessung ist dieselbe bei allen nMOS-Transistoren Mg1-Mgn und Mk1-Mkm und die nMOS-Transistoren arbeiten in dem Sätti­ gungsbereich. Die Gateabmessung ist auch dieselbe bei den pMOS-Tran­ sistoren 72 und 73.

Es wird angemerkt, daß die nMOS-Transistoren Mk1-Mkm als die erste Spannungsherunterkonvertiereinrichtung der Ansprüche ar­ beiten, daß die nMOS-Transistoren Mg1-Mgn als die zweite Spannungsherunterkonvertiereinrichtung arbeiten, daß die pMOS-Tran­ sistoren 72 und 73 und der Differenzverstärker 75 als die Konstantstromerzeugungseinrichtung arbeiten und daß der Diffe­ renzverstärker 74 als die Hochspannungserfassungseinrichtung arbeitet.

In der Hochspannungserfassungsschaltung 71 benutzt der Diffe­ renzverstärker 75 eine Rückkopplungsschleife derart, daß eine Spannung an das Gate des pMOS-Transistors 72 derart angelegt wird, daß der Strom, der von dem pMOS-Transistor 72 zu der Rei­ henschaltung der nMOS-Transistoren Mk1-Mkm fließt, die Refe­ renzspannung Vref erzeugt. Die an das Gate des pMOS-Transistors 72 angelegte Spannung wird gleichzeitig an das Gate des pMOS-Tran­ sistors 73 angelegt und der Strom von dem pMOS-Transistor 73 fließt zu der Reihenschaltung der nMOS-Transistoren Mg1-Mgn.

Wenn dasselbe Potential an beide Eingänge des Differenzverstär­ kers 74 angelegt wird, liefern die pMOS-Transistoren 72 und 73 denselben Strom zu den stromabwärtigen Reihenschaltungen. Der Spannungsabfall in der Reihenschaltung der nMOS-Transistoren Mg1-Mgn beträgt zu dieser Zeit (Vref-V1) und die Gleichung [9] trifft zu.

Vref-V1 = (n/m).Vref [9]

Als Ergebnis kann die Hochspannungserfassungsschaltung 71 die hohe negative Spannung, die durch die Gleichung [10] bestimmt ist, erfassen.

V1 = -(n/m-1).Vref [10]

Es ist daher, wie von der Gleichung [10] offensichtlich, mög­ lich, den Pegel der erfaßbaren hohen negativen Spannung V1 durch Ändern der Anzahl der nMOS-Transistoren, die durch die Werte von n und m dargestellt sind, einzustellen.

Bei der integrierten Halbleiterschaltungseinrichtung entspre­ chend der vierten Ausführungsform sind der Strom, der zu der Reihenschaltung der nMOS-Transistoren Mk1-Mkm fließt, und der Strom, der zu der Reihenschaltung der nMOS-Transistoren Mg1-Mgn fließt, prinzipiell derselbe und nicht durch Temperatur und eine Stromversorgungsspannung beeinflußt. Es ist daher möglich, eine integrierte Halbleiterschaltungseinrichtung mit größerer Stabilität und Widerstand zu Änderung in der Umgebung vorzuse­ hen. Die Präzision der Erfassung einer hohen Spannung kann da­ her verbessert werden und der Wert der erfaßbaren hohen Span­ nung V1 kann in feinen Schritten bzw. Inkrementen eingestellt werden.

Claims (12)

1. Eine integrierte Halbleiterschaltungseinrichtung mit einer Hochspannungserfassungsschaltung (1) zum Erfassen hoher Span­ nungspegel, mit
einer Hochspannungsherunterkonvertiereinrichtung (6) zum Herun­ terkonvertieren einer eingegebenen Hochspannung (Vh) und Ausge­ ben der herunterkonvertierten Spannung (Vd),
einer Referenzspannungserzeugungseinrichtung (7) zum Erzeugen und Ausgeben von mehreren Referenzspannungen (Vr1, Vr2, Vr3, Vr4),
einer Referenzspannungsauswahleinrichtung (8) zum Auswählen ei­ ner der mehreren Referenzspannungen (Vr1, Vr2, Vr3, Vr4), die von der Referenzspannungserzeugungseinrichtung (7) geliefert werden, und zum Ausgeben der ausgewählten Referenzspannung (Vref),
einer Hochspannungserfassungseinrichtung (2, 3, 4) zum Verglei­ chen der von der Hochspannungsherunterkonvertiereinrichtung (6) ausgegebenen Spannung (Vd) und der von der Referenzspannungs­ auswahleinrichtung (8) ausgegebenen Referenzspannung (Vref) derart, daß eine Hochspannung erfaßt wird, und
einer Steuereinheit (9) zum Steuern des Spannungsabfalls der Hochspannung (Vh) durch die Hochspannungsherunterkonvertierein­ richtung (6) und zum Steuern der durch die Referenzspannungs­ auswahleinrichtung (8) ausgewählten Referenzspannung (Vref) derart, daß die durch die Hochspannungserfassungseinrichtung (2, 3, 4) erfaßte Hochspannung (Vh) eingestellt wird.

2. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, bei der
die Hochspannungsherunterkonvertiereinrichtung (6) eine Spannungsherunterkonvertierschaltung (Ma1-Man) zum Herun­ terkonvertieren einer Hochspannung (Vh) mittels zumindest einem diodengeschalteten MOSFET (Ma1-Man), der in Reihe geschaltet ist,
eine Stromversorgung (Md), die mit der Spannungsherunterkonver­ tierschaltung (Ma1-Man) in Reihe geschaltet ist, und
eine Schalteinrichtung (Ta1-Tan) zum Kurzschließen des Drain und des Source von jedem MOSFET (Ma1-Man) der Spannungsherun­ terkonvertierschaltung durch einen Schaltbetrieb aufweist,
wobei die Steuereinheit (9) die von Hochspannungsherunterkon­ vertiereinrichtung (6) ausgegebene Spannung (Vd) durch Steuern des Betriebes der Schalteinrichtung (Ta1-Tan) derart, daß der Spannungsabfall der Spannungsherunterkonvertierschaltung (Ma1-Man) geändert wird, steuert.

3. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, bei der
die Hochspannungsherunterkonvertiereinrichtung (6) eine Spannungsherunterkonvertierschaltung zum Herunterkonver­ tieren einer Hochspannung mittels mehrerer Widerstände, die in Reihe geschaltet sind,
eine Stromversorgung (Mb), die in Reihe mit der Spannungsherun­ terkonvertierschaltung geschaltet ist, und
eine Schalteinrichtung (Ta1-Tan), die parallel zu den Wider­ ständen, die die Spannungsherunterkonvertierschaltung bilden, zum Kurzschließen der Widerstände durch einen Schaltbetrieb ge­ schaltet ist, aufweist,
wobei die Steuereinheit (9) die von der Hochspannungsherunter­ konvertiereinrichtung (6) ausgegebene Spannung (Vd) durch Steu­ ern des Betriebes der Schalteinrichtung (Ta1-Tan) derart, daß der Spannungsabfall der Spannungsherunterkonvertierschaltung geändert wird, steuert.

4. Integrierte Halbleiterschaltungseinrichtung mit einer Hochspannungserfassungsschaltung (25, 35, 35) zum Erfassen ho­ her Spannungspegel, mit
einer Hochspannungsherunterkonvertiereinrichtung (22, 32, 42) zum Herunterkonvertieren einer eingegebenen Hochspannung (Vh) und zum Ausgeben der herunterkonvertierten Spannung (Vd),
einer Referenzspannungserzeugungseinrichtung (23) zum Erzeugen und Ausgeben einer Referenzspannung (Vref),
einer Hochspannungserfassungseinrichtung (2, 3, 4) zum Verglei­ chen der von der Hochspannungsherunterkonvertiereinrichtung (22, 32, 42) ausgegebenen Spannung (Vd) und der von der Refe­ renzspannungserzeugungseinrichtung (23) ausgegebenen Referenz­ spannung (Vref) derart, daß eine Hochspannung (Vh) erfaßt wird, und
einer Steuereinheit (24) zum Steuern des Spannungsabfalls der Hochspannung durch die Hochspannungsherunterkonvertiereinrich­ tung (23) derart, daß die durch die Hochspannungserfassungsein­ richtung (22, 32, 42) erfaßte Hochspannung (Vh) eingestellt wird, bei der die Hochspannungsherunterkonvertiereinrichtung (22, 32, 42) eine Spannungsherunterkonvertiereinrichtung (Ma1-Man) zum Her­ unterkonvertieren der Spannung um spezifische ganzzahlige Viel­ fache einer vorbestimmten Spannung,
eine Einstelleinrichtung (21, 31, 41) zum Herunterkonvertieren der Spannung in kleineren Schritten als ein ganzzahlig Vielfa­ ches der vorbestimmten Spannung und
eine Stromversorgung (Mb) zum Liefern eines Stroms zu der Span­ nungsherunterkonvertiereinrichtung (Ma1-Man) und zu der Ein­ stelleinrichtung (21), aufweist,
wobei die Steuereinheit (24) den Spannungsabfall durch die Spannungsherunterkonvertiereinrichtung (Ma1-Man) und durch die Einstelleinrichtung (21) derart steuert, daß die von der Hoch­ spannungsherunterkonvertiereinrichtung (22, 32, 42) ausgegebene Spannung (Vd) gesteuert wird und dadurch die durch die Hoch­ spannungserfassungseinrichtung (2, 3, 4) erfaßte Hochspannung (Vh) eingestellt wird.

5. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 4,
bei der die Spannungsherunterkonvertiereinrichtung (Ma1-Man) eine Spannungsherunterkonvertierschaltung mit zumindest einem diodengeschalteten MOSFET (Ma1-Man), der in Reihe geschaltet ist, und
eine erste Schaltschaltung mit Schaltelementen (Ta1-Tan) zum Kurzschließen des Drain und des Source von jedem MOSFET (Ma1-Man) der Spannungsherunterkonvertierschaltung durch einen Schaltbetrieb aufweist,
wobei die Steuereinheit (24) den durch die Hochspannungserfas­ sungseinrichtung (2, 3, 4) erfaßten Hochspannungswert durch Steuern des Betriebes von jedem Schaltelement (Ta1-Tan) in der ersten Schaltschaltung derart, daß der Spannungsabfall der Hochspannung (Vh) durch die Hochspannungsherunterkonvertierein­ richtung (22) gesteuert wird und dadurch die von der Hochspan­ nungsherunterkonvertiereinrichtung (22) ausgegebene Spannung (Vd) steuert, einstellt.

6. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 4 oder 5,
bei der die Einstelleinrichtung (21) eine Feineinstellschal­ tung, die in Reihe mit der Spannungsherunterkonvertierschaltung geschaltet ist, aufweist,
die Feineinstellschaltung zumindest einen in Reihe geschalteten MOSFET (Md1-Md4), bei der eine durch einen Widerstand (Rd1-Rd4) gebildete Spannungstei­ lungsschaltung zwischen dem Source und dem Drain von jedem MOSFET (Md1-Md4) geschaltet ist und wobei die durch die Span­ nungsteilungsschaltung geteilte Spannung an das Gate des MOSFET gegeben wird, und
eine zweite Schaltschaltung, die für jeden MOSFET (Md1-Md4) in der Feineinstellschaltung ein Schaltelement (Td1-Td4) aufweist, das derart geschaltet wird, daß der Drain und der Source des entsprechenden MOSFET (Md1-Md4) kurzgeschlossen wird, aufweist,
wobei die Steuereinheit (24) den durch die Hochspannungserfas­ sungseinrichtung (2, 3, 4) erfaßten Hochspannungswert durch Steuern des Betriebes von jedem Schaltelement (Td1-Td4) in der zweiten Schaltschaltung derart, daß der Spannungsabfall der Hochspannung durch die Hochspannungsherunterkonvertiereinrich­ tung (22) in kleinen Schritten eingestellt wird und dadurch die von der Hochspannungsherunterkonvertiereinrichtung (22) ausge­ gebene Spannung (Vd) in kleinen Schritten gesteuert wird, ein­ stellt.

7. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 4 oder 5, bei der
die Einstelleinrichtung (31) eine Feineinstellschaltung ist, die in Reihe mit der Spannungsherunterkonvertierschaltung (Ma1-Man) geschaltet ist,
die Feineinstellschaltung eine Reihenschaltung und zumindest eine ähnliche parallel ge­ schaltete Reihenschaltung, wobei jede Reihenschaltung einen MOSFET (Md2-Md4), der eine aus einem Widerstand (Rd1-Rd4) ge­ bildete Spannungsteilungsschaltung aufweist, die zwischen dem Source und dem Drain geschaltet ist, wobei die durch die Span­ nungsteilungsschaltung geteilte Spannung an das Gate des MOSFET eingegeben wird, und einen mit dem MOSFET (Md2-Md4) in Reihe geschalteten Schalt-MOSFET (Td2-Td4) aufweist, aufweist,
wobei die Steuereinheit (24) den durch die Hochspannungserfas­ sungseinrichtung (2, 3, 4) erfaßten Hochspannungswert durch Steuern des Schaltbetriebes von jedem Schalt-MOSFET (Td2-Td4) derart, daß der Spannungsabfall der Hochspannung durch die Hochspannungsherunterkonvertiereinrichtung (32) in kleinen Schritten eingestellt wird und dadurch die von der Hochspan­ nungsherunterkonvertiereinrichtung (32) ausgegebene Spannung in kleinen Schritten gesteuert wird, einstellt.

8. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 4 oder 5, bei der
die Einstelleinrichtung (41) eine Feineinstellschaltung ist,
die in Reihe mit der Spannungsherunterkonvertierschaltung (Ma1-Man) geschaltet ist,
die Feineinstellschaltung einen MOSFET (Md1) mit zumindest ei­ ner Reihenschaltung aufweist, die einen Widerstand (Rd1-Rd3) und einen Schalt-MOSFET (Td2-Td4) aufweist, die zwischen dem Gate und dem Drain und zwischen dem Gate und dem Source des MOSFET (Md1) geschaltet ist,
wobei die Steuereinheit (24) den durch die Hochspannungserfas­ sungseinrichtung (2, 3, 4) erfaßten Hochspannungswert durch Steuern des Schaltbetriebes von jedem Schalt-MOSFET (Td2-Td4) derart, daß der Spannungsabfall der Hochspannung durch die Hochspannungsherunterkonvertiereinrichtung (42) in kleinen Schritten eingestellt wird und dadurch die von der Hochspan­ nungsherunterkonvertiereinrichtung (42) ausgegebene Spannung (Vd) in kleinen Schritten gesteuert wird, einstellt.

9. Integrierte Halbleiterschaltungseinrichtung mit einer Hochspannungserfassungsschaltung (51, 71) zum Erfassen von Hochspannungspegeln, mit
einer Referenzspannungserzeugungseinrichtung (57) zum Erzeugen und Ausgeben einer ersten Referenzspannung (Vref1) und einer zweiten Referenzspannung (Vref2),
einer Stromumwandlungseinrichtung (52, Mf1-Mfn, 54) zum Umwan­ deln der Spannungsdifferenz zwischen der ersten Referenzspan­ nung (Vref1) und der Hochspannung (V1) zu einem Stromwert, einem Konstantstromgenerator (53) zum Erzeugen und Ausgeben ei­ nes Konstantstromes entsprechend der zweiten Referenzspannung (Vref2),
einer Spannungsumwandlungseinrichtung (54, 55) zum Umwandeln der Stromdifferenz zwischen dem durch die Stromumwandlungsein­ richtung (52, Mf1-Mfn, 42) umgewandelten Strom und dem von dem Konstantstromgenerator (53) ausgegebenen Konstantstrom zu einer Spannung und
einer Hochspannungserfassungseinrichtung (56) zum Erfassen des Hochspannungswertes der durch die Spannungsumwandlungseinrich­ tung (54, 55) umgewandelten Spannung.

10. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 9, bei der
die Spannungsumwandlungseinrichtung (54, 55) eine Stromspiegel­ schaltung ist,
die Stromspiegelschaltung den durch die Stromumwandlungsein­ richtung (52, Mf1-Mfn, 54) umgewandelten Strom an den Ausgang des Konstantstromgenerators (53) liefert und
wobei die Hochspannungserfassungseinrichtung (56) den Hochspan­ nungswert der Spannung an dem Ausgang des Konstantstromgenera­ tors (53) erfaßt.

11. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 9 oder 10, bei der
die Stromumwandlungseinrichtung (52, Mf1-Mfn, 54) eine Span­ nungspegelumwandlungsschaltung von zumindest einem diodenge­ schalteten MOSFET (Mf1-Mfn), der in Reihe geschaltet ist, auf­ weist und
ein MOSFET (52), der mit dem Eingang der Spannungspegelumwand­ lungsschaltung verbunden ist, die an das Gate eingegebene erste Referenzspannung (Vref1) aufweist und als der Eingang der Stromumwandlungseinrichtung (52, Mf1-Mfn, 54) arbeitet, und eine hohe negative Spannung (V1) an den Ausgang (58) der Span­ nungspegelumwandlungsschaltung angelegt ist.

12. Integrierte Halbleiterschaltungseinrichtung mit einer Hochspannungserfassungsschaltung (71) zum Erfassen von Hoch­ spannungspegeln mit
einer ersten Spannungsherunterkonvertiereinrichtung (Mk1-Mkm) aus zumindest einem diodengeschalteten MOSFET (Mkm), der in Reihe geschaltet ist dessen Ausgang auf Masse gelegt ist,
einer zweiten Spannungsherunterkonvertiereinrichtung (Mg1-Mgn) aus zumindest einem diodengeschalteten MOSFET (Mgn), der in Reihe geschaltet ist und der eine an seinem Ausgang angelegte hohe negative Spannung (V1) aufweist,
einer Referenzspannungserzeugungseinrichtung (23) zum Erzeugen und Ausgeben einer speziellen Referenzspannung (Vref),
einem Konstantstromgenerator (72, 73, 75) zum Erzeugen eines Konstantstromes, wobei die Eingabe der ersten Spannungsherun­ terkonvertiereinrichtung (Mk1-Mkn) eine spezielle Referenzspan­ nung (Vref) erreicht, und zum Ausgeben des Konstantstromes zu der ersten und zweiten Spannungsherunterkonvertiereinrichtung (Mk1-Mkn, Mg1-Mgn) und
einer Hochspannungserfassungseinrichtung (74) zum Vergleichen der zu der ersten Spannungsherunterkonvertiereinrichtung (Mk1-Mkn) eingegebenen Spannung mit der zu der zweiten Spannungsher­ unterkonvertiereinrichtung (Mg1-Mgn) eingegebenen Spannung der­ art, daß der Hochspannungswert erfaßt wird.