DE19524324A1

DE19524324A1 - Nicht-flüchtige Halbleiterspeichereinrichtung und Halbleitereinrichtung

Info

Publication number: DE19524324A1
Application number: DE19524324A
Authority: DE
Inventors: Akihide Aoki
Original assignee: Renesas Design Corp; Mitsubishi Electric Corp
Current assignee: Renesas Design Corp; Mitsubishi Electric Corp
Priority date: 1994-10-18
Filing date: 1995-07-04
Publication date: 1996-04-25
Anticipated expiration: 2015-07-05
Also published as: JPH08115598A; DE19524324C2; US5539689A

Description

Die vorliegende Erfindung bezieht sich auf eine nicht-flüchtige Halbleiterspeichereinrichtung, die die Verflüchtigung einer Speicherzelle unterscheiden kann, und außerdem auf eine Halb leitereinrichtung, in welcher die nicht flüchtige Halbleiter speichereinrichtung eingeschlossen ist.

In einer nicht flüchtigen Halbleiterspeichereinrichtung, in welche ein Datenwert elektrisch geschrieben werden kann, ist es notwendig, die Ladung in einer Speicherzelle, zum Halten des da rin geschriebenen Datenwerts, aufrechtzuerhalten. Aufgrund eines, beim Herstellungsvorgang einer nicht-flüchtigen Halb leiterspeichereinrichtung verursachten charakteristischen De fekts, kann sich jedoch der, in eine Speicherzelle geschriebene Datenwert verflüchtigen, wenn die Ladung der Speicherzelle nicht für eine, für die Nutzung ausreichende Zeit, aufrecht erhalten werden kann. Als Ergebnis davon verändert sich der geschriebene Datenwert und verursacht die Fehlfunktion eines auszuführenden Programms.

Ein solcher charakteristischer Defekt kann durch einen aus reichend beschleunigten Test, der nach dem Schreiben des Daten werts in eine Speicherzelle ausgeführt wird, vermieden werden. Zur Verkürzung des Entwicklungszeitraums eines Programms und zur Vereinfachung der Programmänderungen wird ein Datenwert jedoch nicht bei einem Halbleiterhersteller, wo ein beschleu nigter Test durchgeführt werden kann, geschrieben sondern in einer Programmentwicklungsabteilung, wo eine beschleunigte Testeinrichtung nicht zur Verfügung steht.

Eine Technik zur Vermeidung der, durch einen solchen charakte ristischen Defekt in einer Speicherzelle verursachten Fehlfunk tion, ist zum Beispiel in den offengelegten Japanischen Patent anmeldungen 64-88998 (1989), 1-300499 (1989) und 62-229597 (1987) offengelegt. Bei dieser Methode wird die Charakteristik eines Leseverstärkers so verändert, daß das Verifikationskri teriums für einen, in eine Speicherzelle geschriebenen Daten wert durch das Erhöhen eines der in den Leseverstärker einge gebenen Potentiale genauer wird, wenn die Verifikation des ge schriebenen Datenwerts durchgeführt wird.

Der Leseverstärker der zuvor erwähnten, herkömmlichen, nicht flüchtigen Halbleiterspeichereinrichtung weist eine, wie in Fig. 1 gezeigte Lesecharakteristik auf. Im Schaubild der Fig. 1 zeigen die Abszisse eine Versorgungsspannung und die Ordinate eine Schwellenspannung V_th einer Speicherzelle, nachdem in diese ein Datenwert geschrieben wurde, an, wobei die Lese charakteristik durch eine, nach rechts oben verlaufende gerade Linie SL angezeigt ist. In der, durch die gerade Linie SL ange zeigte Lesecharakteristik beträgt daher, wenn die Versorgungs spannung V₀ beträgt, die Schwellenspannung V_th der Speicher zelle nach dem Schreiben des Datenwerts V_th2, und der Datenwert der Speicherzelle kann korrekt gelesen werden. In dem Fall, in dem die Schwellenspannung V_th durch die Verflüchtigung der Speicherzelle auf die Spannung V_th1 erniedrigt wird, kann der Datenwert nicht von der Speicherzelle gelesen werden, wodurch ein Fehllesen verursacht wird.

Desweiteren wird in den, in den zuvor erwähnten offengelegten Japanischen Patentanmeldungen 64-88998 (1989), 1-300499 (1989) und 62-229597 (1987) offengelegten nicht-flüchtigen Halbleiter speichereinrichtungen vor dem Lesen des Datenwerts aus der Speicherzelle, in der Speicherzelle kein Pseudo-Lesevorgang des Datenwerts durchgeführt. Deshalb kann die Verflüchtigung der Speicherzelle nicht während der Nutzung des Speichers bestimmt werden.

Die Aufgabe der Erfindung besteht darin, eine nicht-flüchtige Halbleiterspeichereinrichtung vorzusehen, die vor dem Lesen eines Datenwerts aus einer Speicherzelle einen Pseudo-Lesevor gang zur Bestimmung der Verflüchtigung einer Speicherzelle durchführt, so wie die Bereitstellung einer Halbleitereinrich tung, in welcher die nicht-flüchtige Halbleiterspeichereinrich tung eingeschlossen ist.

Die nicht-flüchtige Halbleiterspeichereinrichtung der vorlie genden Erfindung weist eine Charakteristikveränderungseinheit zur Änderung der Lesecharakteristik eines Leseverstärkers, der den Datenwert einer Speicherzelle verstärkt, so wie eine Ver flüchtigungsmeßeinheit, die durch den Vergleich des Pegels, des vor der Veränderung der Lesecharakteristik gelesenen Datenwerts mit dem Pegel des nach der Veränderung der Lesecharakteristik gelesenen Datenwerts mißt, ob eine Verflüchtigung an der Speicherzelle vorliegt oder nicht, auf. Der Pegel des auf der Basis einer Lesecharakteristik mit einem strengeren Kriterium gelesenen Datenwerts wird mit den Pegel des auf der Basis einer Lesecharakteristik mit einem weniger strengen Kriterium gele senen Datenwert verglichen, und auf der Grundlage des Ergebnis dieser Vergleichs wird bestimmt, ob an der Speicherzelle eine Verflüchtigung vorliegt oder nicht. Auf diese Weise kann die Verflüchtigung einer Speicherzelle gemessen und dadurch ein Fehl-Lesen des Datenwerts der Speicherzelle von vornherein ver hindert werden.

Weiterhin wird das Ergebnis der Messung von einem Verflüchti gungsnachweiselement ausgegeben und in einem Register ge speichert. Ein Zurücksetzungssignal wird in Entsprechung mit dem Meßergebnis ausgegeben. Ebenso wird die Adresse der Speicherzelle, an der eine Verflüchtigung vorliegt, nachge wiesen. Der Datenwert an einer Adresse wird während eines Zeit raums, der einen Zeitraum zum Lesen eines Datenwerts aus der Speicherzelle ausschließt, zweimal gelesen. In einem Verflüch tigungsmeßmodus wird der Signalinvertierzeitraum eines Frei gabesignals zur Freigabe eines, in einer Speicherzelle zu lesenden Datenwerts verlängert. Desweiteren wird ein Modus- Steuersignal zum Steuern einer Kontrolleinheit in Entsprechung mit dem Meßergebnis ausgegeben.

Die Halbleitereinrichtung dieser Erfindung weist die zuvor er wähnte nicht-flüchtige Halbleiterspeichereinrichtung sowie eine Speichereinheit zum Speichern der, vor und nach der Veränderung der Lesecharakteristik gelesenen Daten, auf. Der Pegel des auf der Basis der Lesecharakteristik mit dem strengeren Kriterium gelesenen Datenwerts wird mit dem Pegel des, auf der Basis der Lesecharakteristik mit einem weniger strengen Kriterium gele senen Datenwerts verglichen, und es wird entsprechend des Er gebnisses dieses Vergleichs unterschieden ob an einer Speicher zelle Verflüchtigung vorliegt oder nicht. Die normalen, auf der Basis der Lesecharakteristik mit dem weniger strengem Kriterium gelesenen Daten werden in einer Datenhalteschaltung gehalten. Wenn nachgewiesen wird, daß an der Speicherzelle eine Verflüch tigung vorliegt, wird eine Steuereinheit unter Verwendung der, in der Halteschaltung gehaltenen Daten, angesteuert. Dement sprechend kann das, auf der Verflüchtigung einer Speicherzelle beruhende Fehl-Lesen des Datenwerts ebenso wie die Fehlfunk tion der Steuereinheit verhindert werden.

Als Alternative hierzu weist die Halbleitereinrichtung dieser Erfindung die zuvor erwähnte nicht-flüchtige Halbleiterspeicher einrichtung sowie eine Speichereinheit zum Speichern eines Da tenwerts in einer Speicherzelle, an der Verflüchtigung vorliegt, auf. Der Pegel des auf der Basis der Lesecharakteristik mit dem strengeren Kriterium gelesenen Datenwerts wird mit dem Pegel des auf der Basis der Lesecharakteristik mit dem weniger strengem Kriterium gelesenen Datenwerts verglichen, und hierdurch wird unterschieden, ob an der Speicherzelle Verflüchtigung vorliegt oder nicht. Der Datenwert der Speicherzelle, an der Verflüch tigung vorliegt, wird in der Speichereinheit gespeichert. Wird die Verflüchtigung nachgewiesen, so werden die Daten in der Speichereinheit zum Ausführen eines Programms gelesen. Dement sprechend kann ein augenblicklich ausgeführtes Programm, sogar wenn an einer Speicherzelle Verflüchtigung vorliegt, weiter ausgeführt werden.

Als Alternative dazu weist die Halbleitereinrichtung dieser Er findung die zuvor erwähnte, nicht-flüchtige Halbleiterspeicher einrichtung, eine Datenhalteschaltung zum Halten der Daten, die in eine Speicherzelle geschrieben werden sollen, sowie eine Adressenhalteschaltung zum Halten der Adresse einer Speicher zelle, an der Verflüchtigung vorliegt, auf. Der normale, auf der Basis der Lesecharakteristik mit dem weniger strengem Kri terium gelesene Datenwert wird in der Datenhalteschaltung gehalten. Die Adresse der Speicherzelle, an der Verflüchtigung vorliegt, wird in der Adressenhalteschaltung gehalten. In dem Fall, in dem die Verflüchtigung nachgewiesen wird, wenn die, in der Adressenhalteschaltung gehaltene Adresse mit der von außen eingegebenen Adresse übereinstimmt, wird der Datenwert der Datenhalteschaltung zurück in die Speicherzelle oder einen Re servespeicher geschrieben, oder wird nach außen ausgegeben. Dementsprechend kann ein augenblicklich ausgeführtes Programm, selbst wenn an einer Speicherzelle Verflüchtigung vorliegt, weiter ausgeführt werden.

Ein Vorteil der Erfindung liegt in der Bereitstellung einer nicht-flüchtigen Halbleiterspeichereinrichtung, welche die Verflüchtigung einer Speicherzelle mißt, so daß das Auftreten einer Fehlfunktion und eines, außer Kontrolle geratens einer Einrichtung, und ähnliches, auf Grund der, von der Verflüch tigten Speicherzelle gelesenen Daten, mit Sicherheit verhindert wird.

Ein weiterer Vorteil der Erfindung liegt in der Bereitstellung einer Halbleitereinrichtung, die die Verflüchtigung einer Speicherzelle messen kann und ein gerade ausgeführtes Programm weiterhin ausführen kann, selbst wenn an der Speicherzelle Ver flüchtigung vorliegt.

Ein weiterer Vorteil der Erfindung liegt in der Bereitstellung einer Halbleitereinrichtung, die die Verflüchtigung einer Speicherzelle messen und den Datenwert in die Speicherzelle zurückschreiben kann, so daß die normalen Daten nach außen aus gegeben werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Schaubild, welches die Lesecharakteristik eines Leseverstärkers in einer herkömmlichen nicht-flüchtigen Halbleiterspeichereinrichtung zeigt;

Fig. 2 ein Diagramm, welches die Anordnung eines Hauptab schnitts einer ersten Ausführungsform einer nicht flüchtigen Halbleiterspeichereinrichtung entsprechend der Erfindung zeigt;

Fig. 3 ein Schaubild, welches die Lesecharakteristik eines Leseverstärkers in der nicht-flüchtigen Halbleiter speichereinrichtung einer Ausführungsform der Erfindung zeigt;

Fig. 4 ein Ablaufdiagramm, welches die Betriebsprozedur für die nicht-flüchtige Halbleiterspeichereinrichtung der Erfindung zeigt;

Fig. 5 ein Diagramm, welches den Aufbau des Hauptabschnitts der nicht-flüchtigen Halbleiterspeichereinrichtung, ent sprechend einer zweiten Ausführungsform der Erfindung zeigt;

Fig. 6 ein Diagramm, welches die Anordnung des Hauptabschnitts der nicht-flüchtigen Halbleiterspeichereinrichtung, ent sprechend einer dritten Ausführungsform der Erfindung, zeigt;

Fig. 7 ein Diagramm, welches die Anordnung des Hauptabschnitts der nicht-flüchtigen Halbleiterspeichereinrichtung ent sprechend einer vierten Ausführungsform der Erfindung zeigt;

Fig. 8 ein Diagramm, welches die Anordnung des Hauptabschnitts der nicht-flüchtigen Halbleiterspeichereinrichtung, ent sprechend einer fünften Ausführungsform der Erfindung, zeigt;

Fig. 9 ein Zeitablaufdiagramm für jedes, der in der fünften Ausführungsform verwendeten Signale;

Fig. 10 ein Diagramm, welches die Anordnung des Hauptabschnitts der nicht-flüchtigen Halbleiterspeichereinrichtung, ent sprechend einer sechsten Ausführungsform der Erfindung, zeigt;

Fig. 11 ein Zeitablaufdiagramm eines jeden, der in der sechsten Ausführungsform verwendeten Signale;

Fig. 12 ein Diagramm, welches die Anordnung des Hauptabschnitts der nicht-flüchtigen Halbleiterspeichereinrichtung, ent sprechend einer siebten Ausführungsform der Erfindung, zeigt;

Fig. 13 ein Ablaufdiagramm, welches die Betriebsprozedur der nicht-flüchtigen Halbleiterspeichereinrichtung der Er findung zeigt;

Fig. 14 ein Diagramm, welches die Anordnung des Hauptabschnitts einer Halbleitereinrichtung, entsprechend einer ersten Ausführungsform der Erfindung, zeigt;

Fig. 15 ein Diagramm, welches die Anordnung des Hauptabschnitts der Halbleitereinrichtung, entsprechend einer zweiten Ausführungsform der Erfindung, zeigt;

Fig. 16 ein Diagramm, welches die Anordnung des Hauptabschnitts der Halbleitereinrichtung, entsprechend einer dritten Ausführungsform der Erfindung, zeigt;

Fig. 17 ein Diagramm, welches die Anordnung des Hauptabschnitts der Halbleitereinrichtung entsprechend einer vierten Ausführungsform der Erfindung zeigt; und

Fig. 18 ein Diagramm, welches die Anordnung des Hauptabschnitts der Halbleitereinrichtung, entsprechend einer fünften Ausführungsform der Erfindung, zeigt.

Fig. 2 stellt ein Blockdiagramm dar, welches die Anordnung des Hauptabschnitts einer ersten Ausführungsform einer nicht flüch tigen Halbleiterspeichereinrichtung, entsprechend der Erfin dung, zeigt. Zwischen einem Versorgungsspannungsanschluß V_cc und einem Massenanschluß V_ss ist eine, aus einem p-Kanal transistor P_1a (P_1b), einem n-Kanaltransistor N_1a (N_1b) und einer Speicherzelle 7 (8) gebildete Serienschaltung angeordnet. Die Speicherzelle 8 wird nicht zum Schreiben des Datenwerts sondern als Referenz des Datenwerts verwendet. Die Speichergates der Speicherzellen 7 und 8 sind gemeinsam mit einer Wortleitung WL verbunden. Ein Anschlußknoten zwischen dem p-Kanaltransistor P_1a (P_1b) und dem n-Kanaltransistor N_1a (N_1b) ist mit dem Gate des p-Kanaltransistors P_1a (P_1b) und einem Eingabeanschluß (ein weiterer Eingabeanschluß) eines Differenzverstärkers 6 verbun den.

Weiterhin ist zwischen einem anderen Versorgungsspannungsan schluß V_cc und einem anderen Massenanschluß V_ss eine, aus einem n-Kanaltransistor N_2a (N_2b) und einem n-Kanaltransistor N_3a (N_3b) gebildete Serienschaltung angeordnet. Die Gates der n-Kanaltransistoren N_2a und N_3a (N_2b und N_3b) sind miteinander verbunden und das Gate des n-Kanaltransistors N_2a (N_2b) ist über einen n-Kanaltransistor N_4a (N_4b) geerdet. Das Gate des n-Kanaltransistors N_4a (N_4b) ist mit einem Anschlußknoten zwischen dem n-Kanaltransistor N_1a (N_1b) und der Speicherzelle 7 (8) verbunden.

Eine Lese-Signal 14 wird an einen Inverter I₁, die Gates der n-Kanaltransistoren N_3a und N_3b, einen Inverter I₂ und ein Schieberegister 10 gegeben. Das Schieberegister 10 gibt einen Datenwert zum alternierenden Umschalten zwischen einem Pseudo- Lesevorgang und einem normalen Lesevorgang aus. Die Ausgabe der Inverter I₁ (I₂) wird an die Gates der n-Kanaltransistoren N_2a und N_1a (N_2b und N_1b) gegeben. Die Ausgabe MD des Differenzver stärkers 6 wird an eine Halteschaltung 11A und einen der Ein gabeanschlüsse einer EXOR Schaltung 12 gegeben. Ein Datenwert in der Halteschaltung 11A wird an einem anderen Eingangsanschluß der EXOR Schaltung 12 eingegeben, deren Ausgabe an eine Halte schaltung 11B gegeben wird. Die EXOR Schaltung 12 vergleicht den, in dem vorangegangenen Pseudo-Lesevorgang erhaltenen Daten wert mit dem, durch den normalen Lesevorgang erhaltenen Daten wert, wodurch die Verflüchtigung der Lese-Speicherzelle gemessen wird. Ein Datenwert in der Halteschaltung 11B wird an einen Verflüchtigungsnachweisanschluß 13 ausgegeben.

Ein weiterer Versorgungsspannungsanschluß V_cc ist über eine, aus den p-Kanaltransistoren P_2a und P_2b gebildete Serienschal tung mit einem Anschlußknoten zwischen dem p-Kanaltransistor P_1b und dem n-Kanaltransistor N_1b und den Gates der p-Kanal transistoren P_1b und P_2b verbunden. Ein verschobener Datenwert in dem Schieberegister 10 wird an die Halteschaltung 11A und das Gate des p-Kanaltransistors P_2a eingegeben.

Dementsprechend bilden der Differenzverstärker 6, die p-Kanal transistoren P_1a und P_1b und die n-Kanaltransistoren N_1a und N_1b zusammen einen Leseverstärker. Weiterhin bilden die, in Fig. 2 von einer gestrichelten Linie umgebenen p-Kanaltransis toren P_2a und P_2b eine Lesecharakteristikveränderungsschaltung 9 zur Veränderung der Lesecharakteristik des Leseverstärkers.

Fig. 3 stellt ein Schaubild dar, welches die Veränderung der Lesecharakteristik des Leseverstärkers zeigt, wobei die Abszisse eine Versorgungsspannung kennzeichnet und die Ordinate eine Schwellenspannung V_th einer Speicherzelle nach dem Schreiben des Datenwerts anzeigt. In diesem Schaubild bezeichnet L₁ eine Versorgungsspannung zum Zeitpunkt des Lesens des Datenwerts, L₂ bezeichnet eine Schwellenspannung einer Speicherzelle nach dem Schreiben des Datenwerts, L₃ bezeichnet eine Schwellenspannung einer Speicherzelle nach Verflüchtigung, SL₁ bezeichnet eine Lesecharakteristik während eines normalen Lesevorgangs, und SL₂ bezeichnet eine Lesecharakteristik während eines Pseudo-Lesevor gangs (im weiteren als Pre-Lesevorgang bezeichnet), der vor dem normalen Lesevorgang durchgeführt wird.

Die Schwellenspannung V_th erhöht sich nach dem Schreiben des Datenwerts in die Speicherzelle 7 in der Regel auf 4 bis 5 V, und die Lesecharakteristik SL₁ ist so ausgelegt, daß der Lese verstärker den Lesevorgang mit einem ausreichenden Spielraum von zwischen 8 bis 9 V, bei Anwendung einer hohen Versorgungs spannung, durchführen kann.

Die Betriebsprozedur für das Lesen des Datenwerts in einer solchen nicht-flüchtigen Halbleiterspeichereinrichtung wird nun mit Bezug auf ein, in Fig. 4 gezeigtes Ablaufdiagramm beschrie ben.

Wird das Lese-Signal 14 zugeführt, so wird der Pre-Lesevorgang (S1) vor dem normalen Lesen des Datenwerts in der Speicherzelle 7 ausgeführt. Wenn das Pre-Lesen ausgeführt wird, wird die Lese charakteristikveränderungsschaltung 9, unter Verwendung der Aus gabe des Schieberegisters 10, welche in Entsprechung mit dem Lese-Signal 14 variiert, zur Auswahl der Lesecharakteristik SL₂ gesteuert. Dementsprechend wird das Verifikationskriterium der Lesecharakteristik verschärft. Hat die Speicherzelle 7 mit der Verflüchtigung begonnen, so wird nachgewiesen daß die Schwellen spannung V_th der Speicherzelle 7 auf die Schwellenspannung L₃ gesunken ist. Der an dieser Stelle gelesene Datenwert wird in der Halteschaltung 11A gehalten.

Dann wird die Lesecharakteristik SL₂ zur Lesecharakteristik SL₁ geändert, und der Datenwert der Speicherzelle 7 wird zum Gegen stand und des normalen Lesevorgangs, den so genannten "Lesevor gang" (S2) auf der Grundlage der Lesecharakteristik mit dem weniger strengen Kriterium. Der Pegel des durch dieses normale Lesen gelesene Datenwerts wird mit dem durch den Pre-Lesevor gang gelesenen Datenwert verglichen, so daß beurteilt werden kann ob die Pegel miteinander übereinstimmen (S3) oder nicht. Wenn die Speicherzelle 7 begonnen hat sich zu verflüchtigen, unterscheiden sich die Pegel voneinander. In diesem Fall wird eine sogenannte Warnung zur Messung der Verflüchtigung der Speicherzelle 7 ausgeführt (S4). Die EXOR-Schaltung 12 gibt dann einen auf dem Resultat der Messung beruhenden Datenwert aus, und der Datenwert wird in der Halteschaltung 11b gehalten und an den Verflüchtigungsnachweisanschluß 13 ausgegeben. Auf diese Weise kann die Umgebung davon informiert werden, daß die Speicherzelle 7 mit dem Verflüchtigen begonnen hat, bevor eine Schaltung zum Lesen des Datenwerts gesteuert wird. Dementsprech end kann eine externe Einrichtung oder ähnliches von der Abnor malität der Speicherzellen informiert werden, bevor die Daten in der sich verflüchtigenden Speicherzelle fehl-gelesen werden.

Fig. 5 stellt ein Blockdiagramm dar, welches die Anordnung des Hauptabschnitts einer zweiten Ausführungsform der nicht flüch tigen Halbleiterspeichereinrichtung, entsprechend der Erfin dung, zeigt. In dieser Speichereinrichtung wird die Ausgabe einer EXOR Schaltung 12 einem Register 15 zugeführt. Das übrige der Anordnung entspricht der in Fig. 2 gezeigten und deshalb werden gleiche Bezugszeichen verwendet um auf die gleichen Ele mente Bezug zu nehmen. Diese nicht-flüchtige Halbleiterspeicher einrichtung führt eine Warnoperation durch, die der der in Fig. 2 gezeigten ersten Ausführungsform entspricht. Das Ergebnis der Warnoperation, bzw. des Warnvorgangs wird in Register 15 ge speichert. Demzufolge kann eine CPU oder jede andere geeignete Einrichtung den Warnvorgang überprüfen.

Fig. 6 stellt ein Blockdiagramm dar, welches die Anordnung des Hauptabschnitts einer dritten Ausführungsform der nicht flüch tigen Halbleiterspeichereinrichtung, entsprechend der Erfindung, zeigt. In dieser Speichereinrichtung wird die Ausgabe einer EXOR Schaltung 12 einer Halteschaltung 11B zugeführt, welche ein Zurücksetzungssignal 16 ausgibt. Das übrige dieses Aufbaus entspricht dem in Fig. 2 gezeigten, und deshalb werden dieselben Bezugszeichen benutzt um auf dieselben Elemente Bezug zu nehmen. Diese nicht-flüchtige Halbleiterspeichereinrichtung führt eben falls einen Warnvorgang, ähnlich dem der in Fig. 2 gezeigten ersten Ausführungsform, aus. Das Zurücksetzungssignal 16 wird als das Ergebnis des Warnvorgangs ausgegeben, und bestimmt da durch, daß das Benutzen der Speicherzelle unangebracht ist. Dementsprechend können die Fehlfunktion und das außer Kontrolle geraten einer Einrichtung und ähnliches verhindert werden.

Fig. 7 stellt ein Blockdiagramm dar, welches die Anordnung des Hauptabschnitts einer vierten Ausführungsform der nicht flüch tigen Halbleiterspeichereinrichtung, entsprechend der Erfindung, zeigt. Die Ausgabe einer Halteschaltung 11B wird einem Verflüch tigungsnachweisanschluß 13 und einer Adressenhalteschaltung 17 zugeführt. Die Adressenhalteschaltung 17 erhält ein Adressen signal ADR. Der Rest der Anordnung entspricht dem der in Fig. 2 gezeigten, und deshalb werden dieselben Bezugszeichen verwendet um auf dieselben Elemente Bezug zu nehmen. Diese nicht-flüchtige Halbleiterspeichereinrichtung führt ebenfalls einen Warnvorgang, der den der in Fig. 2 gezeigten ersten Ausführungsform ent spricht, durch. Wenn ein, die Verflüchtigung einer Speicher zelle anzeigendes Signal von der EXOR Schaltung 12 zum Halten in der Halteschaltung 11B ausgegeben wird, wird die Adresse der Speicherzelle in der Adressenhalteschaltung 17 gehalten. Dem entsprechend kann die Adresse der Speicherzelle, an der Ver flüchtigung vorliegt, informiert werden.

Fig. 8 stellt ein Blockdiagramm dar, welches die Anordnung des Hauptabschnitts einer fünften Ausführungsform der nicht-flüch tigen Halbleiterspeichereinrichtung, entsprechend der Erfindung zeigt. Diese Ausführungsform schließt eine Speicherzellengruppe 28, einen Leseverstärker 29, einen Dekodierer 30, eine Verflüch tigungsmeßeinheit 31 und einen Pseudo-Adressenzähler 32 ein. Die Speicherzellengruppe 28, der Leseverstärker 29 und der Deko dierer 30 bilden eine nicht-flüchtige Halbleiterspeicherein richtung, ähnlich denen, der zuvor erwähnten Ausführungsform. Die Verflüchtigungsmeßeinheit 31 ist, ähnlich wie in den zuvor erwähnten Ausführungsformen, mit einer EXOR Schaltung 12 ge bildet.

Der Betrieb dieser nicht-flüchtigen Halbleiterspeichereinrich tung wird mit Bezug auf ein, in Fig. 9 gezeigtes, Zeitablaufs diagramm, für jedes Signal, beschrieben. Der Vorgang zur Mes sung der Verflüchtigung einer Speicherzelle wird ähnlich zu dem, der in Fig. 2 gezeigten ersten Ausführungsform, durchgeführt. Fig. 9 (a) zeigt ein Freigabesignal, auf die Speicherzellen gruppe 28 wird zugegriffen, wenn sich das Freigabesignal auf einem niedrigem Pegel befindet; Fig. 9 (b) zeigt ein Gebiets signal zur Auswahl eines Gebiets in der Speicherzellengruppe 28, ein vorbestimmtes Gebiet wird ausgewählt, wenn sich das Gebietssignal auf einem hohen Pegel befindet; Fig. 9 (c) zeigt ein Adressensignal; und Fig. 9 (d) zeigt ein Pre-Lesesteuer signal, der Pre-Lesevorgang wird ausgeführt, wenn sich das Pre-Lesesteuersignal auf einem hohen Pegel befindet. Die Lesecharakteristik, die benutzt wird, während sich das Pre- Lesesteuersignal auf einem hohen Pegel befindet, weist ein strengeres Verifikationskriterium auf, wie dies oben beschrie ben wurde.

In dem in Fig. 9 (c) gezeigen Adressensignal entspricht ein Zeitraum 22 einer Adresse, auf die zugegriffen wird, wenn der Datenwert in einer Speicherzelle normal gelesen wird, und eine Periode 23 entspricht einer lokalen Pseudoadresse der Speicher zellengruppe 28. Im Pre-Lesesteuersignal entspricht ein Zeit raum 24 einem normalen Lesezeitraum, ein Zeitraum 25 entspricht einem Pseudo-Lesezeitraum, ein Zeitraum 26 entspricht einem Pre-Lesezeitraum und ein Zeitraum 27 entspricht einem Ver gleichs-Lesezeitraum.

In der nicht-flüchtigen Halbleiterspeichereinrichtung der fünften Ausführungsform wird beim normalen Lesevorgang der Daten der Speicherzellengruppe 28 ein Zeitraum, der einen Zeitraum zum Zugriff der Speicherzellengruppe 28 ausschließt, d. h., ein freier Zeitraum der Speicherzellengruppe 28, folgen dermaßen genutzt: Der Pseudoadressenzähler 32 gibt eine lokale Pseudoadresse 20 der Speicherzellengruppe 28 aus, wie dies in Fig. 9 (c) gezeigt ist, dadurch wird der Pre-Lesezeitraum 26 und der Vergleichs-Lesezeitraum 27 ausgelöst, wie dies in Fig. 9 (d) gezeigt ist. Dementsprechend wird die Verflüchtigung einer Speicherzelle im vorhinein gemessen. Entsprechend dieser Ausführungsform kann die Verflüchtigung einer Speicherzelle, unter Verwendung von Software, bestimmt werden, ohne daß eine Adresse zweimal gelesen wird und ohne daß der Betriebszyklus des Halbleiterspeichers aufgegeben wird.

Fig. 10 stellt ein Blockdiagramm dar, welches den Aufbau des Hauptabschnitts einer sechsten Ausführungsform der nicht-flüch tigen Halbleiterspeichereinrichtung, entsprechend der Erfin dung, zeigt. In dieser Speichereinrichtung wird einem Verflüch tigungsnachweisregister 34 ein Wartemodussignal 35, zur Akti vierung eines Freigabesignals, entsprechend dem Betrieb einer Einrichtung mit einer niedrigen Betriebsgeschwindigkeit, zuge führt, und der Inhalt des Verflüchtigungsnachweisregisters 34 wird in ein Schieberegister 10 eingegeben. Dem Schieberegister 10 wird ein Zeitgebersignal 36 zur Teilung eines Zeitraums zum Lesen eines Datenwerts in zwei Teile, eine frühere Hälfte und eine spätere Hälfte, zugeführt. Der restliche Teil der Anordnung ist der gleiche wie der in Fig. 2 gezeigte, und dementsprechend werden dieselben Bezugszeichen benützt um auf dieselben Elemente Bezug zu nehmen.

Fig. 11 stellt ein Zeitablaufdiagramm für jedes, der in dieser nicht-flüchtigen Halbleiterspeichereinrichtung verwendeten Sig nale dar. Fig. 11 (a) zeigt ein Freigabesignal, und einen Zeit raum in welchen das, sich auf einem niedrigen Pegel befindende Freigabesignal im Wartemodus, anders als im in Fig. 9 (a) ge zeigten Fall, verlängert wird. Fig. 11 (b) zeigt ein Adressen signal und Fig. 11 (c) zeigt ein Pre-Lesesteuersignal. Die frühere Hälfte des Freigabesignals entspricht dem Pre-Lesezeit raum 26, die spätere Hälfte davon entspricht einem normalen Lesezeitraum 27. Fig. 11 (d) zeigt einen, von einer Speicher zelle gelesenen Datenwert. In der früheren Hälfte eines Zeit raums zum Zugriff einer Speicherzelle, wird der Datenwert der Speicherzelle über den Pre-Lesevorgang ausgegeben, in der spä teren Hälfte des Zeitraums wird der Datenwert über einen nor malen Lesevorgang ausgegeben. Die so gelesenen Datenwerte wer den miteinander verglichen.

Beim Zugriff einer Speicherzelle, wird die nicht-flüchtige Halbleiterspeichereinrichtung dieser Ausführungsform, beim Ein treten in den Verflüchtigungsmeßmodus im Wartemodus betrieben. Dann wird der Zeitraum, in dem sich das Freigabesignal auf einem niedrigen Pegel befindet, wie in (a) in Fig. 11 (a) ge zeigt verlängert. In der früheren Hälfte dieses verlängerten Zeitraums wird die Speicherzelle pre-gelesen, und der Datenwert wird auf der Grundlage einer Lesecharakteristik mit einem strengerem Kriterium gelesen. In der späteren Hälfte wird der Datenwert auf der Grundlage einer anderen Lesecharakteristik mit einem weniger strengem Kriterium gelesen. Die so gelesenen Datenwerte werden miteinander verglichen. Dementsprechend be steht keine Notwendigkeit, eine Adresse zur Messung der Ver flüchtigung einer Speicherzelle zweimal aufeinanderfolgend zu lesen.

Fig. 12 stellt ein Blockdiagramm dar, welches die Anordnung eines Hauptabschnitts einer siebten Ausführungsform der nicht flüchtigen Halbleiterspeichereinrichtung, entsprechend der Erfindung, zeigt. Eine Halteschaltung 11B gibt ein MPU Modus- Signal 37 aus, wodurch die Verflüchtigung einer Speicherzelle gemessen und der Halbleiterspeichereinrichtung in einen MPU Modus verschoben wird. Die übrigen Teile der Anordnung sind die gleichen wie die der in Fig. 2 gezeigten, und dementsprechend werden dieselben Bezugszeichen verwendet um auf dieselben Ele mente Bezug zu nehmen.

Der Betrieb dieser nicht-flüchtigen Halbleiterspeichereinrich tung wird nun mit Bezug auf ein, in Fig. 13 gezeigtes Ablauf diagramm, welches den Betriebsablauf zeigt, beschrieben. Der Datenwert einer Speicherzelle wird in der zuvor erwähnten Weise pre-gelesen (S1) und der Datenwert wird normal gelesen (S2). Der Pegel des, auf der Grundlage einer Lesecharakteristik mit einem strengeren Kriterium pre-gelesenen Datenwert wird mit dem Pegel des auf der Grundlage einer anderen Lesecharakteristik mit einem weniger strengem Kriterium gelesenen Datenwerts ver glichen (S3). Wird geurteilt, daß die Pegel nicht übereinstimmen (S3: N0), so gibt die Halteschaltung 11B daß MPU-Modus-Signal 37 aus (S14). Auf diese Weise kann die Halbleiterspeicherein richtung in den MPU-Modus gesetzt werden, wenn die Verflüchti gung einer Speicherzelle nachgewiesen wird.

Fig. 14 stellt ein Blockdiagramm dar, welches den Aufbau des Hauptabschnitts einer ersten Ausführungsform einer Halbleiter einrichtung zeigt, in welcher die nicht-flüchtige Halbleiter speichereinrichtung der Erfindung eingeschlossen ist. Eine integrierte Halbleiterschaltung 38, in welcher die nicht-flüch tige Halbleiterspeichereinrichtung der Erfindung eingeschlossen ist, ist mit einem fernen ROM 39 verbunden. Wenn auf eine, in der integrierten Halbleiterschaltung 38 eingeschlossene Speicherzelle zugegriffen wird und die Verflüchtigung dieser Speicherzelle nachgewiesen wird, bestimmt die Halbleiterein richtung, daß die Speicherzelle eine geringe Verläßlichkeit aufweist und beendet die Nutzung der eingeschlossenen Speicher zelle. Dann wird die integrierte Halbleiterschaltung 38 in den MPU Modus verschoben, wodurch auf den externen ROM 39, der ex tern für Notfälle bereitgestellt ist, zugegriffen wird. Dement sprechend wird die Halbleitereinrichtung entsprechend des, im externen ROM 39 vorhandenen Programms betrieben. Dementsprech end kann die Fehlfunktion und das außer Kontrolle beraten der Einrichtung und ähnlichem, das ansonsten durch die Verflüch tigung der Speicherzelle in der integrierten Halbleiterschal tung 38 verursacht werden kann, im voraus sicher verhindert.

Fig. 15 stellt ein Blockdiagramm dar, welches den Aufbau des Hauptabschnitts der zweiten Ausführungsform der Halbleiterein richtung, in welcher die nicht-flüchtige Halbleiterspeicherein richtung der Erfindung eingeschlossen ist, zeigt. Diese Halb leitereinrichtung weist eine Speicherzellengruppe 28, einen Leseverstärker 29, eine Verflüchtigungsmeßeinheit 31 und einen Dekodierer 30 auf. Ein, von der Speicherzellengruppe 28 ge lesener Grund von der Verflüchtigungsmeßeinheit 31 ausgegebener Datenwert sowie ein RAM-Schreibsignal 45 werden in einem RAM 40 eingegeben. Ein, von einem Defekteadressehaltekomparator 41, der eine Adresse 20 erhält, ausgegebenes RAM Freigabesignal 42 wird für den RAM 40 in den Dekoder 30 eingegeben. Ein Speicher sperrsignal 43 wird für die Speicherzellengruppe 28 in den anderen Dekoder 30 eingegeben. Ein, die die Verflüchtigung an gebendes Signal, welches von der Verflüchtigungsmeßeinheit 31 ausgegeben wird, wird in den Defekteadressehaltekomparator 41 eingegeben. Der Dekoder 30 der Speicherzellengruppe 28 erhält die Adresse 20.

Wenn in der Halbleitereinrichtung mit dem oben erwähnten Aufbau die Verflüchtigung einer Speicherzelle in der Speicherzellen gruppe 28 nachgewiesen wird, wird die Adresse der Speicherzelle, an der Verflüchtigung vorliegt, zu einer Adresse im RAM 40 ge ändert und ein, von der Speicherzellengruppe 28 auf der Grund lage einer Lesecharakteristik mit einem weniger strengem Kriterium gelesener Datenwert im RAM 40 gespeichert. Insbeson dere wird das RAM-Schreibsignal 45 aktiviert, wenn die Verflüch tigungsmeßeinheit 31 die Verflüchtigung einer Speicherzelle mißt, wodurch der, von der Speicherzellengruppe 28 gelesene Datenwert 44 in den RAM 40 geschrieben wird. Der Defekteadres senhaltekomparator 41 hält die Adresse der Speicherzelle, an der Verflüchtigung vorliegt. Wenn dann das nächste Mal auf die selbe Adresse zugegriffen wird, wird diese Adresse mit der ge haltenen Adresse verglichen. Stimmt die Adresse, auf die zuge griffen wird, mit der Adresse der Speicherzelle, an der Ver flüchtigung vorliegt, überein wird das RAM-Freigabesignal 42 und ein Sperrsignal 43 aktiviert. Dementsprechend wird anstelle auf die Speicherzellengruppe 28, auf den RAM 40 zugegriffen und der, von der Speicherzellengruppe 28 gelesene Datenwert 44 in den RAM 40 geschrieben. Auf diese Weise werden Datenwerte 44, die von der Speicherzelle, an der Verflüchtigung vorliegt, gelesen werde in den RAM 40 geschrieben. Dementsprechend kann ein gegenwärtig ausgeführtes Programm weiter ausgeführt werden.

Fig. 16 stellt ein Blockdiagramm dar, welches die Anordnung des Hauptabschnitts einer dritten Ausführungsform der Halbleiter einrichtung, in welcher die nicht-flüchtige Halbleiterspeicher einrichtung der Erfindung eingeschlossen ist, zeigt. Diese Halbleitereinrichtung weist eine Speicherzellengruppe 28, einen Dekodierer 30, eine Verflüchtigungsmeßeinheit 31, eine Schreib einheit 46, eine Schreibdatenhalteschaltung 47, eine Verflüch tigungsadressenhalteschaltung 48, Umschaltschaltungen SW₁, SW₂, SW₃ und SW₄, Inverter I₁ und I₂ und eine OR-Schaltung OR auf. Die Schreibeinheit 46 wird zum Schreiben mit einer Versorgungs spannung 50 versorgt. Ein, in die Speicherzellengruppe 28 zu schreibender Datenwert 44 wird an die Schreibeinheit 46 über die Umschaltschaltung SW₁ eingegeben. Ein Datenwert in der Schreibdatenhalteschaltung 47 wird über die Umschaltschaltung SW₂ in die Schreibeinheit 46 eingegeben.

Ein von der Verflüchtigungsmeßeinheit 31 ausgegebenes Verflüch tigungsnachweissignal 51 wird an die Schreibdatenhalteschaltung 47, die Verflüchtigungsadressenhalteschaltung 48 und die Um schaltschaltungen SW₂ und SW₄ und weiterhin, über den Inverter II an die Umschaltschaltung SW₁ und über den Inverter I₂ an die Umschaltschaltung SW₃ sowie an einen Eingabeanschluß der OR- Schaltung OR gegeben. Der andere Eingabeanschluß der OR-Schal tung OR erhält ein Schreibsignal 47, die Ausgabe der OR-Schal tung OR wird an die Schreibeinheit 46 gegeben. Ein Adressen datenwert der Verflüchtigungsadressenhalteschaltung 48 wird über die Umschaltschaltung SW₃ in den Dekodierer 30 eingegeben. Über die Umschaltschaltung SW₄ wird eine Adresse 20 in den Dekodierer 30 eingegeben.

Im folgenden wird der Betrieb der Halbleitereinrichtung be schrieben. Der Vorgang zur Messung der Verflüchtigung einer Speicherzelle wird in der gleichen Weise wie in der, in Fig. 2 gezeigten nicht-flüchtigen Halbleiterspeichereinrichtung aus geführt. Die Schreibdatenhalteschaltung 47 hält einen normalen Datenwert der Speicherzelle, an der Verflüchtigung vorliegt, und die Adresse der Speicherzelle, an der Verflüchtigung vor liegt, wird in der Verflüchtigungsadressenhalteschaltung 48 ge halten. Wird die Verflüchtigung einer Speicherzelle festge stellt, so gibt die Verflüchtigungsmeßeinheit 31 das Verflüch tigungsnachweissignal 51 aus. Die Umschaltschaltungen SW₂ und SW₄ werden dann beide eingeschaltet und der Datenwert der Schreibdatenhalteschaltung 47 wird, ungeachtet des Pegels des Schreibsignals 49, in die Speicherzelle der Speicherzellengruppe 28, an der Verflüchtigung vorliegt, durch das Anlegen der zum Schreiben erforderlichen Versorgungsspannung 50 zurückge schrieben. An dieser Stelle wird der, im normalen Datenschreib vorgang verwendete Datenwert 44 abgeschnitten, da die Umschalt schaltung SW₁ ausgeschaltet ist und der Datenwert 44 dement sprechend nicht in die Speicherzellengruppe 28 geschrieben wird.

Um auf diese Weise einen Datenwert in die Speicherzellengruppe 28 zu schreiben, ist eine hohe Spannung (12,5 V) erforderlich. Viele elektrische Vorrichtungen, die eine solche Halbleiter einrichtung verwenden, benützen eine solche hohe Spannung, und deshalb kann diese höhe Spannung zum Schreiben der Daten ver wendet werden. Dementsprechend kann selbst beim Auftreten der Verflüchtigung in einer Speicherzelle ein Datenwert der Schreib datenhalteschaltung 47 statt dessen zugeführt werden, wodurch es einem gegenwärtig ausgeführten Programm ermöglicht wird weiter hin ausgeführt zu werden.

Fig. 17 stellt ein Blockdiagramm dar, welches den Aufbau des Hauptabschnitts einer vierten Ausführungsform der Halbleiter einrichtung, in welcher die nicht-flüchtige Halbleiterspeicher einrichtung der Erfindung eingeschlossen ist, zeigt. Einem, eine Adresse 20 erhaltendem Komparator 53, wird von einer Ver flüchtigungsadressenhalteschaltung 48 ein Adressenwert und von einer Verflüchtigungsmeßeinheit 31 ein Verflüchtigungsnachweis signal 51 zugeführt. Ein von dem Komparator 53 ausgegebenes Speersignal 54 wird in einen Dekodierer 30 eingegeben und ein ebenfalls von dem Komparator 53 ausgegebenes Freigabesignal 55 wird in einem Reservespeicher 52 eingegeben. Die übrigen Teile dieser Anordnung die in der, in Fig. 16 gezeigten, und deshalb werden dieselben Bezugszeichen verwendet, um auf dieselben Ele mente Bezug zu nehmen.

Der Betrieb einer Halbleitereinrichtung mit dem zuvor erwähnten Aufbau wird nun beschrieben. Der Vorgang zur Messung der Ver flüchtigung einer Speicherzelle wird wie oben beschrieben aus geführt. Während, in der in Fig. 16 gezeigten Halbleiterein richtung der Datenwert in eine Speicherzelle, an der Verflüch tigung vorliegt, zurückgeschrieben wird, wird in dieser Halb leitereinrichtung der Datenwert in den Reservespeicher 52 zu rückgeschrieben.

Die normalen Daten der Speicherzelle, an der Verflüchtigung vor liegt, wird in der Schreibdatenhalteschaltung 47 gehalten, und die Adresse der Speicherzelle, an der Verflüchtigung vorliegt, wird in der Verflüchtigungsadressenhalteschaltung 48 in der gleichen Weise wie in der, in Fig. 16 gezeigten, Halbleiterein richtung, gehalten.

Die Adresse der Verflüchtigungsadressenhalteschaltung 48, in der die Adresse einer Speicherzelle, an der Verflüchtigung vor liegt, gehalten wird, wird mit einer extern zugeführten Adresse 20 verglichen. Stimmen diese beiden Adressen miteinander über ein, so werden sowohl das Sperrsignal 54 als auch das Freigabe signal 55 aktiviert, so daß anstelle der Speicherzellengruppe 28 der Reservespeicher 52 ausgewählt wird. Beim Schreiben des Datenwerts 44, wird die Umschaltschaltung SW₁ in Reaktion auf das Verflüchtigungsnachweissignal 51 ausgeschaltet, so daß nicht die Speicherzellengruppe 28 sondern der Reservespeicher 52 ausgewählt wird. Dementsprechend wird der Datenwert in den Reservespeicher 52, der keine, durch Verflüchtigung verursachte defekten Speicherzellen aufweist, geschrieben. Weiterhin kann die Adresse der Speicherzelle, an der Verflüchtigung vorliegt, in einem nicht-flüchtigem ROM, wie z. B. einem Flash-Speicher gespeichert werden. In diesem Fall kann der Datenwert sogar dann wieder verwendet werden, wenn die Versorgungsspannung ein mal ausgeschaltet war, wodurch die ständige Nutzung der Daten realisiert wird.

Fig. 18 stellt ein Blockdiagramm dar, welches den Aufbau des Hauptabschnitts einer fünften Ausführungsform der Halbleiter einrichtung, in welcher die nicht-flüchtige Halbleiterspeicher einrichtung der Erfindung eingeschlossen ist, zeigt. Ein Daten wert einer Schreibdatenhalteschaltung wird über eine Umschalt schaltung SW₅ einem Eingabeanschluß einer Umschaltschaltung SW₁ zugeführt. Ein Komparator 53, der eine Adresse 20 sowie einen Adressenwert, der in einer Verflüchtigungsadressenhalteschal tung 48 gehalten wird erhält, gibt ein Freigabe Signal 55 aus, wenn die erhaltenen Adressen miteinander übereinstimmen. Das Freigabe Signal 55 wird der Umschaltschaltung SW₅ und ebenso, über einen Inverter I₁ der Umschaltschaltung SW₁ zugeführt. Die übrigen Teile der Anordnung sind dieselben wie die der Halblei tereinrichtung, die in Fig. 17 gezeigt ist, mit Ausnahme des Reservespeichers 52, deshalb werden dieselben Bezugszeichen ver wendet um auf dieselben Elemente Bezug zu nehmen.

Im folgenden wird der Betrieb der Halbleitereinrichtung be schrieben. Der Vorgang zur Messung der Verflüchtigung einer Speicherzelle in der Speicherzellengruppe 28 wird wie in der vorher beschriebenen Art und Weise ausgeführt. Der normale Datenwert einer Speicherzelle, an der Verflüchtigung vorliegt, wird in der Schreibdatenhalteschaltung 47 gehalten und die Adresse der Speicherzelle, an der Verflüchtigung vorliegt, wird in der Verflüchtigungsadressenhalteschaltung 48 gehalten. Der Adressenwert in der Verflüchtigungsadressenhalteschaltung 48 wird mit der Adresse 20 der Speicherzellengruppe 28 durch den Komparator 53 verglichen. Stimmen diese Adressen miteinander überein, so wird das Freigabe Signal 55 aktiviert. Dann wird die Umschaltschaltung SW₁ ausgeschaltet und die Umschaltschal tung SW₅ eingeschaltet. Als Ergebnis davon, wird nicht der Datenwert in der Speicherzellengruppe 28 ausgegeben sondern statt dessen der Datenwert in der Schreibdatenhalteschaltung 47.

Dementsprechend kann ein gegenwärtig ausgeführtes Programm weiter kontinuierlich ausgeführt werden. Desweiteren kann ein nicht-flüchtiger ROM, wie z. B. ein Flash-Speicher als Schreib datenhalteschaltung 47 und Verflüchtigungsadressenhalteschal tung 48 verwendet werden. In diesem Fall können Daten sogar dann wieder verwendet werden, wenn die Versorgungsspannung einmal abgeschalten war, wodurch die dauernde Nutzung der Daten realisiert wird.

Claims

1. Nicht flüchtige Halbleiterspeichereinrichtung, in der ein Datenwert in einer Speicherzelle (7) durch die Verstärkung des Datenwerts unter Verwendung eines Leseverstärkers gelesen wird, mit:
einer Charakteristikveränderungseinrichtung (9) zur Veränderung einer Lesecharakteristik des Leseverstärkers; und
eine Verflüchtigungsmeßeinrichtung zum Messen der Verflüchti gung einer Speicherzelle durch den Vergleich des Pegels eines vor der Veränderung der Lesecharakteristik gelesenen Datenwerts mit dem Pegel eines, nach der Veränderung der Lesecharakteristik gelesenen Datenwerts.

2. Nicht flüchtige Halbleiterspeichereinrichtung nach An spruch 1, die weiterhin einen Anschluß (13) zur Ausgabe eines, von der Verflüchtigungsmeßeinrichtung ermittelten Meßergeb nisses aufweist.

3. Nicht flüchtige Halbleiterspeichereinrichtung nach einem Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Charak teristikveränderungseinrichtung (9) zwei in Serie geschaltete Transistoren aufweist.

4. Nicht flüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Verflüchtigungsmeßeinrichtung eine EXOR Schaltung (12) zur Beurteilung, ob der Pegel des vor der Veränderung der Lesecharakteristik gelegenen Datenwerts mit dem Pegel des nach der Veränderung der Lesecharakteristik ge lesenen Datenwerts übereinstimmt, aufweist.

5. Nicht flüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4, die weiterhin ein Register (15) zum Er halten und Speichern eines Meßergebnisses aufweist, welches durch die Verflüchtigungsmeßeinrichtung ermittelt wird.

6. Nicht-flüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 5, die weiterhin eine Einrichtung zur Aus gabe eines Zurücksetzungssignals (16) in Entsprechung mit einem, von der Verflüchtigungsmeßeinrichtung erhaltenen Meß ergebnisses aufweist.

7. Nicht-flüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 6, die weiterhin eine Adressenhalteschaltung (17) zum Halten der Adresse der Speicherzelle, von welcher der Datenwert gelesen wird, aufweist.

8. Nicht-flüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 7, die weiterhin einen Pseudo-Adressenzähler (32) zur Ausgabe einer lokalen Pseudo-Adresse der Speicherzelle aufweist, wobei ein Datenwert während eines Zeitraums, der einen Zeitraum zum normalen Lesen des Datenwerts aus der Speicherzelle ausschließt, zweimal in einer Adresse gelesen wird.

9. Nicht-flüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 8, die weiterhin ein Register (34) zur Speicherung eines Datenwerts zur Versetzung der nicht-flüch tigen Halbleiterspeichereinrichtung in einen Verflüchtigungs meßmodus, in weichem die Verflüchtigung einer Speicherzelle gemessen wird, wobei ein invertierender Zeitraum eines Frei gabesignals, zur Freigabe des Lesens des Datenwerts aus der Speicherzelle, im Verflüchtigungsmeßmodus verlängert wird.

10. Nicht-flüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 9, die weiterhin Einrichtungen zur Ausgabe eines Signals (37) zur Steuerung einer Steuereinheit (MPU) in Entsprechung mit einem, durch die Verflüchtigungsmeßeinrichtung ermittelten Meßergebnisses, aufweist.

11. Eine Halbleitereinrichtung mit:
nicht-flüchtiger Halbleiterspeichereinrichtung, in der ein Datenwert in einer Speicherzelle (7) durch die Verstärkung des Datenwerts unter Verwendung eines Leseverstärkers (29) gelesen wird, wobei die nicht-flüchtige Halbleiterspeichereinrichtung aufweist:
eine Charakteristikveränderungseinrichtung (9) zur Veränderung einer Lesecharakteristik des Leseverstärkers; und
eine Verflüchtigungsmeßeinrichtung (31) zur Messung der Ver flüchtigung einer Speicherzelle durch den Vergleich eines Datenwerts, der vor der Veränderung der Lesecharakteristik ge lesen wird, mit dem Pegel eines Datenwerts der nach der Verän derung der Lesecharakteristik gelesen wird; und
eine Speichereinheit (28) zum Speichern der Daten, die vor und nach der Veränderung der Lesecharakteristik gelesen wurden.

12. Halbleiterspeichereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß eine Steuereinheit, die gemäß der gelesenen Daten gesteuert wird, gemäß den in der Speichereinheit (28) ge speicherten Daten gesteuert wird, wenn die Verflüchtigung einer Speicherzelle (7) festgestellt wird.

13. Halbleitereinrichtung nach einem der Ansprüche 11 oder 12, dadurch gekennzeichnet, daß der Datenwert von der Speicherein heit (28) so gelesen wird, daß ein gegenwärtig ausgeführtes Programm weiterhin ausgeführt wird, wenn die Verflüchtigung der Speicherzelle festgestellt wird.

14. Halbleiterspeichereinrichtung mit:
eine nicht-flüchtige Halbleiterspeichereinrichtung in der ein Datenwert in einer Speicherzelle (7) durch die Verstärkung des Datenwerts unter Verwendung eines Leseverstärkers (29) gelesen wird, wobei die nicht-flüchtige Halbleiterspeichereinrichtung aufweist:
Charakteristikveränderungseinrichtungen (9) zur Veränderung einer Lesecharakteristik des Leseverstärkers; und
Verflüchtigungsmeßeinrichtungen zur Messung der Verflüchtigung einer Speicherzelle durch den Vergleich des Pegels eines Daten werts, der vor der Veränderung der Lesecharakteristik gelesen wird mit dem Pegel eines Datenwerts der nach der Veränderung der Lesecharakteristik gelesen wird;
eine Datenhalteschaltung (47) zum Halten eines Datenwerts, der in eine Speicherzelle geschrieben werden soll; und
eine Adressenhalteschaltung (48) zum Halten der Adresse einer Speicherzelle, an der Verflüchtigung vorliegt.

15. Halbleitereinrichtung nach Anspruch 14, die weiterhin auf weist:
eine Schreibeinrichtung (46) zum Rückschreiben des Datenwerts der Datenhalteschaltung (47) in die Speicherzelle (47), an der Verflüchtigung vorliegt, wenn die Verflüchtigung festgestellt wird.

16. Halbleitereinrichtung nach einem der Ansprüche 14 oder 15, die weiterhin aufweist:
einen Reservespeicher (52) zum Speichern eines Datenwerts; und Schreibeinrichtungen (46) zum Schreiben der Daten, die in der Datenhalteschaltung (47) gehalten werden in den Reservespeicher (52), wenn die Verflüchtigung der Speicherzelle festgestellt wird.

17. Halbleitereinrichtung nach einem der Ansprüche 14 bis 16, die weiterhin aufweist:
einen Komparator (53) zum Vergleichen der Adresse, die in der Adressenhalteschaltung gehalten wird, mit einer extern einge gebenen Adresse; und
eine Ausgabeinrichtung zur Ausgabe des Datenwerts in der Daten halteschaltung (47) in Entsprechung mit einem, durch den Kompa rator ermittelten Vergleichsergebnisses, an die Umgebung.