DE102008034503B4 - Datenhalteüberwachungseinrichtung - Google Patents

Datenhalteüberwachungseinrichtung Download PDF

Info

Publication number
DE102008034503B4
DE102008034503B4 DE102008034503.2A DE102008034503A DE102008034503B4 DE 102008034503 B4 DE102008034503 B4 DE 102008034503B4 DE 102008034503 A DE102008034503 A DE 102008034503A DE 102008034503 B4 DE102008034503 B4 DE 102008034503B4
Authority
DE
Germany
Prior art keywords
voltage
memory cell
test
cell
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008034503.2A
Other languages
English (en)
Other versions
DE102008034503A1 (de
Inventor
Wolf Allers
Michael Bollu
Thomas Nirschl
Jan Otterstedt
Christian Peters
Michael Bernhard Sommer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008034503A1 publication Critical patent/DE102008034503A1/de
Application granted granted Critical
Publication of DE102008034503B4 publication Critical patent/DE102008034503B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Datenhalteüberwachungseinrichtung (100) für eine Speicherzelle (140) zum Durchführen eines Schwache-Zelle-Tests, die folgende Merkmale umfasst:
eine Spannungsquelle, die angepasst ist, um eine auswählbare Spannung (145, 155) an die Speicherzelle (140) zu liefern, wobei die auswählbare Spannung eine Lesespannung (145) und eine Testspannung (155) umfasst, wobei die Testspannung (155) höher ist als die Lesespannung (145); und
einen Spannungskomparator (150), der angepasst ist, um eine Spannung der Speicherzelle (140) mit einer Referenzspannung (165) zu vergleichen, nach der Bereitstellung der auswählbaren Spannung an die Speicherzelle (140),
wobei die Speicherzelle (140) den Schwache-Zelle-Test besteht, wenn die Speicherzellenspannung, die zumindest teilweise durch die Testspannung (155) erzeugt wurde, im Wesentlichen gleich der Referenzspannung (165) ist und den Schwache-Zelle-Test nicht besteht, wenn die Speicherzellenspannung, die zumindest teilweise durch die Testspannung (155) erzeugt wurde, nicht im Wesentlichen gleich der Referenzspannung ist,
wobei die Daten, die in der Speicherzelle (140) gespeichert sind, neu geschrieben werden, wenn die Speicherzelle den Schwache-Zelle-Test nicht besteht.

Description

  • Die Erfindung bezieht sich allgemein auf Halbleiterspeicher, und insbesondere auf ein System und Verfahren zum Überwachen von Speicherinhalt einer Speicherzelle.
  • Ein Speichertyp verwendet ein Phasenänderungsmaterial, das bei einer Anwendung elektrisch geschaltet werden kann zwischen amorphen und kristallinen Zuständen, oder zwischen unterschiedlichen erfassbaren Zuständen über das gesamte Spektrum zwischen vollständig amorphen und vollständig kristallinen Zuständen.
  • Der Betrieb eines Phasenänderungsspeichers (PCM; PCM = phase change memory) basiert auf einer Widerstandsänderung, die durch unterschiedliche Zustände des Phasenänderungsmaterials bewirkt wird. Typische Materialien, die für das Phasenänderungsmaterial geeignet sind, umfassen, sind aber nicht beschränkt auf, verschiedene Chalkogenidgläser, wie z. B. GeSbTe. Die Vorteile von Phasenänderungsspeichern umfassen hohen Schreibdurchsatz und Einzelbit-Zufallsschreibzugriff.
  • Wenn der Speicher entweder in einem kristallinen, halbkristallinen, amorphen oder halbamorphen Zustand eingestellt ist, der einen jeweiligen Widerstandswert aufweist, wird dieser Zustand beibehalten, bis derselbe neu programmiert wird, selbst wenn die Leistung entfernt wird. Der Zustand wird beibehalten, weil der programmierte Widerstand eine Phase oder einen physikalischen Zustand des Materials (z. B. kristallin oder amorph) darstellt. Der Zustand der Phasenänderungsmaterialien ist somit im Allgemeinen nicht flüchtig.
  • Ein erster Niedrigwiderstandszustand, d. h. ein kristalliner Zustand oder halbkristalliner Zustand, wird dadurch erreicht, dass eine niedrige Leistung an den Speicher angelegt wird, im Vergleich zu dem zweiten Zustand, d. h. einem amorphen Zustand oder halbamorphen Zustand, wo ein hoher Leistungspuls verwendet wird, um das Material in einen amorphen Zustand zu schmelzen und abzuschrecken. Es ist möglich, die Zelle durch Anlegen mittlerer Leistungspegel in Zustände mit mittlerem Pegel zu programmieren.
  • Aus der US 2006/0198183 A1 ist ein Testverfahren für Speicherzellen bekannt, bei dem eine Testspannung an eine Speicherzelle angelegt wird, um zu überprüfen, ob die Speicherzelle die Belastung aushält. Wenn dies nicht der Fall ist, wird festgestellt, dass die Speicherzelle defekt ist.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Datenhalteüberwachungseinrichtung und ein Verfahren zum Überwachen von Datenerhaltung in einer Speicherzelle mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch eine Datenhalteüberwachungseinrichtung gemäß Anspruch 1 sowie ein Verfahren gemäß Anspruch 11 gelöst.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf beiliegende Zeichnungen näher erläutert. Es zeigen:
    • 1 ein schematisches Diagramm einer Datenhalteüberwachungseinrichtung gemäß einem Ausführungsbeispiel der Erfindung;
    • 2 ein Flussdiagramm, das einen Schreibverifikationstest gemäß einem Ausführungsbeispiel der Erfindung zeigt;
    • 3 ein Flussdiagramm, das einen Hintergrundspeichertest gemäß einem Ausführungsbeispiel der Erfindung zeigt; und
    • 4 ein Flussdiagramm, das einen Vordergrundspeichertest gemäß einem Ausführungsbeispiel der Erfindung zeigt.
  • Phasenänderungsspeicherzellen werden typischerweise gelesen, ohne eine Zustandsänderung der Speicherzelle auszulösen. Ein Problem bei Phasenänderungsspeicher ist die Lesestörung und Datenverlust für Speicherzellen, die in dem amorphen Zustand sind, aufgrund der Kristallisation des Phasenänderungsmaterials bei erhöhten Temperaturen. Phasenänderung tritt auf, wenn der Schwellenstrom an der Schwellenwertspannung der Speicherzelle überschritten wird. Als Folge kann der Lesestrom begrenzt werden, um ein Auslösen einer Zustandsänderung der Speicherzelle zu vermeiden. Das Begrenzen des Lesestroms auf weniger als den Schwellenwertstrom reduziert jedoch die Leistungsfähigkeit. Die Verwendung eines höheren Stroms, während die angelegte Spannung auf weniger als die Schwellenwertspannung begrenzt wird, führt dazu, dass die Speicherzelle gegenüber Schwankungen in der Schwellenwertspannung empfindlich ist. Ein solcher Lösungsansatz kann den Spielraum reduzieren und eine Zustandsänderung der Speicherzelle unbeabsichtigt auslösen, was möglicherweise bewirkt, dass sich die Zelle ändert (Lesestörung) oder falsch gelesen wird (sich nicht wiederholender „weicher Fehler“). Um Lesestörung im PCMs zu reduzieren, sollte eine PCM-Zelle neu geschrieben werden, falls dieselbe in dem Prozess der Bewegung von dem amorphen Zustand zu dem kristallinen Zustand ist, oder falls sich dieselbe zwischen halbkristallinen Zuständen bewegt.
  • In einem typischen PCM variiert der Widerstand jeder PCM-Zelle basierend auf seinem Zustand, und reicht allgemein von 100 KQ in dem kristallinen Zustand zu 1 MΩ in dem amorphen Zustand. Die Anzahl von einzelnen Widerstandswerten, die jeder PCM-Zelle zugewiesen sind, bestimmt die Anzahl von Zuständen, die eine bestimmte PCM-Zelle hat. Da der Widerstand der PCM-Zelle variiert, variiert eine Spannung auf einer Datenleitung, die durch die Lesespannung für die PCM-Zelle bewirkt wird. Während einer erhöhten Umgebungstemperatur ist der Widerstand der PCM-Zelle auf einen amorphen Zustand reduziert, was zu einem erhöhten Strom durch die PCM-Zelle führt; entsprechend steigt die Temperatur des Phasenänderungsmaterials, wodurch die Kristallisation verstärkt wird. Daher beschleunigt die Verwendung einer stärkeren Lesespannung die Lesestörung. Eine PCM-Zelle, die nahe daran ist, ihre gespeicherten Informationen zu verlieren, kann erfasst werden durch Lesen von Daten von der PCM-Zelle mit einer Standardspannung, Messen der Datenleitungsspannung und nachfolgendes Vergleichen der Datenleitungsspannung bei einer stärkeren Lesespannung. Alternativ kann eine solche PCM-Zelle erfasst werden durch Lesen der Daten mit einer stärkeren Lesespannung und Vergleichen der Spannung auf der Datenleitung mit einer Referenzspannung.
  • B Datenhalteüberwachungseinrichtung
  • 1 zeigt eine Datenhalteüberwachungseinrichtung 100 gemäß einem Ausführungsbeispiel der Erfindung. Wie es gezeigt ist, umfasst die Datenhalteüberwachungseinrichtung 100 eine Speicherzelle 140. Obwohl nur eine einzelne Speicherzelle 140 gezeigt ist, kann die Datenhalteüberwachungseinrichtung 100 an ein Speicherarray jeder Größe angelegt werden. Um Daten in einer Speicherzelle 140 zu lesen, wird eine Lesespannung 145 über den Schalter 130, die Klemmschaltung 120 und den Schalter 160 an die Datenleitung 135 angelegt. Eine Spannung, die an dem Knoten 170 gemessen wird, stellt die Daten dar, die in der Speicherzelle 140 gespeichert sind. Die Klemmschaltung 120 hat zwei Eingänge, wobei ein erster Eingang die Lesespannung ist, ein zweiter Eingang eine Spannung von der Datenleitung 135 über eine Rückkopplung 125 ist. Bei einem Ausführungsbeispiel ist die Rückkopplungsspannung typischerweise 450 mV bis 500 mV. Wenn sich die Temperatur des Geräts erhöht, entweder aufgrund des Betriebs oder der Umgebung, verringert sich die Spannung, die benötigt wird, um die Daten in der Speicherzelle 140 zu lesen, aufgrund des sich verringernden Widerstands der Speicherzelle 140.
  • Die Speicherzelle 140 ist durch Anlegen eines elektrischen Signals an die Datenleitung 135 in einen von zumindest zwei Speicherzuständen programmierbar. Das elektrische Signal ändert die Phase des Speichermaterials zwischen einem im Wesentlichen kristallinen Zustand und einem im Wesentlichen amorphen Zustand. Wie es oben angemerkt wurde, ist der elektrische Widerstand der Speicherzelle 140 in dem im Wesentlichen amorphen Zustand größer als der Widerstand der Speicherzelle in dem im Wesentlichen kristallinen Zustand.
  • B1 Datenschreiben
  • Um Daten in die Speicherzelle 140 zu schreiben, kann die Phase der Speicherzelle 140 durch die Stromquelle 110 geändert werden, die einen hohen Strom liefert, der zu einer Erwärmung der Speicherzelle 140 führt. Bei einigen Anwendungen beträgt der hohe Strom etwa 2 mA. Der Strom schmilzt zumindest einen Teil des Phasenänderungsmaterials und wenn der Strom entfernt wird, fällt die Temperatur schnell und der geschmolzene Abschnitt des Materials härtet in dem amorphen Zustand mit einem höheren Widerstand.
  • Alternativ können Daten dadurch in die Speicherzelle 140 geschrieben werden, dass die Stromquelle 110 einen niedrigen Strom anlegt, der das Phasenänderungsmaterial mit Energie versorgt, so dass es dem Phasenänderungsmaterial ermöglicht wird, sich selbst in einem kristallineren Zustand anzuordnen, der einen geringeren Widerstand aufweist. Bei einigen Anwendungen beträgt der niedrige Strom etwa 1,2 mA.
  • Es sollte angemerkt werden, dass Wärme allein dazu beiträgt, den Zustand der Speicherzelle zu ändern.
  • B2 Schwache-Zelle-Test
  • Um die Integrität der Speicherzelle 140 zu verifizieren, führt die Datenhalteüberwachungseinrichtung 100 einen Schwache-Zelle-Test durch. Der Schwache-Zelle-Test bestimmt, ob in der zu testenden Speicherzelle 140 ein niedrigerer als erwarteter Widerstand vorliegt. Falls ein niedrigerer Widerstand vorliegt, fließt ein höherer Strom durch die Zelle und die Zelle besteht den Schwache-Zelle-Test nicht. Bevor ein Schwache-Zelle-Test durchgeführt wird, wird der Inhalt (Zustand) der Speicherzelle 140 bestimmt. Bei einem Ausführungsbeispiel wird der aktuelle Zustand der Speicherzelle 140 verwendet, um den Wert von Vref 165 einzustellen.
  • Um den Schwache-Zelle-Test durchzuführen, wählt der Schalter 130 eine Schwache-Zelle-Filterspannung 155 aus, und legt dieselbe über die Klemmschaltung 120 und den Schalter 160 an die Datenleitung 135 an. Die Schwache-Zelle-Filterspannung 155 ist höher als die Lesespannung 145, um die Speicherzelle 140 zu belasten. Ein Komparator 150 vergleicht die Spannung auf der Datenleitung 135 an dem Knoten 170 mit einer Referenzspannung Vref 165. Falls die Spannung an dem Knoten 170 im Wesentlichen gleich ist wie die Referenzspannung Vref 165, besteht die Speicherzelle 140 den Schwache-Zelle-Test und muss nicht neu beschrieben werden. Umgekehrt, wenn die Spannung an dem Knoten 170 nicht im Wesentlichen gleich ist wie die Referenzspannung Vref 165, besteht die Speicherzelle 140 den Schwache-Zelle-Test nicht und muss neu beschrieben werden, auf die Weise, die in dem Abschnitt B1 oben beschrieben ist. Es sollte angemerkt werden, dass unterschiedliche Werte von Vref für unterschiedliche Speicherzustände verwendet werden.
  • Alternativ kann der Schwache-Zelle-Test durchgeführt werden, indem die Spannung an dem Knoten 170 während der Leseoperation als die Referenzspannung Vref 165 verwendet wird. Diese Spannung, die anfangs von der Zelle 140 gelesen wird, wird mit der Spannung aufgrund der Schwache-Zelle-Filterspannung 155 an dem Knoten 170 verglichen. Ein Neuschreiben ist erforderlich, falls die Spannungen sich um zumindest einen vorbestimmten Betrag unterscheiden.
  • Die Lese-, Schreib- und Verifizierungsparameter variieren mit den Umweltbedingungen. Bei einem Ausführungsbeispiel beträgt eine Durchbruchspannung der Speicherzelle 140 bei 85°C etwa 1 V, die Lesespannung 145 liegt typischerweise innerhalb eines ungefähren Bereichs von 50 mV bis 800 mV, und die Schwache-Zelle-Filterspannung 155 liegt typischerweise innerhalb eines ungefähren Bereichs von 50 mV bis 1 V höher als die Lesespannung 145. Wenn sich die Temperatur der Speicherzelle 140 erhöht, werden niedrigere Lese- und Schwache-Zelle-Spannungen benötigt.
  • Der Schwache-Zelle-Test ist ein aggressives Auslesen, das die Daten in der Speicherzelle 140 zerstört, falls die Speicherzelle 140 nahe einem Ausfall ist. Daher werden die Daten vor dem Durchführen eines Schwache-Zelle-Tests entweder von der Speicherzelle 140 gelesen oder kurz davor in die Speicherzelle 140 geschrieben, so dass die Daten bekannt sind. Während des Schwache-Zelle-Tests behält eine normale Zelle den halbamorphen oder amorphen Zustand bei. Falls eine Speicherzelle den Schwache-Zelle-Test nicht besteht, wird der Zustand der Speicherzelle kristalliner. Bei einem Ausführungsbeispiel werden die schwachen Zellen gekennzeichnet, so dass, falls eine Speicherzelle eine höhere als normale Ausfallrate aufweist, diese Zelle bei zukünftigen Schreibschritten übersprungen werden kann.
  • Bei höheren Temperaturen ist eine Speicherzelle 140 anfälliger für einen Ausfall, da die höheren Temperaturen dazu neigen, eine Kristallisation des PCM-Materials zu bewirken. Der höhere Strom, der während des Schwache-Zelle-Tests an den PCM geliefert wird, imitiert einen Hochtemperaturbetrieb des PCM. Dieser Test stellt sicher, dass der PCM bei allen gewünschten Temperaturen arbeiten wird. Außerdem können durch das Kennzeichnen von Zellen, die anfällig für einen Ausfall sind, diese Zellen gemieden werden.
  • C Betriebstests
  • Es gibt drei Betriebstests für die Datenhalteüberwachungseinrichtung 100 von 1, einen Schreibverifizierungstest, einen Hintergrundspeichertest und einen Vordergrundspeichertest, wie es nachfolgend mit Bezug auf 2 bis 4 erklärt wird. Bei einer typischen Anwendung sind eine Mehrzahl von Speicherzellen in einem Array angeordnet.
  • C1 Schreibverifizierungstest
  • Ein Schreibverifizierungstest 200 gemäß einem Ausführungsbeispiel der Erfindung ist in 2 gezeigt. Ein Schreibverifizierungstest umfasst das Durchführen eines Schwache-Zelle-Tests, um den Inhalt der Speicherzelle zu verifizieren, nachdem die Daten in eine Speicherzelle geschrieben wurden. Die Daten, die in die Speicherzelle geschrieben werden, werden verwendet, um Vref zu bestimmen.
  • Der Schreibverifizierungstest beginnt durch Auswählen einer Speicherzelle 140, die ein Phasenänderungsmaterial umfasst (S210). Nachdem die Speicherzelle 140 ausgewählt wird, werden Daten in die ausgewählte Speicherzelle 140 geschrieben (S220), durch Zuführen eines Strom von der Stromquelle 110, wie es oben in Abschnitt B1 beschrieben ist. Nachdem die Daten in die Speicherzelle 140 geschrieben sind (S220), wird ein Schwache-Zelle-Test durchgeführt (S240) auf die Weise, die oben in Abschnitt B2 beschrieben ist. Falls die Speicherzelle 140 den Schwache-Zelle-Test besteht (S250), wird der Prozess mit der Auswahl der nächsten Speicherzelle 140 in dem Array wiederholt (S210). Andererseits, falls die Speicherzelle 140 den Schwache-Zelle-Test nicht besteht (S250), werden die Daten zuerst in die Speicherzelle 140 neu geschrieben (S260), wie es oben in Abschnitt B1 beschrieben ist, und dann wird der Prozess mit der Auswahl der nächsten Speicherzelle 140 in dem Array wiederholt (S210).
  • Um zu verifizieren, dass die Daten in die Speicherzelle 140 geschrieben wurden, können die Daten optional von der Speicherzelle 140 gelesen werden (S230) und an einer anderen Stelle gespeichert werden, in dem Fall, in dem die Daten in der Speicherzelle während des Schwache-Zelle-Tests zerstört wurden. Um die Daten zu lesen, falls es erforderlich ist, wird eine Lesespannung 140 durch den Schalter 130 ausgewählt und über die Klemmschaltung 120 und den Schalter 160 an die Datenleitung 135 angelegt. Eine Spannung an dem Knoten 170 stellt die Daten in der Speicherzelle 140 dar. Diese Daten können dann an einer anderen Position gespeichert werden. Es sollte angemerkt werden, dass der Schritt des Lesens der Daten von der Speicherzelle (S230) nicht bei allen Ausführungsbeispielen erforderlich ist, weil die Daten, die in den Speicher geschrieben werden (S220) typischerweise nach wie vor für ein Neuschreiben verfügbar sind.
  • C2 Hintergrundspeichertest
  • 3 ist ein Flussdiagramm, das einen Hintergrundspeichertest 300 gemäß einem Ausführungsbeispiel der Erfindung zeigt. Ein Hintergrundspeichertest ist ein Test, bei dem eine Instandhaltungsprüfung in einem Speicherarray unabhängig von Lese- oder Schreiboperationen durchgeführt wird.
  • Der Hintergrundspeichertest 300 beginnt durch Auswählen einer Speicherzelle 140, die ein Phasenänderungsmaterial umfasst (S310). Nachdem die Speicherzelle 140 ausgewählt ist, wird bestimmt, ob die Speicherzelle 140 verwendet wird, d. h. ob von derselben gelesen wird oder in dieselbe geschrieben wird (S320). Bei einem Ausführungsbeispiel führt das System diese Bestimmung durch durch Analysieren des Zustands des Schalters 160; falls der Schalter 160 eingeschaltet ist, wird die Speicherzelle 140 verwendet, und falls der Schalter 160 nicht eingeschaltet ist, wird die Speicherzelle 140 nicht verwendet.
  • Falls die Speicherzelle 140 verwendet wird, wird die nächste Speicherzelle 140 in dem Speicherzellenarray ausgewählt (S310), um den normalen Betrieb der Speicherzelle 140 nicht zu stören. Andererseits, falls die Speicherzelle 140 nicht verwendet wird, werden Daten von der Speicherzelle 140 gelesen (S330). Um die Daten zu lesen, wird eine Lesespannung 145 durch den Schalter 130 ausgewählt und über die Klemmschaltung 120 und den Schalter 160 an die Datenleitung 135 angelegt. Eine Spannung an dem Knoten 170 stellt die Daten in der Speicherzelle 140 dar. Die Daten, die von der Speicherzelle 140 gelesen werden, werden verwendet, um den Wert zu bestimmen, der für Vref verwendet wird.
  • Als nächstes wird ein Schwache-Zelle-Test durchgeführt (S340), auf die oben in Abschnitt B2 beschriebene Weise. Falls die Speicherzelle 140 den Schwache-Zelle-Test besteht (S350), wird der Prozess wiederholt durch Auswählen einer nächsten Speicherzelle 140 in dem Array zum Testen (S310). Alternativ, falls die Speicherzelle 140 den Schwache-Zelle-Test nicht besteht, werden die Daten neu in die Speicherzelle 140 geschrieben (S360), auf die Weise, die oben in Abschnitt B1 beschrieben ist, und nach dem Neuschreiben der Daten wird der Prozess wiederholt durch Auswählen der nächsten Speicherzelle 140 in dem Array (S310).
  • C3 Vordergrundspeichertest
  • 4 stellt einen Vordergrundspeichertest 400 gemäß einem Ausführungsbeispiel der Erfindung dar. Ein Vordergrundspeichertest ist ein Test, bei dem ein Schwache-Zelle-Test zum Verifizieren des Speicherzelleninhalts durchgeführt wird, während eine Speicherzelle gelesen wird.
  • Der Vordergrundspeichertest 400 beginnt durch Auswählen einer Speicherzelle 140, die ein Phasenänderungsmaterial umfasst (S410). Als nächstes werden Daten von der Speicherzelle 140 gelesen (S420). Bei einem Ausführungsbeispiel werden die Daten vorübergehend an einer anderen Position gespeichert. Um die Daten zu lesen, wird eine Lesespannung 145 durch den Schalter 130 ausgewählt und über die Klemmschaltung 120 und den Schalter 160 an die Datenleitung 135 angelegt. Eine Spannung an dem Knoten 170 stellt die Daten in der Speicherzelle 140 dar. Die Daten, die von der Speicherzelle 140 gelesen werden, werden verwendet, um den Wert zu bestimmen, der für Vref verwendet wird. Das System führt dann einen Schwache-Zelle-Test durch (S430), wie es oben in Abschnitt B2 beschrieben ist. Falls die Zelle den Schwache-Zelle-Test besteht (S440), wird die nächste Speicherzelle 140 für eine Leseoperation ausgewählt (S410). Falls die Speicherzelle 140 den Schwache-Zelle-Test nicht besteht, werden die Daten, die gelesen wurden, neu in die Speicherzelle 140 geschrieben (S450), wie es oben in Abschnitt B1 beschrieben ist, und dann wird die nächste Speicherzelle 140 ausgewählt (S410).
  • Es sollte angemerkt werden, dass das System beim Betrieb zwischen den Betriebsmodi schalten kann. Das System kann zwischen Lesen und Schreiben von Speicherzellen und Verifizieren dieser Zellen schalten. Außerdem sollte angemerkt werden, dass bei einem Ausführungsbeispiel unterschiedliche Zellen in einem Array gleichzeitig gelesen, beschrieben oder verifiziert werden können. Nachdem eine Zelle den Schwache-Zelle-Test nicht besteht, kann bei einem Ausführungsbeispiel der Erfindung der Reparaturschritt des Neuschreibens der Daten so geplant werden, dass er zu einem späteren Zeitpunkt durchgeführt wird, oder derselbe kann mehrere Male wiederholt werden, falls es notwendig ist, um die Inhalte einer schwachen Zelle wiederherzustellen.
  • PCMs funktionieren in allen Situationen, wo ein nichtflüchtiger Speicher verwendet wird, einschließlich Mobiltelefonen, SIM-Karten, Datenspeichermedien, ID-Karten, Zugriffssteuerungskarten, Chargecards, Hotelzugangskarten, Ausweisen, U-Bahn-Karten und dergleichen. In diesen Umgebungen muss der PCM bei einer Umgebung von etwa 85°C arbeiten. Bei anderen Situationen, wie z. B. Automobilalarmanlagen wird von einem PCM erwartet, dass er in Umgebungen von 150°C oder höher funktioniert. Automobilanwendungen umfassen Alarmanlagen, Benzineinspritzsteuerungen und dergleichen. Bei modernen Autos sind Teile der Elektronik für den Alarm in der Ölwanne befestigt. Auf diese Weise kann ein Dieb nicht auf den Steuerabschnitt oder Speicherabschnitt des Alarms zugreifen, um denselben zu deaktivieren. Die extremen Bedingungen in dem Motor können jedoch den PCM verschlechtern. Datenverlust bei erhöhten Temperaturen wird überwiegend allmählicher Kristallisation zugeschrieben. Somit kann der oben beschriebene Lösungsansatz verwendet werden, um diese Zellen herauszufiltern. Daher stellt der Schwache-Zelle-Test sicher, dass Daten bei diesen extremen Bedingungen nicht verloren gehen.

Claims (20)

  1. Datenhalteüberwachungseinrichtung (100) für eine Speicherzelle (140) zum Durchführen eines Schwache-Zelle-Tests, die folgende Merkmale umfasst: eine Spannungsquelle, die angepasst ist, um eine auswählbare Spannung (145, 155) an die Speicherzelle (140) zu liefern, wobei die auswählbare Spannung eine Lesespannung (145) und eine Testspannung (155) umfasst, wobei die Testspannung (155) höher ist als die Lesespannung (145); und einen Spannungskomparator (150), der angepasst ist, um eine Spannung der Speicherzelle (140) mit einer Referenzspannung (165) zu vergleichen, nach der Bereitstellung der auswählbaren Spannung an die Speicherzelle (140), wobei die Speicherzelle (140) den Schwache-Zelle-Test besteht, wenn die Speicherzellenspannung, die zumindest teilweise durch die Testspannung (155) erzeugt wurde, im Wesentlichen gleich der Referenzspannung (165) ist und den Schwache-Zelle-Test nicht besteht, wenn die Speicherzellenspannung, die zumindest teilweise durch die Testspannung (155) erzeugt wurde, nicht im Wesentlichen gleich der Referenzspannung ist, wobei die Daten, die in der Speicherzelle (140) gespeichert sind, neu geschrieben werden, wenn die Speicherzelle den Schwache-Zelle-Test nicht besteht.
  2. Datenhalteüberwachungseinrichtung (100) gemäß Anspruch 1, die ferner einen Schalter (130) umfasst, der mit der Spannungsquelle gekoppelt ist und angepasst ist, um entweder die Lesespannung (145) oder die Testspannung (155) auszuwählen.
  3. Datenhalteüberwachungseinrichtung (100) gemäß Anspruch 2, bei der die Lesespannung (145) innerhalb eines ungefähren Bereichs von 50 mV bis 800 mV liegt.
  4. Datenhalteüberwachungseinrichtung (100) gemäß Anspruch 2 oder 3, bei der die Testspannung (155) innerhalb eines ungefähren Bereichs von 50 mV bis 1 V höher als die Lesespannung (145) liegt.
  5. Datenhalteüberwachungseinrichtung (100) gemäß einem der Ansprüche 1 bis 4, die ferner eine Rückkopplungsschleife (125) umfasst, die zwischen die Speicherzelle (140) und die Spannungsquelle geschaltet ist.
  6. Datenhalteüberwachungseinrichtung (100) gemäß Anspruch 5, bei der eine Spannung der Rückkopplungsschleife (125) etwa 450 mV beträgt.
  7. Datenhalteüberwachungseinrichtung (100) gemäß einem der Ansprüche 1 bis 6, die ferner eine Stromquelle umfasst, die mit der Speicherzelle (140) gekoppelt ist, um zumindest einen von zumindest zwei Programmierungsströmen an die Speicherzelle (140) zu liefern.
  8. Datenhalteüberwachungseinrichtung (100) gemäß einem der Ansprüche 1 bis 7, bei der die Stromquelle (110) zumindest entweder einen ersten Strom, der angepasst ist, um eine Phase der Speicherzelle (140) zu einem zumindest teilweise amorphen Zustand zu ändern, oder einen zweiten Strom bereitstellt, der angepasst ist, um die Phase der Speicherzelle (140) zu einem zumindest teilweise kristallinen Zustand zu ändern.
  9. Datenhalteüberwachungseinrichtung (100) gemäß Anspruch 1, die ferner einen Schalter (130) umfasst, der zwischen den Ausgang der Spannungsquelle und die Speicherzelle (140) geschaltet ist, wobei der Schalter teilweise angepasst ist, um die Speicherzelle (140) auszuwählen.
  10. Datenhalteüberwachungseinrichtung (100) gemäß einem der Ansprüche 1 bis 9, bei der die Speicherzelle (140) eine Phasenänderungsspeicherzelle ist.
  11. Verfahren zum Überwachen von Datenerhaltung in einer Speicherzelle (140) zum Durchführen eines Schwache-Zelle-Tests, das folgende Schritte umfasst: Auswählen der Speicherzelle (S210) Anlegen einer Testspannung (155) an die Speicherzelle (S240), wobei die Testspannung höher ist als eine Lesespannung (145); Vergleichen einer Spannung, die durch die Testspannung (155) an der Speicherzelle erzeugt wird, mit einer Referenzspannung (S250), wobei die Speicherzelle den Schwache-Zelle-Test besteht, wenn die Spannung, die durch die Testspannung (155) an der Speicherzelle erzeugt wird, im Wesentlichen gleich der Referenzspannung ist, und wobei die Speicherzelle den Schwache-Zelle-Test nicht besteht, wenn die Spannung, die durch die Testspannung (155) an der Speicherzelle erzeugt wird, nicht im Wesentlichen gleich der Referenzspannung ist; und Neuschreiben von Daten (S260), die in der Speicherzelle gespeichert sind, wenn Speicherzelle den Schwache-Zelle-Test nicht besteht.
  12. Verfahren gemäß Anspruch 11, das ferner das Lesen der Daten von der Speicherzelle umfasst, unter Verwendung der Lesespannung (145) vor dem Anlegen der Testspannung (155).
  13. Verfahren gemäß einem der Ansprüche 11 oder 12, das ferner das Schreiben der Daten in die Speicherzelle umfasst, nachdem dieselbe ausgewählt wurde.
  14. Verfahren gemäß einem der Ansprüche 11 bis 13, bei dem die Lesespannung (145) innerhalb eines Bereichs von 50 mV bis 800 mV liegt.
  15. Verfahren gemäß einem der Ansprüche 11 bis 14, bei dem die Testspannung innerhalb eines Bereichs von 50 mV bis 1 V höher als die Lesespannung (145) liegt.
  16. Verfahren gemäß einem der Ansprüche 11 bis 15, bei dem die Speicherzelle (140) eine Phasenänderungsspeicherzelle ist.
  17. Verfahren gemäß Anspruch 11, das ferner ein Anlegen einer Lesespannung (145) an die Speicherzelle (S420), um Daten zu lesen, die in der Speicherzelle (140) gespeichert sind, aufweist, wobei eine Spannung, die durch die Lesespannung (145) an der Speicherzelle (140) erzeugt wird, als Referenzspannung verwendet wird.
  18. Verfahren gemäß Anspruch 17, bei dem die Lesespannung (145) innerhalb eines ungefähren Bereichs von 50 mV bis 800 mV liegt.
  19. Verfahren gemäß Anspruch 17 oder 18, bei dem die Testspannung innerhalb eines ungefähren Bereichs von 50 mV bis 1 V höher als die Lesespannung (145) liegt.
  20. Verfahren gemäß einem der Ansprüche 17 bis 19, bei dem die Speicherzelle (140) eine Phasenänderungsspeicherzelle ist.
DE102008034503.2A 2007-07-31 2008-07-24 Datenhalteüberwachungseinrichtung Expired - Fee Related DE102008034503B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/831,448 2007-07-31
US11/831,448 US7864565B2 (en) 2007-07-31 2007-07-31 Data retention monitor

Publications (2)

Publication Number Publication Date
DE102008034503A1 DE102008034503A1 (de) 2009-02-05
DE102008034503B4 true DE102008034503B4 (de) 2021-12-02

Family

ID=40176140

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008034503.2A Expired - Fee Related DE102008034503B4 (de) 2007-07-31 2008-07-24 Datenhalteüberwachungseinrichtung

Country Status (2)

Country Link
US (1) US7864565B2 (de)
DE (1) DE102008034503B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7813167B2 (en) 2008-03-21 2010-10-12 Micron Technology, Inc. Memory cell
US7715258B2 (en) * 2007-12-21 2010-05-11 Qimonda Ag Retention test system and method for resistively switching memory devices
US7995381B2 (en) * 2008-10-27 2011-08-09 Infineon Technologies Ag Method of programming resistivity changing memory
KR101046703B1 (ko) * 2009-03-25 2011-07-05 주식회사 하이닉스반도체 데이터 쓰기회로 및 그를 이용한 반도체 메모리 장치
US8363487B2 (en) * 2009-06-04 2013-01-29 International Business Machines Corporation Method, system, computer program product, and data processing device for monitoring memory circuits and corresponding integrated circuit
KR20110107190A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 저항성 메모리의 마모 셀 관리 방법 및 장치
US9396132B2 (en) * 2012-01-12 2016-07-19 Sony Corporation Storage control device and system to improve data retention in variable resistance memory cells
US9230688B2 (en) * 2013-11-08 2016-01-05 Micron Technology, Inc. Determining an age of data stored in memory
US10319437B2 (en) * 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198183A1 (en) 2005-03-01 2006-09-07 Takayuki Kawahara Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055001A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 記憶装置
US6665216B1 (en) * 2002-07-23 2003-12-16 Macronix International Co., Ltd. Apparatus and system for reading non-volatile memory with dual reference cells
KR100546322B1 (ko) * 2003-03-27 2006-01-26 삼성전자주식회사 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US8036013B2 (en) * 2005-03-30 2011-10-11 Ovonyx, Inc. Using higher current to read a triggered phase change memory
US7483305B2 (en) * 2006-08-28 2009-01-27 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198183A1 (en) 2005-03-01 2006-09-07 Takayuki Kawahara Semiconductor device

Also Published As

Publication number Publication date
US20090034343A1 (en) 2009-02-05
US7864565B2 (en) 2011-01-04
DE102008034503A1 (de) 2009-02-05

Similar Documents

Publication Publication Date Title
DE102008034503B4 (de) Datenhalteüberwachungseinrichtung
DE60126383T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE60224552T2 (de) Fehlerbehandlung für beschreibbare referenz-speicherzellen zum verfolgen von einsatzspannungsdriften
DE69024169T2 (de) Gerät und Verfahren zur Fehlerbehandlung in einem Halbleiterspeicher
DE102005037037B4 (de) Speicheranordnung und Verfahren zum Betreiben der Speicheranordnung
DE102004025975B4 (de) Phasenänderungsspeicherbauelement und Programmierverfahren
DE102006020180B3 (de) Verfahren zum Programmieren eines Blocks von Speicherzellen, nicht-flüchtiger Speicher und Speicherkarte
DE69320824T2 (de) Integrierte Schaltung zur Überwachung der Benutzung von Redunanzspeicherbauelementen in einer Halbleiterspeichereinrichtung
DE102008028935A1 (de) Speicher mit driftkompensierter Leseoperation und zughöriges Verfahren
DE102006038033A1 (de) Speicherarray-Architektur und Verfahren zum schnellen Messen von einer Verteilung
DE69426817T2 (de) Fertigungprüfungsverfahren von Flash-EEPROM-Vorrichtungen
DE102007019789A1 (de) Verfahren zum Zugreifen auf eine Speicherzelle in einem integrierten Schaltkreis, Verfahren zum Ermitteln eines Satzes von Wortleitungsspannung-Identifikatoren in einem integrierten Schaltkreis, Verfahren zum Klassifizieren von Speicherzellen in einem integrierten Schaltkreis, Verfahren zum Ermitteln einer Wortleitungsspannung zum Zugreifen auf eine Speicherzelle in einem integrierten Schaltkreis und integrierte Schaltkreise
DE102008041947A1 (de) Verfahren und Einrichtung zum irreversiblen Programmieren und Lesen nicht-flüchtiger Speicherzellen
DE69930439T2 (de) Elektrische Vorrichtung mit integriertem Flashspeicher
DE102009050746A1 (de) Verfahren zum Mehrebenen-Auslesen einer Phasenwechselspeicherzelle sowie Phasenwechselspeicher
DE102018124093A1 (de) Speichervorrichtung und betriebsverfahren derselben
DE69909926T2 (de) Nichtflüchtige Speicheranordnung und Verfahren zu ihrer Prüfung
DE60016104T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE10200671A1 (de) Halbleitereinrichtung mit elektrischem Schmelzverbindungselement
DE102005057112B4 (de) Nichtflüchtiges Speicherbauelement und Programmierverfahren
DE3919185C2 (de)
DE102018128329A1 (de) Speichervorrichtung und Verfahren zum Betreiben derselben
DE102005063166A1 (de) Nicht-flüchtiges Speicherelement und Verfahren zur Programmierüberprüfung in einem nicht-flüchtigen Speicherelement
DE102006036146A1 (de) Verfahren zum Überprüfen einer Programmieroperation eines NOR-Flash-Speicherelements und NOR-Flash-Speicherelement
DE69426818T2 (de) Fehlertolerantes Speichergerät, insbesondere des Typs "flash EEPROM"

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee