DE112010001560T5 - GaN-FLI P-CHIP-Leistungstransistor mit elektrisch isolierter Rückseite - Google Patents

GaN-FLI P-CHIP-Leistungstransistor mit elektrisch isolierter Rückseite Download PDF

Info

Publication number
DE112010001560T5
DE112010001560T5 DE112010001560T DE112010001560T DE112010001560T5 DE 112010001560 T5 DE112010001560 T5 DE 112010001560T5 DE 112010001560 T DE112010001560 T DE 112010001560T DE 112010001560 T DE112010001560 T DE 112010001560T DE 112010001560 T5 DE112010001560 T5 DE 112010001560T5
Authority
DE
Germany
Prior art keywords
semiconductor
transistor
silicon substrate
transistors
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112010001560T
Other languages
English (en)
Other versions
DE112010001560B4 (de
Inventor
Robert Beach
Alana Nakata
Alexander Lidow
Jianjun Cao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Efficient Power Conversion Corp
Original Assignee
Efficient Power Conversion Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Efficient Power Conversion Corp filed Critical Efficient Power Conversion Corp
Publication of DE112010001560T5 publication Critical patent/DE112010001560T5/de
Application granted granted Critical
Publication of DE112010001560B4 publication Critical patent/DE112010001560B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

Ein Halbleiter umfassend: ein Siliciumsubstrat, ein Verbindungshalbleitermaterial, ein Isoliermaterial zwischen dem Siliciumsubstrat und dem Verbindungshalbleitermaterial und eine Überfläche mit elektrischen Verbindungsanschlüssen sowie ein Passivierungsmaterial, wobei es sich beim Passivierungsmaterial um ein Siliciumnitrid, Siliciumdioxid oder eine Kombination aus beiden Substanzen handelt. Die vorliegende Erfindung macht eine dicke, elektrische Isolierung zwischen einer Wärmesenke und der Rückseite eines oberflächenmontierten Transistors durch Aufnahme einer AlN-Keimschicht, die das Siliciumsubstrat galvanisch vom Transistor trennt, überflüssig. Auch die Seitenwände des Transistors werden vom aktiven Gebiet des Transistors elektrisch isoliert.

Description

  • GaN-Transistoren werden bislang auf Siliciumbasis hergestellt und direkt auf einer gedruckten Leiterplatte montiert. Die Problematik besteht hierbei darin, dass die Rückseite des Transistors noch immer elektrisch aktiv sein kann, was zu Korrosion und Erhitzung der Rückseite führen kann. Mit dem Einsatz einer Wärmesenke zum Abkühlen geht oft auch die Isolierung der Transistorrückseite einher, wodurch der Transistor größer und kostenintensiver ist.
  • 1 zeigt das Beispiel eines klassischen Transistors 1, der auf die Oberfläche einer gedruckten Leiterplatte 17 montiert ist. Auf der Leiterplatte 17 sind Kupferbahnen 15 angebracht. Durch Polyimidpassivierung 16 voneinander getrennte Lotkugeln 14 wird eine elektrische und physische Verbindung zwischen dem aktiven Gebiet 13 des Transistors und den Kupferbahnen 15 auf der gedruckten Leiterplatte 17 hergestellt. Der Transistor 1 besteht aus einer Seitenwand 12 und einer Rückseite 11, wobei die Seitenwand 12 und die Rückseite 11 auf der Vorderseite der Leiterplatte elektrisch miteinander verbunden sind.
  • 2 zeigt eine Wärmesenke 19, die auf dem Transistor 1 angebracht ist und die Wärme von der Rückseite 11 des Siliciumsubstrates 10 ableitet. Wird eine Wärmesenke 19 auf der Rückseite 11 des Transistors 1 vorgesehen, muss zwischen dem Siliciumsubstrat 10 und der Wärmesenke 19 zusätzlich eine Isolierung 18 eingebracht werden, damit die Wärmesenke 19 aufgrund des Kontakts mit der Rückseite 11, die wiederum elektrisch mit der Vorderseite verbunden ist, nicht elektrisch aktiv wird. Eine zusätzliche Isolierung 18 wirkt sich jedoch nachteilig auf die Hitzeableitung weg vom Transistor 1 durch die Wärmesenke 19 aus.
  • Entsprechend ist eine Lösung für das vorstehend beschriebene Problem notwendig, das heißt ein Transistor, bei dem die Wärmesenke direkt auf der Rückseite eines oberflächenmontierten Transistors montiert werden kann, ohne eine zusätzliche Isolierschicht vorsehen zu müssen, die eine Wärmeabführung vom Transistor verhindert.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung überwindet die bisher im Stand der Technik bestehende und oben beschriebene Problematik durch Aufnahme einer Aluminiumnitrid-Keimschicht (AlN) zwischen dem Siliciumsubstrat und der AlGaN-Pufferschicht, damit das Siliciumsubstrat nicht elektrisch aktiv und das aktive Gebiet von den Seitenwänden des Transistors elektrisch isoliert wird.
  • Beschreibung der Zeichnungen
  • 1 zeigt den Transistor auf dem Stand der Technik in der Seitenansicht.
  • 2 zeigt den Transistor auf dem Stand der Technik gemäß 1 mit einer Wärmesenke in der Seitenansicht.
  • 3 zeigt den Transistor gemäß der vorliegenden Erfindung in der Seitenansicht.
  • 4 zeigt den Transistor gemäß der vorliegenden Erfindung mit einer Wärmesenke in der Seitenansicht.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung macht eine Isolierschicht überflüssig und verbessert gleichzeitig die Hitzeübertragung zur Wärmesenke durch zusätzliche Aufnahme einer Aluminiumnitrid-Keimschicht (AlN) zwischen dem Siliciumsubstrat und der AlGaN-Pufferschicht, damit das Siliciumsubstrat nicht elektrisch aktiv und das aktive Gebiet von den Seitenwänden des Transistors elektrisch isoliert wird.
  • 3 veranschaulicht eine bevorzugte Ausführung der vorliegenden Erfindung, d. h. einen GaN-Transistor vom Anreicherungstyp 2, der auf einer gedruckten Leiterplatte 17 oberflächenmontiert ist. Wie im bisherigen Stand der Technik lässt sich mit durch Polyimidpassivierung 16 voneinander getrennten Lotkugeln 14 eine elektrische und physische Verbindung zwischen dem aktiven Gebiet 13 des Transistors und den Kupferbahnen 15 auf der gedruckten Leiterplatte 17 herstellen. Die elektrische Verbindung zum aktiven Gebiet 13 umfasst mindestens eine Gate-Elektrode, mindestens eine Drain-Elektrode und mindestens zwei Source-Elektroden, wobei eine dieser Source-Elektroden als Kelvin-Anschluss dient.
  • Der Transistor 2 der vorliegenden Erfindung ist folgendermaßen aufgebaut: Eine zumeist amorphe Niedrigtemperatur-Aluminiumnitrid-Schicht (AlN) wird auf einem Siliciumsubstrat 10 aufgebracht. Anschließend wird eine Hochtemperatur AlN-Schicht gewachsen und damit die Ausbildung der AlN-Schicht 21 abgeschlossen. Die zweite AlN-Schicht weist viele Fehler in der Kristallstruktur auf. Im nächsten Schritt wird eine AlGaN- oder InAlGaN-Schicht über der AlN-Keimschicht 21 gewachsen und die Kristallstruktur verbessert sich. Danach wird auf einer noch besseren Kristallstruktur eine undotierte GaN-Schicht gewachsen. The AlGaN-Deckschicht des aktiven Transistorgebiets 13, das zur Ausbildung des 2DEG notwendig ist, wird am Rand entlang weggeätzt, um zu verhindern, dass das 2DEG an den Rand des Transistors heranreicht. Die undatierte GaN-Schicht erstreckt sich zwar bis zum Rand, leitet aber wie die AlGaN-Pufferschicht und die darunterliegende AlN-Schicht 21 keinen Strom, weshalb die Transistorränder inaktiv bleiben. Das Siliciumsubstrat 10 wird durch eine AlN-Keimschicht 21 ähnlich vom aktiven Gebiet 13 elektrisch isoliert. Oben auf das aktive Gebiet des Transistors wird zusätzlich eine Passivierungsschicht 20 aufgebracht, die aus einem Isoliermaterial wie Siliciumdioxid, Siliciumnitrid, Aluminiumnitrid oder verschiedenen Kombinationen dieser Verbindungen besteht. Für eine noch höhere elektrische Isolierung kann eine weitere Schicht 16 bestehend aus einer Epoxid- oder Polyimid-Kunststofffolie vorgesehen werden. Dank der elektrischen Isolierung werden Korrosion und Wärme auf der Rückseite 11 und an den Seitenwänden 12 des Transistors 2 reduziert.
  • 4 zeigt eine Wärmesenke 19, die auf der Rückseite 11 des Transistors 2 angebracht ist und dort die Hitzeverteilung gewährleistet. Durch die Aufnahme einer isolierenden AlN-Keimschicht 21 zur galvanischen Trennung des Siliciumsubstrates 10 und den elektrisch isolierten Seitenwänden kann die Wärmesenke 19 direkt auf die Rückseite 11 des Transistors 2 angebracht werden, ohne dass es einer Isolierschicht 18, wie in 2 dargestellt, bedarf. Aus diesem Grund weist der Transistor 2 nicht die Problematik des Transistors 1 auf, wie in 2 dargestellt. Das heißt, die Hitzeabführung vom Transistor durch die Wärmesenke 19 wird nicht durch eine dicke Isolierung 18 beeinträchtigt. Außerdem weist der Transistor 2 im Vergleich zum Transistor 1 eine höhere Beständigkeit gegenüber Feuchtigkeit auf. Benötigt wird lediglich eine Oberflächenpassivierung, vorzugsweise Siliciumnitrid, Siliciumdioxid oder eine Kombination beider Substanzen auf der Oberfläche des Transistors 2. Ein Überspritzen wird überflüssig und es entsteht ein GaN-Leistungstransistor in einem Chip-Scale-Gehäuse.
  • Durch Integration mehrerer Transistoren der vorliegenden Erfindung auf einem Siliciumsubstrat lassen sich verschiedene Schaltkreise herstellen. So können GaN-Transistoren der vorliegenden Erfindung beispielsweise auf einem Siliciumsubstrat in Halb- oder Vollbrückenschaltung eingebracht werden. Außerdem ist es möglich, den Antrieb von GaN-Leistungstransistoren der vorliegenden Erfindung durch kleinere Treibertransistoren auf demselben Siliciumsubstrat anzutreiben.
  • Die vorstehenden Beschreibungen und Zeichnungen sind lediglich erläuternd auf die zugehörigen spezifischen Ausführungen der Erfindung bezogen, mit denen sich die hierin erwähnten Eigenschaften und Vorteile erzielen lassen. Änderungen oder Zusätze spezieller Ablaufbedingungen sind möglich. Entsprechend sind die Ausführungen der vorliegenden Erfindung nicht auf die vorgenannten Beschreibungen und Zeichnungen beschränkt.

Claims (12)

  1. Ein Halbleiter umfassend: ein Siliciumsubstrat; ein Verbindungshalbleitermaterial mit einem aktiven Gebiet, ein Isoliermaterial zwischen dem Siliciumsubstrat und dem aktiven Bereich, und eine Oberfläche umfassend: elektrische Anschlüsse zum aktiven Gebiet, und ein erstes Passivierungsmaterial, wobei es sich hierbei um ein Siliciumnitrid, Siliciumdioxid oder eine Kombination aus beiden Substanzen handelt.
  2. Der Halbleiter nach Anspruch 1, dadurch gekennzeichnet, dass das Verbindungshalbleitermaterial aus verschiedenen Schichten besteht, die aus einer Kombination von Indium, Gallium, Stickstoff und Aluminium zusammengesetzt sind.
  3. Der Halbleiter nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiter ein Anreicherungs-Transistor ist.
  4. Der Halbleiter nach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiter ein GaN-Transistor vom Anreicherungstyp ist.
  5. Der Halbleiter nach Anspruch 1, weiter umfassend ein zweites Passivierungsmaterial aus Polyimidkunststoff.
  6. Der Halbleiter nach Anspruch 1, dadurch gekennzeichnet, dass der aktive Bereich nicht bis zum Rand des Halbleiters reicht.
  7. Der Halbleiter nach Anspruch 1, weiter umfassend eine Wärmesenke, die direkt auf die Oberfläche des Siliciumsubstrates aufgebracht ist, ohne eine zusätzliche Isolierschicht zwischen dem Substrat und der Wärmesenke.
  8. Der Halbleiter nach Anspruch 1, dadurch gekennzeichnet, dass die elektrische Verbindung eine Lotkugel bestehend aus mehreren verschiedenen Kupfer-, Blei-, Silber-, Antimon- und Zinn-Kombinationen umfasst.
  9. Der Halbleiter nach Anspruch 1, dadurch gekennzeichnet, dass die elektrische Verbindung mindestens eine Gate-Elektrode, mindestens eine Drain-Elektrode und mindestens zwei Source-Elektroden umfasst, wobei eine der Source-Elektroden als Kelvin-Anschluss dient.
  10. Der Halbleiter nach Anspruch 3, dadurch gekennzeichnet, dass mehrere aktive Transistoren auf das Siliciumsubstrat aufgebracht werden.
  11. Der Halbleiter nach Anspruch 3, dadurch gekennzeichnet, dass die Transistoren in Halb- oder Vollbrückenschaltung angeordnet sind.
  12. Der Halbleiter nach Anspruch 3, dadurch gekennzeichnet, dass die Transistoren durch kleine Treibertransistoren auf demselben Siliciumsubstrat angesteuert werden.
DE112010001560.0T 2009-04-08 2010-04-06 GaN-FLIP-CHIP-Leistungstransistor mit elektrisch isolierter Rückseite Active DE112010001560B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16777309P 2009-04-08 2009-04-08
US61/167,773 2009-04-08
PCT/US2010/030049 WO2010117987A1 (en) 2009-04-08 2010-04-06 Bumped, self-isolated gan transistor chip with electrically isolated back surface

Publications (2)

Publication Number Publication Date
DE112010001560T5 true DE112010001560T5 (de) 2012-09-13
DE112010001560B4 DE112010001560B4 (de) 2020-08-13

Family

ID=42933676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010001560.0T Active DE112010001560B4 (de) 2009-04-08 2010-04-06 GaN-FLIP-CHIP-Leistungstransistor mit elektrisch isolierter Rückseite

Country Status (7)

Country Link
US (1) US8785974B2 (de)
JP (1) JP5684230B2 (de)
KR (1) KR101660871B1 (de)
CN (1) CN102439713B (de)
DE (1) DE112010001560B4 (de)
TW (1) TWI525765B (de)
WO (1) WO2010117987A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010117987A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Bumped, self-isolated gan transistor chip with electrically isolated back surface
JP2014060358A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
EP4044256A1 (de) * 2013-08-23 2022-08-17 INTEL Corporation Hochresistente schicht für einen auf grupppe-iv-substraten abgelagerten iii-v-kanal für mos-transistoren
CN103811365A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装方法
US10685904B2 (en) 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
US9324819B1 (en) 2014-11-26 2016-04-26 Delta Electronics, Inc. Semiconductor device
CN104780701A (zh) * 2015-04-17 2015-07-15 浪潮电子信息产业股份有限公司 一种简化pcb设计的散热装置
US10069002B2 (en) 2016-07-20 2018-09-04 Semiconductor Components Industries, Llc Bond-over-active circuity gallium nitride devices
WO2019021720A1 (ja) 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置及び半導体装置の製造方法
KR102633137B1 (ko) 2018-01-23 2024-02-02 삼성전자주식회사 반도체 패키지
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513768A (ja) * 1991-07-08 1993-01-22 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH10256533A (ja) * 1997-03-17 1998-09-25 Toshiba Corp 化合物半導体装置およびその製造方法
EP1014451A4 (de) * 1997-03-26 2000-11-15 Hitachi Ltd Flache halbleiteranordnung und stromrichter mit derselben
CN1254443A (zh) * 1997-03-26 2000-05-24 株式会社日立制作所 扁平型半导体装置和使用该装置的电力变换装置
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
DE19935100B4 (de) * 1999-07-27 2004-10-28 Infineon Technologies Ag Halbbrückenkonfiguration
US6737301B2 (en) * 2000-07-13 2004-05-18 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP3520039B2 (ja) * 2000-10-05 2004-04-19 三洋電機株式会社 半導体装置および半導体モジュール
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
DE10314842A1 (de) * 2003-04-01 2004-10-21 Siemens Ag Stromerfassungsschaltung für einen DC/DC-Wandler
JP3767585B2 (ja) * 2003-07-11 2006-04-19 株式会社デンソー 半導体装置
US7276423B2 (en) * 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071552B2 (en) * 2004-03-29 2006-07-04 Intel Corporation IC die with directly bonded liquid cooling device
JP4986406B2 (ja) * 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP4946262B2 (ja) * 2006-08-18 2012-06-06 富士通セミコンダクター株式会社 半導体素子の実装方法及び半導体装置の製造方法
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2008117934A (ja) * 2006-11-02 2008-05-22 Nec Corp 半導体装置
CN101272096A (zh) * 2006-12-11 2008-09-24 国际整流器公司 单片集成的ⅲ族氮化物功率转换器
US7863877B2 (en) * 2006-12-11 2011-01-04 International Rectifier Corporation Monolithically integrated III-nitride power converter
US7745848B1 (en) * 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
WO2010117987A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Bumped, self-isolated gan transistor chip with electrically isolated back surface

Also Published As

Publication number Publication date
CN102439713A (zh) 2012-05-02
KR101660871B1 (ko) 2016-09-28
WO2010117987A1 (en) 2010-10-14
DE112010001560B4 (de) 2020-08-13
JP5684230B2 (ja) 2015-03-11
TW201044530A (en) 2010-12-16
US20100258844A1 (en) 2010-10-14
TWI525765B (zh) 2016-03-11
CN102439713B (zh) 2015-04-22
US8785974B2 (en) 2014-07-22
JP2012523695A (ja) 2012-10-04
KR20120004997A (ko) 2012-01-13

Similar Documents

Publication Publication Date Title
DE112010001560B4 (de) GaN-FLIP-CHIP-Leistungstransistor mit elektrisch isolierter Rückseite
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102014101074B4 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE112009004375B4 (de) Halbleitervorrichtung
DE102012104270A1 (de) Halbleiterkomponente und Verfahren zum Herstellen einer Halbleiterkomponente
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102014102364A1 (de) Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102014104194A1 (de) Leistungshalbleitereinrichtung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102015103555B4 (de) Elektronisches Bauteil
DE102014113465A1 (de) Elektronisches Bauteil
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102004041904B4 (de) Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
DE102018121308B4 (de) Transistorpackung mit dreipoligem Clip
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE102006031539B4 (de) Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt
DE102014102910A1 (de) Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung
DE102014114933A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final