CN101272096A

CN101272096A - 单片集成的ⅲ族氮化物功率转换器

Info

Publication number: CN101272096A
Application number: CNA2007101986408A
Authority: CN
Inventors: 迈克尔·A·布赖尔
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 2006-12-11
Filing date: 2007-12-11
Publication date: 2008-09-24

Abstract

一种功率配置，其包括单片集成的III族氮化物功率级，所述III族氮化物功率级具有III族氮化物功率开关和III族氮化物驱动器开关。

Description

单片集成的Ⅲ族氮化物功率转换器

相关申请

本申请基于并要求2006年12月11日提交的题为“单片集成的GaN功率转换器”的第60/874,411号美国临时申请的优先权，该申请的全部内容通过引用而并入本文。

定义

本文中所称的III族氮化物器件(包括III族氮化物功率器件)，是指包括具有导电沟道(一般称作二维电子气)的III族氮化物异质结的半导体器件。III族氮化物异质结包括两个半导体本体，其中每一个都由来自InAlGaN系统的半导体合金形成。

技术领域

本发明涉及半导体驱动器及其制造工艺。更具体地，本发明涉及采用多个III族氮化物功率器件及其驱动器的新型集成电路。

背景技术

集成电路(IC)是众所周知的，其中在公共的芯片或管芯上形成有多个硅器件。由于器件尺寸和互连的原因，以及由于需要将高压和低压器件及其驱动器集成在单个硅管芯上，因而难以集成某些种类的电路(例如降压转换器电路)，尤其是由硅制造的电路，这些电路采用功率电平同步MOSFET、功率电平控制MOSFET及其驱动器。由于布图的限制，功率器件及其前级驱动器之间的连接相对较长，并且是非线性的，因而引入了不希望的寄生效应。

然而，人们非常希望提供一种含功率半导体及其驱动器，在某些情况下还包括无源电路元件的集成电路，尤其是对于AC-DC或DC-DC转换器而言，AC-DC或DC-DC转换器在电路板上占据较小的面积并且成本也较低。人们还希望通过降低寄生阻抗、尤其是由器件布图和互连而导致的寄生电感来改进这种器件的性能。

发明内容

根据本发明的一个方面，功率级在基于III族氮化物的半导体本体中形成，并且优选与负载集成(例如，直接附接至负载上或者尽可能地靠近负载安装)，从而使得负载与功率级之间的距离最小化。例如，所述功率级可包括基于III族氮化物的功率开关和基于III族氮化物的前级驱动器，所述前级驱动器用于驱动直接安装在负载上或者尽可能地靠近负载沉积的功率开关。

基于III族氮化物的功率级与负载的靠近降低了由于引脚和引线较长而引起的寄生电感(存在于现有技术中)，从而改善了电路的整体性能。在一种变体中，基于III族氮化物的功率级可采用隆起焊盘(例如铜隆起焊盘)来进行倒装芯片安装，以减少或消除引线键合，从而进一步降低寄生电阻和电感。例如，所述功率级可倒装安装在设置于负载上的焊盘上，或者安装在负载上的电路板上的焊盘上。

根据本发明的另一个方面，所述负载可包括用于操控所述功率级的适当的电路。因而，所述负载可操控所述功率级，而无需PWM驱动器等电路。也就是说，例如，诸如处理器的负载可包括用于直接控制所述功率级的PWM驱动器，而无需将负载要求发送到PWM级。

在另一种变体中，虽然功率级可以与负载在物理上集成，但是可以通过外部PWM驱动器或类似的驱动器来驱动功率级。

根据本发明的实现由于下列原因而是有利的。虽然垂直传导PN结型器件(例如硅器件)能够有效地满足负载的功率要求，但是垂直传导器件难以与例如处理器的负载集成。横向PN结型功率器件能够很好地集成，但不能够有效地满足例如处理器的某些负载的功率要求(即横向器件的电流密度是有限的)。此外，传统器件在工作期间产生相对大量的热量，这将增加负载的热负荷，这一点是不希望出现的。

基于III族氮化物的功率器件能够在较高温度下工作，并且为横向器件，因而能够与处理器很好地集成，并且能够容易地满足处理器的功率要求。此外，基于III族氮化物的器件在单位功率容量下占据较少的面积，因此可以将基于III族氮化物的器件相对容易地直接安装在例如处理器的负载上(例如与处理器安装在相同的衬底上)，或者使其非常靠近负载。此外，基于III族氮化物的功率器件能够在非常高的频率下工作。因此，功率级中所使用的无源器件(例如功率级中的电感器和电容器)的尺寸可以减小，从而允许无源器件与功率级和负载一起集成。此外，基于III族氮化物的器件具有低电荷。基于这些原因，基于III族氮化物的功率器件与传统处理器的集成提供了在现有技术中无法找到的重要优点。

根据本发明的一个方面，横向IC形成于衬底中以限定出功率级，所述功率级包括多个III族氮化物功率开关器件及其前级驱动器，并且如果需要的话，可以在单个III族氮化物异质结型结构上包括例如栅极驱动器电容的无源电路元件，而且在需要时，平行隔开的伸长的源级、栅极和漏极线，在器件表面上通过短而直的导体互连。横向III族氮化物器件的使用允许对III族氮化物功率开关以及通过简单的绝缘阱等隔开的驱动器开关进行有效的布图。

最终的结构被单片集成而形成任何希望的电路，例如与可移动的或其他电子应用一起使用的DC-DC转换器，尤其是用于接收输入电池电压并产生作为其他电路的电源的高度有规则的、降低的输出电压的降压转换器。

在本发明的一个实施方案中，降压转换器被形成为具有互连的控制开关和同步开关，并且二者间的节点跟平常一样连接到输出电感器和电容器，而它们的驱动器或前级驱动器在单独的芯片内形成于用于功率器件的同一源级、栅极和漏极区的扩展部分上，所述驱动器或前级驱动器为控制开关和同步开关提供栅极控制信号。这样允许对器件进行简化的布图，从而大大降低了前级驱动器和功率器件之间的寄生效应。

根据本发明的器件具有降低的成本，并使用较小的电路板面积。与形成为离散器件的非常小的部分的安装和处理成本相比，控制开关与同步开关及其驱动器的集成使得安装和处理成本降低。

此外，通过在控制开关与同步开关及其驱动器之间采用适当的连接，所述器件的性能得到了改善，从而实质上消除了寄生电感。

前级驱动器的优点在于，成本非常低且性能得到了改善，并且器件速度较快、品质因数(Q)较低且阻抗(R)较低，从而使得损耗降低。

在制造前级驱动器和功率开关器件时还获得了实质的益处，因为在同一炉温下前级驱动器的特性将很好地匹配，并且死区时间最优化。此外，器件的调整(trim)也在同一炉温下进行。

可以对集成的芯片进行传统的封装，并可安装在散热器或类似物上。用于驱动驱动器的微处理器芯片可位于同一封装中，或者与上述封装隔开较近的距离。

通过下面参照附图对本发明的描述，本发明的其他特征和优点将变得显而易见。

附图说明

图1示出了根据现有技术的功率管理配置；

图2示出了根据本发明的功率管理配置；

图3示出了根据本发明的一个实施方案的功率管理配置的电路图；

图4示意性地示出了根据本发明的集成的III族氮化物半导体器件的俯视图，其中所述III族氮化物半导体器件包括功率级和驱动器级；

图5A是沿图4中的线5A-5A剖开的沿着箭头方向看到的剖视图；

图5B是沿图4中的线5B-5B剖开的沿着箭头方向看到的剖视图；

图6示出了包含功率级和处理器的传统配置；

图7A-7C示出了根据本发明的导致寄生效应(例如寄生电感)降低的配置。

具体实施方式

参照图1，根据现有技术的功率管理配置包括功率级10、与功率级10操作耦合以控制的功率级10的操作的驱动器级12、与驱动器级12操作耦合以控制其操作的脉宽调制(PWM)级14、以及与功率级10操作耦合以从其接收功率的负载级16。

在现有技术的配置中，为了保持向负载级16的适当功率供给，PWM级14利用预定的标准来操控驱动器级12。例如，在功率级10的输出端采用预定的电压电平，以确定驱动器级12是否应当操控功率级10而向负载级16提供更多功率。在许多设计中，用来操控PWM 14的预定值可能并非必须对应于负载级16的瞬时要求和暂态要求，其可以超过设计时所设定的预定值。例如，负载级16可以是短时间内需要超过该设计的预定值的更多功率的处理器。因此，处理器的操作可能会受到用来限制PWM 14操作的预定值的限制。

此外，在传统设计中，PWM级14在物理上位于负载级16外部，并且需要利用例如配线等与负载级16耦合。因此，可能存在寄生效应(例如寄生电感)，其将会限制对应于负载瞬间功率需求的响应时间，并可通过预定值的变化加以反映，例如通过在功率级10的输出端电压的突然损失而反映出的功率瞬间不足。

参照图2，根据本发明的一个方面，PWM级14与负载级16集成，以降低寄生效应，例如由于配线或其他封装元件而造成的寄生电感，从而改善功率管理配置的操作速度。

根据本发明的另一方面，PWM级14不仅能够在例如功率级10的输出端响应于预定值，而且能够响应于负载级16对于更多或更少功率的瞬间要求。例如，不管功率级10的输出端的电压是否较低，负载级16都可以命令PWM级14停止向驱动器级12发送信号以避免过热。或者，相反地，负载级16可以命令PWM级14向驱动器级12发送信号而使其工作，而不管功率级10的输出端是否具有满足预定电压值的电压。例如，如果负载级16为处理器，那么不管功率级10的输出端是否具有足够高的电压，负载级16都可以向PWM级14发送信号，从而向驱动器级12发送信号，以确保预期的瞬间“处理工作”所需的充足的功率供给。由此，负载的速度可以提高。

现在参照图3，根据本发明的实施方案的功率管理配置包括功率级10，功率级10包括用于控制向负载级16的功率供给的功率开关。根据本发明的一个方面，功率级10包括以半桥式组态耦合的两个III族氮化物开关18、20，开关18、20中的每一个优选被选择为在DC-DC降压转换器中工作。因而，串联在半桥的高压侧V+和输出节点V_S之间的III族氮化物开关18为控制开关，而串联在输出节点V_S和接地端G之间的III族氮化物开关20为同步开关。

驱动器级12包括耦合以向开关18的栅极发送驱动信号的高压侧驱动器，以及耦合以向开关20的栅极发送驱动信号的低压侧驱动器。高压侧驱动器包括一对以半桥式组态耦合的高压侧驱动器开关22、22′，其输出端被耦合为向开关18的栅极发送驱动信号，低压侧驱动器包括一对以半桥式组态耦合的低压侧驱动器开关24、24′，其输出被耦合为向开关20的栅极发送驱动信号。注意，开关22′为高压侧驱动器半桥中的低压侧开关，而开关24′为低压侧驱动器半桥中的低压侧开关。高压侧驱动器优选利用电平转换器26进行电平转换。因此，根据一个优选的实施方案，自举电容器28可设置用来提供开关18所需的栅极电荷。从传统设计中可知，当开关18关闭且V_S摆动至接地电压时，自举二极管30对自举电容器28充电。

开关18、20、22、22′、24、24′中的每一个均包括漏极、源极和栅极。为了在此更好地理解附图，表I提供了每个开关的漏极、源极和栅极的数字标识。

表I

开关	源极	漏极	栅极
开关	源极	漏极	栅极	18	18S	18D	18G
20	20S	20D	20G	18	18S	18D	18G
20	20S	20D	20G	22	22S	22D	22G
22′	22′S	22′D	22′G	22	22S	22D	22G
22′	22′S	22′D	22′G	24	24S	24D	24G
24′	24′S	24′D	24′G	24	24S	24D	24G

注意，根据本发明的一个方面，负载级16包括PWM级14，PWM级14被示意性示出为耦合至驱动器级12以向其发送控制信号。

根据本发明的另一个方面，高压侧驱动器开关22和22′、以及低压侧驱动器开关24和24′也为III族氮化物开关。虽然开关18、20、22、22′、24、24′可为增强型器件或耗尽型器件，但是在一个优选实施方案中，功率级10的开关18和20为耗尽型器件，而开关22、22′和24、24′为增强型器件。可选地，开关22、22′和24、24′也为耗尽型器件。

应当注意，虽然参照降压转换器型电路对根据本发明的配置进行了说明，但是应当理解，根据本发明的配置能够适用于任何希望类型的降压/升压DC-DC或AC-DC转换器类型的电路。

还应当注意，在典型应用中，V_S可以耦合至输出电路，输出电路包括与V_S串联的输出电感器35、以及连接在所述电感器和接地端之间的输出电容器37，这一点按照常规是已知的。因而，在典型应用中，输出功率从输出电感器35和输出电容37之间的连接点供应到负载级16。

按照常规来说，高压侧驱动器和低压侧驱动器是离散封装且分开安装的，并且在较长的连接路径上连接到其各自的功率开关。

根据本发明，高压侧和低压侧驱动器以及功率开关18和20集成在公共的单片集成半导体管芯中。如果需要的话，电平转换电路26以及例如自举电容器28和自举二极管30的无源元件也可以集成在公共管芯中。图4、5A和5B示出了根据本发明的单片集成半导体管芯的一个实施方案。

在图4和5A中，相同的标号指代与图3中相同的电路元件。如图4所示，基本的芯片包括衬底40，衬底40优选为硅衬底。传统的过渡层41(例如AlN)沉积在硅衬底40上，并在其上接收氮化镓(GaN)层42。AlGaN层43形成于层42之上，以限定出具有富载流子区的异质结，该富载流子区通常被称作二维电子气(2-DEG)44。所述管芯可利用其他技术构造为具有其他层，以限定出另一类型的III族氮化物器件。

根据本发明的一个方面，如图4和5B所示，绝缘势垒或其他势垒50在管芯中形成，并且至少延伸至GaN层42的深度，以便在势垒50的左侧(或者在势垒50的一个侧面上)限定出控制器件“阱”，在势垒50的右侧限定出功率器件表面。具体地，在AlGaN层43中可以形成沟槽，并且以电介质来填充该沟槽，以便通过将2-DEG截断来使所述控制器件阱电绝缘。优选地，所述沟槽可以一直延伸到GaN层42。穿过如图4所示的芯片的表面形成有多个隔开的平行电极，势垒50可以将这些电极截断。此外，应当注意的是，可以利用相同的原理使开关18、20和开关22、22′、24、24′彼此绝缘。具体地，可以在如图所示的开关之间设置优选延伸穿过AlGaN层43且填充有电介质50的沟槽，以截断2-DEG，从而使所述开关电绝缘。

然后利用短丝焊39(如图4所示)来形成图3中希望的电路。可选地，可以采用导电通孔和用于倒装芯片安装的隆起焊盘。

如图5A所示，还可以在公共管芯中集成自举电容器28。因此，采用导电层60和61(位于Si衬底的底部)、电介质层62和63以及底部导电层64和65，从而使层60、62和64限定出自举电容器28。

自举电容器28还可以集成在图4的公共管芯的顶部或者器件的外部封装上。

可以至少部分地由穿过公共管芯本体的通孔来形成图4和5A中的各种互连。

图4和5A的结构限定出根据本发明的功率块，该功率块包括驱动器级和功率级。例如用作负载级16的微处理器70被连接为适当地控制PWM级等，从而操控驱动器开关22、22′、24、24′的栅极。功率块可以尽可能靠近芯片地或者与芯片并排地安装在处理器芯片/模块上。这样便可实现上述优点。

以单片集成方式形成的功率III族氮化物开关18、20和驱动器开关22、22′、24、24′的一个优点在于便于制造。具体地，由于异质结III族氮化物功率半导体器件利用了通过2-DEG所进行的传导，因此单个III族氮化物异质结可以用作所有开关18、20、22、22′、24、24′的有源区的基础。所述开关的绝缘也能够相对简单。此外，通过利用器件的漏极、源极和栅极之间的关系可以简单地设计每个开关的功率容量、开关速度和击穿额定值。因而，例如，需要较多电流传导容量的开关(例如同步开关20)能够具有更多的有源单元，而需要较少载流容量的开关(例如驱动器开关22、22′、24、24′)能够具有更少的有源单元。由于有源单元的数量相对容易设计，因此集成III族氮化物开关以获得根据本发明的单片集成电路器件有利地较为简单。

现在参照图6，在现有技术的功率配置中，功率级100和负载110(可以为例如处理器，如个人计算机的CPU)之间的路径包括多个回路，所述回路引入寄生效应，从而降低配置的速度和效率。所述配置可以包括回路130、140和150，其中每个回路包括寄生电阻和寄生电感。所述配置还可进一步包括由于封装(例如丝焊、电路板迹线、焊料等)而导致的PCB寄生效应170。因而，例如在大约300KHz的开关频率下，可以为输出电感器的输出电感回路120能够将di/dt降低到350A/μs以下，可以为电解电容器的输出电容器回路130能够将di/dt降低到100A/μs以下，陶瓷降压电容器回路140能够将di/dt降低到400A/μs以下，位于插槽下面的陶瓷电容回路150能够将di/dt降低到1200A/μs以下。所述配置可以进一步包括由于负载的连接器(例如CUP插槽等)而产生的寄生回路160，其中负载的连接器可以进一步将寄生效应引入所述配置中。

现在参照图7A-7C，根据本发明的功率级能够将开关速度提高到约75MHz(图7A)，从而降低输出电感回路120的电感，进而能够将di/dt增大到约1500A/μs，或者能够将开关速度增大至约20MHz(图7B)以降低输出电感回路的电感，从而将di/dt增大到6000A/μs。具体参照图7C，通过尽可能靠近负载110来沉积功率级100以缩短二者间的路径，能够进一步减少寄生效应。例如，功率级100可以与负载110集成，以降低寄生效应和提高开关速度，随之减小无源器件的尺寸和提高效率。

尽管已结合特定实施方案对本发明进行了描述，但对于本领域技术人员而言，许多其他变化、修改和用途是显而易见的。因此，优选地，本发明的范围并不受此处的具体描述所限，而仅由所附权利要求限定。

Claims

1.一种功率管理配置，包括：

功率级，其包括多个III族氮化物功率开关；

驱动器级，其控制所述功率级的操作；

负载级，其耦合至所述功率级以接收用于所述功率级操作的功率，所述负载级包括驱动器级控制电路，所述驱动器级控制电路产生用于控制所述驱动器级的操作的信号。

2.如权利要求1所述的配置，其中所述多个III族氮化物功率开关以半桥式配置耦合。

3.如权利要求2所述的配置，其中所述多个III族氮化物功率开关为耗尽型器件。

4.如权利要求2所述的配置，其中所述驱动器级包括以半桥式组态配置的第一对III族氮化物开关和以半桥式组态配置的第二对III族氮化物开关，所述第一对III族氮化物开关用以驱动所述多个III族氮化物功率开关中的第一III族氮化物功率开关，所述第二对III族氮化物开关用以驱动所述多个III族氮化物功率开关中的第二III族氮化物功率开关。

5.如权利要求4所述的配置，其中所述第一对III族氮化物开关和所述第二对III族氮化物开关为增强型开关。

6.如权利要求4所述的配置，其中所述第一对III族氮化物开关和所述第二对III族氮化物开关为耗尽型开关。

7.如权利要求5所述的配置，其中所述驱动器级控制电路产生脉宽调制信号。

8.如权利要求6所述的配置，其中所述驱动器级控制电路产生脉宽调制信号。

9.如权利要求1所述的配置，其中所述驱动器级控制电路产生脉宽调制信号。

10.如权利要求1所述的配置，其中所述功率级和所述驱动器级形成于公共管芯中。

11.如权利要求1所述的配置，其中当所述功率级的输出电压落入预设范围之外时产生所述信号。

12.如权利要求1所述的配置，其中根据具体负载的情况来产生所述信号。

13.如权利要求12所述的配置，其中所述具体负载的情况包括所述负载的瞬间温度。

14.如权利要求12所述的配置，其中所述具体负载的情况包括所述负载的速度。

15.如权利要求1所述的配置，其中所述负载级包括微处理器。

16.如权利要求1所述的配置，其中所述负载级包括存储设备。

17.一种功率管理配置，包括：

单片集成的半导体管芯，其内形成有；

第一III族氮化物功率半导体器件和第二III族氮化物功率半导体器件，所述第二III族氮化物功率半导体器件以包括输出节点的半桥式组态与所述第一III族氮化物功率半导体器件耦合；

第一驱动器半桥式配置，其可操作地耦合至所述第一III族氮化物功率半导体器件；以及

第二驱动器半桥式配置，其可操作地耦合至所述第二III族氮化物功率半导体器件。

18.如权利要求17所述的配置，其中所述第一和第二驱动器半桥式配置各自包括一对增强型III族氮化物开关。

19.如权利要求17所述的配置，其中所述第一和第二驱动器半桥式配置各自包括一对耗尽型III族氮化物开关。

20.如权利要求17所述的配置，其中所述第一驱动器半桥式配置耦合至电平转换电路，所述电平转换电路包括电平转换电容器，其中所述电容器形成于所述单片集成的半导体管芯的表面上。

21.如权利要求17所述的配置，其中所述输出节点耦合至负载级，所述负载级包括驱动器控制电路，所述驱动器控制电路产生用于所述第一和第二驱动器半桥式配置的操作的信号。

22.如权利要求21所述的配置，其中所述驱动器级控制电路产生脉宽调制信号。

23.如权利要求21所述的配置，其中当所述功率级的输出电压落入预设范围之外时产生所述信号。

24.如权利要求21所述的配置，其中根据具体负载的情况来产生所述信号。

25.如权利要求24所述的配置，其中所述具体负载的情况包括所述负载的瞬间温度。

26.如权利要求24所述的配置，其中所述具体负载的情况包括所述负载的速度。

27.如权利要求17所述的配置，进一步包括负载级，其中所述负载级与所述单片集成的半导体管芯集成。

28.如权利要求27所述的配置，其中所述负载级包括微处理器。

29.如权利要求27所述的配置，其中所述负载级包括存储设备。