JP2013516795A - 高効率電源回路のための電子デバイスおよび部品 - Google Patents

高効率電源回路のための電子デバイスおよび部品 Download PDF

Info

Publication number
JP2013516795A
JP2013516795A JP2012548187A JP2012548187A JP2013516795A JP 2013516795 A JP2013516795 A JP 2013516795A JP 2012548187 A JP2012548187 A JP 2012548187A JP 2012548187 A JP2012548187 A JP 2012548187A JP 2013516795 A JP2013516795 A JP 2013516795A
Authority
JP
Japan
Prior art keywords
transistor
iii
insulating
electronic component
single package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012548187A
Other languages
English (en)
Other versions
JP2013516795A5 (ja
JP5883799B2 (ja
Inventor
ウー，イーフェン
Original Assignee
トランスフォーム インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム インコーポレーテッド filed Critical トランスフォーム インコーポレーテッド
Publication of JP2013516795A publication Critical patent/JP2013516795A/ja
Publication of JP2013516795A5 publication Critical patent/JP2013516795A5/ja
Application granted granted Critical
Publication of JP5883799B2 publication Critical patent/JP5883799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

ＩＩＩ−ＮトランジスタとＩＩＩ−Ｎ整流デバイスをともに単一パッケージ内に封入して備える電子部品。ＩＩＩ−Ｎトランジスタのゲート電極は、単一パッケージの第１リードまたは単一パッケージの導電構造部と電気的に接続される。ＩＩＩ−Ｎトランジスタのドレイン電極は、単一パッケージの第２リードおよびＩＩＩ−Ｎ整流デバイスの第１電極と電気的に接続される。ＩＩＩ−Ｎ整流デバイスの第２電極は、単一パッケージの第３リードと電気的に接続される。
【選択図】図１１

Description

本発明は、電力スイッチング回路用途において用いて非常に高効率な電源回路を実現することができる、電力スイッチング回路および部品に関する。
世界中の電力消費量が増加し続けるのにともなって、電源と電力変換器が私たちの社会においてますます重要になっている。図１は、昇圧ＤＣ−ＤＣ電力変換器（以下、昇圧コンバータ）の主要要素を概略的に示す回路である。昇圧コンバータ回路は、インダクタ１０および１４、スイッチングデバイス（すなわちトランジスタ１１）、整流デバイス（すなわちダイオード１２）、電荷蓄積デバイス（すなわちキャパシタ１３および１５）を備える。トランジスタ１１がＯＮである間、インダクタ１０は全入力電圧を保持し、入力電流がインダクタ１０とトランジスタ１１を流れる。電気エネルギーは、磁気エネルギーとしてインダクタ１０に蓄えられる。同時に、ダイオード１２はキャパシタ１３がトランジスタ１１を介して電荷を放出することを防ぐ。トランジスタ１１がＯＦＦであるとき、インダクタ１０の両端電圧は反転し、入力電流はインダクタ１０とダイオード１２を介して流れ、これによりキャパシタ１３がチャージされてエネルギーが入力ラインにおける電位よりも高い電圧で出力負荷に供給される。
これまで、図１の昇圧コンバータのような電源回路において用いられるダイオードとトランジスタは、通常はシリコン（Ｓｉ）半導体材料を用いて製造されている。電力用途の一般的なダイオード及びトランジスタデバイスには、シリコン（Ｓｉ）ショットキーダイオード、ＣｏｏｌＭＯＳのようなＳｉ電力ＭＯＳＦＥＴ、Ｓｉ絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が含まれる。Ｓｉ電力デバイスは安価である一方、いくつかの欠点がある。これには、比較的低いスイッチング速度と、電磁妨害またはＥＭＩと呼ばれる高レベルの電気ノイズが含まれる。より小型の電源のためスイッチング周波数は一貫して増加傾向にあり、このため電源内で用いられるデバイスが高スイッチング速度を有し、回路アーキテクチャを改善して高周波数動作により生じる増加した電気ノイズを適切に抑制することが求められる。近年、Ｓｉデバイスと比較して電気特性および熱特性が優れているため、炭化ケイ素（ＳｉＣ）電力デバイスが研究されている。ＩＩＩ族窒化物（ＩＩＩ−Ｎ）ベースの半導体デバイスが、電力回路用途の有望な候補として登場しつつある。
電力用途においてＩＩＩ−Ｎデバイスを用いることは有用であるが、回路スイッチング周波数とスイッチング速度がさらに増加するのにともない、さらなる改善により適切にＥＭＩを抑制すると同時に、高効率を維持することが必要である。
１側面において、ＩＩＩ−Ｎトランジスタと、ＩＩＩ−Ｎ整流デバイスと、を備える電子部品を説明する。単一パッケージは、ＩＩＩ−ＮトランジスタとＩＩＩ−Ｎ整流デバイスを封入する。ＩＩＩ−Ｎトランジスタのゲート電極は、単一パッケージの第１リードまたは単一パッケージの導電構造部と電気的に接続され、ＩＩＩ−Ｎトランジスタのドレイン電極は、単一パッケージの第２リードおよびＩＩＩ−Ｎ整流デバイスの第１電極と電気的に接続され、ＩＩＩ−Ｎ整流デバイスの第２電極は、単一パッケージの第３リードと電気的に接続されている。
１側面において、１００ｋＨｚ以上の周波数および１：２の変換率で動作するとき、９７．８％超の効率と、１ボルト未満のピーク出力電圧ノイズと、を有する電圧変換器を説明する。
１側面において、電力スイッチング回路内でスイッチングトランジスタを動作させる方法を説明する。同方法は、スイッチングトランジスタのゲートの、スイッチングトランジスタのソースに対する電圧を、トランジスタ閾値電圧を超える値からトランジスタ閾値電圧未満の値へ、またはトランジスタ閾値電圧未満の値からトランジスタ閾値電圧を超える値へスイッチさせるステップを有する。上記電圧は、約１５０ボルト／ナノ秒以上の速度でスイッチされる。
実装において、以下の特徴が含まれ、または有効化される。ＩＩＩ−Ｎトランジスタは、電界効果トランジスタでもよい。ＩＩＩ−Ｎトランジスタは、高圧スイッチングトランジスタでもよい。ＩＩＩ−Ｎトランジスタは、エンハンスメントモードデバイスでもよい。ＩＩＩ−Ｎ整流デバイスはＩＩＩ−Ｎダイオードでもよく、第１電極はアノード電極でもよく、第２電極はカソード電極でもよい。ＩＩＩ−ＮトランジスタまたはＩＩＩ−Ｎダイオードは、絶縁または半絶縁部を備える横型デバイスでもよい。絶縁または半絶縁部は、ＩＩＩ−Ｎトランジスタと単一パッケージの導電構造部の間、またはＩＩＩ−Ｎダイオードと単一パッケージの導電構造部の間に絶縁スペーサを挿入することなしに、単一パッケージの導電構造部に直接取り付けることができる。絶縁または半絶縁部は、絶縁または半絶縁基板でもよい。ＩＩＩ−ＮトランジスタまたはＩＩＩ−Ｎダイオードは、導電または半導電基板と、導電または半導電基板とＩＩＩ−ＮトランジスタまたはＩＩＩ−Ｎダイオードのチャネルの間に配置された絶縁または半絶縁ＩＩＩ−Ｎ層と、を備える横型デバイスでもよい。導電または半導電基板は、ＩＩＩ−Ｎトランジスタと単一パッケージの導電構造部の間、またはＩＩＩ−Ｎダイオードと単一パッケージの導電構造部の間に絶縁スペーサを挿入することなしに、単一パッケージの導電構造部に直接取り付けることができる。導電または半導電基板は、シリコン基板でもよい。ＩＩＩ−ＮトランジスタとＩＩＩ−Ｎダイオードは、共通基板上に配置してもよい。ＩＩＩ−Ｎトランジスタは第１のＩＩＩ−Ｎトランジスタでもよく、ＩＩＩ−Ｎ整流デバイスは第２のＩＩＩ−Ｎトランジスタでもよい。第１のＩＩＩ−Ｎトランジスタまたは第２のＩＩＩ−Ｎトランジスタは、絶縁または半絶縁部を備える横型デバイスでもよい。絶縁または半絶縁部は、第１のＩＩＩ−Ｎトランジスタと単一パッケージの導電構造部の間、または第２のＩＩＩ−Ｎトランジスタと単一パッケージの導電構造部の間に絶縁スペーサを挿入することなしに、単一パッケージの導電構造部に直接取り付けることができる。絶縁または半絶縁部は、絶縁または半絶縁基板でもよい。第１のＩＩＩ−Ｎトランジスタまたは第２のＩＩＩ−Ｎトランジスタは、導電または半導電基板と、導電または半導電基板と第１のＩＩＩ−Ｎトランジスタまたは第２のＩＩＩ−Ｎトランジスタのチャネルの間に配置された絶縁または半絶縁ＩＩＩ−Ｎ層と、を備える横型デバイスでもよい。導電または半導電基板は、ＩＩＩ−Ｎトランジスタと単一パッケージの導電構造部の間、またはＩＩＩ−Ｎダイオードと単一パッケージの導電構造部の間に絶縁スペーサを挿入することなしに、単一パッケージの導電構造部に直接取り付けることができる。第１のＩＩＩ−Ｎトランジスタと第２のＩＩＩ−Ｎトランジスタは、共通基板上に形成することができる。ＩＩＩ−Ｎトランジスタのソース電極は、単一パッケージの導電構造部または単一パッケージのソースリードと電気的に接続することができる。ＩＩＩ−Ｎトランジスタは、ＩＩＩ−Ｎ空乏モードトランジスタでもよく、電子部品はさらに、単一パッケージ内に収容されたエンハンスメントモードトランジスタを備えることができ、エンハンスメントモードトランジスタは、ｅ−モードトランジスタソース電極、ｅ−モードトランジスタゲート電極、ｅ−モードトランジスタドレイン電極を備えることができ、ｅ−モードトランジスタソース電極は、単一パッケージの導電構造部または単一パッケージのソースリードと電気的に接続することができ、ｅ−モードトランジスタドレイン電極は、ＩＩＩ−Ｎ空乏モードトランジスタのソース電極と電気的に接続することができ、ｅ−モードトランジスタゲート電極は、単一パッケージの第１リードと電気的に接続することができる。ＩＩＩ−Ｎ空乏モードトランジスタは、高圧スイッチングトランジスタでもよく、エンハンスメントモードトランジスタは、低圧トランジスタでもよい。エンハンスメントモードトランジスタは、Ｓｉ ＭＯＳデバイスでもよい。電圧変換器は、１ＭＨｚ以上の周波数で動作するとき、効率が９７．８％超であり、出力電圧ノイズが１ボルト未満となるようにすることができる。電圧変換器は、ノーマリオフスイッチとして動作することができるデバイスを備えることができる。同デバイスは、エンハンスメントモードＩＩＩ−Ｎトランジスタでもよい。同デバイスは、低圧エンハンスメントモードトランジスタと高圧空乏モードトランジスタを備える部品でもよい。低圧エンハンスメントモードトランジスタはＳｉ ＭＯＳトランジスタでもよく、高圧空乏モードトランジスタはＩＩＩ−Ｎトランジスタでもよい。電力スイッチング回路のピーク出力電圧ノイズは１Ｖ未満となるようにすることができる。
従来の電圧変換回路の概略を示す回路である。 図１の回路におけるトランジスタのソ−スードレイン電流と時間およびソース−ドレイン電圧と時間をプロットしたものである。 図１の電圧変換回路の出力ノードにおける過渡電圧ノイズおよび時間をプロットしたものである。 電子部品の斜視図である。 電子部品の内部上面図である。 電子部品の斜視図である。 ＩＩＩ−Ｎ ＨＥＭＴデバイスの概略断面図である。 ＩＩＩ−Ｎダイオードの概略断面図である。 電子部品の内部上面図である。 電子部品の内部上面図である。 電圧変換回路の概略を示す回路である。 電圧変換回路の概略を示す回路である。 図１２の電圧変換回路の出力ノードにおける過渡電圧ノイズと時間をプロットしたものである。 図１２の昇圧コンバータ回路の効率および電力損失と出力電力をプロットしたものである。 図１２の昇圧コンバータ回路の効率および電力損失と出力電力をプロットしたものである。
各図における同じ符号は同じ構成要素を示す。
例えば図１の昇圧コンバータのような高電力スイッチング回路においては、トランジスタ１１がＯＦＦからＯＮへまたはＯＮからＯＦＦへスイッチする毎に、スイッチング損失が生じる。スイッチング損失は、ＲＣチャージ損失とクロスオーバー損失をともに含む。図２におけるトランジスタのソース−ドレイン電流と時間およびソース−ドレイン電圧と時間のプロットに見られるように、トランジスタがＯＮからＯＦＦへスイッチするｔｓｗｉｔｃｈの間に、トランジスタの両端電圧１７は増加し、トランジスタを流れる電流１６は減少する（反対に、トランジスタがＯＦＦからＯＮへスイッチする間においては、トランジスタの両端電圧は減少し、トランジスタを流れる電流は増加する）。スイッチングの間における瞬時的なクロスオーバー電力損失は、トランジスタを流れる電流とトランジスタの両端電圧の積によって与えられる。スイッチングの間における総エネルギー損失は、電力損失をスイッチング時間にわたって時間積分することによって与えられる。トランジスタスイッチング時間ｔｓｗｉｔｃｈを減少させる（すなわち、スイッチング速度を増加させる）と、スイッチングの間における総クロスオーバーエネルギー損失を減少させることができる。これにより、電力損失を減少させ、回路の効率を増加させることができる。したがって、回路動作の間にトランジスタをより速いスイッチング速度でスイッチさせることは、有用である。回路の効率を改善できるからである。
スイッチングトランジスタが回路動作の間にスイッチングできる最大速度は、主にトランジスタの物理特性によって制限される。例えば、チャネル電荷密度、チャネル電荷移動度、チャネル電荷飽和速度、その他のトランジスタ内の内在または寄生容量もしくは抵抗である。トランジスタが設計されまたは規格化されている最大速度を超えるスイッチング速度におけるトランジスタの動作は、信頼性問題および／または電磁妨害（ＥＭＩ）を引き起こす可能性がある。昇圧コンバータ回路などの従来の電力スイッチング回路において現在用いられているスイッチングトランジスタ、例えばＳｉベースＣｏｏｌＭＯＳトランジスタは、通常は５０Ｖ／ナノ秒の最大スイッチング速度で動作するように規格化されている。例えばＩＩＩ−Ｎ ＨＥＭＴまたはＨＦＥＴのようなＩＩＩ族窒化物（すなわちＩＩＩ−Ｎ）トランジスタは、通常は優れた内在的電子特性を有し、同程度の電圧と電流で動作するように設計されたＳｉベーストランジスタと比較して容量が小さい。したがって、より高いスイッチング速度で動作することができる。例えば約１５０Ｖ／ナノ秒以上、約２００Ｖ／ナノ秒以上、または約２５０Ｖ／ナノ秒以上である。本明細書において、ＩＩＩ族窒化物またはＩＩＩ−Ｎ材料、層、デバイス、等の用語は、化学量論式ＡｌｘＩｎｙＧａｚＮ（ｘ＋ｙ＋ｚ≒１）に基づく化合物半導体材料で作成された材料またはデバイスを指す。
図３は、本願出願人が図１の昇圧コンバータ回路の出力ノード５において回路動作中に測定した、出力電圧ノイズと時間のプロットを示す。ＩＩＩ−Ｎ ＨＥＭＴをトランジスタ１１に用い、ＩＩＩ−Ｎダイオードをダイオード１２に用い、トランジスタ１１は２００Ｖ／ナノ秒のスイッチング速度でスイッチした。図に示すように、電圧変動、すなわちＥＭＩの存在を示すリンギング６の実際の量は、ノード５において、ＩＩＩ−Ｎトランジスタがスイッチした直後にそれぞれ観察された。図３に見られるように、ピーク出力電圧は１０Ｖ超である。したがって、より速いスイッチング速度におけるＥＭＩを抑制するため、さらなる改善が必要であった。
本願出願人が図１の昇圧コンバータ回路に挿入したＩＩＩ−Ｎ ＨＥＭＴおよびＩＩＩ−Ｎダイオードは、それ自体が本質的に高速回路スイッチング速度で実質的にＥＭＩを生成することなく動作することができるが、その他の回路に寄生する要素が依然としてＥＭＩを生成し、または回路内のＥＭＩ生成に寄与する。したがって、回路がより高速なスイッチング速度で実質的にＥＭＩを生成することなく動作するため、これら寄生要素を低減または除去する配置構成が必要である。
図４と図５は、それぞれ単一の電子部品２０の斜視図と内部上面図を示す。電子部品２０は、図１の昇圧コンバータ回路において、トランジスタ１１とダイオード１２双方の代わりに用いることができる。昇圧コンバータ回路においてトランジスタ１１とダイオード１２の代わりに、トランジスタ１１とダイオード１２がそれぞれ個別にパッケージされている電子部品２０を用いると、動作中のトランジスタスイッチング速度が増加したとしても、回路によって生成されるＥＭＩを低減し、または無視することができる。図４の斜視図は、電子部品のパッケージのみを示す。図５の上面図は、パッケージ部分とともに、パッケージ内にケーシングまたはカプセル化された電子デバイスを示す。電子部品２０は、ＩＩＩ−Ｎトランジスタ２１とＩＩＩ−Ｎ整流デバイス２２を備え、これらはともに単一のパッケージ内にケーシングされ、封入され、またはカプセル化されている。
単一のパッケージは、例えばケース２４とパッケージベース２３のようなカプセル構造部とともに、例えばリード９１〜９５のような非構造部を備える。本明細書において、パッケージの「構造部」とは、パッケージの基本形状または型取りを形成して、封入したデバイスを保護するために必要なパッケージの構造的剛性を提供する部位を指す。多くの場合、パッケージを備える電子部品がディスクリート回路において用いられるとき、パッケージの構造部は回路または回路基板に直接取り付けられる。図４の単一パッケージにおいて、パッケージベース２３は導電材料で形成される。すなわち、パッケージベース２３はパッケージの導電構造部である。ケース２４は、絶縁材料で形成される。単一パッケージは、少なくとも３つのリード、ゲートリード９１、ドレインリード９４、カソードリード９５を備え、オプションで少なくとも２つの追加リード、例えばオープンリード９２とソースリード９３を備える。リード９１〜９５はそれぞれ、導電材料で形成されている。ソースリード９３は、パッケージベース２３と電気的に接続することもできるし、電気的に絶縁することもできる。その他のリードは、パッケージベースから電気的に絶縁される。本明細書において、２以上の接触部その他の要素は、バイアスがかかった状況の下で常に各接触部その他の要素における電位が同じとみなせる、すなわち略同じになる程度の導電性を有する材料によって接続されている場合、「電気的に接続されている」ものとする。
本明細書において、「単一のパッケージ」は、１以上の電子デバイスまたは部品（すなわち、ＩＩＩ−Ｎトランジスタ２１とＩＩＩ−Ｎ整流デバイス２２）を収容し、封入し、カプセル化し、またはケーシングするパッケージを指す。これらはそれぞれ、互いに分離して個別にケーシングまたはカプセル化されるのではない。すなわち単一パッケージは、１以上の電子デバイスを内部に配置できるだけの外周を有し、単一パッケージ内の電子デバイス間を分離したり空隙を形成したりするパッケージング部位はない。単一パッケージは、図４のパッケージベース２３とケース２４のような構造部を備え、これは電子デバイスまたは部品を封入する単一の空洞を形成することができる。あるいは、パッケージ内に収容される電子デバイスまたは部品は、パッケージベースによって支持し、ケース２４を封入された電子デバイスまたは部品の周りに成型して単一パッケージが空洞を含まないようにし（すなわち、単一パッケージは空洞がない）、ケース材料が封入された電子デバイスまたは部品に接触するようにすることができる。ケース２４の設置面積、すなわちパッケージベース２３の主表面と並行に測定したケース領域は、９００平方ミリメートル未満、４００平方ミリメートル未満、または１００平方ミリメートル未満である。封入された電子デバイスまたは部品は、パッケージベース２３によって支持される。電子デバイス間にはパッケージベース材料またはケース材料は存在しない。すなわち、ケース２４によって形成される空洞が存在する場合、その空洞は連続的空洞である。単一パッケージ内に封入された電子デバイスまたは部品間の接続はワイヤボンドであり、またはワイヤボンドによって形成することができる。封入した電子デバイスまたは部品間の接続、またはこれらとパッケージの間の接続は、回路基板上の回路経路によって形成されるのではない。すなわち、単一パッケージ内の空洞内部は、回路配線（回路基板上に配置された導電接続線）から分離することができる。単一パッケージは、他のケーシングがなくとも機械的完全性を有する。
図６に示すように、実装によっては、パッケージベース２３とケース２４は、導電ケース１２３、すなわち封入したトランジスタを完全に囲う導電構造部で置き換えられる。この場合、ソースリード９３は導電ケースと電気的に接続または電気的に絶縁され、その他のリードは導電ケースから電気的に絶縁される。
ＩＩＩ−Ｎトランジスタ２１として、電界効果トランジスタ（ＦＥＴ）を用いることができる。例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、ＰＯＬＦＥＴ、ＪＦＥＴ、ＭＥＳＦＥＴ、ＣＡＶＥＴ、その他の電力スイッチング用途に適したＩＩＩ−Ｎトランジスタ構造である。電力スイッチング用途に適したＩＩＩ−Ｎトランジスタの例は、２００９年３月１９日に公開された米国特許公開第２００９−００７２２７２号、２００９年３月１９日に公開された米国特許公開第２００９−００７２２４０号、２００９年６月１１日に公開された米国特許公開第２００９−０１４６１８５号、２００８年４月２３日に出願された米国特許出願第１２／１０８，４４９号、２００８年１２月１０日に出願された米国特許出願第１２／３３２，２８４号、２００９年２月９日に出願された米国特許出願第１２／３６８，２４８号、２００９年３月１９日に公開された米国特許公開第２００９−００７２２６９号、に記載されており、これらは全て参照によって本願に取り込まれる。
実装によっては、ＩＩＩ−Ｎトランジスタ２１はエンハンスメントモード（Ｅ−モード）デバイスすなわちノーマリオフデバイスであり、これにより閾値電圧は０Ｖ超、例えば約１．５Ｖ〜２Ｖあるいは２Ｖ超となる。他の実装において、ＩＩＩ−Ｎトランジスタは空乏モード（Ｄ−モード）デバイスすなわちノーマリオンデバイスである。これにより閾値電圧は０Ｖ未満となる。エンハンスメントモードデバイスは、電力スイッチング用途において、デバイスまたは回路の故障時にデバイスが不意にＯＮされることを避けるために望ましい。実装によっては、ＩＩＩ−Ｎトランジスタ２１は高圧スイッチングトランジスタである。本明細書において、高圧スイッチングトランジスタとは、高圧スイッチング用途に最適化されたトランジスタを指す。すなわち、トランジスタがＯＦＦであるとき、例えば約３００Ｖ以上、約６００Ｖ以上、約１２００Ｖ以上などの高圧をブロックすることができ、トランジスタがＯＮであるとき、当該用途において十分に低いＯＮ抵抗（ＲＯＮ）を有する。すなわち、デバイスを電流が流れるとき、導電損失は十分に低い。
ＩＩＩ−Ｎトランジスタ２１は、横方向デバイスであってもよい。この場合、図７に示すＩＩＩ−Ｎ ＨＥＭＴのように、絶縁部または半絶縁部は、全電極から見て半導体本体の反対側に配置される。実装によっては、半絶縁層は半導体層をドープして当該層を電気的絶縁性にすることによって形成されている。ただしこの場合、他の絶縁材料ほどの絶縁性はない。図７のＩＩＩ−Ｎ ＨＥＭＴは、絶縁または半絶縁部６１、半導体本体６２、２次元電子ガス（２ＤＥＧ）チャネル６５、ソース電極２５、ゲート電極２６、ドレイン電極２７を備える。半導体本体６２は、ＧａＮ層などのＩＩＩ−Ｎバッファ層６３、ＡｌＧａＮ層などのＩＩＩ−Ｎバリア層６４を備える。ＩＩＩ−Ｎ ＨＥＭＴはオプションで、シリコン基板などの導電または半導電部６６を備える。
実装によっては、導電または半導電部６６はなく、絶縁または半絶縁部６１は絶縁または半絶縁基板もしくはキャリアウエハである。他の実装において、導電または半導電部６６は、シリコン基板または導電キャリアウエハであり、絶縁または半絶縁部６１は、絶縁または半絶縁ＩＩＩ−Ｎ層である。本明細書において、「基板」とは、その上に半導体デバイスの半導体材料層がエピタキシャル成長して、基板に接触または隣接する半導体材料層の結晶構造が、少なくとも部分的に基板の結晶構造と同一形状となり、または少なくとも部分的に基板の結晶構造によって規定される、材料層である。実装によっては、基板は半導体デバイスを流れる電流の伝道には寄与しない。ＩＩＩ−Ｎトランジスタ２１を、絶縁または半絶縁部が全電極から見て半導体本体６２の反対側に配置された横方向デバイスにすることは、有用である。ＩＩＩ−Ｎトランジスタ２１をパッケージ内部に取り付けるとき、電極の反対側のデバイス表面、すなわち表面６８を、楔のような絶縁スペーサをＩＩＩ−Ｎトランジスタ２１とパッケージベース２３の間に挿入することなしに、パッケージベース２３へ直接取り付けることができるからである。例えば、導電または半導電部６６がない場合、絶縁または半絶縁部６１は、ＩＩＩ−Ｎトランジスタ２１とパッケージベース２３の間に絶縁スペーサを挿入することなしに、パッケージベース２３へ直接取り付けることができる。導電または半導電部６６がある場合、導電または半導電部６６は、ＩＩＩ−Ｎトランジスタ２１とパッケージベース２３の間に絶縁スペーサを挿入することなしに、パッケージベース２３に直接取り付けることができる。従来の電力スイッチング回路において現在用いられているトランジスタ、例えばＳｉ ＣｏｏｌＭＯＳトランジスタは、通常は縦型デバイスであり、半導体本体の両側に電極がある。したがって、トランジスタとパッケージベースの間に絶縁スペーサが必要であり、トランジスタ動作中に生成された熱の散逸が少なく、場合によっては回路動作中に生成されるＥＭＩが多い。
ＩＩＩ−Ｎトランジスタ２１は、電力スイッチング用途の別要素を備えることもできる。これには例えば、ゲートと半導体本体の間の絶縁層、表面活性化層、電界板、ゲート下の半導体本体内の凹部、ＩＩＩ−Ｎバッファ層６３とＩＩＩ−Ｎバリア層６４の間のＡｌＮ層のような別半導体層、２ＤＥＧ６５と絶縁または半絶縁部６１の間または２ＤＥＧ６５と導電または半導電部６６の間のＩＩＩ−Ｎバックバリア層、が含まれるが、これらに限られない。
ＩＩＩ−Ｎ整流デバイス２２は、ＩＩＩ−Ｎダイオードでもよい。使用可能なＩＩＩ−Ｎダイオードの例は、２００８年１２月１０日に出願された米国特許出願第１２／３３２，２８４号、２００９年３月１９日に公開された米国特許公開第２００９−００７２２６９号に記載されており、これらはともに参照によってその全体が本願に取り込まれる。ＩＩＩ−Ｎ整流デバイス２２は、例えば図８に示すＩＩＩ−Ｎダイオードのように、絶縁または半絶縁部が全電極から見て半導体本体の反対側に配置されている横方向ＩＩＩ−Ｎダイオードでもよい。図８のＩＩＩ−Ｎダイオードは、絶縁または半絶縁部６１、半導体本体６２、２次元電子ガス（２ＤＥＧ）チャネル６５、絶縁または半絶縁部６１の反対側で半導体本体６２に接触して半導体本体６２の半導体材料とショットキー接触を形成するアノード端子２８、２ＤＥＧチャネル６５とオーム接触を形成するカソード端子２９、を備える。半導体本体６２は、ＧａＮなどのＩＩＩ−Ｎバッファ層６３、ＡｌＧａＮなどのＩＩＩ−Ｎバリア層６４を備える。ＩＩＩ−Ｎダイオードは、オプションで半導体基板などの導電または半導電部６６を備えることもできる。
実装によっては、導電または半導電部６６はなく、絶縁または半絶縁部６１は絶縁または半絶縁基板もしくはキャリアウエハである。他の実装において、導電または半導電部６６は、シリコン基板または導電キャリアウエハであり、絶縁または半絶縁部は絶縁または半絶縁ＩＩＩ−Ｎ層である。ＩＩＩ−Ｎ整流デバイス２２を、絶縁または半絶縁部が全電極から見て半導体本体の反対側に配置された横方向ダイオードにすることは、有用である。ＩＩＩ−Ｎダイオードをパッケージ内部に配置するとき、電極の反対側のデバイス表面、すなわち表面６９は、ＩＩＩ−Ｎダイオード２２とパッケージベース２３の間に楔のような絶縁スペーサを挿入することなしに、パッケージベース２３へ直接取り付けることができる。例えば、導電または半導電部６６がない場合、絶縁または半絶縁部６１は、ＩＩＩ−Ｎダイオード２２とパッケージベース２３の間に絶縁スペーサを挿入することなしに、パッケージベース２３へ直接取り付けることができ、導電または半導電部６６がある場合、導電または半導電部６６は、ＩＩＩ−Ｎダイオード２２とパッケージベース２３の間に絶縁スペーサを挿入することなしに、パッケージベース２３へ直接取り付けることができる。従来の電力スイッチング回路において現在用いられているダイオード、例えばＳｉＣダイオードは、通常は縦型デバイスであり、半導体本体の両側に電極がある。したがって、ダイオードとパッケージベースの間に絶縁スペーサが必要であり、ダイオード動作中に生成された熱の散逸が少なく、場合によっては回路動作中に生成されるＥＭＩが多い。
ＩＩＩ−Ｎ整流デバイス２２として使用されるＩＩＩ−Ｎダイオードは、電力スイッチング用途の別要素を備えることもできる。これには例えば、表面活性化層、電界板、アノード下の半導体本体内の凹部、ＩＩＩ−Ｎバッファ層６３とＩＩＩ−Ｎバリア層６４の間のＡｌＮ層のような別半導体層、２ＤＥＧ６５と絶縁または半絶縁部６１の間のＩＩＩ−Ｎバックバリア層、が含まれるが、これらに限られない。
実装によっては、ＩＩＩ−Ｎトランジスタ２１は、ＩＩＩ−Ｎ整流デバイス２２（図７と図８参照）と同じＩＩＩ−Ｎ材料層構造によって形成され、またはこれを備える。実装によっては、ＩＩＩ−Ｎトランジスタ２１とＩＩＩ−Ｎ整流デバイス２２は、共通基板を共有し、またはその上に形成される。共通基板上にデバイスを形成することは有用である。両デバイスが単一のダイ上に統合され、電極間の電気接続がワイヤボンドによって形成するのではなくリソグラフィーによって規定でき、これにより回路を単純化して製造コストを低減できるからである。ＩＩＩ−Ｎ材料層構造によって形成されまたはこれを備え、および／または共通基板を共有するＩＩＩ−Ｎトランジスタとダイオードの例は、２００８年１２月１０日に出願された米国特許出願第１２／３３２，２８４号に記載されている。
実装によっては、ＩＩＩ−Ｎ整流デバイスは、図９に示すように第２のＩＩＩ−Ｎトランジスタである。ここではＩＩＩ−Ｎ整流デバイスは、第２のＩＩＩ−Ｎトランジスタによって形成される場合、ＩＩＩ−Ｎ整流デバイス２２’または第２ＩＩＩ−Ｎトランジスタ２２’とする。例えば、ＩＩＩ−Ｎ整流デバイス２２’は、構造がＩＩＩ−Ｎトランジスタ２１と類似または同一のＩＩＩ−Ｎトランジスタで形成することができる。ＩＩＩ−Ｎトランジスタ２２’は、高圧スイッチングトランジスタでもよい。ＩＩＩ−Ｎトランジスタを昇圧コンバータなどの回路内の整流デバイスとして用いる方法は、２００９年９月９日に出願された米国特許出願第１２／５５６，４３８号に記載されており、その全体は参照によって本願に組み込まれる。
ＩＩＩ−ＮダイオードをＩＩＩ−Ｎ整流デバイス２２として用いる場合、ＩＩＩ−Ｎトランジスタ２１とＩＩＩ−Ｎダイオードは、単一パッケージ内に取り付けられ、以下のように接続される。図６を再び参照して、電気コネクタ３５〜３９は、単一または複数のワイヤボンドであり、パッケージ部、ＩＩＩ−Ｎトランジスタ、ＩＩＩ−Ｎダイオードを互いに電気的に接続するために用いられる。ＩＩＩ−Ｎトランジスタ２１とＩＩＩ−Ｎダイオード２２はともに、それぞれ絶縁または半絶縁基板がパッケージベース２３と接触した状態で、パッケージ内部に取り付けられる。ＩＩＩ−Ｎトランジスタ２１のソース電極２５は、パッケージベース２３のようなパッケージの導電構造部と電気的に接続され、またはこれに代えて導電コネクタ３５などによってパッケージのソースリード９３と電気的に接続することができる。ＩＩＩ−Ｎトランジスタ２１のゲート電極２６は、導電コネクタ３６などによってパッケージのゲートリード９１と電気的に接続されている。ＩＩＩ−Ｎトランジスタ２１のドレイン電極２７は、導電コネクタ３８などによってＩＩＩ−Ｎダイオードのアノード端子２８と電気的に接続されている。ドレイン電極２７とアノード端子２８はともに、導電コネクタ３７として示すように、これら端子／電極の一方または双方をドレインリード９４へワイヤボンドすることによって、パッケージのドレインリード９４と電気的に接続されている。ＩＩＩ−Ｎダイオードのカソード端子２９は、導電コネクタ３９などによってパッケージのカソードリード９５と電気的に接続されている。
第２のＩＩＩ−ＮトランジスタがＩＩＩ−Ｎ整流デバイス２２’として用いられる場合、第１ＩＩＩ−Ｎトランジスタ２１と第２ＩＩＩ−Ｎトランジスタ２２’は、単一パッケージ内部に取り付けられ、以下のように接続される。図９を参照して、ＩＩＩ−Ｎトランジスタ２１と第２ＩＩＩ−Ｎトランジスタ２２’はともに、それぞれ絶縁または半絶縁基板がパッケージベース２３に接触した状態で、パッケージ内部に取り付けられる。ＩＩＩ−Ｎトランジスタ２１のソース電極２５は、パッケージベース２３のようなパッケージの導電構造部と電気的に接続され、またはこれに代えて導電コネクタ３５などによってパッケージのソースリード９３と電気的に接続することができる。ＩＩＩ−Ｎトランジスタ２１のゲート電極２６は、導電コネクタ９１などによってパッケージのゲートリード９１と電気的に接続される。ＩＩＩ−Ｎトランジスタ２１のドレイン電極２７は、導電コネクタ３８などによって第２ＩＩＩ−Ｎトランジスタ２２’のソース電極２８’と電気的に接続される。第１トランジスタのドレイン電極２７と第２トランジスタのソース電極２８’はともに、例えば導電コネクタ３７のようにこれら電極の一方または双方をドレインリードへワイヤボンドすることによって、パッケージのドレインリード９４と電気的に接続される。第２ＩＩＩ−Ｎトランジスタ２２’のドレイン電極２９’は、導電コネクタ３９などによってパッケージのカソードリード９５と電気的に接続される。第２ＩＩＩ−Ｎトランジスタ２２’のゲート電極５８’は、導電コネクタ５９などによってパッケージのリード９２と電気的に接続することができる。
図６の電子部品を昇圧コンバータ回路内またはその他回路内で用いる場合、ＩＩＩ−Ｎトランジスタ２１のソース電極２５は、ＤＣグランド、ＡＣグランド、または回路グランドと電気的に接続される。本明細書において、ノード、デバイス、層、部品は、動作中に常に固定ＤＣ電位を保持する場合、「ＡＣグランドされた」ものとする。ＡＣグランドとＤＣグランドをまとめて、「回路グランド」とする。ソース電極２５がパッケージベース２３と電気的に接続される場合、ソース電極２５は、パッケージベース２３を回路のグランド平面へ取り付けることにより、ＤＣグランドまたはＡＣグランドすることができる。この場合、パッケージリード９２と９３は省略でき、パッケージのリードは３つのみとなり、例えばゲートリード９１はトランジスタゲート電極２６と接続され、例えばドレインリード９４はトランジスタドレイン電極２７と接続され、例えばカソードリード９５はダイオードカソード端子２９と接続される。デバイスのリードを３つのみに形成することは、３リードの標準的な商用パッケージが多く入手できる点において、有用である。パッケージがソースリード９３を備え、ソース電極２５がソースリード９３と電気的に接続される場合、ソース電極２５は、ソースリード９３を回路グランドと接続するか、またはソースリード９３をパッケージベース２３と電気的に接続してパッケージベースを回路グランドに接続することにより、ＤＣグランドまたはＡＣグランドすることができる。パッケージ上のリード数に関わりなく、リードはパッケージの片側から他方へ所望の順序で並べることができ、その順序は図６に示す例に限られるものではない。リードは、全電気コネクタの全長および／またはトランジスタ、ダイオード、パッケージリード網の総面積が最小化され、これにより寄生要素を抑制し、回路動作中に生成されるＥＭＩを抑制するように順序付けるのが理想的である。
図６と図９に示すＩＩＩ−Ｎトランジスタ２１はエンハンスメントモードデバイスであるのが理想的であるが、実際には、大電力スイッチング用途において用いるのに望ましい特性を有する、０Ｖより十分に大きい閾値電圧を有するＩＩＩ−Ｎトランジスタを製造することは難しい。この問題は、図６のＩＩＩ−Ｎトランジスタ２１を、高圧ＩＩＩ−Ｎ空乏モード（Ｄ−モード）トランジスタ２１’（をＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’）、低圧エンハンスメントモードトランジスタ４１（Ｅ−モードトランジスタ４１、図１０に示すように接続されている）と置き換えることによって解決することができる。
図１０は、他の単一電子部品４０の上面図を示す。電子部品４０は、図１の昇圧コンバータ回路において、トランジスタ１１とダイオード１２双方に代えて用いることができる。トランジスタ１１とダイオード１２がそれぞれ個別にパッケージ化された昇圧コンバータ回路において、トランジスタ１１とダイオード１２に代えて電子部品４０を用いると、トランジスタが回路動作中により高いスイッチング速度で動作する場合でも、回路によって生成されるＥＭＩを抑制しまたは無視することができる。図１０の内部上面図は、パッケージ部分とともに、パッケージ内にケーシングされた電子デバイス（全てを示してはいない）を示す。電子部品４０は、高圧ＩＩＩ−Ｎ空乏モードトランジスタ２１’、低圧エンハンスメントモードトランジスタ４１、ＩＩＩ−Ｎ整流デバイス２２を備え、これらは全て単一パッケージ内にケーシングされている。図１０の単一電子部品４０パッケージに用いられるパッケージは、図６と図９の単一電子部品２０および２０’に用いられるパッケージと同一であってもよい。すなわち、単一電子部品４０のパッケージは、図４のものでもよい。ＩＩＩ−Ｎ整流デバイス２２は、図６のＩＩＩ−Ｎダイオード、またはこれに代えて図９の第２ＩＩＩ−Ｎトランジスタでもよく、図６と図９の単一電子部品におけるＩＩＩ−Ｎ整流デバイス２２と同一の要件および構造を有する。
ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’は、高圧デバイスであり、そのため少なくとも、図１における従来の昇圧コンバータ回路内のトランジスタ１１をまたがることによって降下する最大電圧をブロックすることができ、これは高圧用途においては３００Ｖ、６００Ｖ、１２００Ｖ、その他用途に応じて求められる適当なブロック電圧である。換言すると、ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’は、０Ｖと少なくともＶｍａｘの間の任意の電圧をブロックすることができる。Ｖｍａｘは、トランジスタ１１をまたがることによって降下する最大電圧である。実装によっては、ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’は、０Ｖと少なくとも２×Ｖｍａｘの間の任意の電圧をブロックすることができる。通常の高圧デバイスについてのＩＩＩ−Ｎ Ｄ−モードトランジスタ閾値電圧Ｖｔｈは、約−５〜−１０Ｖ（Ｄ−モード＝負のＶｔｈ）である。Ｅ−モードトランジスタ４１は、０Ｖと少なくとも｜Ｖｔｈ｜の間の任意の電圧をブロックすることができる。｜Ｖｔｈ｜は、ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’の閾値電圧の振幅（絶対値）である。実装によっては、Ｅ−モードトランジスタ４１は、０Ｖと少なくとも２×｜Ｖｔｈ｜の間の任意の電圧をブロックすることができる。したがって、Ｅ−モードトランジスタ４１は低圧デバイスであり、ブロックする必要がある電圧は実質的に回路高電圧よりも小さい。実装によっては、ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’は、０Ｖと少なくとも１２００Ｖの間の任意の電圧をブロックすることができ、約ー５Ｖの閾値電圧を有し、Ｅ−モードトランジスタ４１は０Ｖと少なくとも約５Ｖ、例えば少なくとも約１０Ｖの間の任意の電圧をブロックすることができる。実装によっては、ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’は高圧ＩＩＩ−Ｎ ＨＥＭＴデバイスであり、Ｅ−モードトランジスタ４１はＳｉ ＭＯＳデバイスまたはＩＩＩ−Ｎ ＨＥＭＴデバイスである。他の実装においては、Ｅ−モードトランジスタ４１はＮ−面ＩＩＩ−Ｎデバイスであり、ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’はＩＩＩ−面ＩＩＩ−Ｎデバイスである。
ＩＩＩ−ＮダイオードがＩＩＩ−Ｎ整流デバイス２２に用いられ、Ｓｉ ＭＯＳデバイスがＥ−モードトランジスタ４１に用いられる場合、ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’、Ｅ−モードトランジスタ４１、ＩＩＩ−Ｎダイオード２２は、単一パッケージ内部に取り付けられ、以下のように接続される。図１０を参照して、電気コネクタ３７’、３８’、３９、５２〜５５は、単一または複数ワイヤボンドであり、パッケージ部分、ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’、Ｅ−モードトランジスタ４１、ＩＩＩ−Ｎダイオード２２を互いに電気的に接続するために用いられる。ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’とＩＩＩ−Ｎダイオード２２はともに、それぞれ絶縁または半絶縁基板あるいは導電または半導電基板がパッケージベース２３に接触した状態で、パッケージ内部に取り付けられる。Ｅ−モードトランジスタ４１は、絶縁スペーサ上に取り付けられ、スペーサのＥ−モードトランジスタ４１から見て反対側はパッケージベース２３に接触する。Ｓｉ ＭＯＳデバイスとパッケージベース２３の間に絶縁スペーサを挿入することは、従来のＳｉ ＭＯＳデバイスにおいては必要であった。従来のＳｉ ＭＯＳデバイスは、ドレイン端子がソース電極４２から見て半導体本体の反対側にある、縦型デバイスである傾向があるからである。ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’のゲート電極２６’とｅ−モードトランジスタソース電極４２（Ｓｉ ＭＯＳデバイスのソース電極）はともに、パッケージベース２３のようなパッケージの導電構造部と電気的に接続され、またはこれに代えてソースリード９３と電気的に接続することができる。導電コネクタ５５を用いて、ｅ−モードトランジスタソース電極４２をパッケージベース５３またはソースリード９３と電気的に接続することができる。ｅ−モードトランジスタゲート電極４３（Ｓｉ−ＭＯＳデバイスのゲート電極）は、導電コネクタなどによってパッケージのゲートリード９１と電気的に接続されている。ｅ−モードトランジスタドレイン電極４４（Ｓｉ ＭＯＳデバイスのドレイン電極）は、導電コネクタ５２などによってＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’のソース端子２５’と電気的に接続されている。ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’のドレイン電極２７’は、導電コネクタ５３などによってＩＩＩ−Ｎダイオードのアノード端子２８と電気的に接続されている。ドレイン電極２７’とアノード端子２８はともに、これらコンタクト／電極の一方または双方をドレインリード９４へワイヤボンドすることなどによって、パッケージのドレインリード９４と電気的に接続されている。ＩＩＩ−Ｎダイオードのカソード端子２９は、導電コネクタ３９などによってパッケージのカソードリード９５と電気的に接続されている。
低圧ＩＩＩ−ＮエンハンスメントモードデバイスがＥ−モードトランジスタ４１に用いられる場合、電気的接続は図１０に示すものと同じである。しかし、低圧ＩＩＩ−Ｎエンハンスメントモードデバイスは、絶縁または半絶縁基板などの絶縁または半絶縁部を備えることができる。この場合、ＩＩＩ−Ｎエンハンスメントモードデバイスは、絶縁または半絶縁部がパッケージベースと接触し、またはパッケージベース２３とデバイスチャネルの間にある状態で、パッケージベース２３に直接取り付けることができる。
図１０に示す部品６０は、高圧ＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’と低圧 Ｅ−モードトランジスタ４１を図示するように接続して備え、単一高圧ＩＩＩ−Ｎ Ｅ−モードトランジスタと同様に動作することができる。すなわち、ノーマリオフスイッチであり、Ｅ−モードトランジスタ４１と略同一の閾値電圧およびＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’と同様の絶縁破壊電圧を有する。すなわち、ゲートリード９１に印加されるパッケージベース２３またはソースリード９３に対する入力電圧信号は、ドレインリード９４において、単一高圧ＩＩＩ−Ｎ Ｅ−モードトランジスタで部品６０を置き換えて図６と図９に示すように接続した場合に生成されるものと同じ出力信号を生成し得る。高圧ＩＩＩ−Ｎ Ｄ−モードトランジスタと低圧Ｅ−モードトランジスタはともに、高圧ＩＩＩ−Ｎ Ｅ−モードデバイスよりも容易かつ再現性よく製造することができる。そのため、図１０の電子部品４０は、図６と図９の電子部品２０および２０’よりも製造が容易である。
図１１は図６の電子部品２０を利用する昇圧コンバータ回路の概略を示す回路であり、図１２は図１０の電子部品４０を利用する昇圧コンバータ回路の概略を示す回路である。図１１と図１２において、ノード１９１は電子部品２０または４０のパッケージリード９１と電気的に接続され、ノード１９４は電子部品２０または４０のパッケージリード９４と電気的に接続され、ノード１９５は電子部品２０または４０のパッケージリード９５と電気的に接続され、ノード１９３は電子部品２０または４０のパッケージリード９３またはパッケージベース２３と電気的に接続されている。
図１３は、本願出願人が図１２の昇圧コンバータ回路の出力ノード５において回路動作中に測定した、出力電圧ノイズ対時間をプロットしたものである。この測定において、高圧ＩＩＩ−Ｎ Ｄ−モードヘテロ接合電界効果トランジスタ（ＨＦＥＴ）をＩＩＩ−Ｎ Ｄ−モードトランジスタ２１’に用い、低圧Ｓｉ ＭＯＳ Ｅ−モードデバイスをＥ−モードトランジスタ４１に用い、ＩＩＩ−Ｎダイオードをダイオード２２に用いた。回路動作条件は図３のものと同一である。トランジスタは、２００Ｖ／ナノ秒のスイッチング速度でスイッチした。図から分かるように、出力ノード５で測定したリンギング９は、実質的に図３で測定した出力ノードにおけるリンギングよりも小さい。ピーク出力電圧ノイズは１Ｖ未満であり、図３で測定したピーク出力電圧ノイズの１０分の１未満である。図１１の回路のように図６と図９の電子部品２０または２０’を電子部品４０に代えて用いる場合、ＥＭＩはさらに抑制することができ、および／または、より高いレベルのＥＭＩを生成することなくより高速なスイッチング速度を用いることができる。
図３に示す、ディスクリートデバイスが少なくトランジスタとダイオードが個別にパッケージされている昇圧コンバータ回路についてのものと比較して、図１２の回路について観察されるＥＭＩの減少は、寄生抵抗、容量、および／またはインダクタンスの減少によるものである。これらの減少は、ダイオードとトランジスタを全てケーシングする単一パッケージを用いることによって実現することができる。図１の回路において、トランジスタ１１とダイオード１２は個別にパッケージされ、回路面積と電気接続長は個々のパッケージによって制限され、大きすぎる場合がある。したがって、ＩＩＩ−Ｎデバイスをトランジスタ１１とダイオード１２に用いる場合であっても、寄生要素とＥＭＩが許容できないほどに大きい。図１２において単一パッケージにより整流デバイスとトランジスタをケーシングまたはカプセル化することにより、回路面積を小さくし、電気接続すなわち電極と部品の間のワイヤボンドを短くすることができる。これにより、寄生抵抗、容量、および／またはインダクタンスを減少させることができる。したがって、図６、図９、図１０の電子部品２０、２０’、４０は、寄生抵抗、容量、インダクタンスを最小化するように構成すべきである。すなわち、これらは面積と電気コネクタ長が最小化されるように構成すべきである。図１０の電子部品４０について、Ｓｉ ＭＯＳデバイスがＥ−モードトランジスタ４１に用いられる場合、Ｓｉ ＭＯＳデバイスは、できる限り小さいドレイン領域（パッケージベース２３の主面と並行に測定する）を有することが望ましい。ドレインが絶縁スペーサのみによってパッケージベース２３から分離されてドレイン−グランド容量が大きくなると、回路のＥＭＩを大きくするからである。また、図６と図９の電子部品２０と２０’は、ディスクリートデバイスの数が図１０の電子部品４０よりも少なく、電子部品２０と２０’内の全てのダイオードとトランジスタを絶縁楔なしにパッケージベース２３に取り付け得るので、電子部品２０または２０’を用いる回路が生成するＥＭＩは、電子部品２０または２０’を電子部品４０と置き換えた同じ回路が生成するＥＭＩよりも小さくすることができ、および／またはより高レベルのＥＭＩを生成することなくより速いスイッチング速度を用いることができる。
図１４と図１５は、図１２の昇圧コンバータについて効率１２１と電力損失１２２を出力パワーに対してプロットしたものを示し、図１０の電子部品４０を含む。電子部品４０は、高圧ＩＩＩ−Ｎ空乏モードＨＥＭＴ、低圧エンハンスメントモードＳｉ ＭＯＳトランジスタ、ＩＩＩ−Ｎダイオードを備える。図１４と図１５の測定において、電圧は２００Ｖから４００Ｖに変換された。すなわち、変換率は１：２である。図１４の測定において回路は１００ｋＨｚの周波数で動作し、図１５の測定において回路は１ＭＨｚの周波数で動作した。図１４に見られるように、１００ｋＨｚにおいて昇圧コンバータは５０Ｗ〜７００Ｗの全出力パワーにおいて９７．８％超の効率を発揮し、ピーク効率は約９９％超である。図１５に見られるように、１ＭＨｚにおいて昇圧コンバータは５０Ｗ〜７００Ｗの全出力パワーにおいて９１．８％超の効率を発揮し、ピーク効率は約９７．８％超である。
複数の実装例を説明した。しかし、ここに開示する技術とデバイスの要旨と範囲から逸脱することなく、様々な変更をなすことができることを理解されたい。したがって、他の実装も特許請求の範囲に含まれる。

Claims (29)

  1. ＩＩＩ−Ｎトランジスタと、
    ＩＩＩ−Ｎ整流デバイスと、
    前記ＩＩＩ−Ｎトランジスタと前記ＩＩＩ−Ｎ整流デバイスを封入する単一パッケージと、
    を備え、
    前記ＩＩＩ−Ｎトランジスタのゲート電極は、前記単一パッケージの第１リードまたは前記単一パッケージの導電構造部と電気的に接続され、
    前記ＩＩＩ−Ｎトランジスタのドレイン電極は、前記単一パッケージの第２リードおよび前記ＩＩＩ−Ｎ整流デバイスの第１電極と電気的に接続され、
    前記ＩＩＩ−Ｎ整流デバイスの第２電極は、前記単一パッケージの第３リードと電気的に接続されている
    ことを特徴とする電子部品。
  2. 前記ＩＩＩ−Ｎトランジスタは、電界効果トランジスタである
    ことを特徴とする請求項１記載の電子部品。
  3. 前記ＩＩＩ−Ｎトランジスタは、高圧スイッチングトランジスタである
    ことを特徴とする請求項１記載の電子部品。
  4. 前記ＩＩＩ−Ｎトランジスタは、エンハンスメントモードデバイスである
    ことを特徴とする請求項１記載の電子部品。
  5. 前記ＩＩＩ−Ｎ整流デバイスはＩＩＩ−Ｎダイオードであり、
    前記第１電極はアノード電極であり、
    前記第２電極はカソード電極である
    ことを特徴とする請求項１記載の電子部品。
  6. 前記ＩＩＩ−Ｎトランジスタまたは前記ＩＩＩ−Ｎダイオードは、絶縁または半絶縁部を備える横型デバイスであり、
    前記絶縁または半絶縁部は、前記ＩＩＩ−Ｎトランジスタと前記単一パッケージの前記導電構造部の間、または前記ＩＩＩ−Ｎダイオードと前記単一パッケージの前記導電構造部の間に絶縁スペーサを挿入することなしに、前記単一パッケージの前記導電構造部に直接取り付けられている
    ことを特徴とする請求項５記載の電子部品。
  7. 前記絶縁または半絶縁部は、絶縁または半絶縁基板である
    ことを特徴とする請求項６記載の電子部品。
  8. 前記ＩＩＩ−Ｎトランジスタまたは前記ＩＩＩ−Ｎダイオードは、
    導電または半導電基板と、
    前記導電または半導電基板と前記ＩＩＩ−Ｎトランジスタまたは前記ＩＩＩ−Ｎダイオードのチャネルの間に配置された絶縁または半絶縁ＩＩＩ−Ｎ層と、
    を備える横型デバイスであり、
    前記導電または半導電基板は、前記ＩＩＩ−Ｎトランジスタと前記単一パッケージの前記導電構造部の間、または前記ＩＩＩ−Ｎダイオードと前記単一パッケージの前記導電構造部の間に絶縁スペーサを挿入することなしに、前記単一パッケージの前記導電構造部に直接取り付けられている
    ことを特徴とする請求項５記載の電子部品。
  9. 前記導電または半導電基板は、シリコン基板である
    ことを特徴とする請求項８記載の電子部品。
  10. 前記ＩＩＩ−Ｎトランジスタと前記ＩＩＩ−Ｎダイオードは、共通基板上に配置されている
    ことを特徴とする請求項５記載の電子部品。
  11. 前記ＩＩＩ−Ｎトランジスタは第１のＩＩＩ−Ｎトランジスタであり、前記ＩＩＩ−Ｎ整流デバイスは第２のＩＩＩ−Ｎトランジスタである
    ことを特徴とする請求項１記載の電子部品。
  12. 前記第１のＩＩＩ−Ｎトランジスタまたは前記第２のＩＩＩ−Ｎトランジスタは、絶縁または半絶縁部を備える横型デバイスであり、
    前記絶縁または半絶縁部は、前記第１のＩＩＩ−Ｎトランジスタと前記単一パッケージの前記導電構造部の間、または前記第２のＩＩＩ−Ｎトランジスタと前記単一パッケージの前記導電構造部の間に絶縁スペーサを挿入することなしに、前記単一パッケージの前記導電構造部に直接取り付けられている
    ことを特徴とする請求項１１記載の電子部品。
  13. 前記絶縁または半絶縁部は、絶縁または半絶縁基板である
    ことを特徴とする請求項１２記載の電子部品。
  14. 前記第１のＩＩＩ−Ｎトランジスタまたは前記第２のＩＩＩ−Ｎトランジスタは、
    導電または半導電基板と、
    前記導電または半導電基板と前記第１のＩＩＩ−Ｎトランジスタまたは前記第２のＩＩＩ−Ｎトランジスタのチャネルの間に配置された絶縁または半絶縁ＩＩＩ−Ｎ層と、
    を備える横型デバイスであり、
    前記導電または半導電基板は、前記ＩＩＩ−Ｎトランジスタと前記単一パッケージの前記導電構造部の間、または前記ＩＩＩ−Ｎダイオードと前記単一パッケージの前記導電構造部の間に絶縁スペーサを挿入することなしに、前記単一パッケージの前記導電構造部に直接取り付けられている
    ことを特徴とする請求項１１記載の電子部品。
  15. 前記導電または半導電基板は、シリコン基板である
    ことを特徴とする請求項１４記載の電子部品。
  16. 前記第１のＩＩＩ−Ｎトランジスタと前記第２のＩＩＩ−Ｎトランジスタは、共通基板上に形成されている
    ことを特徴とする請求項１１記載の電子部品。
  17. 前記ＩＩＩ−Ｎトランジスタのソース電極は、前記単一パッケージの導電構造部または前記単一パッケージのソースリードと電気的に接続されている
    ことを特徴とする請求項１記載の電子部品。
  18. 前記ＩＩＩ−Ｎトランジスタは、ＩＩＩ−Ｎ空乏モードトランジスタであり、
    前記電子部品はさらに、前記単一パッケージ内に収容されたエンハンスメントモードトランジスタを備え、
    前記エンハンスメントモードトランジスタは、ｅ−モードトランジスタソース電極、ｅ−モードトランジスタゲート電極、ｅ−モードトランジスタドレイン電極を備え、
    前記ｅ−モードトランジスタソース電極は、前記単一パッケージの前記導電構造部または前記単一パッケージのソースリードと電気的に接続され、
    前記ｅ−モードトランジスタドレイン電極は、前記ＩＩＩ−Ｎ空乏モードトランジスタのソース電極と電気的に接続され、
    前記ｅ−モードトランジスタゲート電極は、前記単一パッケージの前記第１リードと電気的に接続されている
    ことを特徴とする請求項１記載の電子部品。
  19. 前記ＩＩＩ−Ｎ空乏モードトランジスタは、高圧スイッチングトランジスタであり、
    前記エンハンスメントモードトランジスタは、低圧トランジスタである
    ことを特徴とする請求項１８記載の電子部品。
  20. 前記エンハンスメントモードトランジスタは、Ｓｉ ＭＯＳデバイスである
    ことを特徴とする請求項１９記載の電子部品。
  21. 請求項１記載の電子部品を備えることを特徴とする電圧変換器。
  22. １００ｋＨｚ以上の周波数および１：２の変換率で動作するとき、９７．８％超の効率と、１ボルト未満のピーク出力電圧ノイズと、を有することを特徴とする電圧変換器。
  23. 前記電圧変換器が１ＭＨｚ以上の周波数で動作するとき、前記効率は９７．８％超であり、前記出力電圧ノイズは１ボルト未満である
    ことを特徴とする請求項２２記載の電圧変換器。
  24. ノーマリオフスイッチとして動作することができるデバイスを備える
    ことを特徴とする請求項２２記載の電圧変換器。
  25. 前記デバイスは、エンハンスメントモードＩＩＩ−Ｎトランジスタである
    ことを特徴とする請求項２４記載の電圧変換器。
  26. 前記デバイスは、低圧エンハンスメントモードトランジスタと高圧空乏モードトランジスタを備える部品である
    ことを特徴とする請求項２４記載の電圧変換器。
  27. 前記低圧エンハンスメントモードトランジスタはＳｉ ＭＯＳトランジスタであり、
    前記高圧空乏モードトランジスタはＩＩＩ−Ｎトランジスタである
    ことを特徴とする請求項２６記載の電圧変換器。
  28. 電力スイッチング回路内でスイッチングトランジスタを動作させる方法であって、
    前記スイッチングトランジスタのゲートの、前記スイッチングトランジスタのソースに対する電圧を、トランジスタ閾値電圧を超える値から前記トランジスタ閾値電圧未満の値へ、またはトランジスタ閾値電圧未満の値から前記トランジスタ閾値電圧を超える値へスイッチさせるステップを有し、
    前記電圧は、約１５０ボルト／ナノ秒以上の速度でスイッチされる
    ことを特徴とする方法。
  29. 前記電力スイッチング回路のピーク出力電圧ノイズは１Ｖ未満である
    ことを特徴とする請求項２８記載の方法。
JP2012548187A 2010-01-08 2011-01-07 高効率電源回路のための電子デバイスおよび部品 Active JP5883799B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/684,838 US8816497B2 (en) 2010-01-08 2010-01-08 Electronic devices and components for high efficiency power circuits
US12/684,838 2010-01-08
PCT/US2011/020592 WO2011085260A2 (en) 2010-01-08 2011-01-07 Electronic devices and components for high efficiency power circuits

Publications (3)

Publication Number Publication Date
JP2013516795A true JP2013516795A (ja) 2013-05-13
JP2013516795A5 JP2013516795A5 (ja) 2014-02-20
JP5883799B2 JP5883799B2 (ja) 2016-03-15

Family

ID=44258087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012548187A Active JP5883799B2 (ja) 2010-01-08 2011-01-07 高効率電源回路のための電子デバイスおよび部品

Country Status (6)

Country Link
US (2) US8816497B2 (ja)
EP (1) EP2522030A4 (ja)
JP (1) JP5883799B2 (ja)
CN (1) CN102696106B (ja)
TW (1) TWI545721B (ja)
WO (1) WO2011085260A2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8816497B2 (en) 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8624662B2 (en) 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8847408B2 (en) * 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US9343440B2 (en) 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US8987833B2 (en) * 2011-04-11 2015-03-24 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US9129838B2 (en) * 2011-11-24 2015-09-08 Sharp Kabushiki Kaisha Semiconductor device and electronic apparatus
US20130140671A1 (en) * 2011-12-06 2013-06-06 Win Semiconductors Corp. Compound semiconductor integrated circuit with three-dimensionally formed components
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
KR20130063833A (ko) * 2011-12-07 2013-06-17 삼성전기주식회사 모노리식 반도체 소자 및 그 제조 방법
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US9362267B2 (en) 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US20140021934A1 (en) * 2012-07-17 2014-01-23 Transphorm, Inc. Devices and components for power conversion circuits
US9438112B2 (en) * 2012-08-23 2016-09-06 Infineon Technologies Americas Corp. Power converter including integrated driver for depletion mode group III-V transistor
US20140070627A1 (en) * 2012-09-07 2014-03-13 International Rectifier Corporation Integrated Group III-V Power Stage
JP2014072385A (ja) * 2012-09-28 2014-04-21 Toyota Motor Corp 半導体装置
WO2014065124A1 (ja) * 2012-10-25 2014-05-01 シャープ株式会社 半導体装置および電子機器
TWI567930B (zh) * 2012-11-19 2017-01-21 台達電子工業股份有限公司 半導體裝置
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
JP6113542B2 (ja) * 2013-03-21 2017-04-12 株式会社東芝 半導体装置
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
US10429228B2 (en) * 2013-05-13 2019-10-01 The Boeing Company Fuel level measurement using in-tank measuring system
JP6211829B2 (ja) * 2013-06-25 2017-10-11 株式会社東芝 半導体装置
JP6223729B2 (ja) 2013-06-25 2017-11-01 株式会社東芝 半導体装置
US9537425B2 (en) 2013-07-09 2017-01-03 Transphorm Inc. Multilevel inverters and their components
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US8975735B2 (en) * 2013-08-08 2015-03-10 Infineon Technologies Ag Redistribution board, electronic component and module
US9443787B2 (en) 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
JP2015170798A (ja) * 2014-03-10 2015-09-28 株式会社東芝 パワー半導体モジュール
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
US10224810B2 (en) * 2015-03-16 2019-03-05 Cree, Inc. High speed, efficient SiC power module
US10680518B2 (en) 2015-03-16 2020-06-09 Cree, Inc. High speed, efficient SiC power module
CN108476019B (zh) 2015-10-21 2022-06-28 密克罗奇普技术公司 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统
US10530353B2 (en) 2015-10-21 2020-01-07 Microchip Technology Incorporated Gate drive control system for SiC and IGBT power devices to control desaturation or short circuit faults
US9490798B1 (en) 2015-10-21 2016-11-08 Agileswitch, Llc Gate drive control system for SiC and IGBT power devices
US9991776B2 (en) 2015-12-16 2018-06-05 Semiconductor Components Industries, Llc Switched mode power supply converter
JP6867778B2 (ja) * 2016-10-27 2021-05-12 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
CN107508473B (zh) * 2017-07-13 2019-08-23 苏州博创集成电路设计有限公司 同步整流转换器
US10319669B2 (en) * 2017-08-31 2019-06-11 Ixys, Llc Packaged fast inverse diode component for PFC applications
US10734537B2 (en) * 2017-11-08 2020-08-04 Wisconsin Alumni Research Foundation High performance, high electron mobility transistors with graphene hole extraction contacts
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN113826206A (zh) * 2019-03-21 2021-12-21 创世舫科技有限公司 Iii-氮化物器件的集成设计
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
CN112908949A (zh) * 2021-02-07 2021-06-04 丽水博远科技有限公司 一种分腔式整流模块及其制作方法
CN115085706A (zh) * 2021-03-11 2022-09-20 台达电子企业管理（上海）有限公司 开关模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243612A (ja) * 2002-02-21 2003-08-29 Mitsubishi Electric Corp 半導体装置
JP2004281454A (ja) * 2003-03-12 2004-10-07 Sharp Corp 半導体装置及びその製造方法
JP2007294669A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置
JP2009206204A (ja) * 2008-02-26 2009-09-10 Sharp Corp 出力制御装置
JP2009218475A (ja) * 2008-03-12 2009-09-24 Sharp Corp 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置及び回路装置
US20090278513A1 (en) * 2008-05-06 2009-11-12 International Rectifier Corporation (El Segundo, Ca) Enhancement mode III-nitride switch with increased efficiency and operating frequency

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136726A (en) 1979-04-11 1980-10-24 Nec Corp High voltage mos inverter and its drive method
US4728826A (en) 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4808853A (en) 1987-11-25 1989-02-28 Triquint Semiconductor, Inc. Tristate output circuit with selectable output impedance
JP2901091B2 (ja) 1990-09-27 1999-06-02 株式会社日立製作所 半導体装置
US6143582A (en) 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
JPH0575040A (ja) 1991-09-13 1993-03-26 Fujitsu Ltd 半導体集積回路装置
JPH0667744A (ja) 1992-08-18 1994-03-11 Fujitsu Ltd 定電圧回路
US5493487A (en) 1993-02-09 1996-02-20 Performance Controls, Inc. Electronic switching circuit
US5379209A (en) 1993-02-09 1995-01-03 Performance Controls, Inc. Electronic switching circuit
US5637922A (en) 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
JP3665419B2 (ja) 1996-05-02 2005-06-29 新電元工業株式会社 誘導性負荷駆動方法、及びｈブリッジ回路制御装置
US6008684A (en) 1996-10-23 1999-12-28 Industrial Technology Research Institute CMOS output buffer with CMOS-controlled lateral SCR devices
JP3731358B2 (ja) 1998-09-25 2006-01-05 株式会社村田製作所 高周波電力増幅回路
US6107844A (en) 1998-09-28 2000-08-22 Tripath Technology, Inc. Methods and apparatus for reducing MOSFET body diode conduction in a half-bridge configuration
JP3275851B2 (ja) 1998-10-13 2002-04-22 松下電器産業株式会社 高周波集積回路
JP3049427B2 (ja) 1998-10-21 2000-06-05 株式会社ハイデン研究所 正負パルス式高周波スイッチング電源
US6395593B1 (en) 1999-05-06 2002-05-28 Texas Instruments Incorporated Method of manufacturing high side and low side guard rings for lowest parasitic performance in an H-bridge configuration
US6864131B2 (en) 1999-06-02 2005-03-08 Arizona State University Complementary Schottky junction transistors and methods of forming the same
JP3458768B2 (ja) 1999-06-10 2003-10-20 株式会社デンソー 負荷駆動装置
CN1248397C (zh) 2001-02-06 2006-03-29 哈曼国际工业有限公司 半桥门极驱动器电路
JP2003244943A (ja) 2002-02-13 2003-08-29 Honda Motor Co Ltd 電源装置の昇圧装置
DE10219760A1 (de) 2002-05-02 2003-11-20 Eupec Gmbh & Co Kg Halbbrückenschaltung
JP3731562B2 (ja) 2002-05-22 2006-01-05 日産自動車株式会社 電流制御型素子用駆動回路
US6975023B2 (en) * 2002-09-04 2005-12-13 International Rectifier Corporation Co-packaged control circuit, transistor and inverted diode
WO2004040761A1 (en) 2002-10-29 2004-05-13 Koninklijke Philips Electronics N.V. Bi-directional double nmos switch
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
TW583636B (en) 2003-03-11 2004-04-11 Toppoly Optoelectronics Corp Source follower capable of compensating the threshold voltage
JP4531343B2 (ja) 2003-03-26 2010-08-25 株式会社半導体エネルギー研究所 駆動回路
GB0308674D0 (en) 2003-04-15 2003-05-21 Koninkl Philips Electronics Nv Driver for inductive load
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
EP1494354B1 (en) 2003-07-04 2010-12-01 Dialog Semiconductor GmbH High-voltage interface and driver control circuit
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US6900657B2 (en) 2003-09-24 2005-05-31 Saia-Burgess Automotive, Inc. Stall detection circuit and method
US7193396B2 (en) 2003-12-24 2007-03-20 Potentia Semiconductor Corporation DC converters having buck or boost configurations
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7550781B2 (en) 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2006033723A (ja) 2004-07-21 2006-02-02 Sharp Corp 電力制御用光結合素子およびこの電力制御用光結合素子を用いた電子機器
US7227198B2 (en) 2004-08-11 2007-06-05 International Rectifier Corporation Half-bridge package
CN100359686C (zh) * 2004-11-30 2008-01-02 万代半导体元件（上海）有限公司 金属氧化物半导体场效应晶体管和肖特基二极管结合的瘦小外形封装
JP2006173754A (ja) 2004-12-13 2006-06-29 Oki Electric Ind Co Ltd 高周波スイッチ
US7116567B2 (en) 2005-01-05 2006-10-03 Velox Semiconductor Corporation GaN semiconductor based voltage conversion device
US7239108B2 (en) 2005-01-31 2007-07-03 Texas Instruments Incorporated Method for stepper motor position referencing
US7745930B2 (en) * 2005-04-25 2010-06-29 International Rectifier Corporation Semiconductor device packages with substrates for redistributing semiconductor device electrodes
US7408399B2 (en) 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US7759699B2 (en) 2005-07-06 2010-07-20 International Rectifier Corporation III-nitride enhancement mode devices
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7482788B2 (en) 2005-10-12 2009-01-27 System General Corp. Buck converter for both full load and light load operations
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7402845B2 (en) * 2005-12-30 2008-07-22 International Rectifier Corporation Cascoded rectifier package
JP2007215331A (ja) 2006-02-10 2007-08-23 Hitachi Ltd 昇圧回路
JP2007294769A (ja) 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
US20080017998A1 (en) 2006-07-19 2008-01-24 Pavio Jeanne S Semiconductor component and method of manufacture
US20080134267A1 (en) 2006-12-04 2008-06-05 Alcatel Lucent Remote Access to Internet Protocol Television by Enabling Place Shifting Utilizing a Telephone Company Network
US7863877B2 (en) 2006-12-11 2011-01-04 International Rectifier Corporation Monolithically integrated III-nitride power converter
JP2008164796A (ja) 2006-12-27 2008-07-17 Sony Corp 画素回路および表示装置とその駆動方法
US7378883B1 (en) 2007-01-03 2008-05-27 Tpo Displays Corp. Source follower and electronic system utilizing the same
US8188596B2 (en) 2007-02-09 2012-05-29 Infineon Technologies Ag Multi-chip module
JP2008199771A (ja) 2007-02-13 2008-08-28 Fujitsu Ten Ltd 昇圧回路制御装置、及び昇圧回路
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
KR101391925B1 (ko) 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
US7453107B1 (en) 2007-05-04 2008-11-18 Dsm Solutions, Inc. Method for applying a stress layer to a semiconductor device and device formed therefrom
US7719055B1 (en) 2007-05-10 2010-05-18 Northrop Grumman Systems Corporation Cascode power switch topologies
US7477082B2 (en) 2007-05-15 2009-01-13 Freescale Semiconductor, Inc. Method and circuit for driving H-bridge that reduces switching noise
JP2008288289A (ja) 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
EP2887402B1 (en) 2007-09-12 2019-06-12 Transphorm Inc. III-nitride bidirectional switches
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090072269A1 (en) 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP4577425B2 (ja) * 2007-11-07 2010-11-10 株式会社デンソー 半導体装置
WO2009076076A2 (en) 2007-12-10 2009-06-18 Transphorm Inc. Insulated gate e-mode transistors
US7639064B2 (en) 2008-01-21 2009-12-29 Eutech Microelectronic Inc. Drive circuit for reducing inductive kickback voltage
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
JP2009200338A (ja) 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8098499B2 (en) * 2008-04-30 2012-01-17 Infineon Technologies Ag Circuit arrangement having two semiconductor switching elements and one freewheeling element
US7804328B2 (en) 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
TWI371163B (en) 2008-09-12 2012-08-21 Glacialtech Inc Unidirectional mosfet and applications thereof
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US8084783B2 (en) * 2008-11-10 2011-12-27 International Rectifier Corporation GaN-based device cascoded with an integrated FET/Schottky diode device
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8054110B2 (en) 2009-01-20 2011-11-08 University Of South Carolina Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs)
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
US8681518B2 (en) 2009-07-21 2014-03-25 Cree, Inc. High speed rectifier circuit
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8816497B2 (en) 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8624662B2 (en) 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
US10844908B2 (en) 2017-10-19 2020-11-24 Prescription Tillage Technology, LLC Concentrated high-speed rigid hub

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243612A (ja) * 2002-02-21 2003-08-29 Mitsubishi Electric Corp 半導体装置
JP2004281454A (ja) * 2003-03-12 2004-10-07 Sharp Corp 半導体装置及びその製造方法
JP2007294669A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置
JP2009206204A (ja) * 2008-02-26 2009-09-10 Sharp Corp 出力制御装置
JP2009218475A (ja) * 2008-03-12 2009-09-24 Sharp Corp 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置及び回路装置
US20090278513A1 (en) * 2008-05-06 2009-11-12 International Rectifier Corporation (El Segundo, Ca) Enhancement mode III-nitride switch with increased efficiency and operating frequency

Also Published As

Publication number Publication date
EP2522030A4 (en) 2015-03-18
CN102696106A (zh) 2012-09-26
WO2011085260A2 (en) 2011-07-14
US9401341B2 (en) 2016-07-26
CN102696106B (zh) 2015-09-02
TWI545721B (zh) 2016-08-11
EP2522030A2 (en) 2012-11-14
WO2011085260A3 (en) 2011-11-10
US20110169549A1 (en) 2011-07-14
US20140329358A1 (en) 2014-11-06
US8816497B2 (en) 2014-08-26
TW201143017A (en) 2011-12-01
JP5883799B2 (ja) 2016-03-15

Similar Documents

Publication Publication Date Title
JP5883799B2 (ja) 高効率電源回路のための電子デバイスおよび部品
JP6012671B2 (ja) 高電圧ｉｖ族イナーブルスイッチを備えるモノリシック複合ｉｉｉ族窒化物トランジスタ
US7884394B2 (en) III-nitride devices and circuits
TWI538149B (zh) 低電磁干擾電路之封裝組態
US8716748B2 (en) Semiconductor device and method of manufacturing the same, and power supply apparatus
US10135337B2 (en) Semiconductor device
JP2012222361A (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族縦型トランジスタを含む積層複合デバイス
TW202201884A (zh) 用於整合的iii型氮化物裝置的模組配置
US11508647B2 (en) Semiconductor device
US20240014312A1 (en) Integrated design for iii-nitride devices
US9748225B2 (en) Semiconductor device with power transistors coupled to diodes
JP7544734B2 (ja) Ｉｉｉ族窒化物デバイスのための集積設計
TWI844645B (zh) 用於三族氮化物元件的整合設計
US20230335464A1 (en) Iii-nitride devices with through-via structures

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20130321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160208

R150 Certificate of patent or registration of utility model

Ref document number: 5883799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250