CN117542744A - 基于igbt和mosfet混合并联的双面散热型器件及其制备方法 - Google Patents

基于igbt和mosfet混合并联的双面散热型器件及其制备方法 Download PDF

Info

Publication number
CN117542744A
CN117542744A CN202311555794.3A CN202311555794A CN117542744A CN 117542744 A CN117542744 A CN 117542744A CN 202311555794 A CN202311555794 A CN 202311555794A CN 117542744 A CN117542744 A CN 117542744A
Authority
CN
China
Prior art keywords
control terminal
chip
copper layer
mosfet
igbt chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311555794.3A
Other languages
English (en)
Inventor
胡建力
黄佳滨
郭清
张斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Research Institute Of Zhejiang University
Original Assignee
Shaoxing Research Institute Of Zhejiang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Research Institute Of Zhejiang University filed Critical Shaoxing Research Institute Of Zhejiang University
Priority to CN202311555794.3A priority Critical patent/CN117542744A/zh
Publication of CN117542744A publication Critical patent/CN117542744A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了基于IGBT和MOSFET混合并联的双面散热型器件及其制备方法，基于IGBT和MOSFET混合并联的双面散热型器件的制备方法，包括步骤S1：在第一DBC基板上按照预设制备方式依次安装第一栅极控制端子、第二栅极控制端子、第一铜层、第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管，并且通过第一钼缓冲层进行第一缓冲处理，从而形成第一基板成板。本发明公开的基于IGBT和MOSFET混合并联的双面散热型器件及其制备方法，用于解决现有单一器件的使用，无法满足对于电力电子装置更加苛刻的应用问题，且其通流能力强，散热性更好，可靠性更高。

Description

基于IGBT和MOSFET混合并联的双面散热型器件及其制备方法
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种基于IGBT和MOSFET混合并联的双面散热型器件和一种基于IGBT和MOSFET混合并联的双面散热型器件的制备方法。
背景技术
绝缘栅双极性晶体管(IGBT)由于结合了双极结型晶体管(BJT)和金属氧化物半导体结型场效应晶体管(MOSFET)的大电流容量、低导通压降、低驱动功耗等优点被广泛应用于轨道交通、电力能源、航空航天等领域，其中Si IGBT就是较为成熟的器件。MOSFET则因其输入电阻高、开关速度快、可控性强、噪声低、耐压等级高，低功耗等特点，被广泛应用于放大电路或开关电路等电力电子领域；而随着Si材料达到其性能理论极限，Si IGBT逐渐不能满足高功率密度电力电子装置的要求。而SiC由于其禁带宽度大、高饱和电子迁移率、高击穿电场和导热率大等优点逐渐在某些应用场景替代Si基材料；SiC MOSFET就是结合SiC和MOSFET两者优点的成熟产物。
但是近年来，生产生活中，对电力电子装置的功率密度、功率容量、效率和可靠性等综合性能提出了更加苛刻的要求，单独使用Si IGBT、Si MOSFET及SiC MOSFET无法满足现实出提出的综合要求。因此Si IGBT/SiC MOSFET混合器件，因其结合了SiC MOSFET的高开关频率、低开关损耗特性和Si IGBT的大载流能力和低成本优势，为实现更高电流容量、较低成本的高性能电力电子器件提供了可能。
发明内容
本发明的主要目的在于提供基于IGBT和MOSFET混合并联的双面散热型器件及其制备方法，用于解决现有单一器件的使用，无法满足对于电力电子装置更加苛刻的应用问题，且其通流能力强，散热性更好，可靠性更高。
为达到以上目的，本发明提供一种基于IGBT和MOSFET混合并联的双面散热型器件的制备方法，包括以下步骤：
步骤S1：在第一DBC基板上按照预设制备方式依次安装第一栅极控制端子、第二栅极控制端子、第一铜层、第一(SiC)MOSFET芯片、第一(Si)IGBT芯片、第二(Si)IGBT芯片、第一反并联二极管和第二反并联二极管，并且通过第一钼缓冲层进行第一缓冲处理，从而形成第一基板成板；
步骤S2：在第二DBC基板上按照预设制备方式依次安装第三栅极控制端子、第四栅极控制端子、第二铜层、第三铜层、解耦电容、第二(SiC)MOSFET芯片、第三(Si)IGBT芯片、第四(Si)IGBT芯片、第三反并联二极管和第四反并联二极管，并且通过第二钼缓冲层进行第二缓冲处理，从而形成第二基板成板；
步骤S3：将第一基板成板和第二基板成板进行倒扣合拢安装，第一基板成板的第一钼缓冲层的未连接端(即不与MOSFET、IGBT和二极管连接的一端)与第二基板成板的第三铜层连接(银烧结)，并且第二基板成板的第二钼缓冲层的未连接端(即不与MOSFET、IGBT和二极管连接的一端)与第一基板成板的第一铜层连接(银烧结)；合拢安装后中间空隙处通过硅凝胶进行填充，以完成器件的制备。
作为上述技术方案的进一步优选的技术方案，步骤S1具体实施为：
步骤S1.1：在第一DBC基板一侧陶瓷面上通过银烧结直接安置长条状的第一栅极控制端子和第二栅极控制端子，并且长度均长于第一DBC基板；
步骤S1.2：第一DBC基板剩余部分则覆盖第一铜层，并且在第一铜层上(右侧从下到上)错落间隔的依次用银烧结的方式连接第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管；
步骤S1.3：通过第一铝键合线将第一MOSFET芯片的栅极连接到第一栅极控制端子；通过第二铝键合线和第三铝键合线分别将第一IGBT芯片的栅极和第二IGBT芯片的栅极均连接到第二栅极控制端子；
步骤S1.4：将第一钼缓冲层通过银烧结的方式依次安置在第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管上方；功率(输入/输出)端子通过银烧结的方式连接在第一铜层，从而形成第一基板成板。
作为上述技术方案的进一步优选的技术方案，步骤S2具体实施为：
步骤S2.1：在第二DBC基板一侧陶瓷面上通过银烧结直接安置长条状的第三栅极控制端子和第四栅极控制端子，并且长度均长于第二DBC基板；
步骤S2.2：第二DBC基板剩余部分则覆盖第二铜层和第三铜层并且第二铜层和第三铜层之间设有间隙，在第二铜层上(右侧从下到上)错落间隔的依次用银烧结的方式连接第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第二反并联四极管；
步骤S2.3：通过第四铝键合线将第二MOSFET芯片的栅极连接到第三栅极控制端子；通过第五铝键合线和第六铝键合线分别将第三IGBT芯片的栅极和第四IGBT芯片的栅极均连接到第四栅极控制端子；
步骤S2.4：将第二钼缓冲层通过银烧结的方式依次安置在第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第四反并联二极管上方；功率输入端子通过银烧结的方式连接在第二铜层并且功率输出端子通过银烧结的方式连接在第三铜层，解耦电容放置于间隙并且同时连接接触在第二铜层和第三铜层，从而形成第二基板成板。
为达到以上目的，本发明还提供一种基于IGBT和MOSFET混合并联的双面散热型器件，应用于所述的基于IGBT和MOSFET混合并联的双面散热型器件的制备方法，包括倒扣合拢安装的第一基板成板和第二基板成板，其中：
第一基板成板包括第一DBC基板以及安装于第一DBC基板上的第一栅极控制端子、第二栅极控制端子、第一铜层、第一(SiC)MOSFET芯片、第一(Si)IGBT芯片、第二(Si)IGBT芯片、第一反并联二极管和第二反并联二极管；
第二基板成板包括第二DBC基板以及安装于第二DBC基板上的第三栅极控制端子、第四栅极控制端子、第二铜层、第三铜层、解耦电容、第二(SiC)MOSFET芯片、第三(Si)IGBT芯片、第四(Si)IGBT芯片、第三反并联二极管和第四反并联二极管。
作为上述技术方案的进一步优选的技术方案，对于第一基板成板：
在第一DBC基板一侧陶瓷面上通过银烧结直接安置长条状的第一栅极控制端子和第二栅极控制端子，并且长度均长于第一DBC基板；
第一DBC基板剩余部分则覆盖第一铜层，并且在第一铜层上(右侧从下到上)错落间隔的依次用银烧结的方式连接第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管；
通过第一铝键合线将第一MOSFET芯片的栅极连接到第一栅极控制端子；通过第二铝键合线和第三铝键合线分别将第一IGBT芯片的栅极和第二IGBT芯片的栅极均连接到第二栅极控制端子；
将第一钼缓冲层通过银烧结的方式依次安置在第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管上方；功率(输入/输出)端子通过银烧结的方式连接在第一铜层。
作为上述技术方案的进一步优选的技术方案，对于第二基板成板：
在第二DBC基板一侧陶瓷面上通过银烧结直接安置长条状的第三栅极控制端子和第四栅极控制端子，并且长度均长于第二DBC基板；
第二DBC基板剩余部分则覆盖第二铜层和第三铜层并且第二铜层和第三铜层之间设有间隙，在第二铜层上(右侧从下到上)错落间隔的依次用银烧结的方式连接第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第二反并联四极管；
通过第四铝键合线将第二MOSFET芯片的栅极连接到第三栅极控制端子；通过第五铝键合线和第六铝键合线分别将第三IGBT芯片的栅极和第四IGBT芯片的栅极均连接到第四栅极控制端子；
将第二钼缓冲层通过银烧结的方式依次安置在第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第四反并联二极管上方；功率输入端子通过银烧结的方式连接在第二铜层并且功率输出端子通过银烧结的方式连接在第三铜层，解耦电容放置于间隙并且同时连接接触在第二铜层和第三铜层。
作为上述技术方案的进一步优选的技术方案，在半桥形式工作时：
先通过第一栅极控制端子和第三栅极控制端子将第一MOSFET芯片和第二MOSFET芯片开启；
开通稳定后，通过第二栅极控制端子和第四栅极控制端子分别将第一IGBT芯片、第二IGBT芯片以及第三IGBT芯片、第四IGBT芯片开启，开始大电流通流；
大电流从功率输入端子流入第二DBC基板，通过第二MOSFET芯片、第三IGBT芯片和第四IGBT芯片的底部流到表面，再通过第二钼缓冲层流到第一DBC基板；通过第一MOSFET芯片、第二GBT芯片和第三GBT芯片的底部流到表面，再通过第一钼缓冲层流到第三铜层，最终从功率输出端子流出，从而形成回路。
附图说明
图1是本发明的基于IGBT和MOSFET混合并联的双面散热型器件及其制备方法的整体示意图。
图2是本发明的基于IGBT和MOSFET混合并联的双面散热型器件及其制备方法的第一基板成板的结构示意图。
图3是本发明的基于IGBT和MOSFET混合并联的双面散热型器件及其制备方法的第二基板成板的结构示意图。
图4是本发明的基于IGBT和MOSFET混合并联的双面散热型器件及其制备方法的电路连接图。
附图标记包括：1、第一DBC基板；101、第一栅极控制端子；102、第二栅极控制端子；103、第一MOSFET芯片；104、第一铝键合线；106、第二铝键合线；107、第一IGBT芯片；109、第三铝键合线；110、第二IGBT芯片；112、功率端子；114、第一反并联二极管；116、第二反并联二极管；117、第一铜层；2、第二DBC基板；201、功率输入端子；202、第三栅极控制端子；203、第四栅极控制端子；204、第二MOSFET芯片；205、第四铝键合线；207、第五铝键合线；208、第三IGBT芯片；209、第六铝键合线；210、第四IGBT芯片；212、第二铜层；214、第三反并联二极管；217、第三铜层；218、第四反并联二极管；219、解耦电容；220、功率输出端子。
具体实施方式
以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。
在本发明的优选实施例中，本领域技术人员应注意，本发明所涉及的MOSFET和IGBT等可被视为现有技术。
优选实施例。
如图1-4所示，本发明公开了一种基于IGBT和MOSFET混合并联的双面散热型器件的制备方法，包括以下步骤：
步骤S1：在第一DBC基板1上按照预设制备方式依次安装第一栅极控制端子101、第二栅极控制端子102、第一铜层117、第一(SiC)MOSFET芯片103、第一(Si)IGBT芯片107、第二(Si)IGBT芯片110、第一反并联二极管114和第二反并联二极管116，并且通过第一钼缓冲层(105,108,111,113,115)进行第一缓冲处理，从而形成第一基板成板；
步骤S2：在第二DBC基板2上按照预设制备方式依次安装第三栅极控制端子202、第四栅极控制端子203、第二铜层212、第三铜层217、解耦电容219、第二(SiC)MOSFET芯片204、第三(Si)IGBT芯片208、第四(Si)IGBT芯片210、第三反并联二极管214和第四反并联二极管218，并且通过第二钼缓冲层(206,211,213,215,216)进行第二缓冲处理，从而形成第二基板成板；
步骤S3：将第一基板成板和第二基板成板进行倒扣合拢安装，第一基板成板的第一钼缓冲层的未连接端(即不与MOSFET、IGBT和二极管连接的一端)与第二基板成板的第三铜层217连接(银烧结)，并且第二基板成板的第二钼缓冲层的未连接端(即不与MOSFET、IGBT和二极管连接的一端)与第一基板成板的第一铜层117连接(银烧结)；合拢安装后中间空隙处通过硅凝胶进行填充，以完成器件的制备。
具体的是，步骤S1具体实施为：
步骤S1.1：在第一DBC基板1一侧陶瓷面上通过银烧结直接安置长条状的第一栅极控制端子101和第二栅极控制端子102，并且长度均长于第一DBC基板1；
步骤S1.2：第一DBC基板1剩余部分则覆盖第一铜层117，并且在第一铜层117上(右侧从下到上)错落间隔的依次用银烧结的方式连接第一MOSFET芯片103、第一IGBT芯片107、第二IGBT芯片110、第一反并联二极管114和第二反并联二极管116；
步骤S1.3：通过第一铝键合线104将第一MOSFET芯片103的栅极连接到第一栅极控制端子101；通过第二铝键合线106和第三铝键合线109分别将第一IGBT芯片的栅极和第二IGBT芯片110的栅极均连接到第二栅极控制端子102；
步骤S1.4：将第一钼缓冲层(105,108,111,113,115)通过银烧结的方式依次安置在第一MOSFET芯片103、第一IGBT芯片107、第二IGBT芯片110、第一反并联二极管114和第二反并联二极管116上方；功率(输入/输出)端子通过银烧结的方式连接在第一铜层117，从而形成第一基板成板。
更具体的是，步骤S2具体实施为：
步骤S2.1：在第二DBC基板2一侧陶瓷面上通过银烧结直接安置长条状的第三栅极控制端子202和第四栅极控制端子203，并且长度均长于第二DBC基板2；
步骤S2.2：第二DBC基板2剩余部分则覆盖第二铜层212和第三铜层217并且第二铜层212和第三铜层217之间设有间隙，在第二铜层212上(右侧从下到上)错落间隔的依次用银烧结的方式连接第二MOSFET芯片204、第三IGBT芯片208、第四IGBT芯片210、第三反并联二极管214和第二反并联四极管；
步骤S2.3：通过第四铝键合线205将第二MOSFET芯片204的栅极连接到第三栅极控制端子202；通过第五铝键合线207和第六铝键合线209分别将第三IGBT芯片的栅极和第四IGBT芯片210的栅极均连接到第四栅极控制端子203；
步骤S2.4：将第二钼缓冲层(图中标记为206,211,213,215,216)通过银烧结的方式依次安置在第二MOSFET芯片204、第三IGBT芯片208、第四IGBT芯片210、第三反并联二极管214和第四反并联二极管218上方；功率输入端子201通过银烧结的方式连接在第二铜层212并且功率输出端子220通过银烧结的方式连接在第三铜层217，解耦电容219放置于间隙并且同时连接接触在第二铜层212和第三铜层217，从而形成第二基板成板。
优选地，在半桥形式工作时：
先通过第一栅极控制端子101和第三栅极控制端子202将第一MOSFET芯片103和第二MOSFET芯片204开启；
开通稳定后，通过第二栅极控制端子102和第四栅极控制端子203分别将第一IGBT芯片107、第二IGBT芯片110以及第三IGBT芯片208、第四IGBT芯片210开启，开始大电流通流；
大电流从功率输入端子201流入第二DBC基板2，通过第二MOSFET芯片204、第三IGBT芯片208和第四IGBT芯片210的底部流到表面，再通过第二钼缓冲层流到第一DBC基板1；通过第一MOSFET芯片103、第二GBT芯片和第三GBT芯片的底部流到表面，再通过第一钼缓冲层流到第三铜层217，最终从功率输出端子220流出，从而形成回路。
本发明还公开了一种基于IGBT和MOSFET混合并联的双面散热型器件，应用于所述的基于IGBT和MOSFET混合并联的双面散热型器件的制备方法，包括倒扣合拢安装的第一基板成板和第二基板成板，其中：
第一基板成板包括第一DBC基板1以及安装于第一DBC基板1上的第一栅极控制端子101、第二栅极控制端子102、第一铜层117、第一(SiC)MOSFET芯片、第一(Si)IGBT芯片、第二(Si)IGBT芯片、第一反并联二极管114和第二反并联二极管116；
第二基板成板包括第二DBC基板2以及安装于第二DBC基板2上的第三栅极控制端子202、第四栅极控制端子203、第二铜层212、第三铜层217、解耦电容、第二(SiC)MOSFET芯片、第三(Si)IGBT芯片、第四(Si)IGBT芯片、第三反并联二极管214和第四反并联二极管218。
具体的是，对于第一基板成板：
在第一DBC基板1一侧陶瓷面上通过银烧结直接安置长条状的第一栅极控制端子101和第二栅极控制端子102，并且长度均长于第一DBC基板1；
第一DBC基板1剩余部分则覆盖第一铜层117，并且在第一铜层117上(右侧从下到上)错落间隔的依次用银烧结的方式连接第一MOSFET芯片103、第一IGBT芯片107、第二IGBT芯片110、第一反并联二极管114和第二反并联二极管116；
通过第一铝键合线将第一MOSFET芯片103的栅极连接到第一栅极控制端子101；通过第二铝键合线和第三铝键合线分别将第一IGBT芯片的栅极和第二IGBT芯片110的栅极均连接到第二栅极控制端子102；
将第一钼缓冲层通过银烧结的方式依次安置在第一MOSFET芯片、第一IGBT芯片107、第二IGBT芯片110、第一反并联二极管114和第二反并联二极管116上方；功率(输入/输出)端子通过银烧结的方式连接在第一铜层117。
更具体的是，对于第二基板成板：
在第二DBC基板2一侧陶瓷面上通过银烧结直接安置长条状的第三栅极控制端子202和第四栅极控制端子203，并且长度均长于第二DBC基板2；
第二DBC基板2剩余部分则覆盖第二铜层212和第三铜层217并且第二铜层212和第三铜层217之间设有间隙，在第二铜层212上(右侧从下到上)错落间隔的依次用银烧结的方式连接第二MOSFET芯片204、第三IGBT芯片208、第四IGBT芯片210、第三反并联二极管214和第二反并联四极管；
通过第四铝键合线将第二MOSFET芯片204的栅极连接到第三栅极控制端子202；通过第五铝键合线和第六铝键合线分别将第三IGBT芯片的栅极和第四IGBT芯片210的栅极均连接到第四栅极控制端子203；
将第二钼缓冲层通过银烧结的方式依次安置在第二MOSFET芯片、第三IGBT芯片208、第四IGBT芯片210、第三反并联二极管214和第四反并联二极管218上方；功率输入端子201通过银烧结的方式连接在第二铜层212并且功率输出端子220通过银烧结的方式连接在第三铜层217，解耦电容219放置于间隙并且同时连接接触在第二铜层212和第三铜层217。
优选地，在半桥形式工作时：
先通过第一栅极控制端子101和第三栅极控制端子202将第一MOSFET芯片103和第二MOSFET芯片204开启；
开通稳定后，通过第二栅极控制端子102和第四栅极控制端子203分别将第一IGBT芯片107、第二IGBT芯片110以及第三IGBT芯片208、第四IGBT芯片210开启，开始大电流通流；
大电流从功率输入端子201流入第二DBC基板2，通过第二MOSFET芯片204、第三IGBT芯片208和第四IGBT芯片210的底部流到表面，再通过第二钼缓冲层流到第一DBC基板1；通过第一MOSFET芯片103、第二GBT芯片和第三GBT芯片的底部流到表面，再通过第一钼缓冲层流到第三铜层217，最终从功率输出端子220流出，从而形成回路。
优选地，通过银烧结方式进行连接，此方式更加稳定可靠。
对于本发明：
器件电路呈现半桥结构，存在上下半桥，可按需求使用全部半桥或其中之一；通过栅极控制端子控制SiC MOSFET的开关，使得器件开通稳定后，Si IGBT可以稳定的进行电流通流，Si IGBT的个数可由通流要求决定，可以扩大电流通量，反并联二极管的存在则保护IGBT不会因突然关断产生高压而击穿(第一反并联二极管与第一IGBT芯片并联，第二反并联二极管与第二IGBT芯片并联；第三反并联二极管与第三IGBT芯片并联，第四反并联二极管与第四IGBT芯片并联)；解耦电容219则起到抗干扰，使输入电流稳定的作用，增加器件可靠性；钼缓冲层则在导通电流的基础上，着重对芯片进行了散热，保护芯片及器件；此混合器件构造在开关速度快，通流能力强的基础上，降低了导通损耗，减少了寄生电感，双面散热的构造则让散热效果更好，器件可靠性更高，延长了使用寿命。
作为本发明所述的优选实施方式，金属键合线材质典型的有铝、金。
作为本发明所述的优选实施方式，填充物材质典型的有硅凝胶、环氧树脂。
该器件可以很好的用于解决现有单一器件的使用，无法满足对于电力电子装置更加苛刻的应用问题，且其通流能力强，散热性更好，可靠性更高。
值得一提的是，本发明专利申请涉及的MOSFET和IGBT等技术特征应被视为现有技术，这些技术特征的具体结构、工作原理以及可能涉及到的控制方式、空间布置方式采用本领域的常规选择即可，不应被视为本发明专利的发明点所在，本发明专利不做进一步具体展开详述。
对于本领域的技术人员而言，依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围。

Claims (7)

1.一种基于IGBT和MOSFET混合并联的双面散热型器件的制备方法，其特征在于，包括以下步骤：
步骤S1：在第一DBC基板上按照预设制备方式依次安装第一栅极控制端子、第二栅极控制端子、第一铜层、第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管，并且通过第一钼缓冲层进行第一缓冲处理，从而形成第一基板成板；
步骤S2：在第二DBC基板上按照预设制备方式依次安装第三栅极控制端子、第四栅极控制端子、第二铜层、第三铜层、解耦电容、第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第四反并联二极管，并且通过第二钼缓冲层进行第二缓冲处理，从而形成第二基板成板；
步骤S3：将第一基板成板和第二基板成板进行倒扣合拢安装，第一基板成板的第一钼缓冲层的未连接端与第二基板成板的第三铜层连接，并且第二基板成板的第二钼缓冲层的未连接端与第一基板成板的第一铜层连接；合拢安装后中间空隙处通过硅凝胶进行填充，以完成器件的制备。
2.根据权利要求1所述的一种基于IGBT和MOSFET混合并联的双面散热型器件的制备方法，其特征在于，步骤S1具体实施为：
步骤S1.1：在第一DBC基板一侧陶瓷面上通过银烧结直接安置长条状的第一栅极控制端子和第二栅极控制端子，并且长度均长于第一DBC基板；
步骤S1.2：第一DBC基板剩余部分则覆盖第一铜层，并且在第一铜层上错落间隔的依次用银烧结的方式连接第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管；
步骤S1.3：通过第一铝键合线将第一MOSFET芯片的栅极连接到第一栅极控制端子；通过第二铝键合线和第三铝键合线分别将第一IGBT芯片的栅极和第二IGBT芯片的栅极均连接到第二栅极控制端子；
步骤S1.4：将第一钼缓冲层通过银烧结的方式依次安置在第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管上方；功率端子通过银烧结的方式连接在第一铜层，从而形成第一基板成板。
3.根据权利要求2所述的一种基于IGBT和MOSFET混合并联的双面散热型器件的制备方法，其特征在于，步骤S2具体实施为：
步骤S2.1：在第二DBC基板一侧陶瓷面上通过银烧结直接安置长条状的第三栅极控制端子和第四栅极控制端子，并且长度均长于第二DBC基板；
步骤S2.2：第二DBC基板剩余部分则覆盖第二铜层和第三铜层并且第二铜层和第三铜层之间设有间隙，在第二铜层上错落间隔的依次用银烧结的方式连接第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第二反并联四极管；
步骤S2.3：通过第四铝键合线将第二MOSFET芯片的栅极连接到第三栅极控制端子；通过第五铝键合线和第六铝键合线分别将第三IGBT芯片的栅极和第四IGBT芯片的栅极均连接到第四栅极控制端子；
步骤S2.4：将第二钼缓冲层通过银烧结的方式依次安置在第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第四反并联二极管上方；功率输入端子通过银烧结的方式连接在第二铜层并且功率输出端子通过银烧结的方式连接在第三铜层，解耦电容放置于间隙并且同时连接接触在第二铜层和第三铜层，从而形成第二基板成板。
4.一种基于IGBT和MOSFET混合并联的双面散热型器件，其特征在于，应用于权利要求1-3任一项所述的基于IGBT和MOSFET混合并联的双面散热型器件的制备方法，包括倒扣合拢安装的第一基板成板和第二基板成板，其中：
第一基板成板包括第一DBC基板以及安装于第一DBC基板上的第一栅极控制端子、第二栅极控制端子、第一铜层、第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管；
第二基板成板包括第二DBC基板以及安装于第二DBC基板上的第三栅极控制端子、第四栅极控制端子、第二铜层、第三铜层、解耦电容、第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第四反并联二极管。
5.根据权利要求4所述的一种基于IGBT和MOSFET混合并联的双面散热型器件，其特征在于，对于第一基板成板：
在第一DBC基板一侧陶瓷面上通过银烧结直接安置长条状的第一栅极控制端子和第二栅极控制端子，并且长度均长于第一DBC基板；
第一DBC基板剩余部分则覆盖第一铜层，并且在第一铜层上错落间隔的依次用银烧结的方式连接第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管；
通过第一铝键合线将第一MOSFET芯片的栅极连接到第一栅极控制端子；通过第二铝键合线和第三铝键合线分别将第一IGBT芯片的栅极和第二IGBT芯片的栅极均连接到第二栅极控制端子；
将第一钼缓冲层通过银烧结的方式依次安置在第一MOSFET芯片、第一IGBT芯片、第二IGBT芯片、第一反并联二极管和第二反并联二极管上方；功率端子通过银烧结的方式连接在第一铜层。
6.根据权利要求5所述的一种基于IGBT和MOSFET混合并联的双面散热型器件，其特征在于，对于第二基板成板：
在第二DBC基板一侧陶瓷面上通过银烧结直接安置长条状的第三栅极控制端子和第四栅极控制端子，并且长度均长于第二DBC基板；
第二DBC基板剩余部分则覆盖第二铜层和第三铜层并且第二铜层和第三铜层之间设有间隙，在第二铜层上错落间隔的依次用银烧结的方式连接第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第二反并联四极管；
通过第四铝键合线将第二MOSFET芯片的栅极连接到第三栅极控制端子；通过第五铝键合线和第六铝键合线分别将第三IGBT芯片的栅极和第四IGBT芯片的栅极均连接到第四栅极控制端子；
将第二钼缓冲层通过银烧结的方式依次安置在第二MOSFET芯片、第三IGBT芯片、第四IGBT芯片、第三反并联二极管和第四反并联二极管上方；功率输入端子通过银烧结的方式连接在第二铜层并且功率输出端子通过银烧结的方式连接在第三铜层，解耦电容放置于间隙并且同时连接接触在第二铜层和第三铜层。
7.根据权利要求6所述的一种基于IGBT和MOSFET混合并联的双面散热型器件，其特征在于，在半桥形式工作时：
先通过第一栅极控制端子和第三栅极控制端子将第一MOSFET芯片和第二MOSFET芯片开启；
开通稳定后，通过第二栅极控制端子和第四栅极控制端子分别将第一IGBT芯片、第二IGBT芯片以及第三IGBT芯片、第四IGBT芯片开启，开始大电流通流；
大电流从功率输入端子流入第二DBC基板，通过第二MOSFET芯片、第三IGBT芯片和第四IGBT芯片的底部流到表面，再通过第二钼缓冲层流到第一DBC基板；
通过第一MOSFET芯片、第二GBT芯片和第三GBT芯片的底部流到表面，再通过第一钼缓冲层流到第三铜层，最终从功率输出端子流出，从而形成回路。
CN202311555794.3A 2023-11-21 2023-11-21 基于igbt和mosfet混合并联的双面散热型器件及其制备方法 Pending CN117542744A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311555794.3A CN117542744A (zh) 2023-11-21 2023-11-21 基于igbt和mosfet混合并联的双面散热型器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311555794.3A CN117542744A (zh) 2023-11-21 2023-11-21 基于igbt和mosfet混合并联的双面散热型器件及其制备方法

Publications (1)

Publication Number Publication Date
CN117542744A true CN117542744A (zh) 2024-02-09

Family

ID=89795357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311555794.3A Pending CN117542744A (zh) 2023-11-21 2023-11-21 基于igbt和mosfet混合并联的双面散热型器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117542744A (zh)

Similar Documents

Publication Publication Date Title
US7763974B2 (en) Integrated circuit for driving semiconductor device and power converter
Ikeda et al. Investigation on wirebond-less power module structure with high-density packaging and high reliability
US11251106B2 (en) Packaging structure of a SiC MOSFET power module and manufacturing method thereof
JPWO2013171996A1 (ja) 電力用半導体モジュール
CN212848395U (zh) 一种功率模块
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN111916438A (zh) 一种碳化硅维也纳整流器半桥模块的封装结构
Wang et al. Status and trend of power semiconductor module packaging for electric vehicles
John et al. High temperature power electronics IGBT modules for electrical and hybrid vehicles
Mouawad et al. Hybrid half-bridge package for high voltage application
Santi et al. Power electronic modules
CN109768039A (zh) 一种双面散热功率模块
CN211182190U (zh) 绝缘栅双极型晶体管、智能功率模块及空调器
CN220155541U (zh) 一种多芯片串联的igbt模块封装结构
CN111146164B (zh) 一种适用于恶劣环境的宽禁带功率模块的封装结构
US8421163B2 (en) Power module
KR102474608B1 (ko) 적층 구조를 이용한 파워모듈 및 이를 이용한 전기자동차용 3상 구동 모듈
CN208015601U (zh) 一种三相全桥电路及智能功率模块
CN110911357A (zh) 智能功率模块及空调器
CN116230714A (zh) 氮化镓集成功率芯片及其制造方法
CN117542744A (zh) 基于igbt和mosfet混合并联的双面散热型器件及其制备方法
CN110349943B (zh) 一种高压igbt半桥模块
CN114664810A (zh) 一种基于旁路铜柱散热的宽禁带功率半导体模块
CN114914235A (zh) 多芯片并联非对称碳化硅模块的封装结构及封装方法
CN112911799A (zh) 一种低寄生参数功率模块的封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination