DE10360870A1

DE10360870A1 - Aktivmatrix-OELD und Verfahren zu dessen Herstellung

Info

Publication number: DE10360870A1
Application number: DE10360870A
Authority: DE
Inventors: Jae-Yong Park; So-Haeng Cho
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2002-12-28
Filing date: 2003-12-23
Publication date: 2004-07-22
Anticipated expiration: 2023-12-24
Also published as: GB2396733B; DE10360870A8; NL1025132A1; NL1025132C2; FR2849958B1; TWI244786B; DE10360870B4; CN1512830A; GB2396733A; KR20040059701A; US7550306B2; TW200414820A; US20040195959A1; US20070187677A1; JP3779972B2; GB0329241D0; US7247878B2; JP2004213004A; KR100503129B1; CN100353559C

Abstract

Ein Aktivmatrix-OELD (optisches Elektrolumineszenzdisplay) ist mit Folgendem versehen: DOLLAR A - einer Gateleitung, die entlang einer ersten Richtung auf einem ersten Substrat (110) angeordnet ist; DOLLAR A - einer Datenleitung, die entlang einer zweiten Richtung auf dem ersten Substrat angeordnet ist; DOLLAR A - einer Spannungsversorgungsleitung, die entlang der zweiten Richtung auf dem ersten Substrat angeordnet ist und von der Datenleitung beabstandet ist, um mit der Gate- und der Datenleitung einen Pixelbereich zu bilden, wobei die Spannungsversorgungsleitung und die Gateleitung während desselben Prozesses aus demselben Material hergestellt wurden; DOLLAR A - einem Schalt-TFT, der auf dem ersten Substrat nahe einer Schnittstelle zwischen einer Gate- und einer Datenleitung angeordnet ist; DOLLAR A - einem Treiber-TFT (T¶D¶), der auf dem ersten Substrat nahe einer Schnittstelle zwischen einer Gate- und einer Spannungsversorgungsleitung angeordnet ist; DOLLAR A - einem Verbindungsmuster innerhalb des Pixelbereichs auf dem ersten Substrat, das aus einem isolierenden Material besteht; und DOLLAR A - einer Verbindungselektrode, die innerhalb des Pixelbereichs auf dem ersten Substrat so ausgebildet ist, dass sie das Verbindungsmuster bedeckt und den Treiber-TFT (T¶D¶) und eine organische EL(Elektrolumineszenz)-Diode elektrisch verbindet.

Description

Die Erfindung betrifft organische Elektrolumineszenzdisplays (OELDs), genauer gesagt, solche mit aktiver Matrix.
Einhergehend mit Fortschritten auf dem Gebiet der Informationstechnologie wurde es dringender, dass Flachtafeldisplays flach und leicht sind und wenig Energie verbrauchen. Demgemäß wurden verschiedene Flachtafeldisplays (FPDs) wie Flüssigkristalldisplays (LCDs), Plasmadisplaytafeln (PDPs), Feldemissionsdisplays und Elektrolumineszenzdisplays (ELDs) entwickelt.
ELDs nutzen einen Elektrolumineszenzeffekt, bei dem Licht dann erzeugt wird, wenn ein elektrisches Feld bestimmter Stärke an eine fluoreszierende Substanz angelegt wird. ELDs können in anorganische Elektrolumineszenzdisplays (IELDs) und organische Elektrolumineszenzdisplays (OELDs) unterteilt werden, was von der Ladungsträger erregenden Quelle abhängt. OELDs werden aufgrund ihrer Fähigkeit zunehmend verwendet, einen großen Bereich von Wellenlängen sichtbaren Lichts anzuzeigen, sowie wegen ihrer hohen Helligkeit und der niedrigen Treiberspannung.
Außerdem zeigen OELDs, da sie selbstlumineszierend sind, ein hohes Kontrastverhältnis, und sie sind für ultraflache Displays geeignet. Da die Prozesse zu ihrer Herstellung einfach sind, ist die Umweltbelastung relativ niedrig. Ferner zeigen OELDs Ansprechzeiten von nur einigen Mikrosekunden (μs), so dass sie dazu geeignet sind, bewegte Bilder anzuzeigen. Darüber hinaus besteht bei OELDs keine Beschränkung hinsichtlich Betrachtungswinkeln, und sie sind bei niedrigen Temperaturen stabil. Außerdem sind die Herstellung und das Design der Treiberschaltungen einfach, da OELDs mit einer relativ niedrigen Spannung zwischen 5 V und 15 V betrieben werden.
Strukturen von OELDs sind denen von IELDs ähnlich, jedoch ist die der Lichtemission bei OELDs zugrundeliegende Theorie verschieden von der für IELDs. Zum Beispiel emittieren OELDs Licht durch Rekombination von Elektronen und Löchern, so dass sie auch als organische Lichtemissionsdiode(OLED)-Bauteile bezeichnet werden.
In jüngerer Zeit wurden bei Flachtafeldisplays allgemein Aktivmatrix-ELDs verwendet, die über eine Vielzahl von in einer Matrixkonfiguration angeordneten Pixeln und einen mit diesen jeweils verbundenen Dünnschichttransistoren (TFT) verfügen. Der Aktivmatrixtyp wurde auch bei OELDs verwendet, und diese werden allgemein als Aktivmatrix-OELDs bezeichnet.

Die 1 ist ein Ersatzschaltbild einer Pixel-Grundstruktur eines Aktivmatrix-OELD gemäß der einschlägigen Technik. In der 1 verfügt ein Pixel des Aktivmatrix-OELD über einen Schalt-TFT T_S, einen Treiber-TFT T_D, einen Speicherkondensator CST und eine LED E. Der Schalt-TFT TS und der Treiber-TFT T_D bestehen aus polykristallinem p-Silicium. Eine Gateelektrode des Schalt-TFT T_S ist mit einer Gateleitung GL verbunden, und eine Sourceelektrode desselben ist mit einer Datenleitung DL verbunden. Eine Drainelektrode des Schalt-TFT T_S ist mit einer Gateelektrode des Treiber-TFT T_D verbunden, und eine Drainelektrode des Treiber-TFT T_D ist mit einer Anode der LED E verbunden. Eine Kathodenelektrode der LEB E ist geerdet, und eine Sourceelektrode des Treiber-TFT T_D ist mit einer Spannungsleitung PL verbunden. Der Speicherkondensator C_ST ist sowohl mit der Gateelektrode des Schalt-TFT T_S als auch mit der Sourceelektrode des Treiber-TFT T_D verbunden.

Wenn bei der Pixelstruktur der 1 der Gateleitung GL ein Scansignal zugeführt wird, wird der Schalt-TFT T_S eingeschaltet, und im Speicherkondensator C_ST wird über den Schalt-TFT T_S ein Bildsignal von der Datenleitung DL gespeichert. Wenn das Bildsignal an die Gateelektrode des Treiber-TFT T_D geliefert wird, wird dieser eingeschaltet, und die LED E emittiert Licht. Die Leuchtstärke der LED E wird dadurch kontrolliert, dass der elektrische Strom durch dieselbe variiert wird, wobei der Speicherkondensator C_ST dazu dient, die Gatespannung am Treiber-TFT T_D konstant zu halten, während der Schalt-TFT T_S ausgeschaltet ist. Da z. B. der Treiber-TFT T_D durch eine im Speicherkondensator CST gespeicherte Spannung selbst dann angesteuert werden kann, wenn der Schalt-TFT T_S ausgeschaltet ist, kann der elektrische Strom weiterhin durch die LED E fließen, so dass diese Licht emittiert, bis ein nächstes Bildsignal empfangen wird.

Die 2 ist eine Draufsicht einer Pixel-Grundstruktur einer Aktivmatrix-OELD gemäß der einschlägigen Technik. In der 2 ist eine Gateleitung 37 entlang einer ersten Richtung angeordnet, und eine Datenleitung 51 und eine Spannungsleitung 41 sind entlang einer zweiten, die Gateleitung 37 rechtwinklig schneidenden Richtung angeordnet, wobei die Spannungsleitung 41 und die Datenleitung 51 durch Schneiden der Gateleitung 37 einen Pixelbereich P bilden, wobei nahe dem Schnittpunkt zwischen der Gateleitung 37 und der Datenleitung 51 ein Schalt-TFT T_S ausgebildet ist. Außerdem befindet sich ein Treiber-TFT T_D nahe der Schnittstelle zwischen einer Gateleitung 37 und einer Spannungsleitung 51 benachbart zum Schalt-TFT T_S, und mit dem Treiber-TFT T_D ist eine erste Elektrode 58 der LED E verbunden. Über der Spannungsleitung 41 ist ein Speicherkondensator CST angeordnet, der über eine als erste Speicherelektrode wirkende Kondensatorelektrode 34 und einen als zweite Speicherelektrode wirkenden Abschnitt der Spannungsleitung PL verfügt. Obwohl es in der 2 nicht dargestellt ist, sind auf der ersten Elektrode 58 eine organische Elektrolumineszenzschicht und eine zweite Elektrode angeordnet. Demgemäß kann das Gebiet, in dem die erste Elektrode 58 angeordnet ist, als organisches Elektrolumineszenzgebiet bezeichnet werden.

In der 2 verfügt der Schalt-TFT T_S über eine erste Gateelektrode 35, die sich ausgehend von der Gateleitung 37 erstreckt, und eine erste Halbleiterschicht 31, die mit der Kondensatorelektrode 34 ausgebildet ist. Der Treiber-TFT T_D verfügt über eine zweite Gateelektrode 38 und eine zweite Halbleiterschicht 32, die mit der Kondensatorelektrode 34 und der ersten Halbleiterschicht 31 ausgebildet ist.

Die 3 ist eine Schnittansicht entlang einer Linie III-III in der 2, und sie zeigt einen Treiber-TFT T_D, einen Speicherkondensator CST und eine LED E gemäß der einschlägigen Technik. In der 3 ist eine Pufferschicht 30 entlang einer gesamten Fläche eines Substrats 1 ausgebildet, wobei sowohl der Treiber-TFT T_D als auch der Speicherkondensator CST auf dieser Pufferschicht 30 vorhanden sind. Auf dem Substrat 1 ist eine LED E ausgebildet. Der Treiber-TFT T_D verfügt über eine Halbleiterschicht 32, eine Gateelektrode 38, eine Sourceelektrode 50 und eine Drainelektrode 52. Der Speicherkondensator CST verfügt über eine Kondensatorelektrode 34 und eine Spannungsleitung 41 mit eingefügtem Isolator 40, wobei die Kondensatorelektrode 34 während eines Prozessschritts aus demselben Material wie die Halbleiterschicht 32 hergestellt wird. Die Sourceelektrode 50 des Treiber-TFT T_D ist mit der Spannungsleitung 41 verbunden, und seine Drainelektrode 52 ist mit einer ersten Elektrode 58 der LED E verbunden.

Außerdem sind eine organische Elektrolumineszenzschicht 64 und eine zweite Elektrode 66 sequenziell auf der ersten Elektrode 58 angebracht, wobei die erste Elektrode 58 als Anode wirkt und die zweite Elektrode 66 als Kathode wirkt, wobei beide aus einem undurchsichtigen Metallmaterial bestehen. Die erste Elektrode 58, die organische Elektrolumineszenzschicht 64 und die zweite Elektrode 66 bilden eine LED-E.

Im OELD der 3 existieren mehrere Isolatoren, die zwischen den leitenden Schichtelementen angeordnet sind. Zum Beispiel ist die Pufferschicht 30, d. h. ein erster Isolator, zwischen das Substrat 1 und die Halbleiterschicht 32 eingefügt, und ein Gateisolator 36, d. h. ein zweiter Isolator, ist zwischen die Halbleiterschicht und die Gateelektrode 38 eingefügt. Ferner ist ein dritter Isolator 40 zwischen die Kondensatorelektrode 34 und die Spannungsleitung 41 eingefügt, ein vierter Isolator 44 ist zwischen die Spannungsleitung 41 und die Sourceelektrode 50 eingefügt, ein fünfter Isolator 54 ist zwischen die Drainelektrode 52 und die erste Elektrode 58 der LED E eingefügt, und ein sechster Isolator 60 ist zwischen die erste Elektrode 58 und die zweite Elek trode 66 eingefügt. Außerdem verfügen der dritte bis sechste Isolator 40, 44, 54 und 60 über Kontaktlöcher, durch die die leitenden Schichtelemente elektrisch miteinander in Verbindung stehen.

Die 4A bis 4I sind Schnittansichten zum Veranschaulichen eines Herstellprozesses für das Aktivmatrix-OLED der 3 gemäß der einschlägigen Technik. Viele der in den 4A bis 4I dargestellten Muster werden durch Fotolithografieprozesse hergestellt, wozu das Auftragen eines Fotoresists (PR), ein Ausrichten, ein Belichten und ein Entwickeln unter Verwenden einer Maske gehören.

Gemäß der 4A werden, nachdem eine Pufferschicht 30 entlang einer gesamten Fläche eines Substrats 1 hergestellt wurde, eine erste und eine zweite Halbleiterschicht 32 und 34 aus polykristallinem Silicium auf derselben unter Verwendung eines ersten Maskenprozesses hergestellt. Die erste und die zweite Halbleiterschicht 32 und 34 verfügen über Inselform.

Gemäß der 4B werden ein Isolator aus Siliciumnitrid oder Siliciumoxid und ein leitendes Metallmaterial sequenziell auf der ersten Halbleiterschicht 32 abgeschieden und dann unter Verwendung einer zweiten Maske strukturiert, um dadurch auf ihr sequenziell eine Gateisolierschicht 36 und eine Gateelektrode 38 herzustellen. Danach werden Fremdstoffe, wie p- oder n-Ionen, in freiliegende Abschnitte der ersten und der zweiten Halbleiterschicht 32 und 34 dotiert. Während des Dotierprozesses wirkt die Gateelektrode 38 als Maske, so dass die erste Halbleiterschicht 32 in einen aktiven Bereich 32a, in den keine Fremdstoffe eindotiert sind, und einen Drain- und einen Sourcebereich 32b bzw. 32c, in die Fremdstoffe eindotiert sind, unterteilt wird. Ferner wird die zweite Halbleiterschicht 34 nach dem vollständigen Dotieren der Fremdstoffe zu einer Kondensatorelektrode, und der Drain- und der Sourcebereich 32b und 32c liegen zu den beiden Seiten des aktiven Bereichs 32a.

Gemäß der 4C wird entlang der gesamten Fläche der Pufferschicht 30 ein erster Zwischenschichtisolator 40 so hergestellt, dass er die Gateelektrode 38, den Drain- und den Sourcebereich 32b und 32c sowie die Kondensatorelektrode 34 bedeckt. Als Nächstes wird eine Spannungsleitung 41 aus Metall unter Verwendung eines dritten Maskenprozesses so auf dem ersten Zwischenschichtisolator 40 hergestellt, dass sie die Kondensatorelektrode 34 überlappt. Da die Spannungsleitung 41 direkt über der Kondensatorelektrode 34 hergestellt wird, bildet sie mit dieser und dem ersten Zwischenschichtisolator 40 einen Speicherkondensator C_ST.

Gemäß der 4D wird ein zweiter Zwischenschichtisolator 44 auf dem ersten Zwischenschichtisolator 40 und der Spannungsleitung 41 hergestellt. Dann werden ein erstes, ein zweites und ein drittes Kontaktloch 46a, 46b und 46c unter Verwendung eines vierten Maskenprozesses hergestellt, wobei das erste Kontaktloch 46a den Drainbereich 32b freilegt, das zweite Kontaktloch 46b den Sourcebereich 32c freilegt und das dritte Kontaktloch 46c die Spannungsleitung 41 freilegt.

Gemäß der 4E wird auf der zweiten Zwischenschichtisolatorschicht 44 eine Metallschicht hergestellt und unter Verwendung eines fünften Maskenprozesses strukturiert, um dadurch eine Sourceelektrode 50 und eine Drainelektrode 52 auszubilden. Die Drainelektrode 52 steht durch das erste Kontaktloch 46a mit dem Drainbereich 32b in Kontakt, und die Sourceelektrode 50 steht durch das zweite Kontaktloch 46b mit dem Sourcebereich 32c in Kontakt. Ferner steht die Sourceelektrode 50 durch das dritte Kontaktloch 46c hindurch mit der Spannungsleitung 41 in Kontakt.

Damit ist die Herstellung des Treiber-TFT T_D mit der Halbleiterschicht 32, der Gateelektrode 38, der Drainelektrode 50 und der Sourceelektrode 52 abgeschlossen. Darüber hinaus bildet ein der Spannungsleitung 41 und der Kondensatorelektrode 34 entsprechender Bereich den Speicherkondensator C_ST. Obwohl es in der 4E nicht dargestellt ist, allerdings in der 3, ist die Gateelektrode 38 des Treiber-TFT T_D mit dem Schalt-TFT T_Sverbunden, und die Spannungsleitung 41 ist parallel zur Datenleitung 51 angeordnet.

Gemäß der 4F wird eine erste Passivierungsschicht 54 mit einem vierten Kontaktloch 56, das sich aus einem sechsten Maskenprozess ergibt, auf dem zweiten Zwischenschichtisolator 44 hergestellt, während dabei die Source- und die Drainelektrode 50 und 52 bedeckt werden. Das vierte Kontaktloch 56 legt einen Teil der Drainelektrode 52 frei.

Gemäß der 4G wird auf der ersten Passivierungsschicht 54 ein transparentes, leitendes Material abgeschieden. Dieses wird dann unter Verwendung eines siebten Maskenprozesses strukturiert, um dadurch eine erste Elektrode 58 auszubilden, die durch das vierte Kontaktloch 56 mit der Drainelektrode 52 in Kontakt steht.

Gemäß der 4H wird auf der ersten Elektrode 58 und dem freigelegten Teil der ersten Passivierungsschicht 54 eine zweite Passivierungsschicht 60 hergestellt. Dann wird die zweite Passivierungsschicht 60 unter Verwendung eines achten Maskenprozesses strukturiert, um dadurch eine Öffnung 62 zu bilden, die einen Teil der ersten Elektrode 58 freilegt. Die zweite Passivierungsschicht 60 schützt den Speicherkondensator C_ST gegen Feuchtigkeit und Teilchen, wie sie in der Luft vorhanden sein können.

Gemäß der 4I wird auf der zweiten Passivierungsschicht 60 eine organische Elektrolumineszenzschicht 64 so hergestellt, dass sie durch die Öffnung 62 mit der ersten Elektrode 58 in Kontakt steht. Dann wird auf der organischen Elektrolumineszenzschicht 64 und dem freigelegten Teil der zweiten Passivierungsschicht 60 eine zweite Elektrode 66 so hergestellt, dass sie das Substrat 1 völlig bedeckt.

Die zweite Elektrode 66 wird aus einem undurchsichtigen Metallmaterial hergestellt, und sie wirkt als Kathode, während die erste Elektrode 58 aus einem transparenten, leitenden Material hergestellt wird und als Anode wirkt. Darüber hinaus sollte das Material der zweiten Elektrode 66 eine kleine Arbeitsfunktion aufweisen, damit Elektronen leicht freigesetzt werden. Daher ist das OLED gemäß der 4F als nach unten emittierendes OELD anzusehen, das Licht zum Substrat 1 hin emittiert.

Die 5 ist eine Schnittansicht eines OLED gemäß der einschlägigen Technik. Gemäß der 5 verfügen ein erstes und ein zweites Substrat 70 und 90, die voneinander beabstandet sind und deren Innenseiten einander zugewandt sind, über eine Vielzahl von Unterpixelbereichen. Entlang der Innenseite des ersten Substrats 70 ist eine Arrayschicht 80 ausgebildet, die in jedem Unterpixelbereich über einen Treiber-TFT T_D verfügt, und auf der Arrayschicht 80 ist eine erste Elektrode 72 ausgebildet, die innerhalb jedes Pixelbereichs mit dem Treiber-TFT T_D verbunden ist. Als Nächstes sind auf der ersten Elektrode 72 organische Elektrolumineszenz(EL-)schichten 74 für Rot, Grün und Blau abwechselnd ausgebildet, und auf diesen organischen EL-Schichten 74 ist eine zweite Elektrode 76 ausgebildet. Demgemäß bilden die erste und die zweite Elektrode 72 und 76 und die dazwischen eingefügten organischen EL-Schichten 74 eine organische EL-Diode E. Das in der 5 dargestellte organische EL-Bauteil ist ein nach unten emittierendes OELD, bei dem Licht von der organischen EL-Schicht 74 durch die erste Elektrode 72 und aus dem ersten Substrat 70 heraus emittiert wird.

Gemäß der 5 wird das zweite Substrat 90 als Einschlusssubstrat verwendet, und es verfügt in einem inneren, zentralen Abschnitt über einen konkaven Abschnitt 92, der mit einem Feuchtigkeit absorbierenden Trocknungsmittel 94 gefüllt ist, das Feuchtigkeit und Sauerstoff entfernt, um die organische EL-Diode E zu schützen. Außerdem ist die Innenseite des zweiten Substrats 90 von der zweiten Elektrode 76 beabstandet, wobei das erste und das zweite Substrat 70 und 90 zur Einkapselung an ihrem Umfang mit einem Dichtungsmittel 85 miteinander verbunden sind.

In OELDs gemäß der einschlägigen Technik sind ein TFT-Arrayteil und eine organische Elektrolumineszenz(EL)diode auf demselben Substrat (d. h. einem ersten Substrat) ausgebildet, und ein zusätzliches, zweites Substrat ist zur Einkapselung am ersten Substrat angebracht. Wenn jedoch der TFT-Arrayteil und die organische EL-Diode auf diese Weise auf einem Substrat hergestellt werden, ist die Herstellausbeute des OLED durch Multiplikation der einzelnen Ausbeuten für die TFTs und die EL-Dioden bestimmt. Da die Ausbeute für organische EL-Dioden relativ niedrig ist, wird die Herstellausbeute für ein OLED insgesamt durch diejenige für die organischen EL-Dioden begrenzt. Selbst wenn z. B. die TFTs korrekt hergestellt werden, kann ein OLED unter Verwendung eines Dünnfilms von ungefähr 100 nm (1000 Å) Dicke wegen Defekten in der organischen Elektrolumineszenzschicht als fehlerhaft beurteilt werden. Dies führt zu Materialverlust und erhöhten Herstellkosten.

Im Allgemeinen werden OELDs in solche von nach oben und von nach unten emittierendem Typ, entsprechend der Emissions richtung von Licht, das zum Anzeigen von Bildern verwendet wird, eingeteilt. Nach unten emittierende OELDs zeigen den Vorteil einer hohen Einkapselungsstabilität und einer hohen Prozessflexibilität. Jedoch sind sie als Bauteile hoher Auflösung ineffektiv, da die Abscheidung von auf dem Substrat ausgebildeten Dünnschichttransistoren und Speicherkondensatoren zu schlechten Öffnungsverhältnissen führt. Im Gegensatz dazu zeigen nach oben emittierende OELDs eine höhere Lebensdauer, da sie über ein einfacheres Schaltungsdesign verfügen, das zu hohen Öffnungsverhältnissen führt. Jedoch ist bei nach oben emittierenden OELDs die Kathode im Allgemeinen auf einer organischen Elektrolumineszenzschicht hergestellt. Im Ergebnis sind das Transmissionsvermögen und die optische Effizienz eines nach oben emittierenden OELDs verringert, da nur eine begrenzte Anzahl von Materialien für die Kathode ausgewählt werden kann. Wenn auf der Kathode eine dünne Passivierungsschicht hergestellt wird, um eine Verringerung der Lichttransmission zu verhindern, gelingt es dieser unter Umständen nicht, das Eindringen von Außenluft in die organische Elektrolumineszenzschicht zu verhindern.

Bei den oben angegebenen Prozessen zum Herstellen eines OLED sind eine Anzahl von Dünnfilmabscheidungen und eine Anzahl von Fotolithografieprozessen unter Verwendung mehrerer Masken erforderlich. Wiederholte Bearbeitungsschritte erhöhen den Umfang des Maskenprozesses. Da zu Fotolithografieprozessen ein Spülprozess, ein Fotoresist-Abscheideprozess, ein Belichtungsprozess, ein Entwicklungsprozess und ein Ätzprozess gehören, können die Herstellzeit und die Herstellkosten verringert werden, wenn nur ein einzelner Maskenprozess weggelassen wird. Das unter Bezugnahme auf die 4A bis 4I beschriebene OELD-Herstellverfahren benötigt jedoch acht Masken, was zu verringerter Herstellausbeute und erhöhten Herstellkosten führt. Darüber hinaus werden im Herstellprozess umso mehr Fehler erzeugt, je mehr Masken ein OLED er fordert.

Außerdem zeigt das Aktivmatrix-OLED gemäß der einschlägigen Technik eine verringerte Leuchtfläche und ein verringertes Öffnungsverhältnis, da die TFTs und die Speicherkondensatoren innerhalb der Lichtemissionsrichtung liegen. Um diese Probleme zu überwinden, sollte die Stromdichte erhöht werden, um für erhöhte Leuchtstärke des Bauteils zu sorgen, wodurch jedoch die Lebensdauer des OELDs abnimmt.

Der Erfindung liegt die Aufgabe zugrunde, ein Aktivmatrix-OELD und ein Verfahren zu dessen Herstellung mit verbesserter Herstellausbeute und verringerten Herstellkosten zu schaffen.

Diese Aufgabe ist durch das OELD gemäß dem beigefügten Anspruch 1 und die Verfahren gemäß den beigefügten unabhängigen Ansprüchen 14 und 24 gelöst.

Erfindungsgemäße OELDs verfügen über hohe Auflösung, hohe Öffnungsverhältnisse und eine lange Lebensdauer.

Gemäß einer bevorzugten Ausführungsform sind erfindungsgemäße OELDs solche vom Doppeltafeltyp mit zwei Substraten aufgebaut, wobei sich auf dem einen ein TFT-Array und auf dem anderen ein Array organischer Elektrolumineszenzdioden befindet.

Die Erfindung wird nachfolgend anhand von durch Figuren veranschaulichten Ausführungsformen näher erläutert.
1 ist ein Ersatzschaltbild einer Pixel-Grundstruktur eines Aktivmatrix-OLED gemäß der einschlägigen Technik;
2 ist eine Draufsicht der Pixel-Grundstruktur gemäß der 1;
3 ist eine Schnittansicht entlang einer Linie III-III in der 2, die einen Treiber-TFT T_D, einen Speicherkondensator C_ST und eine LED E beim OLED gemäß der 1 zeigt;
4A bis 4I sind Schnittansichten zum Veranschaulichen eines Herstellprozesses für das OLED der 1;
5 ist eine Schnittansicht eines OLED gemäß einer anderen einschlägigen Technik;
6 ist eine Schnittansicht eines beispielhaften erfindungsgemäßen Doppeltafel-OLED;
7 ist eine Draufsicht einer beispielhaften Pixel-Grundstruktur einer unteren Tafel eines erfindungsgemäßen Doppeltafel-Aktivmatrix-OLED;
8A bis 8F sind Schnittansichten entlang einer Linie VIII-VIII in der 7 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OLED;
9A bis 9F sind Schnittansichten entlang einer Linie IX-IX in der 7 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OLED;
10A bis 10F sind Schnittansichten entlang einer Linie X-X in der 7 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD;
11A bis 11F sind Schnittansichten entlang einer Linie XI-XI in der 7 zum Veranschaulichen von Herstellprozes sen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD;
12 ist eine Draufsicht einer anderen beispielhaften Grund-Pixelstruktur einer unteren Tafel eines erfindungsgemäßen Doppeltafel-Aktivmatrix-OELD;
13A bis 13E sind Schnittansichten entlang einer Linie XIII-XIII in der 12 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD;
14A bis 14E sind Schnittansichten entlang einer Linie XIV-XIV in der 12 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD;
15A bis 15E sind Schnittansichten entlang einer Linie XV-XV in der 12 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD;
16A bis 16E sind Schnittansichten entlang einer Linie XVI-XVI in der 12 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD;
17A bis 17D sind Schnittansichten zum Veranschaulichen eines beispielhaften Herstellprozesses für einen TFT unter Verwendung eines erfindungsgemäßen Beugungsbelichtungsverfahrens.
Gemäß der 6 verfügen bei einer Ausführungsform eines erfindungsgemäßen Doppeltafel-Aktivmatrix-OLED ein erstes und ein zweites Substrat 110 und 150, die voneinander beab standet sind und deren Innenseiten einander zugewandt sind, über eine Vielzahl von Unterpixelbereichen. Auf der Innenseite des ersten Substrats 110 ist eine Arrayschicht 140 mit einem Treiber-TFT T_D innerhalb jedes Unterpixelbereichs ausgebildet, und auf dieser ist ein Verbindungsmuster 142 ausgebildet, das den jeweiligen Treiber-TFT T_D in jedem Unterpixelbereich anschließt. Das Verbindungsmuster 142 kann aus einem leitenden Material bestehen, oder es kann über eine Mehrschichtstruktur mit einem isolierenden Material mit einer oder mehreren Schichten aus leitendem Material, mit ausreichender Dicke für den Anschluss, bestehen. Zum Verbinden des Verbindungsmusters 142 und des Treiber-TFT T_D kann eine zusätzliche Anschlusselektrode verwendet werden. Der Treiber-TFT T_D verfügt über eine Gateelektrode 112, eine aktive Schicht 114 sowie eine Source- und eine Drainelektrode 116 und 118, wobei das Verbindungsmuster 142 mit der Drainelektrode 118 verbunden ist.
Außerdem ist auf der Innenseite des zweiten Substrats 150 eine erste Elektrode 152 ausgebildet, und innerhalb jedes auf der ersten Elektrode 152 ausgebildeten Unterpixelbereichs ist eine organische Elektrolumineszenz(EL)schicht 160 mit organischen Emissionsschichten 156a, 156b und 156c für Rot, Grün bzw. Blau abwechselnd angeordnet. Auf der organischen EL-Schicht 160 innerhalb jedes Unterpixelbereichs P ist eine zweite Elektrode 162 ausgebildet, wobei die organische EL-Schicht 160 als Einzelschichtstruktur oder Mehrschichtstruktur ausgebildet sein kann. Im Fall einer Mehrschichtstruktur kann die organische EL-Schicht 160 über eine erste Ladungsträger-Transportschicht 154 auf der ersten Elektrode 152, eine der Emissionsschichten 156a, 156b und 156c für Rot, Grün bzw. Blau auf derselben und eine zweite Ladungsträger-Transportschicht 168 auf diesen verfügen. Wenn z. B. die erste und die zweite Elektrode 152 und 162 als Anode bzw. Kathode wirken, entspricht die erste Ladungsträ ger-Transportschicht 154 einer Löcherinjektionsschicht und einer Löchertransportschicht, und die zweite Ladungsträger-Transportschicht 158 entspricht einer Elektroneninjektionsschicht und einer Elektronentransportschicht. Die erste und die zweite Elektrode 152 und 162 sowie die dazwischen eingefügte organische EL-Schicht 160 bilden eine organische EL-Diode E.
Gemäß der 6 sind das erste und das zweite Substrat 110 und 150 entlang ihrem Rand mit einem Dichtungsmittel 170 aneinander befestigt. Demgemäß steht die Oberseite des Verbindungsmusters 142 mit der Unterseite der zweiten Elektrode 162 in Kontakt, und der Strom durch den Treiber-TFT T_D fließt durch das Verbindungsmuster 142 zur zweiten Elektrode 162.
Ein erfindungsgemäßes OLED ist vorzugsweise vom Doppeltafeltyp, wobei die Arrayschicht 140 und die organischen EL-Dioden E auf jeweils eigenen Substraten ausgebildet sind und das Verbindungsmuster 142 die Arrayschicht 140 mit den organischen EL-Dioden E elektrisch verbindet. Da das erfindungsgemäße Doppeltafel-Aktivmatrix-OLED ein solches ist, das nach oben emittiert, können die TFTs auf einfache Weise konzipiert werden, während gleichzeitig hohe Auflösung und ein hohes Öffnungsverhältnis erzielt werden.
Gemäß der 7 verfügt die Ausführungsform eines Doppeltafel-Aktivmatrix-OELD über TFTs vom invertierten Stapeltyp. Eine Gateleitung 212 ist entlang einer ersten Richtung angeordnet, und eine Datenleitung 236 und eine Spannungsleitung 213, die voneinander beabstandet sind, sind entlang einer zweiten Richtung angeordnet, die die Gateleitung 212 rechtwinklig schneidet, wobei zwischen der Gateleitung 212 und der Datenleitung 236 und der Spannungsversorgungsleitung 213, die voneinander beabstandet sind, ein Pixelbereich P gebildet ist. Benachbart zur Schnittstelle zwischen der Gateleitung 212 und der Datenleitung 236 ist ein Schalt-TFT T_S angeordnet, der über Folgendes verfügt: eine Schalt-Gateelektrode 214, die sich ausgehend von der Gateleitung 212 erstreckt; eine Schalt-Source-Elektrode 226, die sich ausgehend von der Datenleitung 236 erstreckt, eine Schalt-Drainelektrode 230, die von der Schalt-Sourceelektrode 226 beabstandet ist, und eine Schalt-Halbleiterschicht 222 mit Inselform über der Schalt-Gateelektrode 214.
Die Spannungsversorgungsleitung 213 und die Gateleitung 212 können im selben Prozessschritt hergestellt werden. Ferner ist über der Spannungsversorgungsleitung 213 eine Kondensatorelektrode 234 ausgebildet, die sich rechtwinklig ausgehend von der Drainelektrode 230 erstreckt. Demgemäß bildet die Kondensatorelektrode 234 innerhalb eines Abschnitts der Spannungsversorgungsleitung 213, der mit der Kondensatorelektrode 234 überlappt, einen Speicherkondensator C_ST-Mit dem Schalt-TFT T_S und der Spannungsversorgungsleitung 213 ist ein Treiber-TFT T_D verbunden. Der Treiber-TFT T_D verfügt über eine Treiber-Gateelektrode 216, eine Treiber-Sourceelektrode 228, eine Treiber-Drainelektrode 232 und eine Treiber-Halbleiterschicht 224. Die Treiber-Gateelektrode 216 ist mit der Schalt-Drainelektrode 230 verbunden, und sie wird im selben Herstellschritt aus demselben Material wie die Gateleitung 212 hergestellt. Die Treiber-Sourceelektrode 228 und die Treiber-Drainelektrode 232 überlappen mit Seitenabschnitten der Treiber-Gateelektrode 216, und sie können aus demselben Material wie die Datenleitung 236 bestehen. Die Treiber-Halbleiterschicht 224 kann über Inselform verfügen, und sie ist über der Treiber-Gateelektrode 216 zwischen der Treiber-Sourceelektrode 228 und der Treiber-Drainelektrode 232 angeordnet.
Gemäß der 7 ist eine Spannungselektrode 278 mit Inselform über ein Source-Kontaktloch 216 bzw. ein Spannungs-Kontaktloch 251 mit der Treiber-Sourceelektrode 228 und der Spannungsversorgungsleitung 213 verbunden. Innerhalb des Pixelbereichs P ist eine Verbindungselektrode 276 ausgebildet, die den Treiber-TFT T_D des unteren Substrats mit der organischen EL-Diode des oberen Substrats verbindet, und sie ist mit der Treiber-Drainelektrode 232 verbunden. Die Verbindungselektrode 276 und die Spannungselektrode 278 werden gemeinsam während desselben Herstellschritts unter Verwendung desselben Materials (derselben Materialien) hergestellt. Zwar ist es in der 7 nicht dargestellt (aber in der 8F), jedoch kann die Verbindungselektrode 176 über ein unteres Verbindungsmuster mit Säulenform aus einem isolierenden Material verfügen.
In Endabschnitten der Datenleitung 236, der Gateleitung 212 und der Spannungsversorgungsleitung 213 sind ein Datenkontaktfleck 238, ein Gatekontaktfleck 218 bzw. ein Spannungskontaktfleck 219 ausgebildet. Ferner ist ein Datenkontaktfleck-Anschluss 280 so angeordnet, dass er den Datenkontaktfleck 238 überlappt, ein Gatekontaktfleck-Anschluss 282 ist so angeordnet, dass er den Gatekontaktfleck 218 überlappt, und ein Spannungskontaktfleck-Anschluss 284 ist so angeordnet, dass er den Spannungskontaktfleck 219 überlappt. Der Datenkontaktfleck 280, der Gatekontaktfleck 282 und der Spannungskontaktfleck 284 können im selben Prozessschritt unter Verwendung desselben Materials (derselben Materialien) gemeinsam mit der Verbindungselektrode 276 hergestellt werden. Da die Spannungsversorgungsleitung 213 mit der Gateleitung 212 hergestellt werden kann, können eine erste Kopplungselektrode 283a und zweite Kopplungselektroden 283b über die Gateleitung 212 hinweg nahe derselben ausgebildet werden, um einen elektrischen Kurzschluss zwischen der Gateleitung 212 und der Spannungsversorgungsleitung 213 zu verhin dern. Die erste Kopplungselektrode 283a kann so ausgebildet sein, dass sie die Gateleitung 212 schneidet, und sie kann während desselben Prozessschritts aus demselben Material wie die Datenleitung 236 hergestellt werden. Die zweiten Kopplungselektroden 283b können unter Verwendung desselben Materials gemeinsam mit der Verbindungselektrode 276 hergestellt werden, und sie können so hergestellt werden, dass sie die erste Kopplungselektrode 283a mit der Spannungsversorgungsleitung 213 verbinden. Demgemäß können die Spannungsversorgungsleitungen 213 entlang einer vertikalen Richtung benachbarter Pixelbereiche P elektrisch über die ersten und zweiten Kopplungselektroden 283a und 283b verbunden werden.
In der 7 sind der Datenkontaktfleck 238 und der Spannungskontaktfleck 219, da sie verschiedene Signale führen, einander gegenüberstehend ausgebildet. Dabei kann z. B., wenn der Datenkontaktfleck 238 am oberen Ende der Datenleitung 236 ausgebildet wird, der Spannungskontaktfleck 219 am unteren Ende der Spannungsversorgungsleitung 213 ausgebildet sein.
Nun wird unter Bezugnahme auf die 8A – 8F, 9A – 9F, 10A – 10F und 11A – 11F ein Herstellprozess zum Herstellen einer unteren Tafel des GELD der 7 beispielhaft erläutert.
Gemäß den 8A, 9A, 10A und 11A wird eine erste Metallschicht auf einem Substrat 210 hergestellt, und diese wird dann strukturiert, um eine Gateelektrode 216, einen Gatekontaktfleck 218 und einen Spannungskontaktfleck 219 auszubilden. In diesen Figuren ist es nicht dargestellt, jedoch in der 7, dass die Gateleitung 212 und die Spannungsversorgungsleitung 213 auf dem Substrat 210 auch nach dem Strukturieren der ersten Metallschicht hergestellt werden können. Gemäß der Erfindung weist die erste Metallschicht einen niedrigen spezifischen Widerstand auf, so dass sie z. B. aus Aluminium (Al) besteht.
In den 8A, 9A, 10A und 11A ist es nicht dargestellt, jedoch können beim Strukturieren der ersten Metallschicht eine Maske und ein fotoempfindlicher Fotoresist verwendet werden. Nach dem Herstellen der ersten Metallschicht auf dem Substrat 210 wird eine Fotoresistschicht auf dieser hergestellt. Dann wird eine Maske über dem Fotoresist angeordnet, und unter Verwendung der Maske wird ein Belichtungsschritt ausgeführt. Nach dem Entwickeln des Fotoresists und dem Ätzen der ersten Metallschicht sind die Gateelektrode 216, der Gatekontaktfleck 218, der Spannungskontaktfleck 219, die Gateleitung 212 und die Spannungsversorgungsleitung 213 ausgebildet.
Gemäß den 8B, 9B, 10B und 11B werden eine erste Isolierschicht 220, eine undotierte Schicht aus amorphem Silicium (a-Si), eine dotierte Schicht aus amorphem Silicium (n⁺-a-Si) sequenziell so auf dem Substrat 210 hergestellt, dass das strukturierte Metall abgedeckt wird, d. h. die Gateelektrode 216, der Gatekontaktfleck 218 und der Spannungskontaktfleck 219. Die erste Isolierschicht 220 kann als Gateisolator zum elektrischen Isolieren und Schützen der Gateelektrode 216, des Gatekontaktflecks 218, des Spannungskontaktflecks 219 sowie der Gateleitung und der Spannungsversorgungsleitung 213, die darunter liegen, dienen. Dann werden die undotierte und die dotierte Schicht aus amorphem Silicium gleichzeitig unter Verwendung eines zweiten Maskenprozesses strukturiert, um auf der Gateelektrode 216 eine Halbleiterschicht 224 herzustellen, die über eine aktive Schicht 224a aus undotiertem amorphem Silicium und einer Ohmschen Kontaktschicht 224b aus dotiertem amorphem Silicium besteht. Außerdem enthält die erste Isolierschicht 220 ein anorganisches Material, das z. B. aus der aus Siliciumnitrid (SiN_X) und Siliciumoxid (SiO₂) bestehenden Gruppe ausgewählt ist.
Gemäß den 8C, 9C, 10C und 11C wird auf der ersten Isolierschicht 220 eine zweite Metallschicht hergestellt und dann unter Verwendung eines dritten Maskenprozesses strukturiert, um einen Datenkontaktfleck 238, eine Sourceelektrode 228 und eine Drainelektrode 232 auszubilden. Die Source- und die Drainelektrode 228 und 232 werden so hergestellt, dass sie mit der Ohmschen Kontaktschicht 224b in Kontakt stehen, und sie sind über die Gateelektrode 216 hinweg voneinander beabstandet. Außerdem kann die Datenleitung 236 (in der 7) während der Herstellung der Source- und der Drainelektrode 228 und 232 hergestellt werden. Als Nächstes wird der Datenkontaktfleck 238 innerhalb des Datenkontaktfleck-Bereichs so angebracht, dass er elektrisch mit der Datenleitung in Kontakt steht. Wie bereits beschrieben, kann der Datenkontaktfleck 238 an demjenigen Ende der Datenleitung angebracht werden, das in der Richtung entgegengesetzt zum Spannungskontaktfleck 219 liegt. Die zweite Metallschicht verfügt über ein metallisches Material mit hoher chemischer Beständigkeit wie Molybdän (Mo), Titan (Ti), Chrom (Cr) und Wolfram (W).
Nach dem Herstellen der Source- und der Drainelektrode 228 und 232 wird ein Teil der Ohmschen Kontaktschicht 224b, der zwischen diesen Elektroden freiliegt, unter Verwendung derselben als Maske entfernt. Demgemäß kann ein Teil der aktiven Schicht 224a freigelegt werden, um daraus zwischen der Source- und der Drainelektrode 228 und 232 einen Kanal ch zu bilden. Demgemäß wird ein Treiber-TFT T_D gebildet, der über die Gateelektrode 216, die Halbleiterschicht 224, die Sourceelektrode 228 und die Drainelektrode 232 verfügt.
Gemäß den 8D, 9D, 10D und 11D wird auf der ersten Iso lierschicht 220 eine zweite Isolierschicht 256 so hergestellt, dass sie den Treiber-TFT T_D und den Datenkontaktfleck 238 bedeckt und mit dem Gatekontaktfleck 218 und dem Spannungskontaktfleck 219 überlappt. Dann wird die zweite Isolierschicht 256 unter Verwendung eines vierten Maskenprozesses strukturiert, um dadurch ein Source-Kontaktloch 246, ein Drain-Kontaktloch 248, ein Datenkontaktfleck-Kontaktloch 250, ein Gatekontaktfleck-Kontaktloch 252 und ein Spannungskontaktfleck-Kontaktloch 254 zu bilden. Wenn das Gatekontaktfleck-Kontaktloch 252 und das Spannungskontaktfleck-Kontaktloch 254 ausgebildet werden, kann auch die darunter liegende erste Isolierschicht 220 strukturiert werden, wodurch das Gatekontaktfleck-Kontaktloch 252 und das Spannungskontaktfleck-Kontaktloch 254 sowohl die erste als auch die zweite Isolierschicht 220 und 256 durchdringen. So entspricht das Source-Kontaktloch 246 der Sourceelektrode 228, das Drain-Kontaktloch 248 entspricht der Drainelektrode 232, das Datenkontaktfleck-Kontaktloch 250 entspricht dem Datenkontaktfleck 238, das Gatekontaktfleck-Kontaktloch 252 entspricht dem Gatekontaktfleck 218 und das Spannungskontaktfleck-Kontaktloch 254 entspricht dem Spannungskontaktfleck 219. Die zweite Isolierschicht 256 besteht aus einem organischen Material oder einem anorganischen Material, oder sie kann eine Mehrschichtstruktur aufweisen. Jedoch ist der mit dem Treiber-TFT T_D in Kontakt stehende Isolator vorzugsweise in anorganisches Material wie Siliciumnitrid (SiN_X) oder Siliciumoxid (SiO₂).
Gemäß den 8E, 9E, 10E und 11E wird auf der zweiten Isolierschicht 256 innerhalb des Pixelbereichs P ein Verbindungsmuster 274 mit Säulenform ausgebildet, das dadurch hergestellt wird, dass ein organisches Isoliermaterial unter Verwendung einer fünften Maske strukturiert wird, und dieses Muster kann der Position der zweiten Elektrode der organischen EL-Diode entsprechen. Das Verbindungsmuster 254 kann über eine Höhe verfügen, die größer als eine entsprechende Höhe des Treiber-TFT T_D ist.
Gemäß den 8F, 9F, 10F und 11F wird auf der zweiten Isolierschicht 256 eine dritte Metallschicht so hergestellt, dass sie das Verbindungsmuster 274 bedeckt, und sie wird dann unter Verwendung eines sechsten Maskenprozesses strukturiert, um dadurch eine Verbindungselektrode 256, eine Spannungselektrode 278, einen Datenkontaktfleck-Anschluss 280, einen Gatekontaktfleck-Anschluss 282 und einen Spannungskontaktfleck-Anschluss 284 auszubilden. Die Verbindungselektrode 276 kann das Verbindungsmuster 274 innerhalb des Pixelbereichs überlappen, und sie steht über das Drain-Kontaktloch 284 mit der Drainelektrode 232 in Kontakt. Die Spannungselektrode 278 steht durch das Source-Kontaktloch 246 mit der Sourceelektrode 228 in Kontakt, und sie verbindet diese elektrisch mit der Spannungsversorgungsleitung 213, wie es in der 7 dargestellt ist. Außerdem steht der Datenkontaktfleck-Anschluss 280 durch das Datenkontaktfleck-Kontaktloch 250 hindurch mit dem Datenkontaktfleck 238 in Kontakt, der Gatekontaktfleck-Anschluss 282 steht durch das Gatekontaktfleck-Kontaktloch 252 hindurch mit dem Gatekontaktfleck 218 in Kontakt, und der Spannungskontaktfleck-Anschluss 284 steht durch das Spannungskontaktfleck-Kontaktloch 254 hindurch mit dem Spannungskontaktfleck 219 in Kontakt.
Das in der 12 dargestellte Aktivmatrix-OELD verfügt über TFTs vom invertierten Stapeltyp, wobei eine Gateleitung 312 in einer ersten Richtung angeordnet ist und eine Datenleitung 336 und eine Spannungsversorgungsleitung 313, die voneinander beabstandet sind, entlang einer zweiten Richtung, die die Gateleitung 312 rechtwinklig schneidet, angeordnet sind. Demgemäß ist zwischen der Gateleitung 312 und der Datenleitung 336 und der Spannungsversorgungsleitung 313, die voneinander beabstandet sind, ein Pixelbereich P gebildet. Außerdem ist angrenzend an die Schnittstelle zwischen der Gateleitung 312 und der Datenleitung 336 ein Schalt-TFT T_S angeordnet, der über Folgendes verfügt: eine Schalt-Gateelektrode 314, die sich ausgehend von der Gateleitung 312 erstreckt, eine Schalt-Sourceelektrode 326, die sich ausgehend von der Datenleitung 336 erstreckt, eine Schalt-Drainelektrode 330, die sich beabstandet von der Schalt-Sourceelektrode 326 erstreckt, und eine Schalt-Halbleiterschicht 322, die über der Schalt-Gateelektrode 314 angeordnet ist. Abweichend von der unteren Tafel der 7 erstreckt sich die Halbleiterschicht 322 in der 12 unterhalb der Source- und der Drainelektrode 326 und 330.
Bei der Struktur der 12 kann die Spannungsversorgungsleitung 313 während desselben Prozessschritts unter Verwendung desselben Materials gemeinsam mit der Gateleitung 312 hergestellt werden. Ferner erstreckt sich eine Kondensatorelektrode 334 rechtwinklig ausgehend von der Drainelektrode 330, und sie ist über der Spannungsversorgungsleitung 313 angeordnet. Demgemäß bildet die Kondensatorelektrode 334 mit einem mit ihr überlappenden Abschnitt der Spannungsversorgungsleitung 313 einen Speicherkondensator C_ST. Außerdem erstreckt sich ausgehend von der Halbleiterschicht 322 ein Halbleitermuster 321, das unter der Kondensatorelektrode 334 ausgebildet ist, wobei das Halbleitermuster 321 und die Kondensatorelektrode 334 während desselben Strukturierprozesses hergestellt werden können, so dass sie dasselbe Muster zeigen. Ferner ist das Halbleitermuster 321 unter der Datenleitung 336 angeordnet, und es verfügt über dasselbe Muster wie diese.
In der 12 ist ein Treiber-TFT T_D mit dem Schalt-TFT T_S und der Spannungsversorgungsleitung 313 verbunden, und er verfügt über eine Treiber-Gateelektrode 316, eine Treiber- Sourceelektrode 328, eine Treiber-Drainelektrode 332 und eine Treiber-Halbleiterschicht 324. Die Treiber-Gateelektrode 316 ist mit der Schalt-Drainelektrode 330 verbunden, und sie kann im selben Herstellschritt aus demselben Material gemeinsam mit der Gateleitung 312 hergestellt werden. Die Treiber-Sourceelektrode 328 und die Treiber-Drainelektrode 332 überlappen mit Seitenabschnitten der Treiber-Gateelektrode 316, und sie können aus demselben Material wie die Datenleitung 336 hergestellt werden. Da die Treiber-Sourceelektrode 328 und die Treiber-Drainelektrode 332 während desselben Herstellschritts wie die Datenleitung 336 hergestellt werden können, kann die Treiber-Halbleiterschicht 324 nicht nur über der Treiber-Gateelektrode 316 sondern auch unter der Source- und der Drainelektrode 328 und 332 angeordnet werden.
Gemäß der 12 ist eine Spannungselektrode 378 mit Inselform mit der Treiber-Sourceelektrode 328 und der Spannungsversorgungsleitung 313 über ein Source-Kontaktloch 346 bzw. ein Spannungs-Kontaktloch 351 verbunden. Außerdem ist innerhalb des Pixelbereichs P eine Verbindungselektrode 276, die den Treiber-TFT T_D des unteren Substrats mit der organischen EL-Diode des oberen Substrats verbindet, ausgebildet, und sie ist mit der Treiber-Drainelektrode 332 verbunden. Die Verbindungselektrode 376 und die Spannungselektrode 378 können während desselben Herstellschritts unter Verwendung desselben Materials gemeinsam hergestellt werden. In der 12 ist es nicht dargestellt, jedoch in der 13F, dass die Verbindungselektrode 376 über ein unten liegendes Verbindungsmuster verfügen kann, das über Säulenform verfügt und aus einem isolierenden Material besteht.
Gemäß der Erfindung wirkt ein Teil der Spannungsversorgungsleitung 313 als erste Kondensatorelektrode für den Speicherkondensator C_ST, und dieser verfügt auch über die Kondensa torelektrode 334, die sich ausgehend von der Schalt-Drainelektrode 330 erstreckt, um als zweite Elektrode zu wirken. Genauer gesagt, bildet ein Gebiet, in dem die Kondensatorelektrode 334 mit der Spannungsversorgungsleitung 313 überlappt, den Speicherkondensator C_ST.
Gemäß der 12 werden ein Datenkontaktfleck 338, ein Gatekontaktfleck 318 und ein Spannungskontaktfleck 319 an den Enden der Datenleitung 336, der Gateleitung 312 bzw. der Spannungsversorgungsleitung 313 ausgebildet. Ferner wird ein Datenkontaktfleck-Anschluss 380 so angeordnet, dass er den Datenkontaktfleck 338 überlappt, ein Gatekontaktfleck-Anschluss 382 wird so angeordnet, dass er den Gatekontaktfleck 318 überlappt, und ein Spannungskontaktfleck-Anschluss 384 wird so angeordnet, dass er den Spannungskontaktfleck 319 überlappt. Der Datenkontaktfleck-, der Gatekontaktfleck- und der Spannungskontaktfleck-Anschluss 380, 382 und 384 können während desselben Prozessschritts unter Verwendung desselben Materials gemeinsam mit der Verbindungselektrode 376 ausgebildet werden. Außerdem kann der Datenkontaktfleck 338 im selben Prozessschritt gemeinsam mit der Datenleitung 336 hergestellt werden, wodurch das Halbleitermuster 331 auch unter dem Datenkontaktfleck 338 mit demselben Muster ausgebildet werden kann.
Indessen können, da die Spannungsversorgungsleitung 313 gemeinsam mit der Gateleitung 312 hergestellt werden kann, eine erste Kopplungselektrode 383a und zweite Kopplungselektroden 383b über die Gateleitung 312 hinweg in deren Nähe ausgebildet werden, um einen elektrischen Kurzschluss zwischen der Gateleitung 312 und der Spannungsversorgungsleitung 313 zu verhindern. Die erste Kopplungselektrode 383a kann so ausgebildet werden, dass sie die Gateleitung 312 schneidet, und sie kann im selben Prozessschritt aus demselben Material wie die Datenleitung 336 hergestellt werden, wodurch das Halbleitermuster 321 auch unter der ersten Kopplungselektrode 383a ausgebildet werden kann. Die zweiten Kopplungselektroden 383b können unter Verwendung desselben Materials gemeinsam mit der Verbindungselektrode 376 ausgebildet werden, und sie können so hergestellt werden, dass sie die erste Kopplungselektrode 383a mit der Spannungsversorgungsleitung 313 verbinden. So kann die Spannungsversorgungsleitung 313 entlang einer vertikalen Richtung benachbarter Pixelbereiche P elektrisch mittels der ersten und zweiten Kopplungselektroden 383a und 383b durchgehend angeschlossen werden.
Gemäß der 12 kann der Datenkontaktfleck 338 an einem Ende entgegengesetzt zum Spannungskontaktfleck 319 ausgebildet werden, da diese Kontaktflecke verschiedene Signale an die Datenleitung 336 bzw. die Spannungsversorgungsleitung 313 liefern. Wenn z. B. der Datenkontaktfleck 338 am oberen Ende der Datenleitung 336 ausgebildet ist, wird der Spannungskontaktfleck 319 vorzugsweise am unteren Ende der Spannungsversorgungsleitung 313 ausgebildet.
Nun wird unter Bezugnahme auf die 13A – 13F, 14A – 14F, 15A – 15F und 16A – 16F ein Herstellprozess für eine untere Tafel des OLED gemäß der 12 beispielhaft erläutert.
Gemäß den 13A, 14A, 15A und 16A wird eine erste Metallschicht auf einem Substrat 310 hergestellt und dann strukturiert, um eine Gateelektrode 316, einen Gatekontaktfleck 318 und einen Spannungskontaktfleck 319 auszubilden. In diesen Figuren ist es nicht dargestellt, jedoch in der 12, dass die Gateleitung 312 und die Spannungsversorgungsleitung 313 nach dem Strukturieren der ersten Metallschicht auch auf dem Substrat 310 hergestellt werden können. Gemäß der Erfindung verfügt die erste Metallschicht über einen niedrigen spezifischen Widerstand, so dass sie z. B. aus Aluminium (Al) hergestellt wird.
In den 13A, 14A, 15A und 16A ist es nicht dargestellt, jedoch können beim Strukturieren der ersten Metallschicht eine Maske und ein fotoempfindlicher Fotoresist verwendet werden. Nach dem Herstellen der ersten Metallschicht auf dem Substrat 310 wird auf dieser eine fotoempfindliche Fotoresistschicht hergestellt. Danach wird die Maske über dem Fotoresist angebracht, und es wird durch sie hindurch belichtet. Nach dem Entwickeln des Fotoresists und dem Ätzen der ersten Metallschicht sind die Gateelektrode 316, der Gatekontaktfleck 318, der Spannungskontaktfleck 319, die Gateleitung 312 und die Spannungsversorgungsleitung 313 ausgebildet.
Gemäß den 13B, 14B, 15B und 16B werden eine erste Isolierschicht 220, eine undotierte Schicht aus amorphem Silicium (a-Si), eine dotierte Schicht aus amorphem Silicium (n⁺-a-Si) und eine zweite Metallschicht sequenziell so auf dem Substrat 310 hergestellt, dass sie das strukturierte Metall, d. h. die Gateelektrode 316, den Gatekontaktfleck 318 und den Spannungskontaktfleck 319 bedecken. Die erste Isolierschicht 320 kann als Gateisolator wirken, der die darunter liegende Gateelektrode 316, den Gatekontaktfleck 318, den Spannungskontaktfleck 319 sowie die Gateleitung und die Spannungsversorgungsleitung 313 elektrisch isoliert und schützt.
Dann werden die Schichten aus dotiertem und undotiertem amorphem Silicium sowie die zweite Metallschicht gleichzeitig unter Verwendung eines zweiten Maskenprozesses strukturiert, um auf der Gateelektrode 316 eine Halbleiterschicht 324 auszubilden, eine Source- und eine Drainelektrode 328 und 332 auf dieser auszubilden sowie einen Datenkontaktfleck 338 auszubilden. Ferner wird eine Datenleitung 336 (in der
7) so ausgebildet, dass sie die Gateleitung 312 schneidet, wobei der Datenkontaktfleck 338 am Ende der Datenleitung an einer Position entgegengesetzt zum Spannungskontaktfleck 319 ausgebildet wird. Wenn die Source- und die Drainelektrode 328 und 332 ausgebildet werden, kann ein Beugungsbelichtungsverfahren verwendet werden, wie es unter Bezugnahme auf die 17A – 17D erläutert wird.
Da die Siliciumschichten und die zweite Metallschicht während desselben Maskenprozesses ausgebildet werden können, kann sich die Halbleiterschicht 324 unter der Source- und der Drainelektrode 328 und 332 erstrecken, wie es in der 13B dargestellt ist. Außerdem kann ein Halbleitermuster 321 unter dem Datenkontaktfleck 338 mit demselben Muster ausgebildet werden, wie es in der 14B dargestellt ist. Die zweite Metallschicht besteht aus einem metallischen Material mit hoher chemischer Beständigkeit, wie Molybdän (Mo), Titan (Ti), Chrom (Cr) und Wolfram (W). Die Halbleiterschicht 324 verfügt über eine aktive Schicht 324a aus undotiertem amorphem Silicium und eine Ohmsche Kontaktschicht 324b aus dotiertem amorphem Silicium. Außerdem verfügt das Halbleitermuster 321 über ein Muster 321a aus undotiertem amorphem Silicium und ein Muster 321b aus dotiertem amorphem Silicium. Die erste Isolierschicht 320 besteht aus einem anorganischen Material, das aus der aus Siliciumnitrid (SiN_X) und Siliciumoxid (SiO₂) bestehenden Gruppe ausgewählt ist. Indessen werden die Source- und die Drainelektrode 328 und 332 so hergestellt, dass sie die Ohmsche Kontaktschicht 324b kontaktieren, und sie sind über die Gateelektrode 316 hinweg voneinander beabstandet.
Nach dem Ausbilden der Source- und der Drainelektrode 328 und 332 wird ein Teil der Ohmschen Kontaktschicht 324b, der zwischen diesen Elektroden freiliegt, unter Verwendung derselben als Maske entfernt. Demgemäß wird ein Teil der akti ven Schicht 324a freigelegt, um dadurch zwischen der Source- und der Drainelektrode 328 und 332 einen Kanal ch auszubilden. Die Herstellung des Kanals ch wird unter Bezugnahme auf die 17A – 17D detailliert erläutert. Demgemäß wird ein Treiber-TFT T_D mit der Gateelektrode 316, der Halbleiterschicht 324, der Sourceelektrode 328 und der Drainelektrode 332 hergestellt, wie es in der 13C dargestellt ist.
Gemäß den 13C, 14C, 15C und 16C wird entlang der gesamten Fläche der ersten Isolierschicht 320 eine zweite Isolierschicht 356 so hergestellt, dass sie den Treiber-TFT T_D und den Datenkontaktfleck 338 bedeckt. Dann werden die erste und die zweite Isolierschicht 320 und 356 unter Verwendung eines dritten Maskenprozesses strukturiert, um dadurch ein Source-Kontaktloch 346, ein Drain-Kontaktloch 348, ein Datenkontaktfleck-Kontaktloch 350, ein Gatekontaktfleck-Kontaktloch 352 und ein Spannungskontaktfleck-Kontaktloch 354 auszubilden. Das Source-Kontaktloch 346 und das Drain-Kontaktloch 348 sowie das Datenkontaktfleck-Kontaktloch 350 durchdringen die zweite Isolierschicht 356, während das Gatekontaktfleck-Kontaktloch 352 und das Spannungskontaktfleck-Kontaktloch 354 sowohl die erste als auch die zweite Isolierschicht 320 und 356 durchdringen. Das Source-Kontaktloch 346 entspricht der Sourceelektrode 328, das Drain-Kontaktloch 348 entspricht der Drainelektrode 332, das Datenkontaktfleck-Kontaktloch 350 entspricht dem Datenkontaktfleck 338, das Gatekontaktfleck-Kontaktloch 352 entspricht dem Gatekontaktfleck 318 und das Spannungskontaktfleck-Kontaktloch 354 entspricht dem Spannungskontaktfleck 319. Außerdem kann die zweite Isolierschicht 356 aus organischem oder anorganischem Material bestehen, oder sie kann eine Mehrschichtstruktur zeigen. Jedoch besteht der mit dem Treiber-TFT T_D in Kontakt stehende Isolator vorzugsweise aus einem anorganischen Material wie Siliciumnitrid (SiN_X) oder Siliciumoxid (SiO₂).
Gemäß den 13D, 14D, 15D und 16D wird auf der zweiten Isolierschicht 356 innerhalb des Pixelbereichs P ein Verbindungsmuster 374 mit Säulenform dadurch hergestellt, dass ein organisches Isoliermaterial unter Verwendung einer vierten Maske strukturiert wird, wobei die Position derjenigen der zweiten Elektrode der organischen EL-Diode entsprechen kann. Außerdem kann das Verbindungsmuster 374 eine Höhe aufweisen, die größer als eine entsprechende Höhe des Treiber-TFT T_D ist.
Gemäß den 13E, 14E, 15E und 16E wird auf der zweiten Isolierschicht 356 eine dritte Metallschicht so hergestellt, dass sie das Verbindungsmuster 374 bedeckt, und sie wird dann unter Verwendung eines fünften Maskenprozesses strukturiert, um eine Verbindungselektrode 376, eine Spannungselektrode 378, einen Datenkontaktfleck-Anschluss 380, einen Gatekontaktfleck-Anschluss 382 und einen Spannungskontaktfleck-Anschluss 384 auszubilden. Die Verbindungselektrode 376 überlappt mit dem Verbindungsmuster 374 im Pixelbereich P, und sie steht durch das Drain-Kontaktloch 348 mit der Drainelektrode 332 in Kontakt. Die Spannungselektrode 378 steht durch das Source-Kontaktloch 346 mit der Sourceelektrode 328 in Kontakt, und es kann diese elektrisch mit der Spannungsversorgungsleitung 313 verbinden, wie es in der 12 dargestellt ist. Der Datenkontaktfleck-Anschluss 380 kann durch das Datenkontaktfleck-Kontaktloch 350 hindurch mit dem Datenkontaktfleck 338 in Kontakt stehen, der Gatekontaktfleck-Anschluss 382 kann durch das Gatekontaktfleck-Kontaktloch 352 hindurch mit dem Gatekontaktfleck 318 in Kontakt stehen, und der Spannungskontaktfleck-Anschluss 384 kann durch das Spannungskontaktfleck-Kontaktloch 354 hindurch mit dem Spannungskontaktfleck 319 in Kontakt stehen.
Gemäß der 17A wird bei einem Beugungsbelichtungsverfah ren zum Herstellen eines TFT als Erstes eine Gateelektrode 412 durch Strukturieren einer ersten Metallschicht auf einem Substrat 410 hergestellt. Dann werden eine erste Gate-Isolierschicht 414, eine Halbleiterschicht 416 und eine zweite Metallschicht 418 sequenziell so auf dem Substrat 410 hergestellt, dass sie die Gateelektrode 412 bedecken, wobei die Halbleiterschicht 416 aus einer Schicht 416a aus undotiertem amorphem Silicium und einer Schicht 416b aus dotiertem amorphem Silicium besteht. Als Nächstes wird auf der zweiten Metallschicht 418 ein Fotoresist 410 aus einem fotoempfindlichen Material hergestellt, und über dem Fotoresist 420 wird eine Maske 430 positioniert.
Der Fotoresist 420 ist vorzugsweise ein fotoempfindliches Material vom Positivtyp, bei dem ein belichteter Abschnitt während eines Belichtungsprozesses entfernt wird. Die Maske 430 verfügt über einen ersten Abschnitt M1, mehrere zweite Abschnitte M2 und mehrere dritte Abschnitte M3. Der erste Abschnitt M1 kann über halb durchlässige Abschnitte sowie mehrerer Schlitze oder einen halb durchlässigen Film verfügen, so dass nur die Hälfte des Lichts hindurchtreten kann. Die Position des ersten Abschnitts M1 entspricht dem Kanalbereich ch des TFT. Die zweiten Abschnitte M2 verfügen über Abschirmungsabschnitte, die das Licht während des Belichtungsprozesses vollständig ausblenden, und sie entsprechen der Source- und der Drainelektrode des TFT. Die dritten Abschnitte M3 verfügen über durchlässige Abschnitte, die Licht völlig durchlassen, und sie entsprechen dem Pixelbereich.
Nach dem Positionieren der Maske 430 über dem Fotoresist 420 erfolgt eine Belichtung des Fotoresists 420 durch die Maske 430 hindurch. Dabei beleuchtet das durch die dritten Abschnitte M3 laufende Licht die entsprechenden Bereiche vollständig, während das durch den ersten Abschnitt M1 laufende Licht die entsprechenden Bereiche nur schwach beleuchtet.
Daher können, wie es in der 17B dargestellt ist, nach dem Entwickeln des Fotoresists 420, die vollständig beleuchteten Abschnitte desselben vollständig entfernt werden, während ein dem ersten Abschnitt M1 der Maske 430 entsprechender Abschnitt nur teilweise entfernt wird. Die Abschnitte des Fotoresists 420, die den zweiten Abschnitten M2 entsprechen, können auf der zweiten Metallschicht 418 verbleiben, um dadurch ein Fotoresistmuster 442 mit einer Vertiefung 440 über der Gateelektrode 412 zu bilden. Dann werden belichtete Abschnitte der zweiten Metallschicht 418 und darunter liegende Abschnitte der Halbleiterschicht 416 geätzt, so dass das Metall- und das Siliciummuster nur unter dem Fotoresistmuster 442 verbleiben, wie es in der 17B dargestellt ist.
Die 17C veranschaulicht einen Prozessschritt einer Veraschung des Fotoresistmusters 442. Dieses wird so verascht, dass Abschnitte desselben teilweise bis zu einer Dicke d entfernt werden, bis ein Teil der strukturierten zweiten Metallschicht 418 freigelegt ist. Demgemäß verfügt das veraschte Fotoresistmuster 442 über eine Öffnung 444. Dann wird der freigelegte Abschnitt der zweiten Metallschicht 418 weggeätzt, so dass eine Sourceelektrode 446 und eine Drainelektrode 448 so ausgebildet werden, dass sie über die Gateelektrode 412 hinweg voneinander beabstandet sind.
Nach dem Herstellen der Source- und der Drainelektrode 446 und 448 kann das verbliebene Fotoresistmuster 442 vollständig abgezogen werden, wie es in der 17D dargestellt ist. Dann wird ein Teil der Schicht 416b aus dotiertem amorphem Silicium zwischen diesen Elektroden entfernt, bis die darunter liegende Schicht 416a aus undotiertem amorphem Silicium freigelegt ist, um dadurch den Kanal ch auf dieser auszubilden. Wenn der Abschnitt der Schicht 416b aus dotier tem amorphem Silicium zwischen der Source- und der Drainelektrode 446 und 448 entfernt wird, kann die darunter liegende Schicht 416b aus undotiertem amorphem Silicium teilweise geätzt werden, um das dotierte amorphe Silicium im Kanal ch vollständig zu entfernen. Demgemäß wirkt die Schicht 416a aus undotiertem amorphem Silicium als aktive Schicht 450a, während die Schicht 450b aus dotiertem amorphem Silicium als Ohmsche Kontaktschicht 450b wirkt. Die Gateelektrode 412, die aktive Schicht 450a, die Ohmsche Kontaktschicht 450b sowie die Source- und die Drainelektrode 446 und 448 bilden einen TFT T. Beim Beugungsbelichtungsverfahren gemäß den 17A – 17D können die aktive Schicht sowie die Ohmsche Kontaktschicht und die Source- und die Drainelektrode während desselben Maskenprozesses gleichzeitig hergestellt werden.
Gemäß der Erfindung kann, da die Arrayschicht und die organische EL-Diode auf verschiedenen Substraten ausgebildet werden können, eine hohe Herstelleffizienz erzielt werden, und die Herstellausbeute kann erhöht werden. Zweitens können eine Linderung von Designeinschränkungen für den TFT und ein hohes Öffnungsverhältnis erzielt werden, wenn die untere Tafel gemäß der Erfindung für ein OLED verwendet wird. Drittens können, da ein TFT vom invertierten Stapeltyp bei OELDs realisiert werden kann, Herstellprozesse bei relativ niedriger Temperatur ausgeführt werden, und es kann eine verringerte Anzahl von Maskenprozessen verwendet werden.

Claims

Aktivmatrix-OELD (optisches Elektrolumineszenzdisplay) mit: – einer Gateleitung, die entlang einer ersten Richtung auf einem ersten Substrat angeordnet ist; – einer Datenleitung, die entlang einer zweiten Richtung auf dem ersten Substrat angeordnet ist; – einer Spannungsversorgungsleitung, die entlang der zweiten Richtung auf dem ersten Substrat angeordnet ist und von der Datenleitung beabstandet ist, um mit der Gate- und der Datenleitung einen Pixelbereich zu bilden, wobei die Spannungsversorgungsleitung und die Gateleitung während desselben Prozesses aus demselben Material hergestellt wurden; – einem Schalt-TFT (T_S), der auf dem ersten Substrat nahe einer Schnittstelle zwischen einer Gate- und einer Datenleitung angeordnet ist; – einem Treiber-TFT (T_D), der auf dem ersten Substrat nahe. einer Schnittstelle zwischen einer Gate- und einer Spannungsversorgungsleitung angeordnet ist; – einem Verbindungsmuster innerhalb des Pixelbereichs auf dem ersten Substrat, das aus einem isolierenden Material besteht; und – einer Verbindungselektrode, die innerhalb des Pixelbereichs auf dem ersten Substrat so ausgebildet ist, dass sie das Verbindungsmuster bedeckt und den Treiber-TFT (T_D) und eine organische EL(Elektrolumineszenz)-Diode elektrisch verbindet.
Display nach Anspruch 1, dadurch gekennzeichnet, dass die organische EL-Diode auf einem zweiten Substrat angeordnet ist, das dem ersten Substrat gegenübersteht.
Display nach Anspruch 1, gekennzeichnet durch eine erste Kopplungselektrode, die über die Gateleitung hinweg so ausgebildet ist, dass sie die Spannungsversorgungsleitungen entlang der zweiten Richtung verbindet, wobei die erste Kopplungselektrode aus demselben Material wie die Datenleitung besteht.
Display nach Anspruch 3, gekennzeichnet durch eine zweite Kopplungselektrode, die nahe der Gateleitung so angeordnet ist, dass sie die Spannungsversorgungsleitungen entlang der zweiten Richtung gemeinsam mit der ersten Kopplungselektrode schneidet, wobei die zweite Kopplungselektrode aus demselben Material wie die Verbindungselektrode während desselben Prozessschritts hergestellt wurde.
Display nach Anspruch 1, gekennzeichnet durch eine Spannungselektrode, die die Spannungsversorgungsleitung mit dem Treiber-TFT (T_D) verbinden und die aus demselben Material wie die Verbindungselektrode während desselben Prozessschritts hergestellt wurde.
Display nach Anspruch 1, gekennzeichnet durch einen Gatekontaktfleck an einem Ende der Gateleitung, einen Datenkontaktfleck an einem Ende der Datenleitung und einen Spannungskontaktfleck an einem Ende der Spannungsversorgungsleitung, wobei der Datenkontaktfleck an einer Position entgegengesetzt zum Spannungskontaktfleck angeordnet ist.
Display nach Anspruch 6, gekennzeichnet durch einen Gatekontaktfleck-Anschluss in Kontakt mit dem Gatekontaktfleck, einen Datenkontaktfleck-Anschluss in Kontakt mit dem Datenkontaktfleck und einen Spannungskontaktfleck-Anschluss in Kontakt mit dem Spannungskontaktfleck, wobei der Gatekontaktfleck, der Datenkontaktfleck und der Spannungskontaktfleck aus demselben Material wie die Verbindungselektrode während desselben Prozessschritts hergestellt wurden.
Display nach Anspruch 6, gekennzeichnet durch ein Halbleitermuster unter dem Datenkontaktfleck, das über ein erstes Muster aus undotiertem amorphem Silicium und ein zweites Muster aus dotiertem amorphem Silicium verfügt.
Display nach Anspruch 1, dadurch gekennzeichnet, dass der Schalt-TFT (TS) Folgendes aufweist: eine Schalt-Gateelektrode, die sich ausgehend von der Gateleitung erstreckt; eine Schalt-Halbleiterschicht, die über der Schalt-Gateelektrode angeordnet ist; eine Schalt-Sourceelektrode, die sich ausgehend von der Datenleitung über der Halbleiterschicht erstreckt; und eine Schalt-Drainelektrode, die von der Sourceelektrode über der Halbleiterschicht beabstandet ist.
Display nach Anspruch 9, dadurch gekennzeichnet, dass eine Kondensatorelektrode, die sich ausgehend von der Schalt-Drainelektrode über der Spannungsversorgungsleitung erstreckt.
Display nach Anspruch 10, dadurch gekennzeichnet, dass der Datenkontaktfleck über Folgendes verfügt: eine Treiber-Gateelektrode, die mit der Schalt-Drainelektrode verbunden ist; eine Treiber-Halbleiterschicht, die über der Treiber-Gateelektrode angeordnet ist; eine Treiber-Sourceelektrode, die mit der Spannungselektrode verbunden ist, und eine Treiber-Drainelektrode, die mit der Verbindungselektrode verbunden ist.
Display nach Anspruch 11, gekennzeichnet durch mehrere Halbleitermuster unter der Kondensatorelektrode, der Datenleitung, der Schalt-Sourceelektrode, der Schalt-Drainelektrode, der Treiber-Sourceelektrode und der Treiber-Drainelektrode, wobei jedes dieser Halbleitermuster über eine Doppelschichtstruktur aus einem Muster aus undotiertem amorphem Silicium und einem Muster aus dotiertem amorphem Silicium besteht.
Display nach Anspruch 12, dadurch gekennzeichnet, dass die Schalt- und die Treiber-Halbleiterschicht über eine aktive Schicht aus undotiertem amorphem Silicium und eine Ohmsche Kontaktschicht aus dotiertem amorphem Silicium verfügen.
Verfahren zum Herstellen eines Aktivmatrix-OLED, mit den folgenden Schritten: – Strukturieren einer ersten Metallschicht zum Ausbilden einer Gateelektrode, einer Gateleitung, einer Spannungsversorgungsleitung, eines Gatekontaktflecks und eines Spannungskontaktflecks auf einem ersten Substrat; – Herstellen einer ersten Isolierschicht auf dem ersten Substrat in solcher Weise, dass sie die Gateelektrode, den Gatekontaktfleck und den Spannungskontaktfleck bedeckt; – Herstellen einer Halbleiterschicht auf der ersten Isolierschicht über der Gateelektrode, wobei diese Halbleiterschicht über eine aktive Schicht aus undotiertem amorphem Silicium und eine Ohmsche Kontaktschicht aus dotiertem amorphem Silicium verfügt; – Herstellen einer Source- und einer Drainelektrode, einer Datenleitung, einer ersten Kopplungselektrode und eines Datenkontaktflecks, wobei die Source- und die Drainelektrode auf der Ohmschen Kontaktschicht angeordnet werden und die Datenleitung, der Datenkontaktfleck und die erste Kopplungselektrode auf der ersten Isolierschicht angeordnet werden, wobei die erste Kopplungselektrode die Gateleitung schneidet; – Ausbilden eines Kanals innerhalb der aktiven Schicht durch Ätzen eines Teils der Ohmschen Kontaktschicht, wie sie zwischen der Source- und der Drainelektrode freiliegt, um einen Dünnschichttransistor mit der Gateelektrode, der Halbleiterschicht, der Sourceelektrode und der Drainelektrode auszubilden; – Herstellen einer zweiten Isolierschicht auf der ersten Isolierschicht zum Bedecken des Dünnschichttransistors, der Datenleitung und des Datenkontaktflecks; – Ausbilden eines Source-Kontaktlochs, eines Drain-Kontaktlochs, eines Datenkontaktfleck-Kontaktlochs, eines Gatekontaktfleck-Kontaktlochs und eines Spannungskontaktfleck-Kontaktlochs, wobei das Source-, das Drain- und das Datenkontaktfleck-Kontaktloch die zweite Isolierschicht durchdringen und das Gatekontaktfleck- und das Spannungskontaktfleck-Kontaktloch die erste und die zweite Isolierschicht durchdringen; – Herstellen eines Verbindungsmusters auf dem Pixelbereich auf der zweiten Isolierschicht unter Verwendung eines isolierenden Materials, wobei dieses Verbindungsmuster über Säulenform und eine Höhe verfügt, die größer als eine entsprechende Höhe des Dünnschichttransistors ist; und – Herstellen einer Verbindungselektrode, einer Spannungselektrode, zweiter Kopplungselektroden, eines Datenkontaktfleck-Anschlusses, eines Gatekontaktfleck-Anschlusses und eines Spannungskontaktfleck-Anschlusses unter Verwendung einer dritten Metallschicht.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Verbindungselektrode das Verbindungsmuster bedeckt und durch das Drain-Kontaktloch mit der Drainelektrode in Kontakt steht.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Spannungselektrode durch das Source-Kontaktloch mit der Sourceelektrode in Kontakt steht und sie den Dünnschichttransistor mit der Spannungsversorgungsleitung verbindet.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die zweiten Kopplungselektroden nahe der Gateleitung angeordnet sind und sie die Spannungsversorgungsleitungen entlang einer ersten Richtung der Datenleitung mit der ersten Kopplungselektrode verbinden.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Datenkontaktfleck-Anschluss, der Gatekontaktfleck-Anschluss und der Spannungskontaktfleck-Anschluss so angeordnet werden, dass sie durch das Datenkontaktfleck-Kontaktloch, das Gatekontaktfleck-Kontaktloch bzw. das Spannungskontaktfleck-Kontaktloch hindurch mit dem Datenkontaktfleck, dem Gatekontaktfleck bzw. dem Spannungskontaktfleck in Kontakt stehen.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass es zum Herstellen der Gate- und der Spannungsversorgungsleitung gehört, eine erste Maske zu verwenden, es zum Herstellen der Halbleiterschicht gehört, eine zweite Maske zu verwenden, es zum Herstellen der Source- und der Drainelektrode gehört, eine dritte Maske zu verwenden, es zum Ausbilden des Source- und des Drain-Kontaktlochs gehört, eine vierte Maske zu verwenden, es zum Herstellen der Verbindungsmuster gehört, eine fünfte Maske zu verwenden, und es zum Herstellen der Verbindungselektrode gehört, eine sechste Maske zu verwenden.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Schritt des Herstellens der Source- und der Drainelektrode das Herstellen einer Kondensatorelektrode über der Spannungsversorgungsleitung beinhaltet, wobei die Kondensatorelektrode mit der Spannungsversorgungsleitung und der ersten und der zweiten Isolierschicht einen Speicherkondensator bildet.
Verfahren nach Anspruch 14, gekennzeichnet durch eine organische EL-Diode auf einem zweiten Substrat, das dem ersten Substrat zugewandt ist, wobei die Verbindungselektrode den Dünnschichttransistor elektrisch mit der organischen EL-Diode verbindet.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Gateleitung entlang einer zweiten Richtung angeordnet wird und die Daten- und die Spannungsversorgungsleitung entlang einer zweiten Richtung voneinander beabstandet angeordnet werden, um den Pixelbereich zu bilden.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Isoliermaterial für das Verbindungsmuster ein organisches Isoliermaterial ist.
Verfahren zum Herstellen eines Aktivmatrix-OLED, mit den folgenden Schritten: – Strukturieren einer ersten Metallschicht zum Ausbilden einer Gateelektrode, einer Gateleitung, einer Spannungsversorgungsleitung, eines Gatekontaktflecks und eines Spannungskontaktflecks auf einem ersten Substrat; – Herstellen einer ersten Isolierschicht, einer Schicht aus undotiertem amorphen Silicium, einer Schicht aus dotiertem amorphem Silicium und einer zweiten Metallschicht sequenziell auf dem ersten Substrat, um die Gateelektrode, den Gatekontaktfleck und den Spannungskontaktfleck zu bedecken; – Herstellen eines fotoempfindlichen Fotoresists auf der zweiten Metallschicht; – Positionieren einer ersten Maske mit einem halb durchlässigen Abschnitt über dem fotoempfindlichen Fotoresist; – Strukturieren der Schicht aus undotiertem amorphem Silicium, der Schicht aus dotiertem amorphem Silicium und der zweiten Metallschicht auf gleichzeitige Weise unter Verwendung eines Beugungsbelichtungsverfahrens mit Verwendung der ersten Maske zum Ausbilden einer aktiven Schicht, einer Ohmschen Kontaktschicht, einer Sourceelektrode, einer Drainelektrode, einer Datenleitung, einer ersten Kopplungselektrode und eines Datenkontaktflecks; – Ausbilden eines Kanals innerhalb der aktiven Schicht durch Ätzen eines Teils der Ohmschen Kontaktschicht, wie sie zwischen der Source- und der Drainelektrode freiliegt, um einen Dünnschichttransistor mit der Gateelektrode, der aktiven Schicht, der Ohmschen Kontaktschicht, der Sourceelektrode und der Drainelektrode auszubilden; – Herstellen einer zweiten Isolierschicht auf der ersten Isolierschicht zum Bedecken des Dünnschichttransistors, der Datenleitung und des Datenkontaktflecks; – Ausbilden eines Source-Kontaktlochs, eines Drain-Kontaktlochs, eines Datenkontaktfleck-Kontaktlochs, eines Gatekontaktfleck-Kontaktlochs und eines Spannungskontaktfleck-Kontaktlochs, wobei das Source-, das Drain- und das Datenkontaktfleck-Kontaktloch die zweite Isolierschicht durchdringen und das Gatekontaktfleck- und das Spannungskontaktfleck-Kontaktloch die erste und die zweite Isolierschicht durchdringen; – Herstellen eines Verbindungsmusters auf dem Pixelbereich auf der zweiten Isolierschicht unter Verwendung eines isolierenden Materials, wobei dieses Verbindungsmuster über Säulenform und eine Höhe verfügt, die größer als eine entsprechende Höhe des Dünnschichttransistors ist; und – Herstellen einer Verbindungselektrode, einer Spannungselektrode, zweiter Kopplungselektroden, eines Datenkontaktfleck-Anschlusses, eines Gatekontaktfleck-Anschlusses und eines Spannungskontaktfleck-Anschlusses unter Verwendung einer dritten Metallschicht.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Verbindungselektrode das Verbindungsmuster bedeckt und durch das Drain-Kontaktloch mit der Drainelektrode in Kontakt steht.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Spannungselektrode durch das Source-Kontaktloch mit der Sourceelektrode in Kontakt steht und sie den Dünnschichttransistor mit der Spannungsversorgungsleitung verbindet.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die zweiten Kopplungselektroden nahe der Gateleitung angeordnet sind und sie die Spannungsversorgungsleitungen mit der ersten Kopplungselektrode verbinden.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass der Datenkontaktfleck-Anschluss, der Gatekontaktfleck-Anschluss und der Spannungskontaktfleck-Anschluss so angeordnet werden, dass sie durch das Datenkontaktfleck-Kontaktloch, das Gatekontaktfleck-Kontaktloch bzw. das Spannungskontaktfleck-Kontaktloch hindurch mit dem Datenkontaktfleck, dem Gatekontaktfleck bzw. dem Spannungskontaktfleck in Kontakt stehen.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass es zum Herstellen der Gate- und der Spannungsversorgungsleitung gehört, eine erste Maske zu verwenden, es zum Strukturieren der Schichten aus undotiertem und dotiertem amorphen Silicium und der zweiten Metallschicht gehört, eine zweite Maske zu verwenden, es zum Ausbilden des Source- und des Drain-Kontaktlochs gehört, eine dritte Maske zu verwenden, es zum Herstellen des Verbindungsmusters gehört, eine vierte Maske zu verwenden, und es zum Herstellen der Verbindungselektrode gehört, eine fünfte Maske zu verwenden.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass es zum Schritt des Strukturierens der Schichten aus undotiertem und dotiertem amorphem Silicium und der zweiten Metallschicht gehört, eine Kondensatorelektrode über der Spannungsversorgungsleitung auszubilden.
Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass die Kondensatorelektrode mit der Spannungsversorgungsleitung und der ersten und der zweiten Isolierschicht einen Speicherkondensator bildet.
Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass durch Strukturieren der Schichten aus undotiertem und dotiertem amorphen Silicium und der zweiten Metallschicht unter der Datenleitung, der ersten Kopplungselektrode und dem Datenkontaktfleck mehrere Halbleitermuster ausgebildet werden.
Verfahren nach Anspruch 24, gekennzeichnet durch eine organische EL-Diode auf einem zweiten Substrat, das dem ersten Substrat zugewandt ist, wobei die Verbindungselektrode den Dünnschichttransistor elektrisch mit der organischen EL-Diode verbindet.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Datenleitung entlang einer ersten Richtung angeordnet ist und die Daten und die Spannungsversorgungsleitung entlang einer zweiten Richtung beabstandet voneinander angeordnet sind, um den Pixelbereich zu bilden.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass das Isoliermaterial für das Verbindungsmuster ein organisches Isoliermaterial ist.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass das fotoempfindliche Fotoresistmuster aus einem Fotoresistmaterial vom Positivtyp hergestellt wird.
Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Source- und die Drainelektrode auf der Ohmschen Kontaktschicht angeordnet werden, wobei die erste Kopplungselektrode die Gateleitung schneidet.