JP6211057B2 - 不均一多重量子井戸構造 - Google Patents

不均一多重量子井戸構造 Download PDF

Info

Publication number
JP6211057B2
JP6211057B2 JP2015505992A JP2015505992A JP6211057B2 JP 6211057 B2 JP6211057 B2 JP 6211057B2 JP 2015505992 A JP2015505992 A JP 2015505992A JP 2015505992 A JP2015505992 A JP 2015505992A JP 6211057 B2 JP6211057 B2 JP 6211057B2
Authority
JP
Japan
Prior art keywords
barriers
subscale
quantum wells
barrier
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015505992A
Other languages
English (en)
Other versions
JP2015518658A5 (ja
JP2015518658A (ja
Inventor
サン，ウェンホン
ドブリンスキ，アレクサンダー
シャタロフ，マキシム，エス．
ヤン，ジンウェイ
シュール，マイケル
ギャスカ，レミギウス
Original Assignee
センサー エレクトロニック テクノロジー インコーポレイテッド
センサー エレクトロニック テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by センサー エレクトロニック テクノロジー インコーポレイテッド, センサー エレクトロニック テクノロジー インコーポレイテッド filed Critical センサー エレクトロニック テクノロジー インコーポレイテッド
Publication of JP2015518658A publication Critical patent/JP2015518658A/ja
Publication of JP2015518658A5 publication Critical patent/JP2015518658A5/ja
Application granted granted Critical
Publication of JP6211057B2 publication Critical patent/JP6211057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Description

＜関連出願の参照＞
本出願は、「Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ Ｓｔｒｕｃｔｕｒｅｓ ｉｎ Ｕｌｔｒａｖｉｏｌｅｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ」の名称で２０１２年４月１６日に出願された同時係属中の米国特許仮出願第６１／６２４，６８３号の恩典を主張するものであり、当該仮出願は、参照により本明細書に組み入れられる。
本開示は、概して、発光デバイス、より詳細には、一連の微細構造領域を含む発光デバイスの活性領域に関する。
半導体放出デバイス、例えば、発光ダイオード（ＬＥＤ）およびレーザーダイオード（ＬＤ）などは、これらに限定されるわけではないが、ＩＩＩ−Ｖ族半導体で構成される固体状態放出デバイスを含む。ＩＩＩ−Ｖ族半導体のサブセットは、ＩＩＩ族窒化物合金を含み、これは、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、および窒素（Ｎ）の二元、三元、および四元合金を含み得る。例示的ＩＩＩ族窒化物ベースのＬＥＤおよびＬＤは、ＩｎyＡｌxＧａ1-x-yＮ（式中、ｘおよびｙは、所定の元素のモル分率を示し、０≦ｘ、ｙ≦１、および０≦ｘ＋ｙ≦１である）の形態であり得る。他の例示的ＩＩＩ族窒化物ベースのＬＥＤおよびＬＤは、ホウ素（Ｂ）窒化物（ＢＮ）をベースとし、ＧａzＩｎyＡｌxＢ1-x-y-zＮ（式中、０≦ｘ、ｙ、ｚ≦１、および０≦ｘ＋ｙ＋ｚ≦１である）の形態であり得る。
ＬＥＤは、典型的には、多層で構成される。各層は、様々な元素に対するモル分率の特定の組み合わせを有する（例えば、ｘ、ｙ、および／またはｚの所定の値）。２つの層の界面は、半導体ヘテロ接合として定義される。界面では、モル分率の組み合わせは、別々の量によって変化すると考えられる。モル分率の組み合わせが連続的に変化する層は、傾斜化されていると表現される。
半導体合金のモル分率における変化は、バンドギャップの制御を可能にし、障壁層および量子井戸（ＱＷ）層を形成するために使用される。量子井戸は、それぞれが当該量子井戸のバンドギャップより大きいバンドギャップを有する他の２つの半導体層の間に位置された半導体層を含む。量子井戸の伝導バンドエネルギーレベルと、隣接する半導体層の伝導バンドエネルギーレベルとの間の差は、量子井戸の深さと呼ばれる。概して、量子井戸の深さは、量子井戸の各側によって異なり得る。障壁は、それぞれが障壁のバンドギャップより小さいバンドギャップを有する他の２つの半導体層の間に位置された半導体層を含む。障壁の伝導バンドエネルギーレベルと、隣接する半導体層の伝導バンドエネルギーレベルとの間の差は、障壁高さと呼ばれる。概して、障壁の障壁高さは、障壁の各側によって異なり得る。
半導体層のスタックは、いくつかのｎ型ドーピングされた層と、１つまたは複数のｐ型ドーピングされた層とを含み得る。ＬＥＤの活性領域は、電子キャリアと正孔キャリアとが再結合して光を発するｐｎ接合付近に形成される。当該活性領域は、典型的には、キャリアの局在化および放射再結合の向上のための量子井戸および障壁を含む。量子井戸の中では、電子および正孔は、波動関数の観点から量子力学的に説明される。各波動関数は、所定の量子井戸の中での局所エネルギーレベルに関連している。電子の波動関数と正孔の波動関数とが重なることにより、放射再結合および光生成を生じる。
活性領域は、複数の量子井戸および障壁を含む。量子井戸／障壁ヘテロ接合では、２つの半導体層の格子不整合が、結晶層の応力および歪みの原因となり、亀裂の形成、貫通転位、および他の欠陥の可能性を生じる。
応力および歪みの蓄積を減少させるため、交互に配置された圧縮応力および引張応力の層を有する、多層化された半導体超格子（ＳＬｓ）が提案されている。貫通転位の存在を最小限に抑え、転位を含まない半導体層を厚く成長させることができるようにするために、半導体層のエピタキシャル成長の際に超格子構造が使用される。それにもかかわらず、このアプローチは、活性発光層における応力を最小化するためには使用されていない。
格子不整合による応力および歪みを最小化するための別のアプローチとしては、半導体層の成長モードを変えることによって引張層および圧縮層を交互に成長させることが挙げられる。Ｖ−ＩＩＩ比および温度における変化は、結果として、圧縮層および引張層の成長を生じる。高品質の半導体層を成長させることによって貫通転位を減じるために、マイグレーション・エンハンスト有機金属化学気相成長法（ＭＯＣＶＤ）（ＮＨ3パルス流による）を用いることができる。
図１Ａおよび１Ｂは、先行技術による、ＡｌＮ多層バッファをサファイア基材上に製作するためのアプローチを例示している。図１Ａは、アンモニア（ＮＨ3）パルスフロー成長のために使用されるガスフローシークエンスを示しており、その一方で、図１Ｂは、ＡｌＮバッファの図式的な層構造を示している。第一工程において、ＡｌＮ核形成層および初期ＡｌＮ層が、ＮＨ3パルスフロー成長によって被着される。ＡｌＮ核形成層の併合過程により、低い貫通転位密度が達成された。例えば、断面の透過電子顕微鏡（ＴＥＭ）画像から観察されるように、ＡｌＮバッファ層上のＡｌＧａＮ層の波状タイプおよびらせんタイプの転位密度は、それぞれ、３．２×１０9ｃｍ-2および３．５×１０8ｃｍ-2として報告された。
本発明の態様は、１つまたは複数の微細構造領域を含む発光ヘテロ構造を提供する。当該発光ヘテロ構造は、複数の量子井戸と交互に配置された複数の障壁を含み得る。当該障壁および／または量子井戸の１つまたは複数は、微細構造領域を含む。当該微細構造領域は、成長方向もしくは横方向のうちの少なくとも１つの方向に配列された複数のサブスケールの特徴（ｓｕｂｓｃａｌｅ ｆｅａｔｕｒｅｓ）を含む。
本発明の第一態様は、活性領域を含む半導体構造であって、当該活性領域が、複数の量子井戸と交互に配置された複数の障壁を含む発光ヘテロ構造を含み、当該複数の障壁における障壁もしくは当該複数の量子井戸における量子井戸のうちの少なくとも１つが、微細構造領域を含み、当該微細構造領域が、成長方向もしくは横方向のうちの少なくとも１つの方向に配列された複数のサブスケールの特徴を含む半導体構造を含むデバイスを提供する。
本発明の第二態様は、活性領域を含む半導体構造であって、当該活性領域が、複数の量子井戸と交互に配置された複数の障壁を含む発光ヘテロ構造を含み、当該複数の障壁における障壁もしくは当該複数の量子井戸における量子井戸のうちの少なくとも１つが、微細構造領域を含み、当該微細構造領域が、交互に配置された圧縮応力および引張応力を有する複数のサブスケールの特徴を含む半導体構造を含むデバイスを提供する。
本発明の第三態様は、半導体構造の活性領域を形成する工程を含む方法であって、当該活性領域が発光ヘテロ構造を含み、当該形成工程が、複数の量子井戸と交互に配置された複数の障壁を形成する工程を含み、当該複数の障壁における障壁もしくは当該複数の量子井戸における量子井戸のうちの少なくとも１つを形成する工程が、当該複数の障壁における障壁もしくは当該複数の量子井戸における量子井戸のうちの少なくとも１つに微細構造領域を形成する工程を含み、当該微細構造領域が、成長方向もしくは横方向のうちの少なくとも１つの方向に配列された複数のサブスケールの特徴を含む方法を提供する。
本発明の例示的態様は、本明細書において説明した問題の１つもしくは複数および／または検討されていない他の問題の１つもしくは複数を解決するように設計される。
本開示のこれらおよび他の特徴は、本発明の様々な態様を表す添付の図面と併せて、以下の本発明の様々な態様の詳細な説明からより容易に理解されるであろう。
先行技術による、サファイア基材上に窒化アルミニウムの多層バッファを製作するためのアプローチを示す。 先行技術による、サファイア基材上に窒化アルミニウムの多層バッファを製作するためのアプローチを示す。 ある実施形態による放出デバイスの例示的設計を示す。 ある実施形態による活性領域の例示的構成を示す。 ある実施形態による活性領域の例示的構成を示す。 ある実施形態による活性領域の例示的構成を示す。 先行技術および実施形態による放出デバイスの活性領域の例示的バンド図を示す。 先行技術および実施形態による放出デバイスの活性領域の例示的バンド図を示す。 先行技術および実施形態による放出デバイスの活性領域の例示的バンド図を示す。 先行技術および実施形態による放出デバイスの活性領域の例示的バンド図を示す。 先行技術および実施形態による放出デバイスの活性領域の例示的バンド図を示す。 一実施形態によるＩＩＩ族窒化物層のＶ／ＩＩＩ比の関数としての格子定数ａおよびｃの例示的プロットを示す。 一実施形態によるＩＩＩ族窒化物層のＶ／ＩＩＩ比の関数としての、応力および歪みの例示的プロットを示す。 一実施形態による例示的活性領域のバンド図を示す。 四元合金ＡｌxＢyＧａ1-x-yＮの例示的エネルギーおよび格子の関係のグラフを示し、それらを、一実施形態による三元合金Ａｌ0.3Ｇａ0.7Ｎのエネルギーおよび格子定数と比較する。 一実施形態によるデバイスの活性領域の断面の高解像度透過電子顕微鏡（ＨＲＴＥＭ）の画像を示す。 一実施形態による、横方向に離散した一連のサブスケールの量子井戸を含む例示的ヘテロ構造を示す。 一実施形態による、横方向に離散した一連のサブスケールの量子井戸を含む別の例示的ヘテロ構造を示す。 一実施形態による回路を製作するための例示的フローダイアグラムを示す。
図面は原寸に比例していない場合もあることに留意されたい。図面は、本発明の典型的な態様を表すことのみを意図するものであり、したがって、本発明の範囲を限定するものと見なされるべきではない。図面において、同じ付番は、図面間において同じ要素を表す。
前述のアプローチのほとんどが、厚い半導体層における転位を最小限に抑えるために、交互に配置された引張層および圧縮層を利用している。本発明者らは、効率的なキャリアトラッピングのために複数の深い量子井戸および高い障壁を有する活性発光層での応力および歪みを最小限に抑えるために、交互に配置された引張層および圧縮層を用いることを提案する。
上記に示しているように、本発明の態様は、１つまたは複数の微細構造領域を含む発光ヘテロ構造を提供する。当該発光ヘテロ構造は、複数の量子井戸と交互に配置された複数の障壁を含み得る。当該障壁および／または量子井戸の１つまたは複数は、微細構造領域を含む。当該微細構造領域は、成長方向もしくは横方向のうちの少なくとも１つの方向に配列された複数のサブスケールの特徴を含む。一実施形態において、当該微細構造領域は、活性領域における貫通転位、亀裂、および／または他の欠陥を減じるように構成することができる。さらに、当該微細構造領域は、キャリア局在化の向上により、キャリア注入効率を向上させ得る。このように、対応する発光デバイス（例えば、深紫外発光ダイオードなど）は、先行技術のデバイスに勝る向上した効率を有し得る。本明細書において使用される場合、特に明記されない限り、用語「一連の」は、１つまたは複数（すなわち、少なくとも１つ）を意味し、語句「任意の解決策」は、現在既知の任意の解決策または後に開発される任意の解決策を意味する。
再び図面を参照すると、図２は、一実施形態による放出デバイス１０の例示的設計を示している。より詳細な実施形態において、当該放出デバイス１０は、発光ダイオード（ＬＥＤ）、例えば、従来のまたはスーパールミネセンスＬＥＤなどとして機能するように構成される。あるいは、当該放出デバイス１０は、レーザーダイオード（ＬＤ）として機能するように構成することができる。どちらの場合も、当該放出デバイス１０が機能する際、バンドギャップに匹敵するバイアスを加えることにより、結果として、当該放出デバイス１０の活性領域１８からの電磁放射線の放出が生じる。放出デバイス１０によって放たれた電磁放射線は、可視光、紫外線、深紫外線、赤外光、および／または同様のものを含む波長の任意の範囲内にピーク波長を含み得る。
例示されているように、当該放出デバイス１０は、基材１２、当該基材１２に隣接する中間層１４（例えば、バッファ層）、当該中間層１４に隣接するｎ型クラッディング層１６（例えば、電子供給層）、および当該ｎ型クラッディング層１６に隣接する活性領域１８を含むヘテロ構造を含む。さらに、放出デバイス１０のヘテロ構造は、当該活性領域１８に隣接するｐ型ブロッキング層２０（例えば、電子ブロッキング層）および当該ｐ型ブロッキング層２０に隣接するｐ型クラッディング層２２（例えば、正孔供給層）を含む。
より詳細な例示的実施形態において、当該放出デバイス１０は、ＩＩＩ−Ｖ族材料ベースのデバイスであり、この場合、様々な層のいくつかまたは全てが、ＩＩＩ−Ｖ族材料系から選択される元素で形成される。さらにより詳細な例示的実施形態において、当該放出デバイス１０の様々な層は、ＩＩＩ族窒化物ベースの材料で形成される。ＩＩＩ族窒化物材料は、ＢWＡｌXＧａYＩｎZＮ（式中、０≦Ｗ、Ｘ、Ｙ、Ｚ≦１、およびＷ＋Ｘ＋Ｙ＋Ｚ＝１）のように、１種または複数種のＩＩＩ族元素（例えば、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、およびインジウム（Ｉｎ））ならびに窒素（Ｎ）を含む。例示的なＩＩＩ族窒化物材料としては、ＩＩＩ族元素の任意のモル分率を有するＡｌＮ、ＧａＮ、ＩｎＮ、ＢＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＢＮ、ＡｌＧａＩｎＮ、ＡｌＧａＢＮ、ＡｌＩｎＢＮ、およびＡｌＧａＩｎＢＮが挙げられる。
ＩＩＩ族窒化物ベースの放出デバイス１０の例示的実施形態は、ＩｎyＡｌxＧａ1-x-yＮ、ＧａzＩｎyＡｌxＢ1-x-y-zＮ、ＡｌxＧａ1-xＮ半導体合金、または同様のもので構成される活性領域１８（例えば、一連の交互に配置された量子井戸および障壁）を含む。同様に、ｎ型クラッディング層１６およびｐ型ブロッキング層２０の両方は、ＩｎyＡｌxＧａ1-x-yＮ合金、ＧａzＩｎyＡｌxＢ1-x-y-zＮ合金、または同様のもので構成することができる。ｘ、ｙ、およびｚで与えられるモル分率は、様々な層１６、１８、および２０の間で変わり得る。基材１２は、サファイア、ケイ素（Ｓｉ）、ゲルマニウム、シリコンカーバイド（ＳｉＣ）、バルク半導体テンプレート材料、例えば、ＡｌＮ、ＧａＮ、ＢＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＯＮ、ＬｉＧａＯ２、ＡｌＧａＢＮ、ＡｌＧａＩｎＮ、ＡｌＧａＩｎＢＮ、および／または同様のもの、あるいは別の好適な材料であり得、ならびに極性、非極性、または半極性であり得る。中間層１４は、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＢＮ、ＡｌＧａＩｎＮ、ＡｌＧａＩｎＢＮ、ＡｌＧａＮ／ＡｌＮ超格子、および／または同様のもので構成され得る。
放出デバイス１０の性能は、活性領域１８における転位の密度に強く依存する。概して、転位は、基材１２と隣接層、例えば中間層１４などとの間の界面において始まり、歪みにより、活性領域１８などの他の層へと伝播し得る。さらに、転位は、当該活性領域１８内に位置した量子井戸と障壁との間の大きな格子不整合により、当該活性領域１８内において始まり得る。活性領域１８において始まる転位の可能性を軽減するために、量子井戸および／または障壁のうちの１つまたは複数は、一連の微細構造領域を有し得、これらのそれぞれは、成長方向および／または横方向に配列された複数のサブスケールの特徴を含む。
一実施形態において、微細構造領域は、交互に配置されたサブスケールの圧縮層および引張層を含む。図３Ａ〜図３Ｃは、実施形態による活性領域１８の例示的構成を示している。図３Ａに示されているように、当該活性領域１８は、一連の障壁３２と交互に配置された一連の量子井戸３０を含む。図３Ｂおよび図３Ｃに示されるように、量子井戸３０および／または障壁３２は、それぞれ、複数の領域３０Ａ〜３０Ｇ、３２Ａ〜３２Ｇを含み得る。当該複数の領域３０Ａ〜３０Ｇ、３２Ａ〜３２Ｇは、サブスケールの特徴、例えば、エピタキシャル層の間の格子不整合に起因して存在する交互に配置された圧縮エピタキシャル層および引張エピタキシャル層などを含む１つまたは複数の微細構造領域を含み得る。この場合、あるエピタキシャル層は、他のエピタキシャル層に圧縮応力または引張応力を加える。
エピタキシャル層の間の格子不整合は、任意の解決策を用いて、格子定数および／または各エピタキシャル層を形成する半導体合金の組成を変えることにより得ることができる。一実施形態において、当該格子定数および／または組成は、隣接するエピタキシャル層の成長モードの１つもしくは複数の属性を変えることによって変えることができる。例えば、領域３０Ｂ、３２Ｂは、エピタキシャル層を成長させる際に使用されるＶ族／ＩＩＩ族の比率を変えることにより形成される圧縮エピタキシャル層および引張エピタキシャル層を含む微細構造を有し得る。さらに、領域３０Ｆ、３２Ｆは、エピタキシャル層を成長させる際に使用される温度を変えることにより形成された圧縮エピタキシャル層および引張エピタキシャル層を含む微細構造を有し得る。領域３０Ｂ、３２Ｂ、３０Ｆ、および３２Ｆは、領域３０と同じ組成を有し得るが、ただし、成長モードにおける１つまたは複数の違いに起因して、領域３０とは異なる格子定数を有し得る。あるいは、例えば超格子を形成する、半導体エピタキシャル層を構成する元素のモル分率を変えることによって、当該組成も変えることができる。この点に関して、領域３０Ｄ、３２Ｄは、超格子の形成による微細構造を有し得る。領域３０Ｂ、３２Ｂ、３０Ｆ、および３２Ｆと同様に、組成における変化も、領域３０の格子定数と比較した場合の、領域３０Ｄ、３２Ｄの格子定数における変化を生じる。
組成および／または格子定数を変えるためにそれぞれ異なる解決策を使用して形成された３つの微細構造領域を含む例示的な量子井戸３０および障壁３２が示されているが、量子井戸３０および／または障壁３２は、組成および／または格子定数を変えるためにそれぞれが任意の解決策を使用して形成され得る任意の数の１つまたは複数の微細構造領域を含み得ることが、理解されよう。さらに、活性領域１８が、当該活性領域１８における量子井戸３０および／または障壁３２のための微細構造領域を含まず、同じもしくは異なる解決策を用いて形成することができ、同じもしくは異なる構成および／または同様のものを有する、１つまたは複数の量子井戸３０および／または障壁３２を含んでいてもよいことは理解されよう。一実施形態において、活性領域１８は、当該活性領域１８全体にわたって、引張微細構造領域および圧縮微細構造領域の実質的に均一な分布を有する。この場合、引張微細構造領域および圧縮微細構造領域は、当該活性領域１８全体にわたって、成長方向および／または横方向において交互に配置され得る。
図４Ａ〜図４Ｅは、先行技術および実施形態による放出デバイスにおける活性領域の例示的なバンド図を示している。図４Ａに例示されているように、先行技術の放出デバイスの活性領域は、交互に配置された障壁２および量子井戸４を含み、これは結果として、障壁２に相当する、伝導帯と価電子帯との間の比較的大きなギャップと、量子井戸４に相当する、伝導帯と価電子帯との間の比較的小さなギャップとを交互に有するバンド図を生じる。
図４Ｂ〜図４Ｄには、１つまたは複数の障壁および／または量子井戸が、例えば活性層１８における応力の蓄積を制御するなどのために構成された一連の微細構造領域を有する、例示的バンド図が示されている。図４Ｂおよび図４Ｃは、それぞれ障壁４３２Ｂおよび４３２Ｃに存在する微細構造領域の結果として得られるバンド図を示しており、その一方で、図４Ｄには、微細構造を含む量子井戸４３０Ｄおよび障壁４３２Ｄが示されている。量子井戸４３０および他の障壁４３２（図４Ｂ中）は、微細構造を含んでいない。各場合において、図４Ｂ〜図４Ｄに示された微細構造領域は、層状領域を形成しており、これは、Ｖ−ＩＩＩ族の比率、成長温度、半導体層のモル分率の組成における変化、および／または同様のものの調整によって成長させることができる。障壁４３２Ｂおよび４３２Ｃによって例示されるように、当該サブスケールの微細構造領域は、それぞれ、様々な深さおよび／または高さの量子井戸および障壁を含み得る。図４Ｄにおいて、量子井戸４３０Ｄおよび障壁４３２Ｄの微細構造領域は、サブスケールの量子井戸および量子障壁の超格子から構成され得る。
例示されているように、各微細構造領域は、その下の障壁または量子井戸構造の厚さより小さいかまたはそれに匹敵する厚さを有する。この点に関して、２つのより小さい微細構造領域を含む障壁４３２Ｃが示されているが、当該微細構造領域はそれぞれ、障壁４３２Ｃの外側部分に位置されており、障壁４３２Ｃのおよそ１／３の厚さを有する。例示的実施形態において、微細構造領域は、１〜１５の単分子層の厚さを有する１つもしくは複数のサブスケールの量子井戸および／または１０〜１００の単分子層の厚さを有する１つもしくは複数のサブスケールの障壁を含み得る。量子井戸４３０Ｄおよび障壁４３２Ｄにおいては、対応する微細構造領域は、層の中央部分に位置されている。
当該微細構造領域は、様々なタイプのエネルギーバンドの不均一性のいずれかを作り出すように構成され得る。一実施形態において、微細構造領域は、障壁領域、例えば、障壁領域４３２Ｂ〜４３２Ｄなどに成長させたサブスケールの量子井戸を含み得る。概して、当該サブスケール量子井戸は、活性領域１８に成長させた主要な（従来の）量子井戸４３０と比較して、薄くおよび／または浅くあり得る。さらに、サブスケールの量子井戸を含む微細構造領域を、従来の量子井戸４３０（例えば、キャリア再結合によるキャリア局在化および発光を目的として成長させた量子井戸４３０）の近くに成長させることができる。図４Ｅに示された別の実施形態では、従来の量子井戸４３０Ｅは、当該量子井戸中に位置したサブスケールの量子井戸を含み、これは、それ自体、量子井戸４３０Ｅのバンドギャップの微細な（緩やかな）変動として現れる。同様に、微細構造領域は、障壁もしくは量子井戸領域において成長させたサブスケールの障壁を含み得る。そのような障壁も、それ自体、図４Ｅの障壁領域４３２Ｅに示されるように、障壁領域のバンドギャップの微細な変動として現れ得る。量子井戸および／または障壁は、任意の数のサブスケール領域を含み得る。一実施形態において、量子井戸は、０〜５のサブスケール領域（例えば、超格子）を含み得、その一方で、障壁は、０〜１０のサブスケール領域（例えば、超格子）を含み得る。一実施形態において、微細構造領域におけるバンドギャップの変動は、最大でも、１ナノメートルあたりおよそ１００ミリ電子ボルト（ｍｅＶ）である。
一実施形態において、層は、成膜条件に応じて残留引張応力または残留圧縮応力のいずれかを示すように選択的に成長させられる。例えば、窒化アルミニウム（ＡｌＮ）エピタキシャル層を成長させるための一連の成膜条件における変更は、結果として、残留引張応力または残留圧縮応力のいずれかを示す層を生じ得る。一実施形態において、当該一連の成膜条件は、ＩＩＩ族前駆体に対するＶ族前駆体のモル比（Ｖ／ＩＩＩ比率）を含み、これは、ＩＩＩ−Ｖ族半導体層の成長の際に変更することができる。
層が引張応力または圧縮応力を受けるかどうかは、それぞれの隣接層の格子定数と比較した場合の当該層の格子定数に依存し得る。例えば、３．１０８オングストロームの格子定数を有する第二ＡｌＮ層の上に成長させた、３．１１０オングストロームの格子定数を有する第一ＡｌＮ層は、圧縮応力を受け、その一方で、当該第二ＡｌＮ層は、引張応力を受ける。この点に関して、半導体層のＶ／ＩＩＩ比または別の成長特性は、層それ自体が引張応力または圧縮応力を受けるかどうかを決定し得ない。対照的に、所定の層に存在する応力を評価するためには、隣接層の成長パラメータおよび／または格子パラメータが必要とされ得る。
特に明記されない限り、「引張層」は引張応力を受ける層であり、「圧縮層」は圧縮応力を受ける層である。本文中において、これらは、相応に、引張応力または圧縮応力を有する層とも呼ばれる。さらに、層は、当該層におけるある領域（例えば、底部）において圧縮応力を受け得、当該層の別の領域（例えば、上部）では引張応力を受け得る。この場合、そのような層は、「混合応力層」とも呼ばれる。概して、「混合応力層」は、応力の表れが、層の異なる部分および／または同様のものにおいて層全体を通して変化する層である。対象とする応力が引張応力または圧縮応力であり得ることは理解されよう。
１７５０のＶ／ＩＩＩ比で成長させた既定のＡｌＮ層に対して、本発明の追加の態様を示し説明する。かかる層は、およそ３．１１２オングストロームの格子定数を有する。この点に関して、図５は、一実施形態によるＩＩＩ族窒化物層のＶ／ＩＩＩ比の関数としての格子定数ａおよびｃの例示的プロットを示している。異なる格子定数は、結果として、既定のＡｌＮ層に隣接して成長させた場合に異なる引張特性および圧縮特性を行使する層を生じ得る。例えば、低いＶ／ＩＩＩ比（例えば、およそ１７５０未満）を使用して成長させたＩＩＩ族窒化物層の場合、ＩＩＩ族窒化物層の格子定数ａは、既定のＡｌＮ層の格子定数ａよりわずかに大きい。格子定数ａにおける差は、結果として、隣接する既定のＡｌＮ層に引張応力を加えるＩＩＩ族窒化物層を生じる。高いＶ／ＩＩＩ比（例えば、およそ１７５０を超える）を使用して成長させたＩＩＩ族窒化物層の場合、ＩＩＩ族窒化物層の格子定数ａは、既定のＡｌＮ層の格子定数ａよりわずかに小さく、これにより結果として、隣接する既定のＡｌＮ層に対してＩＩＩ族窒化物層によって圧縮応力が加えられる。
図６は、一実施形態によるＩＩＩ族窒化物層のＶ／ＩＩＩ比の関数としての応力および歪みの例示的プロットを示している。ゼロ歪みの点は、ＩＩＩ族窒化物層に隣接すると推定される、３．１１２Åの格子定数を有する既定のＡｌＮ層に一致するように選択される。図６に示されるすべての歪みおよび応力は、この成長条件に対して計算される。例示されているように、ＩＩＩ族窒化物層によって既定のＡｌＮ層に与えられる歪みおよび引張応力は、Ｖ／ＩＩＩ比が増加するに従って減少し、最終的に、引張応力から圧縮応力へと切り替わる。この点に関して、低いＶ／ＩＩＩ比（例えば、およそ１７５０未満）の下で既定のＡｌＮ層に隣接して成長させたＩＩＩ族窒化物層は、圧縮応力下にあり、その一方で、高いＶ／ＩＩＩ比（例えば、およそ１７５０を超える）により、既定のＡｌＮ層に隣接して成長させたＩＩＩ族窒化物層は、引張応力下にある。より詳細に例示されているように、ＡｌＮ層の歪みにおける変化は、Ｖ／ＩＩＩ比を調整することによってもわずかしか生じない。
層は、各層においてＶ／ＩＩＩ比を調整することにより、引張応力または圧縮応力を有するように選択的に構成することができる。例えば、当該調整は、圧縮半導体層および引張半導体層を得るために一連のスケジュールに従ってＶ／ＩＩＩ比を変えることを含み得る。さらに、１つまたは複数の他の成膜条件、例えば、成長温度、ガスフロー、および／または同様のものなども変えることができる。さらに、層の１つまたは複数の属性、例えば、層の相対的な厚さ、各層内の応力の分布、および／または同様のものなども当該層の成長の際に調節することができる。一連の成膜条件の調整は、結果として、圧縮応力の増加した領域および引張応力の増加した領域を生じる。
微細構造領域のＶ／ＩＩＩ比の調整は、対応する層の引張特性および圧縮特性（例えば、障壁または量子井戸）を制御し得る。例えば、ＩＩＩ族窒化物層の成長の際の温度を調整することにより、ガリウムの吸収において変化を引き起こし得、それによりガリウムリッチまたはアルミニウムリッチな引張領域または圧縮領域を作り出し得る。さらに、有機金属（ＭＯ）前駆体の調整および／またはスケジューリングにより、横方向に離散したサブスケールの量子井戸および障壁を構成するガリウムリッチな島および／またはアルミニウムリッチな島状領域の集積を生じ得る。
一実施形態において、調整された交互に配置された引張領域および圧縮領域を層中に導入するために、微細構造、例えば、調整された障壁高さ（および／または量子井戸深さ）を有する超格子などが使用される。例えば、障壁／量子井戸ヘテロ接合に向かう方向において減少しかつ量子井戸／障壁ヘテロ接合から離れる方向において増加するような高さを有する障壁４３２Ｃ（図４Ｃ）を示す。この場合、引張応力／圧縮応力は突然変化するのではなく、ある距離にわたって徐々に変化し得る。
図７は、一実施形態による例示的活性領域７１８のバンド図を示している。活性領域７１８は、量子障壁７３２、７３４と交互に配置された量子井戸７３０を含む。量子障壁７３４は微細構造超格子を含む。この点に関して、量子障壁７３４は、サブスケールの量子障壁７４２と交互に配置されたサブスケールの量子井戸７４０を含む。サブスケールの量子井戸７４０およびサブスケールの量子障壁７４２は、引張層および圧縮層を形成し得る。
ＩＩＩ族窒化物ベースのデバイスの場合、量子井戸７３０は、典型的には、高いガリウム含有量を有する層をエピタキシャル成長させることによって形成され、その一方で、障壁７３２は、典型的には、高いアルミニウム含有量を有する層を成長させることによって形成される。当該層をお互いに隣接して成長させる場合、それらは、図７に例示されるヘテロ接合を形成する。アルミニウムリッチな層は、ガリウムリッチな層より小さい格子定数を有するので、ガリウムリッチである量子井戸７３０上にエピタキシャル成長させる場合、障壁７３２は引張応力を受けるであろう。逆に、障壁７３２上にエピタキシャル成長させる場合、量子井戸７３０は圧縮応力を受けるであろう。この点に関して、障壁７３２は、「引張層」と呼ぶことができ、ならびに量子井戸７３０は「圧縮層」と呼ぶことができる。
アルミニウムリッチな障壁７３２とガリウムリッチな量子井戸７３０とのヘテロ接合における大きな圧縮応力および引張応力を緩和するために、当該障壁および／または量子井戸は、微細構造を含み得る。特に、障壁（引張層）はその中に組み入れられた圧縮微細構造を含み得、および／または、量子井戸（圧縮層）はその中に組み入れられた引張微細構造を含み得る。例えば、障壁７３４は、ガリウムおよび／またはインジウムのモル分率を隣接するサブスケールの量子障壁７４２よりも増加させることによって形成することができるサブスケールの量子井戸７４０を含む超格子微細構造を含む。結果として、当該サブスケールの量子井戸７４０は圧縮層である。
量子井戸７３０において、サブスケールの微細構造は、当該量子井戸７３０におけるサブスケールの引張層の生成を引き起こし得るアルミニウムおよび／またはホウ素の添加によって形成することができる。ホウ素の少量の添加でも、その下の半導体材料の格子定数を十分に減じることができる。例えば、四元合金のＡｌxＢyＧａ1-x-yＮの格子定数は、以下の線形近似によって得られ、この場合、ａAlN＝３．１１Å、ａBN＝２．５５、ａGaN＝３．１８９Åである。
湾曲がない場合、当該四元合金のバンドギャップの線形近似は、以下の式によって得られ、この場合、ＥAlN＝６．２ｅＶ、ＥBN〜５ｅＶ、およびＥＧａＮ＝３．４２ｅＶである。
一方は、およそＥS＝ＥAlN・ｘ＋ＥGaN・（１−ｘ）のバンドギャップを有する三元合金のＡｌxＧａ1-xＮであり、もう一方は、四元合金のＡｌx’ＢyＧａ1-x’-yＮである、２つの半導体合金（この場合、当該四元合金は、アルミニウムおよびガリウム含有量の減少およびホウ素の添加によって得ることができ、ｘ’はアルミニウムの新しいモル分率であり、ｙは、ホウ素の新しいモル分率である）を考察されたい。三元合金および四元合金に、所定の値ｘに対して同じバンドギャップを持たせるために、以下の関係が生じる。
同様に、四元合金の格子定数の場合、ホウ素含有層が三元合金ＡｌxＧａ1-xＮ（例えば、量子井戸）より小さい格子定数を有するのではなくむしろ、ホウ素ｙのモル分率が以下の式のようになる。
図８は、四元合金ＡｌxＢyＧａ1-x-yＮの、エネルギーと格子との例示的関係のグラフを示しており、それらを、一実施形態による三元合金Ａｌ0.3Ｇａ0.7Ｎのエネルギーおよび格子定数と比較している。例えば、三元合金Ａｌ0.3Ｇａ0.7Ｎで構成される量子井戸を考察されたい。ホウ素の少量の添加は、アルミニウムを著しく減少させることなく（またはガリウムをかなり添加することなく）、結果として、当該合金の格子定数を減少させるであろう。ホウ素の少量の添加により格子定数が減少した領域は、陰を付けたエリアによって示される。特に、ガリウムをホウ素に代えた場合に格子定数は減少する。その一方で、少量のホウ素は、量子井戸のバンドギャップに著しい影響を及ぼすことなく添加することができる。例えば、三元合金のＡｌ0.3Ｇａ0.7Ｎから、２パーセントのホウ素を添加してアルミニウムおよびガリウムの両方を１パーセント減少させることにより、結果として、四元合金Ａｌ0.29Ｂ0.02Ｇａ0.69Ｎが得られ、これは、元の三元合金のＡｌ0.3Ｇａ0.7Ｎと同じバンドギャップを有する（例えば、グラフに点８０によって示されるように）。
図９は、一実施形態によるデバイスの活性領域の断面の高解像度透過電子顕微鏡（ＨＲＴＥＭ）の画像を示している。本明細書において説明されるように、量子井戸と大きな障壁との間の界面は微細スケールの構造を含む。例示されているように、当該微細スケールの構造は、サブスケールの障壁領域およびサブスケールの量子井戸を含み得る。
一実施形態において、微細構造領域は１つまたは複数の横方向に離散したサブスケールの特徴を含み得る。横方向に離散したサブスケールの特徴は、サブスケールの量子井戸を含み得る。横方向に離散したサブスケールの量子井戸のサブ領域サイズは、横方向において、ｘおよびｙの両方において数ナノメートルと小さくあり得る。これらの量子井戸のサブ領域は高局在化キャリア再結合ドメインを提供し得る。同様に、横方向に離散したサブスケールの特徴は、横方向に離散したサブスケールの量子井戸と同じ長さスケールを有するサブスケールの量子障壁を含み得る。いずれにしても、微細構造領域は、一連の横方向に離散したサブスケールの量子井戸と一連の横方向に離散したサブスケールの量子障壁とを含み得る。
図１０は、一実施形態による一連の横方向に離散したサブスケールの量子井戸１０３０Ａ〜１０３０Ｄを含む微細構造領域を含む、例示的ヘテロ構造１０１８を示している。当該サブスケールの量子井戸１０３０Ａ〜１０３０Ｄは、一連のサブスケールの障壁１０３２Ａ〜１０３２Ｄによって分離されている。横方向に離散したサブスケールの量子井戸１０３０Ａ〜１０３０Ｄを含む当該微細構造領域は、横方向に連続する（従来の）量子井戸１０３０の付近において障壁層１０３２内に位置され得、ならびにキャリアをさらに局在化させるためにキャリアトラッピング中心としての役割を果たすように構成され得る。当該一連のサブスケールの障壁１０３２Ａ〜１０３２Ｄは、横方向での障壁バンドギャップ高さの変動を可能にし得る。一実施形態において、当該サブスケールの量子井戸１０３０Ａ〜１０３０Ｄは、量子井戸１０３０の厚さのおよそ１０パーセントの距離に隣接するかまたはその距離内にある。一実施形態において、当該横方向に離散したサブスケールの量子井戸１０３０Ａ〜１０３０Ｄおよび／またはサブスケールの障壁１０３２Ａ〜１０３２Ｄは、成長方向および／または横方向においてナノメートルサイズの寸法を有する。さらなる実施形態において、当該横方向に離散したサブスケールの量子井戸１０３０Ａ〜１０３０Ｄおよび／またはサブスケールの障壁１０３２Ａ〜１０３２Ｄは、横方向において数マイクロメートルの大きさであり得る。
図１１は、一実施形態による、横方向に離散した一連のサブスケールの量子井戸１１３４、１１３６を含む、別の例示的ヘテロ構造１１１８を示している。この場合、横方向に離散した各一連のサブスケールの量子井戸１１３４、１１３６における、横方向に離散したサブスケールの量子井戸は、お互いに横方向に互い違いになっている。この点に関して、当該横方向に離散した一連のサブスケールの量子井戸１１３６は、当該横方向に離散した一連のサブスケールの量子井戸１１３６と互い違いになっている横方向に離散した別の一連の量子井戸１１３４によって、連続する量子井戸１１３０から分離されている。この場合、横方向に離散したサブスケールの量子井戸に局在化したキャリアは、後続の再結合のために、連続する量子井戸１１３０中へ移動することができる。移動速度は、横方向に離散した一連のサブスケールの量子井戸１１３４、１１３６との重なり全体に比例し得る。一実施形態において、当該横方向に離散したサブスケールの量子井戸および／または障壁は、パルシングエピタキシャル成長（ｐｕｌｓｉｎｇ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ）を用いて形成される。
一実施形態において、サブスケールの特徴は、成長方向および／または横方向において不均一な組成を有し得る。例えば、あるサブスケールの層（例えば、サブスケールの障壁もしくは量子井戸）および／または横方向に離散したあるサブスケールの特徴（例えば、横方向に離散したサブスケールの量子井戸もしくは障壁）は、段階的な組成を有し得る。この場合、当該サブスケールの特徴の組成は成長方向において変わる。さらに、あるサブスケールの特徴は横方向において不均一な組成を有し得る。横方向での不均一性は、当該サブスケールの特徴に対応する、段階的な領域もしくは不連続の領域を生じ得る。
本明細書において説明される微細スケールの構造は、任意の解決策を用いて形成することができる。一実施形態において、当該微細スケールの構造は、エピタキシャル成長プロセス、例えば、有機金属化学気相成長法（ＭＯＣＶＤ）などを使用して形成され、この場合、Ｖ／ＩＩＩ比は、エピタキシャル成長の間に調整される。より詳細な実施形態では、マイグレーション・エンハンストＭＯＣＶＤエピタキシャル成長プロセスが使用され、Ｖ／ＩＩＩ比は、ＮＨ3の調整により、およそゼロ〜およそ６０００の範囲で調整される。当該エピタキシャル成長も、例えば、横方向に離散され得る微細スケールの構造を作り出すために有機金属前駆体および窒素前駆体（例えば、ＮＨ3）をスイッチオンおよびスイッチオフするタイミングのパターンを制御することによる、パルシングエピタキシャル成長（ｐｕｌｓｉｎｇ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ）を含み得る。同様に、１つまたは複数の他の成長条件を、エピタキシャル成長の間に調整することができる。例えば、成長温度を調整することにより、微細スケールの構造を作り出すことができる。一実施形態において、エピタキシャル成長の際に、１つまたは複数の成長条件、例えば、Ｖ／ＩＩＩ比、成長温度、および／または同様のものなどの時間周期調整を使用することにより、微細スケールの超格子構造を成長させることができる。
一実施形態において、本発明は、本明細書において説明されるように設計および製作されたデバイスの１つまたは複数を含む回路を設計および／または製作する方法を提供する。この点に関して、図１２は、一実施形態による回路１２６を製作するための例示的フローダイアグラムを示している。最初に、使用者は、デバイス設計システム１１０を使用して、本明細書において説明されるような半導体デバイスのためのデバイス設計１１２を作成することができる。当該デバイス設計１１２は、デバイス設計１１２によって定義された特徴に従って一連の物理的デバイス１１６を生成するためにデバイス製作システム１１４が使用することのできるプログラムコードを含み得る。同様に、当該デバイス設計１１２は、（例えば、回路で使用するために利用することができる構成要素として）回路設計システム１２０に提供され得、使用者はそれを利用して（例えば、１つもしくは複数の入力および出力を、回路に含まれる様々なデバイスに接続することによって）、回路設計１２２を生成することができる。当該回路設計１２２は、本明細書において説明されるように設計されたデバイスを含むプログラムコードを含み得る。いずれにしても、当該回路設計１２２および／または１つもしくは複数の物理的デバイス１１６が、回路設計１２２に従って物理的回路１２６を生成することができる回路製作システム１２４に提供され得る。当該物理的回路１２６は、本明細書において説明されるように設計された１つもしくは複数のデバイス１１６を含み得る。
別の実施形態において、本発明は、本明細書において説明されるような半導体デバイス１１６を設計するためのデバイス設計システム１１０および／または製作するためのデバイス製作システム１１４を提供する。この場合、当該システム１１０、１１４は、本明細書において説明されるような半導体デバイス１１６を設計および／または製作するための方法を実践するようにプログラミングされた、汎用のコンピューティングデバイスを含み得る。同様に、本発明のある一実施形態は、本明細書において説明されるように設計および／または製作された少なくとも１つのデバイス１１６を含む回路１２６を設計するための回路設計システム１２０および／または製作するための回路製作システム１２４を提供する。この場合、当該システム１２０、１２４は、本明細書において説明されるような少なくとも１つの半導体デバイス１１６を含む回路１２６を設計および／または製作するための方法を実践するようにプログラミングされた、汎用のコンピューティングデバイスを含み得る。
さらなる別の実施形態において、本発明は、少なくとも１つのコンピュータ読み込み可能な媒体に固定されたコンピュータプログラムであって、実行された場合に、本明細書において説明されるような半導体デバイスを設計および／または製作する方法をコンピュータシステムが実践することを可能にする、コンピュータプログラムを提供する。例えば、当該コンピュータプログラムは、デバイス設計システム１１０が本明細書において説明されるようなデバイス設計１１２を生成できるようにし得る。この点に関して、当該コンピュータ読み込み可能な媒体は、コンピュータシステムによって実行された場合に本明細書において説明したプロセスのいくつかまたはすべてを実践する、プログラムコードを含む。用語「コンピュータ読み込み可能な媒体」は、コンピューティングデバイスがプログラムコードの保存コピーを理解、再生、またはそれ以外で通信することができるような、現在既知のまたは後に開発される任意のタイプの１つもしくは複数の有形的表現媒体を包含することを理解されたい。
別の実施形態において、本発明は、コンピュータシステムによって実行された場合に本明細書において説明されたプロセスのいくつかまたは全てを実践する、プログラムコードのコピーを提供する方法を提供する。この場合、コンピュータシステムは、当該プログラムコードのコピーを処理して、一連のデータシグナルにおけるプログラムコードのコピーをエンコードするように設定および／または変更された１つもしくは複数の特性を有する一連のデータシグナルを、第二の異なる場所での受信のために、生成および転送することができる。同様に、本発明の一実施形態は、本明細書において説明したプロセスのいくつかまたは全てを実践するプログラムコードのコピーを取得する方法を提供し、これは、本明細書において説明した一連のデータシグナルを受信して、当該一連のデータシグナルを少なくとも１つのコンピュータ読み取り可能な媒体中に固定されたコンピュータプログラムのコピーへと翻訳するコンピュータシステムを含む。どちらの場合も、当該一連のデータシグナルは、任意のタイプの通信リンクを使用して転送／受信することができる。
さらなる別の実施形態において、本発明は、本明細書において説明されるような半導体デバイスを設計するためのデバイス設計システム１１０および／または製作するためのデバイス製作システム１１４を生成する方法を提供する。この場合、コンピュータシステムを得ること（例えば、作り出すこと、維持すること、利用可能にすることなど）ができ、本明細書において説明したプロセスを実施するための１つもしくは複数の構成要素を得ること（例えば、作成すること、購入すること、使用すること、変更することなど）ができ、コンピュータシステムへと展開することができる。この点に関して、当該展開は、（１）コンピューティングデバイスへのプログラムコードのインストール；（２）１つもしくは複数のコンピューティングデバイスおよび／またはＩ／Ｏデバイスをコンピュータシステムに追加すること；（３）コンピュータシステムが本明細書において説明したプロセスを実行できるように、当該コンピュータシステムを組み込むことおよび／または変更すること；および／または同様のもののうちの１つもしくは複数を含み得る。
本発明の様々な態様についての前述の説明は、例示および説明の目的のために提示されたものである。これらは、包括的であること、または開示された厳密な形態に本発明を限定することを意図するものではなく、明らかに、多くの変更および変形が可能である。当業者に明らかであり得るそのような変更および変形は、添付の請求項によって定義されるような本発明の範囲内に含まれる。
２ 障壁
４ 量子井戸
１０ 放出デバイス
１２ 基材
１４ 中間層
１６ ｎ型クラッディング層
１８ 活性領域
２０ ｐ型ブロッキング層
２２ ｐ型クラッディング層
３０ 量子井戸
３２ 障壁
１１０ デバイス設計システム
１１２ デバイス設計
１１４ デバイス製作システム
１１６ 物理デバイス
１２０ 回路設計システム
１２２ 回路設計
１２４ 回路製作システム
１２６ 回路
４３０ 量子井戸
４３２ 障壁
７１８ 活性領域
７３０ 量子井戸
７３２ 量子障壁
７３４ 量子障壁
７４０ サブスケールの量子井戸
７４２ サブスケールの量子障壁
１０１８ ヘテロ接合
１０３０ 量子井戸
１０３２ 障壁
１１１８ ヘテロ接合
１１３０ 量子井戸
１１３４ 量子井戸
１１３６ 量子井戸

Claims (18)

  1. 活性領域を含む半導体構造を有するデバイスであって、
    該活性領域が、複数の量子井戸と交互に配置された複数の障壁を含む発光ヘテロ構造を含み、
    該複数の障壁における障壁もしくは該複数の量子井戸における量子井戸のうちの少なくとも１つが、該障壁または該量子井戸の少なくとも１つと隣接した層との間の第１のヘテロ接合に隣接した該障壁もしくは該量子井戸のうちの少なくとも１つの外側部分に配置された、微細構造領域であって、該微細構造領域が、成長方向に配列された複数のサブスケールの特徴を含み、
    該複数のサブスケールの特徴が、複数のサブスケールの量子井戸と交互に配置された複数のサブスケールの障壁を含み、
    該複数のサブスケールの障壁は、該第１のヘテロ接合の量子井戸側に向かって減少する複数の異なる高さのサブスケールの障壁を含む、微細構造領域と、
    該障壁または該量子井戸の少なくとも一つと別の隣接した層との間の第２のヘテロ接合に隣接した該障壁または該量子井戸のうちの少なくとも１つの第２の外側部分に配置された第２の微細構造領域と、を含む複数の領域を含む、
    デバイス。
  2. 前記微細構造領域が、さらに様々な組成の、第一の横方向に離散された複数のサブ領域を含み、該第一の横方向に離散された複数のサブ領域のそれぞれは、ナノメートルサイズからマイクロメートルサイズまでの範囲の横方向のサイズを有し、該微細構造領域が、実質的に連続する横方向の組成を有する、前記複数の障壁における障壁もしくは前記複数の量子井戸における量子井戸のうちの少なくとも１つに隣接する、請求項１に記載のデバイス。
  3. 前記微細構造領域が、さらに、様々な組成の、第二の横方向に離散した複数のサブ領域を含み、該第二の横方向に離散した複数のサブ領域は、前記第一の横方向に離散された複数のサブ領域の成長面に直に隣接する成長面の上に位置し、該第二の横方向に離散した複数のサブ領域が、前記第一の横方向に離散された複数のサブ領域と横方向に互い違いになっている、請求項２に記載のデバイス。
  4. 前記微細構造領域が、交互に配置された圧縮応力および引張応力を有する複数のサブスケールの層を含む、請求項１に記載のデバイス。
  5. 前記サブスケールの量子井戸が、様々な深さの量子井戸を含む、請求項１に記載のデバイス。
  6. 前記微細構造領域が、前記複数の障壁における前記障壁に位置され、前記サブスケールの障壁のそれぞれの高さが、前記複数の障壁における前記障壁の障壁高さよりも高くない、請求項１に記載のデバイス。
  7. 前記微細構造領域が、前記複数の量子井戸における前記量子井戸に位置され、前記サブスケールの障壁のそれぞれの高さが、前記複数の量子井戸における前記量子井戸の量子井戸深さよりも高く、かつ前記量子井戸に隣接する一連の障壁のそれぞれよりも低い、請求項１に記載のデバイス。
  8. 前記サブスケールの特徴の少なくとも１つが横方向に不均一である、請求項１に記載のデバイス。
  9. 活性領域を含むＩＩＩ族窒化物材料で構成される半導体構造を有するデバイスであって、該活性領域が、複数の量子井戸と交互に配置された複数の障壁を含む発光ヘテロ構造を含み、該複数の障壁における障壁もしくは該複数の量子井戸における量子井戸のうちの少なくとも１つが、該障壁もしくは該量子井戸のうちの少なくとも１つの外側部分に配置された微細構造領域を含む複数の領域を含み、該微細構造領域が、交互に配置された圧縮応力および引張応力を有する複数のサブスケールの層を含み、
    該複数のサブスケールの層における圧縮応力および引張応力が、該障壁または該量子井戸のうちの少なくとも一つと外側部分に隣接する層との間のヘテロ接合に向かう方向に減少する、
    デバイス。
  10. 前記半導体構造がＡｌＧａＮ材料で構成される、請求項９に記載のデバイス。
  11. 前記複数の障壁における前記障壁が前記微細構造領域を含み、前記複数のサブスケールの層の少なくとも１つが、前記障壁のガリウム含有量よりも高いガリウム含有量を有する、請求項１０に記載のデバイス。
  12. 前記複数の量子井戸における前記量子井戸が前記微細構造領域を含み、前記複数のサブスケールの層の少なくとも１つが、前記量子井戸のアルミニウム含有量よりも高いアルミニウム含有量を有する、請求項１０に記載のデバイス。
  13. 前記微細構造領域は、横方向に配列された複数のサブスケールの特徴を含む、請求項１０に記載のデバイス。
  14. 半導体構造の活性領域を形成することを含み、
    該活性領域が発光ヘテロ構造を含み、
    該半導体構造の活性領域を形成することが、複数の量子井戸と交互に配置された複数の障壁を形成することを含み、
    該複数の障壁における障壁もしくは該複数の量子井戸における量子井戸のうちの少なくとも１つを形成することが、
    該障壁または該量子井戸のうちの少なくとも一つと隣接した層との間の第１のヘテロ接合に隣接した該複数の障壁における障壁もしくは該量子井戸のうちの少なくとも１つの外側部分に配置された微細構造領域であって、該微細構造領域は、成長方向に配列された複数のサブスケールの特徴を含み、
    該複数のサブスケールの特徴は、複数のサブスケールの量子井戸と交互に配置された複数のサブスケールの障壁を含み、
    該複数のサブスケールの障壁は、該第１のヘテロ接合の量子井戸側に向かって減少する複数の異なる高さのサブスケールの障壁を含む、微細構造領域と、
    該障壁または該量子井戸のうちの少なくとも１つと別の隣接した層との間の第２のヘテロ接合に隣接した該障壁または該量子井戸のうちの少なくとも１つの第２の外側部分に配置された第２の微細構造領域と、を含む複数の領域を形成することを含む、
    方法。
  15. 前記微細構造領域を形成することが、前記複数の障壁における前記障壁もしくは前記複数の量子井戸における前記量子井戸のうちの少なくとも１つのエピタキシャル成長の際にＶ／ＩＩＩ比を調整することを含む、請求項１４に記載の方法。
  16. 前記微細構造領域を形成することが、前記複数の障壁における前記障壁もしくは前記複数の量子井戸における前記量子井戸のうちの少なくとも１つのエピタキシャル成長の際に成長温度を調整することを含む、請求項１４に記載の方法。
  17. 前記微細構造領域を形成することが、微細スケールの超格子構造を形成するために、前記複数の障壁における前記障壁もしくは前記複数の量子井戸における前記量子井戸のうちの少なくとも１つのエピタキシャル成長の間に、Ｖ／ＩＩＩ比または成長温度の時間を調整することを含む、請求項１４に記載の方法。
  18. 前記微細構造領域を形成することが、有機金属前駆体および窒素前駆体をスイッチオンおよびスイッチオフするタイミングのパターンを制御することにより、パルシングエピタキシャル成長（ｐｕｌｓｉｎｇ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ）を含む、請求項１４に記載の方法。
JP2015505992A 2012-04-16 2013-04-16 不均一多重量子井戸構造 Active JP6211057B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261624683P 2012-04-16 2012-04-16
US61/624,683 2012-04-16
PCT/US2013/036784 WO2013158645A1 (en) 2012-04-16 2013-04-16 Non-uniform multiple quantum well structure

Publications (3)

Publication Number Publication Date
JP2015518658A JP2015518658A (ja) 2015-07-02
JP2015518658A5 JP2015518658A5 (ja) 2016-07-14
JP6211057B2 true JP6211057B2 (ja) 2017-10-11

Family

ID=49324263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015505992A Active JP6211057B2 (ja) 2012-04-16 2013-04-16 不均一多重量子井戸構造

Country Status (5)

Country Link
US (2) US9722139B2 (ja)
EP (1) EP2839520B1 (ja)
JP (1) JP6211057B2 (ja)
KR (1) KR20150006444A (ja)
WO (1) WO2013158645A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211057B2 (ja) 2012-04-16 2017-10-11 センサー エレクトロニック テクノロジー インコーポレイテッド 不均一多重量子井戸構造
US9281441B2 (en) 2013-05-23 2016-03-08 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
US9748440B2 (en) 2013-05-23 2017-08-29 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
US9406840B2 (en) 2013-05-23 2016-08-02 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
US10923623B2 (en) 2013-05-23 2021-02-16 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
KR101834785B1 (ko) * 2013-10-21 2018-03-06 센서 일렉트로닉 테크놀로지, 인크 합성물 반도체 층을 포함하는 이종 접합 구조
US9799793B2 (en) 2014-04-15 2017-10-24 Sensor Electronics Technology, Inc. Semiconductor heterostructure with stress management
CN105006505B (zh) * 2014-04-15 2019-03-15 传感器电子技术股份有限公司 具有应力管理的半导体异质结构
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
US10181398B2 (en) * 2014-12-30 2019-01-15 Sensor Electronic Technology, Inc. Strain-control heterostructure growth
WO2016125993A1 (ko) * 2015-02-06 2016-08-11 서울바이오시스 주식회사 자외선 발광 다이오드
US10396241B1 (en) * 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction
CN107316923A (zh) * 2017-06-14 2017-11-03 复旦大学 一种正弦量子阱耦合增强型GaN基发光二极管
CN107302044A (zh) * 2017-06-14 2017-10-27 复旦大学 一种量子阱耦合增强型ZnO基发光二极管
CN108808446B (zh) * 2018-06-27 2020-11-27 潍坊华光光电子有限公司 一种具有位错折断结构的GaN基激光器外延结构及其生长方法
CN109473521B (zh) * 2018-11-23 2020-07-07 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN109888068B (zh) * 2019-01-23 2020-04-14 华灿光电（浙江）有限公司 近紫外发光二极管外延片及其制备方法
CN109950368A (zh) * 2019-02-18 2019-06-28 华灿光电(苏州）有限公司 氮化镓基发光二极管外延片及其制造方法
US20210249467A1 (en) * 2020-02-10 2021-08-12 Raxium, Inc. Display device and associated method
CN112563884B (zh) * 2020-12-08 2021-10-01 中国科学院微电子研究所 垂直腔面发射激光器及其制作方法
KR102433118B1 (ko) 2022-03-21 2022-08-18 주식회사 키닉스 테크놀로지 잉크젯 프린터 장치의 제어 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2707183B2 (ja) 1992-03-12 1998-01-28 国際電信電話株式会社 ひずみ超格子を有する半導体デバイス
JP2536714B2 (ja) 1993-03-03 1996-09-18 日本電気株式会社 光変調器集積型多重量子井戸構造半導体レ―ザ素子
KR100363241B1 (ko) * 1995-05-25 2003-02-05 삼성전자 주식회사 다중 양자 우물형 레이저 다이오드 및 그 제조방법
DE19652529A1 (de) 1996-12-17 1998-06-18 Siemens Ag Optoelektronisches Bauelement mit MQW-Strukturen
JP3515361B2 (ja) * 1997-03-14 2004-04-05 株式会社東芝 半導体発光素子
JPH10290049A (ja) * 1997-04-15 1998-10-27 Hitachi Ltd 半導体レーザ素子
US6108360A (en) 1997-06-06 2000-08-22 Razeghi; Manijeh Long wavelength DH, SCH and MQW lasers based on Sb
JPH11204885A (ja) * 1998-01-08 1999-07-30 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP4027639B2 (ja) * 2001-11-02 2007-12-26 富士通株式会社 半導体発光装置
KR20110132639A (ko) * 2002-04-15 2011-12-08 더 리전츠 오브 더 유니버시티 오브 캘리포니아 무극성 질화 갈륨 박막의 전위 감소
JP4119158B2 (ja) * 2002-04-23 2008-07-16 三菱電機株式会社 傾斜状多重量子バリアを用いた半導体発光素子
KR100503129B1 (ko) 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
JP2005277401A (ja) * 2004-02-24 2005-10-06 Showa Denko Kk 窒化ガリウム系化合物半導体積層物およびその製造方法
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
US7326963B2 (en) * 2004-12-06 2008-02-05 Sensor Electronic Technology, Inc. Nitride-based light emitting heterostructure
JP2006173571A (ja) 2004-12-14 2006-06-29 Korea Electronics Telecommun 半導体素子のトランジスタ及びその製造方法
KR100752007B1 (ko) * 2005-01-28 2007-08-28 도요다 고세이 가부시키가이샤 3족 질화물계 화합물 반도체 발광 소자 및 그 제조 방법
KR100703096B1 (ko) 2005-10-17 2007-04-06 삼성전기주식회사 질화물 반도체 발광 소자
EP1883121B1 (en) 2006-07-26 2019-03-06 LG Electronics Inc. Nitride-based semiconductor light emitting device
KR100850950B1 (ko) 2006-07-26 2008-08-08 엘지전자 주식회사 질화물계 발광 소자
SG174789A1 (en) * 2006-09-22 2011-10-28 Agency Science Tech & Res Group iii nitride white light emitting diode
KR20080088221A (ko) * 2007-03-29 2008-10-02 서울옵토디바이스주식회사 초격자 구조의 웰층을 갖는 발광 다이오드
EP1976031A3 (en) * 2007-03-29 2010-09-08 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure
JP4538476B2 (ja) 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
US8563995B2 (en) * 2008-03-27 2013-10-22 Nitek, Inc. Ultraviolet light emitting diode/laser diode with nested superlattice
US20090321781A1 (en) 2008-06-27 2009-12-31 Victoria Broadley Quantum dot device and method of making the same
KR101111749B1 (ko) 2008-12-11 2012-03-09 삼성엘이디 주식회사 다층구조 양자장벽을 사용한 질화물 반도체 발광소자
US7983317B2 (en) 2008-12-16 2011-07-19 Corning Incorporated MQW laser structure comprising plural MQW regions
JP2010182977A (ja) * 2009-02-06 2010-08-19 Nec Corp 窒化物半導体発光素子およびその製造方法
KR101646255B1 (ko) 2009-12-22 2016-08-05 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US8698127B2 (en) 2010-01-08 2014-04-15 Sensor Electronic Technology, Inc. Superlattice structure and method for making the same
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
JP5793292B2 (ja) 2010-02-17 2015-10-14 豊田合成株式会社 半導体発光素子
JP5197686B2 (ja) 2010-07-16 2013-05-15 株式会社東芝 半導体発光素子の製造方法
US20120126198A1 (en) * 2010-10-27 2012-05-24 The Regents Of The University Of California Light emitting diode for droop improvement
CN102544281A (zh) * 2012-01-20 2012-07-04 厦门市三安光电科技有限公司 具有多层势垒结构的氮化镓基发光二极管
JP6211057B2 (ja) 2012-04-16 2017-10-11 センサー エレクトロニック テクノロジー インコーポレイテッド 不均一多重量子井戸構造

Also Published As

Publication number Publication date
US9722139B2 (en) 2017-08-01
US20170345968A1 (en) 2017-11-30
EP2839520B1 (en) 2018-04-11
US20130270519A1 (en) 2013-10-17
EP2839520A4 (en) 2015-11-18
US10164147B2 (en) 2018-12-25
EP2839520A1 (en) 2015-02-25
WO2013158645A1 (en) 2013-10-24
JP2015518658A (ja) 2015-07-02
KR20150006444A (ko) 2015-01-16

Similar Documents

Publication Publication Date Title
JP6211057B2 (ja) 不均一多重量子井戸構造
US9680061B2 (en) Patterned layer design for group III nitride layer growth
KR101804493B1 (ko) 변조 도핑을 갖는 광전자 디바이스
US9281441B2 (en) Semiconductor layer including compositional inhomogeneities
KR102210744B1 (ko) 스트레스 관리능력을 갖는 반도체 이종접합구조
US10050175B2 (en) Patterned layer design for group III nitride layer growth
US10199537B2 (en) Semiconductor structure with stress-reducing buffer structure
US10032956B2 (en) Patterned substrate design for layer growth
US10199536B2 (en) Patterned layer design for group III nitride layer growth
US10243100B2 (en) Semiconductor layer including compositional inhomogeneities
US10153396B2 (en) Patterned layer design for group III nitride layer growth
US20150111370A1 (en) Crack-free gallium nitride materials
US8890113B2 (en) Optoelectronic device with a wide bandgap and method of making same
US9406840B2 (en) Semiconductor layer including compositional inhomogeneities
WO2013070369A2 (en) Patterned layer design for group iii nitride layer growth
US9768349B2 (en) Superlattice structure
WO2016081555A1 (en) Optoelectronic device with modulation doping
KR101850537B1 (ko) 반도체 소자
JP2010206092A (ja) 窒化物半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160525

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20160525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170912

R150 Certificate of patent or registration of utility model

Ref document number: 6211057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250