JP2707183B2 - ひずみ超格子を有する半導体デバイス - Google Patents

ひずみ超格子を有する半導体デバイス

Info

Publication number
JP2707183B2
JP2707183B2 JP4087465A JP8746592A JP2707183B2 JP 2707183 B2 JP2707183 B2 JP 2707183B2 JP 4087465 A JP4087465 A JP 4087465A JP 8746592 A JP8746592 A JP 8746592A JP 2707183 B2 JP2707183 B2 JP 2707183B2
Authority
JP
Japan
Prior art keywords
layer
lattice constant
semiconductor
layers
cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4087465A
Other languages
English (en)
Other versions
JPH05259571A (ja
Inventor
正士 宇佐見
裕一 松島
Original Assignee
国際電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国際電信電話株式会社 filed Critical 国際電信電話株式会社
Priority to JP4087465A priority Critical patent/JP2707183B2/ja
Priority to US08/027,192 priority patent/US5306924A/en
Publication of JPH05259571A publication Critical patent/JPH05259571A/ja
Application granted granted Critical
Publication of JP2707183B2 publication Critical patent/JP2707183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ひずみ超格子を利用し
た半導体光デバイス、半導体電子デバイス等の半導体デ
バイスに関するものである。
【0002】
【従来の技術】近年の薄膜成長技術の進歩により、格子
定数の異なる材料(半導体)間でも、それぞれの膜厚が
十分薄い場合には、結晶欠陥を生ずることなく交互に積
層成長させることが可能となっている。この構造はひず
み超格子またはひずみ量子井戸と呼ばれている。活性層
にひずみ超格子を持った半導体デバイスは、材料の選択
の自由度が大きく広がり、格子整合系では得ることにで
きないバンドギャップエネルギー、光学特性、電気特性
等の特性を有する材料を一般的なクラッド層上にエピタ
キシャル成長することを可能にする。従来のひずみ超格
子を有する半導体デバイスでは、そのひずみ超格子であ
る活性層部分において、交互に積層される井戸層と障壁
層の内の一つがクラッド層の格子定数より大きな格子定
数を持つ半導体により構成されるか、クラッド層とほぼ
同じ格子定数を持つ半導体により構成されるか、又はク
ラッド層の格子定数より小さな格子定数を持つ半導体に
より構成されている。
【0003】
【発明が解決しようとする課題】異なった格子定数を有
する十分に薄い材料間でエピタキシャル成長してひずみ
超格子を作製すると、格子定数の大きい材料は面方向に
圧縮応力がかかり、格子定数の小さい材料は面方向に引
っ張り応力を受ける。その結果、ひずみ超格子の面方向
の格子定数は、両格子定数の間のある値に定まる。これ
を自由空間、すなわちクラッド層から分離し空間に浮い
ているという仮想の状態での面方向の格子定数aCLとす
る。図13(a),(b)は、その様子を示すもので、
積層による格子定数の変化の先後を示している。図13
(a)は、格子定数aA を有する半導体Aと格子定数a
B を有する半導体Bを示している。図13(b)は、自
由空間での格子定数がaSLとなった積層された半導体
A、Bと格子定数aCLを有するクラッド層Cを示してい
る。図13(b)に示すように、自由空間で格子定数が
異なった半導体を積層すると層界面ではひずみ応力を受
けているがひずみ超格子全体の応力は釣りあっているた
め、転移等の欠陥が生じることなく両材料を繰り返し成
長させることが可能である。ところが、実際には自由空
間ではなく、ひずみ超格子はそれを構成する材料の膜厚
よりはるかに厚いクラッド層上に成長するため、ひずみ
超格子の面方向の格子定数は、クラッド層の格子定数に
一致することになり、自由空間での格子定数aSLとは異
なる。その結果、ひずみ超格子全体はクラッド層より応
力を受けることとなる。従って、従来のひずみ超格子を
有する半導体デバイスは、ひずみ超格子の積層数がふえ
るに従い、ひずみ超格子にかかる全体の応力は増加し、
ついには臨界膜厚に達し、欠陥の発生がおき、層数の多
いひずみ超格子の成長が困難なるという欠点がある。
【0004】本発明は、このようなひずみ超格子にかか
る全体の応力を低減したひずみ超格子を有する半導体デ
バイスを提供することを目的とする。
【0005】
【課題を解決するための手段】この目的を達成するため
に、本発明による第1の半導体デバイスは、第一の半導
体と、該第一の半導体より小さな格子定数を持つ第二の
半導体を、該第一の半導体の格子定数と該第二の半導体
の格子定数のほぼ中間の格子定数を持つクラッド層上に
積層し、積層された前記第一の半導体と前記第二の半導
体との間に前記クラッド層の格子定数とほぼ等しい格子
定数を有する第三の半導体が挿入されてひずみ超格子を
構成している。また、本発明による第2の半導体デバイ
スは、第一の半導体と、該第一の半導体より0.5%以
上小さな格子定数を持つ第二の半導体を、該第一の半導
体の格子定数と該第二の半導体の格子定数のほぼ中間の
格子定数を持つクラッド層上に積層し、積層された前記
第一の半導体と前記第二の半導体との間に前記クラッド
層の格子定数とほぼ等しい格子定数を有する第三の半導
体が挿入されてひずみ超格子を構成している。
【0006】
【作用】本発明は、自由空間のひずみ超格子の面方向の
格子定数aSLがクラッド層の格子定数aCLとほぼ等しく
なるように、クラッド層の格子定数より大きな格子定数
を持つ第一の材料とクラッド層の格子定数より小さい格
子定数を持つ第二の材料により井戸層と障壁層を作
り、ひずみ超格子を構成し、さらに井戸層と障壁層との
間に第一の材料の格子定数と第二の材料の格子定数との
中間の格子定数を有する緩和層を挿入して構成すること
を特徴とするものである。その結果、クラッド層よりひ
ずみ超格子全体にかかる応力は、ひずみ超格子の層数に
かかわらずほぼゼロとすることができる。したがって、
材料選択の自由度が向上し、層数の多いひずみ超格子の
成長が可能となる。
【0007】
【構造例1】図1は、InGaAsP/InP系ひずみ
超格子を用いた本発明による発光素子の前提となる構造
例を示す。同図において、n型InP基板1上にn型の
クラッド層であるn型InP層2、InGaAs井戸層
11、InGaAsP障壁層12、p型クラッド層であ
るp型InP層3、及び電極接触用のp型InGaAs
Pキャップ層4が積層され、横モード制御と電流狭搾の
ための半絶縁性InP層5による埋め込みストライプ構
造となっている。基板1とキャップ層4にそれぞれ接し
て、電極102と電極101が設けられている。井戸層
11は、格子定数が5.90Åであり、バンドギャップ
エネルギーが0.66eVである。障壁層12は、格子
定数が5.84Åであり、バンドギャップエネルギーが
0.95eVである。クラッド層2,3は、格子定数が
5.87Åであり、バンドギャップエネルギーが1.3
5eVである。基板1は、クラッド層2,3と同等な格
子定数とバンドギャップエネルギーである。従って障壁
層12は、井戸層11より1.0%程度小さな格子定数
を有しており、クラッド層2,3は、障壁層12の格子
定数と井戸層11の格子定数とのほぼ中間の格子定数を
有している。この障壁層12と井戸層11は、各層厚が
70Åで交互に15層が積層されかつ一番上と一番下の
層には障壁層12が位置するように形成され、ひずみ超
格子(ひずみ量子井戸)を形成している。このひずみ超
格子の自由空間での格子定数aSLは、この井戸層11と
障壁層12の選択の効果により、クラッド層2,3の格
子定数と一致している。図2は、その活性層付近の層構
造の伝導帯バンドダイヤグラム及び自由空間での格子定
数ダイヤグラムを示す。図3は、ひずみ超格子を構成す
る材料のバンドギャップエネルギーと格子定数の関係を
示したものである。なお同図は、以降で説明する構造例
2,3 及び実施例1,2,3において、使用する材料
も示している。本構造例では、井戸層11と障壁層12
の積層は、15層であるが、使用目的によりこの積層数
を選択すると良い。なお本発明の効果が顕著に現れるの
は、層数が10以上の時である。また、本構造例では、
井戸層11に障壁層12より大きな格子定数の有するも
のを使用したが、逆に、井戸層11に障壁層12より小
さな格子定数を有するものを選択しても良い。もちろん
この場合でも、クラッド層2,3の格子定数は、井戸層
11と障壁層12のほぼ中間の値でなければならない。
井戸層11に障壁層12よりより大きな格子定数の有す
るものを使用した場合は、井戸層11に面内圧縮応力が
かかるので、その圧縮応力によって、より安定なTE発
振動作が得られる。また井戸層11に障壁層12より小
さな格子定数を有するものを使用した場合には、井戸層
11に面内引っ張り応力がかかるので、その引っ張り応
力によって、より安定なTM発振動作が得られる本構造
例においては、従来例より層数の多いひずみ超格子を形
成することができるので、最大出力、微分利得が増大
し、優れた高速動作を得ることができる。
【0008】
【構造例2】図4は、第2の構造例であり、構造例1と
同じひずみ超格子の構成を光スイッチ素子に用いた例を
示す。本構造例は、導波路層に本発明に係わるひずみ超
格子が用いられているほかは、一般のX導波型光スイッ
チと同構造である。n型InPクラッド層21上にn型
のクラッド層であるn型InP層22、導波路層を構成
するInGaAsP井戸層23、InGaAsP障壁層
24が積層され、その上にp型クラッド層であるp型I
nP層25、及び電極接触用のp型InGaAsPキャ
ップ層26がX字状にリッジ加工されリッジ導波路を形
成している。基板21とキャップ層26にそれぞれ接し
て、電極102と電極101が設けられている。井戸層
23は、格子定数が5.90Åであり、バンドギャップ
エネルギーが0.66eVである。障壁層24は、格子
定数が5.84Åであり、バンドギャップエネルギーが
0.95eVである。クラッド層22,25は、格子定
数が5.87Åであり、バンドギャップエネルギーが
1.35eVである。InP基板21は、クラッド層2
2,25と同等な格子定数とバンドギャップエネルギー
である。従って障壁層24は、井戸層23より1.0%
程度小さな格子定数を有しており、クラッド層22,2
5は、障壁層24の格子定数と井戸層23の格子定数と
のほぼ中間の格子定数を有している。この障壁層24と
井戸層23は、各層厚が50Åで交互に51層が積層さ
れかつ一番上と一番下の層には障壁層24が位置するよ
うに形成され、ひずみ超格子(ひずみ量子井戸)を形成
している。本構造例の光スイッチとしての動作を説明す
る。リッジ交差部の片側半分の領域に接触している電極
101からキャリアが導波路層に注入されると、導波路
層の屈折率がプラズマ効果により減少し、導波してきた
入力光103はリッジ交差部でその屈折率差によって全
反射し、出力光104となる。一方キャリアが注入され
ない場合、入力光103はそのまま導波し出力光105
となるため、本光スイッチ素子は光の進路を電流のON
/OFFにより制御する光スイッチである。このタイプ
の光スイッチにとって、電流注入によって大きく屈折率
が変化する導波路層を作ることが極めて重要である。導
波路構造及び材料は実施例1と同じであるが、この場合
にはひずみ超格子の層数を51層とした。容易に層数を
増加できる理由は構造例1と同様である。その結果、圧
縮応力により各井戸層11の屈折率変化が向上するだけ
でなく、層数の増加により光閉じ込め係数が増大するた
め、屈折率変化の絶対値はその相乗効果により極めて増
大する。これにより、動作電流の飛躍的な低減や、交差
角の大きな光スイッチが可能となる。また、本構造例で
は、井戸層23に障壁層24よりより大きな格子定数の
有するものを使用したが、逆に、井戸層23に障壁層2
4より小さな格子定数を有するものを選択しても良い。
もちろんこの場合でも、クラッド層22,25の格子定
数は、井戸層23と障壁層24のほぼ中間の値でなけれ
ばならない。
【0009】
【構造例3】図5は、第3の構造例で、構造例1、2と
は異なる半導体系のひずみ超格子を用いた発光素子の実
施例を示す。同図において、n型GaAs基板6上に格
子定数を層に垂直方向に徐々に小さくしたn型グレーデ
ッドGaAsP層7、n型InAlPクラッド層8、I
nGaAlP井戸層14、InGaAlP障壁層15、
p型InAlPクラッド層9、及び電極接触用のp型I
nGaPキャップ層10が積層され、電流狭搾のための
SiO2 膜106によるストライプ構造となっている。
基板6とキャップ層10にそれぞれ接して、電極102
と電極101が設けられている。井戸層14は、格子定
数が5.61Åであり、バンドギャップエネルギーが
2.0eVである。障壁層15は、格子定数が5.55
Åであり、バンドギャップエネルギーが2.3eVであ
る。基板6は、格子定数が5.65Åであり、バンドギ
ャップエネルギーが1.43eVである。グレーデッド
層7は、格子定数が5.65Åから5.58Åに徐々に
変化した層である。クラッド層8,9は、格子定数が
5.58Åであり、バンドギャップエネルギーが2.4
eVである。従って障壁層15は、井戸層14より1.
1%程度小さな格子定数を有しており、クラッド層8,
9は、障壁層15の格子定数と井戸層14の格子定数と
のほぼ中間の格子定数を有している。この障壁層15と
井戸層14は、各層厚が70Åで交互に15層が積層さ
れかつ一番上と一番下の層には障壁層15が位置するよ
うに形成され、ひずみ超格子(ひずみ量子井戸)を形成
している。このひずみ超格子の自由空間での格子定数a
SLは、この井戸層14と障壁層15の選択の効果によ
り、クラッド層8,9の格子定数と一致している。図6
は、その活性層付近の層構造の伝導帯バンドダイヤグラ
ム及び自由空間での格子定数ダイヤグラムを示す。グレ
ーデッド層7は、基板6とクラッド層8の間に成長さ
れ、基板6に接している面の格子定数は基板6の格子定
数とほぼ同じに、クラッド層8に接している面の格子定
数はクラッド層8の格子定数とほぼ同じになるように、
その格子定数を徐々に変化させたのが特徴である。この
グレーデット層7により、基板6とクラッド層8,9の
格子定数が違うことが許され材料の選択の幅が広がり、
バンドギャップエネルギーの大きな材料の成長が可能と
なり、より短波長の発光を得ることができる。また、本
構造例では、井戸層14に障壁層15より大きな格子定
数の有するものを使用したが、逆に、井戸層14に障壁
層15より小さな格子定数を有するものを選択しても良
い。もちろんこの場合でも、クラッド層22,25の格
子定数は、井戸層14と障壁層15のほぼ中間の値でな
ければならない。井戸層14に障壁層15よりより大き
な格子定数の有するものを使用した場合は、井戸層14
に面内圧縮応力がかかるので、その圧縮応力によって、
より安定なTE発振動作が得られる。また井戸層14に
障壁層15より小さな格子定数を有するものを使用した
場合は、井戸層14に面内引っ張り応力がかかるので、
その引っ張り応力によって、より安定なTM発振動作が
得られる。
【0010】
【実施例1】構造例1,2,3におけるひずみ超格子
は、井戸層と障壁層の2種類の層で構成されているが、
この場合、その格子定数差をあまり大きくすることが
きず、この2つの層に対する材料選択の自由度が小さい
という問題がある。さらに、材料(例えば、AlAs/
InAs/InP、GaAsP/InGaAs/GaA
s等)によっては、井戸層と障壁層との直接の結晶成長
が難しい場合もある。この欠点を解決するため本発明
は、ひずみ超格子を構成する井戸層と障壁層の間に、ク
ラッド層の格子定数に近い格子定数を持つ別の材料を中
間層として挿入する。この「クラッド層の格子定数に近
い格子定数」とは、格子定数差で0.2%以内という範
囲である。この中間層を設けることにより、自由空間の
ひずみ超格子の面方向の格子定数aSLをクラッド層の格
子定数aCLとほぼ等しくする材料選択の幅および層数等
の構造の自由度が広がる。図7は、この場合の第の実
施例で、井戸層と障壁層の間に中間層を設けたInGa
AsP/InP系ひずみ超格子を用いた発光素子の実施
例を示す。同図において、n型InP基板31上に、n
型InPクラッド層32、InGaAsP井戸層33、
InGaAsP障壁層34、InGaAsP中間層3
5、p型InPクラッド層36、及び電極接触用のp型
InGaAsPキャップ層37が積層され、横モード制
御と電流狭搾のための半絶縁性InP層38による埋め
込みストライプ構造となっている。基板31とキャップ
層37にそれぞれ接して、電極102と電極101が設
けられている。井戸層33は、格子定数が5.93Åで
あり、バンドギャップエネルギーが0.66eVであ
る。障壁層34は、格子定数が5.81Åであり、バン
ドギャップエネルギーが0.95eVである。中間層3
5は、格子定数が5.87Åであり、バンドギャップエ
ネルギーが0.95eVである。クラッド層32,36
は、格子定数が5.87Åであり、バンドギャップエネ
ルギーが1.35eVである。基板31は、クラッド層
32,36と同等な格子定数とバンドギャップエネルギ
ーである。従って障壁層34は、井戸層33より2.0
%程度小さな格子定数を有しており、クラッド層32,
36は、障壁層34の格子定数と井戸層33の格子定数
とのほぼ中間の格子定数を有している。障壁層34と井
戸層33が交互に15層が積層されしかも一番上と一番
下の層には障壁層34が位置するように形成され、かつ
その各層の間に中間層35が挿入されて、計29層の積
層によってひずみ超格子(ひずみ量子井戸)を形成して
いる。このひずみ超格子の自由空間での格子定数a
SLは、この井戸層33と障壁層34と中間層35の選択
の効果により、クラッド層32,36の格子定数と一致
している。なお、本実施例では、井戸層33には面内圧
縮応力がかかるので、その圧縮応力によって、より安定
なTE発振動作が得られる。図8は、その活性層付近の
層構造の伝導帯バンドダイヤグラム及び自由空間での格
子定数ダイヤグラムを示す。本実施例では、井戸層33
に障壁層34より大きな格子定数の有するものを使用し
たが、逆に、井戸層33に障壁層34より小さな格子定
数を有するものを選択しても良い。もちろんこの場合で
も、クラッド層32,35の格子定数は、井戸層33と
障壁層34のほぼ中間の値でなければならない。井戸層
33に障壁層34よりより大きな格子定数の有するもの
を使用した場合は、井戸層33に面内圧縮応力がかかる
ので、その圧縮応力によって、より安定なTE発振動作
が得られる。また井戸層33に障壁層34より小さな格
子定数を有するものを使用した場合は、井戸層33に面
内引っ張り応力がかかるので、その引っ張り応力によっ
て、より安定なTM発振動作が得られる。
【0011】
【実施例2】図9は、第の実施例であり、実施例
同じひずみ超格子の構成を光スイッチ素子に用いた例を
示す。導波路層に本発明によるひずみ超格子が使われて
いるほかは、一般のX導波型光スイッチと同構造であ
る。n型InP基板41上に、n型InPクラッド層4
2、導波路層を構成するInGaAsP井戸層43、I
nGaAsP障壁層44、InGaAsP中間層45が
積層され、その上にp型InPクラッド層46、及び電
極接触用のp型InGaAsPキャップ層47がX字状
にリッジ加工されリッジ導波路を形成している。基板4
1とキャップ層47にそれぞれ接して、電極102と電
極101が設けられている。 井戸層43は、格子定数
が5.93Åであり、バンドギャップエネルギーが0.
66eVである。障壁層44は、格子定数が5.81Å
であり、バンドギャップエネルギーが0.95eVであ
る。中間層45は、格子定数が5.87Åであり、バン
ドギャップエネルギーが0.95eVである。クラッド
層42,46は、格子定数が5.87Åであり、バンド
ギャップエネルギーが1.35eVである。基板41
は、クラッド層42,46と同等な格子定数とバンドギ
ャップエネルギーである。従って障壁層43は、井戸層
43より2.0%程度小さな格子定数を有しており、ク
ラッド層42,46は、障壁層44の格子定数と井戸層
43の格子定数とのほぼ中間の格子定数を有している。
この障壁層44と井戸層43は、交互に51層が積層さ
れしかも一番上と一番下の層は障壁層44が位置するよ
うに形成され、かつその各層の間に中間層45が挿入さ
れて、計101層の積層によってひずみ超格子(ひずみ
量子井戸)を形成している。この3つの層の厚さは、5
0Åである。また、本実施例では、井戸層43に障壁層
44よりより大きな格子定数の有するものを使用した
が、逆に、井戸層43に障壁層44より小さな格子定数
を有するものを選択しても良い。もちろんこの場合で
も、クラッド層42,46の格子定数は、井戸層43と
障壁層44のほぼ中間の値でなければならない。
【0012】
【実施例3】図10は、第の実施例で、実施例1,2
とは異なる半導体系のひずみ超格子を用いた発光素子の
実施例を示す。同図において、n型GaAs基板51上
に格子定数を層に垂直方向に徐々に小さくしたn型グレ
ーデッドGaAsP層52、n型InAlPクラッド層
53、InGaAlP井戸層54、InGaA lP障
壁層55、InGaAlP中間層56、p型InAlP
クラッド層57、及び電極接触用のp型InGaPキャ
ップ層58が積層され、電流狭搾のためのSiO2 膜1
06によるストライプ構造となっている。基板51とキ
ャップ層58にそれぞれ接して、電極102と電極10
1が設けられている。井戸層54は、格子定数が5.6
4Åであり、バンドギャップエネルギーが2.0eVで
ある。障壁層55は、格子定数が5.52Åであり、バ
ンドギャップエネルギーが2.3eVである。中間層5
6は、格子定数が5.58Åであり、バンドギャップエ
ネルギーが2.3eVである。基板51は、格子定数が
5.65Åであり、バンドギャップエネルギーが1.4
3eVである。グレーデッド層52は、格子定数が5.
65Åから5.58Åに徐々に変化した層である。クラ
ッド層53,57は、格子定数が5.58Åであり、バ
ンドギャップエネルギーが2.4eVである。従って障
壁層55は、井戸層54より2.3%程度小さな格子定
数を有しており、クラッド基板53,57は、障壁層5
5の格子定数と井戸層54の格子定数とのほぼ中間の格
子定数を有している。この障壁層55と井戸層54と中
間層56は、各層厚が70Åで、障壁層55と井戸層5
4が交互に15層が積層されしかも一番上と一番下の層
は障壁層15が位置するように形成され、かつその各層
の間に中間層56が挿入されて、計19層の積層によっ
てひずみ超格子(ひずみ量子井戸)を形成している。こ
のひずみ超格子の自由空間での格子定数aSLは、この井
戸層54と障壁層55と中間層56の選択の効果によ
り、クラッド層53,57の格子定数aCLと一致してい
る。図11は、その活性層付近の層構造の伝導帯バンド
ダイヤグラム及び自由空間での格子定数ダイヤグラムを
示す。グレーデッド層52は、基板51とクラッド層5
3の間に成長され、基板51に接している面の格子定数
は基板51の格子定数とほぼ同じに、クラッド層53に
接している面の格子定数はクラッド層53の格子定数と
ほぼ同じになるように、その格子定数を徐々に変化させ
たのが特徴である。このグレーデット層52により、基
板51とクラッド層53,57の格子定数が違うことが
許され、材料の選択の幅が広がり、バンドギャップエネ
ルギーの大きな材料の成長が可能となり、より短波長の
発光を得ることができる。また、本実施例では、井戸層
54に障壁層55より大きな格子定数の有するものを使
用したが、逆に、井戸層54に障壁層55より小さな格
子定数を有するものを選択しても良い。もちろんこの場
合でも、クラッド層53,57の格子定数は、井戸層5
4と障壁層55のほぼ中間の値でなければならない。井
戸層54に障壁層55よりより大きな格子定数の有する
ものを使用した場合は、井戸層54に面内圧縮応力がか
かるので、その圧縮応力によって、より安定なTE発振
動作が得られる。また井戸層54に障壁層55より小さ
な格子定数を有するものを使用した場合は、井戸層54
に面内引っ張り応力がかかるので、その引っ張り応力に
よって、より安定なTM発振動作が得られる。
【0013】以上のつの実施例では、InP、GaA
sなどの半導体基板を用いた例を説明したが、他の材料
にも容易に適用できる。実施例として半導体レーザや光
スイッチについて述べたが、本発明は、発光ダイオー
ド、受光素子、さらに、高速トランジスタ等の電子デバ
イスにも容易に応用できる。井戸層と障壁層と中間層の
層厚が同じである例を示したが、目的に応じてそれぞれ
の層厚を任意に変えてもよい。
【0014】本発明において、クラッド層の格子定数を
井戸層と障壁層の格子定数のほぼ中間の値にするという
のは、(|aSL−aCL|/aCL)<0.2%という条件
が得られる程度である。aSLはひずみ超格子の自由空間
での面方向の格子定数、aCLはクラッド層の格子定数で
ある。
【0015】また、本発明において、井戸層と障壁層の
格子定数の差は、ひずみ超格子の効果を得る意図におい
て、0.5%以上が選択される。現在の技術では、最大
7.2%程度の格子定数の差を持ったひずみ超格子が形
成可能である。
【0016】
【発明の効果】従来技術によるひずみ超格子は、井戸層
厚と井戸層数の積が臨界膜厚、すなわち無欠陥で成長可
能な最大の膜厚に達すると欠陥が発生する。一方、本発
明に用いるひずみ超格子は、原理的には、無限の井戸数
を無欠陥で成長することが出来る。図12に井戸層幅が
100Åとした時の従来技術並びに本発明に用いるひず
み超格子における格子定数差△a/aと臨界膜厚を意味
する臨界井戸数の関係を示す。同図から読み取れるよう
に、本発明に用いる構造によれば、格子定数差3%程度
までは、無限大の臨界井戸数を有することを読みとるこ
とが出来る。また、同図では示されていないが、井戸層
幅を小さくすれば、より大きな格子定数差△a/aでも
成長可能となる。逆に井戸層幅を大きくすれば、より小
さな△a/aまでしか成長できなくなる。また同図から
分かるように、△a/aが0.5%以下の格子定数の差
においては、従来技術によるひずみ超格子でも10層以
上の井戸層を無欠陥で成長できることまた、成長条件の
ばらつき等によって、0.2〜0.3%の△a/aが容
易に生じることから、効果が顕著となる格子定数の差の
量は|△a/a|>0.5%の領域である。自由空間で
のひずみ超格子の面方向の格子定数aSLとクラッド層の
格子定数aCLを一致させるようにひずみ超格子を作製す
ることによって、ひずみ超格子にかかる全体の応力はひ
ずみ超格子の層数にかかわらずゼロまたは非常に低減す
ることができ、層数の多いひずみ超格子の成長が容易に
可能となる。さらに、本発明に従って、ひずみ超格子を
構成する2種類の材料の間に、クラッド層の格子定数に
近い格子定数を持つ第3の材料の中間層を挿入すること
により、それぞれの層にかかる応力が緩和されるため、
材料間の相対的な格子定数差を大きくすることができ、
材料選択範囲が広がる。さらに、同じ理由から、同じ材
料を用いた場合それぞれの臨界膜厚が増大する。さら
に、直接の結晶成長が難しい材料系でも、中間層を介し
て容易に成長ができるようになるなど、種々の効果があ
る。このような層数の多いひずみ超格子は発光素子、受
光素子、電子デバイス等に応用することにより特性の大
幅な向上が期待でき、その効果は大きい。
【図面の簡単な説明】
【図1】本発明の第1の構造例を示す一部拡大図を含む
斜視図である。
【図2】図1の構造例における活性層付近の層構造の伝
導体バンドダイヤグラムと自由空間での格子定数ダイヤ
グラムである。
【図3】本発明におけるひずみ超格子を構成する材料の
バンドギャップエネルギーと格子定数の関係を示す特性
図である。
【図4】本発明の第2の構造例を示す斜視図である。
【図5】本発明の第3の構造例を示す斜視図である。
【図6】図5の構造例における活性層付近の層構造の伝
導体バンドダイヤグラムと自由空間での格子定数ダイヤ
グラムである。
【図7】本発明の第の実施例を示す一部拡大図を含む
斜視図である。
【図8】図7の実施例における活性層付近の層構造の伝
導体バンドダイヤグラムと自由空間での格子定数ダイヤ
グラムである。
【図9】本発明の第の実施例を示す斜視図である。
【図10】本発明の第の実施例を示す一部拡大図を含
む斜視図である。
【図11】図10の実施例における活性層付近の層構造
の伝導体バンドダイヤグラムと自由空間での格子定数ダ
イヤグラムである。
【図12】従来技術と本発明を適用する場合とについて
格子定数差と臨界井戸数の関を対比して示す特性図で
ある。
【図13】ひずみ超格子の面方向の格子定数の積層前後
における変化を説明するための図である。
【符号の説明】
1 n−InP基板 2 n−InPクラッド層 3 p−InPクラッド層 4 p−InGaAsPキャップ層 5 InP半絶縁層 6 n−GaAs基板 7 クレーデッドn−GaAsP層 8 n−InAlPクラッド層 9 p−InAlPクラッド層 10 p−InGaPキャップ層 11 InGaAs井戸層 12 InGaAsP障壁層 14 InGaAlP井戸層 15 InGaAlP障壁層 21 n−InP基板 22 n−InPクラッド層 23 InGaAs井戸層 24 InGaAsP障壁層 25 p−InPクラッド層 26 p−InGaAsPキャップ層 31 n−InP基板 32 n−InPクラッド層 33 InGaAsP井戸層 34 InGaAsP障壁層 35 InGaAsP中間層 36 p−InPクラッド層 37 p−InGaAsPキャップ層 38 InP半絶縁層 41 n−InP基板 42 n−InPクラッド層 43 InGaAsP井戸層 44 InGaAsP障壁層 45 InGaAsP中間層 46 p−InPクラッド層 47 p−InGaAsPキャップ層 51 n−GaAs基板 52 グレーデッドn−GaAsP層 53 n−InAlPクラッド層 54 InGaAlP井戸層 55 InGaAlP障壁層 56 InGaAlP中間層 57 p−InAlP層 58 p−InGaPキャップ層 59 SiO2 膜 101,102 電極 103 入力光 104,105 出力光 106 SiO2

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 第一の半導体と、該第一の半導体より小
    さな格子定数を持つ第二の半導体を、該第一の半導体の
    格子定数と該第二の半導体の格子定数のほぼ中間の格子
    定数を持つクラッド層上に、積層してひずみ超格子が形
    成され、積層された前記第一の半導体と前記第二の半導
    体との間に前記クラッド層の格子定数とほぼ等しい格子
    定数を有する第三の半導体が挿入され、自由空間の該ひ
    ずみ超格子の面方向の格子定数が前記クラッド層の格子
    定数とほぼ等しくなるように構成されたひずみ超格子を
    有する半導体デバイス。
  2. 【請求項2】 第一の半導体と、該第一の半導体より
    0.5%以上小さな格子定数を持つ第二の半導体を、該
    第一の半導体の格子定数と該第二の半導体の格子定数の
    ほぼ中間の格子定数を持つクラッド層上に、積層してひ
    ずみ超格子が形成され、積層された前記第一の半導体と
    前記第二の半導体との間に前記クラッド層の格子定数と
    ほぼ等しい格子定数を有する第三の半導体が挿入され、
    自由空間の該ひずみ超格子の面方向の格子定数が前記ク
    ラッド層の格子定数とほぼ等しくなるように構成された
    ひずみ超格子を有する半導体デバイス。
JP4087465A 1992-03-12 1992-03-12 ひずみ超格子を有する半導体デバイス Expired - Fee Related JP2707183B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4087465A JP2707183B2 (ja) 1992-03-12 1992-03-12 ひずみ超格子を有する半導体デバイス
US08/027,192 US5306924A (en) 1992-03-12 1993-03-05 Semiconductor device with strained-layer superlattice

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4087465A JP2707183B2 (ja) 1992-03-12 1992-03-12 ひずみ超格子を有する半導体デバイス

Publications (2)

Publication Number Publication Date
JPH05259571A JPH05259571A (ja) 1993-10-08
JP2707183B2 true JP2707183B2 (ja) 1998-01-28

Family

ID=13915646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4087465A Expired - Fee Related JP2707183B2 (ja) 1992-03-12 1992-03-12 ひずみ超格子を有する半導体デバイス

Country Status (2)

Country Link
US (1) US5306924A (ja)
JP (1) JP2707183B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720506A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp 光スイッチ及びその製造方法
JP3293996B2 (ja) * 1994-03-15 2002-06-17 株式会社東芝 半導体装置
JPH0878786A (ja) * 1994-09-02 1996-03-22 Mitsubishi Electric Corp 歪量子井戸の構造
JPH09106946A (ja) * 1995-10-11 1997-04-22 Mitsubishi Electric Corp 半導体装置,及び半導体レーザ,並びに高電子移動度トランジスタ装置
JPH1012962A (ja) * 1996-06-20 1998-01-16 Rohm Co Ltd 半導体レーザ装置及びその製造方法
JPH1197790A (ja) * 1997-09-17 1999-04-09 Nippon Sanso Kk 半導体レーザ
JP2001094219A (ja) * 1999-09-22 2001-04-06 Sanyo Electric Co Ltd 半導体発光デバイス
JP2002204032A (ja) * 2000-10-31 2002-07-19 Fuji Photo Film Co Ltd 半導体レーザ素子
JP3960815B2 (ja) * 2002-02-12 2007-08-15 シャープ株式会社 半導体発光素子
JP2004296845A (ja) * 2003-03-27 2004-10-21 Ricoh Co Ltd 量子井戸構造および半導体発光素子および光送信モジュールおよび光伝送システム
US6927412B2 (en) 2002-11-21 2005-08-09 Ricoh Company, Ltd. Semiconductor light emitter
JP2005266632A (ja) * 2004-03-22 2005-09-29 Yokogawa Electric Corp 光スイッチ
JP2006066456A (ja) * 2004-08-24 2006-03-09 Fuji Photo Film Co Ltd 固体撮像素子
JP2010165870A (ja) * 2009-01-15 2010-07-29 Opnext Japan Inc 半導体レーザ素子
JP4984095B2 (ja) * 2009-09-04 2012-07-25 信越半導体株式会社 発光素子
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
US8599895B2 (en) 2011-01-27 2013-12-03 Rohm Co., Ltd. Semiconductor laser device and manufacturing method thereof
JP2012156397A (ja) * 2011-01-27 2012-08-16 Rohm Co Ltd 半導体レーザ素子
US8611386B2 (en) 2011-01-27 2013-12-17 Rohm Co., Ltd. Semiconductor laser device and manufacturing method thereof
US10158044B2 (en) 2011-12-03 2018-12-18 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
WO2013082592A1 (en) 2011-12-03 2013-06-06 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US10490697B2 (en) 2011-12-03 2019-11-26 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
DE112013000798T8 (de) 2012-02-01 2014-12-18 Sensor Electronic Technology, Inc. Epitaktische Technik zum Reduzieren von Schraubenversetzungen in unter Spannung befindlichen Halbleiterverbundstoffen
JP6211057B2 (ja) 2012-04-16 2017-10-11 センサー エレクトロニック テクノロジー インコーポレイテッド 不均一多重量子井戸構造
US9960315B2 (en) 2013-01-09 2018-05-01 Sensor Electronic Technology, Inc. Light emitting heterostructure with partially relaxed semiconductor layer
US9312428B2 (en) 2013-01-09 2016-04-12 Sensor Electronic Technology, Inc. Light emitting heterostructure with partially relaxed semiconductor layer
JP2018085450A (ja) * 2016-11-24 2018-05-31 住友電気工業株式会社 光モジュール
JP7295371B2 (ja) * 2018-08-31 2023-06-21 日亜化学工業株式会社 半導体レーザ素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399589A (ja) * 1986-10-15 1988-04-30 Mitsubishi Electric Corp 半導体レ−ザ
JPS63284869A (ja) * 1987-05-18 1988-11-22 Oki Electric Ind Co Ltd ヘテロ接合電界効果半導体装置
JP2898643B2 (ja) * 1988-11-11 1999-06-02 古河電気工業株式会社 量子井戸半導体レーザ素子
US5075743A (en) * 1989-06-06 1991-12-24 Cornell Research Foundation, Inc. Quantum well optical device on silicon
US5048036A (en) * 1989-09-18 1991-09-10 Spectra Diode Laboratories, Inc. Heterostructure laser with lattice mismatch
JPH0422185A (ja) * 1990-05-17 1992-01-27 Mitsubishi Electric Corp 半導体光素子
JPH0423418A (ja) * 1990-05-18 1992-01-27 Elna Co Ltd エネルギー貯蔵装置
JPH0432220A (ja) * 1990-05-28 1992-02-04 Mitsubishi Electric Corp 半導体バッファ層構造
US5061970A (en) * 1990-06-04 1991-10-29 Motorola, Inc. Energy band leveling modulation doped quantum well
US5090790A (en) * 1990-06-29 1992-02-25 At&T Bell Laboratories Polarization-independent semiconductor waveguide
US5060030A (en) * 1990-07-18 1991-10-22 Raytheon Company Pseudomorphic HEMT having strained compensation layer
JPH04298050A (ja) * 1991-03-27 1992-10-21 Hitachi Ltd 歪付キャリア供給層を有するヘテロ構造素子

Also Published As

Publication number Publication date
JPH05259571A (ja) 1993-10-08
US5306924A (en) 1994-04-26

Similar Documents

Publication Publication Date Title
JP2707183B2 (ja) ひずみ超格子を有する半導体デバイス
US4755015A (en) Monolithic integrated semiconductor device of semiconductor laser and optical waveguide
EP0645858A2 (en) Strained quantum well structure having variable polarization dependence and optical device inducing the strained quantum well structure
JPS6352792B2 (ja)
JPH09512138A (ja) 歪補償型複合量子井戸式レーザー構造体
JP4922036B2 (ja) 量子ドット半導体デバイス
JPH0661570A (ja) 歪多重量子井戸半導体レーザ
JPH05167191A (ja) 埋め込み型半導体レーザ素子
US5519722A (en) II-VI compound semiconductor laser with burying layers
JPH04218994A (ja) 半導体発光装置
JP3145718B2 (ja) 半導体レーザ
JPH0669109B2 (ja) 光半導体装置
US5737353A (en) Multiquantum-well semiconductor laser
JPH04350988A (ja) 量子井戸構造発光素子
US4611328A (en) Polarization stabilized InGaAsP/InP lasers
JP2513265B2 (ja) 光変調器
JPH1084170A (ja) 量子井戸半導体レーザ素子
JP3336981B2 (ja) 半導体積層構造
JPH09148682A (ja) 半導体光素子
JP2862726B2 (ja) 半導体発光素子
JPH07162084A (ja) 半導体レーザの量子井戸構造
WO2007108117A1 (ja) 光半導体素子
JPH06334259A (ja) 半導体レーザ装置
JP2022122444A (ja) 半導体レーザ素子
JPS62291191A (ja) 半導体発光装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees