KR100316271B1 - 전계발광소자 및 그의 제조방법 - Google Patents

전계발광소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100316271B1
KR100316271B1 KR1019990019286A KR19990019286A KR100316271B1 KR 100316271 B1 KR100316271 B1 KR 100316271B1 KR 1019990019286 A KR1019990019286 A KR 1019990019286A KR 19990019286 A KR19990019286 A KR 19990019286A KR 100316271 B1 KR100316271 B1 KR 100316271B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
source
organic
drain
Prior art date
Application number
KR1019990019286A
Other languages
English (en)
Other versions
KR20000074991A (ko
Inventor
박재용
배성준
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019990019286A priority Critical patent/KR100316271B1/ko
Priority to US09/550,411 priority patent/US6617608B2/en
Publication of KR20000074991A publication Critical patent/KR20000074991A/ko
Application granted granted Critical
Publication of KR100316271B1 publication Critical patent/KR100316271B1/ko
Priority to US10/431,515 priority patent/US6979583B2/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 전계발광소자 및 그의 제조방법에 관한 것으로서 스위칭부와 화소부를 갖는 기판과, 상기 기판 상의 스위칭부의 소정 부분에 양측에 불순물이 고농도로 도핑된 소오스 및 드레인영역을 가지며 중간 부분에 채널영역을 갖도록 형성된 활성층과, 상기 활성층의 채널영역 상에 게이트절연막을 개재시켜 형성된 게이트전극과, 상기 절연기판 상에 상기 게이트전극을 덮으며 상기 소오스 및 드레인영역을 노출시키도록 형성된 층간절연층과, 상기 소오스 및 드레인영역의 노출된 부분과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극과, 상기 층간절연층 상에 상기 소오스전극을 덮으며 상기 드레인전극을 노출시키는 비아홀을 갖는 보호층과, 상기 보호층 상의 상기 화소부에 형성되며 상기 비아홀을 통해 상기 드레인전극과 접촉되어 전기적으로 연결되는 애노드전극과, 상기 보호층 상에 상기 애노드전극을 덮도록 순차적으로 형성된 유기 EL층 및 캐소드전극을 포함한다. 따라서, 애노드전극과 유기 EL층의 계면에서 정공의 운송이 용이하여 휘도, 수명 및 효율이 저하되는 것을 방지한다.

Description

전계발광소자 및 그의 제조방법{AN ELD AND FABRICATING METHOD THEREOF}
본 발명은 전계발광소자(ElectroLuminescent Display; ELD) 및 그의 제조방법에 관한 것으로서, 특히, 유기발광물질을 사용하는 능동형 전계발광소자 및 그의 제조방법에 관한 것이다.
ELD는 EL(ElectroLuminescence) 물질로 이루어진 발광층에 외부로 부터 주입되는 전자와 홀이 재결합되어 발광하는 발광소자이다. ELD는 주입되는 전자와 홀이 재결합되어 발광하므로 백라이트(backlight)를 필요로 하지 않아서 패널의 두께를 박형화할 수 있으며, 또한, 전력소비량을 상대적으로 낮출 수 있기 때문에 차세대 디스플레이로 관심이 집중되고 있다.
특히, 유기 ELD는 유기 EL 물질로 발광층을 형성하여 사용하는 것으로 구동 전압이 낮고, 발광효율이 높으며, 또한, 저온 공정으로 제조가 가능한 등의 장점이 있다.
그러나, 유기 EL 물질은 수분에 손상을 받기 때문에 기존의 포토리소그래피 공정을 진행할 수 없기 때문에, 수분에 직접 접촉하지 않는 방법에 의하여 패턴을 형성한다.
능동형 ELD는 다수개의 주사선과 신호선이 교차하여 다수개의 화소셀을 형성하고 있고, 각각의 화소셀에는 파우어공급라인이 신호선과 동일방향으로 배열되는 구조를 가지고 있다. 각각의 화소셀은 스위칭소자, 예를 들어, 박막트랜지스터(Thin Film Transistor : 이하, TFT라 칭함)를 하나 이상 구비하고, 스토리지 캐패시터 및 EL부를 구비하고 있다.
두 개의 TFT를 사용하는 경우에는 EL 여기신호와 주사신호를 구별하여 사용할 수 있다는 특징이 있다. EL부는 논리TFT에 의하여 선택되어지고, EL부의 여기파우어는 다른 TFT의 파우어에 의하여 조절된다.
스토리지 캐패시터는 선택된 셀의 EL부의 여기파우어가 유지될 수 있도록 하는 기능을 한다.
도 1a부터 도 1d는 종래 기술에 따른 ELD의 제조공정을 개략적으로 나타낸 것이다.
도 1a를 참조하면, 스위칭부와 화소부를 갖는 절연기판(11) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법에 의해 다결정실리콘을 증착하고 포토리쏘그래피(photolithography) 방법으로 패터닝하여 스위칭부의 소정 부분에 활성층(13)을 형성한다.
절연기판(11) 상에 산화실리콘 또는 질화실리콘 등의 절연물질을 활성층(13)을 덮도록 증착하고, 이 절연물질 상에 통상의 도전성 물질을 증착한다. 그리고, 도전성물질 및 절연 물질을 활성층(13)의 가운데 부분에만 잔류하도록 순차적으로 패터닝하여 게이트절연막(15) 및 게이트전극(17)을 형성한다. 상기에서 게이트전극(17)을 형성할 때 이 게이트전극(17)과 연결되는 주사선(도시되지 않음)을 함께 형성할 수 있다.
게이트전극(17)을 마스크로 사용하여 활성층(13)의 양측의 노출된 부분에 N형 불순물 또는 P형 불순물을 고농도로 도핑하여 소오스 및 드레인영역(19)(21)을 형성한다. 상기에서 활성층(13)의 게이트전극(17)에 의해 불순물이 도핑되지 않은 가운데 부분은 채널영역이 된다.
도 1b를 참조하면, 절연기판(11) 상에 활성층(13) 및 게이트전극(17)과 주사선을 덮도록 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 제 1 층간절연층(23)을 형성한다.
제 1 층간절연층(23)을 소오스 및 드레인영역(19)(21)이 노출되도록 패터닝한다. 그리고, 통상의 도전성 물질로 증착하고 패터닝하여 소오스 및 드레인영역(19)(21)의 노출된 부분과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극(25)(27)을 형성한다. 그러므로, 스위칭 소자인 박막트랜지스터가 완성된다. 상기에서 소오스 및 드레인전극(25)(27)을 형성할 때 제 1 층간절연층(23) 상에 소오스전극(25)에 연결되는 신호선(도시되지 않음)을 동시에 형성할 수 있다.
도 1c를 참조하면, 제 1 층간절연층(23) 상에 소오스 및 드레인전극(25)(27)과 신호선을 덮도록 산화실리콘 또는 질화실리콘을 CVD 방법으로 두껍게 증착하여 제 2 층간절연층(29)을 형성한다.
제 2 층간절연층(29)을 패터닝하여 드레인전극(27)을 노출하는 비아홀(via hole : 30)을 형성한다. 그리고, 제 2 층간절연층(29) 상에 투명한 도전물질을 비아홀(30)을 통해 드레인전극(27)의 노출된 부분과 접촉되도록 증착한다. 그리고, 투명한 도전물질을 포토리쏘그래피 방법으로 제 2 층간절연층(29) 상의 화소부에 잔류하도록 패터닝하여 애노드전극(anode electrode : 31)을 형성한다. 이 때, 애노드전극(31)은 드레인전극(27)에는 접촉되어 전기적으로 연결되며, 또한, 인접하는 화소셀의 애노드전극과 서로 분리되어 전기적으로 절연되게 형성되도록 한다.
도 1d를 참조하면, 제 2 층간절연층(29) 상에 애노드전극(31)을 덮도록 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 보호층(33)을 형성한다. 또한, 보호층(33)을 BCB(BenzoCycloButene) 또는 SOG(Spin On Glass)등과 같은 유기물질로 형성할 수도 있다. 보호층(33)을 유기물질호 형성하는 경우에는 이 보호층(33)의 표면이 평탄하도록 다소 두껍게 형성할 수도 있다.
보호층(33)을 건식 식각을 포함하는 포토리쏘그래피 방법으로 화소부의 애노드전극(31)이 노출되도록 패터닝한다.
보호층(33) 상에 진공 증착(evaporation) 방법으로 소정의 색, 예를 들어, 적색, 청색 또는 녹색을 발광하는 유기 EL층(35)을 형성한다. 이 때, 유기 EL층(35)은 애노드전극(31)과 노출된 화소부 만이 접촉된다.
그리고, 유기EL층(35) 상에 공통전극인 캐쏘드 전극(cathode electrode : 37)을 형성한다. 상기에서 캐쏘드 전극(37)은 접지 상태가 된다.
상술한 바와 같이 종래 기술에 따라 제조된 ELD는 박막트랜지스터가 N형 채널을 갖는 경우 소정 신호선(도시되지 않음)에 '하이' 상태의 신호가 인가된 상태에서 소정 주사선(도시되지 않음)에 '하이' 상태의 신호가 인가되면 이 소정 신호선과 소정 주사선이 교차하는 소정 화소의 박막트랜지스터가 선택되어 스위칭 동작을 한다. 그러므로, 소정 박막트랜지스터는 '턴온'되어 소정 신호선의 신호가 드레인전극으로 전달되며, 이에 의해, 애노드전극을 통해 유기 EL층에 정공이 주입된다. 또한, 유기 EL층은 접지 상태의 캐쏘드전극을 통해 전자가 주입되는 데, 주입되는 전자와 정공이 재결합되어 발광하여 화소셀을 표시한다.
그러나, 상술한 종래 기술에 따른 ELD의 제조방법은 애노드전극을 노출하기 위해 보호층을 건식 식각하여 패터닝할 때 애노드전극의 노출되는 부분의 표면이 식각시 사용되는 이온과 충돌하여 손상되며, 또한, 식각 후에 애노드전극의 노출되는 부분의 표면에 식각 잔유물 또는 식각 가스에 포함된 소량의 불순물이 남게된다. 그러므로, 애노드전극과 유기 EL층의 계면에 정공 등의 캐리어의 운송을 방해하는 장벽이 발생되어 휘도, 수명 및 효율이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 애노드전극과 유기 EL층의 계면에 캐리어의 운송을 방해하는 장벽이 발생되는 것을 방지하여 휘도, 수명 및 효율을 향상시킬 수 있는 ELD를 제공하는데 있다.
본 발명의 다른 목적은 애노드전극과 유기 EL층의 계면에 캐리어의 운송을 방해하는 장벽이 발생되는 것을 방지할 수 있는 ELD의 제조방법을 제공하는데 있다.
본 발명의 목적을 달성하기 위한 ELD는 스위칭부와 화소부를 갖는 기판과, 상기 기판 상의 스위칭부의 소정 부분 양측에 불순물이 고농도로 도핑된 소오스 및 드레인영역을 가지며 중간 부분에 채널영역을 갖도록 형성된 활성층과, 상기 활성층의 채널영역 상에 게이트절연막을 개재시켜 형성된 게이트전극과, 상기 절연기판 상에 상기 게이트전극을 덮으며 상기 소오스 및 드레인영역을 노출시키도록 형성된 층간절연층과, 상기 소오스 및 드레인영역의 노출된 부분과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극과, 상기 층간절연층 상에 상기 소오스전극을 덮으며 상기 드레인전극을 노출시키는 비아홀을 갖는 보호층과, 상기 보호층 상의 상기 화소부에 형성되며 상기 비아홀을 통해 상기 드레인전극과 접촉되어 전기적으로 연결되는 애노드전극과, 상기 보호층 상에 상기 애노드전극을 덮도록 순차적으로 형성된 유기 EL층 및 캐소드전극을 포함한다.
본 발명의 다른 목적을 달성하기 위한 ELD의 제조방법은 스위칭부와 화소부를 갖는 기판 상의 상기 스위칭부에 활성층을 형성하는 공정과, 상기 활성층 상의 중앙부분에 게이트절연막과 게이트전극을 적층되게 형성하고 상기 게이트전극을 마스크로 사용하여 활성층의 양측의 노출된 부분에 불순물을 고농도로 도핑하여 소오스 및 드레인영역을 형성하는 공정과, 상기 절연기판 상에 상기 활성층 및 게이트전극을 덮는 층간절연층을 형성하고 상기 소오스 및 드레인영역을 노출되도록 패터닝한 후 상기 소오스 및 드레인영역의 노출된 부분과 접촉되게 소오스 및 드레인전극을 형성하는 공정과, 상기 층간절연층 상에 상기 드레인전극을 노출시키는 비아홀을 갖는 보호층을 형성하고 상기 화소부의 상기 보호층 상에 상기 비아홀을 통해 상기 드레인전극과 접촉되는 애노드전극을 형성하는 공정과, 상기 보호층 상에 상기 애노드전극을 덮는 유기 EL층을 형성하고, 상기 유기 EL층 상에 캐소드전극을 형성하는 공정을 구비한다.
도 1a부터 도 1d는 종래 기술에 따른 전계발광소자의 제조공정도
도 2는 본 발명에 따른 전계발광소자의 단면도
도 3a부터 도 3d는 본 발명에 따른 전계발광소자의 제조공정도
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 2는 본 발명에 따른 전계발광소자의 단면도이다.
본 발명에 따른 전계발광소자는 스위칭부와 화소부를 갖는 석영 또는 유리 등의 투명한 절연물질로 이루어진 절연기판(41) 상의 스위칭부의 소정 부분에 500∼1000Å 정도의 두께의 다결정실리콘으로 이루어진 활성층(43)이 형성된다.
활성층(43)의 양측에 인(P) 또는 아세닉(As) 등의 N형 불순물, 또는, 보론(B) 등의 P형 불순물이 고농도로 도핑된 소오스 및 드레인영역(49)(51)이 형성한다. 활성층(43)의 중간 부분, 즉, 소오스 및 드레인영역(49)(51)의 불순물이 도핑되지 않은 중간 부분은 채널영역이 된다.
활성층(43)의 채널영역 상에 산화실리콘 또는 질화실리콘 등의 절연물질이 800∼1500Å 정도의 두께로 이루어진 게이트절연막(45)이 형성되고, 이 게이트절연막(45) 상에 알루미늄 또는 알루미늄 합금 등의 저저항을 갖는 도전성 금속이 4000∼5000Å 정도의 두께로 이루어진 게이트전극(47)이 형성된다. 상기에서 게이트전극(47)은 알루미늄 또는 알루미늄 합금 등의 저저항 금속 상에 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 또는 탄탈늄(Ta) 등의 고융점 금속이 형성된 2층 구조로 형성할 수도 있다. 또한, 게이트전극(47)은 이 게이트전극(47)과 전기적으로 연결되는 주사선(도시되지 않음)도 함께 형성될 수 있다.
절연기판(41) 상에 게이트전극(47)을 덮으며 소오스 및 드레인영역(49)(51)을 노출시키는 층간절연층(53)을 형성된다. 상기에서 층간절연층(53)은 산화실리콘 또는 질화실리콘 등의 절연물질을 4000∼5000Å 정도의 두께로 증착하므로써 형성된다. 그리고, 층간절연층(53) 상에 소오스 및 드레인영역(49)(51)의 노출된 부분과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극(55)(57)이 형성된다. 상기에서 소오스 및 드레인전극(55)(57)은 알루미늄 또는 알루미늄 합금 등의 저저항을 갖는 도전성 금속의 단층으로 형성되는데 층간절연층(53) 상에 소오스전극(55)에 연결되는 신호선(도시되지 않음)이 형성될 수 있다.
층간절연층(53) 상에 소오스전극(55)과 신호선을 덮고 비아홀(60)에 의해 드레인전극(57)을 노출시키는 보호층(59)이 형성된다. 상기에서 보호층(59)은 산화실리콘 또는 질화실리콘을 CVD 방법으로 4000∼5000Å 정도의 두께로 증착하거나, 또는, BCB(BenzoCycloButene) 또는 SOG(Spin On Glass)등과 같은 유기물질을 1∼3㎛의 두께로 도포하므써 형성된다. 상기에서 보호층(59)이 유기물질로 형성되는 경우에 두껍게 형성되므로 표면이 평탄하여 후속 공정 진행시 단차에 의한 불량 발생을 줄일수 있다.
보호층(59) 상의 화소부에 비아홀(60)을 통해 드레인전극(57)의 노출된 부분과 접촉되어 전기적으로 연결되는 애노드전극(61)이 형성된다. 상기에서 애노드전극(61)은 ITO(Indum Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전물질을 1000∼2000Å 정도의 두께로 증착하므로써 형성되는 것으로서 인접하는 화소셀의 애노드전극과 서로 분리되어 전기적으로 절연된다.
보호층(59) 상에 애노드전극(61)을 덮도록 유기 EL층(63)이 형성되고, 이 유기 EL층(63) 상에 공통전극으로 이용되는 캐소드전극(65)이 형성된다. 상기에서 유기 EL층(63)은 전자와 정공이 재결합하면서 소정의 색, 예를 들어, 적색, 청색 또는 녹색을 발광하는 물질을 진공 증착 방법으로 1000∼2000Å 정도의 두께로 형성된다. 그리고, 캐소드전극(65)은 유기 EL층(63)으로 전자의 주입이 용이하도록 알미늄, 알루미늄 합금, 칼륨, 나트륨, 칼슘 또는 리튬 등과 같이 낮은 일함수를 가지는 금속이 1000∼3000Å 정도의 두께로 증착되어 형성된다.
유기 EL층(63)은 애노드전극(61)과 접하는 홀주입및수송영역(hole injecting and transporting region)과 캐소드전극(65)과 접하는 전자주입및수송영역(electron injecting and transporting region)과 실제 발광하는 발광층으로 구성된다. 상기에서 홀주입및수송영역과 전자주입및수송영역은 단일 물질 혹은 다중 물질로 형성할 수 있는데, 이 홀주입및수송영역과 전자주입및수송영역에서 수송된 전자와 홀이 발광층에서 재결합되어 발광이 일어난다.
상술한 구조의 ELD는 애노드전극(61) 상에 별도의 층을 형성하지 않고 유기 EL층(63)을 바로 형성하여 애노드전극(61)과 접촉되게 형성된다. 그러므로, 유기 EL층(63)을 애노드전극(61)과 접촉하기 위해 별도의 식각 공정이 필요하지 않아 애노드전극(61)은 표면이 손상되지 않으며, 또한, 애노드전극(61)의 표면에 식각 잔유물 또는 식각 가스에 포함된 소량의 불순물이 남게되는 것이 방지된다. 따라서, 애노드전극(61)과 유기 EL층(63)의 계면에서 정공의 운송이 용이하므로 휘도, 수명 및 효율이 저하되는 것이 방지된다.
도 3a부터 도 3d는 본 발명에 따른 전계발광소자의 제조공정도이다.
도 3a를 참조하면, 스위칭부와 화소부를 갖는 절연기판(41) 상에 CVD 방법에 의해 다결정실리콘을 500∼1000Å 정도의 두께로 증착하고 포토리쏘그래피 방법으로 패터닝하여 스위칭부의 소정 부분에 활성층(43)을 형성한다. 상기에서 절연기판(41)은 석영 또는 유리 등의 투명한 절연물질을 사용할 수 있다.
절연기판(41) 상에 산화실리콘 또는 질화실리콘 등의 절연물질을 활성층(43)을 덮도록 CVD 방법으로 800∼1500Å 정도의 두께로 증착하고, 이 절연물질 상에 알루미늄 또는 알루미늄 합금 등의 저저항을 갖는 도전성 금속을 스퍼터링 방법으로 4000∼5000Å 정도의 두께로 순차적으로 증착한다. 그리고, 도전성 금속과 절연물질을 활성층(43)의 가운데 부분에 잔류하도록 포토리쏘그래피 방법으로 순차적으로 패터닝하여 게이트전극(47) 및 게이트절연막(45)을 형성한다. 상기에서 게이트전극(47)은 알루미늄 또는 알루미늄 합금 등의 저저항 금속 상에 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 또는 탄탈늄(Ta) 등의 고융점 금속이 형성된 2층 구조로 형성할 수도 있다. 그리고, 게이트전극(47) 형성시 이 게이트전극(47)과 전기적으로 연결되는 주사선(도시되지 않음)도 함께 형성할 수 있다.
게이트전극(47)을 마스크로 사용하여 활성층(43)의 양측의 노출된 부분에 인(P) 또는 아세닉(As) 등의 N형 불순물 또는 보론(B) 등의 P형 불순물을 고농도로 도핑하여 소오스 및 드레인영역(49)(51)을 형성한다. 상기에서 활성층(43)의 게이트전극(47)에 의해 불순물이 도핑되지 않은 가운데 부분은 채널영역이 된다.
도 3b를 참조하면, 절연기판(41) 상에 산화실리콘 또는 질화실리콘 등의 절연물질을 활성층(43) 및 게이트전극(47)과 주사선을 덮도록 CVD 방법으로 4000∼5000Å 정도의 두께로 증착하여 층간절연층(53)을 형성한다.
층간절연층(53)을 소오스 및 드레인영역(49)(51)이 노출되도록 패터닝한다. 그리고, 층간절연층(53) 상에 알루미늄 또는 알루미늄 합금 등의 저저항을 갖는 도전성 금속을 스퍼터링 방법으로 증착한 후 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인영역(49)(51)의 노출된 부분과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극(55)(57)을 형성한다. 그러므로, 스위칭 소자인 박막트랜지스터가 완성된다. 상기에서 소오스 및 드레인전극(55)(57)을 형성할 때 층간절연층(53) 상에 소오스전극(55)에 연결되는 신호선(도시되지 않음)을 동시에 형성할 수 있다.
도 3c를 참조하면, 층간절연층(53) 상에 산화실리콘 또는 질화실리콘을 소오스 및 드레인전극(55)(57)과 신호선을 덮도록 CVD 방법으로 4000∼5000Å 정도의 두께로 증착하여 보호층(59)을 형성한다.
상기에서 보호층(59)을 산화실리콘 또는 질화실리콘의 무기물질 뿐만 아니라 BCB(BenzoCycloButene) 또는 SOG(Spin On Glass)등과 같은 유기물질을 1∼3㎛의 두께로 증착하여 형성할 수도 있다. 보호층(59)을 유기물질로 형성하는 경우에는 이 보호층(59)의 표면이 평탄하도록 다소 두껍게 형성할 수도 있다. 이와 같이, 보호층(59)을 평탄하게 형성하는 경우에는 후속 공정 진행시 단차에 의한 불량 발생을 줄일수 있다.
보호층(59)을 건식 식각을 포함하는 포토리쏘그래피 방법으로 패터닝하여 드레인전극(57)을 노출하는 비아홀(60)을 형성한다.
보호층(59) 상에 ITO(Indum Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전물질을 비아홀(60)을 통해 드레인전극(57)의 노출된 부분과 접촉되게 스퍼터링 방법으로 1000∼2000Å 정도의 두께로 증착한다. 그리고, 투명한 도전물질을 포토리쏘그래피 방법으로 보호층(59) 상의 화소부에 잔류하도록 패터닝하여 애노드전극(61)을 형성한다. 이 때, 애노드전극(61)은 드레인전극(57)과 접촉되어 전기적으로 연결되며, 또한, 인접하는 화소셀의 애노드전극과 서로 분리되어 전기적으로 절연되게 형성되도록 한다.
도 3d를 참조하면, 보호층(59) 상에 애노드전극(61)을 덮도록 유기 EL층(63)을 형성하고, 이 유기 EL층(63) 상에 공통전극으로 이용되는 캐소드전극(65)을 형성한다.
상기에서 유기 EL층(63)은 전자와 정공이 재결합하면서 소정의 색, 예를 들어, 적색, 청색 또는 녹색을 발광하는 물질을 진공 증착 방법으로 1000∼2000Å 정도의 두께로 진공 증착하므로써 형성된다.
유기 EL층(63)은 애노드전극(61)과 접하는 홀주입및수송영역(hole injecting and transporting region)과 캐소드전극(65)과 접하는 전자주입및수송영역(electron injecting and transporting region)과 실제 발광하는 발광층으로 구성된다. 상기에서 홀주입및수송영역과 전자주입및수송영역은 단일 물질 혹은 다중 물질로 형성할 수 있는데, 이 홀주입및수송영역과 전자주입및수송영역에서 수송된 전자와 홀이 발광층에서 재결합되어 발광이 일어난다.
상기에서 애노드전극(61)을 패터닝하여 형성한 후 별도의 층을 형성하지 않고 유기EL층(63)을 바로 형성하여 애노드전극(61)과 접촉되게 한다. 그러므로, 유기 EL층(63)을 애노드전극(61)과 접촉하기 위해 별도의 식각 공정이 필요하지 않으므로 애노드전극(61)은 표면이 손상되지 않고, 또한, 표면에 식각 잔유물 또는 식각 가스에 포함된 소량의 불순물이 남게되는 것이 방지된다. 따라서, 애노드전극(61)과 유기 EL층(63)의 계면에서 정공의 운송이 용이하므로 휘도, 수명 및 효율이 저하되는 것이 방지된다.
상기에서 캐소드전극(65)은 유기 EL층(63)으로 전자의 주입이 용이하도록 알미늄, 알루미늄 합금, 칼륨, 나트륨, 칼슘 또는 리튬 등과 같이 낮은 일함수를 가지는 금속을 스퍼터링 방법으로 1000∼3000Å 정도의 두께로 증착하므로써 형성된다.
상술한 바와 같이 본 발명은 애노드전극을 형성한 후 별도의 층을 형성하지 않고 유기 EL층을 애노드전극과 접촉되게 바로 형성하므로 유기 EL층을 애노드전극과 접촉하기 위한 접촉홀을 형성하기 위한 별도의 식각 공정이 필요하지 않으므로 애노드전극은 표면이 손상되지 않고, 또한, 표면에 식각 잔유물 또는 식각 가스에 포함된 소량의 불순물이 남게되지 않게 된다.
따라서, 본 발명은 애노드전극과 유기 EL층의 계면에서 정공의 운송이 용이하여 휘도, 수명 및 효율이 저하되는 것을 방지하는 잇점이 있다.

Claims (12)

  1. 스위칭부와 화소부를 갖는 기판과,
    상기 기판 상의 스위칭부의 소정 부분 양측에 불순물이 고농도로 도핑된 소오스 및 드레인영역을 가지며 중간 부분에 채널영역을 갖도록 형성된 활성층과,
    상기 활성층의 채널영역 상에 게이트절연막을 개재시켜 형성된 게이트전극과,
    상기 절연기판 상에 상기 게이트전극을 덮으며 상기 소오스 및 드레인영역을 노출시키도록 형성된 층간절연층과,
    상기 소오스 및 드레인영역의 노출된 부분과 접촉되어 전기적으로 연결되는 소오스 및 드레인전극과,
    상기 층간절연층 상에 상기 소오스전극을 덮으며 상기 드레인전극을 노출시키는 비아홀을 갖는 보호층과,
    상기 보호층 상의 상기 화소부에 형성되며 상기 비아홀을 통해 상기 드레인전극과 접촉되어 전기적으로 연결되는 애노드전극과,
    상기 보호층 상에 상기 애노드전극을 덮도록 순차적으로 형성된 유기 EL층 및 캐소드전극을 포함하는 전계발광소자.
  2. 청구항 1에 있어서 상기 활성층은 다결정실리콘으로 500∼1000Å의 두께를 갖도록 형성된 전계발광소자.
  3. 청구항 1에 있어서 상기 보호층은 산화실리콘 또는 질화실리콘의 무기물질이 4000∼5000Å의 두께로 증착되어 형성된 전계발광소자.
  4. 청구항 1에 있어서 상기 보호층은 BCB(BenzoCycloButene) 또는 SOG(Spin On Glass)의 유기물질이 1∼3㎛의 두께로 증착되어 형성된 전계발광소자.
  5. 청구항 1에 있어서 상기 유기 EL층이 상기 애노드전극과 접하는 홀주입및수송영역(hole injecting and transporting region)과 캐소드전극과 접하는 전자주입및수송영역(electron injecting and transporting region)을 갖도록 형성된 전계발광소자.
  6. 청구항 5에 있어서 상기 홀주입및수송영역과 전자주입및수송영역이 단일 물질 또는 다중 물질로 형성된 전계발광소자.
  7. 스위칭부와 화소부를 갖는 기판 상의 상기 스위칭부에 활성층을 형성하는 공정과,
    상기 활성층 상의 중앙부분에 게이트절연막과 게이트전극을 적층되게 형성하고 상기 게이트전극을 마스크로 사용하여 활성층의 양측의 노출된 부분에 불순물을 고농도로 도핑하여 소오스 및 드레인영역을 형성하는 공정과,
    상기 절연기판 상에 상기 활성층 및 게이트전극을 덮는 층간절연층을 형성하고 상기 소오스 및 드레인영역을 노출되도록 패터닝한 후 상기 소오스 및 드레인영역의노출된 부분과 접촉되게 소오스 및 드레인전극을 형성하는 공정과,
    상기 층간절연층 상에 상기 드레인전극을 노출시키는 비아홀을 갖는 보호층을 형성하고 상기 화소부의 상기 보호층 상에 상기 비아홀을 통해 상기 드레인전극과 접촉되는 애노드전극을 형성하는 공정과,
    상기 보호층 상에 상기 애노드전극을 덮는 유기 EL층을 형성하고, 상기 유기 EL층 상에 캐소드전극을 형성하는 공정을 구비하는 전계발광소자의 제조방법.
  8. 청구항 7에 있어서 상기 활성층을 다결정실리콘으로 500∼1000Å의 두께를 갖도록 형성하는 전계발광소자의 제조방법.
  9. 청구항 7에 있어서 상기 보호층을 산화실리콘 또는 질화실리콘의 무기물질을 4000∼5000Å의 두께로 증착하여 형성하는 전계발광소자의 제조방법.
  10. 청구항 7에 있어서 상기 보호층을 BCB(BenzoCycloButene) 또는 SOG(Spin On Glass)의 유기물질을 1∼3㎛의 두께로 증착하여 형성하는 전계발광소자의 제조방법.
  11. 청구항 7에 있어서 상기 유기 EL층을 상기 애노드전극과 접하는 홀주입및수송영역(hole injecting and transporting region)과 캐소드전극과 접하는 전자주입및수송영역(electron injecting and transporting region)을 갖도록 형성하는 전계발광소자의 제조방법.
  12. 청구항 11에 있어서 상기 홀주입및수송영역과 전자주입및수송영역을 단일 물질 또는 다중 물질로 형성하는 전계발광소자의 제조방법.
KR1019990019286A 1999-05-27 1999-05-27 전계발광소자 및 그의 제조방법 KR100316271B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990019286A KR100316271B1 (ko) 1999-05-27 1999-05-27 전계발광소자 및 그의 제조방법
US09/550,411 US6617608B2 (en) 1999-05-27 2000-04-17 Electro-luminescent display and a method of manufacturing the same
US10/431,515 US6979583B2 (en) 1999-05-27 2003-05-08 Electro-luminescent display and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990019286A KR100316271B1 (ko) 1999-05-27 1999-05-27 전계발광소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20000074991A KR20000074991A (ko) 2000-12-15
KR100316271B1 true KR100316271B1 (ko) 2001-12-12

Family

ID=19588203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990019286A KR100316271B1 (ko) 1999-05-27 1999-05-27 전계발광소자 및 그의 제조방법

Country Status (2)

Country Link
US (2) US6617608B2 (ko)
KR (1) KR100316271B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842696B2 (en) 2022-04-01 2023-12-12 Samsung Display Co., Ltd. Display device, and method of operating a display device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495812B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Thin film forming device, method of forming a thin film, and self-light-emitting device
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP3612494B2 (ja) 2001-03-28 2005-01-19 株式会社日立製作所 表示装置
JP3608613B2 (ja) 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
KR100441433B1 (ko) * 2001-04-12 2004-07-22 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
KR100600846B1 (ko) * 2001-10-15 2006-07-14 삼성에스디아이 주식회사 액티브 매트릭스형 유기전계 발광표시소자 및 그의 제조방법
US7141817B2 (en) 2001-11-30 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100600848B1 (ko) * 2001-12-26 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
KR100467943B1 (ko) * 2001-12-28 2005-01-24 엘지.필립스 엘시디 주식회사 유기 전계발광소자와 그 제조방법
KR100441435B1 (ko) * 2002-05-31 2004-07-21 삼성에스디아이 주식회사 액티브 매트릭스 타입의 유기전계발광표시장치의 제조방법
KR100441436B1 (ko) * 2002-06-17 2004-07-21 삼성에스디아이 주식회사 투과율이 향상된 평판표시장치 및 그의 제조방법
KR100611217B1 (ko) * 2002-09-18 2006-08-10 삼성에스디아이 주식회사 유기 보호막을 사용한 유기 전계 발광 표시 장치
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100552975B1 (ko) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
TWI253870B (en) * 2003-10-30 2006-04-21 Au Optronics Corp Active organic electroluminescence display and fabricating method thereof
KR100686341B1 (ko) 2003-11-29 2007-02-22 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US8075943B2 (en) * 2005-12-27 2011-12-13 Hitachi Chemical Co., Ltd. Purification process for organic electronics material
TW200809739A (en) * 2006-08-08 2008-02-16 Ritdisplay Corp Method for fabricating active matrix organic electro-luminescence display panel
KR101367140B1 (ko) * 2006-12-26 2014-03-14 삼성디스플레이 주식회사 표시장치와 그 제조방법
TWI469224B (zh) * 2008-10-20 2015-01-11 Ind Tech Res Inst 有機薄膜電晶體及其製造方法
JP2010249935A (ja) 2009-04-13 2010-11-04 Sony Corp 表示装置
US8575602B2 (en) * 2009-10-20 2013-11-05 Sharp Kabushiki Kaisha Active matrix substrate and organic EL display device
CN112864174B (zh) * 2021-01-12 2023-06-06 京东方科技集团股份有限公司 一种tft阵列基板及其制备方法、显示装置
CN113571587B (zh) * 2021-07-14 2023-12-01 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065702A (ko) * 1999-04-08 2000-11-15 구본준 전기발광소자 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US5550066A (en) 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US6011607A (en) * 1995-02-15 2000-01-04 Semiconductor Energy Laboratory Co., Active matrix display with sealing material
JP3401356B2 (ja) * 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
KR100234376B1 (ko) * 1996-04-09 1999-12-15 윤종용 박막 트랜지스터의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
JP3530362B2 (ja) * 1996-12-19 2004-05-24 三洋電機株式会社 自発光型画像表示装置
US6140166A (en) * 1996-12-27 2000-10-31 Semicondutor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JPH1197705A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device
JP4073107B2 (ja) * 1999-03-18 2008-04-09 三洋電機株式会社 アクティブ型el表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065702A (ko) * 1999-04-08 2000-11-15 구본준 전기발광소자 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842696B2 (en) 2022-04-01 2023-12-12 Samsung Display Co., Ltd. Display device, and method of operating a display device

Also Published As

Publication number Publication date
US20030062523A1 (en) 2003-04-03
KR20000074991A (ko) 2000-12-15
US20030203527A1 (en) 2003-10-30
US6617608B2 (en) 2003-09-09
US6979583B2 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
KR100316271B1 (ko) 전계발광소자 및 그의 제조방법
KR100661439B1 (ko) 표시 장치 및 그 제조 방법
KR100919094B1 (ko) 표시 장치
US7492096B2 (en) Flat panel display device capable of reducing or preventing a voltage drop and method of fabricating the same
EP1587154B1 (en) Organic electro-luminescent display device and method of manufacturing the same
KR100542526B1 (ko) 유기 el 패널 및 그 제조 방법
US6794675B1 (en) Organic electroluminescence display with improved contact characteristics
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
US20060238111A1 (en) Organic light emitting display apparatus
US7049636B2 (en) Device including OLED controlled by n-type transistor
JP2001109404A (ja) El表示装置
KR20100068644A (ko) 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
JP2001100654A (ja) El表示装置
US8018143B2 (en) Organic electroluminescent display device and method of manufacturing the same
JP4488557B2 (ja) El表示装置
JP2001282137A (ja) エレクトロルミネッセンス表示装置
KR100441433B1 (ko) 평판 표시 장치 및 그 제조 방법
US6703992B1 (en) EL display device with inter-line insulation
EP3098856B1 (en) Active matrix electroluminescence device and method for fabricating the same
KR100564198B1 (ko) 일렉트로 루미네센스 표시 장치
JP4278244B2 (ja) El表示装置
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100606443B1 (ko) 전기발광소자 제조방법
JP2001102165A (ja) El表示装置
CN114914376A (zh) 显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 18

EXPY Expiration of term