JP3779972B2 - デュアルパネルタイプ有機電界発光素子及びその製造方法 - Google Patents

デュアルパネルタイプ有機電界発光素子及びその製造方法 Download PDF

Info

Publication number
JP3779972B2
JP3779972B2 JP2003433282A JP2003433282A JP3779972B2 JP 3779972 B2 JP3779972 B2 JP 3779972B2 JP 2003433282 A JP2003433282 A JP 2003433282A JP 2003433282 A JP2003433282 A JP 2003433282A JP 3779972 B2 JP3779972 B2 JP 3779972B2
Authority
JP
Japan
Prior art keywords
electrode
power supply
gate
pad
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003433282A
Other languages
English (en)
Other versions
JP2004213004A (ja
Inventor
チェ−ヨン パク
ソ−ヘン チョ
Original Assignee
エルジー．フィリップス エルシーデー カンパニー，リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー．フィリップス エルシーデー カンパニー，リミテッド filed Critical エルジー．フィリップス エルシーデー カンパニー，リミテッド
Publication of JP2004213004A publication Critical patent/JP2004213004A/ja
Application granted granted Critical
Publication of JP3779972B2 publication Critical patent/JP3779972B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Description

本発明は有機電界発光素子(Organic Electroluminescent Device)に係り、特に、デュアルパネルタイプのアクティブマトリックス型有機電界発光素子(Dual Panel Type Active−Matrix Organic Electroluminescent Device)及びその製造方法に関する。
新たな平板ディスプレー素子のうちの一つである有機電界発光素子は、自己発光型であるために液晶表示装置に比べて視野角、コントラストなどが優秀であり、バックライトが要らないために軽量薄形が可能であって、消費電力側面でも有利である。そして、直流低電圧駆動が可能であって応答速度が速くて、全部固体であるために外部衝撃に強くて使用温度範囲も広い。さらに製造費用の面でも低廉であるという長所がある。
前記有機電界発光素子は、液晶表示装置やプラズマ表示装置(ＰＤＰ)の場合とは異なり工程が非常に単純であるため、蒸着及びカプセル封止装備が製造設備の殆ど全体を占めている。特に、アクティブマトリックス方式においては、画素に印加された電圧がストレージキャパシターＣstに充電されていて、その次のフレーム信号が印加される時まで電源を印加することによって、ゲート配線の数に関係なく、一画面期間中引続き駆動することができる。従って、アクティブマトリックス方式によると、低い電流を印加しても同一の輝度を示すので低消費電力、高精細、大型化が可能となる長所がある。
以下、このようなアクティブマトリックス型有機電界発光素子の基本的な構造及び動作特性について図面を参照しながら詳しく説明する。
図１は、一般的なアクティブマトリックス型有機電界発光素子の基本画素構造を示した図である。
図示したように、第１方向へ走査線ＧＬが形成されていて、この第１方向と交差する第２方向に相互一定間隔離隔された信号線ＤＬ及び電力供給線ＰＬが形成されていて、一つの画素領域を定義する。
前記走査線ＧＬ及び信号線ＤＬの交差地点にはアドレッシングエレメント(Addressing Element)であるスイッチング薄膜トランジスタＴｓが形成されていて、このスイッチング薄膜トランジスタＴｓと連結されてストレージキャパシターＣＳＴが形成されている。前記スイッチング薄膜トランジスタＴｓ及びストレージキャパシターＣＳＴの連結部と電力供給線ＰＬと連結されて、電流源エレメントである駆動薄膜トランジスタＴＤが形成されている。この駆動薄膜トランジスタＴＤには、有機電界発光ダイオードＥの陽極(＋)が連結されていて、陽極(＋)は、定電流駆動方式の有機電界発光ダイオードＥの陰極(−)と連結されている。前記有機電界発光ダイオードＥの陽極(＋)及び陰極(−)は有機電界発光ダイオードＥを構成する。
前記スイッチング薄膜トランジスタＴsは電圧を制御して、ストレージキャパシターＣＳＴは電流源を貯蔵する役割をする。
以下、前記アクティブマトリックス型有機電界発光素子の駆動の原理に関して説明する。
前記アクティブマトリックス方式では、選択信号により該当電極に走査信号を印加するとスイッチング薄膜トランジスタＴＳがオン状態になり、信号線ＳＬのデータ信号がこのスイッチング薄膜トランジスタＴＳを通過して、駆動薄膜トランジスタとＴＤストレージキャパシターＣＳＴに印加される。駆動薄膜トランジスタＴＤがオン状態になると、電源供給線から電流が駆動薄膜トランジスタＴＤを通じて有機電界発光ダイオードＥに印加されて発光する。この時、前記データ信号の大きさにより駆動薄膜トランジスタＴＤのゲートの開閉程度が違って、駆動薄膜トランジスタＴＤを通じて流れる電流量を調節するようになり、階調の表示ができる。そして、非選択区間には、ストレージキャパシターＣＳＴに充填されたデータが駆動薄膜トランジスタＴＤに引き続き 印加され、次の画面の信号が印加されるまで、持続的に有機電界発光ダイオードＥを発光させることができる。
図２は、従来のアクティブマトリックス型有機電界発光素子の一画素部に関する平面図であって、スイッチング薄膜トランジスタと駆動薄膜トランジスタを各々一つずつ持つ２ＴＦＴ構造を一例として説明する。
図示したように、第１方向へゲート配線３７が形成されていて、ゲート配線３７と交差するようにデータ配線５１及び電力供給配線４１が形成されている。前記ゲート配線５１と電力供給配線４１は、相互に離隔されゲート配線３７と共に画素領域Ｐを定義する。すなわち、ゲート配線３７及びデータ配線５１、電力供給配線４１の相互交差領域は画素領域Ｐを構成する。
前記ゲート配線３７及びデータ配線５１の交差領域には、スイッチング薄膜トランジスタＴs が位置しており、ゲート配線３７及び電力供給配線４１の交差領域には、駆動薄膜トランジスタＴＤ が位置する。前記スイッチング薄膜トランジスタＴs の半導体層３１と一体形で形成されたキャパシター電極３４が電力供給配線４１の上部へ延長して形成されている。前記キャパシター電極３４と上部の電力供給配線４１はストレージキャパシターＣＳＴを構成する。
前記駆動薄膜トランジスタＴＤ と連結され第１電極５８が形成されていて、図面に示してはないが、第１電極５８を覆う領域には、有機電界発光層及び第２電極が順に形成される。前記第１電極５８の形成部は、画素領域Ｐとして定義される。また、駆動薄膜トランジスタＴＤ は、駆動用半導体層３２及び駆動用ゲート電極３８を含み、スイッチング薄膜トランジスタＴsもスイッチング用半導体層３１及びスイッチング用ゲート電極３５を含む。
以下、前記有機電界発光部、駆動薄膜トランジスタＴＤ、ストレージキャパシターＣＳＴの積層構造を図面を参照しながら、詳しく説明する。
図３は、前記図２のIII−III線に沿って切断した断面を示した図である。
図示したように、半導体層３２、ゲート電極３８、ソース電極５０及びドレイン電極５２とで構成された駆動薄膜トランジスタＴＤ が絶縁基板１上に形成されていて、前記ソース電極５０には、電力供給配線４１が連結されていて、前記ドレイン電極５２には、透明導電性物質で構成された第１電極５８が連結されている。
前記電力供給配線４１と対応する下部には、前記半導体層３２と同一物質で構成されたキャパシター電極３４が形成されていて、電力供給配線４１及びキャパシター電極３４が重なる領域はストレージキャパシターＣSTを構成する。そして、前記第１電極５８の上部には、有機電界発光層６４及び不透明金属物質で構成される第２電極６６が順に積層され、有機電界発光部Ｅを構成する。前記有機電界発光部Ｅで、第１電極５８は陽極としての役割をし、第２電極６６は陰極としての役割をする。
前記有機電界発光部Ｅに位置する絶縁層等の積層構造をみると、前記絶縁基板１と半導体層３２の間で緩衝作用をするバッファ層３０が位置しており、前記ストレージキャパシターＣST用絶縁体として利用される第１保護層４０がキャパシター電極３４と電力供給配線４１の間に位置する。また、ゲート電極３８と半導体層３２の間には、ゲート絶縁膜３６が位置しており、前記ソース電極５０と電力供給配線４１の間に第２保護層４４が位置する。前記第１電極５８とドレイン電極５２の間には、第３保護層５４が介在されていて、前記第１電極５０と第２電極６６の間には、第４保護層６０が介在されている。前記第1保護層４０、第２保護層４４、第３保護層５４、第４保護層６０には、それぞれ各伝導体等の間の電気的連結のため、コンタクトホールが形成されている。
図４Ａないし図４Ｉは、前記図２のIII−III線に沿って切断した断面を製造工程別に各々示した図である。各々の構成層等は、感光性物質であるフォトレジスト（ＰＲ）を利用したフォトエッチング工程によりパターニングして形成されており、以下の図４Ａないし図４Ｉでは、このような一連のパターニング工程を工程順に説明する。
図４Ａでは、絶縁基板１上に、第１絶縁物質を利用してバッファ層３０を基板全面にかけて形成して、このバッファ層３０の上部に、ポリシリコン層を形成し、第１マスク工程によりポリシリコン層をパターニングしてアクティブ層３２及びキャパシター電極３４を形成する。
図４Ｂでは、前記図４Ａの段階を経た基板上に、第２絶縁物質及び第１金属を連続的に蒸着した後、第２マスク工程により前記アクティブ層３２の中央部に各々ゲート絶縁膜３６及びゲート電極３８が形成される。
このようなゲート絶縁膜３６及びゲート電極３８を形成した以後には、前記アクティブ層３２の露出された両端部及びキャパシター電極３４にイオンドーピング(Ion Doping)処理をする。このイオンドーピング処理された部分は、不純物が含まれたポリシリコン層になり、不純物が含まれたアクティブ層はドレイン領域３２ｂ及びソース領域３２ｃとして定義される。また、このイオンドーピング工程で、前記ゲート電極３８はイオンストッパー(Ion Stopper)としての役割を行ない、下部のアクティブ層３２にアクティブ領域３２ａを構成する。従って、前記アクティブ層３２は、不純物がドーピングされてないアクティブ領域３２ａと、アクティブ領域３２ａの右左に不純物がドーピングされたドレイン領域３２ｂ及びソース領域３２ｃを持つ。
図４Ｃでは、前記図４Ｂの段階を経た基板上に、第３絶縁物質で構成された第１保護層４０を形成する。この第１保護層４０の上部に、第２金属を蒸着した後、第３マスク工程により前記キャパシター電極３４を覆う位置に電力供給配線４１を形成する。
図４Ｄでは、前記図４Ｃの段階を経た基板上に、第４絶縁物質を蒸着する。そして、第４マスク工程により前記アクティブ領域３２ａの両端部であるドレイン領域３２ｂ及びソース領域３２ｃを露出する第１コンタクトホール４６ａ及び第２コンタクトホール４６Ｂを形成すると同時に、電力供給配線４１の一部を露出する第３コンタクトホール４６ｃを形成する。前記アクティブ領域３２ａの両端部には、以後の工程で形成されるソース電極及びドレイン電極と連結されるようにするため、第１コンタクトホール４６ａ及び第２コンタクトホール４６ｂを形成した。
図４Ｅ段階では、第３金属を蒸着した後、第５マスク工程により前記第３コンタクトホール(図４Ｄの４６ｃ)及び第２コンタクトホール(図４Ｄの４６ｂ)を通じて、電力供給配線４１及びソース領域３２ｃと連結されるソース電極５０を形成すると同時に、このソース電極５０と一定間隔離隔させて、第１コンタクトホール(図４Ｄの４６ａ)を通じて、ドレイン領域３２ｂと連結されるドレイン電極５２を形成する。従って、この段階では、前記半導体層３２、ゲート電極３８、ソース電極５０及びドレイン電極５２を含む駆動薄膜トランジスタＴＤ が完成される。
一方、前記キャパシター電極３４は、図示してないスイッチング薄膜トランジスタＴsの半導体層と電気的に連結されて、前記第１保護層４０を絶縁体にして、上部の電力供給配線４１と共にストレージキャパシターＣSTを形成する。
図４Ｆでは、前記図４Ｅの段階を経た基板上に、第５絶縁物質を蒸着して第３保護層５４を形成する。そして、第６マスク工程によりドレイン電極５２の一部を露出させるドレインコンタクトホール５６を形成する。
図４Ｇ段階では、前記ドレインコンタクトホール(図４Ｆの５６)を通じて、ドレイン電極５２と連結されるように透明導電性物質を蒸着して、これを第７マスク工程によりパターニングする。それ故に、有機電界発光部Ｅに透明な第１電極５８を形成する。
図４Ｈでは、前記図４Ｇの段階を経た基板上に、第６絶縁物質を蒸着して第４保護層６０を形成する。以後第８マスク工程により前記有機電界発光部Ｅと対応して、第１電極５８を露出させる電極露出部６２を第４保護層６０に形成する。この第４保護層６０は、駆動薄膜トランジスタＴＤを水分及び異物質から保護する役割をする。
これによって、マスク工程が伴う製造工程は終了し、続いて図４Ｉ段階では、前記電極露出部(図４Ｈの６２)を通じて第１電極５８と連結される有機電界発光層６４と、この有機電界発光層６４の上部に第４金属を利用して第２金属６６を基板全面にかけて形成する。
前記第１電極５８が陽極として利用される場合、第２電極は前記有機電界発光層６４から放出される光を第１電極５８へ反射させて、有機電界発光素子の画面を具現しなければならないので、第４金属は反射特性の優れた電子を簡単に出せる仕事関数(Work Function)値の低い金属物資のうちから選択する。
以下、従来の有機電界発光素子パネルの積層構造を図面を参照しながら、詳しく説明する。
図５は、従来の有機電界発光素子の全体断面図であって、有機電界発光部と駆動薄膜トランジスタの連結部を中心にカプセル化(Encapsulation)構造を持つ有機電界発光素子に関して示した。
図示したように、相互に一定間隔離隔されるように第１基板７０及び第２基板９０が配置されていて、第１基板７０の内部面には、画面を具現する最小単位であるサブピクセル(Sub−Pixel)単位で形成された駆動薄膜トランジスタＴＤを含むアレイ素子層８０が形成されている。アレイ素子層８０の上部には、駆動薄膜トランジスタＴＤと連結されサブピクセル単位で第１電極７２が形成されていて、第１電極７２の上部には、サブピクセル単位で赤、緑、青のカラーを発光させる有機電界発光層７４が形成されていて、有機電界発光層７４の上部全面には、第２電極７６が形成されている。
前記第１電極７２及び第２電極７６と、これらの間に介在された有機電界発光層７４は、有機電界発光ダイオードＥを構成する。有機電界発光層７４から発光された光は第１電極７２の方へ発光されるので、図５に示した有機電界発光素子は、下部発光方式(Bottom Emission Type)であることを特徴とする。
そして、前記第２基板９０は、カプセル化基板として利用されて、このような 第２基板９０の内部中央部には、凹部９２が形成されていて、凹部９２内には、外部からの水分を遮断して、有機電界発光ダイオードＥを保護するための 吸湿剤９４が封入されている。
前記吸湿剤９４が封入された第２基板９０の内部面と第２電極７６は相互に一定間隔離隔されるように位置する。そして、前記第１基板７０及び第２基板９０の端は、シールパターン(Seal Pattern)８５によりカプセル化されている。
このように、既存の下部発光方式の有機電界発光素子は、アレイ素子及び 有機電界発光ダイオードＥが形成された基板とは別途のカプセル化用基板の合着を通じて素子を制作した。この場合、アレイ素子の収率と有機電界発光ダイオードＥの収率の倍が有機電界発光素子の収率を決めるので、既存の有機電界発光素子構造では、後半工程に当たる有機電界発光ダイオードＥの形成工程により全体の工程収率が大変限られる問題があった。例えば、アレイ素子が良好に形成されたとしても、1,000Å程度の薄膜を使用する有機電界発光層の形成時に異物やまた他の要素により不良が発生すると、有機電界発光素子は全体的に不良等級に定められる。これによって、良品のアレイ素子を製造するのにかかる諸般經費及び材料費の損失が生じて、結果的には非効率的で生産収率が低下する問題があった。そして、下部発光方式は、カプセル化による安定性及び工程の自由度が高い特徴を持つ反面、開口率が限られていて、高解像度製品に適用し難い問題がある。下部発光方式と異なる上部発光方式は、薄膜トランジスタの設計が容易で、開口率が向上して、製品の寿命側にとっては有利であるが、既存の上部発光方式構造では、有機電界発光層の上部に、通常に陰極があるので、材料選択の幅が狭く、透過度が限られ光効率が低下する問題があった。また、上部発光方式では、光 透過度の低下を最小化するために、薄膜型保護膜を構成する場合、外気を充分に遮断できない問題があった。
前記問題点を解決するために、本発明では生産収率が向上された高解像度／高開口率構造アクティブマトリックス型有機電界発光素子を提供する。このために、本発明ではアレイ素子と有機電界発光ダイオードを相互に異なる基板に形成して、アレイ素子の駆動薄膜トランジスタＴＤと、有機電界発光ダイオード素子の第２電極を別途の電気的連結電極を通じてデュアルパネルタイプ(Dual Panel Type)有機電界発光素子を提供する。
本発明のまた他の特徴は、非晶質シリコン物質を利用する逆スタッガード型(Inverted Staggered Type)薄膜トランジスタ構造の採択によって、少ないマスク工程の数で制作されたデュアルパネルタイプ有機電界発光素子 用の下部基板を提供する。
逆スタッガード型(Inverted Staggered Type)薄膜トランジスタを含んだ工程を行なうと、低温条件下で工程が行われて、電気的連結電極を含む工程を行なっても、既存よりマスク工程の数を減らせる長所がある。
前記目的を達成するために、本発明によるデュアルパネルタイプ有機電界発光素子は、第１基板上に第１方向へ形成されたゲート配線と；前記第１基板の上部に第１方向と垂直な第２方向へ形成されたデータ配線と；前記第１基板の上部に第２方向へ前記ゲート配線と同一物資、同一工程により形成され、前記データ配線及びゲート配線と共に画素領域を定義する電力供給配線と；前記データ配線と同一物資で、ゲート配線を横切るように形成され、前記電力供給配線を連結する第１リンク配線と；前記ゲート配線及びデータ配線の交差領域の第１基板の上部に形成されたスイッチング薄膜トランジスタと；前記ゲート配線及び電力供給配線の交差領域の第１基板の上部に形成された駆動薄膜トランジスタと；第２基板上の画素領域に対応するように形成された有機電界発光ダイオードと；絶縁物質であって、前記第１基板の上部の画素領域に形成された連結パターンと；前記連結パターンが形成された第１基板の上部の画素領域に形成され、前記駆動薄膜トランジスタと有機電界発光ダイオードを電気的に連結する連結電極と；前記連結電極と同一物資、同一工程でゲート配線の周りに形成されて、前記第１リンク配線と共に前記電力供給配線を連結する第２リンク配線と；前記電力供給配線を前記駆動薄膜トランジスタと連結するパワー電極を含むことを特徴とする。
デュアルパネルタイプ有機電界発光素子は、前記ゲート配線、データ配線、電力供給配線の一端に各々ゲートパッド、データパッド、電力供給パッドをさらに含むことを特徴とする。デュアルパネルタイプ有機電界発光素子は、前記ゲートパッド、データパッド、電力供給パッドを覆う領域で、前記連結電極と同一工程、同一物質で構成されて、ゲートパッド、データパッド及び電力供給パッドと各々連結されるゲートパッド電極、データパッド電極及び電力供給パッド電極をさらに含むことを特徴とする。デュアルパネルタイプ有機電界発光素子は、純粋非晶質シリコンで構成された第１パターンと、不純物非晶質シリコンで構成された第２パターンを含み、かつ前記データパッドの下部に形成された半導体パターンをさらに含む。前記パワー電極は、前記連結電極と同一物資、同一工程により形成される。前記スイッチング薄膜トランジスタには、前記ゲート配線から分岐されたスイッチング用ゲート電極と、前記ゲート電極を覆う領域に位置して純粋非晶質シリコン物質で構成されたアクティブ層及び不純物非晶質シリコン物質で構成されたオーミックコンタクト層の積層構造で構成されたスイッチング用半導体層と、前記スイッチング用半導体層の上部で、相互離隔されるように位置するスイッチング用ソース電極及びスイッチング用ドレイン電極とを含む。前記デュアルパネルタイプ有機電界発光素子は、スイッチング用ドレイン電極であって、前記電力供給配線の上部へ延長して形成されたキャパシター電極をさらに含む。前記駆動薄膜トランジスタには、前記スイッチング用ドレイン電極と連結される駆動用ゲート電極と、前記駆動用ゲート電極を覆う位置にある駆動用半導体層と、前記駆動用半導体層の上部で、相互に離隔されるように位置する駆動用ソース電極及び駆動用ドレイン電極とを含む。前記デュアルパネルタイプ有機電界発光素子は、キャパシター電極、データ配線、スイッチング用ソース電極及びスイッチング用ドレイン電極、駆動用ソース電極及び駆動用ドレイン電極の下部に純粋非晶質シリコンと不純物非晶質シリコンの二重層構造で形成された半導体層をさらに含む。前記駆動用半導体層は、純粋非晶質シリコン物質で構成されたアクティブ層と不純物非晶質シリコン物質で構成されたオーミックコンタクト層の二重構造になっている。
本発明によるデュアルパネルタイプ有機電界発光素子の製造方法は、基板上に第１金属層を形成しパターニングして、ゲート電極、ゲート配線、電力供給配線、ゲートパッド、電力供給パッドを形成する段階と；前記パターニングされた第１金属層の上部に、第１絶縁膜を形成する段階と；純粋非晶質シリコン物質で構成されたアクティブ層と不純物非晶質シリコン物質で構成されたオーミックコンタクト層とで構成された半導体層をゲート電極の上部の第１絶縁膜上に形成する段階と；第２金属層を利用してオーミックコンタクト層の上部に相互に離隔されたソース電極及びドレイン電極を形成して、第１絶縁膜上にデータ配線、データパッドとゲート配線を横切る第１リンク配線を形成する段階と；前記ソース電極及びドレイン電極の間に露出されたオーミックコンタクト層をエッチングして、前記アクティブ層にチャンネルを形成して、ゲート電極、半導体層、ソース電極及びドレイン電極を含む薄膜トランジスタを完成する段階と；前記薄膜トランジスタ、データ配線、データパッドを覆うように、第１絶縁膜の上部に第２絶縁膜を形成する段階と；前記第１絶縁膜及び第２絶縁膜をエッチングして、前記第２絶縁膜を貫通するソースコンタクトホール、ドレインコンタクトホール、データパッドコンタクトホールを形成して、共に前記第１絶縁膜及び第２絶縁膜を貫通するゲートパッドコンタクトホール及び電力供給配線コンタクトホールを形成する段階と；絶縁物質を利用して、前記第２絶縁膜上の画素領域に柱形状の連結パターンを形成する段階と；第３金属物質を利用して前記連結パターンを覆い、ドレインコンタクトホールを通じてドレイン電極と連結される連結電極と、前記ソースコンタクトホールを通じてソース電極と連結されて、前記薄膜トランジスタを電力供給配線に連結するパワー電極と、前記ゲート配線の周りで、第１リンク配線と共に電力供給配線を連結する第２リンク配線と、前記データパッドの上部で、データパッドコンタクトホールを通じて、これと接触するデータパッド電極と、前記データパッドの上部で、ゲートパッドコンタクトホールを通じて、これと接触するゲートパッド電極と、電力供給パッドの上部で、電力供給パッドコンタクトホールを通じて、これと接触する電力供給パッド電極を形成する段階を含むことを特徴とする。
前記デュアルパネルタイプ有機電界発光素子の製造方法で、ゲート配線及び電力供給配線を形成する段階は第１マスクを利用して行い、前記半導体層を形成する段階は第２マスクを利用して行い、前記ソース電極及びドレイン電極を形成する段階は第３マスクを利用して行い、前記ソースコンタクトホール及びドレインコンタクトホールを形成する段階は第４マスクを利用して行い、前記連結パターンを形成する段階は第５マスクを利用して行い、前記連結電極を形成する段階は第６マスクを利用して行うことを特徴とする。前記ソース電極及びドレイン電極を形成する段階は、電力供給配線の上部に、キャパシター電極を形成する段階を含み、前記キャパシター電極は、前記電力供給配線及びこれらの間に介在された第１絶縁膜及び第２絶縁膜と共にストレージキャパシターを構成する。前記デュアルパネルタイプ有機電界発光素子の製造方法で、他の基板上に有機電界発光ダイオードを形成する段階を含み、この時、前記連結電極は、前記薄膜トランジスタと前記有機電界発光ダイオードを電気的に連結する。前記ゲート配線は、基板上に第１方向へ形成されて、前記データ配線と電力供給配線は、相互に離隔し前記第１方向と垂直に第２方向へ形成されて画素領域を定義する。前記連結パターンのための絶縁物質は、有機絶縁物質であることを特徴とする。
本発明のまた他の特徴によるデュアルパネルタイプ有機電界発光素子の製造方法は、基板上に第１金属層を形成しパターニングして、ゲート電極、ゲート配線、電力供給配線、ゲートパッド、電力供給パッドを形成する段階と；前記パターニングされた第１金属層の上部に第１絶縁膜、純粋非晶質シリコン、不純物非晶質シリコン、第２金属層を順に積層する段階と；前記第２金属層上に感光性フォトレジストを形成する段階と；前記感光性フォトレジストの上部に、半透過部を持つマスクを位置させる段階と；前記マスクを通じた回折露光法を利用して、前記純粋非晶質シリコン層、不純物非晶質シリコン層、第２金属層を同時にパターニングして、アクティブ層、オーミックコンタクト層、ソース電極及びドレイン電極、データ配線、第１リンク配線、データパッドを形成する段階と；前記ソース電極及びドレイン電極の間に露出されたオーミックコンタクト層をエッチングして、前記アクティブ層にチャンネルを形成して、ゲート電極、半導体層、ソース電極及びドレイン電極を含む薄膜トランジスタを完成する段階と；前記薄膜トランジスタ、データ配線、データパッドを覆うように、第１絶縁膜の上部に第２絶縁膜を形成する段階と；前記第１絶縁膜及び第２絶縁膜をエッチングして、前記第２絶縁膜を貫通するソースコンタクトホール、ドレインコンタクトホール、データパッドコンタクトホールを形成して、共に前記第１絶縁膜及び第２絶縁膜を貫通するゲートパッドコンタクトホール及び電力供給配線コンタクトホールを形成する段階と；絶縁物質を利用して、前記第２絶縁膜上の画素領域に柱形状の連結パターンを形成する段階と；第３金属物質を利用して前記連結パターンを覆い、ドレインコンタクトホールを通じてドレイン電極と連結される連結電極と、前記ソースコンタクトホールを通じてソース電極と連結されて、前記薄膜トランジスタを電力供給配線に連結するパワー電極と、前記ゲート配線の周りで、第１リンク配線と共に電力供給配線を連結する第２リンク配線と、前記データパッドの上部で、データパッドコンタクトホールを通じて、これと接触するデータパッド電極と、前記ゲートパッドの上部で、ゲートパッドコンタクトホールを通じて、これと接触するゲートパッド電極と、電力供給パッドの上部で、電力供給パッドコンタクトホールを通じて、これと接触する電力供給パッド電極を形成する段階を含むことを特徴とする。
前記デュアルパネルタイプ有機電界発光素子の製造方法で、ゲート配線及び電力供給配線を形成する段階は第１マスクを利用して行い、前記純粋非晶質シリコン層、不純物非晶質シリコン層、第２金属層を同時にパターニングする段階は第２マスクを利用して行い、前記ソースコンタクトホール及びドレインコンタクトホールを形成する段階は第３マスクを利用して行い、前記連結パターンを形成する段階は第４マスクを利用して行い、前記連結電極を形成する段階は第５マスクを利用して行う。前記純粋非晶質シリコン層、不純物非晶質シリコン層、第２金属層を同時にパターニングする段階は、電力供給配線の上部に、キャパシター電極を形成する段階を含む。前記キャパシター電極は、前記電力供給配線及びこれらの間に介在された第１絶縁膜及び第２絶縁膜と共にストレージキャパシターを構成する。前記純粋非晶質シリコン層、不純物非晶質シリコン層、第２金属層を同時にパターニングする段階は、前記データ配線、第１リンク配線、データパッドの下部に、半導体パターン層をさらに形成する。前記デュアルパネルタイプ有機電界発光素子の製造方法は、他の基板上に有機電界発光ダイオードを形成する段階をさらに含み、前記連結電極は、前記薄膜トランジスタと前記有機電界発光ダイオードを電気的に連結する。前記ゲート配線は、基板上に第１方向へ形成されて、前記データ配線と電力供給配線は、相互に離隔され前記第１方向と垂直に第２方向へ形成され画素領域を定義する。前記連結パターンのための絶縁物質は、有機絶縁物質であることを特徴とする。前記感光性フォトレジストは露光された所が現像工程により除去されるポジティブタイプであることを特徴とする。
以下、本発明による望ましい実施例を図面を参照しながら詳しく説明する。
図６は、本発明によるデュアルパネルタイプ有機電界発光素子の断面図であって、上板と下板の電気的連結構造を中心に概略的に示した。
図示したように、画面を具現する最小単位であるサブピクセル単位で、第１基板１１０及び第２基板１５０が相互に一定間隔を維持しながら対向するように配置されている。
前記第１基板１１０の内部面には、サブピクセル単位で形成された多数個の駆動薄膜トランジスタＴＤを含むアレイ素子層１４０が形成されていて、アレイ素子層１４０の上部には、駆動薄膜トランジスタＴＤと連結されて電気的連結パターン１４２が形成されている。
前記電気的連結パターン１４２は、伝導性物質から選択されて、前記電気的連結パターン１４２は厚く形成するために、絶縁物質を含む多重層で形成されたり、別途の連結電極を通じて駆動薄膜トランジスタＴＤと連結されたりする。そして、前記駆動薄膜トランジスタＴＤは、ゲート電極１１２、半導体層１１４、ソース電極１１６及びドレイン電極１１８とで構成されて、実質的に前述した電気的連結パターン１４２はドレイン電極１１８と連結されている。
前記第２基板１５０の内部面には、第１電極１５２が全面に形成されていて、第１電極１５２の下部には、サブピクセル単位で繰り返し配置される赤、緑、青の発光層１５６ａ，１５６ｂ，１５６ｃを含む有機電界発光層１６０が形成されていて、有機電界発光層１６０の下部にはサブピクセル単位で第２電極１６２が形成されている。より詳しくは、前記 有機電界発光層１６０には、第１電極１５２の下部面と接触される第１キャリア伝達層(First Carrier Transporting Layer)１５４と、赤、緑、青の発光層１５６ａ，１５６ｂ，１５６ｃの下部に位置して、第２電極１６２の上部面と接触される第２キャリア伝達層(Second Carrier Transporting Layer)１５８がさらに含まれている。
一例として、前記第１電極１５２を陽極、第２電極１６２が陰極に当たる場合、第１キャリア伝達層１５４は順に正孔注入層(Hole Injecting Layer)及び正孔輸送層(Hole Transporting Layer)を含み、第２キャリア伝達層１５８は順に 電子輸送層(Electron Transporting Layer)及び電子注入層(Electron Injecting Layer)を含む。そして、前記第１電極１５２及び第２電極１６２と、これらの間に介在された有機電界発光層１６０は有機電界発光ダイオードＥを構成する。
本発明では、前記電気的連結パターン１４２の最上部面が第２電極１６２の下部面と連結され、駆動薄膜トランジスタＴＤから供給される電流が 電気的連結パターン１４２を通じて第２電極１６２へ伝達されることを特徴とする。そして、前記第１基板１１０及び第２基板１５０の端部には、シールパターン１７０が位置しており、前記第１基板１１０及び第２基板１５０を合着させている。
本発明では、有機電界発光ダイオードＥとアレイ素子層１４０を相互に異なる基板に形成するが、電気的連結パターン１４２を利用して、二つの素子を連結させる方式のデュアルパネルタイプで構成することを特徴とする。
図６では、説明の便宜上、三つのサブピクセルが一つのピクセルを構成する２ピクセル構造を一例として図示したが、薄膜トランジスタの構造及び電気的連結パターンの連結方式は多様に変更される。また、本発明によるデュアルパネルタイプ有機電界発光素子は、図面上の発光方向のように、上部発光方式であるために、薄膜トランジスタの設計が容易であり、高開口率／高解像度の具現が可能となる長所がある。
以上のように、本発明によるデュアルパネルタイプ有機電界発光素子及びその製造方法によると次のような長所がある。第１に、アレイ素子と有機電界発光ダイオード素子を相互に異る基板上に形成するために、生産収率及び生産管理効率を向上させて、製品の寿命を伸ばせる。第２に、上部発光方式であるため、薄膜トランジスタの設計がし易くなり、高開口率及び高解像度の具現が可能になる。第３に、非晶質シリコン物質を利用した逆スタッガード型(Inverted Staggered Type)薄膜トランジスタ構造の採択によって低温工程が可能となり、別途の電気的連結パターンを加えたとしても、マスク工程数が少ない製造方法で制作できて、工程単純化を通じて生産収率の高い製品を提供する。
図７は、本発明の実施例１によるデュアルパネルタイプ有機電界発光素子に関する平面図である。
図示したように、第１方向へゲート配線２１２が形成されていて、第１方向と交差される第２方向へデータ配線２３６及び電力供給配線２１３が相互に離隔して形成されている。ゲート配線２１２及びこれと交差するデータ配線２３６及び電力供給配線２１３は、画素領域Ｐを定義する。前記ゲート配線２１２及びデータ配線２３６の交差地点には、スイッチング薄膜トランジスタＴs (Switching Thin Film Transistor)が形成されている。前記スイッチング薄膜トランジスタＴs は、ゲート配線２１２から分岐されたスイッチング用ゲート電極２１４と、データ配線２３６から分岐されたスイッチング用ソース電極２２６と、前記スイッチング用ソース電極２２６と離隔して配置されたスイッチング用ドレイン電極２３０と、スイッチング用ゲート電極２１４を覆う領域に位置したスイッチング用半導体２２２を含む。
前記電力供給配線２１３は、ゲート配線２１２と同一工程、同一物質で構成することを特徴とする。そして、前記スイッチング薄膜トランジスタＴs及び電力供給配線２１３と連結されて、駆動薄膜トランジスタＴＤ が形成されている。前記駆動薄膜トランジスタＴＤ には、前記ゲート配線２１２と同一工程、同一物質で構成されて、前記スイッチング用ドレイン電極２３０と連結される駆動用ゲート電極２１６と、前記駆動用ゲート電極２１６の両側と一定間隔重なり合い、相互に離隔して配置され、前記データ配線２３６と同一工程、同一物質で構成された駆動用ソース電極２２８及び駆動用ドレイン電極２３２と、前記駆動用ゲート電極２１６を覆う領域に駆動用半導体層２２４とが位置する。
前記駆動用ソース電極２２８とソースコンタクトホール２４６を通じて連結されたパワー電極２７８が形成されていて、パワー電極２７８の一側は電力供給コンタクトホール２５１を通じて電力供給配線２１３と連結される。そして、前記駆動用ドレイン電極２３２と連結され画素領域Ｐに連結電極２７６が形成されている。前記パワー電極２７８及び連結電極２７６は同一工程、同一物質で構成される。
前記画素領域Ｐは、図示してない有機電界発光ダイオードの第２電極と対応する領域に当たる。図面に示してはないが、前記画素領域Ｐには、柱形状の電気的連結パターンが含まれており、電気的連結パターンに関しては、断面積層構造を通じてより詳しく説明する。そして、前記スイッチング用ドレイン電極２３０には、前記電力供給配線２１３と重なるように電力供給配線２１３の上部へ連結形成されたキャパシター電極２３４が一体形で連結されていて、前記キャパシター電極２３４及び電力供給配線２１３が重ねる領域はストレージキャパシターＣSTを構成する。
前記データ配線２３６、ゲート配線２１２、電力供給配線２１３の各々の一端には、データパッド２３８、ゲートパッド２１８、電力供給パッド２１９が形成されていて、前記データパッド２３８、ゲートパッド２１８、電力供給パッド２１９を覆う位置には、前記連結電極２７６と同一工程、同一物質で構成されたデータパッド電極２８０、ゲートパッド電極２８２、電力供給パッド電極２８４が各々形成されている。特に、本実施例では、ゲート配線２１２と電力供給配線２１３を同一工程で形成するため、ゲート配線２１２、電力供給配線２１３が交差部で短絡されることを防ぐために、電力供給配線２１３はゲート配線２１２の部分を通さずに、その代り、データ配線２３６と同一工程、同一物質で構成された電力供給第１リンク配線２８３ａをゲート配線２１２との交差するように形成して、電力供給配線２１３の連結配線とする。より詳しくは、前記電力供給第１リンク配線２８３ａの両側には、連結電極２７６と同一工程、同一物質で構成された電力供給第２リンク配線２８３ｂを形成して、電力供給第２リンク配線２８３ｂを通じて電力供給第１リンク配線２８３ａと電力供給配線２１３を実質的に連結する。従って、前記画素領域Ｐに形成された各々の電力供給配線２１３は実質的に相互に連結する。また、前記データパッド２３８及び電力供給パッド２１９は、相互異なる信号電圧が印加されるので、図面でのように、相互に逆方向の一端に形成することが望ましい。
図８Ａないし図８Ｆ、図９Ａないし図９Ｆ、図１０Ａないし図１０Ｆ及び図１１Ａないし図１１Ｆは、それぞれ前記図７のＶIII−ＶIII、ＩＸ−ＩＸ、Ｘ−Ｘ及びＸＩ−ＸＩ線に沿って切断した断面を製造段階別に示した断面図であって、ＶIII−ＶIIIは駆動用薄膜トランジスタ部、ＩＸ−ＩＸはデータパッド部、Ｘ−Ｘはゲートパッド部、ＸＩ−ＸＩは電力供給パッド部の図である。説明の便宜上、駆動用ゲート電極、駆動用半導体層、駆動用ソース電極及びドレイン電極は、ゲート電極、半導体層、ソース電極及びドレイン電極と略称して説明する。
図８Ａ，９Ａ，１０Ａ及び１１Ａは、基板２１０上に第１金属物質を利用した第１マスク工程により、ゲート電極２１６、ゲートパッド２１８、電力供給パッド２１９を形成する段階である。図面に示してはないが、この段階では、前記電力供給パッド２１９と一体形で電力供給配線(図７の２１３)が形成されて、ゲート電極２１６及びゲートパッド２１８と一体形でゲート配線(図７の２１２)が形成される。
前記第１金属物質は、比抵抗が低い金属物質から選択されて、望ましくは、アルミニウムを含む金属物質から選択する。
図面に詳しくは示してないが、本発明に利用されるマスク工程は、感光性物質であるＰＲを塗布した後、望むパターンを持つマスクを配置して、露光−現像処理を通じて形成されたＰＲパターンをマスクを利用して露出させた被エッチング層をエッチングする方法でパターニングする。
図８Ｂ，９Ｂ，１０Ｂ，１１Ｂは、前記ゲート電極２１６、ゲートパッド２１８、電力供給パッド２１９を覆う領域に、第１絶縁物質であるゲート絶縁膜２２０、純粋非晶質シリコン物質(ａ−Ｓｉ)、不純物非晶質シリコン物質(ｎ+ａ−Ｓｉ)を順に形成した後、前記純粋非晶質シリコン物質(ａ−Ｓｉ)及び不純物非晶質シリコン物質(ｎ+ａ−Ｓｉ)を第２マスク工程によりパターニングする段階である。このようなパターニングの結果として、ゲート電極２１６を覆う領域のゲート絶縁膜２２０上に半導体層２２４を形成する。
前記半導体層２２４は、純粋非晶質シリコン物質(ａ−Ｓｉ)で構成されたアクティブ層２２４ａと、不純物非晶質シリコン物質(ｎ+ａ−Ｓｉ)で構成されたオーミックコンタクト層２２４ｂを含む。そして、前記第１絶縁物質は、絶縁物質から選択されて、望ましくは、シリコン窒化膜(ＳｉＮＸ)にする。
図８Ｃ，９Ｃ，１０Ｃ，１１Ｃは、前記半導体層２２４を覆う領域に第２金属物質を形成した後、第３マスク工程により半導体層２２４の上部には、相互に離隔されて位置するソース電極２２８及びドレイン電極２３２と、データパッド形成部に位置するデータパッド２３８を形成する段階である。
図面には示してないが、この段階では、第２方向へデータ配線 (図７の２３６)を形成する段階を含み、前記データパッド２３８は、データ配線の一端部領域に形成される。望ましくは、前記電力供給パッド２１９と相互に逆方向の一端部に形成される。この段階で、第１リンク配線(図７の２８３ａ)はゲート配線２１２を横切るように形成される。また、図７に示したように、キャパシター電極２３４をこの段階で形成するが、キャパシター電極２３４は、スイッチング用ドレイン電極２３０から延長されて電力供給配線２１３の上部に形成される。
前記第２金属物質は、化学的耐食性の強い金属物質から選択されて、望ましくは、モリブデン(Ｍｏ)、チタン(Ｔｉ)、クロム(Ｃｒ)、タングステン(Ｗ)のうちから選択される。また、この段階では、前記ソース電極２２８及びドレイン電極２３２の間区間のオーミックコンタクト層２２４ｂを除去して、その下部層を構成するアクティブ層２２４ａを露出させる段階を含み、露出されたアクティブ層２２４ａ領域はチャンネル(Ｃｈ)を構成する。
前記ゲート電極２１６、半導体層２２４、ソース電極２２８及びドレイン電極２３２は駆動薄膜トランジスタＴＤ を構成する。
図８Ｄ，９Ｄ，１０Ｄ，１１Ｄでは、前記駆動用薄膜トランジスタＴＤ及びデータパッド２３８、ゲートパッド２１８、電力供給パッド２１９を覆う領域に、第２絶縁物質を形成する。第４マスク工程により、前記ソース電極２２８、ドレイン電極２３２、データパッド２３８、ゲートパッド２１８、電力供給パッド２１９を各々一部露出させるソースコンタクトホール２４６、ドレインコンタクトホール２４８、データパッドコンタクトホール２５０、ゲートパッドコンタクトホール２５２、電力供給パッドコンタクトホール２５４を保護層２５６に形成する。この時、前記ゲートパッドコンタクトホール２５２及び電力供給パッドコンタクトホール２５４は、ゲートパッド２１８及び電力供給パッド２１９を覆う領域にゲート絶縁膜２２０及び保護層２５６を共通に通過して形成され、ソースコンタクトホール２４６、ドレインコンタクトホール２４８及びデータパッドコンタクトホール２５０は、ただ保護層２５６だけを通過して形成される。
前記第２絶縁物質は、有機絶縁物質または、無機絶縁物質から選択されて、単一層または、複数層で構成されたりするが、薄膜トランジスタと接する絶縁物質は無機絶縁物質から選択されるのが望ましい。
図８Ｅ，９Ｅ，１０Ｅ，１１Ｅでは、前記保護層２５６の上部に第３絶縁物質を形成して、第５マスク工程により、画素領域Ｐに柱形状の電気的連結パターン２７４を形成する段階である。前記画素領域Ｐは、図示してない有機電界発光ダイオードの第２電極と対応する領域に当たる。前記第３絶縁物質は、厚く形成するのに適した有機絶縁物質から選択されるのが望ましい。
図８Ｆ，９Ｆ，１０Ｆ，１１Ｆは、前記電気的連結パターン２７４を覆う領域に第３金属物質を利用して金属層を形成した後、第５マスク工程により、前記ドレインコンタクトホール２４８を通じてドレイン電極２３２と連結され、前記電気的連結パターン２７４を覆い、画素領域Ｐに位置する連結電極２７６を形成する段階である。この時、ソースコンタクトホール２４６を通じてソース電極２２８と連結されるパワー電極２７８と、データパッドコンタクトホール２５０を通じてデータパッド２３８と連結されるデータパッド電極２８０と、ゲートパッドコンタクトホール２５２を通じてゲートパッド２１８と連結されるゲートパッド電極２８２と、電力供給パッドコンタクトホール２５４を通じて電力供給パッド２１９と連結される電力供給パッド電極２８４を形成する。また、この工程において、ゲート配線２１２の周りに第２リンク配線(図７の２８３ｂ)を形成して、第２リンク配線は、第１リンク配線と共に電力供給配線２１３を連結させる役割を行う。図面に示してはないが、前記パワー電極２７８はゲート工程で形成された電力供給配線(図７の２１３)とは別途にコンタクトホールを通じて連結構成される。
図１２は、本発明の実施例２によるデュアルパネルタイプ有機電界発光素子に関する平面図である。
図１２に示したように、第１方向へゲート配線３１２が形成されていて、第１方向と交差される第２方向へデータ配線３３６及び電力供給配線３１３が相互に離隔して形成されている。前記ゲート配線３１２及びデータ配線３３６の交差地点には、スイッチング薄膜トランジスタＴsが形成されている。前記スイッチング薄膜トランジスタＴsには、ゲート配線３１２から分岐されたスイッチング用ゲート電極３１４と、データ配線３３６から分岐されたスイッチング用ソース電極３２６と、ソース電極３２６と離隔して配置されたスイッチング用ドレイン電極３３０と、スイッチング用ゲート電極３１４を覆う領域にはスイッチング用半導体３２２が形成されている。本実施例では、スイッチング用半導体３２２がスイッチング用ソース電極３２６の下段部はもちろん、スイッチング用ドレイン電極３３０の下段部まで延長して形成されている。
前記電力供給配線３１３は、ゲート配線３１２と同一工程、同一物質で構成することを特徴とする。電力供給配線３１３の上部には、スイッチング用ドレイン電極３３０から延長して形成されたキャパシター電極３３４が形成されている。キャパシター電極３３４は、これと重なった電力供給配線３１３とストレージキャパシターＣSTを構成する。また、データ配線３３６とキャパシター電極３３４の下段には、半導体パターン３２１が形成されているが、この半導体パターン３２１は、ソース電極３２６及びドレイン電極３３０の下段に形成された半導体層のような物質で構成されている。このような半導体パターン３２１は、上部に形成される金属層のような工程によりパターニングされ、上部の金属層のようなパターンを持つ。
前記スイッチング薄膜トランジスタＴs及び電力供給配線３１３と連結されて、駆動薄膜トランジスタＴＤ が形成されている。前記駆動薄膜トランジスタＴＤは、前記スイッチング用ゲート配線３１２と同一工程、同一物質で構成されて、前記スイッチング用ドレイン電極３３０と連結される駆動用ゲート電極３１６を含み、前記駆動用ゲート電極３１６の両側と一定間隔重なり合い、相互に離隔して配置され、前記データ配線３３６と同一工程、同一物質で構成された駆動用ソース電極３２８及びドレイン電極３３２を含む。また、駆動薄膜トランジスタＴＤは、前記駆動用ゲート電極３１６を覆う領域に駆動用半導体層３２４が位置する。
前記電力供給配線３１３と駆動用ソース電極３２８の間には、ソースコンタクトホール３４６及び電力供給コンタクトホール３５１を通じて駆動用ソース電極３２８及び電力供給配線３１３と連結されるパワー電極３７８が形成されている。パワー電極３７８は、駆動薄膜トランジスタＴＤと電力供給配線３１３を連結する役割を行う。そして、前記駆動用ドレイン電極３３２と連結されて、画素領域Ｐに連結電極３７６が形成されている。前記パワー電極３７８及び連結電極３７６は同一工程、同一物質で構成される。
前記画素領域Ｐは、図示してない有機電界発光ダイオードの第２電極と対応する領域に当たる。図面に示してはないが、前記画素領域Ｐの連結電極３７６の下部には、柱形状の絶縁物質で構成された連結パターンが含まれており、連結パターンに関しては、断面積層構造を通じてより詳しく説明する。
前記データ配線３３６、ゲート配線３１２、電力供給配線３１３の各々の一端には、データパッド３３８、ゲートパッド３１８、電力供給パッド３１９が形成されている。前記データパッド３３８、ゲートパッド３１８、電力供給パッド３１９を覆う位置には、前記連結電極３７６と同一工程、同一物質で構成されたデータパッド電極３８０、ゲートパッド電極３８２、電力供給パッド電極３８４が各々形成されている。特に、本実施例では、ゲート配線３１２と電力供給配線３１３を同一工程で形成するため、ゲート配線３１２、電力供給配線３１３が交差部で短絡されることを防ぐために、データ配線３３６と同一工程、同一物質で構成された電力供給第１リンク配線３８３ａをゲート配線３１２と交差するように形成して、電力供給配線３１３の連結配線とする。より詳しくは、前記電力供給第１リンク配線３８３ａの両側には、連結電極３７６と同一工程、同一物質で構成された電力供給第２リンク配線３８３ｂを形成して、上下画素領域Ｐに各々形成された電力供給配線３１３は、前記電力供給第１リンク配線３８３ａ及び電力供給第２リンク配線３８３ｂを通じて相互に実質的に連結される。この時、前記データパッド３３８及び電力供給パッド３１９は、相互に異なる信号電圧が印加されるので、図面でのように、相互に逆方向の一端に形成することが望ましい。
図１３Ａないし図１３Ｅ、図１４Ａないし図１４Ｅ、図１５Ａないし図１５Ｅ、図１６Ａないし図１６Ｅは、前記図１２のＸIII−ＸIII、ＸＩＶ−ＸＩＶ、ＸＶ−ＸＶ、ＸVI−ＸVI線に沿って切断した各々の断面を製造段階別に示した断面図であって、ＸIII−ＸIIIは駆動用薄膜トランジスタ部、ＸＩＶ−ＸＩＶはデータパッド部、ＸＶ−ＸＶはゲートパッド部、ＸVI−ＸVIは電力供給パッド部の図である。説明の便宜上、駆動用ゲート電極、駆動用半導体層、駆動用ソース電極及びドレイン電極は、ゲート電極、半導体層、ソース電極及びドレイン電極と略称して説明する。
図１３Ａ，１４Ａ，１５Ａ、１６Ａは、基板３１０上に第１金属物質を利用した第１マスク工程により、ゲート電極３１６、ゲートパッド３１８、電力供給パッド３１９を形成する段階である。図面に示してはないが、この段階では、前記電力供給パッド３１９と一体形で電力供給配線(図１２の３１３)が形成されて、ゲート電極３１６及びゲートパッド３１８と一体形でゲート配線(図１２の３１２)が形成される。
前記第１金属物質は、比抵抗が低い金属物質から選択されて、望ましくは、アルミニウムを含む金属物質から選択する。
図面に詳しくは示してないが、本発明に利用されるマスク工程は、感光性物質であるＰＲを塗布した後、望むパターンを持つマスクを配置して、露光−現像処理を通じて形成されたＰＲパターンをマスクに利用して露出された被エッチング層をエッチングする方法でパターニングする。
図１３Ｂ，１４Ｂ，１５Ｂ，１６Ｂは、前記ゲート電極３１６、ゲートパッド３１８、電力供給パッド３１９を覆う領域に、第１絶縁物質であるゲート絶縁膜３２０、純粋非晶質シリコン物質(ａ−Ｓｉ)、不純物非晶質シリコン物質(ｎ+ａ−Ｓｉ)、第２金属物質を順に積層する。第２マスク工程により前記第２金属物質、不純物非晶質シリコン物質(ｎ+ａ−Ｓｉ)、純粋非晶質シリコン物質(ａ−Ｓｉ)を連続的にエッチングして、ゲート電極３１６を覆う領域に位置する半導体層３２４と、前記半導体層３２４と対応されるパターン構造を持ち、前記半導体層３２４の上部で、相互に離隔されて位置するソース電極３２８及びドレイン電極３３２と、データパッド形成部にデータパッド３３８を形成する。
図面には示してないが、この段階は、第２方向へデータ配線を形成する段階を含み、前記データパッド形成部はデータ配線の一端に形成されて、望ましくは、前記電力供給パッド３１９と相互に逆方向の一端部に位置する。
図１３Ｂで、前記ゲート電極３１６、半導体層３２４、ソース電極３２８及びドレイン電極３３２は駆動薄膜トランジスタＴＤを構成する。
前記半導体層３２４は、純粋非晶質シリコン物質で構成されたアクティブ層３２４ａと、不純物非晶質シリコン物質で構成されたオーミックコンタクト層３２４ｂが順に積層された構造である。また、前記ソース電極３２８及びドレイン電極３３２を形成した後、前記ソース電極３２８及びドレイン電極３３２をマスクを利用して、前記ソース電極３２８及びドレイン電極３３２の間の区間に位置するオーミックコンタクト層３２４ｂを除去して、前記離隔区間に露出されたアクティブ層３２４ａ領域をチャンネル(Ｃｈ)として構成する。
図１３Ｂ，１４Ｂ，１５Ｂ及び１６Ｂには示してないが、図１２に示したデータ配線３３６及びキャパシター電極３３４をソース電極３２８及びドレイン電極３３２と共に形成する。また、データパッド３３８の下部、データ配線３３６の下部、キャパシター電極３３４の下部には、前記半導体パターン３２１を同一マスク工程により形成する。前記半導体パターン３２１は純粋非晶質シリコン物質層及び不純物非晶質シリコン物質層が順に積層された構造で、上部の金属層と同一な形のパターンを持つ。また、この段階では、ソース電極３２８及びドレイン電極３３２と半導体層３２４を同一マスク工程により形成して、前記チャンネル(Ｃｈ)の上部の金属物質層だけを選択的に除去することを特徴とするが、このような一つのマスク工程を利用して選択的にエッチングするためには、光の露光量を調節できる 回折露光法を利用することが望ましい。 回折露光法に関しては、図１７Ａないし図１７Ｄを参照しながら、より詳しく説明する。
前記第１絶縁物質であるゲート絶縁膜３２０は、シリコン絶縁物質から選択されることが望ましくて、さらに望ましくは、シリコン窒化膜(ＳｉＮＸ)にする。前記第２金属物質は、化学的耐食性の強い金属物質から選択されて、望ましくは、モリブデン(Ｍｏ)、チタン(Ｔｉ)、クロム(Ｃｒ)、タングステン(Ｗ)のうちから選択する。
図１３Ｃ，１４Ｃ，１５Ｃ，１６Ｃは、 前記駆動用薄膜トランジスタＴＤ及びデータパッド３３８、ゲートパッド３１８、電力供給パッド３１９を覆う領域に、第２絶縁物質を形成する。第３マスク工程により、前記ソース電極３２８、ドレイン電極３３２、データパッド３３８、ゲートパッド３１８、電力供給パッド３１９を各々一部露出させるソースコンタクトホール３４６、ドレインコンタクトホール３４８、データパッドコンタクトホール３５０、ゲートパッドコンタクトホール３５２、電力供給パッドコンタクトホール３５４を保護層３５６及び下部のゲート絶縁膜３２０に形成する。この時、前記ゲートパッドコンタクトホール３５２及び電力供給パッドコンタクトホール３５４は、ゲートパッド３１８及び電力供給パッド３１９を覆う領域にゲート絶縁膜３２０及び保護層３５６を共通に形成されたコンタクトホールに該当し、ソースコンタクトホール３４６、ドレインコンタクトホール３４８及びデータパッドコンタクトホール３５０は、ただ保護層３５６にだけ形成されたコンタクトホールに該当する。
前記第２絶縁物質は、有機絶縁物質または、無機絶縁物質から選択されて、単一層または、複数層で構成されたりするが、薄膜トランジスタと接する絶縁物質は無機絶縁物質から選択されるのが望ましい。
図１３Ｄ，１４Ｄ，１５Ｄ，１６Ｄは、前記保護層３５６上に、第３絶縁物質を利用して、第４マスク工程により、画素領域Ｐに柱形状の連結パターン３７４を形成する段階である。前記画素領域Ｐは、図示してない有機電界発光ダイオードの第２電極と対応する領域に当たる。前記第３絶縁物質は、厚く形成するのに適した有機絶縁物質から選択されるのが望ましい。
図１３Ｅ，１４Ｅ，１５Ｅ，１６Ｅは、前記電気的連結パターン３７４を覆う領域に第３金属物質を利用して金属層を形成した後、第５マスク工程により、前記ドレインコンタクトホール３４８を通じてドレイン電極３３２と連結され、前記電気的連結パターン３７４を覆い、画素領域Ｐに位置する連結電極３７６を形成する段階である。この時、ソースコンタクトホール３４６を通じてソース電極３２８と連結されるパワー電極３７８と、データパッドコンタクトホール３５０を通じてデータパッド３３８と連結されるデータパッド電極３８０と、ゲートパッドコンタクトホール３５２を通じてゲートパッド３１８と連結されるゲートパッド電極３８２と、電力供給パッドコンタクトホール３５４を通じて電力供給パッド３１９と連結される電力供給パッド電極３８４を形成する。また、この工程において、ゲート配線３１２の周りに第２リンク配線(図１２の３８３ｂ)を形成して、第２リンク配線は、第１リンク配線と共に電力供給配線３１３を連結させる役割を行う。図面に示してはないが、前記パワー電極３７８はゲート工程で形成された電力供給配線(図１２の３１３)とは別途にコンタクトホールを通じて連結構成される。
図１７Ａないし図１７Ｄは、本発明による回折露光工程を利用した薄膜トランジスタの製造工程を段階別に示した断面図である。
図１７Ａに示したように、基板４１０の上部に第１金属層をパターニングしてゲート電極４１２を形成する。そして、ゲート電極４１２が形成された基板４１０全面に、ゲート絶縁膜４１４、半導体層４１６、第２金属層を連続に積層する。前記半導体層４１６は、純粋非晶質シリコン層４１６ａと不純物非晶質シリコン層４１６ｂで構成されている。このような層を連続に形成した後、感光性物質で構成されたフォトレジスト４２０を第２金属層４１８上に形成する。フォトレジスト４２０の上部に、回折露光処理のために、マスク４３０が位置する。
前記フォトレジスト４２０は、光が照射された部分が現像工程を通じて除去されるポジティブタイプ(Positive Type)感光性物質から選択される。前記マスク４３０は、ゲート電極４１２の上部のチャンネル部(Ｃｈ)と対応するように配置される半透過部(Ｍ１)、半透過部(Ｍ１)の両側に位置する光遮断部(Ｍ２)、光遮断部(Ｍ２)の両側に位置する光透過部(Ｍ３)で構成される。前記半透過部(Ｍ１)は、多数のスリット(Slits)や半透過性物質で構成されていて、光の一部だけを透過する性質を有する。すなわち、半透過部(Ｍ１)がスリット(Slits)で構成されている場合、半透過部(Ｍ１)領域では、光の回折現像により光透過部(Ｍ３)での光の照射量より少ない量の光がフォトレジスト４２０に当る。従って、半透過部(Ｍ１)と対応する領域のフォトレジスト４２０は、光透過部(Ｍ３)と対応する領域より薄い厚さで露光される。前記光遮断部(Ｍ２)は、以後形成されるソース電極及びドレイン電極と対応する領域に配置される。
図１７Ｂは、前記露光されたフォトレジスト４２０を現像工程を通じて形成された以後の状態である。フォトレジスト４２０を現像すると、光により完全に露出された部分は完全に除去されて、マスク４３０の光遮断部(Ｍ２)に対応していたフォトレジストはそのまま残って、チャンネル部(Ｃｈ)で凹部４４０を持つＰＲパターン４４２が完成する。
前記ＰＲパターン４４２は、マスクを利用して露出された金属層４１８及び半導体物質層４１６を連続にエッチングすると、ＰＲパターン４４２の下部に半導体物質層と金属層のパターンが形成される。
図１７Ｃに示したように、チャンネル部(Ｃｈ)の金属層４１８を露出させる厚さ(Ｄ)ほどＰＲパターン４４２をアッシング処理する。それ故に、前記ＰＲパターン４４２にチャンネル部(Ｃｈ)の金属層４１８を露出させるオープン部４４４をＰＲパターン４４２に形成する。
前記アッシング処理されたＰＲパターン４４２をマスクで利用して、前記オープン部４４４に露出された金属層４１８をエッチングして、前記半導体層４１６の上部で、相互に離隔されて位置するソース電極４４６及びドレイン電極４４８を完成する。その後前記ＰＲパターン４４２をストリップ(Strip)して除去する。
図１７Ｄでは、前記ソース電極４４６及びドレイン電極４４８をマスクで利用して、前記チャンネル部(Ｃｈ)に位置する第２半導体層４１６ｂを除去して、その下部層を構成する第１半導体層４１６ａ露出させる。それ故に、前記第１半導体物質層４１６ａ領域にチャンネル(Ｃｈ)を構成する。この段階で、前記離隔区間の第２半導体層４１６ｂを完全に除去するために、過エッチング処理をして、その下部層を構成する第１半導体層４１６ａも一部エッチングされる。この段階により、前記第１半導体物質層４１６ａはアクティブ層４５０ａを構成して、第２半導体層４１６ｂはオーミックコンタクト層４５０ｂを構成する。
前記ゲート電極４１２、アクティブ層４５０ａ、オーミックコンタクト層４５０ｂ、ソース電極４４６及びドレイン電極４４８は薄膜トランジスタＴを構成する。このように、回折露光法によると、一つのマスク工程により半導体層、ソース電極及びドレイン電極を一括に形成する。本発明は、前記実施例で限定しないで、本発明の趣旨に反しない限度内で多様に変形して実施できる。
一般的なアクティブマトリックス型有機電界発光素子の基本画素の構造を示した回路である。 従来のアクティブマトリックス型有機電界発光素子のひと画素部に関する平面図である。 図２のIII−III線に沿って切断した断面を示した断面図である。 図２のIII−III線に沿って切断した断面を製造工程の段階別に各々示した断面図である。 図４Ａに続く製造工程を示す断面図である。 図４Ｂに続く製造工程を示す断面図である。 図４Ｃに続く製造工程を示す断面図である。 図４Ｄに続く製造工程を示す断面図である。 図４Ｅに続く製造工程を示す断面図である。 図４Ｆに続く製造工程を示す断面図である。 図４Ｇに続く製造工程を示す断面図である。 図４Ｈに続く製造工程を示す断面図である。 従来の有機電界発光素子の全体の断面図である。 本発明によるデュアルパネルタイプ有機電界発光素子に関する断面図である。 本発明の実施例１によるデュアルパネルタイプ有機電界発光素子に関する断面図である。 図７のＶIII−ＶIII、ＩＸ−ＩＸ、Ｘ−Ｘ及びＸＩ−ＸＩ線に沿って切断した各々の断面を製造段階別に示した断面図であって、ＶIII−ＶIIIは駆動用薄膜トランジスタ部、ＩＸ−ＩＸはデータパッド部、Ｘ−Ｘはゲートパッド部、ＸＩ−ＸＩは電力供給パッド部に関する断面図である。 図８Ａに続く製造工程を示す断面図である。 図８Ｂに続く製造工程を示す断面図である。 図８Ｃに続く製造工程を示す断面図である。 図８Ｄに続く製造工程を示す断面図である。 図８Ｅに続く製造工程を示す断面図である。 図７のＶIII−ＶIII、ＩＸ−ＩＸ、Ｘ−Ｘ及びＸＩ−ＸＩ線に沿って切断した各々の断面を製造段階別に示した断面図であって、ＶIII−ＶIIIは駆動用薄膜トランジスタ部、ＩＸ−ＩＸはデータパッド部、Ｘ−Ｘはゲートパッド部、ＸＩ−ＸＩは電力供給パッド部に関する断面図である。 図９Ａに続く製造工程を示す断面図である。 図９Ｂに続く製造工程を示す断面図である。 図９Ｃに続く製造工程を示す断面図である。 図９Ｄに続く製造工程を示す断面図である。 図９Ｅに続く製造工程を示す断面図である。 図７のＶIII−ＶIII、ＩＸ−ＩＸ、Ｘ−Ｘ及びＸＩ−ＸＩ線に沿って切断した各々の断面を製造段階別に示した断面図であって、ＶIII−ＶIIIは駆動用薄膜トランジスタ部、ＩＸ−ＩＸはデータパッド部、Ｘ−Ｘはゲートパッド部、ＸＩ−ＸＩは電力供給パッド部に関する断面図である。 図１０Ａに続く製造工程を示す断面図である。 図１０Ｂに続く製造工程を示す断面図である。 図１０Ｃに続く製造工程を示す断面図である。 図１０Ｄに続く製造工程を示す断面図である。 図１０Ｅに続く製造工程を示す断面図である。 図７のＶIII−ＶIII、ＩＸ−ＩＸ、Ｘ−Ｘ及びＸＩ−ＸＩ線に沿って切断した各々の断面を製造段階別に示した断面図であって、ＶIII−ＶIIIは駆動用薄膜トランジスタ部、ＩＸ−ＩＸはデータパッド部、Ｘ−Ｘはゲートパッド部、ＸＩ−ＸＩは電力供給パッド部に関する断面図である。 図１１Ａに続く製造工程を示す断面図である。 図１１Ｂに続く製造工程を示す断面図である。 図１１Ｃに続く製造工程を示す断面図である。 図１１Ｄに続く製造工程を示す断面図である。 図１１Ｅに続く製造工程を示す断面図である。 本発明の実施例２によるデュアルパネルタイプ有機電界発光素子に関する平面図である。 図１２のＸIII−ＸIII、ＸＩＶ−ＸＩＶ、ＸＶ−ＸＶ、ＸVI−ＸVI線に沿って切断した各々の断面を製造段階別に示した断面図であって、ＸIII−ＸIIIは駆動用薄膜トランジスタ部、ＸＩＶ−ＸＩＶはデータパッド部、ＸＶ−ＸＶはゲートパッド部、ＸVI−ＸVIは電力供給パッド部の断面図である。 図１３Ａに続く製造工程を示す断面図である。 図１３Ｂに続く製造工程を示す断面図である。 図１３Ｃに続く製造工程を示す断面図である。 図１３Ｄに続く製造工程を示す断面図である。 図１２のＸIII−ＸIII、ＸＩＶ−ＸＩＶ、ＸＶ−ＸＶ、ＸVI−ＸVI線に沿って切断した各々の断面を製造段階別に示した断面図であって、ＸIII−ＸIIIは駆動用薄膜トランジスタ部、ＸＩＶ−ＸＩＶはデータパッド部、ＸＶ−ＸＶはゲートパッド部、ＸVI−ＸVIは電力供給パッド部の断面図である。 図１４Ａに続く製造工程を示す断面図である。 図１４Ｂに続く製造工程を示す断面図である。 図１４Ｃに続く製造工程を示す断面図である。 図１４Ｄに続く製造工程を示す断面図である。 図１２のＸIII−ＸIII、ＸＩＶ−ＸＩＶ、ＸＶ−ＸＶ、ＸVI−ＸVI線に沿って切断した各々の断面を製造段階別に示した断面図であって、ＸIII−ＸIIIは駆動用薄膜トランジスタ部、ＸＩＶ−ＸＩＶはデータパッド部、ＸＶ−ＸＶはゲートパッド部、ＸVI−ＸVIは電力供給パッド部の断面図である。 図１５Ａに続く製造工程を示す断面図である。 図１５Ｂに続く製造工程を示す断面図である。 図１５Ｃに続く製造工程を示す断面図である。 図１５Ｄに続く製造工程を示す断面図である。 図１２のＸIII−ＸIII、ＸＩＶ−ＸＩＶ、ＸＶ−ＸＶ、ＸVI−ＸVI線に沿って切断した各々の断面を製造段階別に示した断面図であって、ＸIII−ＸIIIは駆動用薄膜トランジスタ部、ＸＩＶ−ＸＩＶはデータパッド部、ＸＶ−ＸＶはゲートパッド部、ＸVI−ＸVIは電力供給パッド部の断面図である。 図１６Ａに続く製造工程を示す断面図である。 図１６Ｂに続く製造工程を示す断面図である。 図１６Ｃに続く製造工程を示す断面図である。 図１６Ｄに続く製造工程を示す断面図である。 本発明による回折露光工程を利用した薄膜トランジスタ素子の製造工程を段階別に示した断面図である。 図１７Ａに続く製造工程を示す断面図である。 図１７Ｂに続く製造工程を示す断面図である。 図１７Ｃに続く製造工程を示す断面図である。
符号の説明
２１０：基板
２１６：ゲート電極
２２０：ゲート絶縁膜
２２４ａ：アクティブ層
２２４ｂ：オーミックコンタクト層
２２４：半導体層
２２８：ソース電極
２３２：ドレイン電極
２４６：ソースコンタクトホール
２４８：ドレインコンタクトホール
２５６：保護層
２７４：連結パターン
２７６：連結電極
２７８：電力供給配線
Ｃｈ：チャンネル
ＴＤ：駆動用薄膜トランジスタ

Claims (25)

  1. 第１基板上に第１方向へ形成されたゲート配線と；
    前記第１基板の上部に第１方向と垂直な第２方向へ形成されたデータ配線と；
    前記第１基板の上部に第２方向へ前記ゲート配線と同一物資、同一工程により形成され、前記データ配線及びゲート配線と共に画素領域を定義する電力供給配線と；
    前記データ配線と同一物資で、ゲート配線を横切るように形成され、前記電力供給配線を連結する第１リンク配線と；
    前記ゲート配線及びデータ配線の交差領域の第１基板の上部に形成されたスイッチング薄膜トランジスタと；
    前記ゲート配線及び電力供給配線の交差領域の第１基板の上部に形成された 駆動薄膜トランジスタと；
    第２基板上の画素領域に対応するように形成された有機電界発光ダイオードと；
    絶縁物質であって、前記第１基板の上部の画素領域に形成された連結パターンと；
    前記連結パターンが形成された第１基板の上部の画素領域に形成され、前記駆動薄膜トランジスタと有機電界発光ダイオードを電気的に連結する連結電極と；
    前記連結電極と同一物資、同一工程でゲート配線の周りに形成されて、前記第１リンク配線と共に前記電力供給配線を連結する第２リンク配線と；
    前記電力供給配線を前記駆動薄膜トランジスタと連結するパワー電極を含むデュアルパネルタイプ有機電界発光素子。
  2. 前記ゲート配線、データ配線、電力供給配線の一端に各々ゲートパッド、データパッド、電力供給パッドをさらに含むことを特徴とする請求項１に記載のデュアルパネルタイプ有機電界発光素子。
  3. 前記ゲートパッド、データパッド、電力供給パッドを覆う領域で、前記連結電極と同一工程、同一物質で構成されて、ゲートパッド、データパッド及び電力供給パッドと各々連結されるゲートパッド電極、データパッド電極及び電力供給パッド電極をさらに含むことを特徴とする請求項２に記載のデュアルパネルタイプ有機電界発光素子。
  4. 純粋非晶質シリコンで構成された第１パターンと、不純物非晶質シリコンで構成された第２パターンを含み、かつ前記データパッドの下部に形成された半導体パターンをさらに含むことを特徴とする請求項２に記載のデュアルパネルタイプ有機電界発光素子。
  5. 前記パワー電極は、前記連結電極と同一物資、同一工程により形成される
    ことを特徴とする請求項１に記載のデュアルパネルタイプ有機電界発光素子。
  6. 前記スイッチング薄膜トランジスタには、前記ゲート配線から分岐されたスイッチング用ゲート電極と、前記ゲート電極を覆う領域に位置して純粋非晶質シリコン物質で構成されたアクティブ層及び不純物非晶質シリコン物質で構成されたオーミックコンタクト層の積層構造で構成されたスイッチング用半導体層と、前記スイッチング用半導体層の上部で、相互離隔されるように位置するスイッチング用ソース電極及びスイッチング用ドレイン電極とを含むことを特徴とする請求項１に記載のデュアルパネルタイプ有機電界発光素子。
  7. 前記スイッチング用ドレイン電極であって、前記電力供給配線の上部へ延長して形成されたキャパシター電極をさらに含むことを特徴とする請求項６に記載のデュアルパネルタイプ有機電界発光素子。
  8. 前記駆動薄膜トランジスタには、前記スイッチング用ドレイン電極と連結される駆動用ゲート電極と、前記駆動用ゲート電極を覆う位置にある駆動用半導体層と、前記駆動用半導体層の上部で、相互に離隔されるように位置する駆動用ソース電極及び駆動用ドレイン電極とを含むことを特徴とする請求項７に記載のデュアルパネルタイプ有機電界発光素子。
  9. 前記キャパシター電極、データ配線、スイッチング用ソース電極及びスイッチング用ドレイン電極、駆動用ソース電極及び駆動用ドレイン電極の下部に純粋非晶質シリコンと不純物非晶質シリコンの二重層構造で形成された半導体層をさらに含むことを特徴とする請求項８に記載のデュアルパネルタイプ有機電界発光素子。
  10. 前記駆動用半導体層は、純粋非晶質シリコン物質で構成されたアクティブ層と不純物非晶質シリコン物質で構成されたオーミックコンタクト層の二重構造になっていることを特徴とする請求項９に記載のデュアルパネルタイプ有機電界発光素子。
  11. 基板上に第１金属層を形成しパターニングして、ゲート電極、ゲート配線、電力供給配線、ゲートパッド、電力供給パッドを形成する段階と；
    前記パターニングされた第１金属層の上部に、第１絶縁膜を形成する段階と；
    純粋非晶質シリコン物質で構成されたアクティブ層と不純物非晶質シリコン物質で構成されたオーミックコンタクト層とで構成された半導体層をゲート電極の上部の第１絶縁膜上に形成する段階と；
    第２金属層を利用してオーミックコンタクト層の上部に相互に離隔されたソース電極及びドレイン電極を形成して、第１絶縁膜上にデータ配線、データパッドとゲート配線を横切る第１リンク配線を形成する段階と；
    前記ソース電極及びドレイン電極の間に露出されたオーミックコンタクト層をエッチングして、前記アクティブ層にチャンネルを形成して、ゲート電極、半導体層、ソース電極及びドレイン電極を含む薄膜トランジスタを完成する段階と；
    前記薄膜トランジスタ、データ配線、データパッドを覆うように、第１絶縁膜の上部に第２絶縁膜を形成する段階と；
    前記第１絶縁膜及び第２絶縁膜をエッチングして、前記第２絶縁膜を貫通するソースコンタクトホール、ドレインコンタクトホール、データパッドコンタクトホールを形成して、共に前記第１絶縁膜及び第２絶縁膜を貫通するゲートパッドコンタクトホール及び電力供給配線コンタクトホールを形成する段階と；
    絶縁物質を利用して、前記第２絶縁膜上の画素領域に柱形状の連結パターンを形成する段階と；
    第３金属物質を利用して 前記連結パターンを覆い、ドレインコンタクトホールを通じてドレイン電極と連結される連結電極と、前記ソースコンタクトホールを通じてソース電極と連結されて、前記薄膜トランジスタを電力供給配線に連結するパワー電極と、前記ゲート配線の周りで、第１リンク配線と共に電力供給配線を連結する第２リンク配線と、前記データパッドの上部で、データパッドコンタクトホールを通じて、これと接触するデータパッド電極と、前記データパッドの上部で、ゲートパッドコンタクトホールを通じて、これと接触するゲートパッド電極と、電力供給パッドの上部で、電力供給パッドコンタクトホールを通じて、これと接触する電力供給パッド電極を形成する段階を含むデュアルパネルタイプ有機電界発光素子の製造方法。
  12. 前記ゲート配線及び電力供給配線を形成する段階は第１マスクを利用して行い、前記半導体層を形成する段階は第２マスクを利用して行い、前記ソース電極及びドレイン電極を形成する段階は第３マスクを利用して行い、前記ソースコンタクトホール及びドレインコンタクトホールを形成する段階は第４マスクを利用して行い、前記連結パターンを形成する段階は第５マスクを利用して行い、前記連結電極を形成する段階は第６マスクを利用して行うことを特徴とする請求項１１に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  13. 前記ソース電極及びドレイン電極を形成する段階は、電力供給配線の上部に、キャパシター電極を形成する段階を含み、前記キャパシター電極は、前記電力供給配線及びこれらの間に介在された第１絶縁膜及び第２絶縁膜と共にストレージキャパシターを構成することを特徴とする請求項１１に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  14. 他の基板上に有機電界発光ダイオードを形成する段階を含み、前記連結電極は、前記薄膜トランジスタと前記有機電界発光ダイオードを電気的に連結することを特徴とする請求項１１に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  15. 前記ゲート配線は、基板上に第１方向へ形成されて、前記データ配線と電力供給配線は、相互に離隔し前記第１方向と垂直に第２方向へ形成されて画素領域を定義することを特徴とする請求項１１に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  16. 前記連結パターンのための絶縁物質は、有機絶縁物質であることを特徴とする請求項１１に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  17. 基板上に第１金属層を形成しパターニングして、ゲート電極、ゲート配線、電力供給配線、ゲートパッド、電力供給パッドを形成する段階と；
    前記パターニングされた第１金属層の上部に第１絶縁膜、純粋非晶質シリコン、不純物非晶質シリコン、第２金属層を順に積層する段階と；
    前記第２金属層上に感光性フォトレジストを形成する段階と；
    前記感光性フォトレジストの上部に、半透過部を持つマスクを位置させる段階と；
    前記マスクを通じた回折露光法を利用して、前記純粋非晶質シリコン層、不純物非晶質シリコン層、第２金属層を同時にパターニングして、アクティブ層、オーミックコンタクト層、ソース電極及びドレイン電極、データ配線、第１リンク配線、データパッドを形成する段階と；
    前記ソース電極及びドレイン電極の間に露出されたオーミックコンタクト層をエッチングして、前記アクティブ層にチャンネルを形成して、ゲート電極、半導体層、ソース電極及びドレイン電極を含む薄膜トランジスタを完成する段階と；
    前記薄膜トランジスタ、データ配線、データパッドを覆うように、第１絶縁膜の上部に第２絶縁膜を形成する段階と；
    前記第１絶縁膜及び第２絶縁膜をエッチングして、前記第２絶縁膜を貫通するソースコンタクトホール、ドレインコンタクトホール、データパッドコンタクトホールを形成して、共に前記第１絶縁膜及び第２絶縁膜を貫通するゲートパッドコンタクトホール及び電力供給配線コンタクトホールを形成する段階と；
    絶縁物質を利用して、前記第２絶縁膜上の画素領域に柱形状の連結パターンを形成する段階と；
    第３金属物質を利用して前記連結パターンを覆い、ドレインコンタクトホールを通じてドレイン電極と連結される連結電極と、前記ソースコンタクトホールを通じてソース電極と連結されて、前記薄膜トランジスタを電力供給配線に連結するパワー電極と、前記ゲート配線の周りで、第１リンク配線と共に電力供給配線を連結する第２リンク配線と、前記データパッドの上部で、データパッドコンタクトホールを通じて、これと接触するデータパッド電極と、前記ゲートパッドの上部で、ゲートパッドコンタクトホールを通じて、これと接触するゲートパッド電極と、電力供給パッドの上部で、電力供給パッドコンタクトホールを通じて、これと接触する電力供給パッド電極を形成する段階を含むデュアルパネルタイプ有機電界発光素子の製造方法。
  18. 前記ゲート配線及び電力供給配線を形成する段階は第１マスクを利用して行い、前記純粋非晶質シリコン層、不純物非晶質シリコン層、第２金属層を同時にパターニングする段階は第２マスクを利用して行い、前記ソースコンタクトホール及びドレインコンタクトホールを形成する段階は第３マスクを利用して行い、前記連結パターンを形成する段階は第４マスクを利用して行い、前記連結電極を形成する段階は第５マスクを利用して行うことを特徴とする請求項１７に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  19. 前記純粋非晶質シリコン層、不純物非晶質シリコン層、第２金属層を同時にパターニングする段階は、電力供給配線の上部に、キャパシター電極を形成する段階を含むことを特徴とする請求項１７に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  20. 前記キャパシター電極は、前記電力供給配線及びこれらの間に介在された第１絶縁膜及び第２絶縁膜と共にストレージキャパシターを構成することを特徴とする請求項１９に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  21. 前記純粋非晶質シリコン層、不純物非晶質シリコン層、第２金属層を同時にパターニングする段階は、前記データ配線、第１リンク配線、データパッドの下部に、半導体パターン層をさらに形成することを特徴とする請求項１９に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  22. 他の基板上に有機電界発光ダイオードを形成する段階をさらに含み、前記連結電極は、前記薄膜トランジスタと前記有機電界発光ダイオードを電気的に連結することを特徴とする請求項１７に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  23. 前記ゲート配線は、基板上に第１方向へ形成されて、前記データ配線と電力供給配線は、相互に離隔され前記第１方向と垂直に第２方向へ形成され画素領域を定義することを特徴とする請求項１７に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  24. 前記連結パターンのための絶縁物質は、有機絶縁物質であることを特徴とする請求項１７に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
  25. 前記感光性フォトレジストは露光された所が現像工程により除去されるポジティブタイプであることを特徴とする請求項１７に記載のデュアルパネルタイプ有機電界発光素子の製造方法。
JP2003433282A 2002-12-28 2003-12-26 デュアルパネルタイプ有機電界発光素子及びその製造方法 Expired - Lifetime JP3779972B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0086106A KR100503129B1 (ko) 2002-12-28 2002-12-28 듀얼패널타입 유기전계발광 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2004213004A JP2004213004A (ja) 2004-07-29
JP3779972B2 true JP3779972B2 (ja) 2006-05-31

Family

ID=30768225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003433282A Expired - Lifetime JP3779972B2 (ja) 2002-12-28 2003-12-26 デュアルパネルタイプ有機電界発光素子及びその製造方法

Country Status (9)

Country Link
US (2) US7247878B2 (ja)
JP (1) JP3779972B2 (ja)
KR (1) KR100503129B1 (ja)
CN (1) CN100353559C (ja)
DE (1) DE10360870B4 (ja)
FR (1) FR2849958B1 (ja)
GB (1) GB2396733B (ja)
NL (1) NL1025132C2 (ja)
TW (1) TWI244786B (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100497095B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR100617037B1 (ko) * 2003-12-29 2006-08-30 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 이의 제조방법
TWI382452B (zh) * 2004-03-19 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及其製造方法
KR100652352B1 (ko) * 2004-05-10 2006-12-01 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
JP2006047617A (ja) * 2004-08-04 2006-02-16 Hitachi Displays Ltd エレクトロルミネセンス表示装置およびその駆動方法
JP4581692B2 (ja) * 2005-01-11 2010-11-17 セイコーエプソン株式会社 有機発光ダイオード装置、画像形成装置および画像読み取り装置
JP2006107755A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp 電気光学装置、画像形成装置および画像読み取り装置
KR100603836B1 (ko) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR100606772B1 (ko) * 2004-12-02 2006-08-01 엘지전자 주식회사 유기 ｅｌ 소자의 제조방법
KR100606969B1 (ko) * 2004-12-30 2006-08-01 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그 제조방법
KR101107252B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
KR100683791B1 (ko) * 2005-07-30 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
EP1758072A3 (en) * 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR20070041856A (ko) 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP4939045B2 (ja) 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
KR101230305B1 (ko) * 2005-12-08 2013-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI339442B (en) 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR101252083B1 (ko) * 2005-12-22 2013-04-12 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 그 제조방법
KR101251375B1 (ko) 2005-12-30 2013-04-05 엘지디스플레이 주식회사 듀얼패널타입 유기전계발광 소자
KR100733979B1 (ko) * 2006-02-02 2007-07-02 삼성전자주식회사 디스플레이장치
KR100745760B1 (ko) * 2006-02-02 2007-08-02 삼성전자주식회사 유기 전자발광 디스플레이 및 그 제조방법
KR100843690B1 (ko) * 2006-04-24 2008-07-04 엘지디스플레이 주식회사 발광 소자
KR101213103B1 (ko) * 2006-06-30 2013-01-09 엘지디스플레이 주식회사 합착 장치 및 이를 이용한 전계발광소자의 제조방법
KR101289038B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 합착 장치 및 이를 이용한 전계발광소자의 제조방법
KR100805154B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101291845B1 (ko) * 2006-12-13 2013-07-31 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조 방법
KR101293565B1 (ko) * 2007-01-26 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101366162B1 (ko) * 2007-03-20 2014-02-25 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조방법
CN101325219B (zh) * 2007-06-15 2010-09-29 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
KR101392162B1 (ko) * 2008-02-15 2014-05-08 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
GB0819450D0 (en) * 2008-10-23 2008-12-03 Cambridge Display Tech Ltd Oled driver chiplet integration
KR101107158B1 (ko) * 2009-07-10 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101314787B1 (ko) * 2009-10-01 2013-10-08 엘지디스플레이 주식회사 어레이 기판
KR101094280B1 (ko) 2009-11-10 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
KR101333783B1 (ko) 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101174881B1 (ko) * 2010-06-11 2012-08-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8492788B2 (en) * 2010-10-08 2013-07-23 Guardian Industries Corp. Insulating glass (IG) or vacuum insulating glass (VIG) unit including light source, and/or methods of making the same
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101899477B1 (ko) * 2011-11-18 2018-09-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 유기 발광 표시장치
WO2013158645A1 (en) 2012-04-16 2013-10-24 Sensor Electronic Technology, Inc. Non-uniform multiple quantum well structure
US9660043B2 (en) 2012-06-04 2017-05-23 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
US8969198B2 (en) 2012-06-04 2015-03-03 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
US8704232B2 (en) 2012-06-12 2014-04-22 Apple Inc. Thin film transistor with increased doping regions
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US9793439B2 (en) 2012-07-12 2017-10-17 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
KR20140042183A (ko) * 2012-09-28 2014-04-07 삼성디스플레이 주식회사 표시장치
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
KR102006352B1 (ko) 2012-11-20 2019-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
KR102137392B1 (ko) * 2013-10-08 2020-07-24 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102304725B1 (ko) * 2014-10-16 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치
CN104637874A (zh) 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
KR102017764B1 (ko) * 2015-04-29 2019-09-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US10304813B2 (en) * 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
WO2017146477A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
CN105789121A (zh) * 2016-05-27 2016-07-20 京东方科技集团股份有限公司 全反射阵列基板及其制备方法、显示器件
CN109037263A (zh) * 2017-06-09 2018-12-18 美商晶典有限公司 具有透光基材的微发光二极管显示模块及其制造方法
KR102568285B1 (ko) * 2017-12-28 2023-08-17 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102615707B1 (ko) * 2017-12-29 2023-12-18 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
TWI672683B (zh) * 2018-04-03 2019-09-21 友達光電股份有限公司 顯示面板
CN111445860B (zh) * 2020-04-30 2021-08-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法以及电子装置
CN115117135A (zh) * 2022-06-28 2022-09-27 武汉华星光电半导体显示技术有限公司 显示面板

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0431299U (ja) * 1990-07-06 1992-03-13
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
US6175186B1 (en) * 1996-02-26 2001-01-16 Idemitsu Kosan Co., Ltd. Organic electroluminescent element and method for manufacturing the same
TW384409B (en) * 1996-06-04 2000-03-11 Sharp Kk Liquid crystal display device
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
JP3466876B2 (ja) * 1997-06-16 2003-11-17 キヤノン株式会社 エレクトロ・ルミネセンス素子の製造法
JP2000227770A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP4588833B2 (ja) * 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 電気光学装置および電子機器
KR100316271B1 (ko) * 1999-05-27 2001-12-12 구본준, 론 위라하디락사 전계발광소자 및 그의 제조방법
JP4942867B2 (ja) * 1999-09-17 2012-05-30 株式会社半導体エネルギー研究所 Ｅｌ表示装置及び電子装置
JP2001117509A (ja) * 1999-10-14 2001-04-27 Nippon Hoso Kyokai <Nhk> 有機ｅｌ表示装置
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP2001177509A (ja) 1999-12-16 2001-06-29 Oki Electric Ind Co Ltd クロック載せ換え方法及び装置
JP2001195009A (ja) * 2000-01-11 2001-07-19 Sony Corp 有機エレクトロルミネッセンスディスプレイ及びその製造方法
JP2001318624A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
WO2001067824A1 (fr) * 2000-03-07 2001-09-13 Idemitsu Kosan Co., Ltd. Affichage el organique a excitation active et procede de fabrication de cet affichage
JP2001282123A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 表示装置およびその製造方法
JP3840926B2 (ja) * 2000-07-07 2006-11-01 セイコーエプソン株式会社 有機ｅｌ表示体及びその製造方法、並びに電子機器
KR100720087B1 (ko) * 2000-07-31 2007-05-18 삼성전자주식회사 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
KR100365519B1 (ko) * 2000-12-14 2002-12-18 삼성에스디아이 주식회사 유기 전계발광 디바이스 및 이의 제조 방법
KR20020058269A (ko) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
GB0107236D0 (en) 2001-03-22 2001-05-16 Microemissive Displays Ltd Method of creating an electroluminescent device
US6548961B2 (en) * 2001-06-22 2003-04-15 International Business Machines Corporation Organic light emitting devices
JP4101511B2 (ja) * 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100464864B1 (ko) * 2002-04-25 2005-01-06 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR100435054B1 (ko) * 2002-05-03 2004-06-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100497096B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR100484092B1 (ko) * 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100497095B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR100551131B1 (ko) 2003-03-07 2006-02-09 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Also Published As

Publication number Publication date
TW200414820A (en) 2004-08-01
GB2396733A (en) 2004-06-30
KR100503129B1 (ko) 2005-07-22
CN1512830A (zh) 2004-07-14
FR2849958A1 (fr) 2004-07-16
JP2004213004A (ja) 2004-07-29
DE10360870A8 (de) 2005-04-07
KR20040059701A (ko) 2004-07-06
NL1025132C2 (nl) 2007-09-25
NL1025132A1 (nl) 2004-09-09
CN100353559C (zh) 2007-12-05
FR2849958B1 (fr) 2008-04-11
TWI244786B (en) 2005-12-01
GB0329241D0 (en) 2004-01-21
DE10360870A1 (de) 2004-07-22
DE10360870B4 (de) 2010-11-11
GB2396733B (en) 2005-08-10
US20070187677A1 (en) 2007-08-16
US20040195959A1 (en) 2004-10-07
US7550306B2 (en) 2009-06-23
US7247878B2 (en) 2007-07-24

Similar Documents

Publication Publication Date Title
JP3779972B2 (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
JP3917132B2 (ja) 有機電界発光素子及びその製造方法
JP4785809B2 (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
JP3917131B2 (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
TWI737625B (zh) 有機發光二極體顯示器及其製造方法
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
US7131884B2 (en) Organic electroluminescent display panel device and method of fabricating the same
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US6873100B2 (en) Organic electro luminescent display device and method of fabricating the same
KR101106562B1 (ko) 어레이 기판 및 이의 제조방법
KR101232736B1 (ko) 어레이 기판
US11765935B2 (en) Display apparatus
JP2020076975A (ja) 表示装置
KR100984824B1 (ko) 상부발광형 유기전계발광 소자 및 그 제조방법
KR100502162B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100497093B1 (ko) 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR20210004794A (ko) 표시 장치
KR100553248B1 (ko) 유기전계발광소자 및 그 제조방법
KR101713146B1 (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060303

R150 Certificate of patent or registration of utility model

Ref document number: 3779972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term