DE10360870B4 - Aktivmatrix-OELD und Verfahren zu dessen Herstellung - Google Patents
Aktivmatrix-OELD und Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE10360870B4 DE10360870B4 DE10360870A DE10360870A DE10360870B4 DE 10360870 B4 DE10360870 B4 DE 10360870B4 DE 10360870 A DE10360870 A DE 10360870A DE 10360870 A DE10360870 A DE 10360870A DE 10360870 B4 DE10360870 B4 DE 10360870B4
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- gate
- layer
- pad
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000008569 process Effects 0.000 title claims abstract description 38
- 239000011159 matrix material Substances 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000003990 capacitor Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 230000008878 coupling Effects 0.000 claims description 24
- 238000010168 coupling process Methods 0.000 claims description 24
- 238000005859 coupling reaction Methods 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 22
- 239000011810 insulating material Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 229920001621 AMOLED Polymers 0.000 claims description 3
- 238000005401 electroluminescence Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 168
- 239000012212 insulator Substances 0.000 description 22
- 230000000873 masking effect Effects 0.000 description 12
- 238000002161 passivation Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000002274 desiccant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003020 moisturizing effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
- H10K59/1275—Electrical connections of the two substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Aktivmatrix-OELD (organisches Elektrolumineszenzdisplay) mit:
– einer Gateleitung (212), die entlang einer ersten Richtung auf einem ersten Substrat (210) angeordnet ist und mit einem Gatekontaktfleck (218) verbunden ist, der mit einem Gatekontaktfleck-Anschluss (282) in direktem Kontakt steht;
– einer Datenleitung (236), die entlang einer zweiten Richtung auf dem ersten Substrat (210) angeordnet ist;
– einer Spannungsversorgungsleitung (213), die entlang der zweiten Richtung auf dem ersten Substrat (210) angeordnet ist und von der Datenleitung (236) beabstandet ist, um mit der Gate- und der Datenleitung (212, 236) einen Pixelbereich (P) zu bilden, wobei die Spannungsversorgungsleitung (213) und die Gateleitung (212) während desselben Prozesses aus demselben Material in derselben Schicht hergestellt wurden;
– einem Schalt-TFT (TS), der auf dem ersten Substrat (210) nahe einer Schnittstelle zwischen einer Gate- und einer Datenleitung (212, 236) angeordnet ist;
– einem Treiber-TFT (TD), der auf dem ersten Substrat (210) nahe einer Schnittstelle zwischen...
– einer Gateleitung (212), die entlang einer ersten Richtung auf einem ersten Substrat (210) angeordnet ist und mit einem Gatekontaktfleck (218) verbunden ist, der mit einem Gatekontaktfleck-Anschluss (282) in direktem Kontakt steht;
– einer Datenleitung (236), die entlang einer zweiten Richtung auf dem ersten Substrat (210) angeordnet ist;
– einer Spannungsversorgungsleitung (213), die entlang der zweiten Richtung auf dem ersten Substrat (210) angeordnet ist und von der Datenleitung (236) beabstandet ist, um mit der Gate- und der Datenleitung (212, 236) einen Pixelbereich (P) zu bilden, wobei die Spannungsversorgungsleitung (213) und die Gateleitung (212) während desselben Prozesses aus demselben Material in derselben Schicht hergestellt wurden;
– einem Schalt-TFT (TS), der auf dem ersten Substrat (210) nahe einer Schnittstelle zwischen einer Gate- und einer Datenleitung (212, 236) angeordnet ist;
– einem Treiber-TFT (TD), der auf dem ersten Substrat (210) nahe einer Schnittstelle zwischen...
Description
- Die Erfindung betrifft organische Elektrolumineszenzdisplays (OELDs), genauer gesagt, solche mit aktiver Matrix.
- Einhergehend mit Fortschritten auf dem Gebiet der Informationstechnologie wurde es dringender, dass Flachtafeldisplays flach und leicht sind und wenig Energie verbrauchen. Demgemäß wurden verschiedene Flachtafeldisplays (FPDs) wie Flüssigkristalldisplays (LCDs), Plasmadisplaytafeln (PDPs), Feldemissionsdisplays und Elektrolumineszenzdisplays (ELDs) entwickelt.
- ELDs nutzen einen Elektrolumineszenzeffekt, bei dem Licht dann erzeugt wird, wenn ein elektrisches Feld bestimmter Stärke an eine fluoreszierende Substanz angelegt wird. ELDs können in anorganische Elektrolumineszenzdisplays (IELDs) und organische Elektrolumineszenzdisplays (OELDs) unterteilt werden, was von der Ladungsträger erregenden Quelle abhängt. OELDs werden aufgrund ihrer Fähigkeit zunehmend verwendet, einen großen Bereich von Wellenlängen sichtbaren Lichts anzuzeigen, sowie wegen ihrer hohen Helligkeit und der niedrigen Treiberspannung.
- Außerdem zeigen OELDs, da sie selbstlumineszierend sind, ein hohes Kontrastverhältnis, und sie sind für ultraflache Displays geeignet. Da die Prozesse zu ihrer Herstellung einfach sind, ist die Umweltbelastung relativ niedrig. Ferner zeigen OELDs Ansprechzeiten von nur einigen Mikrosekunden (μs), so dass sie dazu geeignet sind, bewegte Bilder anzuzeigen. Darüber hinaus besteht bei OELDs keine Beschränkung hinsichtlich Betrachtungswinkeln, und sie sind bei niedrigen Temperaturen stabil. Außerdem sind die Herstellung und das Design der Treiberschaltungen einfach, da OELDs mit einer relativ niedrigen Spannung zwischen 5 V und 15 V betrieben werden.
- Strukturen von OELDs sind denen von IELDs ähnlich, jedoch ist die der Lichtemission bei OELDs zugrundeliegende Theorie verschieden von der für IELDs. Zum Beispiel emittieren OELDs Licht durch Rekombination von Elektronen und Löchern, so dass sie auch als organische Lichtemissionsdiode(OLED)-Bauteile bezeichnet werden.
- In jüngerer Zeit wurden bei Flachtafeldisplays allgemein Aktivmatrix-ELDs verwendet, die über eine Vielzahl von in einer Matrixkonfiguration angeordneten Pixeln und einen mit diesen jeweils verbundenen Dünnschichttransistoren (TFT) verfügen. Der Aktivmatrixtyp wurde auch bei OELDs verwendet, und diese werden allgemein als Aktivmatrix-OELDs bezeichnet.
- Die
1 ist ein Ersatzschaltbild einer Pixel-Grundstruktur eines Aktivmatrix-OELD gemäß der einschlägigen Technik. In der1 verfügt ein Pixel des Aktivmatrix-OELD über einen Schalt-TFT TS, einen Treiber-TFT TD, einen Speicherkondensator CST und eine LED E. Der Schalt-TFT TS und der Treiber-TFT TD bestehen aus polykristallinem p-Silicium. Eine Gateelektrode des Schalt-TFT TS ist mit einer Gateleitung GL verbunden, und eine Sourceelektrode desselben ist mit einer Datenleitung DL verbunden. Eine Drainelektrode des Schalt-TFT TS ist mit einer Gateelektrode des Treiber-TFT TD verbunden, und eine Drainelektrode des Treiber-TFT TD ist mit einer Anode der LED E verbunden. Eine Kathodenelektrode der LED E ist geerdet, und eine Sourceelektrode des Treiber-TFT TD ist mit einer Spannungsleitung PL verbunden. Der Speicherkondensator CST ist sowohl mit der Gateelektrode des Schalt-TFT TS als auch mit der Sourceelektrode des Treiber-TFT TD verbunden. - Wenn bei der Pixelstruktur der
1 der Gateleitung GL ein Scansignal zugeführt wird, wird der Schalt-TFT TS eingeschaltet, und im Speicherkondensator CST wird über den Schalt-TFT TS ein Bildsignal von der Datenleitung DL gespeichert. Wenn das Bildsignal an die Gateelektrode des Treiber-TFT TD geliefert wird, wird dieser eingeschaltet, und die LED E emittiert Licht. Die Leuchtstärke der LED E wird dadurch kontrolliert, dass der elektrische Strom durch dieselbe variiert wird, wobei der Speicherkondensator CST dazu dient, die Gatespannung am Treiber-TFT TD konstant zu halten, während der Schalt-TFT TS ausgeschaltet ist. Da z. B. der Treiber-TFT TD durch eine im Speicherkondensator CST gespeicherte Spannung selbst dann angesteuert werden kann, wenn der Schalt-TFT TS ausgeschaltet ist, kann der elektrische Strom weiterhin durch die LED E fließen, so dass diese Licht emittiert, bis ein nächstes Bildsignal empfangen wird. - Die
2 ist eine Draufsicht einer Pixel-Grundstruktur einer Aktivmatrix-OELD gemäß der einschlägigen Technik. In der2 ist eine Gateleitung37 entlang einer ersten Richtung angeordnet, und eine Datenleitung51 und eine Spannungsleitung41 sind entlang einer zweiten, die Gateleitung37 rechtwinklig schneidenden Richtung angeordnet, wobei die Spannungsleitung41 und die Datenleitung51 durch Schneiden der Gateleitung37 einen Pixelbereich P bilden, wobei nahe dem Schnittpunkt zwischen der Gateleitung37 und der Datenleitung51 ein Schalt-TFT TS ausgebildet ist. Außerdem befindet sich ein Treiber-TFT TD nahe der Schnittstelle zwischen einer Gateleitung37 und einer Spannungsleitung51 benachbart zum Schalt-TFT TS, und mit dem Treiber-TFT TD ist eine erste Elektrode58 der LED E verbunden. Über der Spannungsleitung41 ist ein Speicherkondensator CST angeordnet, der über eine als erste Speicherelektrode wirkende Kondensatorelektrode34 und einen als zweite Speicherelektrode wirkenden Abschnitt der Spannungsleitung PL verfügt. Obwohl es in der2 nicht dargestellt ist, sind auf der ersten Elektrode58 eine organische Elektrolumineszenzschicht und eine zweite Elektrode angeordnet. Demgemäß kann das Gebiet, in dem die erste Elektrode58 angeordnet ist, als organisches Elektrolumineszenzgebiet bezeichnet werden. - In der
2 verfügt der Schalt-TFT TS über eine erste Gateelektrode35 , die sich ausgehend von der Gateleitung37 erstreckt, und eine erste Halbleiterschicht31 , die mit der Kondensatorelektrode34 ausgebildet ist. Der Treiber-TFT TD verfügt über eine zweite Gateelektrode38 und eine zweite Halbleiterschicht32 , die mit der Kondensatorelektrode34 und der ersten Halbleiterschicht31 ausgebildet ist. - Die
3 ist eine Schnittansicht entlang einer Linie III-III in der2 , und sie zeigt einen Treiber-TFT TD, einen Speicherkondensator CST und eine LED E gemäß der einschlägigen Technik. In der3 ist eine Pufferschicht30 entlang einer gesamten Fläche eines Substrats1 ausgebildet, wobei sowohl der Treiber-TFT TD als auch der Speicherkondensator CST auf dieser Pufferschicht30 vorhanden sind. Auf dem Substrat1 ist eine LED E ausgebildet. Der Treiber-TFT TD verfügt über eine Halbleiterschicht32 , eine Gateelektrode38 , eine Sourceelektrode50 und eine Drainelektrode52 . Der Speicherkondensator CST verfügt über eine Kondensatorelektrode34 und eine Spannungsleitung41 mit eingefügtem Isolator40 , wobei die Kondensatorelektrode34 während eines Prozessschritts aus demselben Material wie die Halbleiterschicht32 hergestellt wird. Die Sourceelektrode50 des Treiber-TFT TD ist mit der Spannungsleitung41 verbunden, und seine Drainelektrode52 ist mit einer ersten Elektrode58 der LED E verbunden. - Außerdem sind eine organische Elektrolumineszenzschicht
64 und eine zweite Elektrode66 sequenziell auf der ersten Elektrode58 angebracht, wobei die erste Elektrode58 als Anode wirkt und die zweite Elektrode66 als Kathode wirkt, wobei beide aus einem undurchsichtigen Metallmaterial bestehen. Die erste Elektrode58 , die organische Elektrolumineszenzschicht64 und die zweite Elektrode66 bilden eine LED E. - Im OELD der
3 existieren mehrere Isolatoren, die zwischen den leitenden Schichtelementen angeordnet sind. Zum Beispiel ist die Pufferschicht30 , d. h. ein erster Isolator, zwischen das Substrat1 und die Halbleiterschicht32 eingefügt, und ein Gateisolator36 , d. h. ein zweiter Isolator, ist zwischen die Halbleiterschicht und die Gateelektrode38 eingefügt. Ferner ist ein dritter Isolator40 zwischen die Kondensatorelektrode34 und die Spannungsleitung41 eingefügt, ein vierter Isolator44 ist zwischen die Spannungsleitung41 und die Sourceelektrode50 eingefügt, ein fünfter Isolator54 ist zwischen die Drainelektrode52 und die erste Elektrode58 der LED E eingefügt, und ein sechster Isolator60 ist zwischen die erste Elektrode58 und die zweite Elek trode66 eingefügt. Außerdem verfügen der dritte bis sechste Isolator40 ,44 ,54 und60 über Kontaktlöcher, durch die die leitenden Schichtelemente elektrisch miteinander in Verbindung stehen. - Die
4A bis4I sind Schnittansichten zum Veranschaulichen eines Herstellprozesses für das Aktivmatrix-OELD der3 gemäß der einschlägigen Technik. Viele der in den4A bis4I dargestellten Muster werden durch Fotolithografieprozesse hergestellt, wozu das Auftragen eines Fotoresists (PR), ein Ausrichten, ein Belichten und ein Entwickeln unter Verwenden einer Maske gehören. - Gemäß der
4A werden, nachdem eine Pufferschicht30 entlang einer gesamten Fläche eines Substrats1 hergestellt wurde, eine erste und eine zweite Halbleiterschicht32 und34 aus polykristallinem Silicium auf derselben unter Verwendung eines ersten Maskenprozesses hergestellt. Die erste und die zweite Halbleiterschicht32 und34 verfügen über Inselform. - Gemäß der
4B werden ein Isolator aus Siliciumnitrid oder Siliciumoxid und ein leitendes Metallmaterial sequenziell auf der ersten Halbleiterschicht32 abgeschieden und dann unter Verwendung einer zweiten Maske strukturiert, um dadurch auf ihr sequenziell eine Gateisolierschicht36 und eine Gateelektrode38 herzustellen. Danach werden Fremdstoffe, wie p- oder n-Ionen, in freiliegende Abschnitte der ersten und der zweiten Halbleiterschicht32 und34 dotiert. Während des Dotierprozesses wirkt die Gateelektrode38 als Maske, so dass die erste Halbleiterschicht32 in einen aktiven Bereich32a , in den keine Fremdstoffe eindotiert sind, und einen Drain- und einen Sourcebereich32b bzw.32c , in die Fremdstoffe eindotiert sind, unterteilt wird. Ferner wird die zweite Halbleiterschicht34 nach dem vollständigen Dotieren der Fremdstoffe zu einer Kondensatorelektrode, und der Drain- und der Sourcebereich32b und32c liegen zu den beiden Seiten des aktiven Bereichs32a . - Gemäß der
4C wird entlang der gesamten Fläche der Pufferschicht30 ein erster Zwischenschichtisolator40 so hergestellt, dass er die Gateelektrode38 , den Drain- und den Sourcebereich32b und32c sowie die Kondensatorelektrode34 bedeckt. Als Nächstes wird eine Spannungsleitung41 aus Metall unter Verwendung eines dritten Maskenprozesses so auf dem ersten Zwischenschichtisolator40 hergestellt, dass sie die Kondensatorelektrode34 überlappt. Da die Spannungsleitung41 direkt über der Kondensatorelektrode34 hergestellt wird, bildet sie mit dieser und dem ersten Zwischenschichtisolator40 einen Speicherkondensator CST. - Gemäß der
4D wird ein zweiter Zwischenschichtisolator44 auf dem ersten Zwischenschichtisolator40 und der Spannungsleitung41 hergestellt. Dann werden ein erstes, ein zweites und ein drittes Kontaktloch46a ,46b und46c unter Verwendung eines vierten Maskenprozesses hergestellt, wobei das erste Kontaktloch46a den Drainbereich32b freilegt, das zweite Kontaktloch46b den Sourcebereich32c freilegt und das dritte Kontaktloch46c die Spannungsleitung41 freilegt. - Gemäß der
4E wird auf der zweiten Zwischenschichtisolatorschicht44 eine Metallschicht hergestellt und unter Verwendung eines fünften Maskenprozesses strukturiert, um dadurch eine Sourceelektrode50 und eine Drainelektrode52 auszubilden. Die Drainelektrode52 steht durch das erste Kontaktloch46a mit dem Drainbereich32b in Kontakt, und die Sourceelektrode50 steht durch das zweite Kontaktloch46b mit dem Sourcebereich32c in Kontakt. Ferner steht die Sourceelektrode50 durch das dritte Kontaktloch46c hindurch mit der Spannungsleitung41 in Kontakt. - Damit ist die Herstellung des Treiber-TFT TD mit der Halbleiterschicht
32 , der Gateelektrode38 , der Drainelektrode50 und der Sourceelektrode52 abgeschlossen. Darüber hinaus bildet ein der Spannungsleitung41 und der Kondensatorelektrode34 entsprechender Bereich den Speicherkondensator CST. obwohl es in der4E nicht dargestellt ist, allerdings in der3 , ist die Gateelektrode38 des Treiber-TFT TD mit dem Schalt-TFT TS verbunden, und die Spannungsleitung41 ist parallel zur Datenleitung51 angeordnet. - Gemäß der
4F wird eine erste Passivierungsschicht54 mit einem vierten Kontaktloch56 , das sich aus einem sechsten Maskenprozess ergibt, auf dem zweiten Zwischenschichtisolator44 hergestellt, während dabei die Source- und die Drainelektrode50 und52 bedeckt werden. Das vierte Kontaktloch56 legt einen Teil der Drainelektrode52 frei. - Gemäß der
4G wird auf der ersten Passivierungsschicht54 ein transparentes, leitendes Material abgeschieden. Dieses wird dann unter Verwendung eines siebten Maskenprozesses strukturiert, um dadurch eine erste Elektrode58 auszubilden, die durch das vierte Kontaktloch56 mit der Drainelektrode52 in Kontakt steht. - Gemäß der
4H wird auf der ersten Elektrode58 und dem freigelegten Teil der ersten Passivierungsschicht54 eine zweite Passivierungsschicht60 hergestellt. Dann wird die zweite Passivierungsschicht60 unter Verwendung eines achten Maskenprozesses strukturiert, um dadurch eine Öffnung62 zu bilden, die einen Teil der ersten Elektrode58 freilegt. Die zweite Passivierungsschicht60 schützt den Speicherkondensator CST gegen Feuchtigkeit und Teilchen, wie sie in der Luft vorhanden sein können. - Gemäß der
4I wird auf der zweiten Passivierungsschicht60 eine organische Elektrolumineszenzschicht64 so hergestellt, dass sie durch die Öffnung62 mit der ersten Elektrode58 in Kontakt steht. Dann wird auf der organischen Elektrolumineszenzschicht64 und dem freigelegten Teil der zweiten Passivierungsschicht60 eine zweite Elektrode66 so hergestellt, dass sie das Substrat1 völlig bedeckt. - Die zweite Elektrode
66 wird aus einem undurchsichtigen Metallmaterial hergestellt, und sie wirkt als Kathode, während die erste Elektrode58 aus einem transparenten, leitenden Material hergestellt wird und als Anode wirkt. Darüber hinaus sollte das Material der zweiten Elektrode66 eine kleine Arbeitsfunktion aufweisen, damit Elektronen leicht freigesetzt werden. Daher ist das OELD gemäß der4F als nach unten emittierendes OELD anzusehen, das Licht zum Substrat1 hin emittiert. - Die
5 ist eine Schnittansicht eines OELD gemäß der einschlägigen Technik. Gemäß der5 verfügen ein erstes und ein zweites Substrat70 und90 , die voneinander beabstandet sind und deren Innenseiten einander zugewandt sind, über eine Vielzahl von Unterpixelbereichen. Entlang der Innenseite des ersten Substrats70 ist eine Arrayschicht80 ausgebildet, die in jedem Unterpixelbereich über einen Treiber-TFT TD verfügt, und auf der Arrayschicht80 ist eine erste Elektrode72 ausgebildet, die innerhalb jedes Pixelbereichs mit dem Treiber-TFT TD verbunden ist. Als Nächstes sind auf der ersten Elektrode72 organische Elektrolumineszenz(EL)-schichten74 für Rot, Grün und Blau abwechselnd ausgebildet, und auf diesen organischen EL-Schichten74 ist eine zweite Elektrode76 ausgebildet. Demgemäß bilden die erste und die zweite Elektrode72 und76 und die dazwischen eingefügten organischen EL-Schichten74 eine organische EL-Diode E. Das in der5 dargestellte organische EL-Bauteil ist ein nach unten emittierendes OELD, bei dem Licht von der organischen EL-Schicht74 durch die erste Elektrode72 und aus dem ersten Substrat70 heraus emittiert wird. - Gemäß der
5 wird das zweite Substrat90 als Einschlusssubstrat verwendet, und es verfügt in einem inneren, zentralen Abschnitt über einen konkaven Abschnitt92 , der mit einem Feuchtigkeit absorbierenden Trocknungsmittel94 gefüllt ist, das Feuchtigkeit und Sauerstoff entfernt, um die organische EL-Diode E zu schützen. Außerdem ist die Innenseite des zweiten Substrats90 von der zweiten Elektrode76 beabstandet, wobei das erste und das zweite Substrat70 und90 zur Einkapselung an ihrem Umfang mit einem Dichtungsmittel85 miteinander verbunden sind. - In OELDs gemäß der einschlägigen Technik sind ein TFT-Arrayteil und eine organische Elektrolumineszenz(EL)diode auf demselben Substrat (d. h. einem ersten Substrat) ausgebildet, und ein zusätzliches, zweites Substrat ist zur Einkapselung am ersten Substrat angebracht. Wenn jedoch der TFT-Arrayteil und die organische EL-Diode auf diese Weise auf einem Substrat hergestellt werden, ist die Herstellausbeute des OELD durch Multiplikation der einzelnen Ausbeuten für die TFTs und die EL-Dioden bestimmt. Da die Ausbeute für organische EL-Dioden relativ niedrig ist, wird die Herstellausbeute für ein OELD insgesamt durch diejenige für die organischen EL-Dioden begrenzt. Selbst wenn z. B. die TFTs korrekt hergestellt werden, kann ein OELD unter Verwendung eines Dünnfilms von ungefähr 100 nm (1000 Å) Dicke wegen Defekten in der organischen Elektrolumineszenzschicht als fehlerhaft beurteilt werden. Dies führt zu Materialverlust und erhöhten Herstellkosten.
- Im Allgemeinen werden OELDs in solche von nach oben und von nach unten emittierendem Typ, entsprechend der Emissions richtung von Licht, das zum Anzeigen von Bildern verwendet wird, eingeteilt. Nach unten emittierende OELDs zeigen den Vorteil einer hohen Einkapselungsstabilität und einer hohen Prozessflexibilität. Jedoch sind sie als Bauteile hoher Auflösung ineffektiv, da die Abscheidung von auf dem Substrat ausgebildeten Dünnschichttransistoren und Speicherkondensatoren zu schlechten Öffnungsverhältnissen führt. Im Gegensatz dazu zeigen nach oben emittierende OELDs eine höhere Lebensdauer, da sie über ein einfacheres Schaltungsdesign verfügen, das zu hohen Öffnungsverhältnissen führt. Jedoch ist bei nach oben emittierenden OELDs die Kathode im Allgemeinen auf einer organischen Elektrolumineszenzschicht hergestellt. Im Ergebnis sind das Transmissionsvermögen und die optische Effizienz eines nach oben emittierenden OELDs verringert, da nur eine begrenzte Anzahl von Materialien für die Kathode ausgewählt werden kann. Wenn auf der Kathode eine dünne Passivierungsschicht hergestellt wird, um eine Verringerung der Lichttransmission zu verhindern, gelingt es dieser unter Umständen nicht, das Eindringen von Außenluft in die organische Elektrolumineszenzschicht zu verhindern.
- Bei den oben angegebenen Prozessen zum Herstellen eines OELD sind eine Anzahl von Dünnfilmabscheidungen und eine Anzahl von Fotolithografieprozessen unter Verwendung mehrerer Masken erforderlich. Wiederholte Bearbeitungsschritte erhöhen den Umfang des Maskenprozesses. Da zu Fotolithografieprozessen ein Spülprozess, ein Fotoresist-Abscheideprozess, ein Belichtungsprozess, ein Entwicklungsprozess und ein Ätzprozess gehören, können die Herstellzeit und die Herstellkosten verringert werden, wenn nur ein einzelner Maskenprozess weggelassen wird. Das unter Bezugnahme auf die
4A bis4I beschriebene OELD-Herstellverfahren benötigt jedoch acht Masken, was zu verringerter Herstellausbeute und erhöhten Herstellkosten führt. Darüber hinaus werden im Herstellprozess umso mehr Fehler erzeugt, je mehr Masken ein OELD er fordert. - Ausserdem zeigt das Aktivmatrix-OLED gemäss der einschlägigen Technik eine verringerte Leuchtfläche und ein verringertes Öffnungsverhältnis, da die TFTs und die Speicherkondensatoren innerhalb der Lichtemissionsrichtung liegen. Um diese Probleme zu überwinden, sollte die Stromdichte erhöht werden, um für erhöhte Leuchtstärke des Bauteils zu sorgen, wodurch jedoch die Lebensdauer des OELDs abnimmt.
-
EP 1 178 709 A1 beschreibt ein nach unten emittierendes organisches Elektrolumineszenzdisplay, wobei eine Gateleitung und eine Spannungsversorgungsleitung in unterschiedlichen Schritten hergestellt werden. - Der Erfindung liegt die Aufgabe zugrunde, ein Aktivmatrix-OELD und ein Verfahren zu dessen Herstellung mit verbesserter Herstellausbeute und verringerten Herstellkosten zu schaffen.
- Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst.
- Erfindungsgemässe OELDs verfügen über hohe Auflösung, hohe Öffnungsverhältnisse und eine lange Lebensdauer.
- Gemäss einer bevorzugten Ausführungsform sind erfindungsgemässe OELDs solche vom Doppeltafeltyp mit zwei Substraten aufgebaut, wobei sich auf dem einen ein TFT-Array und auf dem anderen ein Array organischer Elektrolumineszenzdioden befindet.
- Die Erfindung wird nachfolgend anhand von durch Figuren veranschaulichten Ausführungsformen näher erläutert.
-
1 ist ein Ersatzschaltbild einer Pixel-Grundstruktur eines Aktivmatrix-OLED gemäss der einschlägigen Technik; -
2 ist eine Draufsicht der Pixel-Grundstruktur gemäss der1 ; -
3 ist eine Schnittansicht entlang einer Linie III-III in der2 , die einen Treiber-TFT TD, einen Speicherkondensator CST und eine LED E beim OELD gemäß der1 zeigt; -
4A bis4I sind Schnittansichten zum Veranschaulichen eines Herstellprozesses für das OELD der1 ; -
5 ist eine Schnittansicht eines OELD gemäß einer anderen einschlägigen Technik; -
6 ist eine Schnittansicht eines beispielhaften erfindungsgemäßen Doppeltafel-OELD; -
7 ist eine Draufsicht einer beispielhaften Pixel-Grundstruktur einer unteren Tafel eines erfindungsgemäßen Doppeltafel-Aktivmatrix-OELD; -
8A bis8F sind Schnittansichten entlang einer Linie VIII-VIII in der7 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD; -
9A bis9F sind Schnittansichten entlang einer Linie IX-IX in der7 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD; -
10A bis10F sind Schnittansichten entlang einer Linie X-X in der7 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD; -
11A bis11F sind Schnittansichten entlang einer Linie XI-XI in der7 zum Veranschaulichen von Herstellprozes sen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD; -
12 ist eine Draufsicht einer anderen beispielhaften Grund-Pixelstruktur einer unteren Tafel eines erfindungsgemäßen Doppeltafel-Aktivmatrix-OELD; -
13A bis13E sind Schnittansichten entlang einer Linie XIII-XIII in der12 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD; -
14A bis14E sind Schnittansichten entlang einer Linie XIV-XIV in der12 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD; -
15A bis15E sind Schnittansichten entlang einer Linie XV-XV in der12 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD; -
16A bis16E sind Schnittansichten entlang einer Linie XVI-XVI in der12 zum Veranschaulichen von Herstellprozessen für eine untere Tafel eines Doppeltafel-Aktivmatrix-OELD; -
17A bis17D sind Schnittansichten zum Veranschaulichen eines beispielhaften Herstellprozesses für einen TFT unter Verwendung eines erfindungsgemäßen Beugungsbelichtungsverfahrens. - Gemäß der
6 verfügen bei einer Ausführungsform eines erfindungsgemäßen Doppeltafel-Aktivmatrix-OELD ein erstes und ein zweites Substrat110 und150 , die voneinander beab standet sind und deren Innenseiten einander zugewandt sind, über eine Vielzahl von Unterpixelbereichen. Auf der Innenseite des ersten Substrats110 ist eine Arrayschicht140 mit einem Treiber-TFT TD innerhalb jedes Unterpixelbereichs ausgebildet, und auf dieser ist ein Verbindungsmuster142 ausgebildet, das den jeweiligen Treiber-TFT TD in jedem Unterpixelbereich anschließt. Das Verbindungsmuster142 kann aus einem leitenden Material bestehen, oder es kann über eine Mehrschichtstruktur mit einem isolierenden Material mit einer oder mehreren Schichten aus leitendem Material, mit ausreichender Dicke für den Anschluss, bestehen. Zum Verbinden des Verbindungsmusters142 und des Treiber-TFT TD kann eine zusätzliche Anschlusselektrode verwendet werden. Der Treiber-TFT TD verfügt über eine Gateelektrode112 , eine aktive Schicht114 sowie eine Source- und eine Drainelektrode116 und118 , wobei das Verbindungsmuster142 mit der Drainelektrode118 verbunden ist. - Außerdem ist auf der Innenseite des zweiten Substrats
150 eine erste Elektrode152 ausgebildet, und innerhalb jedes auf der ersten Elektrode152 ausgebildeten Unterpixelbereichs ist eine organische Elektrolumineszenz(EL)schicht160 mit organischen Emissionsschichten156a ,156b und156c für Rot, Grün bzw. Blau abwechselnd angeordnet. Auf der organischen EL-Schicht160 innerhalb jedes Unterpixelbereichs P ist eine zweite Elektrode162 ausgebildet, wobei die organische EL-Schicht160 als Einzelschichtstruktur oder Mehrschichtstruktur ausgebildet sein kann. Im Fall einer Mehrschichtstruktur kann die organische EL-Schicht160 über eine erste Ladungsträger-Transportschicht154 auf der ersten Elektrode152 , eine der Emissionsschichten156a ,156b und156c für Rot, Grün bzw. Blau auf derselben und eine zweite Ladungsträger-Transportschicht168 auf diesen verfügen. Wenn z. B. die erste und die zweite Elektrode152 und162 als Anode bzw. Kathode wirken, entspricht die erste Ladungsträ ger-Transportschicht154 einer Löcherinjektionsschicht und einer Löchertransportschicht, und die zweite Ladungsträger-Transportschicht158 entspricht einer Elektroneninjektionsschicht und einer Elektronentransportschicht. Die erste und die zweite Elektrode152 und162 sowie die dazwischen eingefügte organische EL-Schicht160 bilden eine organische EL-Diode E. - Gemäß der
6 sind das erste und das zweite Substrat110 und150 entlang ihrem Rand mit einem Dichtungsmittel170 aneinander befestigt. Demgemäß steht die Oberseite des Verbindungsmusters142 mit der Unterseite der zweiten Elektrode162 in Kontakt, und der Strom durch den Treiber-TFT TD fließt durch das Verbindungsmuster142 zur zweiten Elektrode162 . - Ein erfindungsgemäßes OELD ist vorzugsweise vom Doppeltafeltyp, wobei die Arrayschicht
140 und die organischen EL-Dioden E auf jeweils eigenen Substraten ausgebildet sind und das Verbindungsmuster142 die Arrayschicht140 mit den organischen EL-Dioden E elektrisch verbindet. Da das erfindungsgemäße Doppeltafel-Aktivmatrix-OELD ein solches ist, das nach oben emittiert, können die TFTs auf einfache Weise konzipiert werden, während gleichzeitig hohe Auflösung und ein hohes Öffnungsverhältnis erzielt werden. - Gemäß der
7 verfügt die Ausführungsform eines Doppeltafel-Aktivmatrix-OELD über TFTs vom invertierten Stapeltyp. Eine Gateleitung212 ist entlang einer ersten Richtung angeordnet, und eine Datenleitung236 und eine Spannungsleitung213 , die voneinander beabstandet sind, sind entlang einer zweiten Richtung angeordnet, die die Gateleitung212 rechtwinklig schneidet, wobei zwischen der Gateleitung212 und der Datenleitung236 und der Spannungsversorgungsleitung213 , die voneinander beabstandet sind, ein Pixelbereich P gebildet ist. Benachbart zur Schnittstelle zwischen der Gateleitung212 und der Datenleitung236 ist ein Schalt-TFT TS angeordnet, der über Folgendes verfügt: eine Schalt-Gateelektrode214 , die sich ausgehend von der Gateleitung212 erstreckt; eine Schalt-Source-Elektrode226 , die sich ausgehend von der Datenleitung236 erstreckt, eine Schalt-Drainelektrode230 , die von der Schalt-Sourceelektrode226 beabstandet ist, und eine Schalt-Halbleiterschicht222 mit Inselform über der Schalt-Gateelektrode214 . - Die Spannungsversorgungsleitung
213 und die Gateleitung212 können im selben Prozessschritt hergestellt werden. Ferner ist über der Spannungsversorgungsleitung213 eine Kondensatorelektrode234 ausgebildet, die sich rechtwinklig ausgehend von der Drainelektrode230 erstreckt. Demgemäß bildet die Kondensatorelektrode234 innerhalb eines Abschnitts der Spannungsversorgungsleitung213 , der mit der Kondensatorelektrode234 überlappt, einen Speicherkondensator CST. - Mit dem Schalt-TFT TS und der Spannungsversorgungsleitung
213 ist ein Treiber-TFT TD verbunden. Der Treiber-TFT TD verfügt über eine Treiber-Gateelektrode216 , eine Treiber-Sourceelektrode228 , eine Treiber-Drainelektrode232 und eine Treiber-Halbleiterschicht224 . Die Treiber-Gateelektrode216 ist mit der Schalt-Drainelektrode230 verbunden, und sie wird im selben Herstellschritt aus demselben Material wie die Gateleitung212 hergestellt. Die Treiber-Sourceelektrode228 und die Treiber-Drainelektrode232 überlappen mit Seitenabschnitten der Treiber-Gateelektrode216 , und sie können aus demselben Material wie die Datenleitung236 bestehen. Die Treiber-Halbleiterschicht224 kann über Inselform verfügen, und sie ist über der Treiber-Gateelektrode216 zwischen der Treiber-Sourceelektrode228 und der Treiber-Drainelektrode232 angeordnet. - Gemäß der
7 ist eine Spannungselektrode278 mit Inselform über ein Source-Kontaktloch216 bzw. ein Spannungs-Kontaktloch251 mit der Treiber-Sourceelektrode228 und der Spannungsversorgungsleitung213 verbunden. Innerhalb des Pixelbereichs P ist eine Verbindungselektrode276 ausgebildet, die den Treiber-TFT TD des unteren Substrats mit der organischen EL-Diode des oberen Substrats verbindet, und sie ist mit der Treiber-Drainelektrode232 verbunden. Die Verbindungselektrode276 und die Spannungselektrode278 werden gemeinsam während desselben Herstellschritts unter Verwendung desselben Materials (derselben Materialien) hergestellt. Zwar ist es in der7 nicht dargestellt (aber in der8F ), jedoch kann die Verbindungselektrode176 über ein unteres Verbindungsmuster mit Säulenform aus einem isolierenden Material verfügen. - In Endabschnitten der Datenleitung
236 , der Gateleitung212 und der Spannungsversorgungsleitung213 sind ein Datenkontaktfleck238 , ein Gatekontaktfleck218 bzw. ein Spannungskontaktfleck219 ausgebildet. Ferner ist ein Datenkontaktfleck-Anschluss280 so angeordnet, dass er den Datenkontaktfleck238 überlappt, ein Gatekontaktfleck-Anschluss282 ist so angeordnet, dass er den Gatekontaktfleck218 überlappt, und ein Spannungskontaktfleck-Anschluss284 ist so angeordnet, dass er den Spannungskontaktfleck219 überlappt. Der Datenkontaktfleck280 , der Gatekontaktfleck282 und der Spannungskontaktfleck284 können im selben Prozessschritt unter Verwendung desselben Materials (derselben Materialien) gemeinsam mit der Verbindungselektrode276 hergestellt werden. Da die Spannungsversorgungsleitung213 mit der Gateleitung212 hergestellt werden kann, können eine erste Kopplungselektrode283a und zweite Kopplungselektroden283b über die Gateleitung212 hinweg nahe derselben ausgebildet werden, um einen elektrischen Kurzschluss zwischen der Gateleitung212 und der Spannungsversorgungsleitung213 zu verhin dern. Die erste Kopplungselektrode283a kann so ausgebildet sein, dass sie die Gateleitung212 schneidet, und sie kann während desselben Prozessschritts aus demselben Material wie die Datenleitung236 hergestellt werden. Die zweiten Kopplungselektroden283b können unter Verwendung desselben Materials gemeinsam mit der Verbindungselektrode276 hergestellt werden, und sie können so hergestellt werden, dass sie die erste Kopplungselektrode283a mit der Spannungsversorgungsleitung213 verbinden. Demgemäß können die Spannungsversorgungsleitungen213 entlang einer vertikalen Richtung benachbarter Pixelbereiche P elektrisch über die ersten und zweiten Kopplungselektroden283a und283b verbunden werden. - In der
7 sind der Datenkontaktfleck238 und der Spannungskontaktfleck219 , da sie verschiedene Signale führen, einander gegenüberstehend ausgebildet. Dabei kann z. B., wenn der Datenkontaktfleck238 am oberen Ende der Datenleitung236 ausgebildet wird, der Spannungskontaktfleck219 am unteren Ende der Spannungsversorgungsleitung213 ausgebildet sein. - Nun wird unter Bezugnahme auf die
8A –8F ,9A –9F ,10A –10F und11A –11F ein Herstellprozess zum Herstellen einer unteren Tafel des OELD der7 beispielhaft erläutert. - Gemäß den
8A ,9A ,10A und11A wird eine erste Metallschicht auf einem Substrat210 hergestellt, und diese wird dann strukturiert, um eine Gateelektrode216 , einen Gatekontaktfleck218 und einen Spannungskontaktfleck219 auszubilden. In diesen Figuren ist es nicht dargestellt, jedoch in der7 , dass die Gateleitung212 und die Spannungsversorgungsleitung213 auf dem Substrat210 auch nach dem Strukturieren der ersten Metallschicht hergestellt werden können. Gemäß der Erfindung weist die erste Metallschicht einen niedrigen spezifischen Widerstand auf, so dass sie z. B. aus Aluminium (Al) besteht. - In den
8A ,9A ,10A und11A ist es nicht dargestellt, jedoch können beim Strukturieren der ersten Metallschicht eine Maske und ein fotoempfindlicher Fotoresist verwendet werden. Nach dem Herstellen der ersten Metallschicht auf dem Substrat210 wird eine Fotoresistschicht auf dieser hergestellt. Dann wird eine Maske über dem Fotoresist angeordnet, und unter Verwendung der Maske wird ein Belichtungsschritt ausgeführt. Nach dem Entwickeln des Fotoresists und dem Ätzen der ersten Metallschicht sind die Gateelektrode216 , der Gatekontaktfleck218 , der Spannungskontaktfleck219 , die Gateleitung212 und die Spannungsversorgungsleitung213 ausgebildet. - Gemäß den
8B ,9B ,10B und11B werden eine erste Isolierschicht220 , eine undotierte Schicht aus amorphem Silicium (a-Si), eine dotierte Schicht aus amorphem Silicium (n+-a-Si) sequenziell so auf dem Substrat210 hergestellt, dass das strukturierte Metall abgedeckt wird, d. h. die Gateelektrode216 , der Gatekontaktfleck218 und der Spannungskontaktfleck219 . Die erste Isolierschicht220 kann als Gateisolator zum elektrischen Isolieren und Schützen der Gateelektrode216 , des Gatekontaktflecks218 , des Spannungskontaktflecks219 sowie der Gateleitung und der Spannungsversorgungsleitung213 , die darunter liegen, dienen. Dann werden die undotierte und die dotierte Schicht aus amorphem Silicium gleichzeitig unter Verwendung eines zweiten Maskenprozesses strukturiert, um auf der Gateelektrode216 eine Halbleiterschicht224 herzustellen, die über eine aktive Schicht224a aus undotiertem amorphem Silicium und einer Ohmschen Kontaktschicht224b aus dotiertem amorphem Silicium besteht. Außerdem enthält die erste Isolierschicht220 ein anorganisches Material, das z. B. aus der aus Siliciumnitrid (SiNX) und Siliciumoxid (SiO2) bestehenden Gruppe ausgewählt ist. - Gemäß den
8C ,9C ,10C und11C wird auf der ersten Isolierschicht220 eine zweite Metallschicht hergestellt und dann unter Verwendung eines dritten Maskenprozesses strukturiert, um einen Datenkontaktfleck238 , eine Sourceelektrode228 und eine Drainelektrode232 auszubilden. Die Source- und die Drainelektrode228 und232 werden so hergestellt, dass sie mit der Ohmschen Kontaktschicht224b in Kontakt stehen, und sie sind über die Gateelektrode216 hinweg voneinander beabstandet. Außerdem kann die Datenleitung236 (in der7 ) während der Herstellung der Source- und der Drainelektrode228 und232 hergestellt werden. Als Nächstes wird der Datenkontaktfleck238 innerhalb des Datenkontaktfleck-Bereichs so angebracht, dass er elektrisch mit der Datenleitung in Kontakt steht. Wie bereits beschrieben, kann der Datenkontaktfleck238 an demjenigen Ende der Datenleitung angebracht werden, das in der Richtung entgegengesetzt zum Spannungskontaktfleck219 liegt. Die zweite Metallschicht verfügt über ein metallisches Material mit hoher chemischer Beständigkeit wie Molybdän (Mo), Titan (Ti), Chrom (Cr) und Wolfram (W). - Nach dem Herstellen der Source- und der Drainelektrode
228 und232 wird ein Teil der Ohmschen Kontaktschicht224b , der zwischen diesen Elektroden freiliegt, unter Verwendung derselben als Maske entfernt. Demgemäß kann ein Teil der aktiven Schicht224a freigelegt werden, um daraus zwischen der Source- und der Drainelektrode228 und232 einen Kanal ch zu bilden. Demgemäß wird ein Treiber-TFT TD gebildet, der über die Gateelektrode216 , die Halbleiterschicht224 , die Sourceelektrode228 und die Drainelektrode232 verfügt. - Gemäß den
8D ,9D ,10D und11D wird auf der ersten Iso lierschicht220 eine zweite Isolierschicht256 so hergestellt, dass sie den Treiber-TFT TD und den Datenkontaktfleck238 bedeckt und mit dem Gatekontaktfleck218 und dem Spannungskontaktfleck219 überlappt. Dann wird die zweite Isolierschicht256 unter Verwendung eines vierten Maskenprozesses strukturiert, um dadurch ein Source-Kontaktloch246 , ein Drain-Kontaktloch248 , ein Datenkontaktfleck-Kontaktloch250 , ein Gatekontaktfleck-Kontaktloch252 und ein Spannungskontaktfleck-Kontaktloch254 zu bilden. Wenn das Gatekontaktfleck-Kontaktloch252 und das Spannungskontaktfleck-Kontaktloch254 ausgebildet werden, kann auch die darunter liegende erste Isolierschicht220 strukturiert werden, wodurch das Gatekontaktfleck-Kontaktloch252 und das Spannungskontaktfleck-Kontaktloch254 sowohl die erste als auch die zweite Isolierschicht220 und256 durchdringen. So entspricht das Source-Kontaktloch246 der Sourceelektrode228 , das Drain-Kontaktloch248 entspricht der Drainelektrode232 , das Datenkontaktfleck-Kontaktloch250 entspricht dem Datenkontaktfleck238 , das Gatekontaktfleck-Kontaktloch252 entspricht dem Gatekontaktfleck218 und das Spannungskontaktfleck-Kontaktloch254 entspricht dem Spannungskontaktfleck219 . Die zweite Isolierschicht256 besteht aus einem organischen Material oder einem anorganischen Material, oder sie kann eine Mehrschichtstruktur aufweisen. Jedoch ist der mit dem Treiber-TFT TD in Kontakt stehende Isolator vorzugsweise in anorganisches Material wie Siliciumnitrid (SiNX) oder Siliciumoxid (SiO2). - Gemäß den
8E ,9E ,10E und11E wird auf der zweiten Isolierschicht256 innerhalb des Pixelbereichs P ein Verbindungsmuster274 mit Säulenform ausgebildet, das dadurch hergestellt wird, dass ein organisches Isoliermaterial unter Verwendung einer fünften Maske strukturiert wird, und dieses Muster kann der Position der zweiten Elektrode der organischen EL-Diode entsprechen. Das Verbindungsmuster254 kann über eine Höhe verfügen, die größer als eine entsprechende Höhe des Treiber-TFT TD ist. - Gemäß den
8F ,9F ,10F und11F wird auf der zweiten Isolierschicht256 eine dritte Metallschicht so hergestellt, dass sie das Verbindungsmuster274 bedeckt, und sie wird dann unter Verwendung eines sechsten Maskenprozesses strukturiert, um dadurch eine Verbindungselektrode256 , eine Spannungselektrode278 , einen Datenkontaktfleck-Anschluss280 , einen Gatekontaktfleck-Anschluss282 und einen Spannungskontaktfleck-Anschluss284 auszubilden. Die Verbindungselektrode276 kann das Verbindungsmuster274 innerhalb des Pixelbereichs überlappen, und sie steht über das Drain-Kontaktloch284 mit der Drainelektrode232 in Kontakt. Die Spannungselektrode278 steht durch das Source-Kontaktloch246 mit der Sourceelektrode228 in Kontakt, und sie verbindet diese elektrisch mit der Spannungsversorgungsleitung213 , wie es in der7 dargestellt ist. Außerdem steht der Datenkontaktfleck-Anschluss280 durch das Datenkontaktfleck-Kontaktloch250 hindurch mit dem Datenkontaktfleck238 in Kontakt, der Gatekontaktfleck-Anschluss282 steht durch das Gatekontaktfleck-Kontaktloch252 hindurch mit dem Gatekontaktfleck218 in Kontakt, und der Spannungskontaktfleck-Anschluss284 steht durch das Spannungskontaktfleck-Kontaktloch254 hindurch mit dem Spannungskontaktfleck219 in Kontakt. - Das in der
12 dargestellte Aktivmatrix-OELD verfügt über TFTs vom invertierten Stapeltyp, wobei eine Gateleitung312 in einer ersten Richtung angeordnet ist und eine Datenleitung336 und eine Spannungsversorgungsleitung313 , die voneinander beabstandet sind, entlang einer zweiten Richtung, die die Gateleitung312 rechtwinklig schneidet, angeordnet sind. Demgemäß ist zwischen der Gateleitung312 und der Datenleitung336 und der Spannungsversorgungsleitung313 , die voneinander beabstandet sind, ein Pixelbereich P gebildet. Außerdem ist angrenzend an die Schnittstelle zwischen der Gateleitung312 und der Datenleitung336 ein Schalt-TFT TS angeordnet, der über Folgendes verfügt: eine Schalt-Gateelektrode314 , die sich ausgehend von der Gateleitung312 erstreckt, eine Schalt-Sourceelektrode326 , die sich ausgehend von der Datenleitung336 erstreckt, eine Schalt-Drainelektrode330 , die sich beabstandet von der Schalt-Sourceelektrode326 erstreckt, und eine Schalt-Halbleiterschicht322 , die über der Schalt-Gateelektrode314 angeordnet ist. Abweichend von der unteren Tafel der7 erstreckt sich die Halbleiterschicht322 in der12 unterhalb der Source- und der Drainelektrode326 und330 . - Bei der Struktur der
12 kann die Spannungsversorgungsleitung313 während desselben Prozessschritts unter Verwendung desselben Materials gemeinsam mit der Gateleitung312 hergestellt werden. Ferner erstreckt sich eine Kondensatorelektrode334 rechtwinklig ausgehend von der Drainelektrode330 , und sie ist über der Spannungsversorgungsleitung313 angeordnet. Demgemäß bildet die Kondensatorelektrode334 mit einem mit ihr überlappenden Abschnitt der Spannungsversorgungsleitung313 einen Speicherkondensator CST. Außerdem erstreckt sich ausgehend von der Halbleiterschicht322 ein Halbleitermuster321 , das unter der Kondensatorelektrode334 ausgebildet ist, wobei das Halbleitermuster321 und die Kondensatorelektrode334 während desselben Strukturierprozesses hergestellt werden können, so dass sie dasselbe Muster zeigen. Ferner ist das Halbleitermuster321 unter der Datenleitung336 angeordnet, und es verfügt über dasselbe Muster wie diese. - In der
12 ist ein Treiber-TFT TD mit dem Schalt-TFT TS und der Spannungsversorgungsleitung313 verbunden, und er verfügt über eine Treiber-Gateelektrode316 , eine Treiber- Sourceelektrode328 , eine Treiber-Drainelektrode332 und eine Treiber-Halbleiterschicht324 . Die Treiber-Gateelektrode316 ist mit der Schalt-Drainelektrode330 verbunden, und sie kann im selben Herstellschritt aus demselben Material gemeinsam mit der Gateleitung312 hergestellt werden. Die Treiber-Sourceelektrode328 und die Treiber-Drainelektrode332 überlappen mit Seitenabschnitten der Treiber-Gateelektrode316 , und sie können aus demselben Material wie die Datenleitung336 hergestellt werden. Da die Treiber-Sourceelektrode328 und die Treiber-Drainelektrode332 während desselben Herstellschritts wie die Datenleitung336 hergestellt werden können, kann die Treiber-Halbleiterschicht324 nicht nur über der Treiber-Gateelektrode316 sondern auch unter der Source- und der Drainelektrode328 und332 angeordnet werden. - Gemäß der
12 ist eine Spannungselektrode378 mit Inselform mit der Treiber-Sourceelektrode328 und der Spannungsversorgungsleitung313 über ein Source-Kontaktloch346 bzw. ein Spannungs-Kontaktloch351 verbunden. Außerdem ist innerhalb des Pixelbereichs P eine Verbindungselektrode276 , die den Treiber-TFT TD des unteren Substrats mit der organischen EL-Diode des oberen Substrats verbindet, ausgebildet, und sie ist mit der Treiber-Drainelektrode332 verbunden. Die Verbindungselektrode376 und die Spannungselektrode378 können während desselben Herstellschritts unter Verwendung desselben Materials gemeinsam hergestellt werden. In der12 ist es nicht dargestellt, jedoch in der13F , dass die Verbindungselektrode376 über ein unten liegendes Verbindungsmuster verfügen kann, das über Säulenform verfügt und aus einem isolierenden Material besteht. - Gemäß der Erfindung wirkt ein Teil der Spannungsversorgungsleitung
313 als erste Kondensatorelektrode für den Speicherkondensator CST, und dieser verfügt auch über die Kondensa torelektrode334 , die sich ausgehend von der Schalt-Drainelektrode330 erstreckt, um als zweite Elektrode zu wirken. Genauer gesagt, bildet ein Gebiet, in dem die Kondensatorelektrode334 mit der Spannungsversorgungsleitung313 überlappt, den Speicherkondensator CST. - Gemäß der
12 werden ein Datenkontaktfleck338 , ein Gatekontaktfleck318 und ein Spannungskontaktfleck319 an den Enden der Datenleitung336 , der Gateleitung312 bzw. der Spannungsversorgungsleitung313 ausgebildet. Ferner wird ein Datenkontaktfleck-Anschluss380 so angeordnet, dass er den Datenkontaktfleck338 überlappt, ein Gatekontaktfleck-Anschluss382 wird so angeordnet, dass er den Gatekontaktfleck318 überlappt, und ein Spannungskontaktfleck-Anschluss384 wird so angeordnet, dass er den Spannungskontaktfleck319 überlappt. Der Datenkontaktfleck-, der Gatekontaktfleck- und der Spannungskontaktfleck-Anschluss380 ,382 und384 können während desselben Prozessschritts unter Verwendung desselben Materials gemeinsam mit der Verbindungselektrode376 ausgebildet werden. Außerdem kann der Datenkontaktfleck338 im selben Prozessschritt gemeinsam mit der Datenleitung336 hergestellt werden, wodurch das Halbleitermuster331 auch unter dem Datenkontaktfleck338 mit demselben Muster ausgebildet werden kann. - Indessen können, da die Spannungsversorgungsleitung
313 gemeinsam mit der Gateleitung312 hergestellt werden kann, eine erste Kopplungselektrode383a und zweite Kopplungselektroden383b über die Gateleitung312 hinweg in deren Nähe ausgebildet werden, um einen elektrischen Kurzschluss zwischen der Gateleitung312 und der Spannungsversorgungsleitung313 zu verhindern. Die erste Kopplungselektrode383a kann so ausgebildet werden, dass sie die Gateleitung312 schneidet, und sie kann im selben Prozessschritt aus demselben Material wie die Datenleitung336 hergestellt werden, wodurch das Halbleitermuster321 auch unter der ersten Kopplungselektrode383a ausgebildet werden kann. Die zweiten Kopplungselektroden383b können unter Verwendung desselben Materials gemeinsam mit der Verbindungselektrode376 ausgebildet werden, und sie können so hergestellt werden, dass sie die erste Kopplungselektrode383a mit der Spannungsversorgungsleitung313 verbinden. So kann die Spannungsversorgungsleitung313 entlang einer vertikalen Richtung benachbarter Pixelbereiche P elektrisch mittels der ersten und zweiten Kopplungselektroden383a und383b durchgehend angeschlossen werden. - Gemäß der
12 kann der Datenkontaktfleck338 an einem Ende entgegengesetzt zum Spannungskontaktfleck319 ausgebildet werden, da diese Kontaktflecke verschiedene Signale an die Datenleitung336 bzw. die Spannungsversorgungsleitung313 liefern. Wenn z. B. der Datenkontaktfleck338 am oberen Ende der Datenleitung336 ausgebildet ist, wird der Spannungskontaktfleck319 vorzugsweise am unteren Ende der Spannungsversorgungsleitung313 ausgebildet. - Nun wird unter Bezugnahme auf die
13A –13F ,14A –14F ,15A –15F und16A –16F ein Herstellprozess für eine untere Tafel des OELD gemäß der12 beispielhaft erläutert. - Gemäß den
13A ,14A ,15A und16A wird eine erste Metallschicht auf einem Substrat310 hergestellt und dann strukturiert, um eine Gateelektrode316 , einen Gatekontaktfleck318 und einen Spannungskontaktfleck319 auszubilden. In diesen Figuren ist es nicht dargestellt, jedoch in der12 , dass die Gateleitung312 und die Spannungsversorgungsleitung313 nach dem Strukturieren der ersten Metallschicht auch auf dem Substrat310 hergestellt werden können. Gemäß der Erfindung verfügt die erste Metallschicht über einen niedrigen spezifischen Widerstand, so dass sie z. B. aus Aluminium (Al) hergestellt wird. - In den
13A ,14A ,15A und16A ist es nicht dargestellt, jedoch können beim Strukturieren der ersten Metallschicht eine Maske und ein fotoempfindlicher Fotoresist verwendet werden. Nach dem Herstellen der ersten Metallschicht auf dem Substrat310 wird auf dieser eine fotoempfindliche Fotoresistschicht hergestellt. Danach wird die Maske über dem Fotoresist angebracht, und es wird durch sie hindurch belichtet. Nach dem Entwickeln des Fotoresists und dem Ätzen der ersten Metallschicht sind die Gateelektrode316 , der Gatekontaktfleck318 , der Spannungskontaktfleck319 , die Gateleitung312 und die Spannungsversorgungsleitung313 ausgebildet. - Gemäß den
13B ,14B ,15B und16B werden eine erste Isolierschicht220 , eine undotierte Schicht aus amorphem Silicium (a-Si), eine dotierte Schicht aus amorphem Silicium (n+-a-Si) und eine zweite Metallschicht sequenziell so auf dem Substrat310 hergestellt, dass sie das strukturierte Metall, d. h. die Gateelektrode316 , den Gatekontaktfleck318 und den Spannungskontaktfleck319 bedecken. Die erste Isolierschicht320 kann als Gateisolator wirken, der die darunter liegende Gateelektrode316 , den Gatekontaktfleck318 , den Spannungskontaktfleck319 sowie die Gateleitung und die Spannungsversorgungsleitung313 elektrisch isoliert und schützt. - Dann werden die Schichten aus dotiertem und undotiertem amorphem Silicium sowie die zweite Metallschicht gleichzeitig unter Verwendung eines zweiten Maskenprozesses strukturiert, um auf der Gateelektrode
316 eine Halbleiterschicht324 auszubilden, eine Source- und eine Drainelektrode328 und332 auf dieser auszubilden sowie einen Datenkontaktfleck338 auszubilden. Ferner wird eine Datenleitung336 (in der7 ) so ausgebildet, dass sie die Gateleitung312 schneidet, wobei der Datenkontaktfleck338 am Ende der Datenleitung an einer Position entgegengesetzt zum Spannungskontaktfleck319 ausgebildet wird. Wenn die Source- und die Drainelektrode328 und332 ausgebildet werden, kann ein Beugungsbelichtungsverfahren verwendet werden, wie es unter Bezugnahme auf die17A –17D erläutert wird. - Da die Siliciumschichten und die zweite Metallschicht während desselben Maskenprozesses ausgebildet werden können, kann sich die Halbleiterschicht
324 unter der Source- und der Drainelektrode328 und332 erstrecken, wie es in der13B dargestellt ist. Außerdem kann ein Halbleitermuster321 unter dem Datenkontaktfleck338 mit demselben Muster ausgebildet werden, wie es in der14B dargestellt ist. Die zweite Metallschicht besteht aus einem metallischen Material mit hoher chemischer Beständigkeit, wie Molybdän (Mo), Titan (Ti), Chrom (Cr) und Wolfram (W). Die Halbleiterschicht324 verfügt über eine aktive Schicht324a aus undotiertem amorphem Silicium und eine Ohmsche Kontaktschicht324b aus dotiertem amorphem Silicium. Außerdem verfügt das Halbleitermuster321 über ein Muster321a aus undotiertem amorphem Silicium und ein Muster321b aus dotiertem amorphem Silicium. Die erste Isolierschicht320 besteht aus einem anorganischen Material, das aus der aus Siliciumnitrid (SiNX) und Siliciumoxid (SiO2) bestehenden Gruppe ausgewählt ist. Indessen werden die Source- und die Drainelektrode328 und332 so hergestellt, dass sie die Ohmsche Kontaktschicht324b kontaktieren, und sie sind über die Gateelektrode316 hinweg voneinander beabstandet. - Nach dem Ausbilden der Source- und der Drainelektrode
328 und332 wird ein Teil der Ohmschen Kontaktschicht324b , der zwischen diesen Elektroden freiliegt, unter Verwendung derselben als Maske entfernt. Demgemäß wird ein Teil der akti ven Schicht324a freigelegt, um dadurch zwischen der Source- und der Drainelektrode328 und332 einen Kanal ch auszubilden. Die Herstellung des Kanals ch wird unter Bezugnahme auf die17A –17D detailliert erläutert. Demgemäß wird ein Treiber-TFT TD mit der Gateelektrode316 , der Halbleiterschicht324 , der Sourceelektrode328 und der Drainelektrode332 hergestellt, wie es in der13C dargestellt ist. - Gemäß den
13C ,14C ,15C und16C wird entlang der gesamten Fläche der ersten Isolierschicht320 eine zweite Isolierschicht356 so hergestellt, dass sie den Treiber-TFT TD und den Datenkontaktfleck338 bedeckt. Dann werden die erste und die zweite Isolierschicht320 und356 unter Verwendung eines dritten Maskenprozesses strukturiert, um dadurch ein Source-Kontaktloch346 , ein Drain-Kontaktloch348 , ein Datenkontaktfleck-Kontaktloch350 , ein Gatekontaktfleck-Kontaktloch352 und ein Spannungskontaktfleck-Kontaktloch354 auszubilden. Das Source-Kontaktloch346 und das Drain-Kontaktloch348 sowie das Datenkontaktfleck-Kontaktloch350 durchdringen die zweite Isolierschicht356 , während das Gatekontaktfleck-Kontaktloch352 und das Spannungskontaktfleck-Kontaktloch354 sowohl die erste als auch die zweite Isolierschicht320 und356 durchdringen. Das Source-Kontaktloch346 entspricht der Sourceelektrode328 , das Drain-Kontaktloch348 entspricht der Drainelektrode332 , das Datenkontaktfleck-Kontaktloch350 entspricht dem Datenkontaktfleck338 , das Gatekontaktfleck-Kontaktloch352 entspricht dem Gatekontaktfleck318 und das Spannungskontaktfleck-Kontaktloch354 entspricht dem Spannungskontaktfleck319 . Außerdem kann die zweite Isolierschicht356 aus organischem oder anorganischem Material bestehen, oder sie kann eine Mehrschichtstruktur zeigen. Jedoch besteht der mit dem Treiber-TFT TD in Kontakt stehende Isolator vorzugsweise aus einem anorganischen Material wie Siliciumnitrid (SiNX) oder Siliciumoxid (SiO2). - Gemäß den
13D ,14D ,15D und16D wird auf der zweiten Isolierschicht356 innerhalb des Pixelbereichs P ein Verbindungsmuster374 mit Säulenform dadurch hergestellt, dass ein organisches Isoliermaterial unter Verwendung einer vierten Maske strukturiert wird, wobei die Position derjenigen der zweiten Elektrode der organischen EL-Diode entsprechen kann. Außerdem kann das Verbindungsmuster374 eine Höhe aufweisen, die größer als eine entsprechende Höhe des Treiber-TFT TD ist. - Gemäß den
13E ,14E ,15E und16E wird auf der zweiten Isolierschicht356 eine dritte Metallschicht so hergestellt, dass sie das Verbindungsmuster374 bedeckt, und sie wird dann unter Verwendung eines fünften Maskenprozesses strukturiert, um eine Verbindungselektrode376 , eine Spannungselektrode378 , einen Datenkontaktfleck-Anschluss380 , einen Gatekontaktfleck-Anschluss382 und einen Spannungskontaktfleck-Anschluss384 auszubilden. Die Verbindungselektrode376 überlappt mit dem Verbindungsmuster374 im Pixelbereich P, und sie steht durch das Drain-Kontaktloch348 mit der Drainelektrode332 in Kontakt. Die Spannungselektrode378 steht durch das Source-Kontaktloch346 mit der Sourceelektrode328 in Kontakt, und es kann diese elektrisch mit der Spannungsversorgungsleitung313 verbinden, wie es in der12 dargestellt ist. Der Datenkontaktfleck-Anschluss380 kann durch das Datenkontaktfleck-Kontaktloch350 hindurch mit dem Datenkontaktfleck338 in Kontakt stehen, der Gatekontaktfleck-Anschluss382 kann durch das Gatekontaktfleck-Kontaktloch352 hindurch mit dem Gatekontaktfleck318 in Kontakt stehen, und der Spannungskontaktfleck-Anschluss384 kann durch das Spannungskontaktfleck-Kontaktloch354 hindurch mit dem Spannungskontaktfleck319 in Kontakt stehen. - Gemäß der
17A wird bei einem Beugungsbelichtungsverfah ren zum Herstellen eines TFT als Erstes eine Gateelektrode412 durch Strukturieren einer ersten Metallschicht auf einem Substrat410 hergestellt. Dann werden eine erste Gate-Isolierschicht414 , eine Halbleiterschicht416 und eine zweite Metallschicht418 sequenziell so auf dem Substrat410 hergestellt, dass sie die Gateelektrode412 bedecken, wobei die Halbleiterschicht416 aus einer Schicht416a aus undotiertem amorphem Silicium und einer Schicht416b aus dotiertem amorphem Silicium besteht. Als Nächstes wird auf der zweiten Metallschicht418 ein Fotoresist410 aus einem fotoempfindlichen Material hergestellt, und über dem Fotoresist420 wird eine Maske430 positioniert. - Der Fotoresist
420 ist vorzugsweise ein fotoempfindliches Material vom Positivtyp, bei dem ein belichteter Abschnitt während eines Belichtungsprozesses entfernt wird. Die Maske430 verfügt über einen ersten Abschnitt M1, mehrere zweite Abschnitte M2 und mehrere dritte Abschnitte M3. Der erste Abschnitt M1 kann über halb durchlässige Abschnitte sowie mehrerer Schlitze oder einen halb durchlässigen Film verfügen, so dass nur die Hälfte des Lichts hindurchtreten kann. Die Position des ersten Abschnitts M1 entspricht dem Kanalbereich ch des TFT. Die zweiten Abschnitte M2 verfügen über Abschirmungsabschnitte, die das Licht während des Belichtungsprozesses vollständig ausblenden, und sie entsprechen der Source- und der Drainelektrode des TFT. Die dritten Abschnitte M3 verfügen über durchlässige Abschnitte, die Licht völlig durchlassen, und sie entsprechen dem Pixelbereich. - Nach dem Positionieren der Maske
430 über dem Fotoresist420 erfolgt eine Belichtung des Fotoresists420 durch die Maske430 hindurch. Dabei beleuchtet das durch die dritten Abschnitte M3 laufende Licht die entsprechenden Bereiche vollständig, während das durch den ersten Abschnitt M1 laufende Licht die entsprechenden Bereiche nur schwach beleuchtet. - Daher können, wie es in der
17B dargestellt ist, nach dem Entwickeln des Fotoresists420 , die vollständig beleuchteten Abschnitte desselben vollständig entfernt werden, während ein dem ersten Abschnitt M1 der Maske430 entsprechender Abschnitt nur teilweise entfernt wird. Die Abschnitte des Fotoresists420 , die den zweiten Abschnitten M2 entsprechen, können auf der zweiten Metallschicht418 verbleiben, um dadurch ein Fotoresistmuster442 mit einer Vertiefung440 über der Gateelektrode412 zu bilden. Dann werden belichtete Abschnitte der zweiten Metallschicht418 und darunter liegende Abschnitte der Halbleiterschicht416 geätzt, so dass das Metall- und das Siliciummuster nur unter dem Fotoresistmuster442 verbleiben, wie es in der17B dargestellt ist. - Die
17C veranschaulicht einen Prozessschritt einer Veraschung des Fotoresistmusters442 . Dieses wird so verascht, dass Abschnitte desselben teilweise bis zu einer Dicke d entfernt werden, bis ein Teil der strukturierten zweiten Metallschicht418 freigelegt ist. Demgemäß verfügt das veraschte Fotoresistmuster442 über eine Öffnung444 . Dann wird der freigelegte Abschnitt der zweiten Metallschicht418 weggeätzt, so dass eine Sourceelektrode446 und eine Drainelektrode448 so ausgebildet werden, dass sie über die Gateelektrode412 hinweg voneinander beabstandet sind. - Nach dem Herstellen der Source- und der Drainelektrode
446 und448 kann das verbliebene Fotoresistmuster442 vollständig abgezogen werden, wie es in der17D dargestellt ist. Dann wird ein Teil der Schicht416b aus dotiertem amorphem Silicium zwischen diesen Elektroden entfernt, bis die darunter liegende Schicht416a aus undotiertem amorphem Silicium freigelegt ist, um dadurch den Kanal ch auf dieser auszubilden. Wenn der Abschnitt der Schicht416b aus dotier tem amorphem Silicium zwischen der Source- und der Drainelektrode446 und448 entfernt wird, kann die darunter liegende Schicht416b aus undotiertem amorphem Silicium teilweise geätzt werden, um das dotierte amorphe Silicium im Kanal ch vollständig zu entfernen. Demgemäß wirkt die Schicht416a aus undotiertem amorphem Silicium als aktive Schicht450a , während die Schicht450b aus dotiertem amorphem Silicium als Ohmsche Kontaktschicht450b wirkt. Die Gateelektrode412 , die aktive Schicht450a , die Ohmsche Kontaktschicht450b sowie die Source- und die Drainelektrode446 und448 bilden einen TFT T. Beim Beugungsbelichtungsverfahren gemäß den17A –17D können die aktive Schicht sowie die Ohmsche Kontaktschicht und die Source- und die Drainelektrode während desselben Maskenprozesses gleichzeitig hergestellt werden. - Gemäß der Erfindung kann, da die Arrayschicht und die organische EL-Diode auf verschiedenen Substraten ausgebildet werden können, eine hohe Herstelleffizienz erzielt werden, und die Herstellausbeute kann erhöht werden. Zweitens können eine Linderung von Designeinschränkungen für den TFT und ein hohes Öffnungsverhältnis erzielt werden, wenn die untere Tafel gemäß der Erfindung für ein OELD verwendet wird. Drittens können, da ein TFT vom invertierten Stapeltyp bei OELDs realisiert werden kann, Herstellprozesse bei relativ niedriger Temperatur ausgeführt werden, und es kann eine verringerte Anzahl von Maskenprozessen verwendet werden.
Claims (27)
- Aktivmatrix-OELD (organisches Elektrolumineszenzdisplay) mit: – einer Gateleitung (
212 ), die entlang einer ersten Richtung auf einem ersten Substrat (210 ) angeordnet ist und mit einem Gatekontaktfleck (218 ) verbunden ist, der mit einem Gatekontaktfleck-Anschluss (282 ) in direktem Kontakt steht; – einer Datenleitung (236 ), die entlang einer zweiten Richtung auf dem ersten Substrat (210 ) angeordnet ist; – einer Spannungsversorgungsleitung (213 ), die entlang der zweiten Richtung auf dem ersten Substrat (210 ) angeordnet ist und von der Datenleitung (236 ) beabstandet ist, um mit der Gate- und der Datenleitung (212 ,236 ) einen Pixelbereich (P) zu bilden, wobei die Spannungsversorgungsleitung (213 ) und die Gateleitung (212 ) während desselben Prozesses aus demselben Material in derselben Schicht hergestellt wurden; – einem Schalt-TFT (TS), der auf dem ersten Substrat (210 ) nahe einer Schnittstelle zwischen einer Gate- und einer Datenleitung (212 ,236 ) angeordnet ist; – einem Treiber-TFT (TD), der auf dem ersten Substrat (210 ) nahe einer Schnittstelle zwischen einer Gate- und einer Spannungsversorgungsleitung (212 ,213 ) angeordnet ist; – einem Verbindungsmuster (274 ) direkt auf zwei Isolierschichten (220 ,256 ) innerhalb des Pixelbereichs (P), die auf dem ersten Substrat (210 ) liegen, wobei das Verbindungsmuster (274 ) aus einem isolierenden Material besteht; und – einer Verbindungselektrode (276 ), die innerhalb des Pixelbereichs (P) auf dem ersten Substrat (210 ) ausgebildet ist, wobei die Verbindungselektrode (276 ) das Verbindungsmuster (274 ) oberhalb des ersten Substrats (210 ) bedeckt und den Treiber-TFT (TD) und eine organische EL(Elektrolumineszenz)-Diode (E) elektrisch verbindet. - Display nach Anspruch 1, dadurch gekennzeichnet, dass die organische EL-Diode (E) auf einem zweiten Substrat (
150 ) angeordnet ist, das dem ersten Substrat (210 ) gegenübersteht. - Display nach Anspruch 1, gekennzeichnet durch eine erste Kopplungselektrode (
283a ), die über die Gateleitung (212 ) hinweg so ausgebildet ist, dass sie die Spannungsversorgungsleitung (213 ) entlang der zweiten Richtung mit einem Spannungskontaktfleck (219 ) verbindet, wobei die erste Kopplungselektrode (283a ) aus demselben Material wie die Datenleitung (236 ) besteht. - Display nach Anspruch 3, gekennzeichnet durch eine zweite Kopplungselektrode (
283b ), die nahe der Gateleitung (212 ) so angeordnet ist, dass sie die Spannungsversorgungsleitung (213 ) mit der ersten Kopplungselektrode (283a ) verbindet, wobei die zweite Kopplungselektrode (283b ) aus demselben Material wie die Verbindungselektrode (276 ) und im selben Prozessschritt in derselben Schicht hergestellt wurde. - Display nach Anspruch 1, weiter enthaltend eine Spannungselektrode (
278 ), die die Spannungsversorgungsleitung (213 ) mit dem Treiber-TFT (TD) verbindet, wobei die Spannungselektrode (278 ) aus demselben Material wie die Verbindungselektrode (276 ) und im selben Prozessschritt in derselben Schicht hergestellt wurde. - Display nach Anspruch 3, gekennzeichnet durch einen Datenkontaktfleck (
238 ) an einem Ende der Datenleitung (236 ), wobei der Datenkontaktfleck (238 ) an einer Position entgegengesetzt zum Spannungskontaktfleck (219 ) angeordnet ist. - Display nach Anspruch 6, gekennzeichnet durch einen Datenkontaktfleck-Anschluss (
280 ) in Kontakt mit dem Datenkontaktfleck (238 ) und einen Spannungskontaktfleck-Anschluss (284 ) in Kontakt mit dem Spannungskontaktfleck (219 ), wobei der Gatekontaktfleck (218 ), der Datenkontaktfleck (238 ) und der Spannungskontaktfleck (219 ) aus demselben Material wie die Verbindungselektrode (276 ) und während desselben Prozessschritts in derselben Schicht hergestellt wurde. - Display nach Anspruch 6, gekennzeichnet durch ein Halbleitermuster unter dem Datenkontaktfleck (
238 ), das über ein erstes Muster aus undotiertem amorphem Silicium und ein zweites Muster aus dotiertem amorphem Silicium verfügt. - Display nach Anspruch 1, dadurch gekennzeichnet, dass der Schalt-TFT (TS) enthält: eine Schalt-Gateelektrode (
214 ), die sich ausgehend von der Gateleitung (212 ) erstreckt; eine Schalt-Halbleiterschicht (222 ), die über der Schalt-Gateelektrode (214 ) angeordnet ist; eine Schalt-Sourceelektrode (226 ), die sich ausgehend von der Datenleitung (236 ) über der Halbleiterschicht (222 ) erstreckt; und eine Schalt-Drainelektrode (230 ), die von der Sourceelektrode (226 ) über der Halbleiterschicht (222 ) beabstandet ist. - Display nach Anspruch 9, dadurch gekennzeichnet, dass eine Kondensatorelektrode (
234 ) sich ausgehend von der Schalt-Drainelektrode (230 ) über der Spannungsversorgungsleitung (213 ) erstreckt. - Display nach Anspruch 5 und 10, dadurch gekennzeichnet, dass der Treiber-TFT (TD) aufweist: eine Treiber-Gateelektrode (
216 ), die mit der Schalt-Drainelektrode (230 ) verbunden ist; eine Treiber-Halbleiterschicht (224 ), die über der Treiber-Gateelektrode (216 ) angeordnet ist; eine Treiber-Sourceelektrode (228 ), die mit der Spannungselektrode (278 ) verbunden ist, und eine Treiber-Drainelektrode (232 ), die mit der Verbindungselektrode (276 ) verbunden ist. - Display nach Anspruch 11, gekennzeichnet durch mehrere Halbleitermuster unter der Kondensatorelektrode (
234 ), der Datenleitung (236 ), der Schalt-Sourceelektrode (226 ), der Schalt-Drainelektrode (230 ), der Treiber-Sourceelektrode (228 ) und der Treiber-Drainelektrode (232 ), wobei jedes dieser Halbleitermuster eine Doppelschichtstruktur aus einem Muster aus undotiertem amorphem Silicium und einem Muster aus dotiertem amorphem Silicium aufweist. - Display nach Anspruch 12, dadurch gekennzeichnet, dass die Schalt- und die Treiber-Halbleiterschicht (
222 ,224 ) über eine aktive Schicht (224a ) aus undotiertem amorphem Silicium und eine Ohmsche Kontaktschicht (224b ) aus dotiertem amorphem Silicium verfügen. - Verfahren zum Herstellen eines Aktivmatrix-OLED, mit den folgenden Schritten: – Strukturieren einer ersten Metallschicht zum Ausbilden einer Gateelektrode (
412 ,316 ), einer Gateleitung (312 ), einer Spannungsversorgungsleitung (313 ), eines Gatekontaktflecks (318 ) und eines Spannungskontaktflecks (319 ) auf einem ersten Substrat (316 ,410 ); – Herstellen einer ersten Isolierschicht (320 ,414 ), einer Schicht (416a ) aus undotiertem amorphen Silicium, einer Schicht (416b ) aus dotiertem amorphem Silicium und einer zweiten Metallschicht (418 ) sequenziell auf dem ersten Substrat (310 ,410 ), um die Ga teelektrode (316 ,412 ), den Gatekontaktfleck (318 ) und den Spannungskontaktfleck (319 ) zu bedecken; – Herstellen eines fotoempfindlichen Fotoresists (420 ) auf der zweiten Metallschicht (418 ); – Positionieren einer ersten Maske (430 ) mit einem halb durchlässigen Abschnitt (M1) über dem fotoempfindlichen Fotoresist (420 ); – Strukturieren der Schicht (416a ) aus undotiertem amorphem Silicium, der Schicht (416b ) aus dotiertem amorphem Silicium und der zweiten Metallschicht (418 ) auf gleichzeitige Weise unter Verwendung eines Beugungsbelichtungsverfahrens mit Verwendung der ersten Maske (430 ) zum Ausbilden einer aktiven Schicht, einer Ohmschen Kontaktschicht, einer Sourceelektrode (446 ), einer Drainelektrode (448 ), einer Datenleitung (336 ), einer ersten Kopplungselektrode (383a ) und eines Datenkontaktflecks (338 ); – Ausbilden eines Kanals (ch) innerhalb der aktiven Schicht durch Ätzen eines Teils der Ohmschen Kontaktschicht, die zwischen der Source- und der Drainelektrode (446 ,448 ) freiliegt, um einen Dünnschichttransistor (TD) mit der Gateelektrode (316 ,412 ), der aktiven Schicht, der Ohmschen Kontaktschicht, der Sourceelektrode (446 ) und der Drainelektrode (448 ) auszubilden; – Herstellen einer zweiten Isolierschicht (356 ) auf der ersten Isolierschicht (414 ,320 ) zum Bedecken des Dünnschichttransistors (TD), der Datenleitung (336 ) und des Datenkontaktflecks (338 ); – Ausbilden eines Source-Kontaktlochs (346 ), eines Drain-Kontaktlochs (348 ), eines Datenkontaktfleck-Kontaktlochs (350 ), eines Gatekontaktfleck-Kontaktlochs (352 ) und eines Spannungskontaktfleck-Kontaktlochs (354 ), wobei das Source-, das Drain- und das Datenkontaktfleck-Kontaktloch (346 ,348 ,350 ) die zweite Isolierschicht (356 ) durchdringen und das Gatekontaktfleck- und das Spannungskontaktfleck-Kontaktloch (352 ,354 ) die erste und die zweite Isolierschicht (414 ,320 ;356 ) durchdringen; – Herstellen eines Verbindungsmusters (374 ) auf dem Pixelbereich (P) auf der zweiten Isolierschicht (356 ) unter Verwendung eines isolierenden Materials, wobei dieses Verbindungsmuster (374 ) eine Säulenform aufweist und über eine Höhe verfügt, die grösser als eine entsprechende Höhe des Dünnschichttransistors (TD) ist; und – Herstellen einer Verbindungselektrode (376 ), einer Spannungselektrode (378 ), zweiter Kopplungselektroden (383b ), eines Datenkontaktfleck-Anschlusses (380 ), eines Ga tekontaktfleck-Anschlusses (382 ) und eines Spannungskontaktfleck-Anschlusses (384 ) unter Verwendung einer dritten Metallschicht. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Verbindungselektrode (
376 ) das Verbindungsmuster (374 ) bedeckt und durch das Drain-Kontaktloch (348 ) mit der Drainelektrode (332 ) in Kontakt steht. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Spannungselektrode (
378 ) durch das Source-Kontaktloch (346 ) mit der Sourceelektrode (328 ) in Kontakt steht und den Dünnschichttransistor (TD) mit der Spannungsversorgungsleitung (313 ) verbindet. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die zweiten Kopplungselektroden (
383b ) nahe der Gateleitung (312 ) angeordnet sind und sie die Spannungsversorgungsleitung (313 ) mit der ersten Kopplungselektrode (383a ) verbinden. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Datenkontaktfleck-Anschluss (
380 ), der Gatekontaktfleck-Anschluss (382 ) und der Spannungskontaktfleck-Anschluss (384 ) so angeordnet werden, dass sie durch das Datenkontaktfleck-Kontaktloch (350 ), das Gatekontaktfleck-Kontaktloch (352 ) bzw. das Spannungskontaktfleck-Kontaktloch (354 ) hindurch mit dem Datenkontaktfleck (338 ), dem Gatekontaktfleck (318 ) bzw. dem Spannungskontaktfleck (319 ) in Kontakt stehen. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass es zum Herstellen der Gate- und der Spannungsversorgungsleitung (
312 ,313 ) gehört, eine erste Maske zu verwenden, es zum Strukturieren der Schichten (416a ,416b ) aus undotiertem und dotiertem amorphen Silicium und der zweiten Metallschicht (418 ) gehört, eine zweite Maske zu verwenden, es zum Ausbilden des Source- und des Drain-Kontaktlochs (346 ,348 ) gehört, eine dritte Maske zu verwenden, es zum Herstellen des Verbindungsmusters (374 ) gehört, eine vierte Maske zu verwenden, und es zum Herstellen der Verbindungselektrode (376 ) gehört, eine fünfte Maske zu verwenden. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass es zum Schritt des Strukturierens der Schichten (
416a ,416b ) aus undotiertem und dotiertem amorphem Silicium und der zweiten Metallschicht (418 ) gehört, eine Kondensatorelektrode (334 ) über der Spannungsversorgungsleitung (313 ) auszubilden. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Kondensatorelektrode (
334 ) mit der Spannungsversorgungsleitung (313 ) und der ersten und der zweiten Isolierschicht (414 ,320 ;356 ) einen Speicherkondensator (CST) bildet. - Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass durch Strukturieren der Schichten (
416a ,416b ) aus undotiertem und dotiertem amorphen Silicium und der zweiten Metallschicht (418 ) unter der Datenleitung (336 ), der ersten Kopplungselektrode (383a ) und dem Datenkontaktfleck (338 ) mehrere Halbleitermuster ausgebildet werden. - Verfahren nach Anspruch 14, gekennzeichnet durch eine organische EL-Diode (E) auf einem zweiten Substrat (
150 ), das dem ersten Substrat (110 ,310 ,410 ) zugewandt ist, wobei die Verbindungselektrode (376 ) den Dünnschichttransistor (TD) elektrisch mit der organischen EL-Diode (E) verbindet. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Datenleitung (
336 ) entlang einer ersten Richtung angeordnet ist und die Daten und die Spannungsversorgungsleitung (336 ,313 ) entlang einer zweiten Richtung beabstandet voneinander angeordnet sind, um den Pixelbereich (P) zu bilden. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Isoliermaterial für das Verbindungsmuster (
374 ) ein organisches Isoliermaterial ist. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der fotoempfindliche Fotoresist (
420 ) aus einem Fotoresistmaterial vom Positivtyp hergestellt wird. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Source- und die Drainelektrode (
328 ,332 ) auf der Ohmschen Kontaktschicht angeordnet werden, wobei die erste Kopplungselektrode (383a ) die Gateleitung (312 ) schneidet.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2002-0086106 | 2002-12-28 | ||
KR10-2002-0086106 | 2002-12-28 | ||
KR10-2002-0086106A KR100503129B1 (ko) | 2002-12-28 | 2002-12-28 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE10360870A1 DE10360870A1 (de) | 2004-07-22 |
DE10360870A8 DE10360870A8 (de) | 2005-04-07 |
DE10360870B4 true DE10360870B4 (de) | 2010-11-11 |
Family
ID=30768225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10360870A Expired - Lifetime DE10360870B4 (de) | 2002-12-28 | 2003-12-23 | Aktivmatrix-OELD und Verfahren zu dessen Herstellung |
Country Status (9)
Country | Link |
---|---|
US (2) | US7247878B2 (de) |
JP (1) | JP3779972B2 (de) |
KR (1) | KR100503129B1 (de) |
CN (1) | CN100353559C (de) |
DE (1) | DE10360870B4 (de) |
FR (1) | FR2849958B1 (de) |
GB (1) | GB2396733B (de) |
NL (1) | NL1025132C2 (de) |
TW (1) | TWI244786B (de) |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
US6509616B2 (en) | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
KR20030086166A (ko) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
KR100497095B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
KR100617037B1 (ko) * | 2003-12-29 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 및 이의 제조방법 |
TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
KR100652352B1 (ko) * | 2004-05-10 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 및 그 제조방법 |
JP2006047617A (ja) * | 2004-08-04 | 2006-02-16 | Hitachi Displays Ltd | エレクトロルミネセンス表示装置およびその駆動方法 |
JP4581692B2 (ja) * | 2005-01-11 | 2010-11-17 | セイコーエプソン株式会社 | 有機発光ダイオード装置、画像形成装置および画像読み取り装置 |
JP2006107755A (ja) * | 2004-09-30 | 2006-04-20 | Seiko Epson Corp | 電気光学装置、画像形成装置および画像読み取り装置 |
KR100603836B1 (ko) * | 2004-11-30 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 및 그의 제조방법 |
KR100606772B1 (ko) * | 2004-12-02 | 2006-08-01 | 엘지전자 주식회사 | 유기 el 소자의 제조방법 |
KR100606969B1 (ko) * | 2004-12-30 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자 및 그 제조방법 |
KR101107252B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 |
KR100683791B1 (ko) * | 2005-07-30 | 2007-02-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치 |
EP1758072A3 (de) * | 2005-08-24 | 2007-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Anzeigevorrichtung und ihr Steuerungsverfahren |
KR20070041856A (ko) | 2005-10-17 | 2007-04-20 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP4661557B2 (ja) | 2005-11-30 | 2011-03-30 | セイコーエプソン株式会社 | 発光装置および電子機器 |
JP4939045B2 (ja) | 2005-11-30 | 2012-05-23 | セイコーエプソン株式会社 | 発光装置および電子機器 |
KR101230305B1 (ko) * | 2005-12-08 | 2013-02-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
TWI339442B (en) * | 2005-12-09 | 2011-03-21 | Samsung Mobile Display Co Ltd | Flat panel display and method of fabricating the same |
KR101252083B1 (ko) * | 2005-12-22 | 2013-04-12 | 엘지디스플레이 주식회사 | 유기 전계발광 표시장치 및 그 제조방법 |
KR101251375B1 (ko) * | 2005-12-30 | 2013-04-05 | 엘지디스플레이 주식회사 | 듀얼패널타입 유기전계발광 소자 |
KR100745760B1 (ko) | 2006-02-02 | 2007-08-02 | 삼성전자주식회사 | 유기 전자발광 디스플레이 및 그 제조방법 |
KR100733979B1 (ko) * | 2006-02-02 | 2007-07-02 | 삼성전자주식회사 | 디스플레이장치 |
KR100843690B1 (ko) * | 2006-04-24 | 2008-07-04 | 엘지디스플레이 주식회사 | 발광 소자 |
KR101289038B1 (ko) * | 2006-06-30 | 2013-07-23 | 엘지디스플레이 주식회사 | 합착 장치 및 이를 이용한 전계발광소자의 제조방법 |
KR101213103B1 (ko) * | 2006-06-30 | 2013-01-09 | 엘지디스플레이 주식회사 | 합착 장치 및 이를 이용한 전계발광소자의 제조방법 |
KR100805154B1 (ko) * | 2006-09-15 | 2008-02-21 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101291845B1 (ko) * | 2006-12-13 | 2013-07-31 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 이의 제조 방법 |
KR101293565B1 (ko) * | 2007-01-26 | 2013-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101366162B1 (ko) * | 2007-03-20 | 2014-02-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 패널 및 이의 제조방법 |
CN101325219B (zh) * | 2007-06-15 | 2010-09-29 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
KR101392162B1 (ko) * | 2008-02-15 | 2014-05-08 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
GB0819450D0 (en) * | 2008-10-23 | 2008-12-03 | Cambridge Display Tech Ltd | Oled driver chiplet integration |
KR101107158B1 (ko) * | 2009-07-10 | 2012-01-25 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101314787B1 (ko) * | 2009-10-01 | 2013-10-08 | 엘지디스플레이 주식회사 | 어레이 기판 |
KR101333783B1 (ko) * | 2009-11-10 | 2013-11-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101094280B1 (ko) | 2009-11-10 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조 방법 |
KR101174881B1 (ko) * | 2010-06-11 | 2012-08-17 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
JP2012015436A (ja) * | 2010-07-05 | 2012-01-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
US8492788B2 (en) * | 2010-10-08 | 2013-07-23 | Guardian Industries Corp. | Insulating glass (IG) or vacuum insulating glass (VIG) unit including light source, and/or methods of making the same |
KR20130025717A (ko) * | 2011-09-02 | 2013-03-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
KR101899477B1 (ko) * | 2011-11-18 | 2018-09-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 유기 발광 표시장치 |
KR20150006444A (ko) | 2012-04-16 | 2015-01-16 | 센서 일렉트로닉 테크놀로지, 인크 | 비-균일 다중 양자 우물 구조 |
US9660043B2 (en) | 2012-06-04 | 2017-05-23 | Sensor Electronic Technology, Inc. | Ohmic contact to semiconductor layer |
US8969198B2 (en) | 2012-06-04 | 2015-03-03 | Sensor Electronic Technology, Inc. | Ohmic contact to semiconductor layer |
US8704232B2 (en) | 2012-06-12 | 2014-04-22 | Apple Inc. | Thin film transistor with increased doping regions |
US9065077B2 (en) | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
US9793439B2 (en) | 2012-07-12 | 2017-10-17 | Sensor Electronic Technology, Inc. | Metallic contact for optoelectronic semiconductor device |
US8987027B2 (en) | 2012-08-31 | 2015-03-24 | Apple Inc. | Two doping regions in lightly doped drain for thin film transistors and associated doping processes |
US9685557B2 (en) | 2012-08-31 | 2017-06-20 | Apple Inc. | Different lightly doped drain length control for self-align light drain doping process |
US8748320B2 (en) | 2012-09-27 | 2014-06-10 | Apple Inc. | Connection to first metal layer in thin film transistor process |
KR20140042183A (ko) * | 2012-09-28 | 2014-04-07 | 삼성디스플레이 주식회사 | 표시장치 |
US8999771B2 (en) | 2012-09-28 | 2015-04-07 | Apple Inc. | Protection layer for halftone process of third metal |
US9201276B2 (en) | 2012-10-17 | 2015-12-01 | Apple Inc. | Process architecture for color filter array in active matrix liquid crystal display |
KR102006352B1 (ko) | 2012-11-20 | 2019-08-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
US9001297B2 (en) | 2013-01-29 | 2015-04-07 | Apple Inc. | Third metal layer for thin film transistor with reduced defects in liquid crystal display |
US9088003B2 (en) | 2013-03-06 | 2015-07-21 | Apple Inc. | Reducing sheet resistance for common electrode in top emission organic light emitting diode display |
KR102137392B1 (ko) * | 2013-10-08 | 2020-07-24 | 엘지디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
KR102304725B1 (ko) * | 2014-10-16 | 2021-09-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치 |
CN104637874A (zh) * | 2015-03-16 | 2015-05-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
KR102017764B1 (ko) * | 2015-04-29 | 2019-09-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
US10304813B2 (en) * | 2015-11-05 | 2019-05-28 | Innolux Corporation | Display device having a plurality of bank structures |
WO2017146477A1 (ko) | 2016-02-26 | 2017-08-31 | 서울반도체주식회사 | 디스플레이 장치 및 그의 제조 방법 |
CN105789121A (zh) * | 2016-05-27 | 2016-07-20 | 京东方科技集团股份有限公司 | 全反射阵列基板及其制备方法、显示器件 |
CN109037263A (zh) * | 2017-06-09 | 2018-12-18 | 美商晶典有限公司 | 具有透光基材的微发光二极管显示模块及其制造方法 |
KR102568285B1 (ko) * | 2017-12-28 | 2023-08-17 | 엘지디스플레이 주식회사 | 유기발광표시패널 및 이를 이용한 유기발광표시장치 |
KR102615707B1 (ko) * | 2017-12-29 | 2023-12-18 | 엘지디스플레이 주식회사 | 유기발광표시패널 및 이를 이용한 유기발광표시장치 |
TWI672683B (zh) * | 2018-04-03 | 2019-09-21 | 友達光電股份有限公司 | 顯示面板 |
CN111445860B (zh) * | 2020-04-30 | 2021-08-03 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法以及电子装置 |
CN115117135A (zh) * | 2022-06-28 | 2022-09-27 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0884930A1 (de) * | 1996-02-26 | 1998-12-16 | Idemitsu Kosan Company Limited | Organisches elektrolumineszentes element und verfahren zur herstellung desselben |
EP1178709A1 (de) * | 2000-03-07 | 2002-02-06 | Idemitsu Kosan Co., Ltd. | Organische elektrolumineszente anzeigevorrichtung mit aktiver anregung und verfahren zur herstellung derselben |
DE10361010A1 (de) * | 2002-12-26 | 2004-08-05 | Lg. Philips Lcd Co., Ltd. | Organische Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Herstellung |
DE10361006A1 (de) * | 2002-12-26 | 2004-08-26 | Lg. Philips Lcd Co., Ltd. | Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung |
DE10360884A1 (de) * | 2002-12-26 | 2004-08-26 | Lg. Philips Lcd Co., Ltd. | Oganische Doppeltafel-Elektrolumineszenz-Anzeigevorrichtung und Herstellungsverfahren für diesselbe |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0431299U (de) * | 1990-07-06 | 1992-03-13 | ||
DE69635239T2 (de) * | 1995-11-21 | 2006-07-06 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Flüssigkristall-Anzeige |
TW384409B (en) * | 1996-06-04 | 2000-03-11 | Sharp Kk | Liquid crystal display device |
KR100244447B1 (ko) * | 1997-04-03 | 2000-02-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
US6175345B1 (en) * | 1997-06-02 | 2001-01-16 | Canon Kabushiki Kaisha | Electroluminescence device, electroluminescence apparatus, and production methods thereof |
JPH113048A (ja) * | 1997-06-10 | 1999-01-06 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
JP3466876B2 (ja) * | 1997-06-16 | 2003-11-17 | キヤノン株式会社 | エレクトロ・ルミネセンス素子の製造法 |
JP2000227770A (ja) * | 1998-12-01 | 2000-08-15 | Sanyo Electric Co Ltd | カラーel表示装置 |
US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
JP4588833B2 (ja) * | 1999-04-07 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 電気光学装置および電子機器 |
KR100316271B1 (ko) * | 1999-05-27 | 2001-12-12 | 구본준, 론 위라하디락사 | 전계발광소자 및 그의 제조방법 |
JP4942867B2 (ja) * | 1999-09-17 | 2012-05-30 | 株式会社半導体エネルギー研究所 | El表示装置及び電子装置 |
JP2001117509A (ja) * | 1999-10-14 | 2001-04-27 | Nippon Hoso Kyokai <Nhk> | 有機el表示装置 |
TW511298B (en) * | 1999-12-15 | 2002-11-21 | Semiconductor Energy Lab | EL display device |
JP2001177509A (ja) | 1999-12-16 | 2001-06-29 | Oki Electric Ind Co Ltd | クロック載せ換え方法及び装置 |
JP2001195009A (ja) * | 2000-01-11 | 2001-07-19 | Sony Corp | 有機エレクトロルミネッセンスディスプレイ及びその製造方法 |
JP2001318624A (ja) * | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
JP2001282123A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 表示装置およびその製造方法 |
JP3840926B2 (ja) * | 2000-07-07 | 2006-11-01 | セイコーエプソン株式会社 | 有機el表示体及びその製造方法、並びに電子機器 |
KR100720087B1 (ko) * | 2000-07-31 | 2007-05-18 | 삼성전자주식회사 | 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법 |
JP2002050764A (ja) * | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、アレイ基板、液晶表示装置、有機el表示装置およびその製造方法 |
KR100365519B1 (ko) * | 2000-12-14 | 2002-12-18 | 삼성에스디아이 주식회사 | 유기 전계발광 디바이스 및 이의 제조 방법 |
KR20020058269A (ko) * | 2000-12-29 | 2002-07-12 | 구본준, 론 위라하디락사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
GB0107236D0 (en) | 2001-03-22 | 2001-05-16 | Microemissive Displays Ltd | Method of creating an electroluminescent device |
US6548961B2 (en) * | 2001-06-22 | 2003-04-15 | International Business Machines Corporation | Organic light emitting devices |
JP4101511B2 (ja) * | 2001-12-27 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
KR100464864B1 (ko) * | 2002-04-25 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 및 그의 제조방법 |
KR100435054B1 (ko) * | 2002-05-03 | 2004-06-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
KR100551131B1 (ko) | 2003-03-07 | 2006-02-09 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
-
2002
- 2002-12-28 KR KR10-2002-0086106A patent/KR100503129B1/ko active IP Right Grant
-
2003
- 2003-12-16 TW TW092135615A patent/TWI244786B/zh not_active IP Right Cessation
- 2003-12-17 GB GB0329241A patent/GB2396733B/en not_active Expired - Lifetime
- 2003-12-23 DE DE10360870A patent/DE10360870B4/de not_active Expired - Lifetime
- 2003-12-23 CN CNB2003101217811A patent/CN100353559C/zh not_active Expired - Lifetime
- 2003-12-23 FR FR0315258A patent/FR2849958B1/fr not_active Expired - Lifetime
- 2003-12-24 US US10/744,108 patent/US7247878B2/en not_active Expired - Lifetime
- 2003-12-24 NL NL1025132A patent/NL1025132C2/nl not_active IP Right Cessation
- 2003-12-26 JP JP2003433282A patent/JP3779972B2/ja not_active Expired - Lifetime
-
2007
- 2007-04-11 US US11/783,674 patent/US7550306B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0884930A1 (de) * | 1996-02-26 | 1998-12-16 | Idemitsu Kosan Company Limited | Organisches elektrolumineszentes element und verfahren zur herstellung desselben |
EP1178709A1 (de) * | 2000-03-07 | 2002-02-06 | Idemitsu Kosan Co., Ltd. | Organische elektrolumineszente anzeigevorrichtung mit aktiver anregung und verfahren zur herstellung derselben |
DE10361010A1 (de) * | 2002-12-26 | 2004-08-05 | Lg. Philips Lcd Co., Ltd. | Organische Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Herstellung |
DE10361006A1 (de) * | 2002-12-26 | 2004-08-26 | Lg. Philips Lcd Co., Ltd. | Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung |
DE10360884A1 (de) * | 2002-12-26 | 2004-08-26 | Lg. Philips Lcd Co., Ltd. | Oganische Doppeltafel-Elektrolumineszenz-Anzeigevorrichtung und Herstellungsverfahren für diesselbe |
Also Published As
Publication number | Publication date |
---|---|
NL1025132C2 (nl) | 2007-09-25 |
GB0329241D0 (en) | 2004-01-21 |
US20040195959A1 (en) | 2004-10-07 |
JP3779972B2 (ja) | 2006-05-31 |
TW200414820A (en) | 2004-08-01 |
US7247878B2 (en) | 2007-07-24 |
JP2004213004A (ja) | 2004-07-29 |
FR2849958B1 (fr) | 2008-04-11 |
DE10360870A8 (de) | 2005-04-07 |
GB2396733A (en) | 2004-06-30 |
GB2396733B (en) | 2005-08-10 |
US20070187677A1 (en) | 2007-08-16 |
DE10360870A1 (de) | 2004-07-22 |
CN100353559C (zh) | 2007-12-05 |
KR20040059701A (ko) | 2004-07-06 |
FR2849958A1 (fr) | 2004-07-16 |
NL1025132A1 (nl) | 2004-09-09 |
TWI244786B (en) | 2005-12-01 |
US7550306B2 (en) | 2009-06-23 |
CN1512830A (zh) | 2004-07-14 |
KR100503129B1 (ko) | 2005-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10360870B4 (de) | Aktivmatrix-OELD und Verfahren zu dessen Herstellung | |
DE10361010B4 (de) | Organische Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Herstellung | |
DE10361006B4 (de) | Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung | |
DE10360884B4 (de) | Oganische Doppeltafel-Elektrolumineszenz-Anzeigevorrichtung und Herstellungsverfahren für diesselbe | |
DE10357472B4 (de) | Organisches Doppeltafel-Elektrolumineszenzdisplay und Verfahren zu dessen Herstellung | |
DE10360454B4 (de) | Organische Elektrolumineszenz-Anzeigevorrichtung mit aktiver Matrix und Verfahren zu deren Herstellung | |
DE102004031704B4 (de) | Organische Elektrolumineszenzvorrichung und Verfahren zu deren Herstellung | |
DE10361008B4 (de) | Organische Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung | |
DE102012107977B4 (de) | Organische licht-emittierende anzeigevorrichtung | |
DE69829357T2 (de) | Anzeigevorrichtung mit aktiver matrix | |
DE102005056911B4 (de) | Organisches Elektrolumineszenzdisplay und Herstellverfahren für ein solches | |
DE102018130713B4 (de) | Anzeigevorrichtung | |
DE69925216T2 (de) | Aktivmatrix-lichtemittierende vorrichtung und herstellungsverfahren | |
DE69829353T2 (de) | Anzeigegerät | |
DE69829458T2 (de) | Anzeigevorrichtung mit aktiver matrix | |
DE102018132095A1 (de) | Anzeigevorrichtung | |
DE69733057T2 (de) | Verfahren zur herstellung einer matrixanzeigevorrichtung | |
DE102014116438B4 (de) | Organische Leuchtdiodenanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
DE69824392T2 (de) | Anzeigevorrichtung mit aktiver matrix | |
DE102005051818B4 (de) | Activmatrix-Bauteil mit organischen Leuchtdioden sowie Herstellverfahren für ein solches | |
DE102004031109A1 (de) | Organisches Lumineszenzdisplay vom Doppeltafeltyp sowie Verfahren zum Herstellen desselben | |
DE102009044334A1 (de) | Doppeltafel-OELD sowie Verfahren zu dessen Herstellung | |
DE102006047433A1 (de) | Licht-emittierende Vorrichtung und Verfahren zum Herstellen derselben | |
DE102006054551A1 (de) | Organische Elektrolumineszenz-Anzeigevorrichtung des Doppelebenen-Typs und Verfahren zum Herstellen desselben | |
DE3884010T2 (de) | Dünnfilmtransistoren, Anzeigeanordnungen mit solchen Transistoren und Verfahren zu deren Herstellung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
8128 | New person/name/address of the agent |
Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE |
|
8364 | No opposition during term of opposition | ||
R020 | Patent grant now final |
Effective date: 20110211 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027320000 Ipc: H10K0059000000 |
|
R071 | Expiry of right |