JP2001177509A - クロック載せ換え方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 位相差の変動に対する耐性が弱く、データの
欠落による品質の劣化を避け得なかった。 【解決手段】 データストリーム中に無効データが所定
頻度で出現するパケットデータを第１のクロックから第
２のクロックに載せ換えるクロック載せ換え方法におい
て、パケットデータの書き込みに使用する第１のクロッ
クと、書き込まれたパケットデータの読み出しに使用す
る第２のクロックとの位相差が許容範囲を超えて接近し
た場合、第２のクロックをマスクして書き込まれたパケ
ットデータの読み出しを一時停止させ、両クロックが許
容範囲を超えて離れた場合、書き込みの対象となるデー
タが無効データとなるタイミングで第１のクロックをマ
スクし当該無効データを廃棄する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック載せ換え
方法及び装置に関する。例えば、ネットワーク側から受
信されたクロック信号を自局装置内で使用されるクロッ
ク信号に載せ換えるのに用いる方法及び装置に適用でき
る。また、外部クロック信号をＣＰＵ内の内部クロック
に載せ換える野に用いる方法及び装置にも適用できる。

【０００２】

【従来の技術】ＡＴＭ（Asynchronous Transfer Mode）
等のディジタル通信では、送信側装置から受信側装置に
向けて、データと併走して送信側のシステムクロックが
送られる。受信側装置では、当該クロックによりデータ
を受信した後、自装置内のシステムクロックに載せ換え
て内部処理を行うことが多い。

【０００３】ここで、送信側装置と受信側装置のクロッ
ク周波数は当然に同一のものである。しかし、何らかの
原因でクロック位相に一時的な「ずれ」が生じることが
ある。受信側装置に設けられるクロック載せ換え装置に
は、そのような周波数変動の吸収と、吸収可能範囲を超
えたことを検出して警報等を発出する機能とが要求され
ている。

【０００４】図２に、かかるクロック載せ換え装置の一
般的な構成例を示す。クロック載せ換え装置は、ＦＩＦ
Ｏメモリ部１と、ライトイネーブル生成部２と、リード
イネーブル生成部３と、位相差許容範囲超過検出部４と
から構成されている。このうち、ライトイネーブル生成
部２及びリードイネーブル生成部３は、ＦＩＦＯメモリ
１に対する読み書きを制御する手段として機能する。

【０００５】クロック載せ換え装置は、かかるライトイ
ネーブル生成部２及びリードイネーブル生成部３による
制御の下、入力クロック（書き込み側クロック）でＦＩ
ＦＯメモリ部１へ書き込んだデータを、受け側クロック
（読み出しクロック）で読み出すことによりクロックの
載せ換えを行う。

【０００６】なお、クロック載せ換え装置では、書き込
み開始タイミングと読み出し開始タイミングとを適当量
離すことにより、後の周波数変動による書き込み位相と
読み出し位相の接近に対する耐性を持たせている。

【０００７】しかし、クロック載せ換え装置を構成する
ＦＩＦＯメモリ部１の深さは有限である。このため、周
波数変動によって位相が離れていく場合には耐性を持た
せることができなくなる。そこで、一般には、書き込み
開始タイミングと読み出し開始タイミングの間に設ける
適当な位相量としては、ＦＩＦＯメモリ部１の深さの半
分程度が効率的とされている。

【０００８】図３は、ＦＩＦＯメモリ部１の深さを６ク
ロック分とする場合における上述の状況を示したタイム
チャートである。従って、図３では、書き込み開始タイ
ミングと読み出し開始タイミングとをＦＩＦＯメモリ部
１の深さの半分に当る３クロック分離している。

【０００９】かかる状態で書き込みクロックに対して読
み出しクロックの周波数が高くなると、読み出しクロッ
クは書き込み位相に接近するようになる。また、読み出
しクロックの周波数が低くなると、読み出しクロックは
書き込み位相と乖離するようになる。従って、この場合
であれば、ＦＩＦＯメモリ部１における深さの最初と最
後の１クロック分を危険領域と考えて中心４クロック分
を変動許容範囲とすれば、前後２クロック分の変動耐性
を持たせることができる。

【００１０】前述の位相差許容範囲超過検出部４は、書
き込み開始タイミングと読み出し開始タイミングとの位
相差が上記許容範囲内にあるか否かを監視し、位相差が
当該範囲を逸脱したとき外部へ警報を発出する。また同
時に、位相差許容範囲超過検出部４は、回路内にあるＦ
ＩＦＯメモリ部１、ライトイネーブル生成部２及びリー
ドイネーブル生成部３に対してリセット信号を出力して
誤ったデータが出力されるのを防ぐと共に、初期状態か
らクロックの載せ換えを再開させる。

【００１１】

【発明が解決しようとする課題】ところが、従来のクロ
ック載せ換え装置には、以下のような問題があった。

【００１２】（１）ＦＩＦＯメモリ部１の深さを十分に
確保できない場合、周波数変動耐性量も十分に確保でき
ない。

【００１３】（２）ＦＩＦＯメモリ部１の深さを十分に
確保できたとしても、周波数変動が同一方向に連続して
発生した場合には、必ず破綻が生じてしまう。

【００１４】（３）破綻が生じた場合には、その時点で
（書き込み中のデータが何かにかかわらず）リセットを
かけるため、データの一部に欠落が生じ通信品質の低下
を招いてしまう。

【００１５】本発明は、以上の課題を考慮してなされた
もので、データストリーム中に冗長データが所定の頻度
で出現するパケット通信データのクロック載せ換え処理
に適用して好適なクロック載せ換え方法及び装置の提案
を目的とする。

【００１６】

【課題を解決するための手段】（Ａ）かかる課題を解決
するため、第１の発明においては、データストリーム中
に無効データが所定頻度で出現するパケットデータを第
１のクロックから第２のクロックに載せ換えるクロック
載せ換え方法において、パケットデータの書き込みに使
用する第１のクロックと、書き込まれたパケットデータ
の読み出しに使用する第２のクロックとの位相差が許容
範囲を超えて接近した場合、第２のクロックをマスクし
て書き込まれたパケットデータの読み出しを一時停止さ
せ、両クロックが許容範囲を超えて離れた場合、書き込
みの対象となるデータが無効データとなるタイミングで
第１のクロックをマスクし当該無効データを廃棄するも
のを用いるようにする。

【００１７】このように、本発明においては、第１のク
ロックと第２のクロックの位相差が許容範囲を超えるよ
うな場合にも、その時点における書き込みデータの全て
をリセットするのではなく、クロックの一時的なマスク
処理により対処可能としたことにより、一方向に位相差
の変動が生じる場合でもクロック載せ換え動作の破綻を
回避できると共に、データの欠落による品質の低下のお
それをなくすことができる。

【００１８】（Ｂ）また、第２の発明においては、デー
タストリーム中に無効データが所定頻度で出現するパケ
ットデータを第１のクロックから第２のクロックに載せ
換えて出力するクロック載せ換え装置において、以下の
手段を備えるようにする。すなわち、(1) 第１のクロッ
クに基づいてパケットデータを順次書き込んだ後、第２
のクロックに基づいて先に書き込んだパケットデータを
読み出す先入れ先出し方式の記憶手段と、(2) 第１のク
ロックと上記第２のクロックの位相差を監視し、両クロ
ックの位相差が許容範囲を超えて接近したことが検出さ
れたとき接近通知信号を出力し、両クロックの位相差が
許容範囲を超えて離れたことが検出されたとき離れ通知
信号を出力する位相差変動検出手段と、(3) 位相差変動
検出手段から接近通知信号の通知を受けたとき、記憶手
段に対する第２のクロックの供給を一時マスクする第２
クロックマスク手段と、(4) 位相差変動検出手段から離
れ通知信号の通知を受けたとき、記憶手段に書き込まれ
るパケットデータが無効データとなるタイミングで記憶
手段に対する第１のクロックの供給を一時マスクする第
１クロックマスク手段とを備えるようにする。

【００１９】このように、本発明においても、第１のク
ロックと第２のクロックの位相差が許容範囲を超えるよ
うな場合にも、その時点における書き込みデータの全て
をリセットするのではなく、クロックの一時的なマスク
処理により対処可能としたことにより、一方向に位相差
の変動が生じる場合でもクロック載せ換え動作の破綻を
回避できると共に、データの欠落による品質の低下のお
それをなくすことができる。

【００２０】

【発明の実施の形態】（Ａ）実施形態例 以下、本発明に係るクロック載せ換え装置の実施形態例
を、図面を用いて説明する。なお、本実施形態において
クロックの載せ換えを行う通信データはデータストリー
ム中に冗長データが所定の頻度で出現するパケット通信
データであるものとし、そのような通信データの一例と
して以下の説明ではＡＴＭセルを扱う場合について説明
する。

【００２１】（Ａ−１）全体構成 図１に、クロック載せ換え装置の全体構成例を示す。な
お、図１は内部構成を機能的に表したものであり、回路
パターンの配置等を制限するものでない。

【００２２】図１に示すように、本実施形態に係るクロ
ック載せ換え装置は、ＦＩＦＯメモリ部１１と、ライト
イネーブル生成部１２Ａと、ライトイネーブルマスク部
１２Ｂと、リードイネーブル生成部１３Ａと、リードイ
ネーブルマスク部１３Ｂと、位相差変動検出部１４と、
無効データ検出部１５と、書き込みマスク信号生成部１
６とを備えてなる。

【００２３】ここで、ＦＩＦＯメモリ部１１は、その深
さを６クロック分とする先入れ先出し方式のメモリであ
る。勿論、ＦＩＦＯメモリ部１１の深さが当該値に限ら
れるものではない。ＦＩＦＯメモリ部１１には、書き込
みクロックの入力端子、読み出しクロックの入力端子、
書き込みデータの入力端子、読み出しデータの出力端
子、ライトイネーブル信号の入力端子、リードイネーブ
ル信号の入力端子が設けられており、リセット端子を有
しない点で従来装置で説明したＦＩＦＯメモリ部１と異
なっている。これは後述するように、本実施形態に係る
クロック載せ換え装置では、リセット（一括消去）動作
を伴わなくても周波数変動の吸収が可能であるからであ
る。

【００２４】ライトイネーブル生成部１２Ａは、書き込
みクロックに基づいて有意レベル（ここでは「Ｈ」レベ
ル）のライトイネーブル信号を生成する手段である。な
お、ライトイネーブル生成部１２Ａは、生成されたライ
トイネーブル信号をライトイネーブルマスク部１２Ｂを
介してＦＩＦＯメモリ部１１に出力すると共に、リード
イネーブル生成部１３Ａに直接出力するよう構成されて
いる。

【００２５】ライトイネーブルマスク部１２Ｂは、ライ
トイネーブルマスク信号が有意レベルにあるとき、ライ
トイネーブル生成部１２Ａから与えられるライトイネー
ブル信号のＦＩＦＯメモリ部１１への転送を禁止する、
すなわち当該転送禁止期間の間、ＦＩＦＯメモリ部１１
に入力されるＡＴＭセルの書き込みを禁止して廃棄させ
る手段である。

【００２６】リードイネーブル生成部１３Ａは、ライト
イネーブル生成部１２Ａからの有意レベルのライトイネ
ーブル信号が入力されるタイミングを開始トリガに用い
て読み出しクロックの計数を開始し、係数値が所定値に
達した時点でリードイネーブル信号を有意レベル（ここ
では「Ｈ」レベル）に切り替える手段である。ここで、
有意レベルへの切り替えタイミングを与える所定値に
は、ＦＩＦＯメモリ部１１の深さの半分に当る値（ここ
では６クロックの半分に当る値「３」）が用いられてい
る。

【００２７】なお、かかる設定により生成されるリード
イネーブル信号の有意レベルへの切り替えタイミングと
ライトイネーブル信号の有意レベルへの切り替えタイミ
ングとの間に生じる位相差は厳密な意味でＦＩＦＯメモ
リ部１１の深さの半分になるとは限らないが（クロック
載せ換え装置で扱う書き込みクロックと読み出しクロッ
クとの間には所定の位相差が存在するのが通常であるた
め）、クロック載せ換え装置の動作上に支障を与えるも
のではないことは言うまでもない。

【００２８】リードイネーブルマスク部１３Ｂは、リー
ドイネーブルマスク信号が有意レベルにあるとき、リー
ドイネーブル生成部１３Ａから与えられるリードイネー
ブル信号のＦＩＦＯメモリ部１１への転送を禁止する、
すなわち当該転送禁止期間の間、ＦＩＦＯメモリ部１１
からのＡＴＭセルの読み出しを禁止する手段である。こ
のリードイネーブルマスク部１３Ｂによって実現される
リードイネーブル信号の転送禁止期間により、接近しす
ぎた書き込みクロックと読み出しクロックの位相関係を
適性範囲内に広げることが可能となる。

【００２９】位相差変動検出部１４は、周波数変動を原
因とする書き込みクロックと読み出しクロックとの間の
位相差変動を検出し、初期状態より位相差が１クロック
以上接近した場合又は離れた場合に位相の変動に応じた
マスク信号を出力する手段である。なお、初期状態から
の変動位相が何クロックの場合にマスク信号を出力する
かは、適用するシステムやＦＩＦＯメモリ部１１の深さ
によっても異なる。この実施形態においては、１クロッ
クの位相変動が確認されたとき、マスク信号の出力を行
う。

【００３０】ここで、位相差変動検出部１４は、書き込
みクロックと読み出しクロックの位相が初期状態より１
クロック接近したことを確認したとき、リードイネーブ
ルマスク部１３Ｂに対してマスク信号を出力し、書き込
みクロックと読み出しクロックの位相が初期状態より１
クロック離れたことを確認したとき、書き込みマスク信
号生成部１６に対してマスク信号を出力するように動作
する。なお、位相差変動検出部１４の詳細な内部構成に
ついては後述する。

【００３１】無効データ検出部１５は、クロックの載せ
換え対象となる書き込みデータ中に含まれる無効データ
（この場合、空きセル（Idle Cell））が検出されるた
び検出信号を出力する手段である。なお、本実施形態に
係るクロック載せ換え装置を搭載する機器によっては、
ここでの無効データに非割当セル（Unassigned Cell）
が含まれることがある。なお、一般的なパケット通信デ
ータの場合、パディングデータが無効データに相当す
る。

【００３２】書き込みマスク信号生成部１６は、位相差
変動検出部１４からマスク信号が入力され、かつ、無効
データ検出部１５から検出信号が入力されるとき（すな
わち、位相差の拡大を通知するマスク信号の入力されて
いる状態で無効データの入力が確認された場合に）、ラ
イトイネーブルマスク信号をライトイネーブルマスク部
１２Ｂに出力する手段である。従って、マスク信号のみ
又は検出信号のみが入力されるとき（いずれか一方のみ
が有意のとき）は、ライトイネーブルマスク信号は出力
されないようになっている。この結果、ライトイネーブ
ルマスク部１２Ｂによるマスク処理によって実質的に廃
棄されるデータは無効データに限られることになる。

【００３３】（Ａ−２）位相差変動検出部の構成 続いて、クロック載せ換え装置の主要部を構成する位相
差変動検出部の詳細な内部構成例を、図４を用いて説明
する。なお、図４は、図１の場合と同様、内部構成を機
能的に表したものであり、回路パターンの配置等を制限
するものでない。

【００３４】図４に示すように、本実施形態に係る位相
差変動検出部１４は、基準値レジスタ１４Ａと、ｎ進カ
ウンタ１４Ｂ（ライト用）、１４Ｃ（リード用）と、接
近値レジスタ１４Ｄと、離れ値レジスタ１４Ｅと、一致
比較器１４Ｆ、１４Ｇ、１４Ｈと、論理積（ＡＮＤ）回
路１４Ｉ、１４Ｊとを備えてなる。

【００３５】基準値レジスタ１４Ａは、ライト用のｎ進
カウンタ１４Ｂのカウント値との比較によりｎクロック
に１回の一致出力を発生させるための基準値を格納する
メモリ手段である。この実施形態においては、図４に示
すように、基準値として値０を保持する。

【００３６】ライト用のｎ進カウンタ１４Ｂは、ライト
イネーブル信号が有意レベルにあるときに入力のあった
書き込みクロックをカウントアップする巡回型のカウン
タである。ここで、ｎの値はＦＩＦＯメモリ部１１の深
さと同じ値に設定される。従って、本実施形態の場合は
ｎ＝６となり、ｎ進カウンタ１４Ｂは、０、１、２、
３、４、５のいずれかの値を巡回的に出力する。

【００３７】リード用のｎ進カウンタ１４Ｃは、リード
イネーブル信号が有意レベルにあるときに入力のあった
読み出しクロックをカウントアップする巡回型のカウン
タである。このリード用のｎ進カウンタ１４Ｃの場合
も、ライト用のｎ進カウンタ１４Ｂの場合と同様に、ｎ
の値はＦＩＦＯメモリ部１１の深さと同じ値に設定され
ており、本実施形態の場合はｎ＝６となる。従って、こ
のｎ進カウンタ１４Ｃも、０、１、２、３、４、５のい
ずれかの値を巡回的に出力する。

【００３８】接近値レジスタ１４Ｄは、書き込みクロッ
クに読み出しクロックの位相が接近しマスク処理が必要
となる状態を表すカウント値を格納するメモリ手段であ
る。ここでは、ＦＩＦＯメモリ部１１の深さの半分（す
なわち「３」）よりも１クロック分大きい値（すなわち
「４」）を格納する。

【００３９】因みに、「４」というカウント値を格納す
るのは、適正な位相関係にあれば本来「３」となるべき
カウント値のタイミングで「４」というカウント値が出
現すれば、そのことは読み出しクロックの位相が１クロ
ック分進んだこと、すなわち書き込みクロックとの位相
差が１クロック分近づいたことを意味するためでありま
す。

【００４０】離れ値レジスタ１４Ｅは、書き込みクロッ
クから読み出しクロックの位相が離れマスク処理が必要
となる状態を表すカウント値を格納するメモリ手段であ
る。ここでは、ＦＩＦＯメモリ部１１の深さの半分（す
なわち「３」）よりも１クロック分小さい値（すなわち
「２」）を格納する。

【００４１】因みに、「２」というカウント値を格納す
るのは、適正な位相関係にあれば本来「３」となるべき
カウント値のタイミングで「２」というカウント値が出
現すれば、そのことは読み出しクロックの位相が１クロ
ック分遅れたこと、すなわち書き込みクロックとの位相
差が１クロック分離れたことを意味するためでありま
す。

【００４２】一致比較器１４Ｆは、基準値レジスタ１４
Ａに格納されている基準値（ここでは「０」）と、ライ
ト用のｎ進カウンタ１４Ｂのカウント値との一致を２つ
の値の比較により確認し、一致が確認されたとき、一致
信号を出力する手段である。本実施形態における一致比
較器１４Ｆにおいては、ｎ進カウンタ１４Ｂのカウント
値が「０」になるタイミングで一致信号を出力する。な
お、一致信号は６クロックごと出力される。

【００４３】一致比較器１４Ｇは、接近値レジスタ１４
Ｄに格納されている接近値（ここでは「４」）と、リー
ド用のｎ進カウンタ１４Ｃのカウント値との一致を２つ
の値の比較により確認し、一致が確認されたとき、一致
信号を出力する手段である。本実施形態における一致比
較器１４Ｇにおいては、ｎ進カウンタ１４Ｃのカウント
値が「４」になるタイミングで一致信号を出力する。こ
こでの一致信号も６クロックごと出力される。

【００４４】一致比較器１４Ｈは、離れ値レジスタ１４
Ｅに格納されている離れ値（ここでは「２」）と、リー
ド用のｎ進カウンタ１４Ｃのカウント値との一致を２つ
の値の比較により確認し、一致が確認されたとき、一致
信号を出力する手段である。本実施形態における一致比
較器１４Ｈにおいては、ｎ進カウンタ１４Ｃのカウント
値が「２」になるタイミングで一致信号を出力する。こ
こでの一致信号も６クロックごと出力される。

【００４５】論理積回路１４Ｉは、所定位相の書き込み
クロック検出信号に当る一致信号（一致比較器１４Ｆの
出力）と、接近位相の読み出しクロック検出信号に当る
一致信号（一致比較器１４Ｇの出力）とが同時に入力さ
れるとき、書き込みクロックのマスク処理を指示するマ
スク信号を出力する論理ゲートである。この論理積回路
１４Ｉにより、書き込みクロックの位相がライト用のｎ
進カウンタの「０」となった瞬間に、読み出しクロック
の位相がリード用のｎ進カウンタの「４」となったこと
が検出される。

【００４６】論理積回路１４Ｊは、所定位相の書き込み
クロック検出信号に当る一致信号（一致比較器１４Ｆの
出力）と、離れ位相の読み出しクロック検出信号に当る
一致信号（一致比較器１４Ｈの出力）とが同時に入力さ
れるとき、読み出しクロックのマスク処理を指示するマ
スク信号を出力する論理ゲートである。この論理積回路
１４Ｊにより、書き込みクロックの位相がライト用のｎ
進カウンタの「０」となった瞬間に、読み出しクロック
の位相がリード用のｎ進カウンタの「２」となったこと
が検出される。

【００４７】（Ａ−３）クロック載せ換え動作 続いて、本実施形態に係るクロック載せ換え装置による
クロック載せ換え動作を、図５を用いて説明する。な
お、周波数変動が許容範囲内にある場合におけるクロッ
ク載せ換え装置の動作は従来装置となんら異なる点はな
く、書き込みクロックの入力タイミングで書き込まれた
ＡＴＭセルが読み出しクロックの入力タイミングで読み
出されて出力されることでクロックの載せ換えが行われ
る。

【００４８】これに対して、クロック載せ換え装置は、
周波数変動により位相差が許容範囲を超過した場合、Ｆ
ＩＦＯメモリ部１１の格納データをリセットするのでは
なく、書き込み又は読み出しを一時的に停止することに
より正常な状態への復旧を図る。

【００４９】まず、読み出しクロックの周波数が書き込
みクロックの周波数よりも高くなって、両クロックの位
相が許容範囲を超えて接近した場合におけるクロック載
せ換え装置の動作を説明する。ここでは、書き込みクロ
ックの位相と読み出しクロックの位相とが図５（Ｇ）の
位相関係になったものとする。

【００５０】このとき、位相差変動検出部１４の論理積
回路１４Ｉに入力される両一致信号（一致比較器１４Ｆ
と１４Ｇの一致信号）が同時に有意レベルになり、論理
積回路１４Ｉは、位相の接近を指示するマスク信号をリ
ードイネーブルマスク部１３Ｂに出力する状態になる。
リードイネーブルマスク部１３Ｂは、マスク信号の入力
を受けると、リードイネーブル信号のＦＩＦＯメモリ部
１１への出力を読み出しクロックの１クロック分無意レ
ベルに立ち下げる。この結果、ＦＩＦＯメモリ部１１か
らの読み出しが停止される。ただし、この間もＡＴＭセ
ルの書き込みは行われる。

【００５１】この結果、ＦＩＦＯメモリ部１１へ書き込
まれてから読み出されるまでの実質的な位相は、再び２
クロックから３クロックへ戻されることになる。勿論、
読み出しクロックの周波数が書き込みクロックの周波数
よりも高い状態が継続している場合には、この読み出し
クロックの一時停止が繰り返されることになるが、１ク
ロック分の位相変動が検出された時点でかかる位相の補
正動作を実行されることになるので、クロックの載せ換
えは破綻することなく継続される。

【００５２】次に、読み出しクロックの周波数が書き込
みクロックの周波数よりも低くなって、両クロックの位
相が許容範囲を超えて離れた場合におけるクロック載せ
換え装置の動作を説明する。ここでは、書き込みクロッ
クの位相と読み出しクロックの位相とが図５（Ｈ）の位
相関係になったものとする。

【００５３】このとき、位相差変動検出部１４の論理積
回路１４Ｊに入力される両一致信号（一致比較器１４Ｆ
と１４Ｈの一致信号）が同時に有意レベルになり、論理
積回路１４Ｊは、位相の離れを指示するマスク信号を書
き込みマスク信号生成部１６に出力する状態になる。こ
こで、マスク信号生成部１６は、単純にＡＴＭセルの書
き込みを禁止すると入力データの欠落が生じることにな
るため、欠落が生じても良いセル、すなわち空きセルが
書き込み対象であるタイミング（無効データ検出部１５
から検出信号が入力されるタイミング）でＡＴＭセルの
一時的な書き込み停止を指示するライトイネーブルマス
ク信号をライトイネーブルマスク部１２Ｂに出力する。

【００５４】ライトイネーブルマスク部１２Ｂは、ライ
トイネーブルマスク信号が有意レベルになったことを確
認すると、ライトイネーブル信号のＦＩＦＯメモリ部１
１への出力を書き込みクロックの１クロック分無意レベ
ルに立ち下げる。この結果、ＦＩＦＯメモリ部１１への
書き込みが停止され、無効データが廃棄される。ただ
し、この間もＡＴＭセルの読み出しは行われる。

【００５５】この結果、ＦＩＦＯメモリ部１１へ書き込
まれてから読み出されるまでの実質的な位相は、再び４
クロックから３クロックへ戻されることになる。勿論、
読み出しクロックの周波数が書き込みクロックの周波数
よりも低い状態が継続している場合には、この読み出し
クロックの一時停止が繰り返されることになるが、１ク
ロック分の位相変動が検出された時点でかかる位相の補
正動作を実行されることになるので、クロックの載せ換
えは破綻することなく継続される。

【００５６】（Ａ−４）実施形態の効果 上述のように、本実施形態に係るクロック載せ換え装置
によれば、書き込みクロックの位相と読み出しクロック
の位相とが許容範囲（ここでは１クロック）を超えて変
動した場合にも、自動的に位相関係の復旧を図ることが
でき、以下のような効果が実現される。

【００５７】まず、ＦＩＦＯメモリ部１１に用意できる
深さがさほど大きくない場合でも（６クロック分程度で
あっても）、極端な位相変動が生じた場合を除き、実用
上十分な耐性を実現することができる。

【００５８】また、周波数変動が同一方向に連続して生
じる場合でも、従来装置のようなリセット動作を伴わず
にクロック位相の復旧を実現できるため、従来装置のよ
うな破綻のおそれをなくすことができる。

【００５９】またこのように、ＡＴＭセルのクロック載
せ換えに伴うデータの欠落をなくすことができるため、
データの一部欠落による通信品質の低下が生じるおそれ
をなくすことができる。

【００６０】（Ｂ）他の実施形態 上述の実施形態においては、ＡＴＭセルを１クロックで
読み書きする場合について述べたが、ＡＴＭセルの読み
書きに複数クロックを要する場合にも適用し得る。その
場合でも、当該複数クロックを本実施形態の１クロック
とみなして（サブクロックを分周したもの）、クロック
の進みと遅れを判定するようにすれば良い。

【００６１】上述の実施形態においては、クロックの載
せ換えを行う通信データがＡＴＭセルである場合につい
て述べたが、データストリーム中に冗長データ（上述の
説明における無効データ）が所定の頻度で出現するパケ
ット通信データであれば、ＡＴＭセルに限られるもので
ない。

【００６２】上述の実施形態においては、書き込みマス
ク信号生成部１６の動作として、位相差変動検出部１４
から位相差が離れたことの通知を受けた時点の書き込み
対象が無効データである場合にライトイネーブルマスク
信号を出力するものとして説明したが、位相差変動検出
部１４から位相差が離れたことの通知を受けた場合に
は、その情報を保持しておいて、無効データ検出部１５
から無効データの到来が確認された時点でライトイネー
ブルマスク信号を出力するようにしても良い。このよう
にすることで、書き込みデータの廃棄を選択的にかつ確
実に実行することができる。

【００６３】上述の実施形態においては、クロック載せ
換え装置を搭載する機器又は装置についての説明は行わ
なかったが、本実施形態に係るクロック載せ換え装置は
ネットワーク装置としてのノード装置や他のＣＰＵから
通信データを受けて動作するＣＰＵ等にも適用し得る。

【００６４】

【発明の効果】以上のように、本発明によれば、第１の
クロックと第２のクロックの位相差が許容範囲を超える
ような場合にも、その時点における書き込みデータの全
てをリセットするのではなく、クロックの一時的なマス
ク処理により対処可能としたことにより、一方向に位相
差の変動が生じる場合でもクロック載せ換え動作の破綻
を回避できると共に、データの欠落による品質の低下の
おそれをなくすことができる。

【図面の簡単な説明】

【図１】クロック載せ換え装置の実施形態例を示すブロ
ック図である。

【図２】クロック載せ換え装置の従来例を示すブロック
図である。

【図３】従来装置の動作内容を示す図である。

【図４】位相差変動検出部の内部構成を示すブロック図
である。

【図５】位相差変動検出部の動作内容を示す図である。

【符号の説明】

１、１１…ＦＩＦＯメモリ部、２、１２Ａ…ライトイネ
ーブル生成部、３、１３Ａ…リードイネーブル生成部、
４…位相差許容範囲超過検出部、１２Ｂ…ライトイネー
ブルマスク部、１３Ｂ…リードイネーブルマスク部、１
４…位相差変動検出部、１５…無効データ検出部、１６
…書き込みマスク信号生成部。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K028 AA14 NN22 NN23 RR03 SS26 5K030 GA11 HA10 HB15 KA03 KA22 LA15 5K034 AA05 EE11 HH23 HH56 HH58 5K047 AA06 AA13 BB15 CC01 GG44 GG45 GG52 KK02 KK12 KK15 LL01 MM26 MM60 MM63

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データストリーム中に無効データが所定
   頻度で出現するパケットデータを第１のクロックから第
   ２のクロックに載せ換えるクロック載せ換え方法におい
   て、 パケットデータの書き込みに使用する第１のクロック
   と、書き込まれたパケットデータの読み出しに使用する
   第２のクロックとの位相差が許容範囲を超えて接近した
   場合、上記第２のクロックをマスクして書き込まれたパ
   ケットデータの読み出しを一時停止させ、両クロックが
   許容範囲を超えて離れた場合、書き込みの対象となるデ
   ータが無効データとなるタイミングで上記第１のクロッ
   クをマスクし当該無効データを廃棄することを特徴とす
   るクロック載せ換え方法。
2. 【請求項２】 データストリーム中に無効データが所定
   頻度で出現するパケットデータを第１のクロックから第
   ２のクロックに載せ換えて出力するクロック載せ換え装
   置において、 第１のクロックに基づいてパケットデータを順次書き込
   んだ後、第２のクロックに基づいて先に書き込んだパケ
   ットデータを読み出す先入れ先出し方式の記憶手段と、 上記第１のクロックと上記第２のクロックの位相差を監
   視し、両クロックの位相差が許容範囲を超えて接近した
   ことが検出されたとき接近通知信号を出力し、両クロッ
   クの位相差が許容範囲を超えて離れたことが検出された
   とき離れ通知信号を出力する位相差変動検出手段と、 上記位相差変動検出手段から接近通知信号の通知を受け
   たとき、上記記憶手段に対する第２のクロックの供給を
   一時マスクする第２クロックマスク手段と、 上記位相差変動検出手段から離れ通知信号の通知を受け
   たとき、上記記憶手段に書き込まれるパケットデータが
   無効データとなるタイミングで上記記憶手段に対する第
   １のクロックの供給を一時マスクする第１クロックマス
   ク手段とを備えることを特徴とするクロック載せ換え装
   置。