JP2010206775A

JP2010206775A - 並行シリアル通信方法

Info

Publication number: JP2010206775A
Application number: JP2009279094A
Authority: JP
Inventors: Fumihiko Mori; 文彦森
Original assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Current assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Priority date: 2009-02-05
Filing date: 2009-12-09
Publication date: 2010-09-16
Anticipated expiration: 2029-12-09
Also published as: JP5729902B2

Abstract

【課題】データを分割して複数ラインで並行してシリアル伝送する通信方法において、外来ノイズに強くかつ送信データについての管理情報付加を不要にしてデータ同期を得る。
【解決手段】ライン０〜３別のシリアル伝送フレームは、開始フラグと終了フラグを有し、ライン毎に同じにしたフレーム種別、ソースアドレス、デスティネーションアドレス、第１ワードから第Ｎワード分のデータフィールドを有し、ライン毎に個別にしたチェックコードフィールドを有する。受信側は、開始フラグと終了フラグによって送受信フレームの同期をとる。送信側は、分割した送信データの管理情報を付加することなく分割データを送信し、受信側は管理情報を使用することなく分割データから送信データを復元する。受信側は、一時バッファに一時保存される受信データが正常である場合のみ送受信メモリに転送する。
【選択図】図１

Description

本発明は、端末装置間でデータ通信を行う通信システムに係り、特にデータを分割して複数ラインで並行してシリアル伝送する並行シリアル通信方法に関する。

この種の通信システムは、プラントの監視制御システムやオートメーション工場の工程集中管理システムなど、ＰＬＣなどで構成する複数の端末装置間でのデータ通信を基にディジタル制御を行う制御システムで採用されている。

端末装置間のデータ通信方式としては、シリアル通信方式とパラレル通信方式がある。シリアル通信方式では時系列データをその順序通りにシリアルデータに変換し、１本の伝送路を通して送信先端末装置に伝送することができ、パラレル通信方式に比べて伝送路の単純化で利点がある。

しかし、一度に伝送するデータ量が大量に発生する場合、シリアル通信方式では、所期の通信速度を確保できなくなることが予測される。この対策として、シリアル伝送路を複数ラインとし、通信データをライン数分に分割し、各ラインでシリアル伝送する方式がある（例えば、特許文献１、特許文献２参照）。

特許文献１では、データを４ラインに分割し、同期信号にクロックを用いて送受信する。また、データの変化が無い場合は同期クロックを間引いて送受信することも可能とする。

特許文献２では、送信するデータをその管理情報を付加した複数のパケットに分割し、各パケットを無線通信による複数のチャンネルを介してそれぞれ送信し、受信側では複数のチャンネルから複数のパケットをそれぞれ受信し、受信した複数パケットからデータとその管理情報を抽出し、この管理情報を基に分割したデータを元の並びに組み立てる。

特開２０００−２０１１９４号公報特公平０７−１１１６９５号公報

通信システムが使われる環境によっては、ノイズや電源変動などによる外乱があり、この外乱によって伝送路の信号が乱れることが想定される。

特許文献１では、データの送受信の同期にクロックを使用している。このクロックが乱れるとそのビットが不正になる。一般的にクロック同期による通信は外来ノイズに弱い傾向にある。そのため、信頼性が要求される場合は、キャラクタ同期やフレーム同期通信を採用する。広く普及しているイーサネット（登録商標）もフレーム同期通信を採用している。

特許文献２では、フレーム同期通信を行うため外来ノイズに強くなるが、送信するデータを複数のパケットに分割して送信し、これを受信側で復元するためには、ＣＰＵ処理の逐次処理でその管理情報を付加したパケット送信と、受信側では管理情報を使用して受信パケットからデータを復元する必要があり、送信側及び受信側のＣＰＵの負担が大きくなる。

また、特許文献２では、分割したパケットの一部が破壊や消失した場合について、誤り訂正符号でエラー発生を検出できるが、この受信データもメモリに転送する。したがって、メモリに格納されるデータは異常パケットの場合の可能性かあり、誤り訂正符号から受信データを使用または破棄の判定が必要になる。この処理には特許文献２ではマイコンのソフトウェアに委ねているが、マイコンの処理能力を割きたくない場合やマイコン自体が存在しない場合には対応不可能となる。

本発明の目的は、データを分割して複数ラインで並行してシリアル伝送する通信方法において、外来ノイズに強くかつ送信データについての管理情報付加を不要にしてデータ同期を得ることができる並行シリアル通信方法を提供することにある。

本発明は、前記の課題を解決するため、ライン別のシリアル伝送フレームは、開始フラグと終了フラグを有し、ライン毎に同じにしたフレーム種別、ソースアドレス、デスティネーションアドレス、第１ワードから第Ｎワード分のデータフィールドを有し、ライン毎に個別にしたチェックコードフィールドを有し、受信側は開始フラグと終了フラグによって送受信フレームの同期をとり、送信側は分割した送信データの管理情報を付加することなく分割データを送信し、受信側は管理情報を使用することなく分割データから送信データを復元する。また、受信側は、一時バッファに一時保存される受信データが正常である場合のみ送受信メモリに転送する。このようにした本発明は、以下の方法を特徴とする。

（１）送信側端末装置は送信データを分割して複数ラインで並行してシリアル伝送し、受信側端末装置はライン別の受信データから送信データを復元する並行シリアル通信方法であって、
前記ライン別のシリアル伝送フレームは、フレーム前後に開始フラグと終了フラグを有し、これらフラグ間に、ライン毎に同じにしたフレーム種別、ソースアドレス、デスティネーションアドレス、第１ワードから第Ｎワード分のデータフィールドを有し、ライン毎に個別にしたチェックコードフィールドを有し、
前記受信側端末装置は、前記開始フラグと終了フラグによって送受信フレームの同期をとり、
前記送信側端末装置は、送信データを複数に分割し、これらの分割データをそれぞれシリアルデータに変換して前記データフィールドに書き込み、複数の通信ラインで並列的に送信し、
前記受信側端末装置は、各通信ライン別に受信するフレームのデータフィールドのシリアルデータをパラレルデータに変換し、これらパラレルデータを元のビット位置にセットして送信データを復元することを特徴とする。

（２）前記受信側端末装置は、前記パラレルデータを一時バッファにそれぞれ一時保存して送受信メモリに一括で書き込む受信処理において、フレームのチェックコードフィールドが異常のフレームを受信した場合は、一時バッファのデータを送受信メモリに転送することなく、一時バッファの書き込みポインタを受信前の値に戻すことを特徴とする。

（３）前記受信側端末装置は、前記パラレルデータを一時バッファにそれぞれ一時保存して送受信メモリに一括で書き込む受信処理において、フレームが途中で消失した場合は、一時バッファのデータを送受信メモリに転送することなく、一時バッファの書き込みポインタを受信前の値に戻すことを特徴とする。

（４）前記受信側端末装置は、前記パラレルデータを一時バッファにそれぞれ一時保存して送受信メモリに一括で書き込む受信処理において、何れかの１ラインでフレームが全て消失した場合は、一時バッファのデータを送受信メモリに転送することなく、一時バッファの書き込みポインタを受信前の値に戻すことを特徴とする。

（５）前記受信側端末装置は、前記パラレルデータを一時バッファにそれぞれ一時保存して送受信メモリに一括で書き込む受信処理において、サイズ異常のフレーム受信の場合は、一時バッファのデータを送受信メモリに転送することなく、一時バッファの書き込みポインタを受信前の値に戻すことを特徴とする。

以上のとおり、本発明によれば、フレーム同期によって外来ノイズに強い分割転送ができる。しかも、送受信処理には管理情報を付加したデータ送信および管理情報を使用したデータ復元が不要になり、送信側及び受信側のＣＰＵの負担を軽減できる。

さらに、ライン間は非同期に通信可能なため、分割した場合、ＮＲＺＩのような転送データ量が等分でもライン毎にビット長は異なる伝送フォーマットにおいても分割転送が可能になる。

さらにまた、フレーム中で最も大きい部分のデータを分割することで、送受信の高速化を図ることができる。

また、受信側端末装置は、フレームのチェックコードフィールドが異常のフレームを受信した場合は、一時バッファのデータを送受信メモリに転送しないため、全てのラインでチェックコードフィールドが正常なフレームのデータのみが送受信メモリに転送される。これにより、ＣＰＵは送受信メモリに存在するデータの検定を不要にして次の処理に入ることができる。

また、受信側端末装置は、フレームが途中で消失した場合は、一時バッファのデータを送受信メモリに転送することなく受信動作を中止するため、全てのラインで正常なフレームのデータのみが送受信メモリに転送される。これにより、ＣＰＵは送受信メモリに存在するデータの検定を不要にして次の処理に入ることができる。

また、受信側端末装置は、何れかの１ラインでフレームが全て消失した場合は、一時バッファのデータを送受信メモリに転送することなく、正常なラインの受信データも破棄するため、全てのラインで正常なフレームのデータのみが送受信メモリに転送される。これにより、ＣＰＵは送受信メモリに存在するデータの検定を不要にして次の処理に入ることができる。

また、受信側端末装置は、サイズ異常のフレーム受信の場合は、一時バッファのデータを送受信メモリに転送することなく受信動作を強制終了するため、全てのラインで正常なサイズのフレームのデータのみか送受信メモリに転送される。これにより、ＣＰＵは送受信メモリに存在するデータの検定を不要にして次の処理に入ることができる。

本発明の実施形態における分割フレーム構成図。従来の１ラインでのフレーム構成図。実施形態における送信側と受信側の送受信部構成図。他の実施形態における送信側と受信側の送受信部構成図。

本実施形態による並列シリアル通信方法は、クロック同期は採用せずフレーム同期を採用して分割転送する。図１は、本実施形態における分割フレーム構成を示し、図２に従来の１ラインでのフレーム構成を示す。

図１において、例として送受信データをライン０〜ライン３の４ラインに分割する場合を示す。そのライン別のシリアル伝送フレームは、送受信フレームの同期用とする開始フラグと終了フラグをフレーム前後に有し、これらフラグ間に、ライン毎に同じにしたフレーム種別、ソースアドレス、デスティネーションアドレス、第１ワードから第Ｎワード分のデータフィールドを有し、ライン毎に個別にしたチェックコードのフィールドを有する。

これらフィールドのうち、ライン０〜ライン３ではデータフィールドに書き込むビット桁が異なり、ライン０には送受信データの第１ワードから第Ｎワードのビット「０，１，２，３」の４ビット、ライン１にはビット「４，５，６，７」の４ビット、ライン２にはビット「８，９，１０，１１」の４ビット、ライン３にはビット「１２，１３，１４，１５」の４ビットを書き込む。

これに対し、図２の従来のフレームは、データフィールドのみが異なり、１ワード分で４倍のビット数になる。すなわち、図１のフレームは、図２の１ラインのものと比べるとデータのみ１／４のビット長になり他は同じだが、データ部はフレーム中で最も大きい部分になるため、データを１／４にすることによる高速化の効果は大きい。

図１のフレーム構成にしたデータの送受信には、受信側ノードは開始フラグを受信することで同期をとり、フレームの開始を認識する。その後に受信するフラグでフレームの終了を認識する。各ラインでそれぞれフラグを有するため、ライン間は非同期の通信が可能になる。例えば、伝送フォーマットにＮＲＺＩを採用する場合、ゼロ挿入／削除機能があるので、転送データ量が等分でもライン毎にビット長は異なる。

しかし、本実施形態では、各ライン間は非同期通信になるためなんら問題とならない。また、チェックコードはライン毎に個別に持つため、各ラインでフレームの正当性をチェックできる。１ラインでも異常を検出した場合、全てのラインでフレームを破棄することでデータの信頼性を確保できる。

図３は送信側と受信側の送受信部構成を示す。例えば、送信側ノードのＣＰＵ１は、１６ビット構成の送信データを送受信メモリ２にセットし、送受信メモリ２の送信データを４分割して４つの一時バッファ３Ａ〜３Ｄに転送し、各バッファ３Ａ〜３Ｄのデータをシリアル／パラレル変換部４Ａ〜４Ｄでそれぞれ４ビット構成のシリアルデータに変換し、ライン０〜３のデータフィールドに書き込まれ、４つの通信ラインで並列的に送信する。

受信側ノードでは、各通信ライン別に受信するフレームのデータフィールドのシリアルデータをシリアル／パラレル変換部５Ａ〜５Ｄによってパラレルデータに変換し、一時バッファ６Ａ〜６Ｄにそれぞれ一時保存し、これらシリアルデータを元のビット位置にセットした統合を行い、送受信メモリ７に一括で書き込み、ＣＰＵ８が送受信メモリ７から復元された１６ビットデータとして取り込む。

したがって、本実施形態によれば、クロック同期は採用せずフレーム同期をとるため特許文献１の手法に比べて外来ノイズに強い分割転送ができる。しかも送受信処理には管理情報を付加したデータ送信および管理情報を使用したデータ復元が不要になり、特許文献２の手法に比べて送信側及び受信側のＣＰＵの負担を軽減できる。

また、ライン間は非同期通信が可能なため、送信データを分割した場合、ＮＲＺＩのような転送データ量が等分でもライン毎にビット長は異なる伝送フォーマットにおいても分割転送が可能になる。また、フレーム中で最も大きい部分のデータを分割することで、高速化を図ることができる。

図４は本発明の他の実施形態になる送信側と受信側の送受信部構成を示す。同図が図３と異なる部分は、受信データの異常（エラー）検出で受信データを破棄する受信制御回路９，１０を設けた点にある。

図３において、受信側端末装置によるデータ受信は、例えば、シリアル／パラレル変換部５Ａ〜５Ｄによってパラレルデータに変換し、一時バッファ６Ａ〜６Ｄにそれぞれ一時保存し、これらシリアルデータを元のビット位置にセットした統合を行い、送受信メモリ７に一括で書き込み、ＣＰＵ８が送受信メモリ７から復元された１６ビットデータとして取り込む。

このようなデータ受信に対し、受信制御回路９は、一時バッファ３Ａ〜３Ｄにそれぞれ一時保存される受信データが正常である場合のみ送受信メモリ２に転送する制御機能を設ける。同様に、受信制御回路１０は、一時バッファ６Ａ〜６Ｄにそれぞれ一時保存される受信データが正常である場合のみ送受信メモリ７に転送する制御機能を設ける。

これら受信制御回路９または１０による上記の受信データの制御機能を以下に具体的に説明する。

（制御機能１）
受信制御回路９は、フレーム受信時、図１で示すフレームのデータフィールドの内容を一時バッファ３Ａ〜３Ｄに書き込み、フレームを終了フラグまで受信した時、チェックコードフィールドか正常な場合のみ、一時バッファ３Ａ〜３Ｄの受信データを送受信メモリ２に転送する。この転送制御は、受信制御回路９が終了フラグを検出後、一時バッファ３Ａ〜３Ｄを読み出して送受信メモリ２に書き込む制御を行う。フレームのサイズ分だけ一時バッファ３Ａ〜３Ｄから送受信メモリ２ヘの転送が完了した時、受信制御回路９はＣＰＵ１に割り込みなどで終了を通知する。

ここで、フレームのチェックコードフィールドが異常の場合は、受信制御回路９は一時バッファ３Ａ〜３Ｄの受信データを送受信メモリ２に転送することなく、一時バッファ３Ａ〜３Ｄの書き込みポインタを受信前の値に戻す。

同様に、受信制御回路１０は、フレームのチェックコードフィールドが異常のフレームを受信した場合は、一時バッファのデータを送受信メモリに転送することなく、一時バッファの書き込みポインタを受信前の値に戻す。

（制御機能２）
図１のフレームが途中で消失した場合、例えば受信中のフレームが途切れた場合、受信制御回路９は、受信動作を途中で中止し、受信フレーム待ちにする。受信制御回路９は一時バッファ３Ａ〜３Ｄの受信データを送受信メモリ２に転送することなく、一時バッファ３Ａ〜３Ｄの書き込みポインタを受信前の値に戻す。

同様に、受信制御回路１０は、フレームが途中で消失した場合は、一時バッファのデータを送受信メモリに転送することなく、受信動作を中止し、一時バッファの書き込みポインタを受信前の値に戻す。

（制御機能３）
受信制御回路９は、各ラインで図１のフレームのコマンドフィールドを検出したときにセットし、全てのラインでコマンドフィールドを検出したときにクリアする状態を示すコマンドフィールドフラグを各ライン分用意する。

そして、受信制御回路９は、何れかの１本以上のラインが断線などでフレームが全て消失した場合、他の正常なラインでコマンドフィールドフラグがセット状態でフレームの終了フラグを検出し、何れかの１本以上のラインでコマンドフィールドを検出できなかったことを検出する。この場合、受信制御回路９は、正常なラインの受信データも破棄し、受信制御回路は一時バッファ３Ａ〜３Ｄの受信データを送受信メモリ２に転送することなく、一時バッファ３Ａ〜３Ｄの書き込みポインタを受信前の値に戻す。

同様に、受信制御回路１０は、何れかの１ラインでフレームが全て消失した場合は、一時バッファのデータを送受信メモリに転送することなく、正常なラインの受信データも破棄し、一時バッファの書き込みポインタを受信前の値に戻す。

（制御機能４）
図１のフレーム受信において、受信制御回路９は、フレームのデータフィールドの内容を一時バッフフ３Ａ〜３Ｄに書き込み、フレームが正常か異常の判定を、フレームを全て受信し、終了フラグ検出後に行う。なお、フレームのデータフィールドのサイズは一時バッファのサイズ以下とする。

これにより、受信制御回路９は、正常なフレーム受信の場合、フレーム受信で一時バッファ３Ａ〜３Ｄの書き込みポインタを増加していき、受信前の書き込みポインタに達する前に終了フラグを検出し、データを送受信メモリ２へ書き込む。また、受信制御回路９は、サイズ異常のフレーム受信の場合、終了フラグを検出前に書き込みポインタが受信前の書き込みポインタに追いついてしまうことで異常を検出し、この時点で受信動作を強制終了し、一時バッファ３Ａ〜３Ｄの受信データを送受信メモリ２に書き込まない。

同様に、受信制御回路１０は、サイズ異常のフレーム受信の場合は、一時バッファのデータを送受信メモリに転送することなく、受信動作を強制終了し、一時バッファの書き込みポインタを受信前の値に戻す。

１、８ＣＰＵ
２、７送受信メモリ
３Ａ〜３Ｄ、６Ａ〜６Ｄ一時バッファ
４Ａ〜４Ｄ、５Ａ〜５Ｄシリアル／パラレル変換部
９、１０受信制御回路

Claims

送信側端末装置は送信データを分割して複数ラインで並行してシリアル伝送し、受信側端末装置はライン別の受信データから送信データを復元する並行シリアル通信方法であって、
前記ライン別のシリアル伝送フレームは、フレーム前後に開始フラグと終了フラグを有し、これらフラグ間に、ライン毎に同じにしたフレーム種別、ソースアドレス、デスティネーションアドレス、第１ワードから第Ｎワード分のデータフィールドを有し、ライン毎に個別にしたチェックコードフィールドを有し、
前記受信側端末装置は、前記開始フラグと終了フラグによって送受信フレームの同期をとり、
前記送信側端末装置は、送信データを複数に分割し、これらの分割データをそれぞれシリアルデータに変換して前記データフィールドに書き込み、複数の通信ラインで並列的に送信し、
前記受信側端末装置は、各通信ライン別に受信するフレームのデータフィールドのシリアルデータをパラレルデータに変換し、これらパラレルデータを元のビット位置にセットして送信データを復元することを特徴とする並行シリアル通信方法。
前記受信側端末装置は、前記パラレルデータを一時バッファにそれぞれ一時保存して送受信メモリに一括で書き込む受信処理において、フレームのチェックコードフィールドが異常のフレームを受信した場合は、一時バッファのデータを送受信メモリに転送することなく、一時バッファの書き込みポインタを受信前の値に戻すことを特徴とする請求項１に記載の並行シリアル通信方法。
前記受信側端末装置は、前記パラレルデータを一時バッファにそれぞれ一時保存して送受信メモリに一括で書き込む受信処理において、フレームが途中で消失した場合は、一時バッファのデータを送受信メモリに転送することなく、一時バッファの書き込みポインタを受信前の値に戻すことを特徴とする請求項１に記載の並行シリアル通信方法。
前記受信側端末装置は、前記パラレルデータを一時バッファにそれぞれ一時保存して送受信メモリに一括で書き込む受信処理において、何れかの１ラインでフレームが全て消失した場合は、一時バッファのデータを送受信メモリに転送することなく、一時バッファの書き込みポインタを受信前の値に戻すことを特徴とする請求項１に記載の並行シリアル通信方法。
前記受信側端末装置は、前記パラレルデータを一時バッファにそれぞれ一時保存して送受信メモリに一括で書き込む受信処理において、サイズ異常のフレーム受信の場合は、一時バッファのデータを送受信メモリに転送することなく、一時バッファの書き込みポインタを受信前の値に戻すことを特徴とする請求項１に記載の並行シリアル通信方法。