JP2001086129A - 制御データ伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 外部機器と伝送局との間のデータ受け渡しに
フラグを利用して送受信単位で実行し、外部機器の処理
負荷の低減、及びデータ伝送効率の向上を図る。 【解決手段】 各伝送局2は、他伝送局2から自己伝送局
2へ伝送されたテ゛ータと自己外部機器4からのテ゛ータとを記憶
する記憶手段と、記憶手段に記憶された自己外部機器4
からのテ゛ータを他伝送局2へ伝送するテ゛ータ伝送手段と、他
伝送局2からテ゛ータが自己伝送局2に伝送され記憶手段に書
込まれた場合には、フラク゛表示し記憶手段へのテ゛ータ書込を
受付けない状態とするフラク゛設定手段とを備え、各外部機
器4は、自己外部機器4の伝送局2のフラク゛設定手段にフラク゛
表示された場合には、自己伝送局2の記憶手段に書込ま
れた他伝送局2からのテ゛ータを取得し、テ゛ータ取得後にフラク゛
設定手段のフラク゛表示を解除し、自己外部機器4のテ゛ータ更
新があった場合には、更新テ゛ータを自己伝送局2の記憶手
段に書込むインタフェース手段を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御データ伝送装
置に係り、更に詳しくは鉄鋼プラントその他の各種産業
プラント設備の監視制御系を構成する各種機器間のデー
タ伝送に使用される制御データ伝送装置に関する。

【０００２】

【従来の技術】この種の従来から用いられている制御デ
ータ伝送装置は、鉄鋼プラントやその他の各種産業プラ
ント設備において、ローカルコントローラが、システム
末端のセンサ・アクチュエータ等フィールド機器の制御
・監視データを伝送局を介して、他のコントローラに伝
送したり、更に上位のコントローラや計算機からの指示
データを伝送したりする。

【０００３】このようなＩ／Ｏデータは、プログラム等
のテキストデータと異なり、通常は数バイトから数十バ
イト程度の比較的短い数値データ、ＯＮ／ＯＦＦ指令、
アラーム信号等の独立的なデータの集合である。

【０００４】従来の制御データ伝送装置においては、こ
れらＩ／Ｏデータは伝送局が備えたコモンメモリを介し
て伝送局と外部機器との間で受け渡されている。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の制御データ伝送装置では、以下のような問題
がある。

【０００６】すなわち、従来の制御データ伝送装置で
は、外部機器と伝送局との間の受け渡し手順は無く、両
者が非同期にデータを更新している。すなわち、送信デ
ータの更新タイミングを知る手段が無いため、システム
の応答性を満足するために伝送周期を高速にする必要が
あり、これを実現するために伝送速度の高速化が必要と
なる。

【０００７】しかしながら、伝送周期を高速に実行する
ことにより、同じデータを何度も送信することになる。
このため、伝送路負荷が大きくなり、実効的な伝送容量
が低下してしまう。同様のことが、受信データを外部機
器が読み出す時にも起こり、外部機器は定周期で使用す
る受信データを読み出さねばならない。

【０００８】このような伝送路負荷の増加は、受信デー
タが少ない場合にはあまり影響は無いが、最近のシステ
ムは、取り扱うデータが大容量化しており、データの転
送時間が外部機器の処理速度に影響を与えるようになっ
てきている。

【０００９】また、外部機器と伝送局とが互いに非同期
にデータのアクセスを行うと、同一データの更新と読み
出しとが重複する可能性があり、この場合には、読み出
し値の同時性が保証されず、前回データと今回更新中の
データとが混在してしまうという問題が発生する。

【００１０】例えば、４バイト長のカウントアップ値を
示す受信データを外部機器が読み出している最中に、伝
送局がこのデータを更新した場合には、４バイト長デー
タの同時性が確保できず、前回データ値との混合値が読
み出されてしまうこともある。この場合、前回値と今回
値とで上位の桁上がりがあった場合には、カウント値は
大きな異常値として読み出されてしまう可能性がある。
基本的はこのような場合には、データ値の同時性はハー
ドウェア上の制限であるアクセスパスのデータ幅に依存
することになる。

【００１１】この問題を回避するためには、ハードウェ
アで特別なバス優先回路を設け、一定のアクセスを完了
するまでは他方からのアクセスを禁止する方法が考えら
れる。しかしながらこの方法では、回路規模の制限から
数バイト程度の保証しかできず、またデータに応じてそ
の保証値を変更することは困難であるという問題があ
る。

【００１２】一方、エラー検出性の観点からは、テキス
トデータは、通常送信テキスト毎にチェックコードが付
加されており、データ異常に対する検出が行われ、エラ
ー検出性が高い。これに対してＩ／Ｏデータは、アクセ
スが非同期であるため、複雑なプロトコル処理を必要と
しない反面、エラー検出性が低い。

【００１３】伝送路上を流れる伝送フレームレベルで
は、外部からのノイズといった外乱要素があるためＣＲ
Ｃエラーチェック等を実施しているが、伝送局内または
外部機器と伝送局間とのデータ転送レベルでデータ化け
等が発生した場合には、それを検出できない可能性があ
る。Ｉ／Ｏデータは非同期アクセスのため、チェックコ
ードを付けることができないためである。

【００１４】したがって、従来の制御データ伝送装置で
は、システム設計者がコモンメモリ内のＩ／Ｏデータの
マッピングを別情報として認識して、アドレスペースで
管理している。

【００１５】しかしながら、この方法は比較的システム
が小さい場合には効率が良かったが、システムが巨大化
して行き、協調して分散制御を行うコントローラが増え
ていくにつれデータ量も飛躍的に多くなると、管理が難
しくなるという問題がある。

【００１６】本発明はこのような事情に鑑みてなされた
ものであり、その第１の目的は、外部機器と伝送局との
間のデータの受け渡しにフラグを利用して送受信単位で
実行し、もって、外部機器の処理負荷を低減するととも
に、データ伝送効率を向上させることが可能な制御デー
タ伝送装置を提供することにある。

【００１７】また、第２の目的は、データ値の同時性を
保証し、もって、外部機器や伝送局においてもデータ誤
りを検出することが可能な制御データ伝送装置を提供す
ることにある。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、以下のような手段を講じる。

【００１９】すなわち、請求項１の発明では、自己に接
続されている外部機器との間でデータ伝送を行なう複数
の伝送局が伝送路を介して互いに接続されており、伝送
局同士で互いにデータ交換を行う制御データ伝送装置に
おいて、各伝送局は、他伝送局から自己伝送局へ伝送さ
れたデータと自己伝送局に接続されている外部機器から
伝送されたデータとを書き込み記憶する記憶手段と、記
憶手段に記憶されている自己伝送局に接続されている外
部機器から伝送されたデータを他伝送局へ伝送するデー
タ伝送手段と、他伝送局からデータが自己伝送局に伝送
され記憶手段に書き込まれた場合には、その旨をフラグ
表示し記憶手段へのデータ書き込みを受け付けない状態
とするフラグ設定手段とを備え、各外部機器は、自己外
部機器が接続された伝送局のフラグ設定手段によりフラ
グ表示された場合には、自己外部機器が接続された伝送
局の記憶手段に書き込まれた他伝送局から伝送されたデ
ータを取得し、このデータ取得後にこのフラグ設定手段
のフラグ表示を解除し、自己外部機器のデータ更新があ
った場合には、この更新されたデータを自己外部機器が
接続された伝送局の記憶手段に書き込むインタフェース
手段を備える。

【００２０】従って、請求項１の発明の制御データ伝送
装置においては、外部機器はデータが受信した時のみデ
ータの取込みが可能になり、無駄な転送処理や受信デー
タ処理をなくすことができる。

【００２１】請求項２の発明では、請求項１の発明の制
御データ伝送装置において、フラグ設定手段は、自己伝
送局に接続されている外部機器から伝送されたデータが
自己伝送局の記憶手段に書き込まれた場合には、書き込
みが終了するとこの記憶手段の自己外部機器データが更
新された旨をフラグ表示し、自己伝送局に接続されてい
る外部機器からこの記憶手段へのデータ書き込みを受け
付けない状態とし、データ伝送手段は、自己伝送局に接
続されている外部機器から伝送されたデータが自己伝送
局の記憶手段に書き込まれた場合には、この書き込まれ
たデータを他伝送局へ伝送するとともに、伝送が終了す
るとこのフラグ表示を解除する。

【００２２】従って、請求項２の発明の制御データ伝送
装置においては、不必要なデータ送信を無くし、伝送路
上の負荷を軽減することができる。

【００２３】請求項３の発明では、請求項１の発明の制
御データ伝送装置において、各伝送局は、自己伝送局に
接続している外部機器から自己伝送局へ伝送されたデー
タの、自己伝送局の記憶手段への書き込み中に、他伝送
局から自己伝送局へデータの伝送がなされた場合には、
この他伝送局から自己伝送局へと伝送されたデータを一
時的に記憶するとともに、自己伝送局に接続されている
外部機器から伝送されたデータの自己伝送局の記憶手段
への書き込み終了後に、この一時的に記憶されたデータ
を自己伝送局の記憶手段へと転送する一時記憶手段を備
える。

【００２４】従って、請求項３の発明の制御データ伝送
装置においては、外部機器に対しては常に新しい受信デ
ータを提供することができる。

【００２５】請求項４の発明では、請求項１乃至３のう
ちいずれか１項の発明の制御データ伝送装置において、
各伝送局のデータ伝送手段及び各外部機器のインタフェ
ース手段は、伝送するデータに、データの伝送元を識別
する伝送元識別フラグデータを付加し、伝送先の伝送局
の記憶手段がこの伝送元識別フラグデータを参照するこ
とによってデータの伝送元を識別する。

【００２６】従って、請求項４の発明の制御データ伝送
装置においては、データの伝送元を識別することができ
る。

【００２７】請求項５の発明では、請求項１乃至４のう
ちいずれか１項の発明の制御データ伝送装置において、
各外部機器のインタフェース手段は、伝送するデータ
に、伝送中のエラーを検出する伝送エラー検出符号を付
加し、伝送先の伝送局の記憶手段または外部機器のイン
タフェース手段が、この伝送エラー検出符号をチェック
することによってこのデータの伝送エラーを検出する。

【００２８】従って、請求項５の発明の制御データ伝送
装置においては、データの伝送エラーを検出することが
できる。

【００２９】請求項６の発明では、請求項１乃至５のう
ちいずれか１項の発明の制御データ伝送装置において、
各伝送局のデータ伝送手段は、伝送するデータに、自己
伝送局の記憶手段において書き込まれるアドレス情報を
付加するとともに、このデータを複数の他伝送局に同報
伝送し、伝送先の他伝送局においては、このデータをア
ドレス情報に記載されたアドレスに従って各々の記憶手
段に書き込む。

【００３０】従って、請求項６の発明の制御データ伝送
装置においては、全ての伝送局がコモンメモリ上に同一
のデータイメージを持つことができる。

【００３１】請求項７の発明では、請求項１乃至６のう
ちいずれか１項の発明の制御データ伝送装置において、
各外部機器は、自己に接続された伝送局に伝送するデー
タを、全ての外部機器または全ての伝送局で共通に使用
される共通データと特定の外部機器のみで使用される個
別データとに分類するとともに、予め定めたデータ名定
義規則に基づいて、分類されたデータのデータ名を定義
する。

【００３２】従って、請求項７の発明の制御データ伝送
装置においては、このデータ名定義は、一義的に決める
ことができるので、割当て方法が単純化でき、アクセス
を高速に行うことができる。

【００３３】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。

【００３４】（第１の実施の形態）本発明の第１の実施
の形態を図１から図４を用いて説明する。

【００３５】図１は、第１の実施の形態に係る制御デー
タ伝送装置の一例を示すシステム構成図である。

【００３６】すなわち、本実施の形態に係る制御データ
伝送装置は、上位計算機１と、伝送局２と、伝送ケーブ
ル３と、コントローラ４と、入出力装置５とを備えたネ
ットワークからなる。

【００３７】このネットワークシステムは、イーサネッ
ト等のＬＡＮ、あるいは公衆回線や専用回線を介して複
数のＬＡＮが接続されるＷＡＮ等からなる。ＬＡＮの場
合には、必要に応じてルータを介した多数のサブネット
から構成される。また、ＷＡＮの場合には、公衆回線に
接続するためのファイアウォール等を適宜備えている
が、ここではその図示及び詳細説明を省略する。

【００３８】伝送ケーブル３には、多数の伝送局２（＃
ａ〜）が接続しており、伝送局２（＃ａ）には制御デー
タ伝送装置全体を統轄する上位計算機１が接続してい
る。その他の伝送局２（＃ｂ〜）には、それぞれコント
ローラ４（＃ｂ〜）が接続しており、更におのおののコ
ントローラ（＃ｂ〜）には、それぞれ入出力装置５（＃
ｂ〜）が接続している。

【００３９】なお、図１に図示する制御データ伝送装置
は、一例としてバス型の方式を示しているが、本実施の
形態にかかる制御データ伝送装置は、その方式に限定さ
れるものではない。

【００４０】また、図２は、このような制御データ伝送
装置における伝送局およびコントローラのシステム構成
例を示すブロック図である。

【００４１】すなわち、伝送局２は、コモンメモリ２１
と、ＣＰＵ部２２と、メモリ部２３と、伝送コントロー
ラ２４と、送受信回路２５と、これらを互いに接続する
内部バス２６とを備えている。

【００４２】このコモンメモリ２１は、他伝送局（たと
えば伝送局２（＃ｃ）とする）２（＃ｃ）から、自己伝
送局（たとえば伝送局２（＃ｂ）とする）２（＃ｂ）へ
と伝送ケーブル３を介して伝送されたデータと、自己伝
送局２（＃ｂ）が接続しているコントローラ４（＃ｂ）
および入出力装置５（＃ｂ）から伝送されたデータとを
書き込み記憶する。

【００４３】このコモンメモリ２１（＃ｂ）は、他伝送
局２（＃ｃ）からデータが伝送され、そのデータが書き
込まれた場合には、その旨をフラグ表示し自己コモンメ
モリ２１（＃ｂ）をその他の伝送局２（＃ｄ〜）からの
データ伝送を受け付けない状態とする図示しないフラグ
表示機能を有している。

【００４４】なお、このコモンメモリ２１は、接続バス
２７を介してコントローラ４側と接続している。

【００４５】ＣＰＵ部２２は、送信テキストの生成や受
信テキストの処理を行う。

【００４６】メモリ部２３は、ＣＰＵ部２２で行なわれ
る処理プログラムを格納するＲＯＭや、送受信テキスト
等のデータやそれに関係するフラグ等を格納するＲＡＭ
からなる。

【００４７】伝送コントローラ２４は、伝送方式に合わ
せて伝送の制御や、伝送ケーブル３へのアクセスを行
う。

【００４８】送受信回路２５は、伝送コントローラ２４
からの送信信号を伝送信号に変換して伝送ケーブル３に
出力することによってデータを他伝送局２へ伝送する。
また、伝送ケーブル３を介して他伝送局２から出力され
たデータを受信して伝送コントローラ２４へ出力する。

【００４９】一方、コントローラ４は、インタフェース
部４１と制御部４２とを備えている。

【００５０】自己伝送局（仮に伝送局２（＃ｂ）とす
る）２（＃ｂ）が接続しているコントローラ４（＃ｂ）
のインタフェース部４１（＃ｂ）は、自己伝送局２（＃
ｂ）のコモンメモリ２１（＃ｂ）に、他伝送局（仮に伝
送局２（＃ｃ）とする）２（＃ｃ）から新たなデータが
書き込まれ、フラグ表示された場合には、このコモンメ
モリ２１（＃ｂ）に書き込まれ記憶されたデータを取得
し、このデータ取得後にフラグ表示を解除させる。ま
た、自己伝送局２（＃ｂ）に接続しているコントローラ
４（＃ｂ）のデータ更新があった場合、あるいはコント
ローラ４（＃ｂ）に接続している入出力装置５（＃ｂ）
から入力があった場合には、この更新されたデータを自
己伝送局２（＃ｂ）のコモンメモリ２１（＃ｂ）に伝送
する。

【００５１】制御部４２は、インタフェース部４１を介
してコントローラ４が取得したデータを用いて必要な制
御演算を行なうとともに、その結果をインタフェース部
４１に出力する。

【００５２】すなわち、本実施の形態においては、請求
項でいう記憶手段、データ伝送手段、インタフェース手
段は、それぞれコモンメモリ２１、送受信回路２５、イ
ンタフェース部４１に相当する。また、外部機器は、コ
ントローラ４および入出力装置５、またはそのうちのい
ずれか一方に相当する。なお、フラグ設定手段は、コモ
ンメモリ２１の１つの機能として説明している。

【００５３】図３は、コモンメモリに記憶されるデータ
の一例を示すデータ構造図である。

【００５４】すなわち、コモンメモリ２１は、Ｉ／Ｏデ
ータ格納するＩ／Ｏデータエリアとテキストデータを受
け渡すためのメッセージエリアとを備えている。

【００５５】更にＩ／Ｏデータエリアは、自己伝送局２
（＃ｂ）から送信するデータ（送信データ）を格納する
送信エリアと、他伝送局２（＃ｃ〜）から受信するデー
タ（受信データ１、受信データ２、…受信データＮ）を
格納する受信エリア群とを備えている。

【００５６】送信エリアや受信エリアなどの各エリア
は、実際に伝送ケーブル３上を流れるフレーム単位とな
っており、それぞれに伝送局２間のデータ授受を制御す
るフラグ（送信フラグ、受信フラグ１、受信フラグ２、
…受信フラグＮ）を付加している。

【００５７】次に、以上のように構成した本実施の形態
に係る制御データ伝送装置の動作について説明する。

【００５８】図４は、第１の実施の形態に係る制御デー
タ伝送装置におけるデータ受信時の伝送局の動作を示す
フローチャートである。

【００５９】各伝送局２は自局のコントローラ４に接続
している入出力装置５からの入力データ、もしくは他伝
送局２のコントローラ４に接続している入出力装置５に
対する指令データは、周期的にＩ／Ｏデータフレームと
して他の伝送局２に送信される（Ｓ１）。

【００６０】このように送信されたＩ／Ｏデータは、受
信側の伝送局２における送受信回路２５において受信さ
れ（Ｓ２）、更に伝送コントローラ２４を介してコモン
メモリ２１に書き込まれる（Ｓ３）。なお、このように
コモンメモリ２１にＩ／Ｏデータが書き込まれ記憶され
ると、コモンメモリ２１に受信フラグがセットされ、こ
れによって、コモンメモリ２１は、別のＩ／Ｏデータの
書き込みを受け付けない状態とされる。

【００６１】コモンメモリ２１に受信フラグがセットさ
れていると、このコモンメモリ２１に接続しているコン
トローラ４のインタフェース部４１によって、このコモ
ンメモリ２１のデータが更新されたことが認識されると
ともに、このデータのコントローラ４への取り込みがな
される（Ｓ４）。

【００６２】このデータの、インタフェース部４１によ
るコントローラ４への取り込みが完了すると、セットさ
れていた受信フラグがインタフェース部４１によって解
除される。これによって、伝送局２は、送信されてくる
Ｉ／Ｏデータを再び受信できるようになる（Ｓ５）。

【００６３】上述したように、本実施の形態に係る制御
データ伝送装置においては、上記のような作用により、
コントローラ４は、接続している伝送局２が新たなデー
タを受信した時のみデータを取り込むことができる。

【００６４】すなわち、無駄な転送処理や受信データ処
理を不要とし、他の制御処理に対する処理性能を向上し
た制御データ伝送装置を実現することが可能となる。

【００６５】また、コントローラ４が新たなデータを受
信しない限り、コモンメモリ２１に記憶されたデータは
保存され、新たなデータが書き込まれることはない。

【００６６】これにより、データ伝送を確実に行なうこ
とができる制御データ伝送装置を実現することが可能と
なる。

【００６７】（第２の実施の形態）本発明の第２の実施
の形態を図５を用いて説明する。

【００６８】第２の実施の形態に係る制御データ伝送装
置は、その構成を図１に示す構成と同一とする。

【００６９】そして、第２の実施の形態に係る制御デー
タ伝送装置は、第１の実施の形態に係る制御データ伝送
装置おいて更に、伝送局２が接続しているコントローラ
４からデータが伝送され、このデータがコモンメモリ２
１に書き込まれた場合には、このコモンメモリ２１は、
書き込みが終了すると送信フラグをセットするととも
に、このコモンメモリ２１をコントローラ４からデータ
伝送を受け付けない状態とする。

【００７０】更にこの伝送局２の送受信回路２５は、こ
の送信フラグを参照して、コモンメモリ２１に書き込ま
れたデータを他の伝送局２へ伝送するとともに、伝送が
終了すると送信フラグを解除し、コントローラ４からの
データ伝送が可能な状態に復帰させるようにしている。

【００７１】次に、以上のように構成した本実施の形態
に係る制御データ伝送装置の動作について説明する。

【００７２】図５は、第２の実施の形態に係る制御デー
タ伝送装置におけるデータ送信時の伝送局の動作を示す
フローチャートである。

【００７３】コントローラ４が保有しているデータ、ま
たは入出力装置５からのデータは、インタフェース部４
１によって、このコントローラ４が接続している伝送局
２に送信される（Ｓ１１）。

【００７４】伝送局２に送信されたデータは、この伝送
局２のコモンメモリ２１上の所定のエリアに書き込まれ
るとともに、書き込みが終了すると、コモンメモリ２１
に送信フラグがセットされる（Ｓ１２）。

【００７５】このように送信フラグがセットされると、
コントローラ４や入出力装置５は、伝送局２によるデー
タ取込みが完了していないと判断して新しい送信データ
を送ることはない。

【００７６】また、コモンメモリ２１に送信フラグがセ
ットされると、コモンメモリ２１によって送信フレーム
が作成され、更に送信権を取得すると送信フレームが送
出される（Ｓ１３）。なお、送信権とは、伝送ケーブル
３に送信フレームを送出しても良い権利のことである。
この送信権の取得はメディアアクセス方式によって異な
るが、本発明は特にその方式にはこだわらない。

【００７７】送信フレームが伝送局２の送受信回路２５
から伝送ケーブル３を介して他の伝送局２に送出される
と、コモンメモリ２１の送信フラグが解除される（Ｓ１
４）。

【００７８】このようにして送信フラグが解除される
と、このコモンメモリ２１に新たに書き込まれた送信デ
ータは無いものと判断され、送信フレームは作成されな
い。これによって、更新されていないデータを重複して
送出することは無くなり、伝送負荷が軽減される。

【００７９】また、送信フラグが解除されると、この伝
送局２に接続しているコントローラ４や入出力装置５
は、新たなデータをコモンメモリ２１に送信することが
可能な状態とされる。

【００８０】上述したように、本実施の形態に係る制御
データ伝送装置においては、上記のような作用により、
伝送局２は、送信データが更新されたときのみ、他の伝
送局２にデータ送信することができるようになる。

【００８１】すなわち、送信データの重複送信を防止
し、もって、伝送負荷を軽減することが可能となる。ま
た、この向上したスループットを利用してメッセージ伝
送等の他の伝送が可能になる。

【００８２】また、送信データが他の伝送局２に送信さ
れない限り、コモンメモリ２１に記憶されたデータは保
有され、新たなデータが書き込まれない。これにより、
データ伝送を確実に行なうことができる制御データ伝送
装置を実現することが可能となる。

【００８３】（第３の実施の形態）本発明の第３の実施
の形態を図６を用いて説明する。

【００８４】自己伝送局（例えば「伝送局２（＃ｂ）」
とする）２（＃ｂ）は、他伝送局（例えば「伝送局２
（＃ｃ）」とする）２（＃ｃ）に向けてデータを送信す
る場合には、第２の実施の形態で述べたように、送信フ
ラグを参照して、送信フラグがセットされていない状態
であれば送信権が巡ってきてもＩ／Ｏデータフレームを
送信しないことにより送信データを制御することができ
る。

【００８５】しかしながら、受信に関しては送信元の伝
送局２（＃ｃ）を制御できないので、自己伝送局２（＃
ｂ）に接続するコントローラ４（＃ｂ）や入出力装置５
（＃ｂ）などの外部機器のデータ読み出し周期が、送信
元の伝送局２（＃ｂ）の送信周期よりも遅い場合には、
外部機器が前回の受信データを読み出し終える前に次の
受信データを受信することもありえる。

【００８６】この場合、受信データを破棄すると、実際
のデータの更新周期は外部機器の読み出し周期と送信元
の伝送局２（＃ｃ）の送信周期と和となり応答性が悪く
なる。

【００８７】第３の実施の形態に係る制御データ伝送装
置は、このような問題を解決するものである。

【００８８】第３の実施の形態に係る制御データ伝送装
置は、その構成を図１に示す構成と同一とする。

【００８９】そして、第３の実施の形態に係る制御デー
タ伝送装置は、第１の実施の形態に係る制御データ伝送
装置において更に、各伝送局２は、自己伝送局２（＃
ｂ）が接続しているコントローラ４（＃ｂ）から自己伝
送局２（＃ｂ）へ伝送されたデータの、自己伝送局２
（＃ｂ）のコモンメモリ２１（＃ｂ）への書き込み中
に、他伝送局２（＃ｃ）から自己伝送局２（＃ｂ）へデ
ータの伝送がなされた場合には、この他伝送局２（＃
ｃ）から自己伝送局２（＃ｂ）へと伝送されたデータを
一時的にメモリ部２３（＃ｂ）で記憶する。

【００９０】このメモリ部２３（＃ｂ）は、このメモリ
部２３（＃ｂ）の図示しないＲＡＭ領域に２個のバッフ
ァを備え、２個のバッファがフルになった場合には、古
い方の受信データが格納されているバッファに受信デー
タを上書き格納していく。

【００９１】更に、自己伝送局２（＃ｂ）が接続してい
るコントローラ４（＃ｂ）から伝送されたデータの自己
伝送局２（＃ｂ）のコモンメモリ２１（＃ｂ）への書き
込みの終了後に、メモリ部２３（＃ｂ）に一時的に記憶
されたデータをコモンメモリ２１（＃ｂ）へと転送す
る。

【００９２】次に、以上のように構成した本実施の形態
に係る制御データ伝送装置の動作について説明する。

【００９３】図６は、第３の実施の形態に係る制御デー
タ伝送装置におけるデータ一時記憶時の伝送局の動作を
示すフローチャートである。

【００９４】自己伝送局２（＃ｂ）が接続しているコン
トローラ４（＃ｂ）から自己伝送局２（＃ｂ）へ伝送さ
れたデータの、自己伝送局２（＃ｂ）のコモンメモリ２
１（＃ｂ）への書き込み中（Ｓ２１）に、他伝送局２
（＃ｃ）から自己伝送局２（＃ｂ）へとデータの伝送が
なされた場合には、このデータは、一時的にメモリ部２
３（＃ｂ）に記憶される（Ｓ２２）。

【００９５】メモリ部２３（＃ｂ）は、図示しないＲＡ
Ｍ領域に２個のバッファを備え、このデータは一方のバ
ッファに先ず記憶され、そのバッファの記憶容量にデー
タが全て書き込まれた場合（バッファ・フル）には、も
う片方のバッファに記憶される。２個のバッファともに
フルになった場合には、始めのバッファに戻って受信デ
ータが上書き格納される。

【００９６】自己伝送局２（＃ｂ）が接続しているコン
トローラ４（＃ｂ）のデータが、自己伝送局２（＃ｂ）
のコモンメモリ２１（＃ｂ）へ書き込まれると、第２の
実施の形態に記載したようにコモンメモリ２１（＃ｂ）
の送信フラグがセットされ（Ｓ２３）、このデータは他
の伝送局２（＃ｃ）に送信され、送信が完了すると送信
フラグが解除される（Ｓ２４）。

【００９７】送信フラグが解除されると、メモリ部２３
（＃ｂ）に格納されているデータがコモンメモリ２１
（＃ｂ）に転送され更新され、更にコモンメモリ２１
（＃ｂ）から接続バス２７（＃ｂ）を介してコントロー
ラ４（＃ｂ）および入出力装置５（＃ｂ）に転送される
（Ｓ２５）。

【００９８】上述したように、本実施の形態に係る制御
データ伝送装置においては、コモンメモリ２１にデータ
を書き込んでいる時に、他の伝送局２からデータの送信
があった場合であっても、他の伝送局２から送信される
データを取得するとともに、コントローラ４および入出
力装置５に対して新しい受信データを提供することがで
きる。

【００９９】すなわち、受信データの受信ミスを防止
し、もって、データ伝送信頼性の高い制御データ伝送装
置を実現することが可能となる。

【０１００】（第４の実施の形態）本発明の第４の実施
の形態を図７を用いて説明する。

【０１０１】第４の実施の形態に係る制御データ伝送装
置は、その構成を図１に示す構成と同一とし、取り扱う
送信フレームのデータ構造が異なるのみである。

【０１０２】したがって、ここではその構成に関する説
明を省略し、送信フレームのデータ構造のみについて説
明する。

【０１０３】図７は、送信誤り検出コードを付加した送
信フレームの一例を示すデータ構造図である。

【０１０４】送信フラグ３１は、図３に示す送信フラグ
に相当する。

【０１０５】送信誤り検出コード３２は、シーケンス番
号、水平／垂直パリティコード等の情報が含まれてお
り、その内容を受信側で確認できるようにしている。

【０１０６】送信データ３３は、図３に示す送信データ
に相当する。

【０１０７】そして、第４の実施の形態に係る制御デー
タ伝送装置は、他伝送局２（＃ｃ）の送受信回路２５
（＃ｃ）、および自己伝送局２（＃ｂ）が接続している
コントローラ４（＃ｂ）のインタフェース手段４１（＃
ｂ）は、他伝送局２（＃ｃ）から自己伝送局２（＃ｂ）
へ伝送するデータである送信フレーム３０、および自己
伝送局２（＃ｂ）に接続しているコントローラ４（＃
ｂ）から自己伝送局２（＃ｂ）へ伝送するデータである
送信フレーム３０に、伝送中のエラーを検出する送信誤
り検出コード３２を付加し、自己伝送局２（＃ｂ）のコ
モンメモリ２１（＃ｂ）またはインタフェース部４１
（＃ｂ）が、この送信誤り検出コード３２をチェックす
ることによってデータの伝送エラーを検出する。

【０１０８】次に、以上のように構成した本実施の形態
に係る制御データ伝送装置の作用について説明する。

【０１０９】伝送局２（＃ｂ）が接続しているコントロ
ーラ４（＃ｂ）のインタフェース部４１（＃ｂ）から送
信データを抽出し、コモンメモリ２１（＃ｂ）において
送信フレームを作成する場合に、コモンメモリ２１（＃
ｂ）よって送信誤り検出コード３２が送信フレームに付
加される。

【０１１０】このような送信フレームを受信した他の伝
送局２（＃ｃ）において、コモンメモリ２１（＃ｃ）に
この送信フレームを格納する際に、送信誤り検出コード
３２がチェックされる。

【０１１１】このようにして、送信中に異常が発生した
場合には、その異常は受信側の伝送局２（＃ｃ）のコモ
ンメモリ２１（＃ｃ）において送信誤り検出コード３２
の内容がチェックされ、異常が発見された場合には、送
信フレームは破棄される。

【０１１２】なお、コモンメモリ２１（＃ｃ）に送信さ
れた送信フレームが、更にその伝送局２（＃ｃ）に接続
しているコントローラ４（＃ｃ）に転送される場合に
は、送信誤り検出コード３２の内容チェックをこのコン
トローラ４（＃ｃ）のインタフェース部４１（＃ｃ）に
おいて行なってもよい。

【０１１３】上述したように、本実施の形態に係る制御
データ伝送装置においては、上記のような作用により、
送信データの誤り検出を、受信側の伝送局２もしくはコ
ントローラ４においても行なうことができる。

【０１１４】その結果、データ伝送エラーがあった場合
においても、それを検知でき、もって、信頼性の高い制
御データ伝送装置を実現することが可能となる。

【０１１５】（第５の実施の形態）本発明の第５の実施
の形態を図８を用いて説明する。

【０１１６】第５の実施の形態に係る制御データ伝送装
置は、その構成を図１に示す構成と同一とし、取り扱う
送信フレームのデータ構造が異なるのみである。

【０１１７】したがって、ここではその構成に関する説
明を省略し、送信フレームのデータ構造のみについて説
明する。

【０１１８】図８は、格納アドレスコードを付加した送
信フレームの一例を示すデータ構造図である。

【０１１９】図８に示す送信フレームのデータ構造図
は、図７に示すデータ構造図に、この送信フレームがコ
モンメモリ２１において書き込まれるアドレスが記載さ
れた格納アドレスコード３４を付加したものである。

【０１２０】そして、第５の実施の形態に係る制御デー
タ伝送装置においては、各伝送局２は、自己伝送局２
（＃ｂ）の送受信回路２５（＃ｂ）が、自己伝送局２
（＃ｂ）から他伝送局２（＃ｃ〜）へ伝送する送信フレ
ーム３０に、格納アドレスコード３４を付加し、この送
信フレーム３０を複数の伝送局２（＃ｃ〜）に同報伝送
する。

【０１２１】同報伝送された他伝送局２（＃ｃ〜）にお
いては、この送信フレーム３０を、格納アドレスコード
３４で指定されたアドレスに従って、おのおののコモン
メモリ２１（＃ｃ〜）に書き込む。

【０１２２】次に、以上のように構成した本実施の形態
に係る制御データ伝送装置の作用について説明する。

【０１２３】コモンメモリ２１（＃ｂ）から伝送コント
ローラ２４（＃ｂ）を介して送受信回路２５（＃ｂ）に
送信された送信フレーム３０は、送受信回路２５（＃
ｂ）において格納アドレスコード３４が付加され、他の
伝送局２（＃ｃ〜）に同報送信される。

【０１２４】このような送信フレーム３０を受信した他
の伝送局２（＃ｃ〜）では、格納アドレスコード３４に
指定されたアドレスに基づいて送信データがコモンメモ
リ２１（＃ｃ〜）内に書き込まれる。

【０１２５】上述したように、本実施の形態に係る制御
データ伝送装置においては、他の伝送局２（＃ｃ〜）に
同報送信された送信データは、おのおのの伝送局２（＃
ｃ〜）のコモンメモリ２１（＃ｃ〜）において、共通し
たアドレスに書き込むことができる。

【０１２６】その結果、同報送信された全ての伝送局２
（＃ｃ〜）のコモンメモリ２１（＃ｃ〜）が、同一のＩ
／Ｏイメージを持つことができ、もって、伝送データの
確認等を容易に行なうことができる制御データ伝送装置
を実現することが可能となる。

【０１２７】（第６の実施の形態）本発明の第６の実施
の形態を図９を用いて説明する。

【０１２８】第６の実施の形態に係る制御データ伝送装
置は、その構成を図１に示す構成と同一とし、取り扱う
送信フレームのデータ構造が異なるのみである。

【０１２９】したがって、ここではその構成に関する説
明を省略し、送信フレームのデータ構造のみについて説
明する。

【０１３０】図９は、送信フレームの送信データ部分の
内訳の一例を示すデータ構造図である。

【０１３１】図９に示す送信フレーム３０の送信データ
３３部分は、システム全体に共通にて用いられる変数で
あるグローバル変数と、一部のコントローラ４または入
出力装置５のみで用いられる変数であるローカル変数と
を含んでいる。

【０１３２】このグローバル変数と、ローカル変数と
は、コントローラ４や入出力装置５などの外部機器が定
義する。

【０１３３】この変数定義は、変数名とコモンメモリで
格納されるアドレスから一義的に決めている。コモンメ
モリ２１で格納されるアドレスは、格納アドレスコード
３４から取得する。

【０１３４】すなわち、本実施の形態に係る制御データ
伝送装置は、第１の実施の形態で示した構成を有する制
御データ伝送装置において、自己伝送局２（＃ｂ）が接
続しているコントローラ４は、自己伝送局２（＃ｂ）に
伝送するデータを、全ての外部機器または全ての伝送局
２など制御データ伝送装置全体で共通に使用されるグロ
ーバル変数と、特定の外部機器のみで使用されるローカ
ル変数とに分類するとともに、予め定めたデータ名定義
規則に基づいて、分類されたデータのデータ名を定義す
る。

【０１３５】この場合、予め定めたデータ名規則とは、
図９に示すように、例えば変数名に格納アドレスコード
を加える方法がある。

【０１３６】上述したように、本実施の形態に係る制御
データ伝送装置においては、受信した送信データ３３の
部分を、制御データ伝送装置全体で共通に使用されるグ
ローバル変数と、特定の外部機器のみで使用されるロー
カル変数とに分類されるとともに、予め定めたデータ名
定義規則に従って、分類されたデータのデータ名が付さ
れる。

【０１３７】その結果、データ名の割り当てを単純化す
ることができ、もって、所望のデータに迅速にアクセス
することができる制御データ伝送装置を実現することが
可能となる。

【０１３８】以上、本発明の好適な実施の形態につい
て、添付図面を参照しながら説明したが、本発明はかか
る構成に限定されるものではなく、上述した実施の形態
を適宜組み合わせて実施することも可能である。

【０１３９】

【発明の効果】以上説明したように、本発明の制御デー
タ伝送装置によれば、外部機器と伝送局との間のデータ
の受け渡しにフラグを利用して送受信単位で実行するこ
とができる。これにより、外部機器の処理負荷を低減す
ることが可能となり、もって、データ伝送効率を上げる
ことが可能な制御データ伝送装置を実現することができ
る。

【０１４０】また、本発明の制御データ伝送装置によれ
ば、データ値の同時性を保証することができる。これに
より、外部機器や伝送局においてもデータ誤りを検出す
ることが可能な制御データ伝送装置を実現することがで
きる。

【図面の簡単な説明】

【図１】第１の実施の形態に係る制御データ伝送装置の
一例を示すシステム構成図。

【図２】第１の実施の形態に係る制御データ伝送装置に
おける伝送局およびコントローラのシステム構成例を示
すブロック図。

【図３】コモンメモリに記憶される一例を示すデータ構
造図。

【図４】第１の実施の形態に係る制御データ伝送装置に
おけるデータ受信時の伝送局の動作を示すフローチャー
ト。

【図５】第２の実施の形態に係る制御データ伝送装置に
おけるデータ送信時の伝送局の動作を示すフローチャー
ト。

【図６】第３の実施の形態に係る制御データ伝送装置に
おけるデータ一時記憶時の伝送局の動作を示すフローチ
ャート。

【図７】送信誤り検出コードを付加した送信フレームの
一例を示すデータ構造図。

【図８】格納アドレスコードを付加した送信フレームの
一例を示すデータ構造図。

【図９】送信フレームの送信データ部分の内訳の一例を
示すデータ構造図。

【符号の説明】

１…上位計算機、 ２…伝送局、 ３…伝送ケーブル、 ４…コントローラ、 ５…入出力装置、 ２１…コモンメモリ、 ２２…ＣＰＵ部、 ２３…メモリ部、 ２４…伝送コントローラ、 ２５…送受信回路、 ２６…内部バス、 ２７…接続バス、 ３０…送信フレーム、 ３１…送信フラグ、 ３２…送信誤り検出コード、 ３３…送信データ、 ３４…格納アドレスコード、 ４１…インタフェース部、 ４２…制御部。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 自己に接続されている外部機器との間で
   データ伝送を行なう複数の伝送局が伝送路を介して互い
   に接続されており、前記伝送局同士で互いにデータ交換
   を行う制御データ伝送装置において、 前記各伝送局は、 他伝送局から自己伝送局へ伝送されたデータと自己伝送
   局に接続されている外部機器から伝送されたデータとを
   書き込み記憶する記憶手段と、 前記記憶手段に記憶されている自己伝送局に接続されて
   いる外部機器から伝送されたデータを他伝送局へ伝送す
   るデータ伝送手段と、 他伝送局からデータが自己伝送局に伝送され前記記憶手
   段に書き込まれた場合には、その旨をフラグ表示し前記
   記憶手段へのデータ書き込みを受け付けない状態とする
   フラグ設定手段とを備え、 前記各外部機器は、 自己外部機器が接続された伝送局のフラグ設定手段によ
   りフラグ表示された場合には、前記自己外部機器が接続
   された伝送局の記憶手段に書き込まれた他伝送局から伝
   送されたデータを取得し、このデータ取得後にこのフラ
   グ設定手段のフラグ表示を解除し、前記自己外部機器の
   データ更新があった場合には、この更新されたデータを
   前記自己外部機器が接続された伝送局の記憶手段に書き
   込むインタフェース手段を備えたことを特徴とする制御
   データ伝送装置。
2. 【請求項２】 請求項１に記載の制御データ伝送装置に
   おいて、 前記フラグ設定手段は、前記自己伝送局に接続されてい
   る外部機器から伝送されたデータが前記自己伝送局の記
   憶手段に書き込まれた場合には、書き込みが終了すると
   この記憶手段の自己外部機器データが更新された旨をフ
   ラグ表示し、前記自己伝送局に接続されている外部機器
   からこの記憶手段へのデータ書き込みを受け付けない状
   態とし、 前記データ伝送手段は、前記自己伝送局に接続されてい
   る外部機器から伝送されたデータが前記自己伝送局の記
   憶手段に書き込まれた場合には、この書き込まれたデー
   タを他伝送局へ伝送するとともに、伝送が終了するとこ
   のフラグ表示を解除することを特徴とする制御データ伝
   送装置。
3. 【請求項３】 請求項１に記載の制御データ伝送装置に
   おいて、 前記各伝送局は、 自己伝送局に接続している外部機器から自己伝送局へ伝
   送されたデータの、自己伝送局の記憶手段への書き込み
   中に、他伝送局から自己伝送局へデータの伝送がなされ
   た場合には、この他伝送局から自己伝送局へと伝送され
   たデータを一時的に記憶するとともに、自己伝送局に接
   続されている外部機器から伝送されたデータの自己伝送
   局の記憶手段への書き込み終了後に、この一時的に記憶
   されたデータを自己伝送局の記憶手段へと転送する一時
   記憶手段を備えたことを特徴とする制御データ伝送装
   置。
4. 【請求項４】 請求項１乃至３のうちいずれか１項に記
   載の制御データ伝送装置において、 前記各伝送局のデータ伝送手段及び前記各外部機器のイ
   ンタフェース手段は、 伝送するデータに、データの伝送元を識別する伝送元識
   別フラグデータを付加し、伝送先の伝送局の記憶手段が
   この伝送元識別フラグデータを参照することによってデ
   ータの伝送元を識別することを特徴とする制御データ伝
   送装置。
5. 【請求項５】 請求項１乃至４のうちいずれか１項に記
   載の制御データ伝送装置において、 前記各外部機器のインタフェース手段は、 伝送するデータに、伝送中のエラーを検出する伝送エラ
   ー検出符号を付加し、伝送先の伝送局の記憶手段または
   外部機器のインタフェース手段が、この伝送エラー検出
   符号をチェックすることによってこのデータの伝送エラ
   ーを検出することを特徴とする制御データ伝送装置。
6. 【請求項６】 請求項１乃至５のうちいずれか１項に記
   載の制御データ伝送装置において、 前記各伝送局のデータ伝送手段は、 伝送するデータに、自己伝送局の記憶手段において書き
   込まれるアドレス情報を付加するとともに、このデータ
   を複数の他伝送局に同報伝送し、 伝送先の他伝送局においては、このデータを前記アドレ
   ス情報に記載されたアドレスに従って各々の記憶手段に
   書き込むことを特徴とする制御データ伝送装置。
7. 【請求項７】 請求項１乃至６のうちいずれか１項に記
   載の制御データ伝送装置において、 前記各外部機器は、自己に接続された伝送局に伝送する
   データを、全ての外部機器または全ての伝送局で共通に
   使用される共通データと特定の外部機器のみで使用され
   る個別データとに分類するとともに、予め定めたデータ
   名定義規則に基づいて、分類されたデータのデータ名を
   定義することを特徴とする制御データ伝送装置。