DE10360884B4

DE10360884B4 - Oganische Doppeltafel-Elektrolumineszenz-Anzeigevorrichtung und Herstellungsverfahren für diesselbe

Info

Publication number: DE10360884B4
Application number: DE10360884A
Authority: DE
Inventors: Jae-Yong Park; So-Haeng Cho
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2002-12-26
Filing date: 2003-12-23
Publication date: 2010-11-18
Anticipated expiration: 2023-12-24
Also published as: FR2849961B1; GB2396735A; KR20040058446A; TW200412820A; NL1025118C2; FR2849961A1; JP2004212994A; US20040145306A1; TWI232703B; JP3917131B2; GB0329881D0; DE10360884A1; US7259395B2; CN100355083C; GB2396735B; DE10360884A8; KR100484092B1; US7005677B2; CN1516530A; US20060118790A1

Abstract

Organische Elektrolumineszenzdisplay-(ELD)-Vorrichtung mit einem ersten Substrat (110) mit einer Arrayelementschicht (140) und einem zweiten Substrat (150) mit einer organischen Elektrolumineszenzdiode (E), mit:
einer auf dem ersten Substrat (110) in einer ersten Richtung ausgebildeten Gateleitung (212);
einer Datenleitung (236), die auf dem ersten Substrat (110) in einer zweiten Richtung rechtwinklig zur ersten Richtung ausgebildet ist;
einer Spannungsversorgungsleitung (213), die von der Datenleitung (236) beabstandet ist und auf dem ersten Substrat (110) in der zweiten Richtung ausgebildet ist, wobei diese Spannungsversorgungsleitung (213) aus demselben Material wie die Gateleitung (212) und in derselben Schicht hergestellt ist, wobei eine zusätzliche Spannungsversorgungs-Verbindungsleitung (239) mit der Spannungsversorgungsleitung (213) verbunden ist und die Gateleitung (212) überbrückt;
einem Schalt-Dünnschichttransistor (T_S), der in der Nähe eines Schnittpunkts zwischen der Gateleitung (212) und der Datenleitung (236) angeordnet ist und der eine aus amorphem Silicium hergestellte Halbleiterschicht (222) aufweist;
einem Treiber-Dünnschichttransistor (T_D), der nahe einem Schnittpunkt...

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die Erfindung betrifft eine Flachtafel-Anzeigevorrichtung, und spezieller betrifft sie eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung und ein Verfahren zum Herstellen derselben.
Erörterung der einschlägigen Technik
Auf dem Gebiet der Flachtafel-Anzeigevorrichtungen wurden wegen ihres geringen Gewichts und ihres niedrigen Energieverbrauchs mit der weitesten Verbreitung Flüssigkristalldisplay(LCD)-Vorrichtungen verwendet. Eine Flüssigkristalldisplay(LCD)-Vorrichtung ist kein Licht emittierendes Element sondern vielmehr ein Licht empfangendes Element, das zum Anzeigen von Bildern eine zusätzliche Lichtquelle benötigt. Demgemäß besteht hinsichtlich des Verbesserns der Helligkeit, des Kontrastverhältnisses, des Betrachtungswinkels und einer Vergrößerung der Abmessungen einer Flüssigkristalldisplay-Tafel eine technische Grenze. Aus diesem Grund wurden auf diesem Gebiet viele Forschungsvorhaben ausgeführt, um ein neues Flachtafeldisplay-Element zu entwickeln, das die oben genannten Probleme überwinden kann.
Eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung ist eines dieser neuen Flachtafeldisplay-Elemente, die sich aus diesem Forschungsvorhaben ergeben haben. Da eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung Licht emittiert, was einen größeren Betrachtungswinkel und ein großes Kontrastverhältnis ermöglicht, ist eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung einer Flüssigkristalldisplay(LCD)-Vorrichtung überlegen. Außerdem benötigt eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung keine Hintergrundbeleuchtung. Ferner zeigt eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung auch die Vorteile geringen Gewichts, eines flachen Profils und niedrigen Energieverbrauchs. Darüber hinaus kann eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung mit einer kleinen Gleichspannung (Gleichstrom) betrieben werden, und sie zeigt eine kurze Ansprechzeit. Da eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung ein festes Material anstelle eines fluiden Materials, wie eines Flüssigkristalls, verwendet, ist eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung stabiler, wenn sie einen Stoß von außen erfährt. Ferner zeigt ein organisches Elektrolumineszenzdisplay(ELD) einen weiteren Temperaturbereich, in dem es arbeiten kann, als eine Flüssigkristalldisplay(LCD)-Vorrichtung. Eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung zeigt auch einen Vorteil hinsichtlich der Herstellkosten im Vergleich zu einer LCD-Vorrichtung. Genauer gesagt, sind eine Abscheidungsvorrichtung und eine Einschließvorrichtung alles, was zur Herstellung einer organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung erforderlich ist, während eine Flüssigkristalldisplay(LCD)-Vorrichtung oder Plasmadisplaytafeln (PDPs) viele Vorrichtungsarten benötigen. Demgemäß ist der Herstellprozess für eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung sehr einfach im Vergleich zu dem für eine Flüssigkristalldisplay(LCD)-Vorrichtung oder für Plasmadisplaytafeln (PDPs).
Organische Elektrolumineszenzdisplay(ELD)-Vorrichtungen können in einen Typ mit passiver und einen mit aktiver Matrix eingeteilt werden. Im Fall einer organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung mit aktiver Matrix wird eine an das Pixel angelegte Spannung in einem Speicherkondensator C_ST gespeichert und aufrecht erhalten, bis ein Signal für das nächste Vollbild angelegt wird. Demgemäß kann das Pixel das Signal unabhängig von der Anzahl der Scanleitungen bis zum nächsten Vollbild aufrecht erhalten. Da eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung mit aktiver Matrix mit einem kleinen Gleichstrom (Gleichspannung) eine gewünschte Leuchtstärke erzielen kann, zeigt sie Vorteile wie niedrigen Energieverbrauch und hohe Auflösung bei großen Abmessungen.
Nachfolgend werden unter Bezugnahme auf die 1 eine Grundstruktur und eine Betriebsweise der organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung mit aktiver Matrix beschrieben.
Die 1 ist ein Schaltbild eines Pixels einer organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung mit aktiver Matrix gemäß einer einschlägigen Technik. In der 1 ist eine Scanleitung 2 in einer ersten Richtung ausgebildet, und eine Signalleitung 4 und eine Spannungsversorgungsleitung 4 sind beabstandet von der Scanleitung 2 in einer zweiten Richtung ausgebildet. Die Scanleitung 2 und die Signalleitung 4 sowie die Spannungsversorgungsleitung 6 bilden zwischen sich benachbart zur Stelle, an der sie einander schneiden, einen Pixelbereich. Nahe einer Schnittstelle zwischen der Scanleitung 2 und der Signalleitung 4 ist ein Schalt-Dünnschichttransistor T_S, wie als Adressierelement, ausgebildet, und mit diesem Schalt-Dünnschichttransistor TS ist ein Speicherkondensator C_ST verbunden. Mit dem Schalt-Dünnschichttransistor T_S, dem Speicherkondensator C_ST und der Spannungsversorgungsleitung 6 ist ein Treiber-Dünnschichttransistor T_D, wie als Stromquellenelement, verbunden. Der Treiber-Dünnschichttransistor T_D ist elektrisch mit einer Anodenelektrode und einer organischen Elektrolumines zenzdiode E verbunden, die durch einen statischen Strom angesteuert wird und elektrisch zwischen die Anodenelektrode und eine Kathodenelektrode geschaltet ist. Die Anoden- und die Kathodenelektrode sind Komponenten der organischen Elektrolumineszenzdiode E. Der Schalt-Dünnschichttransistor T_S dient zum Steuern einer Spannung, und der Speicherkondensator C_ST dient zum Speichern einer Ladung. Nachfolgend wird der Ansteuerbetrieb der organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung gemäß der einschlägigen Technik beschrieben.
Wenn einmal das Gate des Schalt-Dünnschichttransistors T_S eingeschaltet ist, kann über sein Gate ein Datensignal an den Treiber-Dünnschichttransistor T_D und den Speicherkondensator C_ST gelegt werden. Wenn das Gate des Treiber-Dünnschichttransistors T_D eingeschaltet ist, kann der organischen Elektrolumineszenzdiode E ein Strom von der Spannungsversorgungsleitung 6 zugeführt werden, der durch das Gate des Treiber-Dünnschichttransistors T_D läuft, und so emittiert die organische Elektrolumineszenzdiode Licht. Da das Ausmaß, gemäß dem das Gate des Treiber-Dünnschichttransistors T_D geöffnet ist, von der Amplitude des Datensignals abhängt, können verschiedene Graupegel dadurch angelegt werden, dass die Stärke des Stroms des durch den Treiber-Dünnschichttransistor T_D fließenden Stroms gesteuert wird. Ein Datensignal, das ebenfalls im Speicherkondensator C_ST gespeichert wird, wird kontinuierlich an den Treiber-Dünnschichttransistor T_D angelegt, und so kann die organische Elektrolumineszenzdiode E dauernd Licht emittieren, bis ein Signal für ein nächstes Vollbild angelegt wird.
Die 2 ist eine Draufsicht eines Pixels der organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung mit aktiver Matrix gemäß einer einschlägigen Technik. In der 2 sind z. B. ein Schalt-Dünnschichttransistor T_S und ein Treiber- Dünnschichttransistor T_D ausgebildet. In der 2 ist eine Gateleitung 37 in einer ersten Richtung ausgebildet, und eine Signalleitung 51 und eine Spannungsversorgungsleitung 41 sind beabstandet von der Gateleitung 37 in einer zweiten Richtung ausgebildet. Die Gateleitung 37 bildet dadurch einen Pixelbereich E, dass sie die Datenleitung 51 und die Spannungsversorgungsleitung 41 schneidet. Ein Schalt-Dünnschichttransistor T_S ist nahe einer Schnittstelle zwischen der Gateleitung 37 und der Datenleitung 51 ausgebildet. Nahe einer Schnittstelle zwischen dem Schalt-Dünnschichttransistor T_S und der Spannungsversorgungsleitung 41 ist ein Treiber-Dünnschichttransistor T_D ausgebildet. Die Spannungsversorgungsleitung 41 und eine Kondensatorelektrode 34, die mit einer Halbleiterschicht 31 des Schalt-Dünnschichttransistors T_S verbunden ist, bilden einen Speicherkondensator C_ST. Mit dem Treiber-Dünnschichttransistor T_D ist eine erste Elektrode 58 verbunden. Obwohl es in der 2 nicht dargestellt ist, sind eine organische Lichtemissionsschicht und eine zweite Elektrode sequenziell auf der ersten Elektrode 58 ausgebildet. Ein Gebiet, über dem die erste Elektrode 58 ausgebildet ist, ist als organischer Lichtemissionsbereich I definiert. Der Treiber-Dünnschichttransistor T_D verfügt über eine Halbleiterschicht 32 und eine Gateelektrode 38. Der Schalt-Dünnschichttransistor T_S verfügt über eine Gateelektrode 35. Laminatstrukturen des organischen Lichtemissionsbereichs I, des Treiber-Dünnschichttransistors T_D und des Speicherkondensators C_ST werden nachfolgend unter Bezugnahme auf die 3 beschrieben.
3 ist eine Schnittansicht entlang einer Linie III-III' in der 2. Wie es in der 3 dargestellt ist, ist ein Treiber-Dünnschichttransistor T_D mit einer Halbleiterschicht 32, einer Gateelektrode 38 sowie einer Sourceelektrode 50 und einer Drainelektrode 52 auf einem isolierenden Substrat 1 ausgebildet. Mit der Sourceelektrode 50 ist elektrisch eine Spannungselektrode 42 verbunden, die sich ausgehend von einer Spannungsversorgungsleitung (nicht dargestellt) erstreckt. Mit der Drainelektrode 52 ist elektrisch eine erste Elektrode aus einem transparenten, leitenden Material verbunden. Unter der Spannungselektrode 42, ist eine Kondensatorelektrode 34 ausgebildet, die aus demselben Material wie die Halbleiterschicht 32 besteht. Die Spannungselektrode 42 und die Kondensatorelektrode 34 bilden einen Speicherkondensator C_ST. Eine organische Lichtemissionsschicht 64 und eine Kathodenelektrode 66 sind sequenziell auf der ersten Elektrode 58 ausgebildet und bilden so einen organischen Lichtemissionsbereichs I. Eine erste, zweite, dritte und vierte Passivierungsschicht 40, 44, 54 und 60 mit jeweils einem Kontaktloch für elektrische Kontakte in jeder Schicht sind auf dem Substrat 1 ausgebildet. Zwischen dem Substrat 1 und der Halbleiterschicht 32 ist eine Pufferschicht 30 ausgebildet. Die erste Passivierungsschicht 40 ist zwischen der Speicherelektrode 34 und der Spannungselektrode 42 ausgebildet, und sie dient als isolierendes Material. Die zweite Passivierungsschicht 44 ist auf der Spannungselektrode 42 ausgebildet, und die dritte Passivierungsschicht 54 ist zwischen der Sourceelektrode 50 und der ersten Elektrode 58 ausgebildet. Die vierte Passivierungsschicht 60 ist zwischen dem Treiber-Dünnschichttransistor T_D und einer zweiten Elektrode 66 ausgebildet.
Die 4A bis 4I sind Schnittansichten zum Veranschaulichen einer Herstellabfolge für die in der 2 dargestellte organische Elektrolumineszenzdisplay(ELD)-Vorrichtung mit aktiver Matrix gemäß der einschlägigen Technik. Die Laminatstrukturen der organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung Elektrolumineszenzdisplay(ELD)-Vorrichtung können durch einen Fotolithografieprozess hergestellt werden, bei dem die Laminatstrukturen dadurch strukturiert werden, dass ein Fotoresist, wie ein fotoempfindliches Material be lichtet und dann entwickelt wird. Gemäß der 4A wird eine Pufferschicht 30 auf einem isolierenden Substrat 1 mit einem ersten Isoliermaterial hergestellt. Dann werden auf der Pufferschicht 30 mittels einer ersten Maske eine aktive Schicht 32a aus polykristallinem Silicium und eine Kondensatorelektrode 34 aus polykristallinem Silicium hergestellt.
Wie es in der 4B dargestellt ist, werden eine Gateisolierschicht 36 und eine Gateelektrode 38 dadurch auf der aktiven Schicht 32a hergestellt, dass ein zweites Isoliermaterial und ein erstes Metallmaterial sequenziell auf der aktiven Schicht 32a abgeschieden werden und dann das abgeschiedene Material mit einer zweiten Maske strukturiert wird. Wie es in der 4C dargestellt ist, wird auf dem gesamten Substrat, auf dem bereits die Gateisolierschicht 36 und die Gateelektrode 38 ausgebildet sind, eine erste Passivierungsschicht 40 hergestellt. Auf der ersten Passivierungsschicht 40 wird anschließend in einem der Kondensatorelektrode 34 entsprechenden Raum eine Spannungselektrode 42 dadurch hergestellt, dass ein zweites Metallmaterial auf der ersten Passivierungsschicht 40 abgeschieden wird und es dann mit einer dritten Maske strukturiert wird.
Wie es in der 4D dargestellt ist, wird eine zweite Passivierungsschicht 44 mit einer ersten und einer zweiten ohmschen Kontaktschicht 46a und 46b und einem Kondensatorkontaktloch 48 dadurch auf der ersten Passivierungsschicht 40 abgeschieden, dass auf dieser ein drittes Isoliermaterial abgeschieden wird und es dann mit einer vierten strukturiert wird. Das erste und das zweite ohmsche Kontaktloch 46a und 46b legen Abschnitte zu beiden Seiten der aktiven Schicht 42a frei und das Kondensatorkontaktloch 48 legt einen Abschnitt der Spannungselektrode 42 frei. Ein erster Abschnitt der aktiven Schicht 32a ist ein Drainbereich IIb und ein zweiter Abschnitt der aktiven Schicht 32a ist ein Sourcebe reich IIa. Der Sourcebereich IIa und der Drainbereich IIb dienen zum Kontaktieren der Source- bzw. der Drainelektrode, die anschließend hergestellt werden. Der erste und der zweite Abschnitt, die zu beiden Seiten der aktiven Schicht 32a freigelegt sind, werden mit Ionen dotiert, um ohmsche Kontaktschichten 32b auszubilden. Die aktive Schicht 32a und die ohmschen Kontaktschichten 32b bilden eine Halbleiterschicht 32.
Wie es in der 4E dargestellt ist, werden eine Sourceelektrode 50 und eine Drainelektrode 52 anschließend dadurch hergestellt, dass auf dem Substrat 1, auf dem bereits die ohmschen Kontaktschichten 32b ausgebildet wurden, ein drittes Metallmaterial abgeschieden wird und dieses dann mit einer fünften Maske strukturiert wird. Die Sourceelektrode 50 ist mittels des in der 4D dargestellten ersten ohmschen Kontaktlochs 46a und des in der 4D dargestellten Kondensatorkontaktlochs 48 mit der ohmschen Kontaktschicht 32b im Sourcebereich IIa bzw. der Spannungselektrode 42 verbunden. Die Drainelektrode 52 ist durch das zweite ohmsche Kontaktloch 46b in der 4D mit der ohmschen Kontaktschicht 32b verbunden. Die Halbleiterschicht 32, die Gateelektrode 38 sowie die Source- und die Drainelektrode 50 und 52 bilden einen Treiber-Dünnschichttransistor T_D. Die Spannungselektrode 42 und die Kondensatorelektrode 34 sind elektrisch mit der Sourceelektrode 52 bzw. einer Halbleiterschicht (nicht dargestellt) eines Schalt-Dünnschichttransistors (nicht dargestellt) verbunden, und sie bilden unter Verwendung der ersten Passivierungsschicht 40 als Isolierkörper einen Speicherkondensator C_ST.
Wie es in der 4F dargestellt ist, wird eine dritte Passivierungsschicht 54 mit einem Drainkontaktloch 56 dadurch hergestellt, dass ein viertes Isoliermaterial auf dem gesamten Substrat 1, auf dem bereits die Source- und die Drain elektrode 50 und 52 hergestellt wurden, abgeschieden wird und es dann mit einer sechsten Maske strukturiert wird. Gemäß der 4G wird eine erste Elektrode 58, die durch das Drainkontaktloch 56 hindurch mit der Drainelektrode 52 verbunden ist, in einem Raum, der einem organischen Lichtemissionsbereich I entspricht, dadurch auf der dritten Passivierungsschicht 54 hergestellt, dass auf dieser ein viertes Metallmaterial abgeschieden wird und dieses dann mit einer siebten Maske strukturiert wird. Wie es in der 4H dargestellt ist, wird eine vierte Passivierungsschicht 60 mit einem ersten Elektroden-Freilegeabschnitt 62, der einen dem organischen Lichtemissionsbereich I entsprechenden ersten Elektrodenabschnitt freilegt, dadurch hergestellt, dass ein fünftes Isoliermaterial auf dem gesamten Substrat 1, auf dem bereits die erste Elektrode 58 hergestellt wurde, abgeschieden wird und es dann mit einer achten Maske strukturiert wird. Die vierte Passivierungsschicht 60 dient auch zum Schützen des Treiber-Dünnschichttransistors T_D gegen Feuchtigkeit und Verunreinigungen. Der Prozess mit Fotolithografiemaske wird auf die oben genannte Weise abgeschlossen.
Wie es in der 4I dargestellt ist, wird eine organische Lichtemissionsschicht 64, die durch den in der 4H dargestellten ersten Elektroden-Freilegeabschnitt 62 mit der ersten Elektrode 58 in Kontakt steht, auf dem Substrat 1 hergestellt, auf dem bereits die vierte Passivierungsschicht 60 ausgebildet ist. Anschließend wird auf der organischen Lichtemissionsschicht 64 und der vierten Passivierungsschicht 60 eine zweite Elektrode 60 dadurch hergestellt, dass ein fünftes Metallmaterial auf dem gesamten Substrat 1 abgeschieden wird. Wenn die erste Elektrode 58 als Anodenelektrode verwendet wird, muss das fünfte Metallmaterial über Reflexionseigenschaften verfügen, um das von der organischen Lichtemissionsschicht 64 emittierte Licht zu reflektieren, um ein Bild anzuzeigen. Außerdem wird das fünfte Metallmaterial aus Metallmaterialien mit niedriger Arbeitsfunktion ausgewählt, damit die zweite Elektrode 66 leicht Elektronen abgeben kann.
Die 5 ist eine Schnittansicht einer organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung gemäß einer einschlägigen Technik. In der 5 sind ein erstes Substrat 70, auf dem eine Vielzahl von Unterpixeln ausgebildet ist, und ein zweites Substrat 90 voneinander beabstandet. Auf dem ersten Substrat 70 ist eine Arrayelementschicht 80 mit einer Vielzahl von Treiber-Dünnschichttransistoren T_D, die jeweils einem Unterpixel entsprechen, ausgebildet. Auf der Arrayelementschicht 80 ist eine Vielzahl erster Elektroden 72, entsprechend jedem Unterpixel, ausgebildet, und sie sind mit dem entsprechenden Treiber-Dünnschichttransistor T_D jedes Unterpixels verbunden. Auf der ersten Elektrode 72 ist eine organische Lichtemissionsschicht 74 zum Anzeigen der Farben Rot (R), Grün (G) und Blau (B) in jedem Unterpixel ausgebildet. Auf der organischen Lichtemissionsschicht 74 ist eine zweite Elektrode 76 ausgebildet. Die erste und die zweite Elektrode 72 und 76 sowie die organische Lichtemissionsschicht 74 bilden eine organische Elektrolumineszenzdiode E. Von der organischen Lichtemissionsschicht 74 emittiertes Licht durchdringt die erste Elektrode 72. D. h., dass die in der 5 dargestellte organische Elektrolumineszenzdisplay(ELD)-Vorrichtung eine solche vom nach unten emittierenden Typ ist. Das zweite Substrat 90 wird als Einschlusssubstrat verwendet, und es verfügt in seiner mittleren Fläche über einen vertieften Abschnitt 92 und ein Feuchtigkeit absorbierendes Trocknungsmittel 94 zum Schützen der organischen Elektrolumineszenzdiode E gegen äußere Feuchtigkeit. Das zweite Substrat 74 weist einen bestimmten Abstand gegen die zweite Elektrode 76 auf. Auf dem ersten oder zweiten Substrat 70 bzw. 90 ist ein Abdichtmuster 85 ausgebildet, um das erste und das zweite Substrat 70 und 90 aneinander zu befestigen.
Die organische Elektrolumineszenzdisplay(ELD)-Vorrichtung vom nach unten emittierenden Typ gemäß der einschlägigen Technik wird dadurch fertiggestellt, dass das Substrat, auf dem die Arrayelementschicht und die organische Elektrolumineszenzdiode ausgebildet sind, an einem zusätzlichen Einschlusssubstrat angebracht wird. Wenn die Arrayelementschicht und die organische Elektrolumineszenzdiode auf demselben Substrat ausgebildet sind, hängt die Ausbeute einer Tafel mit der Arrayelementschicht und der organischen Elektrolumineszenzdiode vom Produkt der Einzelausbeuten für die Arrayelementschicht und die organische Elektrolumineszenzdiode ab. Jedoch wird die Ausbeute der Tafel stark durch die Ausbeute der organischen Elektrolumineszenzdiode beeinflusst. Demgemäß wird die Tafel als fehlerhafte Tafel beurteilt, wenn eine organische Elektrolumineszenzdiode, die aus einem Dünnfilm mit im Allgemeinen einer Dicke von 100 nm hergestellt wird, durch Fremdstoffe und Verunreinigungen einen Defekt aufweist. Dies führt zu vergeudeten Herstellkosten und Material, was die Ausbeute für die Tafel senkt.
Organische Elektrolumineszenzdisplay(ELD)-Vorrichtungen vom nach unten emittierenden Typ sind wegen ihrer hohen Bildstabilität und der einfach konfigurierbaren Herstellverarbeitung vorteilhaft. Jedoch sind organische Elektrolumineszenzdisplay(ELD)-Vorrichtung Elektrolumineszenzdisplay(ELD)-Vorrichtungen vom nach unten emittierenden Typ wegen Einschränkungen beim Öffnungsverhältnis zur Realisierung in hohe Auflösung benötigenden Vorrichtungen nicht geeignet. Außerdem kann, da organische Elektrolumineszenzdisplay(ELD)-Vorrichtungen vom nach oben emittierenden Typ Licht zur Oberseite ausgehend vom Substrat emittieren, das Licht emittiert werden, ohne dass es den Dünnschichttransistor beeinflusst, der unter der Lichtemissionsschicht positioniert ist. Demgemäß kann das Design des Dünnschichttransistors vereinfacht werden. Ausserdem ist das Öffnungsverhältnis bei organischen Elektrolumineszenzdisplay(ELD)-Vorrichtungen vom nach oben emittierenden Typ grösser. Da jedoch bei nach oben emittierenden organischen Elektrolumineszenzdisplay(ELD)-Vorrichtungen im Allgemeinen eine Kathode über der organischen Lichtemissionsschicht ausgebildet ist, sind die Materialauswahl und das Licht-Transmissionsvermögen eingeschränkt, so dass der Lichttransmissions-Wirkungsgrad gesenkt ist. Wenn eine Passivierungsschicht vom Dünnfilmtyp hergestellt wird, um eine Verringerung der Lichttransmission zu verhindern, kann diese Dünnfilm-Passivierungsschicht unter Umständen das Eindringen von Aussenluft in die Vorrichtung nicht verhindern.
EP 1 085 576 A2 beschreibt den Aufbau einer organischen Elektrolumineszenzdisplay-Vorrichtung, die durch das Aufbringen von Schaltelementen und einer organischen Elektrolumineszenzdiode auf einem Substrat hergestellt wird.
ZUSAMMENFASSUNG DER ERFINDUNG
Demgemäß ist die Erfindung auf eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung und ein Herstellverfahren für dieselbe gerichtet, die eines oder mehrere der Probleme aufgrund von Einschränkungen und Nachteilen in der einschlägigen Technik im Wesentlichen vermeiden.
Es ist eine Aufgabe der Erfindung, eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung mit erhöhter Ausbeute zu schaffen.
Ein anderer Vorteil der Erfindung besteht im Schaffen eines Herstellverfahrens für eine organische Elektrolumineszenzdisplay(ELD)-Vorrichtung mit verringerten Maskierungsschritten.
Die Aufgabe wie durch die Merkmale der unabhängigen Ansprüche gelöst.
Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt, und sie gehen teilweise aus der Beschreibung hervor oder ergeben sich beim Realisieren der Erfindung. Die Aufgaben und andere Vorteile der Erfindung werden durch die Struktur realisiert und erzielt, wie sie speziell in der schriftlichen Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Ansprüchen dargelegt ist.
Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd sind und dazu vorgesehen sind, für eine weitere Erläuterung der beanspruchten Erfindung zu sorgen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beigefügten Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in diese Beschreibung eingeschlossen sind und einen Teil derselben bilden, veranschaulichen Ausführungsformen der Erfindung, und sie dienen gemeinsam mit der Beschreibung dazu, die Prinzipien derselben zu erläutern.
1 ist ein Schaltbild eines Pixels bei einer organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung mit aktiver Matrix gemäß einer einschlägigen Technik.
2 ist eine Draufsicht eines Pixels einer organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung mit aktiver Matrix gemäß einer einschlägigen Technik.
3 ist eine Schnittansicht entlang einer Linie III-III' in der 2.
4A bis 4I sind Schnittansichten zum Veranschaulichen einer Herstellabfolge für die in der 2 dargestellte organische Elektrolumineszenzdisplay(ELD)-Vorrichtung mit aktiver Matrix gemäß einer einschlägigen Technik.
5 ist eine Schnittansicht einer organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung gemäß einer einschlägigen Technik.
6 ist eine Schnittansicht einer organischen Doppeltafel-Elektrolumineszenzdisplay(ELD)-Vorrichtung gemäß einer ersten Ausführungsform der Erfindung.
7 ist eine Draufsicht einer organischen Doppeltafel-Elektrolumineszenzdisplay(ELD)-Vorrichtung gemäß einer zweiten Ausführungsform der Erfindung.
8A bis 8G sind Schnittansichten entlang einer Linie VII-VII' in der 7, und sie veranschaulichen eine Herstellabfolge einer Laminatstruktur für einen Treiber-Dünnschichttransistor-Bereich.
9A bis 9G sind Schnittansichten entlang einer Linie IX-IX' in der 7, und sie veranschaulichen eine Herstellabfolge einer Laminatstruktur für einen Datenkontaktfleck-Bereich.
10A bis 10G sind Schnittansichten entlang einer Linie X-X' in der 7, und sie veranschaulichen eine Herstellabfolge einer Laminatstruktur für einen Gatekontaktfleck-Bereich.
11A bis 11G sind Schnittansichten entlang einer Linie XI-XI' in der 7, und sie veranschaulichen eine Herstellabfolge einer Laminatstruktur für einen Spannungsversorgungs-Kontaktfleckbereich.
DETAILLIERTE BESCHREIBUNG DER VERANSCHAULICHTEN AUSFÜHRUNGSFORMEN
Nun wird detailliert auf die dargestellte Ausführungsform der Erfindung Bezug genommen, wie sie in den beigefügten Zeichnungen dargestellt ist.
Eine erfindungsgemäße organische Doppeltafel-Elektrolumineszenzdisplay(ELD)-Vorrichtung, wie sie nachfolgend beschrieben wird, ist eine nach oben emittierende organische Elektrolumineszenzdisplay(ELD)-Vorrichtung vom Typ mit aktiver Matrix.
Die 6 ist eine Schnittansicht einer organischen Doppeltafel-Elektrolumineszenzdisplay(ELD)-Vorrichtung gemäß einer ersten Ausführungsform der Erfindung. In der 6 sind ein erstes Substrat 110 und ein zweites Substrat 150 voneinander beabstandet und einander zugewandt. Auf dem ersten und dem zweiten Substrat 110 und 150 ist eine Vielzahl von Unterpixeln SP ausgebildet. Auf dem ersten Substrat 110 ist eine Arrayelementschicht 140 mit einer Vielzahl von Treiber-Dünnschichttransistoren TD, die jedem Unterpixel SP entsprechen, ausgebildet. Auf der Arrayelementschicht 140 ist in jedem Unterpixel SP ein elektrisches Verbindungsmuster 142 ausgebildet, das mit dem Treiber-Dünnschichttransistor T_D verbunden ist. Das elektrische Verbindungsmuster 142 besteht aus einem leitenden Material, und es kann als Mehrschichtstruktur mit einem Kern aus isolierendem Material innerhalb seiner Breite hergestellt sein. Das elektrische Verbindungsmuster 142 kann über eine zusätzliche Verbindungselektrode (nicht dargestellt) elektrisch mit dem Treiber-Dünnschichttransistor T_D verbunden sein. Der Treiber-Dünnschichttransistor T_D verfügt über eine Gateelektrode 112, eine Halbleiterschicht 114 sowie eine Source- und eine Drainelektrode 116 und 118, und das elektrische Verbindungsmuster 142 ist mit der Drainelektrode 118 verbunden.
Auf der Innenseite des zweiten Substrats 150 ist eine erste Elektrode 152 ausgebildet, und unter dieser ist eine organische Lichtemissionsschicht 160 eines Pixels mit Unter-Lichtemissionsschichten 156a, 156b und 156c für die Farben Rot (R), Grün (G) bzw. Blau (B) ausgebildet. Unter der organischen Lichtemissionsschicht 160 ist eine Vielzahl zweiter Elektroden 162, entsprechend jedem Unterpixel, ausgebildet. Genauer gesagt, verfügt die organische Lichtemissionsschicht 160 eines Pixels über eine erste Ladungsträger-Zuführschicht 154 zwischen der ersten Elektrode 152 und den Unter-Lichtemissionsschichten 156a, 156b und 156c sowie eine zweite Ladungsträger-Zuführschicht 158 zwischen diesen und der zweiten Elektrode 162. Wenn z. B. die erste Elektrode 152 eine Anodenelektrode ist und die zweite Elektrode 162 eine Kathodenelektrode ist, dient die erste Ladungsträger-Zuführschicht 154 als Löcherinjektionsschicht und dann als Löchertransportschicht, und die zweite Ladungsträger-Zuführschicht 158 dient als Elektronentransportschicht und dann als Elektroneninjektionsschicht. Die erste und die zweite Elektrode 152 und 162 sowie die organische Lichtemissionsschicht 160 zwischen diesen bilden eine organische Elektrolumineszenzdiode E.
Gemäß einer Erscheinungsform der Erfindung kann, da das elektrische Verbindungsmuster 142 die Unterseite der zweiten Elektrode 162 kontaktiert, ein vom Treiber-Dünnschichttransistor T_D gelieferter Strom über das elektrische Verbindungsmuster 142 an die zweite Elektrode 162 geliefert werden. Auf dem ersten oder zweiten Substrat 110 und 150 ist ein Abdichtmuster 170 ausgebildet, um das erste und das zweite Substrat 110 und 150 aneinander zu befestigen. Bei der in der 6 dargestellten ersten Ausführungsform der Erfindung sind die Arrayelementschicht 140 und die organische Elektrolumineszenzdiode E auf verschiedenen Substraten ausgebildet, und sie sind durch das elektrische Verbindungsmuster 142 elektrisch miteinander verbunden. D. h., dass die erfindungsgemäße organische Elektrolumineszenzdisplay(ELD)-Vorrichtung eine organische Doppeltafel-Elektrolumineszenzdisplay(ELD)-Vorrichtung ist. Wie es in der 6 dargestellt ist, werden zu Erläuterungszwecken ein Pixel und Unterpixel zweier anderer Pixel dargestellt. Die Struktur des Treiber-Dünnschichttransistors T_D und des Verbindungsmusters im elektrischen Verbindungsmuster 142 können modifiziert werden, um viele verschiedene Bedingungen zu berücksichtigen. Außerdem kann, da die erfindungsgemäße organische Elektrolumineszenzdisplay(ELD)-Vorrichtung eine nach oben emittierende organische Elektrolumineszenzdisplay(ELD)-Vorrichtung ist, das Design des Treiber-Dünnschichttransistors T_D leicht realisiert werden, während ein hohes Öffnungsver hältnis und eine hohe Auflösung erzielt werden können.
Die 7 ist eine Draufsicht einer organischen Doppeltafel-Elektrolumineszenzdisplay(ELD)-Vorrichtung gemäß einer zweiten Ausführungsform der Erfindung. In der 7 ist eine Gateleitung 212 in einer ersten Richtung ausgebildet, und eine Datenleitung 236 und eine Spannungsversorgungsleitung 213, die voneinander beabstandet sind, sind in einer zweiten Richtung rechtwinklig zur ersten Richtung ausgebildet. Nahe einer Schnittstelle zwischen der Gateleitung 212 und der Datenleitung 236 ist ein Schaltbild-Dünnschichttransistor T_S ausgebildet. Dieser Schalt-Dünnschichttransistor T_S verfügt über eine Gateelektrode 214, eine Sourceelektrode 226, eine Drainelektrode 230 und eine Halbleiterschicht 222. Die Gateelektrode 240 erstreckt sich ausgehend von der Gateleitung 212. Die Sourceelektrode 226 erstreckt sich ausgehend von der Datenleitung 236. Die Drainelektrode 230 ist von der Sourceelektrode 226 beabstandet. Die Halbleiterschicht 222 bedeckt Teile der Gateelektrode 214, der Sourceelektrode 226 und der Drainelektrode 230. Die Spannungsversorgungsleitung 213 wird gleichzeitig mit der Gateleitung 212 aus demselben Material wie diese hergestellt.
Der Treiber-Dünnschichttransistor T_D in der 7 ist elektrisch mit dem Schalt-Dünnschichttransistor T_S und der Spannungsversorgungsleitung 213 verbunden. Der Treiber-Dünnschichttransistor T_D verfügt über eine Treiber-Gateelektrode 216, eine Treiber-Sourceelektrode 228, eine Treiber-Drainelektrode 232 und eine Treiber-Halbleiterschicht 224. Die Treiber-Gateelektrode 216 wird gleichzeitig mit der Gateleitung 212 aus demselben Material wie diese hergestellt. Die Treiber-Sourceelektrode 228 und die Treiber-Drainelektrode 232 sind voneinander beabstandet, und sie werden gleichzeitig mit der Datenleitung 236 aus demselben Material wie diese hergestellt. Die Treiber-Halbleiterschicht 224 bedeckt Teile der Treiber-Gateelektrode 216, der Treiber-Sourceelektrode 228 und der Treiber-Drainelektrode 232.
Eine Spannungselektrode 278 in der 7 ist durch ein Sourcekontaktloch 246 elektrisch mit der Treiber-Sourceelektrode 228 und durch ein Spannungsversorgungs-Kontaktloch 251 mit der Spannungsversorgungsleitung 213 verbunden. In einem elektrischen Verbindungsbereich C ist eine mit der Treiber-Drainelektrode 232 verbundene Verbindungselektrode 276 ausgebildet, die gleichzeitig mit der Spannungselektrode 278 aus demselben Material wie diese hergestellt wird. Der elektrische Verbindungsbereich C entspricht einer zweiten Elektrode eines Substrats (nicht dargestellt) mit einer organischen Elektrolumineszenzdiode (nicht dargestellt). Obwohl es in der 7 nicht dargestellt ist, ist im elektrischen Verbindungsbereich C ein elektrisches Verbindungsmuster mit Säulenform ausgebildet. Später werden Einzelheiten zum elektrischen Verbindungsmuster (nicht dargestellt) beschrieben.
Wie es ebenfalls in der 7 dargestellt ist, ist unter der Spannungsversorgungsleitung 213 eine Kondensatorelektrode 234 ausgebildet, die mit ihr überlappt. Die Kondensatorelektrode 234 und die mit ihr überlappende Spannungsversorgungsleitung 213 bilden einen Speicherkondensator C_ST. An Enden der Gateleitung 212, der Datenleitung 236 und der Spannungsversorgungsleitung 213 sind ein Gatekontaktfleck 218, ein Datenkontaktfleck 238 bzw. ein Spannungsversorgungs-Kontaktfleck 219 ausgebildet. Über dem Gatekontaktfleck 218 und dem Spannungsversorgungs-Kontaktfleck 219 werden gleichzeitig mit der Datenleitung 236 aus demselben Material wie diese eine erste Gatekontaktfleck-Elektrode 242 bzw. eine erste Spannungsversorgungs-Kontaktfleckelektrode 244 hergestellt. Über dem Datenkontaktfleck 238, der ersten Gatekontaktfleck-Elektrode 242 und der ersten Spannungsversorgungs-Kontaktfleckelektrode 244 werden gleichzeitig mit der Verbindungselektrode 276, aus demselben Material wie diese, eine Datenkontaktfleck-Elektrode 280, eine zweite Gatekontaktfleck-Elektrode 282 bzw. eine zweite Spannungsversorgungs-Kontaktfleckelektrode 284 positioniert. Da die Gateleitung 212 und die Spannungsversorgungsleitung 213 im selben Prozess aus demselben Material hergestellt werden, können sie an einer Schnittstelle zwischen ihnen einen Kurzschluss zeigen. Demgemäß wird eine gesonderte Spannungsversorgungs-Verbindungsleitung 239, die gleichzeitig mit der Datenleitung 236 aus demselben Material wie diese hergestellt wird, mit einer getrennten Spannungsversorgungsleitung 213 nahe der Schnittstelle der Gateleitung 212 mit der Spannungsversorgungsleitung 213 verbunden, so dass der oben genannte Kurzschluss zwischen der Gateleitung 212 und der Spannungsversorgungsleitung 213 verhindert werden kann. Die Spannungsversorgungsleitung 213 ist durch zusätzliche Kontaktlöcher mit der Spannungsversorgungs-Verbindungsleitung 239 verbunden. Da dem Datenkontaktfleck 238 und dem Spannungsversorgungs-Kontaktfleck 219 verschiedene Signale gesondert zugeführt werden, wird der Datenkontaktfleck 238 wünschenswerterweise auf der entgegengesetzten Seite zum Spannungsversorgungs-Kontaktfleck 219 angeordnet.
8A bis 8G sind Schnittansichten entlang einer Linie VII-VII' in der 7, und sie veranschaulichen eine Herstellabfolge einer Laminatstruktur für einen Treiber-Dünnschichttransistor-Bereich. 9A bis 9G sind Schnittansichten entlang einer Linie IX-IX' in der 7, und sie veranschaulichen eine Herstellabfolge einer Laminatstruktur für einen Datenkontaktfleck-Bereich. 10A bis 10G sind Schnittansichten entlang einer Linie X-X' in der 7, und sie veranschaulichen eine Herstellabfolge einer Laminatstruktur für einen Gatekontaktfleck-Bereich. 11A bis 11G sind Schnittansichten entlang einer Linie XI-XI' in der 7, und sie veranschaulichen eine Herstellabfolge einer Laminatstruktur für einen Spannungsversorgungs-Kontaktfleckbereich. Die Treiber-Gateelektrode, die Treiber-Halbleiterschicht, die Treiber-Sourceelektrode und die Treiber-Drainelektrode werden zu Erläuterungszwecken als Gateelektrode, als Halbleiterschicht, als Sourceelektrode bzw. als Drainelektrode bezeichnet.
Gemäß den 8A, 9A, 10A und 11A werden eine Gateelektrode 216, ein Gatekontaktfleck 218 und ein Spannungsversorgungs-Kontaktfleck 219 aus einem ersten Material durch einen ersten Maskenprozess auf einem Substrat 210 hergestellt. Obwohl es in den 8A, 9A, 10A und 11A nicht dargestellt ist, wird auch eine Spannungsversorgungsleitung so hergestellt, dass sie mit dem Spannungsversorgungs-Kontaktfleck verbunden ist. Das erste Metallmaterial wird aus Metallmaterialien mit niedrigem spezifischem Widerstand ausgewählt, und es wird vorzugsweise aus Aluminium (Al) enthaltenden Metallmaterialien ausgewählt.
Obwohl es in den 8A, 9A, 10A oder 11A nicht dargestellt ist, wird ein Maskenprozess zum Strukturieren von Laminatstrukturen bei der Erfindung wie folgt ausgeführt. Ein Fotoresist wird auf das Substrat oder eine bestimmte Schicht aufgetragen, und dann wird auf ihm eine Maske mit einem gewünschten Muster angeordnet. Die aufgetragene Fotoresistschicht wird Licht ausgesetzt und dann entwickelt, um ein Fotoresistmuster auszubilden. Teile der durch das Fotoresistmuster belichteten Schicht werden weggeätzt, um ein gewünschtes Muster zu erhalten.
Gemäß den 8B, 9B, 10B und 11B wird eine Gateisolierschicht 220 dadurch hergestellt, dass ein erstes Isoliermaterial auf dem gesamten Substrat 210 abgeschieden wird, auf dem bereits die Gateelektrode 216, der Gatekontaktfleck 219 und der Spannungsversorgungs-Kontaktfleck 219 ausgebildet sind. Anschließend wird eine Halbleiterschicht 224 auf der Gateisolierschicht 220 im der Gateelektrode 216 entsprechenden Raum dadurch hergestellt, dass sequenziell amorphes Silicium (a-Si:H) und Fremdstoff-dotiertes amorphes Silicium (n⁺a-Si:H) auf der Gateisolierschicht 220 im der Gateelektrode 216 entsprechenden Raum sequenziell abgeschieden werden und dies dann durch einen zweiten Maskenprozess strukturiert wird. Die Halbleiterschicht 224 verfügt über eine aktive Schicht 224a aus amorphem Silicium (a-Si:H) und eine ohmsche Kontaktschicht 224b aus Fremdstoff-dotiertem amorphem Silicium (n⁺a-Si:H). Das erste Isoliermaterial für die Gateisolierschicht 216 kann aus einem Silicium enthaltenden Isoliermaterial hergestellt werden, und sie kann vorzugsweise z. B. aus Siliciumnitrid (SiNx) hergestellt werden.
Gemäß den 10C und 11C werden ein einen Abschnitt des Gatekontaktflecks 218 freilegendes erstes Gatekontaktfleck-Kontaktloch 221 und ein einen Abschnitt des Spannungsversorgungs-Kontaktflecks 219 freilegendes erstes Kontaktloch 223 für diesen durch einen dritten Maskenprozess hergestellt. Dann werden, gemäß den 8D, 9D, 10D und 11D, eine Sourceelektrode 228, eine von dieser beabstandete Drainelektrode 232, eine erste Gatekontaktfleck-Elektrode 242 und eine erste Spannungsversorgungs-Kontaktfleckelektrode 244 dadurch hergestellt, dass ein zweites Metallmaterial auf dem gesamten Substrat 210 abgeschieden wird, auf dem bereits die Halbleiterschicht 224, das erste Gatekontaktfleck-Kontaktloch 221 und das erste Kontaktloch 223 für den Spannungsversorgungs-Kontaktfleck ausgebildet sind, und es dann durch einen vierten Maskenprozess strukturiert wird. Die Sourceelektrode 228 und die von ihr beabstandete Drainelektrode 232 werden auf der Halbleiterschicht 224 hergestellt. Der Datenkontaktfleck 238 wird in einem Datenkontaktfleck-Herstellbereich DP in der 9D hergestellt. Die erste Gatekontaktfleck-Elektrode 242 und die erste Spannungsversor gungs-Kontaktfleckelektrode 244 werden durch das erste Gatekontaktfleck-Kontaktloch 221 bzw. das erste Kontaktloch 223 für den Spannungsversorgungs-Kontaktfleck hindurch mit dem Gatekontaktfleck 218 bzw. dem Spannungsversorgungs-Kontaktfleck 219 verbunden.
Obwohl es in den 8D, 9D, 10D und 11D nicht dargestellt ist, wird eine Datenleitung (nicht dargestellt) in einer zweiten Richtung hergestellt, und der Datenkontaktfleck-Herstellbereich DP wird an einem Ende derselben hergestellt. Der Datenkontaktfleck-Herstellbereich DP wird vorzugsweise auf der entgegengesetzten Seite zum Spannungsversorgungs-Kontaktfleck 219 hergestellt. Das zweite Metallmaterial wird aus Metallmaterialien mit starker chemischer Korrosionsbeständigkeit ausgewählt, und es wird vorzugsweise aus Molybdän (Mo), Titan (Ti), Chrom (Cr) und Wolfram (W) ausgewählt. In diesem Schritt wird ein Teil der ohmschen Kontaktschicht 224b zwischen der Sourceelektrode 228 und der Drainelektrode 232 entfernt, um einen Abschnitt der aktiven Schicht 224a freizulegen, und die freigelegte aktive Schicht 224a bildet einen Kanal ch. Die Gateelektrode 216, die Halbleiterschicht 224, die Sourceelektrode 228 und die Drainelektrode 232 bilden einen Treiber-Dünnschichttransistor T_D.
Gemäß den 8E, 9E, 10E und 11E wird eine Passivierungsschicht 256 mit einem Sourcekontaktloch 246, einem Drainkontaktloch 247, einem Datenkontaktfleck-Kontaktloch 250, einem zweiten Gatekontaktfleck-Kontaktloch 248 und einem zweiten Kontaktloch 252 für den Spannungsversorgungs-Kontaktfleck dadurch hergestellt, dass ein zweites Isoliermaterial auf dem gesamten Substrat 210 abgeschieden wird, auf dem bereits der Treiber-Dünnschichttransistor T_D, der Datenkontaktfleck 238, die erste Gatekontaktfleck-Elektrode 242 und die erste Spannungsversorgungs-Kontaktfleckelektrode 244 ausgebildet sind, und es erfolgt dann ein Strukturieren des abgeschiede nen zweiten Isoliermaterials durch einen fünften Maskenprozess. Das Sourcekontaktloch 246 legt einen Abschnitt der Sourceelektrode 228 frei, und ein Drainkontaktloch 247 legt einen Abschnitt der Drainelektrode 232 frei. Das Datenkontaktfleck-Kontaktloch 250 legt einen Teil des Datenkontaktflecks 238 frei. Das zweite Gatekontaktfleck-Kontaktloch 248 und das zweite Kontaktloch 252 für den Spannungsversorgungs-Kontaktfleck legen Abschnitte der ersten Gatekontaktfleck-Elektrode 242 bzw. der ersten Spannungsversorgungs-Kontaktfleckelektrode 244 frei. Das zweite Isoliermaterial kann aus organischen Isoliermaterialien oder anorganischen Isoliermaterialien ausgewählt werden. Außerdem kann das zweite Isoliermaterial als Einzel- oder Mehrfachschicht ausgebildet werden. Jedoch ist es wünschenswert, für die Passivierungsschicht 256 zum Kontaktieren des Treiber-Dünnschichttransistors T_D ein anorganisches Isoliermaterial zu werden.
Gemäß der 8F wird ein elektrisches Verbindungsmuster 274 mit Säulenform dadurch hergestellt, dass ein drittes Isoliermaterial im einem elektrischen Verbindungsbereich C entsprechenden Raum auf der Passivierungsschicht 256 abgeschieden wird und es dann durch einen sechsten Maskenprozess strukturiert wird. Es ist bevorzugt, dass der elektrische Verbindungsbereich C einer zweiten Elektrode (nicht dargestellt) einer organischen Elektrolumineszenzdiode (nicht dargestellt) entspricht. Das dritte Isoliermaterial wird wünschenswerterweise aus einem organischen Isoliermaterial ausgewählt, so dass das elektrische Verbindungsmuster 274 eine bestimmte Dicke aufweist.
Gemäß den 8G, 9G, 10G und 11G werden eine Verbindungselektrode 276, eine Spannungselektrode 278, eine Datenkontaktfleck-Elektrode 280, eine zweite Gatekontaktfleck-Elektrode 282 und eine zweite Spannungsversorgungs-Kontaktfleckelektrode 284 dadurch hergestellt, dass eine dritte Metall schicht auf dem gesamten Substrat 210 abgeschieden wird, auf dem bereits das elektrische Verbindungsmuster 274 ausgebildet ist, und dann das abgeschiedene dritte Metallmaterial durch einen siebten Maskenprozess strukturiert wird. Die Verbindungselektrode 276 wird auf dem elektrischen Verbindungsmuster 274 hergestellt und über das Drainkontaktloch 247 mit der Drainelektrode 232 verbunden. Die Spannungselektrode 278 ist durch das Sourcekontaktloch 246 hindurch mit der Sourceelektrode 228 verbunden, und die Datenkontaktfleck-Elektrode 280 ist durch das Datenkontaktfleck-Kontaktloch 250 hindurch mit dem Datenkontaktfleck 238 verbunden. Die zweite Gatekontaktfleck-Elektrode 282 ist durch das zweite Gatekontaktfleck-Kontaktloch 248 mit der ersten Gatekontaktfleck-Elektrode 242 verbunden, und die zweite Spannungsversorgungs-Kontaktfleckelektrode 284 ist durch das zweite Versorgungskontaktfleck-Kontaktloch 252 mit der ersten Versorgungskontaktfleck-Elektrode 244 verbunden. Obwohl es in den 8G, 9G, 10G und 11G nicht dargestellt ist, ist die Spannungselektrode 278 durch ein in der 7 dargestelltes zusätzliches Kontaktloch 251 mit der in der 7 dargestellten Spannungsversorgungsleitung 213 verbunden.
Die erfindungsgemäße organische Doppeltafel-Elektrolumineszenzdisplay(ELD)-Vorrichtung zeigt die folgenden Vorteile. Erstens können, da die Arrayelementschicht mit einem Dünnschichttransistor und der organischen Elektrolumineszenzdiode jeweils auf verschiedenen Substraten ausgebildet sind, die Herstellausbeute und der Wirkungsgrad der Herstellverwaltung verbessert werden, und es kann die Lebensdauer von Erzeugnissen verlängert werden. Außerdem kann, da die erfindungsgemäße organische Elektrolumineszenzdisplay(ELD)-Vorrichtung vom nach oben emittierenden Typ ist, das Design des Dünnschichttransistors einfach ausgeführt werden, und es können ein hohes Öffnungsverhältnis und eine hohe Auflösung erzielt werden. Drittens kann, da für die organische Elek trolumineszenzdisplay(ELD)-Vorrichtung ein Dünnschichttransistor vom umgekehrt geschichteten Typ unter Verwendung amorphem Siliciums verwendet wird, der Dünnschichttransistor unter Bedingungen mit niedriger Temperatur hergestellt werden, und da Gatemuster und Spannungsversorgungsmuster im selben Maskenprozess ausgebildet werden, ist die Gesamtanzahl erforderlicher Masken verringert, und so kann ein Herstellprozess für Dünnschichttransistoren vereinfacht werden.
Der Fachmann erkennt, dass an der Herstellung und Anwendung der Erfindung verschiedene Modifizierungen und Variationen vorgenommen werden können, ohne vom Grundgedanken oder Schutzumfang der Erfindung abzuweichen. So soll die Erfindung Modifizierungen und Variationen von ihr abdecken, vorausgesetzt, dass sie in den Schutzumfang der beigefügten Ansprüche und deren Äquivalente gelangen.

Claims

Organische Elektrolumineszenzdisplay-(ELD)-Vorrichtung mit einem ersten Substrat (110) mit einer Arrayelementschicht (140) und einem zweiten Substrat (150) mit einer organischen Elektrolumineszenzdiode (E), mit: einer auf dem ersten Substrat (110) in einer ersten Richtung ausgebildeten Gateleitung (212); einer Datenleitung (236), die auf dem ersten Substrat (110) in einer zweiten Richtung rechtwinklig zur ersten Richtung ausgebildet ist; einer Spannungsversorgungsleitung (213), die von der Datenleitung (236) beabstandet ist und auf dem ersten Substrat (110) in der zweiten Richtung ausgebildet ist, wobei diese Spannungsversorgungsleitung (213) aus demselben Material wie die Gateleitung (212) und in derselben Schicht hergestellt ist, wobei eine zusätzliche Spannungsversorgungs-Verbindungsleitung (239) mit der Spannungsversorgungsleitung (213) verbunden ist und die Gateleitung (212) überbrückt; einem Schalt-Dünnschichttransistor (T_S), der in der Nähe eines Schnittpunkts zwischen der Gateleitung (212) und der Datenleitung (236) angeordnet ist und der eine aus amorphem Silicium hergestellte Halbleiterschicht (222) aufweist; einem Treiber-Dünnschichttransistor (T_D), der nahe einem Schnittpunkt zwischen der Gateleitung (212) und Spannungsversorgungsleitung (213) hergestellt ist und eine Halbleiterschicht (224) aufweist, die aus demselben Material wie die Halbleiterschicht (222) des Schalt-Dünnschichttransistors (T_S) hergestellt ist; einer mit dem Treiber-Dünnschichttransistor (T_D) verbundenen Verbindungselektrode (276), und einem elektrischen Verbindungsmuster (274), das zwischen dem ersten Substrat (110) und dem zweiten Substrat (150) ausgebildet ist, um die Verbindungselektrode (276) elektrisch mit der organischen Elektrolumineszenzdiode (E) zu verbinden.
Vorrichtung nach Anspruch 1, ferner mit einem Gatekontaktfleck (218), einem Datenkontaktfleck (238) und einem Spannungsversorgungs-Kontaktfleck (219), die entsprechend an einem Ende der Gateleitung (212), der Datenleitung (236) bzw. der Spannungsversorgungsleitung (213) angeordnet sind.
Vorrichtung nach Anspruch 2, ferner mit einer ersten Gatekontaktfleck-Elektrode (242) auf dem Gatekontaktfleck (218) und einer ersten Spannungsversorgungs-Kontaktfleckelektrode (244) auf dem Spannungsversorgungs-Kontaktfleck (219), wobei die erste Gatekontaktfleck-Elektrode (242) und die erste Spannungsversorgungs-Kontaktfleckelektrode (244) aus demselben Material wie die Datenleitung (236) hergestellt sind.
Vorrichtung nach Anspruch 3, ferner mit einer Datenkontaktfleck-Elektrode (280) auf dem Datenkontaktfleck (238), einer zweiten Gatekontaktfleck-Elektrode (282) auf der ersten Gatekontaktfleck-Elektrode (242) und einer zweiten Spannungsversorgungs-Kontaktfleckelektrode (284) auf der ersten Spannungsversorgungs-Kontaktfleckelektrode (244), wobei die Datenkontaktfleck-Elektrode (280), die zweite Gatekontaktfleck-Elektrode (282) und die zweite Spannungsversorgungs-Kontaktfleckelektrode (284) aus demselben Material wie die Verbindungselektrode (276) hergestellt sind.
Vorrichtung nach Anspruch 1, bei der der Schalt-Dünnschichttransistor (T_S) eine Gateelektrode (214), eine Halbleiterschicht (222), eine Sourceelektrode (226) und eine Drainelektrode (230) aufweist, wobei sich die Gateelektrode (214) ausgehend von der Gateleitung (212) erstreckt, die Halbleiterschicht (222) über der Gateelektrode (214) ausgebildet ist, wobei die Source- und die Drainelektrode (226, 230) auf der Halbleiterschicht (222) beabstandet voneinander ausgebildet sind, und bei der der Treiber-Dünnschichttransistor (T_D) eine Gateelektrode (216), eine Treiber-Halbleiterschicht (224), eine Source- und eine Drainelektrode (228, 232) aufweist, wobei die Treiber-Gateelektrode (216) mit der Drainelektrode (230) des Schalt-Dünnschichttransistors (T_S) verbunden ist, die Treiber-Halbleiterschicht (224) über der Treiber-Gateelektrode (216) ausgebildet ist, die Treiber-Sourceelektrode (228) und die Treiber-Drainelektrode (232) auf der Treiber-Halbleiterschicht (224) beabstandet voneinander ausgebildet sind, wobei die Treiber-Halbleiterschicht (224) eine aktive Schicht (224a) aus amorphem Silicium und eine ohmsche Kontaktschicht (224b) aus Fremdstoff-dotiertem amorphen Silicium aufweist.
Vorrichtung nach Anspruch 5, ferner mit einer Spannungselektrode (278) zwischen der Treiber-Sourceelektrode (228) und der Spannungsversorgungsleitung (213), wobei die Spannungselektrode (278) aus demselben Material wie die Verbindungselektrode (276) hergestellt ist und mit der Treiber-Sourceelektrode (228) und. der Spannungsversorgungsleitung (213) verbunden ist.
Vorrichtung nach Anspruch 1, bei der die Spannungsversorgungs-Verbindungsleitung (239) aus demselben Material wie die Datenleitung (236) hergestellt ist.
Verfahren zum Herstellen einer organischen Elektrolumineszenzdisplay(ELD)-Vorrichtung, bei der eine Arrayelementschicht (140) und eine organische Elektrolumineszenzdiode (E) auf verschiedenen Substraten (110, 150) ausgebildet sind und durch ein elektrisches Verbindungsmuster (274) miteinander verbunden sind, umfassend: Herstellen einer Gateelektrode (216), eines Gatekontaktflecks (218) und eines Spannungsversorgungs-Kontaktflecks (219) durch Abscheiden eines ersten Metallmaterials auf einem Substrat (210) und anschliessendes Strukturieren des abgeschiedenen ersten Metallmaterials durch einen ersten Maskenprozess; Herstellen einer Gateisolierschicht (220) durch Abscheiden eines ersten Isoliermaterials auf dem Substrat (210), auf dem bereits die Gateelektrode (216), der Gatekontaktfleck (218) und der Spannungsversorgungs-Kontaktfleck (219) hergestellt wurden; Herstellen einer Halbleiterschicht (224) auf der Gateisolierschicht (220) in einem der Gateelektrode (216) entsprechenden Bereich durch sequenzielles Abscheiden von amorphem Silicium und Fremdstoff-dotiertem amorphen Silicium und anschliessendes Strukturieren des abgeschiedenen amorphen Siliciums und des Fremdstoff-dotierten amorphen Siliciums durch einen zweiten Maskenprozess; Herstellen eines ersten Gatekontaktfleck-Kontaktlochs (221), das einen Abschnitt des Gatekontaktflecks (218) freilegt, und eines ersten Kontaktlochs (223) für den Spannungsversorgungs-Kontaktfleck (219) zum Freilegen eines Abschnitts desselben durch Strukturieren von Abschnitten der Gateisolierschicht (220), die dem Gatekontaktfleck (218) und dem Spannungsversorgungs-Kontaktfleck (219) entsprechen, durch einen dritten Maskenprozess; Herstellen einer Source-, einer Drainelektrode (228, 232), eines Datenkontaktflecks (238), einer ersten Gatekontaktfleck-Elektrode (242) und einer ersten Spannungsversorgungs-Kontaktfleckelektrode (244) durch Abscheiden eines zweiten Metallmaterials auf dem Substrat (210), auf dem bereits die Halbleiterschicht (224), das erste Gatekontaktfleck-Kontaktloch (221) und das erste Kontaktloch (223) für den Spannungsversorgungs-Kontaktfleck (219) hergestellt wurden, und anschliessendes Strukturieren des abgeschiedenen zweiten Metallmaterials durch einen vierten Maskenprozess, wobei die Source- und die Drainelektrode (228, 232) auf der Halbleiterschicht (224) beabstandet voneinander hergestellt werden, die Source- und die Drainelektrode (228, 232) gemeinsam mit der Gateelektrode (216) und der Halbleiterschicht (224) einen Dünnschichttransistor (T_D) bilden, die erste Gatekontaktfleck-Elektrode (242) über das erste Gatekontaktfleck-Kontaktloch (221) mit dem Gatekontaktfleck (218) verbunden wird und die erste Spannungsversorgungs-Kontaktfleckelektrode (244) über das erste Kontaktloch (223) mit dem Spannungsversorgungs-Kontaktfleck (219) verbunden wird; Herstellen eines Kanals (ch) zwischen der Source- und der Drainelektrode (228, 232) durch Entfernen des Fremdstoff-dotierten amorphem Siliciums zwischen der Source- und der Drainelektrode (228, 232); Herstellen einer Passivierungsschicht (256) mit einem Sourcekontaktloch (246), einem Drainkontaktloch (247), einem Datenkontaktfleck-Kontaktloch (250), einem zweiten Gatekontaktfleck-Kontaktloch (248) und einem zweiten Kontaktloch (252) für den Spannungsversorgungs-Kontaktfleck (219) durch Abscheiden eines zweiten Isoliermaterials auf dem Substrat (210), auf dem bereits der Dünnschichttransistor (T_D), der Datenkontaktfleck (238), die erste Gatekontaktfleck-Elektrode (242) und die erste Spannungsversorgungs-Kontaktfleckelektrode (244) ausgebildet sind, und anschliessendes Strukturieren des abgeschiedenen zweiten Isoliermaterials durch einen fünften Maskenprozess, wobei das Source- und das Drainkontaktloch (246, 247) Abschnitte der Sourceelektrode bzw. der Drainelektrode (228, 232) freilegen, das Datenkontaktfleck-Kontaktloch (250) einen Abschnitt des Datenkontaktflecks (238) freilegt und das zweite Gatekontaktfleck-Kontaktloch (248) und das zweite Kontaktloch (252) für den Spannungsversorgungs-Kontaktfleck (219) Abschnitte der ersten Gatekontaktfleck-Elektrode (242) bzw. der ersten Spannungsversorgungs-Kontaktfleckelektrode (244) freilegen; Herstellen eines elektrischen Verbindungsmusters (274) auf der Passivierungsschicht (256) entsprechend einem elektrischen Verbindungsbereich (C) durch Abscheiden eines dritten Isoliermaterials auf der Passivierungsschicht (256) und anschliessendes Strukturieren des abgeschiedenen dritten Isoliermaterials durch einen sechsten Maskenprozess; und Herstellen einer Verbindungselektrode (276), einer Spannungselektrode (278), einer Datenkontaktfleck-Elektrode (280), einer zweiten Gatekontaktfleck-Elektrode (282) und einer zweiten Spannungsversorgungs-Kontaktfleckelektrode (284) durch Abscheiden eines dritten Metallmaterials auf dem Substrat (210), auf dem bereits das elektrische Verbindungsmuster (274) hergestellt ist, und anschliessendes Strukturieren des abgeschiedenen dritten Metallmaterials durch einen siebten Maskenprozess, wobei die Verbindungselektrode (276) das elektrische Verbindungsmuster (274) bedeckt und durch das Drainkontaktloch (247) mit der Drainelektrode (232) verbunden wird, die Spannungselektrode (278) durch das Sourcekontaktloch (246) mit der Sourceelektrode (228) verbunden wird, die Datenkontaktfleck-Elektrode (280) durch das Datenkontaktfleck-Kontaktloch (250) mit dem Datenkontaktfleck (238) verbunden wird, die zweite Gatekontaktfleck-Elektrode (282) durch das zweite Gatekontaktfleck-Kontaktloch (248) mit der ersten Gatekontaktfleck-Elektrode (242) verbunden wird und die zweite Spannungsversorgungs-Kontaktfleckelektrode (284) durch das zweite Kontaktloch (252) für den Spannungsversorgungs-Kontaktfleck (219) mit der ersten Spannungsversorgungs-Kontaktfleckelektrode (244) verbunden wird.
Verfahren nach Anspruch 8, bei dem ferner eine mit der Gateelektrode (216) verbundene Gateleitung (212) und eine mit dem Spannungsversorgungs-Kontaktfleck (219) verbundene Spannungsversorgungsleitung (213) durch den ersten Maskenprozess hergestellt werden, und bei dem eine von der Spannungsversorgungsleitung (213) beabstandete Datenleitung (236) in derselben Richtung wie diese ausgebildet wird, und eine Spannungsversorgungs-Verbindungsleitung (239) mit der Spannungsversorgungsleitung (213) verbunden wird, wobei die Spannungsversorgungs-Verbindungsleitung (239) die Gateleitung (212) überbrückt.
Verfahren nach Anspruch 8, bei dem der Dünnschichttransistor (T_D) ein Treiber-Dünnschichttransistor ist, der elektrisch mit der organischen Elektrolumineszenzdiode (E) verbunden ist.