DE10360708A1 - Halbleitermodul mit einem Halbleiterstapel und Verfahren zur Herstellung desselben - Google Patents

Halbleitermodul mit einem Halbleiterstapel und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE10360708A1
DE10360708A1 DE10360708A DE10360708A DE10360708A1 DE 10360708 A1 DE10360708 A1 DE 10360708A1 DE 10360708 A DE10360708 A DE 10360708A DE 10360708 A DE10360708 A DE 10360708A DE 10360708 A1 DE10360708 A1 DE 10360708A1
Authority
DE
Germany
Prior art keywords
rewiring
semiconductor
unit
semiconductor module
contact surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10360708A
Other languages
English (en)
Other versions
DE10360708B4 (de
Inventor
Jens Pohl
Bernd RÖMER
Bernhard SCHÄTZLER
Hermann Vilsmeier
Holger Wörner
Bernhard Zuhr
Christian Stümpfl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10360708A priority Critical patent/DE10360708B4/de
Priority to KR1020040108065A priority patent/KR100727889B1/ko
Priority to US11/013,328 priority patent/US7456495B2/en
Publication of DE10360708A1 publication Critical patent/DE10360708A1/de
Application granted granted Critical
Publication of DE10360708B4 publication Critical patent/DE10360708B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Halbleitermodulbauteil (10) mit einem Halbleiterstapel (11), der übereinander angeordnete Halbleiterbauteile (1, 2) aufweist. Ein Basisbauteil weist eine untere Umverdrahtungseinheit (3) auf, auf welcher untere Außenkontaktflächen (5) angeordnet sind. Ferner weist das Basisbauteil (1) eine obere Umverdrahtungseinheit (4) auf, auf der obere Außenkontaktflächen (6) angeordnet sind. Elektrisch sind die beiden Umverdrahtungseinheiten (3, 4) über Bondverbindungen (9) in ihren Randbereichen (14) und (15) miteinander verbunden. Das Basisbauteil (1) ist ein kompaktes Bauteil, auf dem unterschiedliche, kundenspezifische Halbleiterbauteile (2) gestapelt werden können.

Description

  • Die Erfindung betrifft ein Halbleitermodul mit einem Halbleiterstapel und Verfahren zur Herstellung desselben.
  • Ein derartiges Halbleitermodul ist aus der Druckschrift US 2 001,054,770-A1 bekannt und verwendet zum Stapeln einen aufwendigen Verbindungsrahmen und zwei zusätzliche Basisschichten, die jede ein Basissubstrat und ein Verdrahtungsmuster aufweisen. Der Verbindungsrahmen besitzt Durchkontakte von einem der Basissubstrate zu dem anderen der Basissubstrate. Integrierte Halbleiterchips sind elektrisch mit den Basissubstraten und ihren Umverdrahtungsmustern in der Weise verbunden, dass ein erstes Halbleiterchip von dem Verbindungsrahmen und den Basissubstraten teilweise umgeben ist und ein zweiter Halbleiterchip auf dem zweiten Basissubstrat mit dem aufwendigen Verbindungsrahmen aufgebracht ist. Um den Halbleiterstapel mit flächig angeordneten Außenkontakten versehen zu können, und somit das Halbleitermodul als BGA (Ball-grid-array)-Bauteil einzusetzen, ist zusätzlich zu den beiden Basissubstraten ein weiteres Substrat vorgesehen, das die im Randbereich des Moduls vertikal verlaufenden Durchkontakte in den beiden Basissubstraten und dem Verbindungsrahmen flächig auf eine Unterseite des weiteren Substrats verteilt.
  • Ein Nachteil dieses bekannten Halbleitermoduls ist die hohe Anzahl von mindestens drei Verbindungsschnittstellen zwischen den drei Substraten und dem Verbindungsrahmen, die einerseits aufeinander zu justieren sind und andererseits untereinander elektrisch zu verbinden sind, was die Zuverlässigkeit des be kannten Halbleitermoduls vermindert. Ein weiterer Nachteil ist darin zu sehen, dass die Höhe des Moduls nicht beliebig vermindert werden kann, da drei Substrate und ein Verbindungsrahmen erforderlich sind, um zwei Halbleiterchips aufeinander zu stapeln, was einen großen Raumbedarf erfordert.
    •
  • Aufgabe des Erfindung ist es, die Nachteile im Stand der Technik zu überwinden, und ein zuverlässiges Halbleitermodul mit einem Halbleiterstapel zu schaffen, bei dem BGA oder FBGA-Bauteile mit beliebigen flächigen Außenkontaktmustern aufeinander stapelbar werden. Ferner ist es Aufgabe der Erfindung die Komplexität gestapelter Halbleiterbauteile zu vermindern und deren Zuverlässigkeit zu erhöhen.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleitermodul mit einem Halbleiterstapel, der übereinander angeordnete Halbleiterbauteile aufweist, geschaffen. Dieses Halbleitermodul weist ein Basisbauteil mit zwei Umverdrahtungseinheiten auf. Eine untere Umverdrahtungseinheit auf einer Unterseite des Basisbauteils weist untere Außenkontaktflächen auf, und eine obere Umverdrahtungseinheit auf einer Oberseite des Basisbauteils weist obere Außenkontaktflächen auf, die Außenkontaktflächen der beiden Umverdrahtungseinheiten sind über Bondverbindungen zwischen Bondflächen in den Randbereichen der beiden Umverdrahtungseinheiten elektrisch verbunden. Ferner weisen die Außenkontaktflächen der unteren Umverdrahtungseinheit Außenkontakte des Halbleitermoduls auf, und die Außenkontaktflächen der oberen Umverdrahtungseinheit tragen Außenkontakte eines gestapelten Halbleiterbauteils.
  • Ein Vorteil dieses Halbleitermoduls ist es, dass das Basisbauteil kompakt aufgebaut ist und auf seiner Unterseite eine Anordnung von Außenkontaktflächen aufweist, die beispielsweise an eine Matrix bzw. an ein Rastermaß einer übergeordneten Schaltungsplatine anpassbar sind. Davon unabhängig kann der Kunde auf das Basisbauteil und dessen obere Außenkontaktflächen weitere Halbleiterbauteile aufbringen, die eine völlig andere Anordnung von Außenkontakten aufweisen, wodurch es möglich ist, das Basisbauteil an beliebige Kundenwünsche anzupassen. Das Basisbauteil kann beispielsweise ein großflächiger Speicherhalbleiterchip sein, der über die oberen Außenkontaktflächen von einem Logikhalbleiterbauteil gesteuert wird.
  • Die Verbindung zwischen der oberen Umverdrahtungseinheit und der unteren Umverdrahtungseinheit über Bondverbindungen zu gewährleisten hat den Vorteil, dass einerseits eine bewährte und bekannte Technologie zur Verbindungsherstellung einsetzbar ist und andererseits, dass die Bonddrähte durch einen zuverlässigen Gießprozess in Kunststoff einbettbar sind. Mit dieser Kunststoffeinbettung können gleichzeitig auch sämtliche Hohlräume, die nicht von Komponenten des Halbleitermoduls belegt sind, aufgefüllt und abgedichtet werden, so dass das Basisbauteil gegen Eindringen von Feuchtigkeit und Umweltbelastungen geschützt ist. Lediglich die oberen Außenkontaktflächen und die unteren Außenkontaktflächen sind der Umgebung ausgesetzt, so lange sie nicht von Außenkontakten bedeckt sind. Ein weiterer Vorteil ist, dass mehrere Basisbauteile gleichzeitig und synchron auf einem Substrat für die unteren Umverdrahtungseinheiten herstellbar sind, was eine Massenherstellung ermöglicht und die Fertigungskosten für derartige Halbleitermodule erheblich verringert.
  • In einer bevorzugten Ausführungsform der Erfindung weist das Basisbauteil zwischen den beiden Umverdrahtungseinheiten einen Halbleiterchip auf. Dieser Halbleiterchip kann elektrisch mit der unteren Umverdrahtungseinheit korrespondieren und in vorteilhafterweise die obere Umverdrahtungseinheit tragen. Diese obere Umverdrahtungseinheit kann unmittelbar auf dem Halbleiterchip aufgeklebt sein, oder über eine großflächige Kunststoffmasse mit der oberen Umverdrahtungseinheit mechanisch verbunden sein. Mit der unteren Umverdrahtungseinheit kann der Halbleiterchip über Flipchip-Kontakte oder über Halbleiterchip-Bondverbindungen mit der unteren Umverdrahtungseinheiten korrespondieren.
  • In einer weiteren Ausbildung der Erfindung ist es vorgesehen, dass zwischen den beiden Umverdrahtungseinheiten ein gehäusebildender Abstandshalter für das Basisbauteil vorgesehen ist. Dieser Abstandshalter ist an der einen Unterseite der oberen Umverdrahtungseinheit angegossen und auf einer Oberseite der unteren Umverdrahtungseinheit festgeklebt. Ein derartiger Abstandshalter hat den Vorteil, dass die obere Umverdrahtungseinheit beim Bondverbinden mit der unteren Umverdrahtungseinheit abgestützt ist, zumal der Abstandhalter gehäusebildend auf Randbereichen der oberen Umverdrahtungseinheit, die auch Bondflächen für das Verbinden zur unteren Umverdrahtungseinheit aufweisen, angeordnet ist.
  • Ein weiterer Vorteil des Abstandshalters ist, dass er keine elektrische Funktion, wie die einer Durchkontaktierung oder die einer erweiterten Umverdrahtung aufweist, so dass er auf einfache Weise gießtechnisch herstellbar ist und keine komplexe Technologie zu seiner Herstellung erforderlich wird. Darüber hinaus kann die Höhe des Abstandshalters auf die Di cke des Halbleiterchips des Basisbauteils abgestimmt werden, und diesen vollständig umgeben. Daraus resultiert ein Hohlgehäuse, oder lediglich parallel zu den Rändern des Halbleiterchips ausgerichtete Hohlräume. Der Zwischenraum zwischen Abstandshaltern und Halbleiterchip ist mit Kunststoffgehäusemasse auffüllbar. Für Hochfrequenzanwendungen kann es von Vorteil sein, dass der Halbleiterchip, außer seiner elektrischen Verbindungen zu der unteren Umverdrahtungseinheit, vollständig von Kunststoffmasse freigehalten wird.
  • Eine weitere Ausführungsform der Erfindung sieht vor, dass das Basisbauteil zwischen den beiden Umverdrahtungseinheiten einen Halbleiterchip aufweist, der mit seiner Rückseite auf der unteren Umverdrahtungseinheit angeordnet ist und dessen Kontaktflächen auf seiner aktiven Oberseite über Bondverbindungen mit Bondflächen einer Umverdrahtungsstruktur auf der Oberseite der unteren Umverdrahtungseinheit elektrisch in Verbindung stehen. Auch in dieser Ausführungsform der Erfindung sind die Bondverbindungen, die hier für das elektrische Verbinden zwischen Halbleiterchip und unterer Umverdrahtungseinheit erforderlich, in einem Kunststoffgehäuse eingebettet.
  • Die Oberseite dieses Kunststoffgehäuses kann dann die obere Umverdrahtungseinheit des Basisbauteils tragen. Diese Ausführungsform der Erfindung hat den Vorteil, dass das Basisbauteil komponentenweise zusammenbaubar ist, wobei zunächst ein komplettes Halbleiterbauteil die Grundlage des Basisbauteils bildet und lediglich eine weitere Umverdrahtungseinheit auf die Rückseite dieses funktionsfähigen Halbleiterbauteils aufgebracht wird. Somit kann bei dieser Anwendung der Erfindung auch ein Standardbauteil eingesetzt werden, auf das zusätzlich eine Umverdrahtungseinheit aufgebracht wird. Diese Um verdrahtungseinheit ist über Bondverbindungen auf den Randseiten elektrisch mit den Außenkontaktflächen auf der Unterseite des Basisbauteils und mit den Kontaktflächen des Halbleiterchips im Inneren des Halbleiterbauteils verbunden.
  • Ein genereller Vorteil der Erfindungsidee ist es, dass bei Fehlfunktionen des gestapelten Halbleiterbauteils dieses Halbleiterbauteil vom Basisbauteil abgelöst werden kann. Anschließend kann es bei Wartungs- und Reparaturarbeiten durch ein funktionsfähiges, gestapeltes Halbleiterbauteil problemlos ersetzt werden.
  • Um eine zuverlässige Verbindung zwischen dem Halbleiterchip in dem Basisbauteil und den Außenkontaktflächen auf der Unterseite des Halbleitermoduls zu erreichen, weist die untere Umverdrahtungseinheit eine isolierende Trägerplatte auf. Auf der Oberseite dieser isolierenden Trägerplatte ist eine Umverdrahtungsstruktur angeordnet. Auf ihren Randseiten weist diese Umverdrahtungsstruktur Bondflächen für die Bondverbindungen zu dem Halbleiterchip auf. Darüber hinaus weist die untere Umverdrahtungseinheit Durchkontakte in der Trägerplatte auf, die sich unterhalb der Rückseite des Halbleiterchips erstrecken und über Umverdrahtungsleitungen unterhalb der Rückseite des Halbleiterchips mit den Bondflächen in Verbindung stehen. Diese Durchkontakte sind ihrerseits elektrisch mit den Außenkontaktflächen der unteren Umverdrahtungseinheit verbunden. Bei dieser Ausbildung der unteren Umverdrahtungseinheit sind die Schnittstellen zwischen unteren Außenkontaktflächen und Kontaktflächen auf dem Halbleiterchip auf ein Minimum vermindert.
  • Eine weitere Möglichkeit der Erhöhung der Zuverlässigkeit des Basisbauteils kann dadurch erreicht werden, dass das Basis bauteil zwischen den beiden Umverdrahtungseinheiten einen Halbleiterchip mit Flipchip-Kontakten aufweist. Diese wenige Mikrometer großen Flipchip-Kontakte sind mit entsprechend wenigen Mikrometer großen Kontaktanschlussflächen einer Umverdrahtungsstruktur auf einer Oberseite der unteren Umverdrahtungseinheit elektrisch verbunden. Diese untere Umverdrahtungsstruktur weist zusätzliche Umverdrahtungsleitungen einerseits zu Bondflächen an den Randseiten der unteren Umverdrahtungseinheit und zu Durchkontakten durch die Trägerplatte der Umverdrahtungseinheit auf. Die Durchkontakte ihrerseits sind wiederum elektrisch mit den Außenkontaktflächen auf der unteren Umverdrahtungseinheit verbunden. Durch das Verwenden eines Halbleiterchip mit Flipchip-Kontakten wird die Schnittstelle zu der unteren Umverdrahtungseinheit auf eine einzige reduziert. Dieses erhöht weiter die Zuverlässigkeit des Basisbauteils und trägt zur Kompaktheit des Basisbauteils bei.
  • Die Fertigung eines derartigen Halbleitermoduls wird durch eine besondere Ausgestaltung einer Umverdrahtungsplatte mit mehreren Umverdrahtungspositionen verbessert, die in Zeilen und Spalten angeordnet sind, wobei aus einer derartigen Umverdrahtungsplatte anschließend obere Umverdrahtungseinheiten herausgetrennt werden können. Dazu weist die Umverdrahtungsplatte für entsprechende obere Umverdrahtungseinheiten auf einer Oberseite metallische Umverdrahtungsstrukturen mit Außenkontaktflächen auf. Auf einer der Oberseite gegenüberliegenden Unterseite weist die Umverdrahtungsplatte in den Umverdrahtungspositionen eine gehäusebildende Abstandsstruktur auf, die angegossene, erhabene Rippen zeigt, oder eine erhabene Gitterstrukturen darstellt. Diese angegossenen Gitterstruktur bzw. diese angegossenen Rippen sind in den Randbereichen der Umverdrahtungspositionen angeordnet und bilden beim Auseinandertrennen der Umverdrahtungsplatte Abstandshalter auf der Unterseite der oberen Umverdrahtungseinheit.
  • Ein Verfahren zur Herstellung einer oberen Umverdrahtungseinheit für ein Halbleiterbasisbauteil eines Halbleitermoduls weist die nachfolgenden Verfahrensschritte auf. Eine derartige obere Umverdrahtungseinheit wird in vorteilhafter Weise aus einer größeren Umverdrahtungsplatte mit mehreren Umverdrahtungspositionen hergestellt, wobei die Umverdrahtungspositionen in Zeilen und Spalten angeordnet sind. Dazu wird in einem ersten Schritt eine auf einer Oberseite metallkaschierte Trägerplatte bereitgestellt. Die Metallkaschierung dieser Trägerplatte wird anschließend strukturiert zu Umverdrahtungsstrukturen in den Umverdrahtungspositionen mit Außenkontaktflächen und Umverdrahtungsleitungen zu Bondflächen, die in Randbereichen der Umverdrahtungspositionen angeordnet sind. Danach wird eine gehäusebildende Abstandsstruktur aus gegossenen, erhabenen Rippen und/oder aus einer erhabenen Gitterstruktur auf einer der Oberseite gegenüberliegenden Unterseite aufgebracht. Die Rippen- bzw. die Gitterstruktur, sind als gehäusebildender Abstandshalter strukturiert und in Randbereichen der Umverdrahtungspositionen derart angeordnet, dass beim Auftrennen dieser Umverdrahtungsplatte zu oberen Umverdrahtungseinheiten eines Basisbauteils eines Halbleitermoduls die Rippen- bzw. Gitterstruktur auf einer Strukturierung der Unterseite die gehäusebildende Abstandsstruktur darstellt.
  • Eine derartige Rippen- oder Gitterstruktur für die Abstandshalter auf der Unterseite der Umverdrahtungsplatte kann durch Druckguss oder Spritzguss einer Kunststoffgehäusemasse auf die Unterseite der Trägerplatte erfolgen. Derartige Prozesse einer Strukturierungder Unterseite der Trägerplatte sind preiswert und können für eine Massenfertigung eingesetzt werden.
  • Ein Verfahren zur Herstellung von Halbleiterbasisbauteilen für erfindungsgemäße Halbleitermodule weist weiterhin die nachfolgenden Verfahrensschritte auf. Zunächst werden obere Umverdrahtungseinheiten, wie oben beschrieben, hergestellt. Außerdem wird eine untere Umverdrahtungsplatte mit mehreren Halbleitermodulpositionen, die Umverdrahtungsstrukturen auf ihrer Oberseite und Außenkontaktflächen auf ihrer Unterseite in den Halbleitermodulpositionen aufweist, hergestellt. Diese untere Umverdrahtungsplatte mit mehreren Halbleitermodulpositionen bildet die Grundlage für die in Zeilen und Spalten angeordneten Halbleiterbasisbauteile.
  • Auf die Oberseite der unteren Umverdrahtungsplatte werden anschließend in den Halbleitermodulpositionen Halbleiterchips aufgebracht. Bei dem Aufbringen oder nach dem Aufbringen der Halbleiterchips werden diese in den Halbleitermodulpositionen mit den entsprechenden Umverdrahtungsstrukturen der unteren Umverdrahtungsplatte elektrisch verbunden. Anschließend werden die oben erwähnten oberen Umverdrahtungseinheiten mit ihren Abstandshaltern auf die untere Umverdrahtungsplatte unter Aufkleben der gehäusebildenden Abstandsstruktur der oberen Umverdrahtungseinheiten auf die Oberseite der unteren Umverdrahtungsplatte, unter Umgeben der Halbleiterchips mit gehäusebildenden Abstandshaltern, aufgeklebt. Nach diesem Schritt wird die obere Umverdrahtungseinheit und die untere Umverdrahtungseinheit durch Herstellen von Bondverbindungen zwischen den beiden Einheiten in den Halbleitermodulpositionen hergestellt. Anschließend werden die Bondverbindungen in eine Kunststoffgehäusemasse eingebettet und schließlich kann die untere Umverdrahtungsplatte in den Halbleitermodulpositionen zu Halbleiterbasisbauteilen aufgetrennt werden.
  • Dieses Verfahren hat den Vorteil, dass bewährte und technisch beherrschbare Techniken zum Verbinden einer speziellen oberen Umverdrahtungseinheit mit einer entsprechend vorbereiteten unteren Umverdrahtungseinheit sicher verbunden werden können. Darüber hinaus wird beim Herstellen der Bondverbindungen die obere Umverdrahtungseinheit durch die Abstandshalter gestützt, so dass auch hier die Fehlerrate bei der Herstellung von Bondverbindungen minimiert wird. Das Auffüllen der Zwischenräume zwischen den Halbleiterbauteilen mit einer Kunststoffgehäusemasse, bettet gleichzeitig die Bondverbindungen in die Kunststoffgehäusemasse ein und schützt somit diesen empfindlichen Verbindungsbereich zwischen oberer und unterer Umverdrahtungseinheit.
  • Zur Herstellung von Halbleitermodulen kann zunächst die oben erwähnte untere Umverdrahtungsplatte nach dem Bestücken mit Halbleiterchips und oberen Umverdrahtungseinheiten, sowie der Herstellung von Bondverbindungen und dem Aufbringen der Kunststoffgehäusemasse in Halbleiterbasisbauteile aufgetrennt werden und auf diese Halbleiterbasisbauteile können gestapelte Halbleiterbauteile aufgebracht werden. Dazu werden die Außenkontakte der gestapelten Halbleiterbauteile mit den oberen Außenkontaktflächen des Halbleiterbasisbauteils verbunden.
  • Sofern das Halbleiterbasisbauteil noch keine unteren Außenkontakte aufweist, können diese zusammen mit dem Aufbringen des gestapelten Halbleiterbauteils an das Basisbauteil angebracht werden. Eine weitere Möglichkeit besteht darin, die unteren Außenkontakte vor dem Auftrennen auf die Unterseite der noch nicht getrennten unteren Umverdrahtungsplatte aufzu bringen. Diese Möglichkeit ist von der eingesetzten Trenntechnik, beispielsweise einer Sägetechnik, abhängig.
    •
  • Zusammenfassend ist festzustellen, dass mit der erfindungsgemäßen Lösung, die technischen Probleme zum Stapeln von mindestens zwei Halbleiterbauteilen durch Verwendung einer Zwischenplatine oder einer oberen Umverdrahtungseinheit, die über Drahtbonden mit einer unteren Umverdrahtungseinheit verbunden ist, gelöst wird. Dazu gibt es verschiedene Ausführungsbeispiele bzw. Ausführungsformen, die für jeweils unterschiedliche Randbedingungen bzw. Anwendungen eingesetzt werden können. Diese unterschiedlichen Ausführungsbeispiele werden nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleitermodul mit einem Halbleiterstapel, einer ersten Ausführungsform der Erfindung,
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleitermodul mit einem Halbleiterstapel, einer zweiten Ausführungsform der Erfindung,
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleitermodul mit einem Halbleiterstapel einer dritten Ausführungsform der Erfindung,
  • 4 zeigt einen schematischen Querschnitt durch ein Halbleitermodul mit einem Halbleiterstapel einer vierten Ausführungsform der Erfindung,
  • 5 zeigt eine schematische Untersicht auf eine Unterseite einer Umverdrahtungsplatte für eine obere Um verdrahtungseinheit mit einer ersten Abstandsstruktur,
  • 6 zeigt eine schematische Untersicht auf eine Unterseite einer Umverdrahtungsplatte für eine obere Umverdrahtungseinheit mit einer zweiten Abstandsstruktur,
  • 7 zeigt einen schematischen Querschnitt durch eine untere Umverdrahtungsplatte vor und nach dem Aufkleben einer oberen Umverdrahtungsplatte mit Abstandshalter,
  • 8 zeigt einen schematischen Querschnitt durch eine untere Umverdrahtungsplatte mit aufgebrachten Halbleiterchips und aufgeklebten oberen Umverdrahtungseinheiten,
  • 9 zeigt einen schematischen Querschnitt durch eine untere Umverdrahtungsplatte gemäß 8 mit aufgebrachten Bondverbindungen, eingebettet in Kunststoffgehäusemasse,
  • 10 zeigt einen schematischen Querschnitt durch zwei Basisbauteile nach Auftrennen der in 9 gezeigten unteren Umverdrahtungsplatte,
  • 11 zeigt eine schematische, perspektivische, auseinandergezogene Ansicht eines Basisbauteils gemäß der zweiten Ausführungsform der Erfindung, wie sie in 2 gezeigt wird,
  • 12 zeigt eine schematische, perspektivische Ansicht eines Basisbauteil mit teilweise noch freiliegenden Bondverbindungen,
  • 13 zeigt eine schematische, perspektivische, auseinandergezogene Ansicht eines Halbleitermoduls aus einem Basisbauteil und einem gestapelten Bauteil,
  • 14 zeigt eine schematische, perspektivische, auseinandergezogene Ansicht eines Basisbauteils gemäß der dritten Ausführungsform der Erfindung, wie sie in 3 gezeigt wird.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 10 mit einem Halbleiterstapel 11, einer ersten Ausführungsform der Erfindung. Diese erste Variante der Erfindung verwendet einen sogenannten Interposer als obere Umverdrahtungseinheit 4 mit gemoldeten Abstandshaltern 22. Diese Variante wird vorzugsweise für ein Basisbauteil 1 mit einem Halbleiterchip 19, der Flipchip-Kontakte 46 aufweist, eingesetzt. Die Flipchip-Kontakte 46 sind auf Kontaktanschlußflächen 47 der unteren Umverdrahtungseinheit 3 angebracht. Derartige Halbleiterchips 19 mit Flipchip-Kontakten 46 weisen eine kleinere Fläche auf, als die Fläche, die für die obere Umverdrahtungseinheit 4 bzw. für einen Interposer benötigt wird. Die Abstandshalter 22 dienen dazu, die Bereiche, in denen ein Drahtbonden durchzuführen ist, abzustützen, so dass ein sicherer Bondprozess ermöglicht wird. Nach einem Drahtbonden werden die Bondkanäle durch einen Umhüllprozess mittels Molden oder Dispensen, unter Einbetten der Bondverbindungen 9, geschlossen. Diese Konfiguration, wie sie 1 zeigt, kann auch dadurch hergestellt werden, dass die Abstandshalter 22 nicht auf der oberen Umverdrahtungseinheit 4, sondern auf der unteren Umverdrahtungseinheit 3 des Basisbauteils 1 aufgemoldet bzw. angegossen sind.
  • Wie 1 zeigt, werden die Abstandshalter 22 der oberen Umverdrahtungseinheit 4 mit einer Klebstoffschicht 59 auf der unteren Umverdrahtungseinheit 3 fixiert. Die Unterseite 24 der oberen Umverdrahtungseinheit 4 ist optional über eine Klebstoffschicht 60 mit dem Halbleiterchip 19 verbunden.
  • In dieser ersten Ausführungsform der Erfindung gemäß 1 wird der Halbleiterchip 19 zwischen der unteren und der oberen Umverdrahtungseinheit 3 bzw. 4 von dem Abstandshalter 22 vollständig umgeben, so dass sich ein Hohlraum 32 in dem Randbereich zwischen Halbleiterchip und Abstandshalter bildet. Die gehäusebildende Kunststoffmasse 18, welche die Bondverbindungen 9 einbettet, füllt diesen Hohlraum 32 nicht auf, weil der Halbleiterchip 19 vollständig von den Abstandshalter 22 umgeben ist.
  • Das in 1 gezeigte Halbleitermodul besteht somit aus einem kompakten Basisbauteil 1 mit einer Unterseite 7 und einer Oberseite 8, wobei auf der Oberseite 8 ein gestapeltes Halbleiterbauteil 2 aufgebracht ist. Die Außenkontakte 17 des Halbleitermoduls 10 sind in Form von Lotbällen auf unteren Außenkontaktflächen 5 der Unterseite 23 und der unteren Umverdrahtungseinheit 3 aufgelötet. Die oberen Außenkontaktflächen 6 der oberen Umverdrahtungseinheit 4 des Basisbauteils 1 können kundenspezifisch angeordnet werden, zumal das Design der unteren Umverdrahtungseinheit 3 und der oberen Umverdrahtungseinheit 4 voneinander vollständig unabhängig sein können.
  • Die elektrische Verbindung zwischen dem Halbleiterchip 19 des Basisbauteils 1 und den Außenkontakten des gestapelten Halbleiterbauteils 2 läuft über folgende Schnittstellen und Kontakte. Zunächst über die Flipchip-Kontakte des Halbleiterchips 19, dann über Kontaktanschlussflächen einer Umverdrahtungsstruktur der unteren Umverdrahtungseinheit 3. Diese Umverdrahtungsstruktur kann Leiterbahnen aufweisen, die zu Durchkontakten 45 der unteren Umverdrahtungseinheit 3 führen und mit den unteren Außenkontaktflächen 5 der unteren Umverdrahtungseinheit 3 korrespondieren.
  • Gleichzeitig führen Umverdrahtungsleitungen auf der Oberseite 25 der unteren Umverdrahtungseinheit 3 von den Flipchip-Kontakten 46 zu Bondflächen 13 der unteren Umverdrahtungseinheit 3. Diese Bondflächen 13 sind auf der Oberseite 25 in den Randbereichen 15 der unteren Umverdrahtungseinheit 3 angeordnet, so dass elektrische Verbindungen über Bondverbindungen 9 zu den Bondflächen 12 der oberen Umverdrahtungseinheit 4 bestehen. Diese Bondflächen wiederum sind über eine nicht sichtbare Umverdrahtungsstruktur auf der Oberseite 26, der oberen Umverdrahtungseinheit 4, mit den oberen Außenkontaktflächen 6 verbunden. Somit ist gewährleistet, dass von den Flipchip-Kontakten 46 des Halbleiterchip 19 elektrische Verbindungen, sowohl zu den Außenkontakten 17 auf der Unterseite des ersten Halbleiterbauteils 1, als auch zu den Außenkontakten 16 des gestapelten Halbleiterbauteils 2 bestehen.
  • Zur Variante 1 bzw. der ersten Ausführungsform der Erfindung gemäß 1 ist noch anzumerken, dass die Herstellung der Abstandshalter 22 durch einen Moldprozess eine äußerst preiswerte Variante ist, bei der zunächst ein Gitter aus Pressmasse auf eine Umverdrahtungsplatte bzw. auf einen Interposersubstratsteifen aufgemoldet wird. Erst danach werden dann die Interposersubstrate bzw. die oberen Umverdrahtungseinheiten durch Sägen vereinzelt.
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 20 mit einem Halbleiterstapel 21 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Diese zweite Ausführungsform oder zweite Variante ähnelt der ersten Ausführungsform. Allerdings werden in der zweiten Ausführungsform nicht nur die Kanäle mit den darin befindlichen Bonddrähten umhüllt, und somit die Bondverbindungen 9 in eine Kunststoffgehäusemasse 18 eingebettet, sondern es werden auch die Hohlräume 32, wie sie noch in 1 zu sehen sind, unterhalb der oberen Umverdrahtungsplatte mit der Umhüllmasse, wie einer Kunststoffgehäusemasse 18, aufgefüllt. Dieses wird dadurch erreicht, dass der Abstandshalter 22 nicht vollständig den Halbleiterchip 29 des Basisbauteils 1 umgibt, sondern vielmehr nur an den zwei gegenüberliegenden Randseiten des Halbleiterchips 27 und 28 angeordnet ist, sodass von den hier nicht gezeigten übrigen Randseiten Kunststoffgehäusemasse 18 in die Hohlräume eindringen und diese auffüllen kann.
  • Bei einer Dicke der unteren Umverdrahtungseinheit 3 von 100 bis 150 Mikrometern und einer Dicke der oberen Umverdrahtungseinheit von 80 bis 130 Mikrometern, sowie einer Dicke des Halbleiterchips 29 zwischen 70 und 120 Mikrometern ergibt sich eine Gesamtdicke oder Gesamthöhe des Basischips 1 zwischen 250 und 400 Mikrometern.
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 30 mit einem Halbleiterstapel 31, einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Bei der dritten Variante oder dritten Ausführungsform der Erfindung wird eine obere Umverdrahtungseinheit 4 oder auch Interposer ohne weitere Abstandshalter eingesetzt. Diese Variante kann verwendet werden, wenn die obere Umverdrahtungseinheit 4 eine Fläche aufweist, die in etwa dem Halbleiterchip 39 zwischen der oberen Umverdrahtungseinheit 4 und der unteren Umverdrahtungseinheit 3 entspricht.
  • In diesem Fall werden die beim Herstellen der Bondverbindungen 9 auftretenden Kräfte durch den Halbleiterchip 39 selbst stützend aufgefangen, sodass der Halbleiterchip 39 zur Stabilisierung der Randbereiche 14 der oberen Umverdrahtungseinheit 4, welche die Bondflächen 12 aufweisen, beim Bondvorgang beiträgt. Die in die Bondkanäle der unteren Umverdrahtungseinheit eingebrachte Kunststoffmasse 18 füllt gleichzeitig alle Zwischenräume zwischen der oberen Umverdrahtungseinheit 4 und der unteren Umverdrahtungseinheit 3 aus, so dass ein kompaktes Basisbauteil 1 entsteht. Die Verbindungstechnik zwischen den Flipchip-Kontakten 46 des Halbleiterchips 39 und den oberen Außenkontakten 16 des gestapelten Halbleiterbauteils 2 sind in gleicher Weise über zwei entsprechende Umverdrahtungsstrukturen der unteren und oberen Umverdrahtungseinheit 3 und 4 miteinander verbunden.
  • 4 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 40 mit einem Halbleiterstapel 41, einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in den vorgehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die vierte Ausführungsform der Erfindung stellt eine Variante dar, bei der innerhalb des Basisbauteils 1 ein Kunststoffgehäuse 38 zum Umhüllen eines Halbleiterchips 49 des Basisbauteils 1 bereitgestellt wird. Auf der Oberseite 42 dieses Kunststoffgehäuses 38 ist eine obere Umverdrahtungseinheit 4 aufgebracht. Ein weiterer Unterschied der vierten Ausführungsform der Erfindung gemäß 4 zu den vorgehenden Ausführungsformen liegt darin, dass der Halbleiterchip 49 mit seiner Rückseite auf die untere Umverdrahtungseinheit 3 geklebt ist, während seine aktive Oberseite 34 mit den Kontaktflächen 35 über zusätzliche Bondverbindungen 36 innerhalb des Kunststoffgehäuses 38 mit entsprechenden Bondflächen 44 der Umverdrahtungsstruktur 37 auf der Oberseite 25 der unteren Umverdrahtungseinheit 3 verbunden ist.
  • Auch diese Bondflächen 44 sind in das Kunststoffgehäuse 38 einbezogen. Diese Variante der Erfindung zeigt demnach, drahtgebondete Halbleiterchips in einem Kunststoffgehäuse 38 des Basisbauteils 1, wobei jedoch auch die Möglichkeit besteht, anstelle eines drahtgebondeten Halbleiterchips Halbleiterchips mit Flipchip-Kontakten einzusetzen. Im Falle von Flipchip-Kontakten ist die aktive Oberseite 34 zu der unteren Umverdrahtungseinheit 3 hin ausgerichtet, wie es die 1 bis 3 zeigen. Zwischen dem Kunststoffgehäuse 38 für den Halbleiterchip 49 und der oberen Umverdrahtungseinheit 4 ist eine Klebstoffschicht 60 angeordnet, welche die obere Umverdrahtungseinheit 4 auf dem Kunststoffgehäuse 38 fixiert. Die flächige Erstreckung des Kunststoffgehäuses 38 wird derart gewählt, dass es der Fläche der oberen Umverdrahtungseinheit 4 entspricht.
  • 5 zeigt eine schematische Untersicht auf eine Unterseite 24 einer Umverdrahtungsplatte 51 aus einer isolierenden Trägerplatte 43 für eine obere Umverdrahtungseinheit 4 mit einer ersten Abstandsstruktur 52. Auf der Unterseite 24 der Umverdrahtungsplatte 51 sind in Zeilen 55 und Spalten 56 Umverdrahtungspositionen angeordnet. Die eigentliche Umverdrahtungsstruktur in jeder der Umverdrahtungspositionen 54 auf der hier nicht gezeigten Oberseite der Umverdrahtungsplatte 51 in den Umverdrahtungspositionen 54 angeordnet. Auf die Unterseite 24 der Umverdrahtungsplatte 51 sind als erste Abstandsstruktur 52 Rippen aufgemoldet, die entlang der Spalten 56 an den Randseiten der jeweiligen Umverdrahtungspositionen angegossen sind. Beim Auftrennen der Umverdrahtungsplatte 51 entlang der senkrechten Trennspuren 61 und der waagerechten Trennspuren 62 entstehen obere Umverdrahtungseinheiten, von denen rechts des Hinweispfeils 63 eine einzelne Umverdrahtungseinheit 4 gezeigt ist.
  • Durch das Auftrennen sind die als Rippen 53 aufgebrachten Erhebungen zu randseitigen Abstandshaltern 22 geformt. Diese Abstandshalter 22 sind auf zwei gegenüberliegenden Randbereichen 14 der oberen Umverdrahtungseinheit 4 angeordnet, so dass die Unterseite 24 frei von jeder Erhebung bleibt und einen Halbleiterchip aufnehmen kann, wobei über die Randbereiche, die nicht von einem Abstandshalter 22 belegt sind, ein Eindringen von Kunststoffgehäusemasse zwischen dem hier nicht gezeigten Halbleiterchip und/der oberen Umverdrahtungseinheit 4, ermöglicht wird.
  • 6 zeigt eine schematische Untersicht auf eine Unterseite 24 einer Umverdrahtungsplatte 51 aus einer isolierenden Trägerplatte 43 für eine obere Umverdrahtungseinheit 4 mit einer zweiten Abstandsstruktur 52. Diese zweite Abstands struktur 52 ist gitterförmig aufgebaut, wobei die abstandshalterbildenden, aufgegossenen Kunststoffstrukturen, eine Gitterstruktur 58 bilden. Die Gitterstruktur 58 bedeckt alle vier Randbereiche einer Unterseite 24 einer ausgesägten oberen Umverdrahtungseinheit 4. Wird eine derartige obere Umverdrahtungseinheit 4, wie sie in Richtung des Hinweispfeils 63 gezeigt wird über einen Halbleiterchip gestülpt, so bilden sich Hohlräume, die nicht von Kunststoffgehäusemasse aufgefüllt werden können. Eine derartige obere Umverdrahtungseinheit 4 ist deshalb geeignet, Hohlraumgehäuse darzustellen, die für Hochfrequenzanwendungen geeignet sind.
  • 7 zeigt einen schematischen Querschnitt durch eine untere Umverdrahtungsplatte 57. Auf der linken Bildhälfte ist eine obere Umverdrahtungseinheit 4 mit Abstandshaltern 22 oberhalb der unteren Umverdrahtungsplatte 57 angeordnet und wird in Pfeilrichtung 64 abgesenkt. Dazu weist der Abstandshalter eine Klebstoffschicht 59 auf, mit dem die obere Umverdrahtungseinheit 4 und der Abstandshalter 22 auf der Oberseite 25 der unteren Umverdrahtungseinheit 3 fixiert werden kann. Ferner ist auf der Rückseite 33 des Halbleiterchips 19 eine Klebeschicht 60 angeordnet, die dafür sorgt, dass die obere Umverdrahtungseinheit 4 auf dem Halbleiterchip 19 fixiert werden kann.
  • Die rechte Hälfte der Figur zeigt die auf die Umverdrahtungsplatte 57 in Pfeilrichtung 64 abgesenkte obere Umverdrahtungseinheit 4. Bei diesem Aufbringen werden die Klebstoffschichten 59 und 60 verformt und sorgen für einen festen Sitz der oberen Umverdrahtungseinheit 4 auf der unteren Umverdrahtungsplatte 57. Dabei umgeben die Abstandshalter 22 den Halbleiterchip 19 vollständig, so dass beim Einbringen von Kunststoffgehäusemasse ein Hohlraum 32 frei bleibt.
  • 8 zeigt einen schematischen Querschnitt durch eine untere Umverdrahtungsplatte 57 mit aufgebrachten Halbleiterchips 19 und aufgeklebter oberer Umverdrahtungseinheit 4. Die 8 entspricht der 7 nachdem in beiden Halbleitermodulpositionen 50 die oberen Umverdrahtungseinheiten 4 über den jeweiligen Halbleiterchip 19 angeordnet sind. Derartige Halbleitermodulpositionen 50 sind auf der Umverdrahtungsplatte 57 in Zeilen und Spalten angeordnet, wobei zwischen den oberen Umverdrahtungseinheiten 4 ein Bondkanal 65 frei bleibt, der auf der unteren Umverdrahtungsplatte 57, Bondflächen 13 aufweist und auf den oberen Umverdrahtungseinheiten 4 Bondflächen 12 am Rand des Bondkanals 65 aufweist.
  • 9 zeigt einen schematischen Querschnitt durch eine untere Umverdrahtungsplatte 57 gemäß 8 mit aufgebrachten Bondverbindungen 9, die in eine Kunststoffgehäusemasse 18 eingebettet sind. Dazu wurden entlang des Bondkanals 65 zunächst die Bondverbindungen 9 zwischen den Bondflächen 13 auf der unteren Umverdrahtungsplatte 57 und den Bondflächen 12 auf der oberen Umverdrahtungseinheit 4 hergestellt und anschließend wurde der Bondkanal 65 mit Kunststoffgehäusemasse 18 aufgefüllt. Die Bondkanäle 65, in denen sich die Bondverbindungen 9 befinden, werden mit einem Dispense- oder Moldprozess mit zum Beispiel einer Epoxy-Masse gefüllt, um die Bonddrähte der Bondverbindungen 9 zu schützen.
  • 10 zeigt einen schematischen Querschnitt durch zwei Basisbauteile 1 nach einem Auftrennen der in 9 gezeigten unteren Umverdrahtungsplatte 57. Dazu werden die Trennfugen 66 entlang der Zeilen und Spalten der Halbleitermodulpositionen 50 gelegt, nachdem vorher auf die in 9 gezeigten unteren Außenkontaktflächen 5 entsprechende Lötbälle als untere Außenkontakte 17 aufgebracht wurden.
  • 11 zeigt eine schematische, perspektivische, auseinandergezogene Ansicht eines Basisbauteils 1 gemäß der zweiten Ausführungsform der Erfindung, wie sie in 2 gezeigt wird.
  • Von oben nach unten ist folgendes zu sehen. Zunächst zeigt 11 die obere Umverdrahtungseinheit 4 mit Bondflächen 12, in Randbereichen 14 der Umverdrahtungseinheit 4. Auf der Oberseite 26 der oberen Umverdrahtungseinheit 4, die gleichzeitig die Oberseite 8 des Basisbauteils 1 bildet, sind obere Außenkontaktflächen 6 durch Kreise eingezeichnet. Insgesamt sind sechs Zeilen dieser Außenkontaktflächen 6 in fünfzehn Spalten angeordnet. Die Umverdrahtungsstruktur auf der Oberseite 26 der oberen Umverdrahtungseinheit 4, die Umverdrahtungsleitungen von den oberen Außenkontaktflächen 6 zu den Bondflächen 12 aufweist, ist in 11 nicht zu sehen, da sie von einer Isolationsschicht 67 bedeckt ist, die lediglich die Bondflächen 12 in den Randbereichen 14 und die Außenkontaktflächen 6 auf der Oberseite 26 der oberen Umverdrahtungseinheit 4 freilässt.
  • Auf zwei gegenüberliegenden Randbereichen 14 der oberen Umverdrahtungseinheit 4 sind auf der Unterseite 24 Abstandshalter 22 angeordnet, welche die obere Umverdrahtungseinheit 4 im Bereich der Bondflächen 12 stützen, so dass ein sicheres Bonden nach Zusammenfahren der oberen Umverdrahtungseinheit 4 mit der unteren Umverdrahtungseinheit 3 in Pfeilrichtung 64 möglich ist. Auf der unteren Umverdrahtungseinheit 3 ist im Zentrum ein Halbleiterchip 19 angeordnet, dass mit seinen Randseiten 27 und 28 zu den Abstandshaltern 22 ausgerichtet ist, so dass beim Absenken der oberen Umverdrahtungseinheit 4 in Pfeilrichtung 64 eine Öffnung frei bleibt, über die Kunststoffgehäusemasse in den Zwischenraum zwischen oberer Umverdrahtungseinheit 4 und unterer Umverdrahtungseinheit 3 eindringen kann und den Halbleiterchip 19 in Kunststoffgehäusemasse einbetten kann. Die untere Umverdrahtungseinheit 3 weist in ihren Randbereichen 15 untere Bondflächen 13 auf, die in ihrer Position mit den oberen Bondflächen 12 der oberen Umverdrahtungseinheit 4 korrespondieren. Außerdem weist die untere Umverdrahtungseinheit 3 Außenkontaktflächen 5 auf, die auf ihrer Unterseite 23, die gleichzeitig die Unterseite 7 des Basisbauteils 1 ist, angeordnet sind.
  • 12 zeigt eine schematische, perspektivische Ansicht eines Basisbauteils 1 mit teilweise noch freiliegenden Bondverbindungen 9. Nachdem die obere Umverdrahtungseinheit 4, wie in 11 gezeigt, auf die untere Umverdrahtungseinheit 3 abgesenkt wurde, werden die Bondflächen 13 mit den Bondflächen 12, und damit die Außenkontaktflächen 5 auf der Unterseite 23 der unteren Umverdrahtungseinheit 3 mit den Außenkontaktflächen 6 über die oberen Bondflächen 12 und nicht sichtbaren Umverdrahtungsleitungen auf der Oberseite 26 der oberen Umverdrahtungseinheit 4 zu den oberen Außenkontaktflächen 6 geleitet. Dieses Basisbauteil 1 ist mit seinem Muster der Außenkontaktflächen 6 an ein kundenspezifisches Halbleiterbauteil angepasst, dass auf diesem Basisbauteil 1 gestapelt werden kann.
  • 13 zeigt eine schematische, perspektivische, auseinandergezogene Ansicht eines Halbleitermoduls 10 aus einem Basisbauteil 1 und einem gestapelten Halbleiterbauteil 2. Das gestapelte Halbleiterbauteil 2 ist ein Halbleiterbauteil mit einem sogenannten "ball-grid-array" als Außenkontaktmuster, wobei das Außenkontaktmuster auf der Unterseite 68 des Halbleiterbauteils 2 angeordnet ist. Die entsprechenden oberen Außenkontakte 16, sind hier gestrichelt gezeigt und, sind flächenkongruent zu den oberen Außenkontaktflächen 6 der oberen Umverdrahtungseinheit 4 angeordnet. Durch Absenken des zu stapelnden Halbleiterbauteils 2 in Pfeilrichtung 64 auf das Basisbauteil 1 wird ein Halbleitermodul verwirklicht, welches sich durch seine geringe Bauhöhe, seine Variabilität und durch seine Zuverlässigkeit auszeichnet.
  • 14 zeigt eine schematische, perspektivische, auseinandergezogene Ansicht eines Basisbauteils 1 gemäß der vierten Ausführungsform der Erfindung, wie sie in 4 gezeigt wird. Die Einzelkomponenten in 14 unterscheiden sich von den Einzelkomponenten des Beispiels in 11 dadurch, dass das Kunststoffgehäuse 38 in seiner Flächenerstreckung ungefähr der oberen Umverdrahtungseinheit 4 entspricht. Damit werden Abstandshalter, in dieser Ausführungsform der Erfindung, entbehrlich. Die gesamte obere Umverdrahtungseinheit 4 kann folglich auf die Oberseite 42 des Kunststoffgehäuses 38 aufgeklebt werden. Das Kunststoffgehäuse 38 stützt auch die obere Umverdrahtungseinheit 4 beim Verbinden der oberen Bondflächen 12 mit den unteren Bondflächen 13 und nimmt dabei die Bondkräfte auf, ohne die obere Umverdrahtungseinheit 4 zu belasten.
    • 1
    Basisbauteil
    2
    gestapeltes Halbleiterbauteil
    3
    untere Umverdrahtungseinheit
    4
    obere Umverdrahtungseinheit
    5
    untere Außenkontaktfläche
    6
    obere Außenkontaktfläche
    7
    Unterseite des Basisbauteils
    8
    Oberseite des Basisbauteils
    9
    Bondverbindung
    10
    Halbleitermodul
    11
    Halbeleiterstapel
    12
    Bondflächen der oberen Umverdrahtungseinheit
    13
    Bondflächen der unteren Umverdrahtungseinheit
    14
    Randbereich der oberen Umverdrahtungseinheit
    15
    Randbereich der unteren Umverdrahtungseinheit
    16
    obere Außenkontakte eines Halbleiterbauteils
    17
    untere Außenkontakte des Halbleitermoduls
    18
    Kunststoffgehäusemasse
    19
    Halbleiterchip
    20
    Halbleitermodul
    21
    Halbleiterstapel
    22
    gehäusebildender Abstandshalter
    23
    Unterseite der unteren Umverdrahtungseinheit
    24
    Unterseite der oberen Umverdrahtungseinheit
    25
    Oberseite der unteren Umverdrahtungseinheit
    26
    Oberseite der oberen Umverdrahtungseinheit
    27
    Randseite des Halbleiterchips
    28
    Randseite des Halbleiterchips
    29
    Halbleiterchip
    30
    Halbleitermodul
    31
    Halbleiterstapel
    32
    Hohlraum
    33
    Rückseite des Halbleiterchips
    34
    Oberseite des Halbleiterchips
    35
    Kontaktfläche des Halbleiterchips
    36
    Bondverbindung des Halbleiterchips
    37
    Umverdrahtungsstruktur
    38
    Kunststoffgehäuse
    39
    Halbleiterchip
    40
    Halbleitermodul
    41
    Halbleiterstapel
    42
    Oberseite des Kunststoffgehäuses
    43
    isolierende Trägerplatte
    44
    Bondflächen zum Halbleiterchip
    45
    Durchkontakt
    46
    Flipchip-Kontakt
    47
    Kontaktanschlussflächen
    49
    Halbleiterchip
    50
    Halbleiter-Modulposition
    51
    obere Umverdrahtungsplatte
    52
    Abstandsstruktur
    53
    Rippen
    54
    Umverdrahtungsposition
    55
    Zeilen
    56
    Spalten
    57
    untere Umverdrahtungsplatte
    58
    Gitterstruktur
    59
    Klebschicht der Abstandshalter
    60
    Klebschicht des Halbleiterchips
    61
    senkrechte Trennspur
    62
    waagerechte Trennspur
    63
    Hinweispfeil
    64
    Pfeilrichtung
    65
    Bondkanal
    66
    Trennfugen
    67
    Isolationsschicht
    68
    Unterseite des gestapelten Halbleiterbauteils

Claims (17)

  1. Halbleitermodul mit einem Halbleiterstapel (10), der übereinander angeordnete Halbleiterbauteile (1, 2) aufweist, wobei ein Basisbauteil (1) zwei Umverdrahtungseinheiten (3, 4) aufweist, welche untere Außenkontaktflächen (5) einer unteren Umverdrahtungseinheit (3) auf einer Unterseite (7) des Basisbauteils (1) und obere Außenkontaktflächen (6) einer oberen Umverdrahtungseinheit (4) auf einer Oberseite (8) des Basisbauteils (1) aufweisen, und wobei die Außenkontaktflächen (5, 6) der beiden Umverdrahtungseinheiten (3, 4) über Bondverbindungen (9) zwischen Bondflächen (12, 13) in Randbereichen (14, 15) der beiden Umverdrahtungseinheiten (3, 4) elektrisch verbunden sind, und wobei die Außenkontaktflächen (5, 6) der unteren Umverdrahtungseinheit (3) Außenkontakte (17) des Halbleitermoduls (10) aufweisen und die Außenkontaktflächen (6) der oberen Umverdrahtungseinheit (4) Außenkontaktflächen (6) eines gestapelten Halbleiterbauteils (2) tragen.
  2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die Bondverbindungen (9) in eine Kunststoffgehäusemasse (18) eingebettet sind.
  3. Halbleitermodul nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Basisbauteil (1) zwischen den beiden Umverdrahtungseinheiten (3, 4) einen Halbleiterchip (19) aufweist.
  4. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Basisbauteil (1) zwischen den beiden Umverdrahtungseinheiten (3, 4) einen gehäusebildenden Abstandshalter (22) aufweist, der an eine Unterseite (24) der oberen Umverdrahtungseinheit (4) angegossen ist und der auf eine Oberseite (25) der unteren Umverdrahtungseinheit (3) geklebt ist.
  5. Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, dass der Abstandshalter (22) den Halbleiterchip (19) des Basisbauteils (1) an seinen Randseiten (27, 28) umschließt.
  6. Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, dass das Basisbauteil (1) zwischen Halbleiterchip (19) und Abstandshalter (22) einen Hohlraum (32) aufweist.
  7. Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, dass der Abstandshalter (22) den Halbleiterchip (19) des Basisbauteils (1) auf zwei gegenüberliegenden Randseiten (27, 28) umgibt.
  8. Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, dass zwischen dem Abstandshalter (22) und dem Halbleiterchip (19) des Basisbauteils (1) eine Kunststoffgehäusemasse (18) angeordnet ist.
  9. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Basisbauteil (1) zwischen den beiden Umverdrahtung seinheiten (3, 4) einen Halbleiterchip (49) aufweist, der mit seiner Rückseite (33) auf der unteren Umverdrahtungseinheit (3) angeordnet ist und dessen Kontaktflächen (35) auf seiner aktiven Oberseite (34) über Bondverbindungen (36) mit Bondflächen einer Umverdrahtungsstruktur (37) auf der Oberseite (25) der unteren Umverdrahtungseinheit (3) elektrisch in Verbindung stehen, wobei der Halbleiterchip (49) und die Bondverbindungen (36) des Halbleiterchips (49) in einem Kunststoffgehäuse (38) eingebettet sind, auf dessen Oberseite (42) die obere Umverdrahtungseinheit (4) des Basisbauteils (1) angeordnet ist.
  10. Halbleitermodul nach Anspruch 9, dadurch gekennzeichnet, dass die untere Umverdrahtungseinheit (3) eine isolierende Trägerplatte (43) aufweist, auf deren Oberseite (25) eine Umverdrahtungsstruktur (37) angeordnet ist, die auf ihren Randseiten Bondflächen (44) für Bondverbindungen (36) des Halbleiterchips (49) aufweist, wobei sich Umverdrahtungsleitungen von den Bondflächen (44) zu Durchkontakten (45) der Trägerplatte (43) unterhalb der Rückseite (33) des Halbleiterchips (49) erstrecken und wobei die Durchkontakte (45) elektrisch mit den Außenkontaktflächen (5) auf der unteren Umverdrahtungseinheit (3) verbunden sind.
  11. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Basisbauteil (1) zwischen den beiden Umverdrahtungseinheiten (3, 4) einen Halbleiterchip (19, 29, 39) mit Flipchip-Kontakten (46) aufweist, die mit Kontaktanschlussflächen (47) einer Umverdrahtungsstruktur (37) auf einer Oberseite (25) der unteren Umverdrahtungseinheit (3) elektrisch verbunden sind.
  12. Halbleitermodul nach Anspruch 11, dadurch gekennzeichnet, dass die untere Umverdrahtungseinheit (3) eine isolierende Trägerplatte (43) aufweist, auf deren Oberseite (25) eine Umverdrahtungsstruktur (38) angeordnet ist, die Kontaktanschlussflächen (47) für Flipchip-Kontakte (46) des Halbleiterchips (19, 29, 39) aufweist und die Umverdrahtungsleitungen zu Bondflächen (13) in ihren Randbereichen (15) und zu Durchkontakten (45) der Trägerplatte (43) aufweist, wobei die Durchkontakte (45) elektrisch mit den Außenkontaktflächen (5) auf der unteren Umverdrahtungseinheit (3) elektrisch verbunden sind.
  13. Umverdrahtungsplatte mit mehreren Umverdrahtungspositionen (54), die in Zeilen und Spalten angeordnet sind und in den Umverdrahtungspositionen (54) auf einer Oberseite (26) der Umverdrahtungsplatte (51) metallische Umverdrahtungsstrukturen (37) mit Außenkontaktflächen (6) aufweisen, und wobei die Umverdrahtungsplatte (51) auf einer der Oberseite (26) gegenüberliegenden Unterseite (24) eine gehäusebildende Abstandsstruktur (52) aus angegossenen, erhabenen Rippen (53) und/oder eine erhabene Gitterstruktur (58) aufweist, die als gehäusebildende Abstandshalter (22) ausgebildet sind und in Randbereichen (14, 15) der Umverdrahtungspositionen (54) angeordnet sind.
  14. Verfahren zur Herstellung einer oberen Umverdrahtungseinheit (4) aus einer Umverdrahtungsplatte (51) mit mehreren Umverdrahtungspositionen (54), die in Zeilen (55) und Spalten (56) angeordnet sind für ein Basisbauteil (1) eines Halbleitermoduls (10), weist folgende Verfahrensschritte auf: – Bereitstellen einer auf einer Oberseite metallkaschierten Trägerplatte (43), – Strukturieren der Metallkaschierung der Trägerplatte (43) zu Umverdrahtungsstrukturen in den Umverdrahtungspositionen (54) mit Außenkontaktflächen (6) und Umverdrahtungsleitungen zu Bondflächen (12) in den Randbereichen (14) der Umverdrahtungspositionen (54), – Aufbringen einer gehäusebildenden Abstandsstruktur (52) aus angegossenen erhabenen Rippen (53) und/oder einer erhabenen Gitterstruktur (58) auf einer der Oberseite (26) gegenüberliegenden Unterseite (24), wobei die Rippen (53) bzw. die Gitterstruktur (58) als gehäusebildende Abstandshalter strukturiert sind und in Randbereichen (14) der Umverdrahtungspositionen (54) angeordnet sind, – Auftrennen der Umverdrahtungsplatte (51) zu oberen Umverdrahtungseinheiten (4) eines Basisbauteils (1) eines Halbleitermoduls (10).
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Aufbringen einer gehäusebildenden Abstandsstruktur (52) mittels Druckguss oder Spritzguss einer Kunststoffgehäusemasse (18) erfolgt.
  16. Verfahren zur Herstellung von Halbleiterbasisbauteilen (1) für Halbleitermodule (10), wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen von oberen Umverdrahtungseinheiten (4) gemäß Anspruch 14 oder Anspruch 15, – Herstellen einer unteren Umverdrahtungsplatte (57) mit mehreren Halbleitermodulpositionen (50), die Umverdrahtungsstrukturen (37) auf ihrer Oberseite (25) und Außenkontaktflächen (5) auf ihrer Unterseite (23) in den Halbleitermodulpositionen (50) aufweist, – Aufbringen von Halbleiterchips (19) auf die Oberseite der unteren Umverdrahtungsplatte (57) in den Halbleitermodulpositionen (50), – Verbinden der Halbleiterchips (19) mit den entsprechenden Umverdrahtungsstrukturen (37) der unteren Umverdrahtungsplatte (57), – Aufbringen von oberen Umverdrahtungseinheiten (4) auf die untere Umverdrahtungsplatte (57) unter Aufkleben der gehäusebildenden Abstandsstruktur (52) der oberen Umverdrahtungseinheiten (4) auf die Oberseite (25) der unteren Umverdrahtungsplatte (57) unter Umgeben der Halbleiterchips (19) mit gehäusebildenden Abstandshaltern (22), – Herstellen von Bondverbindungen (9) zwischen den oberen Umverdrahtungseinheiten (4) und den Umverdrahtungsstrukturen (37) der unteren Umverdrahtungsplatte (57) in den Halbleitermodulpositionen (50), – Herstellen von Bondverbindungen (9) zwischen der Umverdrahtungsstruktur (37) der oberen Umverdrahtungseinheiten (4) und den Umverdrahtungstrukturen (37) der untern Umverdrahtungsplatte (57), – Einbetten der Bondverbindungen (9) in eine Kunststoffgehäusemasse (18), – Auftrennen der unteren Umverdrahtungsplatte (57) in den Halbleitermodulpositionen zu Halbleiterbasisbauteilen (1).
  17. Verfahren zur Herstellung von Halbleitermodulen (10), – Herstellen von Halbleiterbasisbauteilen (1) gemäß Anspruch 16, – Aufbringen von gestapelten Halbleiterbauteilen (2) auf die oberen Umverdrahtungseinheiten (4) der Halbleiterbasisbauteile (1) unter Verbinden der oberen Außenkontaktflächen (5) der Halbleiterbasisbauteile (1) mit den Außenkontakten (16) der gestapelten Halbleiterbauteile (2).
DE10360708A 2003-12-19 2003-12-19 Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben Expired - Fee Related DE10360708B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10360708A DE10360708B4 (de) 2003-12-19 2003-12-19 Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
KR1020040108065A KR100727889B1 (ko) 2003-12-19 2004-12-17 반도체 스택을 구비한 반도체 모듈 및 그 생성 방법
US11/013,328 US7456495B2 (en) 2003-12-19 2004-12-17 Semiconductor module with a semiconductor stack, and methods for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10360708A DE10360708B4 (de) 2003-12-19 2003-12-19 Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE10360708A1 true DE10360708A1 (de) 2005-07-28
DE10360708B4 DE10360708B4 (de) 2008-04-10

Family

ID=34673050

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10360708A Expired - Fee Related DE10360708B4 (de) 2003-12-19 2003-12-19 Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben

Country Status (3)

Country Link
US (1) US7456495B2 (de)
KR (1) KR100727889B1 (de)
DE (1) DE10360708B4 (de)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819851B2 (ja) * 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
KR100665217B1 (ko) * 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7605476B2 (en) * 2005-09-27 2009-10-20 Stmicroelectronics S.R.L. Stacked die semiconductor package
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
US20070210426A1 (en) * 2006-03-07 2007-09-13 Gerber Mark A Gold-bumped interposer for vertically integrated semiconductor system
US7829986B2 (en) * 2006-04-01 2010-11-09 Stats Chippac Ltd. Integrated circuit package system with net spacer
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
US7514313B2 (en) * 2006-04-10 2009-04-07 Freescale Semiconductor, Inc. Process of forming an electronic device including a seed layer and a semiconductor layer selectively formed over the seed layer
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
TWI312569B (en) * 2006-10-12 2009-07-21 Siliconware Precision Industries Co Ltd Semiconductor package on which a semiconductor device is stacked and production method thereof
EP1956652A1 (de) * 2007-02-08 2008-08-13 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Hermetisches Ball-Grid-Array-Gehäuse
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
US20080303150A1 (en) * 2007-06-08 2008-12-11 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
US7863099B2 (en) * 2007-06-27 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with overhanging connection stack
US20090001547A1 (en) * 2007-06-30 2009-01-01 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2009094434A (ja) * 2007-10-12 2009-04-30 Elpida Memory Inc 半導体装置およびその製造方法
US20090152740A1 (en) * 2007-12-17 2009-06-18 Soo-San Park Integrated circuit package system with flip chip
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
TWI362732B (en) * 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US7956449B2 (en) * 2008-06-25 2011-06-07 Stats Chippac Ltd. Stacked integrated circuit package system
JP5078808B2 (ja) * 2008-09-03 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7859094B2 (en) * 2008-09-25 2010-12-28 Stats Chippac Ltd. Integrated circuit package system for stackable devices
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US9875911B2 (en) 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8143097B2 (en) 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US8844123B2 (en) * 2009-12-03 2014-09-30 Chin-Chi Yang Method of manufacturing a hollow surface mount type electronic component
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) * 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8530277B2 (en) * 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US10817043B2 (en) 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US9728481B2 (en) 2011-09-07 2017-08-08 Nvidia Corporation System with a high power chip and a low power chip having low interconnect parasitics
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9953907B2 (en) * 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
WO2014128795A1 (ja) * 2013-02-22 2014-08-28 パナソニック株式会社 電子部品パッケージ
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
KR101631934B1 (ko) * 2013-11-13 2016-06-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 그 제작 방법
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US20160049383A1 (en) * 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
CN104600055A (zh) * 2014-12-30 2015-05-06 华天科技（西安）有限公司 一种指纹识别传感器件
CN104576594A (zh) * 2014-12-31 2015-04-29 华天科技（西安）有限公司 一种利用点胶工艺的指纹设计封装结构及其制备方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
CN105590904A (zh) * 2015-11-05 2016-05-18 华天科技（西安）有限公司 一种指纹识别多芯片封装结构及其制备方法
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9704819B1 (en) * 2016-03-29 2017-07-11 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP7043904B2 (ja) * 2018-03-13 2022-03-30 富士電機株式会社 センサ装置およびその製造方法
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
KR20200007509A (ko) * 2018-07-13 2020-01-22 삼성전자주식회사 반도체 패키지
KR102589684B1 (ko) 2018-12-14 2023-10-17 삼성전자주식회사 반도체 패키지
WO2020217401A1 (ja) 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020217394A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
TWI711131B (zh) * 2019-12-31 2020-11-21 力成科技股份有限公司 晶片封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343930A (ja) * 2001-05-16 2002-11-29 Fujitsu Ltd 半導体装置
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US145039A (en) * 1873-11-25 Improvement in caissons
US54770A (en) * 1866-05-15 Improved railroad-switch
US38374A (en) * 1863-05-05 Improvement in tax-calculatopxs
KR20000056804A (ko) * 1999-02-26 2000-09-15 윤종용 적층형 볼 그리드 어레이 패키지
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TW556961U (en) * 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
US6861288B2 (en) 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343930A (ja) * 2001-05-16 2002-11-29 Fujitsu Ltd 半導体装置
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ

Also Published As

Publication number Publication date
KR100727889B1 (ko) 2007-06-14
US7456495B2 (en) 2008-11-25
US20050133932A1 (en) 2005-06-23
KR20050062442A (ko) 2005-06-23
DE10360708B4 (de) 2008-04-10

Similar Documents

Publication Publication Date Title
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE19950026B4 (de) Leistungshalbleitermodul
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102006062473A1 (de) Halbleiterbauelement mit auf einem Substrat montiertem Chip
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
WO2005081316A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102004013681B3 (de) Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben
WO2006133664A1 (de) Halbleiterleistungsbauteilstapel in flachleitertechnik mit oberflächenmontierbaren aussenkontakten und ein verfahren zur herstellung desselben
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102005015036A1 (de) Verfahren zur Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE10142118B4 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10227059A1 (de) Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben
DE19861009B4 (de) Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee