KR20050062442A - 반도체 스택을 구비한 반도체 모듈 및 그 생성 방법 - Google Patents

반도체 스택을 구비한 반도체 모듈 및 그 생성 방법 Download PDF

Info

Publication number
KR20050062442A
KR20050062442A KR1020040108065A KR20040108065A KR20050062442A KR 20050062442 A KR20050062442 A KR 20050062442A KR 1020040108065 A KR1020040108065 A KR 1020040108065A KR 20040108065 A KR20040108065 A KR 20040108065A KR 20050062442 A KR20050062442 A KR 20050062442A
Authority
KR
South Korea
Prior art keywords
intervening
semiconductor
interposition
unit
basic
Prior art date
Application number
KR1020040108065A
Other languages
English (en)
Other versions
KR100727889B1 (ko
Inventor
폴옌스
룀머베른트
쉐츨러베른하르트
필스마이어헤어만
뵈르너홀거
주어베른하르트
슈튐플크리스티안
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20050062442A publication Critical patent/KR20050062442A/ko
Application granted granted Critical
Publication of KR100727889B1 publication Critical patent/KR100727889B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 하나가 다른 하나 위에 배치된 반도체 구성요소(1, 2)들을 가지는 반도체 스택(11)을 구비한 전자 반도체 모듈 구성요소(10)에 관한 것이다. 기본 반도체 구성요소는 하부 개재 유닛(3)을 구비하여, 그 위에 하부 외부 콘택 패드(5)들이 배치된다. 나아가, 상기 기본 반도체 구성요소(1)는 상부 개재 유닛(4)을 구비하여, 그 위에 상부 외부 콘택 패드(6)들이 배치된다. 상기 두 개재 유닛(3, 4)들은 그 에지 영역(14, 15)들에서 본딩 연결부(9)들을 통해 서로 전기적으로 접속된다. 상기 기본 반도체 구성요소(1)는 그 위에 상이한 주문형 반도체 구성요소(2)들이 스택될 수 있는 컴팩트한 구성요소이다.

Description

반도체 스택을 구비한 반도체 모듈 및 그 생성 방법{Semiconductor module with a semiconductor stack, and methods for its production}
본 발명은 반도체 스택을 구비한 반도체 모듈 및 그 생성 방법들에 관한 것이다.
이와 같은 반도체 모듈은 참고문헌 US 2 001,054,770-A1호에 공지되어 있는데, 스태킹(stacking) 목적을 위하여, 복잡한 연결 프레임 및 기본 기판과 와이어링 패턴을 각각 구비한 2개의 추가 기본 층들을 사용한다. 상기 연결 프레임은 하나의 기본 기판들로부터 다른 기본 기판까지의 비아(via)들을 가진다. 집적 반도체 칩들은, 제1반도체칩이 상기 연결 프레임 및 기본 기판들에 의해 부분적으로 둘러싸여지고 제2반도체칩이 복잡한 연결 프레임을 구비한 제2기본기판 상에 장착되는 방식으로, 상기 기본 기판들과 그 개재 패턴들에 전기적으로 접속된다. 외부 콘택들이 평탄하도록 배치되는 외부 콘택들을 구비한 반도체 스택을 제공하고, 이에 따라 BGA(Ball Grid Array) 구성요소로서 반도체 모듈을 사용하는 것을 가능하도록 하기 위하여, 상기 두 기본 기판들 이외에 추가 기판이 제공되는데, 상기 추가 기판은 상기 모듈의 에지 영역에 수직으로 이어지는 비아들을 두 기본 기판들과 연결 프레임에 분배시켜, 그들이 상기 추가 기판의 하부면 상에서 평탄하도록 한다.
상기 공지된 반도체 모듈의 한가지 단점은, 3개의 기판과 연결 프레임 사이에 적어도 3개의 여러 연결 인터페이스들이 한편으로 서로에 대해 조정되어야 하고, 다른 한편으로는 서로 전기적으로 접속되어야 하므로, 공지된 반도체 모듈의 신뢰성을 떨어뜨린다는 점이다. 또 다른 단점은, 상기 모듈의 높이가 부정확하게 감소될 수 밖에 없는데, 그 이유는 하나의 반도체 칩 위에 2개의 반도체 칩을 스택하기 위하여 3개의 기판 및 연결 프레임이 필요한데, 이는 많은 공간을 차지하기 때문이다.
본 발명의 일 목적은 종래 기술의 단점들을 극복하고, 어떠한 소정의 평탄한 외부 콘택 패턴들을 갖는 BGA 또는 FBGA 구성요소들이 하나 위에 다른 하나가 스택될 수 있는 반도체 스택을 구비한 신뢰성 있는 반도체 모듈을 제공하는 것이다. 본 발명의 또 다른 목적은 스택된 반도체 구성요소들의 복잡성을 줄이고, 그 신뢰성을 향상시키는 데 있다.
상기 목적은 독립항들의 요지에 의해 성취된다. 본 발명의 바람직한 개선예들은 종속항에 언급된다.
본 발명에 따르면, 반도체 모듈에 하나 위에 다른 하나가 배치되는 반도체 구성요소들을 구비한 반도체 스택이 제공된다. 상기 반도체 모듈은 두 개재 유닛들을 구비한 하나의 기본 반도체 구성요소를 구비한다. 상기 기본 반도체 구성요소의 하부면 상의 하부 개재 유닛은 하부 외부 콘택 패드들을 구비하고, 상기 기본 반도체 구성요소의 상부면 상의 상부 개재 유닛은 상부 외부 콘택 패드들을 구비하며, 상기 두 개재 유닛들의 외부 콘택 패드들은 상기 두 개재 유닛들의 에지 영역들에서 본딩면들 사이의 본딩 연결부들을 통해 전기적으로 접속된다. 나아가, 상기 하부 개재 유닛용 외부 콘택 패드들은 반도체 모듈용 외부 콘택들을 구비하고, 상기 상부 개재 유닛용 외부 콘택 패드들은 스택된 반도체 구성요소의 외부 콘택들과 핏팅된다.
상기 반도체 모듈의 한가지 장점은, 기본 구성요소가 물리적으로 콤팩트하고, 그 하부면 위에, 예컨대 보다 높은 레벨의 회로 보드의 그리드 사이즈 또는 매트릭스에 매칭될 수 있는 외부 콘택 패드들의 형태를 가진다는 점이다. 이것과 관계없이, 추가 반도체 구성요소들이 외부 콘택들과 완전히 상이한 형태를 가지더라도, 고객은 이러한 추가 반도체 구성요소들을 기본 반도체 구성요소 및 그 상부 외부 콘택 패드들에 핏팅할 수 있으며, 따라서 상기 기본 반도체 구성요소를 소정 고객의 요구에 맞도록 하는 것도 가능하다. 상기 기본 반도체 구성요소는, 예컨대 상부 외부 콘택 패드들을 통해 로직 반도체 구성요소에 의해 제어되는 큰 면적의 메모리 반도체 칩일 수도 있다.
본딩 연결부들의 사용은 상부 개재 유닛과 하부 개재 유닛간의 연결이 다음과 같은 장점을 가지는 것을 보장하는데, 상기 장점은 한편으로는 입증되고 공지된 기술이 상기 연결부를 생성하는데 사용될 수 있으며, 다른 한편으로는 본딩 와이어들이 신뢰성 있는 캐스팅 프로세스(casting process)에 의해 플라스틱 내에 임베딩될 수 있다는 점이다. 상기 플라스틱 임베딩은 동시에 반도체 모듈의 구성요소들이 차지하지 않는 모든 공동(cavity)들을 충전하고 밀봉하는 것도 가능하여, 상기 기본 반도체 구성요소가 습기의 침입 및 환경적인 부하들에 대항하여 보호된다. 상부 외부 콘택 패드들과 하부 외부 콘택 패드들이 외부 콘택들에 의해 커버되지 않는 한, 단지 그들만이 이러한 환경을 겪게 된다. 추가 장점은, 2 이상의 기본 반도체 구성요소들이 동시에 그리고 하부 개재 유닛들에 대한 하나의 기판에 대해 동기적으로 생성될 수 있어, 대량생산을 가능하게 하고, 상기와 같은 반도체 모듈들에 대한 제조비용들을 현저하게 줄일 수 있다는 점이다.
본 발명의 바람직한 일 실시예에 있어서, 기본 반도체 구성요소는 두 개재 유닛들 사이에 반도체 칩을 구비한다. 이 반도체 칩은 하부 개재 유닛에 전기적으로 대응할 수 있고, 상부 개재 유닛과 핏팅될 수 있다는 장점이 있다. 이 상부 개재 유닛은 반도체 칩 상에 직접 접착제로 본딩될 수 있으며, 또는 큰 면적의 플라스틱 컴파운드를 통해 상부 개재 유닛에 기계적으로 연결될 수도 있다. 상기 하부 개재 유닛은, 반도체 칩이 플립칩 콘택(flipchip contact)들을 통해 또는 반도체 칩 본딩 연결부들을 통해 하부 개재 유닛들과 대응할 수 있다는 것을 의미한다.
본 발명의 또 다른 실시예는, 두 개재 유닛들 사이에 기본 반도체 구성요소를 제공하도록 하는, 하우징을 형성하는 스페이서를 제공하는 것이다. 상기 스페이서는 상부 개재 유닛의 한 하부면 상에 캐스팅되며, 상기 하부 개재 유닛 상의 상부면에 접착제로 견고하게 본딩된다. 이와 같은 스페이서는, 하부 개재 유닛에 대한 본딩 연결 시에 상부 개재 유닛이 지지되고, 특히 하우징을 형성하는 스페이서가 상부 개재 유닛의 에지 영역들 상에 배치되며, 에지 영역들도 상기 하부 개재 유닛에 대한 연결을 위하여 본딩면들을 가진다는 장점을 가진다.
상기 스페이서의 또 다른 장점은, 비아 또는 연장된 개재의 경우에서와 같이, 어떠한 전기적인 기능도 가지지 않아, 그 생산에 있어 어떠한 복잡한 기술도 필요없이 캐스팅함으로써 간단한 방식으로 생성될 수 있다는 점이다. 나아가, 스페이서의 높이는 기본 반도체 구성요소의 반도체 칩의 두께에 매칭될 수 있고, 그것을 완전히 둘러쌀 수 있다. 이는 중공 하우징, 또는 반도체 칩의 에지들에만 평행하게 정렬된 공동들을 발생시킨다. 상기 스페이서들과 반도체 칩 사이의 공간은 플라스틱 하우징 컴파운드로 충전될 수 있다. 무선주파수 적용예들에 대해서는, 하부 개재 유닛용 전기 연결부들을 제외하고는, 반도체 칩에 플라스틱 컴파운드가 전혀 없도록 유지될 수 있다는 장점이 있다.
본 발명의 또 다른 실시예는 두 개재 유닛들 사이에 반도체 칩을 구비하는 기본 구성요소를 제공하는 것인데, 반도체 칩의 후방면은 하부 개재 유닛 상에 배치되는 한편, 그 활성 상부면 상의 그 콘택 패드들은 본딩 연결부들을 통해 하부 개재 유닛의 상부면 상의 개재 구조체(interposing structure)의 본딩면들에 전기적으로 접속된다. 본 발명의 상기 실시예와 마찬가지로, (여기서는 반도체 칩과 하부 개재 유닛 사이의 전기 연결부에 필요한) 본딩 연결부들이 플라스틱 하우징 내에 임베딩된다.
그 후, 상기 플라스틱 하우징의 상부면은 기본 반도체 구성요소의 상부 개재 유닛과 핏팅될 수 있다. 본 발명의 상기 실시예는 기본 구성요소가 구성요소들의 형태로 조립될 수 있다는 장점을 가지는데, 완성된 반도체 구성요소는 우선 기본 반도체 구성요소의 기초를 형성하고, 단지 추가 개재 유닛이 이러한 기능적인 반도체 구성요소의 후방면에 핏팅된다. 따라서, 본 발명의 상기 적용예는 또한 개재 유닛도 핏팅되는 표준 구성요소가 사용되도록 하는 것도 가능하다. 이 개재 유닛은 에지면들 상의 본딩 연결부들을 통해 기본 반도체 구성요소의 하부면 상의 외부 콘택 패드들과, 상기 반도체 구성요소의 내부의 반도체 칩 상의 콘택 패드들에 전기적으로 접속된다.
본 발명의 기술적 사상의 일반적인 한 가지 장점은, 만일 스택된 반도체 구성요소가 고장나면, 상기 반도체 구성요소가 기본 구성요소로부터 제거될 수 있다는 점이다. 그리하여, 유지보수 또는 서비스가능한 스택된 반도체 구성요소에 의한 수리 작업 시에 어떠한 문제도 없이 교체될 수 있다.
기본 구성요소 내의 반도체 칩과 반도체 모듈의 하부면 상의 외부 콘택 패드들간의 신뢰성 있는 연결을 달성하기 위하여, 상기 하부 개재 유닛은 절연 마운팅 보드(insulating mounting board)를 구비한다. 개재 구조체는 상기 절연 마운팅 보드의 상부면 상에 배치된다. 그 에지면들에서, 상기 개재 구조체는 반도체 칩용 본딩 연결부들에 대한 본딩면들을 가진다. 나아가, 하부 개재 유닛은 마운팅 보드 내에 비아들을 가지는데, 이들은 반도체 칩의 후방면 아래에서 연장되고 상기 반도체 칩의 후방면 밑에 있는 개재 라인들을 통해 본딩면들에 연결된다. 이러한 비아들 자체는 하부 개재 유닛의 외부 콘택 패드들에 전기적으로 접속된다. 상기 하부 개재 유닛의 실시예에서, 하부 외부 콘택 패드들과 반도체 칩 상의 콘택면들간의 인터페이스들은 최소로 감소된다.
기본 반도체 구성요소의 신뢰성을 개선시키는 또 다른 가능성 있는 방법은, 두 개재 유닛들 사이에 플립칩 콘택들을 구비한 반도체 칩을 갖는 기본 구성요소에 의해 달성될 수 있다. 수 마이크로미터의 크기를 갖는 이러한 플립칩 콘택들은, 대응하는 방식으로 수 마이크로미터의 크기를 갖는, 하부 개재 유닛의 상부면 상의 개재 구조체의 콘택 연결 패드들에 전기적으로 접속된다. 이러한 하부 개재 구조체는 한편으로는 하부 개재 유닛의 에지면들 상의 본딩면들에 대한 그리고 상기 개재 유닛용 마운팅 보드를 통한 비아들에 대한 추가 개재 라인들을 가진다. 상기 비아들 자체는, 하부 개재 유닛 상의 외부 콘택 패드들에 전기적으로 접속된다. 플립칩 콘택들을 갖는 반도체 칩의 사용은, 하부 개재 유닛에 대한 인터페이스를 단일 아이템으로 감소시킨다. 이것은 기본 반도체 구성요소의 신뢰성을 더욱 개선시키며, 상기 기본 반도체 구성요소의 컴팩트니스(compactness)에 기여한다.
이와 같은 반도체 모듈의 제조는, 로우(row) 및 컬럼(column)들로 배치되는 2 이상의 개재 위치들을 갖는 개재 보드의 특정한 고안에 의해 개선되는데, 이 경우 상부 개재 유닛들은 하나의 상기 개재 보드로부터 절단될 수 있다. 이를 위해, 상기 개재 보드는 대응하는 상부 개재 유닛들에 대하여 상부면 상의 외부 콘택 패드들을 갖는 금속성 개재 구조체들을 가진다. 상부면에 대향하는 하부면에서, 상기 개재 보드는 개재 위치들에서 하우징을 형성하는 간격 구조체를 구비하고, 상기 간격 구조체는 캐스트-온(cast-on)되고 상승된 리브(rib)들을 구비하며, 상승된 그리드 구조체들을 나타낸다. 이러한 캐스트-온 그리드 구조체 및/또는 상기 캐스트-온 리브들은 상기 개재 위치들의 에지 영역들에 배치되고, 상기 개재 보드가 절단 이격되는 경우에 상부 개재 유닛의 하부면 상에 스페이서(들)을 형성한다.
반도체 모듈의 기본 반도체 구성요소용 상부 개재 유닛을 생성하는 한 가지 방법은 다음과 같은 단계들을 가진다. 상기와 같은 상부 개재 유닛은 2 이상의 개재 위치들을 갖는 보다 큰 개재 보드로부터 생성되는 것이 바람직하며, 상기 개재 위치들은 로우 및 컬럼들로 배치된다. 이를 위해, 상부면 상에 금속으로 코팅되는 마운팅 보드가 제1단계에서 생성된다. 이러한 마운팅 보드 상의 금속 코팅은 그 후에 개재 위치들의 에지 영역들에 배치되는 본딩면들에 대한 개재 라인들 및 외부 콘택 패드들을 갖는 개재 위치들에 개재 구조체들을 형성하도록 구조화된다. 그 후, 하우징을 형성하고 캐스트되고 상승된 리브들 및/또는 상승된 그리드 구조체로 이루어지는 간격 구조체는 상부면에 대향하는 하부면 상에 핏팅된다. 상기 리브 및/또는 그리드 구조체(들)은 상기 개재 위치들의 에지 영역들에 배치되는 하우징(들)을 형성하는 스페이서(들)로서 구조화되어, 상기 개재 보드가 반도체 모듈의 기본 반도체 구성요소용 상부 개재 유닛들을 형성할 때까지 절단되는 경우에, 상기 리브 및/또는 그리드 구조체(들)이 하우징(들)을 형성하는 간격 구조체의 하부면의 구조화를 나타내도록 한다.
상기 개재 보드의 하부면 상의 스페이서들을 위한 상기와 같은 리브 또는 그리드 구조체는, 마운팅 보드의 하부면 상에 플라스틱 하우징 컴파운드의 인젝션 몰딩(injection moulding) 또는 다이캐스팅(diecasting)에 의해 생성될 수 있다. 상기 마운팅 보드의 하부면을 구조화하기 위한 상기와 같은 프로세스들은 비용면에서 효율적이고, 대량생산에 사용될 수 있다.
본 발명에 따른 반도체 모듈용 기본 반도체 구성요소들을 생성하는 한 가지 방법은 또한 다음과 같은 단계들을 가진다. 우선, 상부 개재 유닛들이 상술된 바와 같이 생성된다. 나아가, 하부 개재 보드는 2 이상의 반도체 모듈에 의해 생성되고, 그 상부면 상에 개재 구조체들을 가지며, 그 하부면 상의 반도체 모듈 위치들 내에 외부 콘택 패드들을 가진다. 이러한 2 이상의 반도체 모듈 위치들을 갖는 하부 개재 보드는, 로우 및 컬럼들로 배치되는 기본 반도체 구성요소용 기초를 형성한다.
그 후, 반도체 칩들은 하부 개재 보드의 상부면에 대해 반도체 모듈 위치들에서 핏팅된다. 반도체 칩들의 핏팅 시에 또는 그 후에, 그들은 반도체 모듈 위치들에서 상기 하부 개재 보드의 대응하는 개재 구조체들에 전기적으로 접속된다. 그런 다음, 상술된 상부 개재 유닛들은 상기 하부 개재 보드에 대해 그 스페이서들에 의해 접착제로 본딩되고, 상부 개재 유닛들 상에 하우징(들)을 형성하는 간격 구조체(들)은 상기 하부 개재 보드의 상부면 상에 접착제로 본딩되며, 상기 반도체 칩들은 하우징(들)을 형성하는 스페이서들에 의해 둘러싸여 있다. 상기 단계 후, 상부 개재 유닛 및 하부 개재 유닛은, 반도체 모듈 위치들에서 두 유닛들간의 본딩 연결부들의 생성에 의해 생성된다. 그 후, 본딩 연결부들은 플라스틱 하우징 컴파운드에 임베딩되고, 최종적으로, 하부 개재 보드는 기본 반도체 구성요소들을 형성하도록 반도체 모듈 위치들에서 절단될 수 있다.
상기 방법은 특정 상부 개재 유닛의 연결을 위하여 기술적으로 대처할 수 있는 입증된 기술들이 적절하게 준비된 하부 개재 유닛에 대해 신뢰성 있게 링크될 수 있다는 장점을 가진다. 나아가, 상기 상부 개재 유닛은 본딩 연결부들의 생성 시에 스페이서들에 의해 지지되어, 이 경우 본딩 연결부들의 생성 시의 고장율도 최소화된다. 동시에 플라스틱 하우징 컴파운드를 구비한 반도체 구성요소들 사이의 공간들의 충전은 상기 플라스틱 하우징 컴파운드에서의 본딩 연결부들을 임베딩함으로써, 상부 및 하부 개재 유닛들 사이의 이러한 민감한 연결 영역을 보호하게 된다.
반도체 모듈들을 생성하기 위하여, 상술된 하부 개재 보드는 우선 기본 반도체 구성요소들로 절단될 수 있고, 스택된 반도체 구성요소들은 이러한 기본 반도체 구성요소들 상에 핏팅될 수 있다(반도체 칩들과 상부 개재 유닛들과 핏팅된 후, 그리고 본딩 연결부들이 생성되고 플라스틱 하우징 컴파운드가 적용된 후). 이를 위해, 스택된 반도체 구성요소들의 외부 콘택들은 기본 반도체 구성요소 상의 상부 외부 콘택 패드들에 연결된다.
만일 기본 반도체 구성요소가 여전히 하부 외부 콘택들을 가지지 않는다면, 이들은 기본 구성요소에 대한 스택된 반도체 구성요소의 핏팅과 함께 핏팅될 수 있다. 추가 옵션은, 절단되기 전에, 아직 분리되지 않은 하부 개재 보드의 하부면에 대해 하부 외부 콘택들을 핏팅하는 것이다. 이 옵션은 사용되는 분리 기술, 예컨대 소잉 기술에 좌우된다.
요약하면, 본 발명에 따른 해결책이 와이어 본드들을 통해 하부 개재 유닛에 연결되는 상부 개재 유닛 또는 중간 보드의 사용에 의해 2 이상의 반도체 구성요소들의 스태킹에 관련된 기술적인 문제들을 해결한다는 것을 말할 수 있다. 다양한 예시적인 실시예들이 존재하며, 각각 상이한 구성예 및 적용예들에 사용될 수 있다. 이러한 상이한 예시적인 실시예들은 이하 첨부된 도면들을 참조하여 보다 상세히 설명될 것이다.
도 1은 본 발명의 제1실시예에 따른, 반도체 스택(11)을 구비한 반도체 모듈(10)의 개략적인 단면도를 보여준다. 이 본 발명의 제1변형예는 몰딩된 스페이서(moulded spacer; 22)들을 구비한 상부 개재 유닛(4)으로서 소위 개재부(interposer)를 사용한다. 이 변형예는 플립칩 콘택(46)들을 가지는 반도체 칩(19)을 구비한 기본 구성요소(1)에 사용되는 것이 바람직하다. 상기 플립칩 콘택(46)들은 상기 하부 개재 유닛(3) 상의 콘택 연결 패드(47)들에 핏팅된다. 이러한 플립칩 콘택(46)들을 구비한 반도체 칩(19)들은 상부 개재 유닛(4) 또는 개재부에 필요한 면적보다 작은 면적을 가진다. 상기 스페이서(22)들은 와이어 본드가 통과되어야만 하는 영역들을 지지하는데 사용되므로, 신뢰성 있는 본딩 프로세스를 가능하게 한다. 와이어 본딩 후, 본딩 연결부(9)들이 임베딩되면서, 몰딩 또는 디스펜싱(dispensing)에 의하여 캡슐화 프로세스(encapsulating process)에 의해 본딩 채널들이 폐쇄된다. 이러한 구성예는, 도 1에 도시된 바와 같이, 상부 개재 유닛(4)보다는 오히려 기본 반도체 구성요소(1)의 하부 개재 유닛(3) 상에 스페이서(22)들을 몰딩 또는 캐스팅하여 생성될 수도 있다.
도 1에 도시된 바와 같이, 상부 개재 유닛(4)용 스페이서(22)들은 상기 하부 개재 유닛(3) 상에 접착층(59)에 의해 고정된다. 상기 상부 개재 유닛(4)의 하부면(24)은 접착층(60)을 통해 반도체 칩(19)에 선택적으로 연결된다.
도 1에 도시된 본 발명의 제1실시예에서는, 상기 반도체 칩(19)이 하부 개재 유닛(3)과 상부 개재 유닛(4) 사이의 스페이서(22)에 의해 완전히 둘러싸여, 상기 반도체 칩과 스페이서 사이의 에지 영역에 공동(32)이 형성되도록 한다. 하우징을 형성하고 본딩 연결부(9)들을 임베딩하는 플라스틱 컴파운드(18)는 상기 공동(32)을 충전하지 않는데, 그 이유는 상기 반도체 칩(19)이 상기 스페이서(22)에 의해 완전히 둘러싸여지기 때문이다.
이에 따라 도 1에 예시된 반도체 모듈은 하부면(7)과 상부면(8)을 갖는 컴팩트한 기본 반도체 구성요소(1)를 포함하는데, 스택된 반도체 구성요소(2)는 상기 상부면(8) 상에 핏팅된다. 상기 반도체 모듈(10)의 외부 콘택(17)들은, 하부 개재 유닛(3) 및 하부면(23) 상의 하부 외부 콘택 패드(5)들에 솔더 볼(solder ball)의 형태로 솔더링된다. 상기 기본 반도체 구성요소(1)의 상부 개재 유닛(4) 상의 상부 외부 콘택 패드(6)들은 고객 주문에 기초하여(customer-specific basis) 상에 배치될 수 있으며, 특히 하부 개재 유닛(3) 및 상부 개재 유닛(4)의 디자인이 서로 완전히 독립적으로 디자인될 수도 있다.
기본 반도체 구성요소(1)용 반도체 칩(19)과 스택된 반도체 구성요소(2)의 외부 콘택들간의 전기 접속은 다음과 같은 인터페이스 및 콘택들을 통해 패스(pass)된다: 우선, 반도체 칩(19) 상의 플립칩 콘택들을 거친 다음, 하부 개재 유닛(3)의 개재 구조체 상의 콘택 연결 패드들을 통해 이루어진다. 이러한 개재 구조체는, 상기 하부 개재 유닛(3) 내의 비아(via; 45)들로 유도(lead)하고 상기 하부 개재 유닛(3) 상의 하부 외부 콘택 패드(5)들에 대응하는 인터커넥트(interconnect)들을 가질 수도 있다.
동시에, 상기 하부 개재 유닛(3)의 상부면(25) 상의 개재 라인들은, 상기 플립칩 콘택(46)들로부터 상기 하부 개재 유닛(3) 상의 본딩면(13)들로 유도된다. 이러한 본딩면(13)들은 상기 하부 개재 유닛(3)의 에지 영역(15)들에서 상부면(25) 상에 배치되어, 전기 접속부들이 본딩 연결부(9)들을 통해 상기 상부 개재 유닛(4) 상의 본딩면(12)들에 존재하도록 한다. 이러한 본딩면들은 상부 개재 유닛(4)의 상부면(26) 상의 개재 구조체(도시되지 않음)를 통해 상부 외부 콘택 패드(6)들에 연결된다. 이는 제1반도체구성요소(1)의 하부면 상의 외부 콘택(17)들과 스택된 반도체 구성요소(2) 상의 외부 콘택(16)들 양자 모두에 있어서 상기 반도체 칩(19) 상에 플립칩 콘택(46)들로부터의 전기 접속부들이 있는 것을 보장한다.
도 1에 도시된 본 발명의 제1실시예 또는 변형예(1)에 있어서, 스페이서(22)들의 생성은 몰딩 프로세스로 인하여 극히 저비용이 드는 변형예인 점에 유의해야 하는데, 여기서는 가압된 컴파운드로 이루어진 그리드(grid)가 우선 개재 보드 또는 개재부 기판 스트립 상으로 몰딩된다. 일단 이것이 행해지면, 개재부 기판들과 상부 개재 유닛들은 소잉(sawing)에 의하여 분리된다.
도 2는 본 발명의 제2실시예에 따른 반도체 스택(21)을 구비한 반도체 모듈(20)의 개략적인 단면도를 보여준다. 동일한 기능들을 갖는 구성요소들은 도 1과 동일한 참조부호들로 표시되어 있으며, 다시 설명하지는 않는다.
이러한 제2실시예 또는 제2변형예는 제1실시예와 유사하다. 하지만, 제2실시예에서는, 채널들 내에 위치하는 본딩 와이어들이 캡슐화되고 이에 따라 본딩 연결부(9)들이 플라스틱 하우징 컴파운드(18) 내에 임베딩되는 채널들이 있을 뿐만 아니라, 도 1에서도 볼 수 있는 바와 같이, 플라스틱 하우징 컴파운드(18)와 같은 캡슐화 컴파운드로 충전되는 상부 개재 보드 밑에 있는 공동(32)들도 있다. 이것은 기본 반도체 구성요소(1)의 반도체 칩(29)을 완전히 둘러싸지 않고 사실상 반도체 칩(27, 28)의 두 대향하는 에지면들에만 배치되어, 상기 플라스틱 하우징 컴파운드(18)가 다른 에지면(여기서는 도시되지 않음)들로부터 상기 공동들 안으로 침투하여 그들을 충전할 수 있도록 하는 스페이서(22)에 의해 성취된다.
만일 하부 개재 유닛(3)이 100 내지 150 마이크로미터의 두께를 가지고, 상부 개재 유닛이 80 내지 130 마이크로미터의 두께를 가지며, 반도체 칩(29)은 70 내지 120 마이크로미터의 두께를 가진다면, 250 내지 400 마이크로미터의 전체 두께 또는 전체 높이를 갖는 기본 반도체 구성요소(1)를 발생시키게 된다.
도 3은 본 발명의 제3실시예에 따른 반도체 스택(31)을 구비한 반도체 모듈(30)의 개략적인 단면도를 보여준다. 도 1과 동일한 기능들을 갖는 구성요소들은 동일한 참조부호들로 표시되어 있으며, 다시 설명하지 않는다.
본 발명의 제3변형예 또는 제3실시예에서는, 상부 개재 유닛(4) 또는 그 밖의 개재부가 어떠한 추가 스페이서들 없이 사용된다. 이러한 변형예는, 상부 개재 유닛(4)이 상기 상부 개재 유닛(4)과 하부 개재 유닛(3) 사이의 반도체 칩(39)에 근사적으로 대응하는 표면을 가지는 경우에 사용될 수 있다.
이 경우, 본딩 연결부(9)들의 생성 시에 발생하는 힘들이 반도체 칩(39) 자체에 의한 지지 방식으로 흡수되어, 상기 반도체 칩(39)이 본딩 프로세스 시에 상부 개재 유닛(4)의 에지 영역(14)(본딩면(12)들을 가짐)들을 안정하게 하는데 기여하도록 한다. 동시에 하부 개재 유닛의 본딩 채널들 안으로 도입되는 플라스틱 컴파운드(18)는 상기 상부 개재 유닛(4)과 하부 개재 유닛(3) 사이의 공간 모두를 충전함으로써, 컴팩트한 기본 반도체 구성요소(1)를 발생시키게 된다. 반도체 칩(39) 상의 플립칩 콘택(46)들과 스택된 반도체 구성요소(2)의 상부 외부 콘택(16)들간의 연결 기술은, 그들이 하부 및 상부 개재 유닛(3, 4) 상의 대응하는 두 개재 구조체들을 통해 동일한 방식으로 서로 연결되도록 되어 있다.
도 4는 본 발명의 제4실시예에 따른 반도체 스택(41)을 구비한 반도체 모듈(40)의 개략적인 단면도를 보여준다. 앞선 도면들과 동일한 기능들을 갖는 구성요소들은 동일한 참조부호들로 표시되어 있고, 다시 설명하지 않는다.
본 발명의 제4실시예는, 기본 반도체 구성요소(1) 내에 반도체 칩(49)을 캡슐화하기 위하여, 플라스틱 하우징(38)이 기본 반도체 구성요소(1) 내에 제공되는 변형예를 나타낸다. 상부 개재 유닛(4)은 상기 플라스틱 하우징(38)의 상부면(42)에 핏팅된다. 도 4에 도시된 본 발명의 제4실시예와 앞선 실시예들간의 또 다른 차이점은, 반도체 칩(49)이 하부 개재 유닛(3)에 대해 그 후방면에 의해 접착제로 본딩되는 한편, 그 활성 상부면(34)은 상기 하부 개재 유닛(3)의 상부면(25) 상의 개재 구조체(37) 상의 대응하는 본딩면(44)들에 대해 상기 플라스틱 하우징(38) 내에 추가 본딩 연결부(36)들을 통해 콘택 패드(35)들에 의하여 연결된다는 점이다.
이러한 본딩면(44)들은 또한 상기 플라스틱 하우징(38) 내에 포함된다. 이에 따라 본 발명의 상기 변형예는 기본 반도체 구성요소(1)에 대한 플라스틱 하우징(38) 내에 와이어-본딩된 반도체 칩들을 구비하지만, 와이어-본딩된 반도체 칩들 대신에 플립칩 콘택들을 사용하는 것도 가능하다. 플립칩 콘택들의 경우, 상기 활성 상부면(34)은 도 1 내지 도 3에 도시된 바와 같이 하부 개재 유닛(3)에 대하여 정렬된다. 상기 반도체 칩(49)용 플라스틱 하우징(38)과 상부 개재 유닛(4) 사이에 접착층(60)이 배치되며, 상기 플라스틱 하우징(38) 상에 상부 개재 유닛(4)을 고정시킨다. 상기 플라스틱 하우징(38)의 면적 크기는 그것이 상부 개재 유닛(4)의 면적에 대응하도록 선택된다.
도 5는 제1간격구조체(52)를 구비한 상부 개재 유닛(4)에 대한 절연 마운팅 보드(43)를 포함하는 개재 보드(51)의 하부면(24)의 개략적인 저면도를 보여준다. 개재 위치들은 상기 개재 보드(51)의 하부면(24) 상의 로우(55)들과 컬럼(56)들로 배치된다. 각각의 개재 위치(54)들에서의 실제 개재 구조체는 상기 개재 위치(54)들 내의 개재 보드(51)의 상부면 상에 배치된다(도면에 도시되지는 않음). 리브들은 상기 개재 보드(51)의 하부면(24) 상으로 제1간격구조체(52)로서 몰딩되고, 상기 컬럼(56)들을 따라 각각의 개재 위치들의 에지면들 상으로 캐스팅된다. 상기 개재 보드(51)가 수직 분리 트랙(vertical separating track; 61)들과 수평 분리 트랙(62)들을 따라 절단되면, 단일 개재 유닛(4)이 지시 화살표(63)의 오른쪽에 도시되는 상부 개재 유닛들을 발생시킨다.
상기 절단 프로세스는 상기 에지들에서의 스페이서(22)들로서 형성되는 리브(53)들의 형태로 핏팅되는 돌출부들을 발생시킨다. 이러한 스페이서(22)들은 상부 개재 유닛(4)의 대향하는 두 에지 영역(14) 상에 배치되어, 하부면(24)이 어떠한 돌출부도 없게 유지되고 반도체 칩을 잡을 수 있게 함으로써, 플라스틱 하우징이 스페이서(22)가 없는 에지 영역들을 통해 반도체 칩(도면에는 도시안됨)과 상부 개재 유닛(4) 사이를 관통하도록 한다.
도 6은 제2간격구조체(52)를 구비한 상부 개재 유닛(4)에 대한 절연 마운팅 보드(43)를 포함하는 개재 보드(51)의 하부면(24)의 개략적인 저면도를 보여준다. 이 제2간격구조체(52)는 그리드의 형태로 있으며, 스페이서들을 형성하는 캐스트-온 플라스틱 구조체들이 그리드 구조체(58)를 형성한다. 상기 그리드 구조체(58)는 잘린(sawn-out) 상부 개재 유닛(4)의 하부면(24)의 4개의 코너 영역 모두를 커버한다. 이러한 타입의 상부 개재 유닛(4)이 지시 화살표 63의 방향으로 예시된 바와 같이 반도체 칩 위에 배치되면, 플라스틱 하우징 컴파운드로 충전될 수 없는 공동들이 형성된다. 따라서, 이와 같은 상부 개재 유닛(4)은 무선주파수 적용예들에 적합한 공동 하우징들의 형성에 적합하다.
도 7은 하부 개재 보드(57)의 개략적인 단면도를 보여준다. 스페이서(22)들을 구비한 상부 개재 유닛(4)은 도면의 좌측 중간 하부 개재 보드(57) 위쪽에 배치되며, 화살표(64)의 방향으로 하강된다. 이를 위해, 스페이서는 접착층(59)을 가지며, 이것에 의해 상기 상부 개재 유닛(4) 및 스페이서(22)가 상기 하부 개재 유닛(3)의 상부면(25) 상에 고정될 수 있다. 나아가, 접착층(60)은 반도체 칩(19)의 후방면(33) 상에 배치되어, 상기 상부 개재 유닛(4)이 상기 반도체 칩(19) 상에 고정될 수 있는 것을 보장한다.
상기 도면의 우측 절반은, 개재 보드(57) 상으로 화살표(64)의 방향으로 리세스(recess)된 상부 개재 유닛(4)을 보여준다. 이러한 핏팅 프로세스 시에는, 접착층(59, 60)들이 변형되어, 상기 상부 개재 유닛(4)이 상기 하부 개재 보드(57) 상에 견고하게 자리잡는 것을 보장한다. 이 경우, 스페이서(22)들은 상기 반도체 칩(19)을 완전히 둘러싸서, 플라스틱 하우징 컴파운드가 도입되는 경우에 공동(32)이 남아 있도록 한다.
도 8은 반도체 칩(19)들이 핏팅되고 상부 개재 유닛(4)이 접착제로 본딩된 하부 개재 보드(57)의 개략적인 단면도를 보여준다. 도 8은 일단 상부 개재 유닛(4)들이 두 개의 반도체 모듈 위치(50)들에서 각각의 반도체 칩(19) 위쪽에 배치된 점에서 도 7에 대응한다. 이와 같은 반도체 모듈 위치(50)들은 개재 보드(57) 상의 로우 및 컬럼들로 배치되는데, 본딩 채널(65)은 상부 개재 유닛(4)들 사이에 남아 있고, 이 채널은 상기 하부 개재 보드(57) 상의 본딩면(13)들을 가지며, 상기 상부 개재 유닛(4)들 상의 본딩 채널(65)의 에지에 본딩면(12)을 가진다.
도 9는 본딩 연결부(9)들이 핏팅되고, 플라스틱 하우징 컴파운드(18) 내에 임베딩된 도 8에 도시된 하부 개재 보드(57)의 개략적인 단면도를 보여준다. 이를 위해, 하부 개재 보드(57) 상의 본딩면(13)들과 상부 개재 유닛(4) 상의 본딩면(12)들 사이의 본딩 연결부(9)들은 우선 본딩 채널(65)을 따라 생성되었으며, 상기 본딩 채널(65)은 플라스틱 하우징 컴파운드(18)로 충전되었다. 상기 본딩 연결부(9)들이 위치하는 본딩 채널(65)들은, 상기 본딩 연결부(9)들의 본딩 와이어들을 보호하기 위하여, 디스펜스 또는 몰드 프로세스 시에 예시로서 에폭시 컴파운드로 충전된다.
도 10은 하부 개재 보드(57)가 도 9에 도시된 바와 같이 절단된 후, 2개의 기본 반도체 구성요소(1)들의 개략적인 단면도를 보여준다. 이를 위해, 일단 적절한 솔더 볼들이 하부 외부 콘택(17)들로서, 도 9에 도시된 하부 외부 콘택 패드(5)들에 핏팅되는 경우, 분리 조인트(separating joint; 66)들이 반도체 모듈 위치(50)들의 로우 및 컬럼들을 따라 배치된다.
도 11은 도 2에 예시된 바와 같이 본 발명의 제2실시예에 따른 기본 반도체 구성요소(1)의 개략적인 확대사시도를 보여준다.
아래의 아이템들은 위에서부터 아래로 볼 수 있다. 우선, 도 11은 개재 유닛(4)의 에지 영역(14)들에 본딩면(12)들을 구비한 상부 개재 유닛(4)을 보여준다. 상부 외부 콘택 패드(6)들은, 동시에 기본 반도체 구성요소(1)의 상부면(8)을 형성하는 상기 상부 개재 유닛(4)의 상부면(26) 상에 원들로 나타낸다. 전반적으로, 상기 외부 콘택 패드(6)들의 6개의 로우가 15개의 컬럼으로 배치된다. 상부 외부 콘택 패드(6)들로부터 본딩면(12)들까지의 개재 라인들을 가지는 상부 개재 유닛(4)의 상부면(26) 상의 개재 구조체가 도 11에서는 볼 수 없는데, 그 이유는 상기 상부 개재 유닛(4)의 상부면(26) 상의 외부 콘택 패드(6)들 및 에지 영역(14)들 내의 본딩면(12)들에만 없게 된 절연층(67)에 의해 커버되기 때문이다.
스페이서(22)들은 상부 개재 유닛(4)의 대향하는 두 에지 영역(14) 상의 하부면(24) 상에 배치되고, 본딩면(12)의 영역에서 상기 상부 개재 유닛(4)을 지지함으로써, 일단 상부 개재 유닛(4) 및 하부 개재 유닛(3)이 함께 화살표(64)의 방향으로 이동한 경우에 신뢰성 있는 본딩을 가능하게 한다. 반도체 칩(19)은 하부 개재 유닛(3) 상의 중앙에 배치되어, 그 에지면(27, 28)들이 스페이서(22)들에 대해 정렬됨으로써, 상부 개재 유닛(4)이 화살표(64)의 방향으로 하강되는 경우에 개구부가 없도록 유지되며, 이를 통해 플라스틱 하우징 컴파운드가 상부 개재 유닛(4)과 하부 개재 유닛(3) 사이의 공간 안으로 침투할 수 있으며, 플라스틱 하우징 컴파운드 내에 반도체 칩(19)을 임베딩할 수 있다. 그 에지 영역(15)에서, 하부 개재 유닛(3)은 하부 본딩면(13)을 가지는데, 그 위치들은 상부 개재 유닛(4) 상의 상부 본딩면(12)에 대응한다. 나아가, 상기 하부 개재 유닛(3)은 그 하부면(23) 상에 배치되는 외부 콘택 패드(5)들을 가지는 동시에, 기본 반도체 구성요소(1)의 하부면(7)이다.
도 12는 그 일부가 여전히 노출되는 본딩 연결부(9)들을 구비한 기본 반도체 구성요소(1)의 개략적인 사시도를 보여준다. 도 11에 도시된 바와 같이, 상부 개재 유닛(4)이 하부 개재 유닛(3) 상으로 하강되면, 본딩면(13)들은 본딩면(12)들에 연결되어, 상기 하부 개재 유닛(3)의 하부면(23) 상의 외부 콘택 패드(5)들이, 상부 외부 콘택 패드(6)들에 대한 상부 개재 유닛(4)의 상부면(26) 상의 상부 본딩면(12)들과 개재 라인들(도시되지 않음)을 통해 외부 콘택 패드(6)들에 연결되게 된다. 상기 기본 반도체 구성요소(1) 상의 외부 콘택 패드(6)들의 패턴은 주문형 반도체 구성요소에 매칭되어, 상기 기본 반도체 구성요소(1) 상에 스택되는 것이 가능해진다.
도 13은 기본 반도체 구성요소(1) 및 스택된 반도체 구성요소(2)를 포함하는 반도체 모듈(10)의 개략적인 확대사시도를 보여준다. 상기 스택된 반도체 구성요소(2)는 외부 콘택 패턴으로서 소위 "볼 그리드 어레이(ball grid array)"를 구비한 반도체 구성요소이며, 상기 외부 콘택 패턴은 상기 반도체 구성요소(2)의 하부면(68) 상에 배치된다. 도면에서는 점선으로 표시된 대응하는 상부 외부 콘택(16)들은, 그 표면이 상부 개재 유닛(4) 상의 상부 외부 콘택 패드(6)들에 들어맞도록(congruent) 배치된다. 스택되는 반도체 구성요소(2)가 기본 반도체 구성요소(1) 상으로 화살표(64)의 방향으로 하강되면, 반도체 모듈이 형성되는데, 이는 그 작은 물리적인 높이, 그 가변성 및 그 신뢰성을 특징으로 한다.
도 14는 도 4에 도시된 바와 같이 본 발명의 제4실시예에 따른 기본 반도체 구성요소(1)의 개략적인 확대사시도를 보여준다. 도 14의 개별적인 구성요소들은, 플라스틱 하우징(38)의 면적 크기가 상부 개재 유닛(4)에 근사적으로 대응한다는 점에서, 도 11의 예시에서의 개별적인 구성요소들과 다르다. 그러므로, 본 발명의 상기 실시예에서는 어떠한 스페이서들도 필요치 않다. 그 결과, 전체 상부 개재 유닛(4)이 플라스틱 하우징(38)의 상부면(42) 상에 접착제로 본딩될 수 있다. 상기 플라스틱 하우징(38)은 또한 하부 본딩면(13)으로의 상부 본딩면(12)의 연결 시에 상부 개재 유닛(4)을 지지하고, 프로세스 시, 상기 상부 개재 유닛(4)을 로딩하지 않고도 본딩력들을 흡수한다.
도 15는 기본 반도체 구성요소(1)의 제1실시예의 개략적인 단면도를 보여준다. 이 제1변형예는 몰딩된 스페이서(22)들을 구비한 상부 개재 유닛(4)으로서 개재부를 사용한다. 이 변형예는 플립칩 콘택(46)들을 가지는 반도체 칩(19)을 구비한 기본 반도체 구성요소(1)로서 사용되는 것이 바람직하다. 상기 플립칩 콘택(46)들은 하부 개재 유닛(3) 상의 콘택 연결 패드(47)들 상에 핏팅된다. 이와 같은 플립칩 콘택(46)들을 구비한 반도체 칩(19)들은, 상부 개재 유닛(4) 또는 개재부에 필요한 면적보다 작은 면적을 가진다. 스페이서(22)들은, 와이어 본딩이 수행되어야 하는 영역들을 지지하는데 사용되어, 신뢰성 있는 본딩 프로세스를 가능하게 한다. 와이어 본딩 후, 본딩 채널들은 몰딩 또는 디스펜싱에 의하여 캡슐화 프로세스에 의해 폐쇄되며, 여기서 본딩 연결부(9)들은 임베딩된다. 도 15에 도시된, 이러한 구성예는 또한 상부 개재 유닛(4) 상에서 보다는 오히려 기본 반도체 구성요소(1)의 하부 개재 유닛(3) 상에서 스페이서(22)들을 몰딩 또는 캐스팅함으로써 생성될 수 있다.
도 15에 도시된 바와 같이, 상부 개재 유닛(4)용 스페이서(22)들은 접착층(59)에 의해 하부 개재 유닛(3) 상에 고정된다. 상기 상부 개재 유닛(4)의 하부면(24)은 접착층(60)을 통해 반도체 칩(19)에 선택적으로 연결된다.
도 15에 도시된 기본 반도체 구성요소(1)의 상기 제1실시예에서, 반도체 칩(19)은 각각 하부 및 상부 개재 유닛(3, 4)들 사이의 스페이서(22)에 의해 완전히 둘러싸여, 반도체 칩과 스페이서 사이의 에지 영역에 공동(32)을 형성하게 된다. 하우징을 형성하고 본딩 연결부(9)들이 임베딩되는 플라스틱 컴파운드(18)는 상기 공동(32)을 충전하지 않는데, 그 이유는 반도체 칩(19)이 스페이서(22)에 의해 완전히 둘러싸이기 때문이다.
상기 반도체 모듈(10)의 외부 콘택(17)들은 하부 개재 유닛(3) 상에 그리고 하부면(23) 상의 하부 외부 콘택 패드(5)들 상에 솔더 볼의 형태로 솔더링된다. 상기 기본 반도체 구성요소(1)의 상부 개재 유닛(4) 상의 상부 외부 콘택 패드(6)들은 고객 주문에 기초하여 배치될 수 있는데, 특히 하부 개재 유닛(3) 및 상부 개재 유닛(4)은 서로 완전히 독립적으로 디자인될 수 있다.
상기 기본 반도체 구성요소(1) 내의 전기 접속부들, 상부 외부 콘택 패드(6)들 및 하부 외부 콘택(17)들은 후속 인터페이스들 및 콘택들을 통해 패스되는데, 우선 반도체 칩(19) 상의 플립칩 콘택들을 통해, 그런 다음 하부 개재 유닛(3)의 개재 구조체 상의 콘택 연결 패드들을 통해 패스된다. 이러한 개재 구조체는, 하부 개재 유닛(3) 내의 비아(45)들로 유도되고, 상기 하부 개재 유닛(3) 상의 하부 외부 콘택 패드(5)들에 대응하는 인터커넥터들을 가질 수도 있다.
동시에, 하부 개재 유닛(3)의 상부면(25) 상의 개재 라인들은 상기 플립칩 콘택(46)들로부터 상기 하부 개재 유닛(3) 상의 본딩면(13)들로 유도된다. 이러한 본딩면(13)들은 하부 개재 유닛(3)의 에지 영역(15)들에서 상부면(25) 상에 배치됨으로써, 상부 개재 유닛(4) 상의 본딩면(12)들에 대한 본딩 연결부(9)들을 통한 전기 접속부들을 발생시킨다. 이러한 본딩면들은 상기 상부 개재 유닛(4)의 상부면(26) 상의 개재 구조체(볼 수는 없음)를 통해 상부 외부 콘택 패드(6)들로 연결된다. 이는 기본 반도체 구성요소(1)의 하부면 상의 외부 콘택(17)들 및 상기 기본 반도체 구성요소의 상부면 상의 외부 콘택 패드(6)들 양자 모두에 대한 반도체 칩(19) 상의 플립칩 콘택(46)들로부터의 전기 접속부들이 있는 것을 보장한다.
상기 기본 반도체 구성요소(1)의 제1실시예 및 변형예(1)에 있어서, 몰딩 프로세스에 의한 스페이서(22)들의 생성이 비용면에서 극히 효과적인 변형예이어야 한다는 점도 유의해야 하는데, 여기서 가압 컴파운드로 이루어진 그리드는 우선 개재 보드 또는 개재부 기판 스트립 상으로 몰딩된다. 일단 이것이 행해지면, 개재부 기판 및 상부 개재 유닛은 소잉에 의해 분리된다.
도 16은 기본 반도체 구성요소(1)의 제2실시예의 개략적인 단면도를 보여준다. 도 15와 동일한 기능들을 가지는 구성요소들은 동일한 참조부호들로 표시되며, 다시 설명하지 않는다.
이 제2실시예 또는 제2변형예는 기본 반도체 구성요소(1)의 제1실시예와 유사하다. 하지만, 제2실시예에서, 채널들은 그들 내에 위치한 본딩 와이어들로 캡슐화될 뿐만 아니라, 이에 따라 본딩 연결부(9)들이 플라스틱 하우징 컴파운드(18) 내에 임베딩되며, 대신에 상부 개재 보드 밑에 있는 공동(32)(도 15에서 볼 수 있음)들도 플라스틱 하우징 컴파운드(18)와 같은 캡슐화 컴파운드로 충전된다. 이는 기본 반도체 구성요소(1)에 대해 반도체 칩(29)을 완전히 둘러싸지 않고, 사실상 반도체 칩(27, 28)들의 대향하는 두 에지면들에만 배치되는 스페이서(22)에 의해 성취되어, 플라스틱 하우징 컴파운드(18)가 다른 에지면(도면에 도시되지는 않음)들로부터 공동들 안으로 침투될 수 있으며, 그들을 충전할 수 있다.
만일 하부 개재 유닛(3)이 100 내지 150 마이크로미터의 두께를 가지고, 상부 개재 유닛이 80 내지 130 마이크로미터의 두께를 가지며, 상기 반도체 칩(29)이 70 내지 120 마이크로미터 사이의 두께를 가진다면, 250 내지 400 마이크로미터의 전체 두께 또는 전체 높이를 가지는 기본 반도체 구성요소(1)를 발생시킨다.
도 17은 기본 반도체 구성요소(1)의 제3실시예의 개략적인 단면도를 보여준다. 도 15와 동일한 기능들을 갖는 구성요소들은 동일한 참조부호들로 표시되며, 다시 설명하지는 않는다.
어떠한 추가 스페이서들도 없는 상부 개재 유닛(4) 또는 그 밖의 개재부가 기본 반도체 구성요소(1)의 제3실시예 또는 제3변형예에 사용된다. 이 변형예는, 상부 개재 유닛(4)이 상기 상부 개재 유닛(4)과 하부 개재 유닛(3) 사이의 반도체 칩(39)의 면적에 근사적으로 대응하는 면적을 가지는 경우에 사용될 수 있다.
이 경우, 본딩 연결부(9)들의 생성 시에 발생하는 힘들은 반도체 칩(39) 자체에 의해 지지하는 방식으로 흡수되어, 상기 반도체 칩(39)이 본딩 프로세스 시에 상부 개재 유닛(4)의 에지 영역(14)들(본딩면(12)들을 가짐)을 로버스트(robust)하도록 하는데 기여하게 된다. 동시에 하부 개재 유닛에서 본딩 채널들 안으로 도입되는 플라스틱 컴파운드(18)는, 상부 개재 유닛(4)과 하부 개재 유닛(3) 사이의 모든 공간들을 충전시킴으로써, 컴팩트한 기본 반도체 구성요소(1)를 발생시킨다. 반도체 칩(39) 상의 플립칩 콘택(46)들과 상부 외부 콘택 패드(6)들간의 연결 기술은, 상기 하부 및 상부 개재 유닛(3, 4) 상의 대응하는 2개의 개재 구조체드을 통해 동일한 방식으로 서로 연결되도록 되어 있다.
도 18은 기본 반도체 구성요소(1)의 제4실시예의 개략적인 단면도를 보여준다. 앞선 도 15 내지 도 17과 동일한 기능들을 갖는 구성요소들은 동일한 참조부호들로 표시되며, 다시 설명하지 않는다.
기본 반도체 구성요소(1)의 제4실시예는, 상기 기본 반도체 구성요소(1) 내에 반도체 칩(49)을 캡슐화하기 위하여, 플라스틱 하우징(38)이 상기 기본 반도체 구성요소(1) 내에 제공되는 변형예를 나타낸다. 상부 개재 유닛(4)은 상기 플라스틱 하우징(38)의 상부면(42)에 핏팅된다. 도 18에 도시된 기본 반도체 구성요소(1)의 제4실시예와 앞선 실시예들간의 또 다른 차이점은, 반도체 칩(49)이 하부 개재 유닛(3) 상으로 그 후방면에 의해 접착제로 본딩되는 한편, 그 활성 상부면(34)은 콘택 패드(35)들에 의해 그리고 상기 하부 개재 유닛(3)의 상부면(25) 상의 개재 구조체(37) 상의 대응하는 본딩면(44)들에 대해 플라스틱 하우징(38) 내의 추가 본딩 연결부(36)들을 통해 연결된다는 점이다.
이러한 본딩면(44)들은 또한 플라스틱 하우징(38) 내에 포함된다. 이에 따라 본 발명의 상기 변형예는 기본 반도체 구성요소(1) 내에 와이어-본딩된 반도체 칩들을 가지지만, 와이어-본딩된 반도체 칩 대신에 플립칩 콘택들을 사용하는 것도 가능하다. 플립칩 콘택들의 경우, 상기 활성 상부면(34)은 도 15 내지 도 17에 도시된 바와 같이 하부 개재 유닛(3)에 대해 정렬된다. 상기 플라스틱 하우징(38) 상에 상부 개재 유닛(4)을 고정시키는 접착층(60)은, 반도체 칩(49)용 플라스틱 하우징(38)과 상부 개재 유닛(4) 사이에 배치된다. 상기 플라스틱 하우징(38)의 면적 크기는, 상기 상부 개재 유닛(4)의 면적에 대응하도록 선택된다.
본 발명에 따르면, 소정의 평탄한 외부 콘택 패턴들을 갖는 BGA 또는 FBGA 구성요소들이 하나 위에 다른 하나가 스택될 수 있는 반도체 스택을 구비한 신뢰성 있는 반도체 모듈을 제공할 수 있다. 또한, 스택된 반도체 구성요소들의 복잡성을 줄이고 그 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 제1실시예에서의 반도체 스택을 구비한 반도체 모듈의 개략적인 단면도;
도 2는 본 발명의 제2실시예에서의 반도체 스택을 구비한 반도체 모듈의 개략적인 단면도;
도 3은 본 발명의 제3실시예에서의 반도체 스택을 구비한 반도체 모듈의 개략적인 단면도;
도 4는 본 발명의 제4실시예에서의 반도체 스택을 구비한 반도체 모듈의 개략적인 단면도;
도 5는 제1간격구조체를 구비한 상부 개재 유닛(upper interposing unit)에 대한 개재 보드(interposing board)의 하부면의 개략적인 저면도;
도 6은 제2간격구조체를 구비한 상부 개재 유닛에 대한 개재 보드의 하부면의 개략적인 저면도;
도 7은 스페이서(spacer)를 구비한 상부 개재 유닛이 접착제로 본딩(bonding)되기 전과 본딩된 후의 하부 개재 보드의 개략적인 단면도;
도 8은 반도체 칩들이 핏팅(fit)되고 상부 개재 유닛들이 접착제로 본딩된 하부 개재 보드의 개략적인 단면도;
도 9는 본딩 연결부들이 플라스틱 하우징 컴파운드(plastic housing compound)에 핏팅(fit)되고 임베딩(embed)된, 도 8에 도시된 하부 개재 보드의 개략적인 단면도;
도 10은 도 9에 도시된 하부 개재 보드가 절단된 후의 두 기본 구성요소(basic component)들의 개략적인 단면도;
도 11은 도 2에 예시된, 본 발명의 제2실시예에 따른 기본 반도체 구성요소의 개략적인 확대사시도;
도 12는 본딩 연결부들의 일부가 여전히 노출되어 있는, 기본 반도체 구성요소의 개략적인 사시도;
도 13은 기본 반도체 구성요소 및 스택된 구성요소를 포함하는 반도체 모듈의 개략적인 확대사시도;
도 14는 도 3에 도시된, 본 발명의 제3실시예에 따른 기본 반도체 구성요소의 개략적인 확대사시도;
도 15는 기본 반도체 구성요소의 제1실시예의 개략적인 단면도;
도 16은 기본 반도체 구성요소의 제2실시예의 개략적인 단면도;
도 17은 기본 반도체 구성요소의 제3실시예의 개략적인 단면도; 및
도 18은 기본 반도체 구성요소의 제4실시예의 개략적인 단면도이다.
* 참조부호 목록 *
1 기본 구성요소
2 스택된 반도체 구성요소
3 하부 개재 유닛
4 상부 개재 유닛
5 하부 외부 콘택 패드
6 상부 외부 콘택 패드
7 기본 구성요소의 하부면
8 기본 구성요소의 상부면
9 본딩 연결부
10 반도체 모듈
11 반도체 스택
12 상부 개재 유닛의 본딩면
13 하부 개재 유닛의 본딩면
14 상부 개재 유닛의 에지 영역
15 하부 개재 유닛의 에지 영역
16 반도체 구성요소의 상부 외부 콘택들
17 반도체 모듈의 하부 외부 콘택들
18 플라스틱 하우징 컴파운드
19 반도체 칩
20 반도체 모듈
21 반도체 스택
22 하우징을 형성하는 스페이서
23 하부 개재 유닛의 하부면
24 상부 개재 유닛의 하부면
25 하부 개재 유닛의 상부면
26 상부 개재 유닛의 상부면
27 반도체 칩의 에지면
28 반도체 칩의 에지면
29 반도체 칩
30 반도체 모듈
31 반도체 스택
32 공동
33 반도체 칩의 후방면
34 반도체 칩의 상부면
35 반도체 칩 상의 콘택 패드
36 반도체 칩의 본딩 연결부
37 개재 구조체
38 플라스틱 하우징
39 반도체 칩
40 반도체 모듈
41 반도체 스택
42 플라스틱 하우징의 상부면
43 절연 마운팅 보드
44 반도체 칩에 대한 본딩면
45 비아
46 플립칩 콘택
47 콘택 연결 패드들
49 반도체 칩
50 반도체 모듈 위치
51 상부 개재 보드
52 간격 구조체
53 리브들
54 개재 위치
55 로우들
56 컬럼들
57 하부 개재 보드
58 그리드 구조체
59 스페이서들 상의 접착층
60 반도체 칩 상의 접착층
61 수직 분리 트랙
62 수평 분리 트랙
63 지시 화살표
64 화살표 방향
65 본딩 채널
66 분리 조인트
67 절연층
68 스택된 반도체 구성요소의 하부면

Claims (17)

  1. 반도체 스택(10)을 구비한 반도체 모듈에 있어서,
    하나가 다른 하나 위에 배치된 반도체 구성요소(1, 2)들을 구비하고, 하나의 기본 반도체 구성요소(1)는, 상기 기본 반도체 구성요소(1)의 하부면(7) 상의 하부 개재 유닛(3)의 하부 외부 콘택 패드(5)들과 상기 기본 반도체 구성요소(1)의 상부면(8) 상의 상부 개재 유닛(4)의 상부 외부 콘택 패드(6)들을 가지는 두 개재 유닛(3, 4)들을 구비하며, 상기 두 개재 유닛(3, 4)들의 상기 외부 콘택 패드(5, 6)들은 상기 두 개재 유닛(3, 4)의 에지 영역(14, 15)들에서 본딩면(12, 13)들간의 본딩 연결부(9)들을 통해 전기적으로 접속되고, 상기 하부 개재 유닛(3)의 상기 외부 콘택 패드(5, 6)들은 상기 반도체 모듈(10)의 외부 콘택(17)들을 구비하며, 상기 상부 개재 유닛(4)의 상기 외부 콘택 패드(6)들은 스택된 반도체 구성요소(2)의 외부 콘택 패드(6)들과 핏팅되는 것을 특징으로 하는 반도체 모듈.
  2. 제 1항에 있어서,
    상기 본딩 연결부(9)들은 플라스틱 하우징 컴파운드(18) 내에 임베딩되는 것을 특징으로 하는 반도체 모듈.
  3. 제 1항 또는 제 2항에 있어서,
    상기 기본 반도체 구성요소(1)는 상기 두 개재 유닛(3, 4) 사이에 반도체 칩(19)을 가지는 것을 특징으로 하는 반도체 모듈.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 기본 반도체 구성요소(1)는 상기 두 개재 유닛(3, 4)들 사이에 스페이서(22)를 구비하고, 상기 스페이서(22)는 하우징을 형성하며, 상기 스페이서(22)는 상기 상부 개재 유닛(4)의 하부면(24) 상으로 캐스팅되고, 상기 스페이서(22)는 상기 하부 개재 유닛(3) 상의 상부면(25)에 접착제로 본딩되는 것을 특징으로 하는 반도체 모듈.
  5. 제 4항에 있어서,
    상기 스페이서(22)는 상기 기본 반도체 구성요소(1)의 상기 반도체 칩(19)을 그 에지면(27, 28) 상에서 둘러싸는 것을 특징으로 하는 반도체 모듈.
  6. 제 4항에 있어서,
    상기 기본 반도체 구성요소(1)는 상기 반도체 칩(19)과 상기 스페이서(22) 사이에 공동(32)을 구비하는 것을 특징으로 하는 반도체 모듈.
  7. 제 4항에 있어서,
    상기 스페이서(22)는 상기 기본 반도체 구성요소(1)의 상기 반도체 칩(19)을 대향하는 두 에지면(27, 28) 상에서 둘러싸는 것을 특징으로 하는 반도체 모듈.
  8. 제 4항에 있어서,
    플라스틱 하우징 컴파운드(18)가, 상기 스페이서(22)와 상기 기본 반도체 구성요소(1)의 상기 반도체 칩(19) 사이에 배치되는 것을 특징으로 하는 반도체 모듈.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 기본 반도체 구성요소(1)는 상기 두 개재 유닛(3, 4) 사이에 반도체 칩(49)을 구비하고, 상기 반도체 칩(49)의 후방면(13)은 상기 하부 개재 유닛(3) 상에 배치되는 한편, 그 활성 상부면(34) 상의 그 콘택 패드(35)들은 상기 하부 개재 유닛(3)의 상기 상부면(25) 상의 개재 구조체(37)의 본딩면들에 대해 본딩 연결부(36)들을 통해 전기적으로 접속되며, 상기 반도체 칩(49) 및 상기 반도체 칩(49)의 상기 본딩 연결부(36)들은 플라스틱 하우징(38) 내에 임베딩되어, 그 상부면(42) 위에 상기 기본 반도체 구성요소(1)의 상기 상부 개재 유닛(4)이 배치되는 것을 특징으로 하는 반도체 모듈.
  10. 제 9항에 있어서,
    상기 하부 개재 유닛(3)은 절연 마운팅 보드(43)를 구비하여, 그 상부면(25) 위에 개재 구조체(37)가 배치되고, 이는 상기 반도체 칩(49)의 본딩 연결부(36)들에 대하여 그 에지면들 상에 본딩면(44)들을 가지며, 개재 라인들은 상기 본딩면(44)들로부터 상기 반도체 칩(49)의 후방면(33) 밑에 있는 상기 마운팅 보드(43) 상의 비아(45)들까지 연장되고, 상기 비아(45)들은 상기 하부 개재 유닛(3) 상의 상기 외부 콘택 패드(5)들에 전기적으로 접속되는 것을 특징으로 하는 반도체 모듈.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서,
    상기 기본 반도체 구성요소(1)는 상기 두 개재 유닛(3, 4)들 사이에 플립칩 콘택(46)들을 구비한 반도체 칩(19, 29, 39)을 구비하고, 상기 플립칩 콘택(46)들은 상기 하부 개재 유닛(3)의 상부면(25) 상에서 개재 구조체(37)의 콘택 연결 패드(47)들에 전기적으로 접속되는 것을 특징으로 하는 반도체 모듈.
  12. 제 11항에 있어서,
    상기 하부 개재 유닛(3)은 절연 마운팅 보드(43)를 구비하여, 그 상부면(25) 위에 개재 구조체(38)가 배치되고, 이는 상기 반도체 칩(19, 29, 39) 상의 플립칩 콘택(46)들을 위한 콘택 연결 패드(47)들을 구비하고, 그 에지 영역(15)들에서 본딩면(13)들에 대한 그리고 상기 마운팅 보드(43) 상의 비아(45)들에 대한 개재 라인들을 구비하며, 상기 비아(45)들은 상기 하부 개재 유닛(3) 상의 상기 외부 콘택 패드(5)들에 전기적으로 접속되는 것을 특징으로 하는 반도체 모듈.
  13. 2 이상의 개재 위치(54)들을 갖는 개재 보드에 있어서,
    상기 개재 위치들은 로우 및 컬럼들로 배치되며, 상기 개재 보드(51)의 상부면(26) 상에 상기 개재 위치(54)들에서의 외부 콘택 패드(6)들을 구비한 금속성 개재 구조체(37)들을 구비하고, 상기 개재 보드(51)는 간격 구조체(52)를 구비하며, 상기 간격 구조체는 하우징을 형성하고, 캐스트-온되고 상승된 리브(53)들 및/또는 상기 상부면(26)에 대향하는 하부면(24) 상의 상승된 그리드 구조체(58)로 이루어지며, 이들은 하우징들을 형성하고 상기 개재 위치(54)들의 에지 영역(14, 15) 내에 배치되는 스페이서(22)의 형태인 것을 특징으로 하는 개재 보드.
  14. 반도체 모듈(10)의 기본 반도체 구성요소(1)에 대해 로우(54) 및 컬럼(56)들로 배치되는 2 이상의 개재 위치(54)들을 구비한 개재 보드(51)로 형성되는 상부 개재 유닛(4)의 생성 방법에 있어서,
    - 상부면 상에 금속-코팅되는 마운팅 보드(43)를 제공하는 단계,
    - 상기 개재 위치(54)들의 에지 영역(14)들에서 본딩면(12)들에 대한 개재 라인들 및 외부 콘택 패드(6)들을 구비한 상기 개재 위치(54)들에서 개재 구조체들을 형성하기 위하여 상기 마운팅 보드(43) 상에 금속 코팅을 구조화하는 단계,
    - 하우징을 형성하고 캐스트-온되고 상승된 리브(53)들 및/또는 상부면(26)에 대향하는 하부면(24) 상의 상승된 그리드 구조체(58)로 이루어지는 간격 구조체(52)를 핏팅하는 단계를 포함하되, 상기 리브(53)들 및/또는 상기 그리드 구조체(58)는 하우징(들)을 형성하는 스페이서(들)로서 구조화되고, 상기 개재 위치(54)들의 에지 영역(14)들에 배치되며,
    - 반도체 모듈(10)의 기본 반도체 구성요소(1)에 대한 상부 개재 유닛(4)들을 형성하기 위하여 상기 개재 보드(51)를 분리시키는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제 14항에 있어서,
    하우징을 형성하는 간격 구조체(52)는 플라스틱 하우징 컴파운드(18)의 인젝션 몰딩 또는 다이캐스팅에 의하여 핏팅되는 것을 특징으로 하는 방법.
  16. 반도체 모듈(10)용 기본 반도체 구성요소(1)들의 생성 방법에 있어서,
    - 제 14항 또는 제 15항에 따라 상부 개재 유닛(4)들을 생성하는 단계,
    - 2 이상의 반도체 모듈 위치(50)들을 갖는 하부 개재 보드(57)를 생성하는 단계를 포함하되, 상기 하부 개재 보드는 그 상부면(25) 상에 개재 구조체(37)들과, 그 하부면(23) 상에 상기 반도체 모듈 위치(50)들 내의 외부 콘택 패드(5)들을 구비하며,
    - 상기 반도체 모듈 위치(50)들에서 상기 하부 개재 보드(57)의 상부면에 반도체 칩(19)들을 핏팅하는 단계,
    - 상기 하부 개재 보드(57)의 대응하는 개재 구조체(37)들에 상기 반도체 칩(19)들을 연결시키는 단계,
    상기 하부 개재 보드(57)에 상부 개재 유닛(4)들을 핏팅하는 단계를 포함하되, 상기 상부 개재 유닛(4)들 상에 하우징(들)을 형성하는 상기 간격 구조체(52)들은 상기 하부 개재 보드(57)의 상기 상부면(25) 상에 접착제로 본딩되고, 상기 반도체 칩(19)들은 하우징(들)을 형성하는 스페이서(22)들에 의해 둘러싸여지며,
    - 상기 반도체 모듈 위치(50)들에서 상기 하부 개재 보드(57)의 상기 개재 구조체(37) 및 상부 개재 유닛(4)들 사이에 본딩 연결부(9)들을 생성하는 단계,
    - 상기 상부 개재 유닛(4)들의 상기 개재 구조체(37)와 상기 하부 개재 보드(57)의 상기 개재 구조체(37)들 사이에 본딩 연결부(9)들을 생성하는 단계,
    - 플라스틱 하우징 컴파운드(18) 내에 상기 본딩 연결부(9)들을 임베딩하는 단계,
    - 기본 반도체 구성요소(1)들을 형성하기 위하여 상기 반도체 모듈 위치들에서 상기 하부 개재 보드(57)를 분리시키는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 반도체 모듈(10)들의 생성 방법에 있어서,
    - 제 16항에 따라 기본 반도체 구성요소(1)들을 생성하는 단계,
    - 상기 기본 반도체 구성요소(1)들의 상부 개재 유닛(4)들 상에 스택된 반도체 구성요소(2)들을 핏팅하는 단계를 포함하되, 상기 기본 반도체 구성요소(1)들의 상부 외부 콘택 패드(5)들은 스택된 반도체 구성요소(2)의 외부 콘택(16)들에 연결되는 것을 특징으로 하는 방법.
KR1020040108065A 2003-12-19 2004-12-17 반도체 스택을 구비한 반도체 모듈 및 그 생성 방법 KR100727889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10360708A DE10360708B4 (de) 2003-12-19 2003-12-19 Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DEDE10360708.0 2003-12-19

Publications (2)

Publication Number Publication Date
KR20050062442A true KR20050062442A (ko) 2005-06-23
KR100727889B1 KR100727889B1 (ko) 2007-06-14

Family

ID=34673050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108065A KR100727889B1 (ko) 2003-12-19 2004-12-17 반도체 스택을 구비한 반도체 모듈 및 그 생성 방법

Country Status (3)

Country Link
US (1) US7456495B2 (ko)
KR (1) KR100727889B1 (ko)
DE (1) DE10360708B4 (ko)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819851B2 (ja) * 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US20080203552A1 (en) * 2005-02-15 2008-08-28 Unisemicon Co., Ltd. Stacked Package and Method of Fabricating the Same
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
KR100665217B1 (ko) * 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7605476B2 (en) * 2005-09-27 2009-10-20 Stmicroelectronics S.R.L. Stacked die semiconductor package
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
US20070210426A1 (en) * 2006-03-07 2007-09-13 Gerber Mark A Gold-bumped interposer for vertically integrated semiconductor system
US7829986B2 (en) * 2006-04-01 2010-11-09 Stats Chippac Ltd. Integrated circuit package system with net spacer
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
US7514313B2 (en) * 2006-04-10 2009-04-07 Freescale Semiconductor, Inc. Process of forming an electronic device including a seed layer and a semiconductor layer selectively formed over the seed layer
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
TWI312569B (en) * 2006-10-12 2009-07-21 Siliconware Precision Industries Co Ltd Semiconductor package on which a semiconductor device is stacked and production method thereof
EP1956652A1 (en) * 2007-02-08 2008-08-13 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Sealed ball grid array package
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
US20080303150A1 (en) * 2007-06-08 2008-12-11 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
US7863099B2 (en) * 2007-06-27 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with overhanging connection stack
US20090001547A1 (en) * 2007-06-30 2009-01-01 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
JP2009044110A (ja) 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2009094434A (ja) * 2007-10-12 2009-04-30 Elpida Memory Inc 半導体装置およびその製造方法
US20090152740A1 (en) * 2007-12-17 2009-06-18 Soo-San Park Integrated circuit package system with flip chip
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
TWI362732B (en) * 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US7956449B2 (en) * 2008-06-25 2011-06-07 Stats Chippac Ltd. Stacked integrated circuit package system
JP5078808B2 (ja) * 2008-09-03 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7859094B2 (en) * 2008-09-25 2010-12-28 Stats Chippac Ltd. Integrated circuit package system for stackable devices
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8143097B2 (en) 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US9875911B2 (en) 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8844123B2 (en) * 2009-12-03 2014-09-30 Chin-Chi Yang Method of manufacturing a hollow surface mount type electronic component
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8530277B2 (en) * 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US10817043B2 (en) 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US9728481B2 (en) * 2011-09-07 2017-08-08 Nvidia Corporation System with a high power chip and a low power chip having low interconnect parasitics
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9385006B2 (en) 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9953907B2 (en) * 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
WO2014128795A1 (ja) * 2013-02-22 2014-08-28 パナソニック株式会社 電子部品パッケージ
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
KR101631934B1 (ko) * 2013-11-13 2016-06-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 그 제작 방법
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US20160049383A1 (en) * 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
CN104600055A (zh) * 2014-12-30 2015-05-06 华天科技（西安）有限公司 一种指纹识别传感器件
CN104576594A (zh) * 2014-12-31 2015-04-29 华天科技（西安）有限公司 一种利用点胶工艺的指纹设计封装结构及其制备方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
CN105590904A (zh) * 2015-11-05 2016-05-18 华天科技（西安）有限公司 一种指纹识别多芯片封装结构及其制备方法
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9704819B1 (en) * 2016-03-29 2017-07-11 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP7043904B2 (ja) * 2018-03-13 2022-03-30 富士電機株式会社 センサ装置およびその製造方法
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
KR20200007509A (ko) * 2018-07-13 2020-01-22 삼성전자주식회사 반도체 패키지
KR102589684B1 (ko) 2018-12-14 2023-10-17 삼성전자주식회사 반도체 패키지
TWI711131B (zh) * 2019-12-31 2020-11-21 力成科技股份有限公司 晶片封裝結構

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US38374A (en) * 1863-05-05 Improvement in tax-calculatopxs
US54770A (en) * 1866-05-15 Improved railroad-switch
US145039A (en) * 1873-11-25 Improvement in caissons
KR20000056804A (ko) * 1999-02-26 2000-09-15 윤종용 적층형 볼 그리드 어레이 패키지
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP2002343930A (ja) * 2001-05-16 2002-11-29 Fujitsu Ltd 半導体装置
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TW556961U (en) * 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR100727889B1 (ko) 2007-06-14
US20050133932A1 (en) 2005-06-23
DE10360708A1 (de) 2005-07-28
DE10360708B4 (de) 2008-04-10
US7456495B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
KR100727889B1 (ko) 반도체 스택을 구비한 반도체 모듈 및 그 생성 방법
KR101517541B1 (ko) 다층 반도체 패키지
KR101594375B1 (ko) 칩 패키지-인-패키지 및 그 방법
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
US7808093B2 (en) Stacked semiconductor device
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US20070066139A1 (en) Electronic plug unit
CN102884623A (zh) 在介电体上具有端子的微电子封装
JPH0846136A (ja) 半導体装置
KR100959957B1 (ko) 랜드 그리드 어레이 반도체 디바이스 패키지, 이를포함하는 어셈블리 및 제조 방법
US7153725B2 (en) Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor
KR20170084174A (ko) 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치
US6518678B2 (en) Apparatus and method for reducing interposer compression during molding process
US6713677B2 (en) Housing assembly for an electronic device and method of packaging an electronic device
US6900549B2 (en) Semiconductor assembly without adhesive fillets
JP2004528729A (ja) 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法
US20080182434A1 (en) Low Cost Stacked Package
US6057594A (en) High power dissipating tape ball grid array package
US6404067B1 (en) Plastic ball grid array package with improved moisture resistance
US20050239237A1 (en) Method for producing a BGA chip module and BGA chip module
US7635642B2 (en) Integrated circuit package and method for producing it
KR980012351A (ko) 저가 수지 몰드 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 12