DE102018100061B3 - Ausbildungsverfahren mit hoher Oberflächen-Dotierstoffkonzentration und deren Strukturen - Google Patents

Ausbildungsverfahren mit hoher Oberflächen-Dotierstoffkonzentration und deren Strukturen Download PDF

Info

Publication number
DE102018100061B3
DE102018100061B3 DE102018100061.8A DE102018100061A DE102018100061B3 DE 102018100061 B3 DE102018100061 B3 DE 102018100061B3 DE 102018100061 A DE102018100061 A DE 102018100061A DE 102018100061 B3 DE102018100061 B3 DE 102018100061B3
Authority
DE
Germany
Prior art keywords
source
drain region
region
dopant
dopant concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018100061.8A
Other languages
English (en)
Inventor
Chia-Cheng Chen
Liang-Yin Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of DE102018100061B3 publication Critical patent/DE102018100061B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Hierin offenbarte Ausführungsformen betreffen allgemein das Ausbilden eines Source/Drain-Bereichs mit einer hohen Oberflächen-Dotierstoffkonzentration an einer oberen Fläche des Source/Drain-Bereichs, auf dem ein leitfähiges Element ausgebildet werden kann. In einer Ausführungsform umfasst eine Struktur einen aktiven Bereich auf einem Substrat, eine dielektrische Schicht über dem aktiven Bereich und ein leitfähiges Element durch die dielektrische Schicht zu dem aktiven Bereich. Der aktive Bereich umfasst einen Source/Drain-Bereich. Der Source/Drain-Bereich umfasst einen Oberflächen-Dotierstoffbereich an einer oberen Fläche des Source/Drain-Bereichs und umfasst einen Restabschnitt des Source/Drain-Bereichs mit einer Source/Drain-Dotierstoffkonzentration. Der Oberflächen-Dotierstoffbereich umfasst eine Spitzen-Dotierstoffkonzentration in der Nähe der oberen Fläche des Source/Drain-Bereichs. Die Spitzen-Dotierstoffkonzentration ist mindestens eine Größenordnung größer als die Source/Drain-Dotierstoffkonzentration. Das leitfähige Element berührt den Source/Drain-Bereich an der oberen Fläche des Source/Drain-Bereichs.

Description

  • HINTERGRUND
  • Während sich die Halbleiterindustrie auf der Suche nach höherer Vorrichtungsdichte, höherer Leistung und niedrigeren Kosten hin zu Nanometertechnologie-Prozessknoten entwickelt hat, haben Herausforderungen sowohl bei der Herstellung als auch beim Entwurf zu dreidimensionalen Entwürfen geführt, wie beispielsweise einem Fin-Feldeffekttransistor (FinFET). FinFET-Vorrichtungen umfassen typischerweise Halbleiterfinnen mit hohen Seitenverhältnissen, in denen zudem Kanal- und Source/Drain-Bereiche ausgebildet sind. Ein Gate wird über und entlang der Seiten der Finnenstruktur (z. B. sie umhüllend) ausgebildet, wobei der Vorteil der vergrößerten Oberfläche des Kanals genutzt wird, um schnellere, zuverlässigere und besser gesteuerte Halbleitertransistorvorrichtungen zu erzeugen. Mit der zunehmenden Verkleinerung stellen sich jedoch neue Herausforderungen.
  • Die Erfindung ist in den Ansprüchen definiert.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
  • In den Figuren zeigen:
    • 1 ist eine dreidimensionale Ansicht von beispielhaften vereinfachten Fin-Feldeffekttransistoren (FinFETs) gemäß einigen Ausführungsformen.
    • Die 2A-B, 3A-B, 4A-B, 5A-B, 6A-B, 7A-B, 8A-B, 9A-B, 10A-B und 11A-B sind Querschnittsansichten von jeweiligen Zwischenstrukturen in Zwischenstufen in einem beispielhaften Verfahren zum Ausbilden einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • Die 12A-B, 13A-B, 14A-B und 15A-B sind Querschnittsansichten von jeweiligen Zwischenstrukturen in Zwischenstufen in einem weiteren beispielhaften Verfahren zum Ausbilden einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • Die 16 und 17 sind Abschnitte der Querschnittsansichten der 14A bzw. 15A, um weiter zusätzliche Details gemäß einigen Ausführungsformen zu zeigen.
    • 18 ist ein Diagramm, das verschiedene Dotierstoffprofile gemäß einigen Ausführungsformen zeigt.
    • 19 ist eine Modifikation der Querschnittsansicht von 16 gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Hierin offenbarte Ausführungsformen betreffen allgemein das Ausbilden eines Source/Drain-Bereichs mit einer hohen Oberflächen-Dotierstoffkonzentration an einer oberen Fläche des Source/Drain-Bereichs, auf dem ein leitfähiges Element ausgebildet werden kann. Die hohe Oberflächen-Dotierstoffkonzentration kann unter Verwendung von Plasmadotierung (PLAD) gebildet werden. Die hohe Oberflächen-Dotierstoffkonzentration an der oberen Fläche des Source/Drain-Bereichs kann um eine Größenordnung (Dekade) oder mehr höher als eine Dotierstoffkonzentration eines Rests des Source/Drain-Bereichs sein. Ein Kontaktwiderstand eines leitfähigen Elements, das auf der hohen Oberflächen-Dotierstoffkonzentration in dem Source/Drain-Bereich ausgebildet wird, kann, neben anderen Vorteilen, aufgrund der Anwesenheit der hohen Dotierstoffkonzentration reduziert werden.
  • Das Vorhergehende umreißt allgemein einige Aspekte der hierin beschriebenen Ausführungsformen. Einige hier beschriebene Ausführungsformen werden im Zusammenhang mit Fin-Feldeffekttransistoren (FinFETs) beschrieben. Implementierungen einiger Aspekte der vorliegenden Offenbarung können in anderen Verfahren und/oder in anderen Vorrichtungen verwendet werden. Zum Beispiel können andere beispielhafte Vorrichtungen planare FETs, Horizontal-Gate-All-Around-(HGAA-) -FETs, Vertical-Gate-All-Around- (VGAA) -FETs, Nanodraht-Kanal-FETs und andere Vorrichtungen umfassen. Ferner kann die hohe Oberflächen-Dotierstoffkonzentration in anderen Bereichen von Vorrichtungen wie beispielsweise einem Anodenbereich oder Kathodenbereich einer Diode implementiert werden. Einige Varianten der beispielhaften Verfahren und Strukturen werden beschrieben. Ein Durchschnittsfachmann auf dem Gebiet wird leicht weitere Modifikationen erkennen, die vorgenommen werden können, die in dem Umfang weiterer Ausführungsformen erwogen werden. Obwohl Verfahrensausführungsformen in einer bestimmten Reihenfolge beschrieben werden können, können verschiedene andere Verfahrensausführungsformen in irgendeiner logischen Reihenfolge ausgeführt werden und können weniger oder mehr Schritte als die hierin beschriebenen umfassen.
  • 1 zeigt ein Beispiel von vereinfachten FinFETs 40 in einer dreidimensionalen Ansicht. Weitere Aspekte, die nicht in Bezug auf 1 gezeigt oder beschrieben sind, können aus den folgenden Figuren und der Beschreibung ersichtlich werden. Die Struktur in 1 kann in einer Weise elektrisch verbunden oder gekoppelt werden, dass sie zum Beispiel als ein oder mehrere Transistoren arbeitet, beispielsweise als vier Transistoren.
  • Die FinFETs 40 umfassen Finnen 46a und 46b auf einem Halbleitersubstrat 42. Das Halbleitersubstrat 42 weist Isolationsbereiche 44 auf und die Finnen 46a und 46b stehen jeweils über und zwischen benachbarten Isolationsbereichen 44 vor. Gatedielektrika 48a und 48b liegen entlang Seitenwänden und über oberen Flächen der Finnen 46a und 46b und Gateelektroden 50a und 50b liegen über den Gatedielektrika 48a bzw. 48b. Ferner liegen Masken 52a und 52b über den Gateelektroden 50a bzw. 50b. Source/Drain-Bereiche 54a-f sind in jeweiligen Bereichen der Finnen 46a und 46b angeordnet. Die Source/Drain-Bereiche 54a und 54b sind in gegenüberliegenden Bereichen der Finne 46a in Bezug auf das Gatedielektrikum 48a und die Gateelektrode 50a angeordnet. Die Source/Drain-Bereiche 54b und 54c sind in gegenüberliegenden Bereichen der Finne 46a in Bezug auf das Gatedielektrikum 48b und die Gateelektrode 50b angeordnet. Die Source/Drain-Bereiche 54d und 54e sind in gegenüberliegenden Bereichen des Stegs 46b in Bezug auf das Gatedielektrikum 48a und die Gateelektrode 50a angeordnet. Die Source/Drain-Bereiche 54e und 54f sind in gegenüberliegenden Bereichen der Finne 46b in Bezug auf das Gatedielektrikum 48b und die Gateelektrode 50b angeordnet.
  • In einigen Beispielen können vier Transistoren implementiert werden durch einbauen von: (1) den Source/Drain-Bereichen 54a und 54b, dem Gatedielektrikum 48a und der Gateelektrode 50a; (2) den Source/Drain-Bereichen 54b und 54c, dem Gatedielektrikum 48b und der Gateelektrode 50b; (3) den Source/Drain-Bereichen 54d und 54e, dem Gatedielektrikum 48a und der Gateelektrode 50a; und (4) den Source/Drain-Bereichen 54e und 54f, dem Gatedielektrikum 48b und der Gateelektrode 50b. Wie angegeben, können einige Source/Drain-Bereiche zwischen verschiedenen Transistoren geteilt sein, und andere Source/Drain-Bereiche, die nicht als geteilt gezeigt sind, können beispielsweise mit benachbarten Transistoren geteilt sein, die nicht gezeigt sind. In einigen Beispielen können verschiedene der Source/Drain-Bereiche miteinander verbunden oder gekoppelt sein, so dass die FinFETs als zwei funktionale Transistoren implementiert sind. Wenn z. B. benachbarte (z. B. statt gegenüberliegende) Source/Drain-Bereiche 54a-f elektrisch verbunden sind, beispielsweise durch Koaleszieren der Bereiche durch epitaktisches Züchten (z. B. durch Koaleszieren der Source/Drain-Bereiche 54a und 54d, der Source/Drain-Bereiche 54b und 54e usw.), können zwei funktionale Transistoren implementiert werden. Andere Konfigurationen in anderen Beispielen können andere Mengen von funktionellen Transistoren implementieren.
  • 1 zeigt ferner Referenzquerschnitte, die in späteren Figuren verwendet werden. Der Querschnitt AA liegt in einer Ebene entlang z. B. Kanälen in der Finne 46a zwischen gegenüberliegenden Source/Drain-Bereichen 54a-c. Der Querschnitt BB liegt in einer Ebene senkrecht zu dem Querschnitt AA und durchquert den Source/Drain-Bereich 54a in der Finne 46a und den Source/Drain-Bereich 54d in der Finne 46b. Die nachfolgenden Figuren beziehen sich zur Klarheit auf diese Referenzquerschnitte. Die folgenden Figuren, die mit einer „A“-Kennzeichnung enden, zeigen Querschnittsansichten bei verschiedenen Stadien der Verarbeitung, die dem Querschnitt AA entsprechen, und die folgenden Figuren, die mit einer „B“-Kennzeichnung enden, zeigen Querschnittsansichten bei verschiedenen Stadien der Verarbeitung, die dem Querschnitt BB entsprechen. In einigen Figuren können einige Bezugszeichen von Komponenten oder Elementen, die darin gezeigt sind, weggelassen sein, um zu vermeiden, dass andere Komponenten oder Elemente verdeckt werden; dies dient zur Erleichterung der Darstellung der Figuren.
  • Die 2A-B bis 11A-B sind Querschnittsansichten von jeweiligen Zwischenstrukturen in Zwischenstufen in einem beispielhaften Verfahren zum Ausbilden einer Halbleitervorrichtung gemäß einigen Ausführungsformen. Aspekte der 2A-B bis 9A-B sind auf ein Gate-Zuerst-Verfahren und auf ein Gate-Austauschverfahren anwendbar, wie hierin beschrieben. Die 10A-B und 11A-B zeigen weitere Aspekte eines Gate-Zuerst-Verfahrens, wie er hierin beschrieben ist.
  • Die 2A und 2B zeigen ein Halbleitersubstrat 70. Das Halbleitersubstrat 70 kann ein Bulk-Halbleitersubstrat, ein Halbleiter-auf-Isolator- (SOI) -Substrat oder dergleichen sein oder umfassen, das (z. B. mit einem p- oder einem n-Dotierstoff) dotiert oder undotiert sein kann. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, das auf einer Isolierschicht ausgebildet ist. Die Isolierschicht kann beispielsweise eine vergrabene Oxidschicht (BOX), eine Siliziumoxidschicht oder dergleichen sein. Die Isolierschicht ist auf einem Substrat vorgesehen, typischerweise einem Silizium- oder Glassubstrat. Es können auch andere Substrate verwendet werden, beispielsweise ein Mehrschicht- oder ein Gradient-Substrat. In einigen Ausführungsformen kann das Halbleitermaterial des Halbleitersubstrats einen elementaren Halbleiter umfassen, der Silizium (Si) oder Germanium (Ge) umfasst; einen Verbindungshalbleiter, der Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid oder Indiumantimonid umfasst; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP oder GaInAsP umfasst; oder eine Kombination davon.
  • Die 3A und 3B zeigen die Ausbildung von Finnen 74 in dem Halbleitersubstrat 70. In einigen Beispielen wird eine Maske 72 (z. B. eine Hartmaske) beim Ausbilden der Finnen 74 verwendet. Zum Beispiel werden eine oder mehrere Maskenschichten über dem Halbleitersubstrat 70 abgeschieden und die eine oder mehreren Maskenschichten werden dann in die Maske 72 strukturiert. In einigen Beispielen können die eine oder mehreren Maskenschichten Siliziumnitrid, Siliziumoxynitrid, Siliziumkarbid, Silizium-Kohlenstoffnitrid oder dergleichen oder eine Kombination davon umfassen oder daraus bestehen und können durch chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD) oder eine andere Abscheidungstechnik abgeschieden werden. Die eine oder mehreren Maskenschichten können unter Verwendung von Photolithographie strukturiert werden. Zum Beispiel kann ein Photoresist auf der einen oder den mehreren Maskenschichten ausgebildet werden, etwa durch Verwendung einer Rotationsbeschichtung, und durch Belichten des Photoresists mit Licht unter Verwendung einer geeigneten Photomaske strukturiert werden. Belichtete oder unbelichtete Abschnitte des Photoresists können dann entfernt werden, abhängig davon, ob ein positiver oder negativer Resist verwendet wird. Die Struktur des Photoresists kann dann auf die eine oder mehreren Maskenschichten übertragen werden, beispielsweise unter Verwendung eines geeigneten Ätzverfahrens, was die Maske 72 ausbildet. Das Ätzverfahren kann ein reaktives Ionenätzen (RIE), ein Neutralstrahlätzen (NBE), ein induktiv gekoppeltes Plasma- (ICP) -Ätzen oder dergleichen oder eine Kombination davon umfassen. Das Ätzen kann anisotrop sein. Anschließend wird der Photoresist beispielsweise in einem Veraschungs- oder Nassabziehverfahren entfernt.
  • Unter Verwendung der Maske 72 kann das Halbleitersubstrat 70 derart geätzt werden, dass Gräben 76 zwischen benachbarten Paaren der Finnen 74 ausgebildet werden, und derart, dass die Finnen 74 von dem Halbleitersubstrat 70 vorstehen. Das Ätzverfahren kann ein RIE-, NBE-, ICP-Ätzen oder dergleichen oder eine Kombination davon umfassen. Das Ätzen kann anisotrop sein.
  • Die 4A und 4B zeigen das Ausbilden von Isolationsbereichen 78, jeder in einem entsprechenden Graben 76. Die Isolationsbereiche 78 können ein Isoliermaterial wie etwa ein Oxid (wie etwa Siliziumoxid), ein Nitrid oder dergleichen oder eine Kombination davon umfassen oder daraus bestehen und das Isoliermaterial kann durch eine hochdichte Plasma-CVD (HDP-CVD), eine fließfähige CVD (FCVD) (z. B. eine CVD-basierte Materialabscheidung in einem entfernten Plasmasystem und eine Nachhärtung, um sie in ein anderes Material wie ein Oxid umzuwandeln), dergleichen oder eine Kombination davon ausgebildet werden. Andere Isoliermaterialien, die durch irgendein geeignetes Verfahren ausgebildet werden, können verwendet werden. In der gezeigten Ausführungsform umfassen die Isolationsbereiche 78 Siliziumoxid, das durch einen FCVD-Verfahren ausgebildet wird. Ein Planarisierungsverfahren, wie beispielsweise ein chemisch-mechanisches Polieren (CMP), kann überschüssiges Isoliermaterial und alle verbleibenden Maskenanteile (die beispielsweise verwendet wurden, um die Gräben 76 zu ätzen und die Finnen 74 auszubilden) entfernen, um obere Flächen des Isoliermaterials und obere Flächen der Finnen 74 so auszubilden, dass sie koplanar sind. Das Isoliermaterial kann dann vertieft werden, um die Isolationsbereiche 78 auszubilden. Das Isoliermaterial wird derart vertieft, dass die Finnen 74 zwischen benachbarten Isolationsbereichen 78 vorstehen, die dadurch zumindest teilweise die Finnen 74 als aktive Bereiche auf dem Halbleitersubstrat 70 abgrenzen können. Das Isoliermaterial kann unter Verwendung eines akzeptablen Ätzverfahrens vertieft werden, beispielsweise eines, das für das Material des Isoliermaterials selektiv ist. Beispielsweise kann ein chemisches Entfernen des Oxids unter Verwendung einer Nassätzung mit HF und Ammoniak oder einer In-situ-Trockenätzung oder verdünnter Flusssäure (dHF) verwendet werden. Ferner können die oberen Flächen der Isolationsbereiche 78 eine flache Oberfläche, wie gezeigt, eine konvexe Oberfläche, eine konkave Oberfläche (wie zum Beispiel durch Muldenbildung) oder eine Kombination davon aufweisen, was aus einem Ätzverfahren resultieren kann.
  • Ein Durchschnittsfachmann wird leicht verstehen, dass die in Bezug auf die 2A-B bis 4A-B beschriebenen Verfahren nur Beispiele dafür sind, wie die Finnen 74 ausgebildet werden können. In weiteren Ausführungsformen kann eine dielektrische Schicht über einer oberen Fläche des Halbleitersubstrats 70 ausgebildet werden; Gräben können durch die dielektrische Schicht geätzt werden; homoepitaktische Strukturen können epitaktisch in den Gräben gezüchtet werden; und die dielektrische Schicht kann so vertieft werden, dass die homoepitaktischen Strukturen von der dielektrischen Schicht vorstehen, um Finnen zu bilden. In noch weiteren Ausführungsformen können heteroepitaktische Strukturen für die Finnen verwendet werden. Zum Beispiel können die Finnen 74 vertieft werden (z. B. nach dem Planarisieren des Isoliermaterials der Isolationsbereiche 78 und vor dem Vertiefen des Isoliermaterials) und ein Material, das sich von den Finnen unterscheidet, kann epitaktisch an ihrer Stelle gezüchtet werden. In noch einer weiteren Ausführungsform kann eine dielektrische Schicht über einer oberen Fläche des Halbleitersubstrats 70 ausgebildet werden; Gräben können durch die dielektrische Schicht geätzt werden; heteroepitaktische Strukturen können in den Gräben unter Verwendung eines Materials, das sich von dem Halbleitersubstrat 70 unterscheidet, epitaktisch gezüchtet werden; und die dielektrische Schicht kann derart vertieft werden, dass die heteroepitaktischen Strukturen von der dielektrischen Schicht vorstehen, um Finnen zu bilden. In einigen Ausführungsformen, in denen homoepitaktische oder heteroepitaktische Strukturen epitaktisch gezüchtet werden, können die gezüchteten Materialien während des Wachstums in situ dotiert werden, was ein vorheriges Implantieren der Finnen vermeiden kann, obwohl In-Situ- und durch Implantationsdotierung zusammen verwendet werden können. Noch weiter kann es vorteilhaft sein, ein Material für eine n-Vorrichtung, das sich von dem Material für eine p-Vorrichtung unterscheidet, epitaktisch zu züchten.
  • Die 5A und 5B zeigen das Ausbilden von Gatestapeln oder allgemeiner einer Gatestruktur auf den Finnen 74. Die Gatestapel liegen über und erstrecken sich lateral senkrecht zu den Finnen 74. Jeder Gatestapel umfasst eine dielektrische Schicht 80, eine Gateschicht 82 und eine Maske 84. Die Gatestapel können funktionelle Gatestapel in einem Gate-Zuerst-Verfahren sein oder können Dummy-Gatestapel in einem Gate-Austauschverfahren sein.
  • In einem Gate-Zuerst-Verfahren kann die dielektrische Schicht 80 ein Gatedielektrikum sein und die Gateschicht 82 kann eine Gateelektrode sein. Die Gatedielektrika, die Gateelektroden und die Maske 84 für die Gatestapel können durch sequentielles Ausbilden entsprechender Schichten und anschließendes Strukturieren dieser Schichten in die Gatestapel ausgebildet werden. Zum Beispiel kann eine Schicht für die Gatedielektrika Siliziumoxid, Siliziumnitrid, ein High-k-Dielektrikum oder dergleichen oder mehrere Schichten davon umfassen oder daraus bestehen. Ein High-k-Dielektrikum kann einen k-Wert von mehr als etwa 7,0 aufweisen und kann ein Metalloxid oder ein Metallsilikat von Hafnium (Hf), Aluminium (Al), Zirkonium (Zr), Lanthan (La), Magnesium (Mg), Barium (Ba), Titan (Ti), Blei (Pb), Mehrfachschichten davon oder eine Kombination davon umfassen. Die Schicht für die Gatedielektrika kann thermisch und/oder chemisch auf den Finnen 74 gezüchtet oder konform abgeschieden werden, etwa durch plasmaunterstützte CVD (PECVD), ALD, Molekularstrahlabscheidung (MBD) oder eine andere Abscheidungstechnik. Eine Schicht für die Gateelektroden kann Silizium (z. B. Polysilizium, das dotiert oder undotiert sein kann), ein metallhaltiges Material (wie Titan, Wolfram, Aluminium, Ruthenium oder dergleichen) oder eine Kombination davon (z. B. ein Silizid (das nachfolgend ausgebildet werden kann) oder mehrere Schichten davon umfassen oder daraus bestehen. Die Schicht für die Gateelektroden kann durch CVD, PVD oder eine andere Abscheidungstechnik abgeschieden werden. Eine Schicht für die Maske 84 kann Siliziumnitrid, Siliziumoxynitrid, Silizium-Kohlenstoffnitrid, dergleichen oder eine Kombination davon umfassen oder daraus bestehen, die durch CVD, PVD, ALD oder eine andere Abscheidungstechnik abgeschieden wird. Die Schichten für die Maske 84, die Gateelektroden und die Gatedielektrika können dann zum Beispiel unter Verwendung von Photolithographie und einem oder mehreren Ätzverfahren, wie oben beschrieben, strukturiert werden, um die Maske 84, die Gateschichten 82 und die dielektrischen Schichten 80 für jeden Gatestapel auszubilden.
  • In einem Gate-Austauschverfahren kann die dielektrische Schicht 80 ein Grenzflächendielektrikum sein und die Gateschicht 82 kann ein Dummy-Gate sein. Das Grenzflächendielektrikum, das Dummy-Gate und die Maske 84 für die Gatestapel können durch sequentielles Ausbilden jeweiliger Schichten und anschließendes Strukturieren dieser Schichten in die Gatestapel ausgebildet werden. Zum Beispiel kann eine Schicht für die Grenzflächendielektrika Siliziumoxid, Siliziumnitrid oder dergleichen oder mehrere Schichten davon umfassen und kann thermisch und/oder chemisch auf den Finnen 74 gezüchtet oder konform abgeschieden werden, etwa durch PECVD, ALD oder eine andere Abscheidungstechnik. Eine Schicht für die Dummy-Gates kann Silizium (z. B. Polysilizium) oder ein anderes Material umfassen oder daraus bestehen, das durch CVD, PVD oder eine andere Abscheidungstechnik abgeschieden wird. Eine Schicht für die Maske 84 kann Siliziumnitrid, Siliziumoxynitrid, Silizium-Kohlenstoffnitrid, dergleichen oder eine Kombination davon umfassen oder daraus bestehen, die durch CVD, PVD, ALD oder eine andere Abscheidungstechnik abgeschieden wird. Die Schichten für die Maske 84, die Dummy-Gates und die Grenzflächendielektrika können dann strukturiert werden, zum Beispiel unter Verwendung von Photolithographie und einem oder mehreren Ätzverfahren, wie oben beschrieben, um die Maske 84, die Gateschicht 82 und die dielektrischen Schichten 80 für jeden Gatestapel auszubilden.
  • In einigen Ausführungsformen können nach dem Ausbilden der Gatestapel leicht dotierte Drain (LDD) -Bereiche (nicht speziell gezeigt) in den aktiven Bereichen ausgebildet werden. Zum Beispiel können Dotierstoffe in die aktiven Bereiche unter Verwendung der Gatestapel als Masken implantiert werden. Beispielhafte Dotierstoffe für die LDD-Bereiche können zum Beispiel Bor für eine p-Vorrichtung und Phosphor oder Arsen für eine n-Vorrichtung umfassen oder daraus bestehen, obwohl andere Dotierstoffe verwendet werden können. Die LDD-Bereiche können eine Dotierstoffkonzentration in einem Bereich von etwa 1015 cm-3 bis 1017 cm-3 aufweisen.
  • Die 6A und 6B zeigen das Ausbilden von Gate-Abstandshaltern 86. Die Gate-Abstandshalter 86 werden entlang Seitenwänden der Gatestapel (z. B. Seitenwänden der dielektrischen Schichten 80, der Gateschichten 82 und der Masken 84) und über den Finnen 74 ausgebildet. Rest-Gate-Abstandshalter 86 können auch, zum Beispiel in Abhängigkeit von der Höhe der Finnen 74 über den Isolationsbereichen 78, entlang Seitenwänden der Finnen 74 ausgebildet werden. Die Gate-Abstandshalter 86 können beispielsweise durch konforme Abscheidung einer oder mehrerer Schichten für die Gate-Abstandshalter 86 und anisotropes Ätzen der einen oder mehreren Schichten ausgebildet werden. Die eine oder mehreren Schichten für die Gate-Abstandshalter 86 können Silizium-Sauerstoffkarbid, Siliziumnitrid, Siliziumoxynitrid, Silizium-Kohlenstoffnitrid, dergleichen, Mehrfachschichten davon oder eine Kombination davon umfassen oder daraus bestehen und können durch CVD, ALD, oder eine andere Abscheidungstechnik abgeschieden werden. Das Ätzverfahren kann ein RIE-, NBE- oder ein anderes Ätzverfahren umfassen.
  • Die 7A und 7B zeigen das Ausbilden von Vertiefungen 90 für Source/Drain-Bereiche. Wie gezeigt werden die Vertiefungen 90 in den Finnen 74 an gegenüberliegenden Seiten der Gatestapel ausgebildet. Das Vertiefen kann durch ein Ätzverfahren erfolgen. Das Ätzverfahren kann isotrop oder anisotrop sein oder kann ferner selektiv in Bezug auf eine oder mehrere Kristallebenen des Halbleitersubstrats 70 sein. Daher können die Vertiefungen 90 in Abhängigkeit von dem implementierten Ätzverfahren unterschiedliche Querschnittsprofile aufweisen. Das Ätzverfahren kann ein Trockenätzen sein, wie beispielsweise ein RIE, NBE oder dergleichen, oder ein Nassätzen, wie etwa unter Verwendung von Tetramethylammoniumhydroxid (TMAH), Ammoniumhydroxid (NH4OH) oder einem anderen Ätzmittel.
  • Die 8A und 8B zeigen das Ausbilden von epitaktischen Source/Drain-Bereichen 92 in den Vertiefungen 90. Die epitaktischen Source/Drain-Bereiche 92 können Silizium-Germanium (SixGe1-x, wobei x zwischen ungefähr 0 und 100 liegen kann), Siliziumkarbid, Silizium-Phosphor, Silizium-Kohlenstoff-Phosphor, reines oder im Wesentlichen reines Germanium, einen III-V-Verbindungshalbleiter, einen II-VI-Verbindungshalbleiter oder dergleichen umfassen oder daraus bestehen. Zum Beispiel umfassen Materialien zum Ausbilden eines III-V-Verbindungshalbleiters InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP und dergleichen. Die epitaktischen Source/Drain-Bereiche 92 können in den Vertiefungen 90 durch epitaktisches Züchten eines Materials in den Vertiefungen 90 ausgebildet werden, beispielsweise durch metallorganische CVD (MOCVD), Molekularstrahlepitaxie (MBE), Flüssigphasenepitaxie (LPE), Gasphasenepitaxie (VPE), selektives epitaktisches Wachstum (SEG), dergleichen oder eine Kombination davon. Wie in den 8A und 8B gezeigt, wachsen die epitaktischen Source/Drain-Bereiche 92 aufgrund der Blockierung durch die Isolationsbereiche 78 zuerst vertikal in den Vertiefungen 90, wobei während dieser Zeit die epitaktischen Source/Drain-Bereiche 92 nicht horizontal wachsen. Nachdem die Vertiefungen 90 vollständig gefüllt sind, können die epitaktischen Source/Drain-Bereiche 92 sowohl vertikal als auch horizontal wachsen, um Facetten zu bilden, die den Kristallebenen des Halbleitersubstrats 70 entsprechen können. In einigen Beispielen werden unterschiedliche Materialien für die epitaktischen Source/Drain-Bereiche für p-Vorrichtungen und für n-Vorrichtungen verwendet. Eine geeignete Maskierung während des Vertiefens oder epitaktischen Wachstums kann ermöglichen, dass verschiedene Materialien in verschiedenen Vorrichtungen verwendet werden.
  • Ein Durchschnittsfachmann wird auch leicht verstehen, dass das Vertiefen und das epitaktische Wachstum der 7A-B und 8A-B weggelassen werden kann und dass die Source/Drain-Bereiche durch Implantieren von Dotierstoffen in die Finnen 74 unter Verwendung der Gatestapel und Gate-Abstandshalter 86 als Masken ausgebildet werden können. In einigen Beispielen, in denen die epitaktischen Source/Drain-Bereiche 92 implementiert sind, können die epitaktischen Source/Drain-Bereiche 92 auch dotiert werden, etwa durch In-situ-Dotierung während des epitaktischen Wachstums und/oder durch Implantieren von Dotierstoffen in die epitaktischen Source/Drain-Bereiche 92 nach dem epitaktischen Wachstum. Beispielhafte Dotierstoffe für die Source/Drain-Bereiche können zum Beispiel Bor für eine p-Vorrichtung und Phosphor oder Arsen für eine n-Vorrichtung umfassen oder daraus bestehen, obwohl andere Dotierstoffe verwendet werden können. Die epitaktischen Source/Drain-Bereiche 92 (oder andere Source/Drain-Bereiche) können eine Dotierstoffkonzentration in einem Bereich von etwa 1019 cm-3 bis etwa 1021 cm-3 aufweisen. Somit kann ein Source/Drain-Bereich durch Dotieren (z. B. durch Implantation und/oder in situ während des epitaktischen Wachstums, falls geeignet) und/oder durch epitaktisches Wachstum, falls geeignet, abgegrenzt werden, was den aktiven Bereich weiter abgrenzen kann, in dem der Source/Drain-Bereich liegt.
  • Die 9A und 9B zeigen das Ausbilden einer Kontaktätzstoppschicht (CESL) 96 und eines ersten Zwischenschichtdielektrikums (ILD) 100 über der CESL 96. Im Allgemeinen kann eine Ätzstoppschicht eine Methode bereitstellen, um ein Ätzverfahren zu stoppen, z. B. wenn Kontakte oder Durchkontaktierungen ausgebildet werden. Eine Ätzstoppschicht kann aus einem Dielektrikum mit einer anderen Ätzselektivität als benachbarte Schichten oder Komponenten ausgebildet sein. Die CESL 96 wird konform auf Oberflächen der epitaktischen Source/Drain-Bereiche 92, den Seitenwänden und oberen Flächen der Gate-Abstandshalter 86, oberen Flächen der Maske 84 und oberen Flächen der Isolationsbereiche 78 abgeschieden. Die CESL 96 kann Siliziumnitrid, Silizium-Kohlenstoffnitrid, Silizium-Kohlenstoffoxid, Kohlenstoffnitrid oder dergleichen oder eine Kombination davon umfassen oder daraus bestehen und kann durch CVD, PECVD, ALD oder eine andere Abscheidungstechnik abgeschieden werden. Das erste ILD 100 kann Siliziumdioxid, ein Low-k-Dielektrikum (z. B. ein Material mit einer niedrigeren Dielektrizitätskonstante als Siliziumdioxid) wie Siliziumoxynitrid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), Borphosphorsilikatglas (BPSG), undotiertes Silikatglas (USG), fluoriertes Silikatglas (FSG), Organosilikatgläser (OSG), SiOxCy, Spin-On-Glas, Spin-On-Polymere, Silizium-Kohlenstoff-Material, eine Verbindung davon, einen Verbundstoff davon, dergleichen oder eine Kombination davon umfassen oder daraus bestehen. Das erste ILD 100 kann durch Rotationsbeschichtung, CVD, FCVD, PECVD, PVD oder eine andere Abscheidungstechnik abgeschieden werden.
  • Das erste ILD 100 kann planarisiert werden, nachdem es abgeschieden wurde, beispielsweise durch ein CMP. In einem Gate-Zuerst-Verfahren kann eine obere Fläche des ersten ILD 100 über den oberen Abschnitten der CESL 96 und der Gatestapel liegen. Somit können die oberen Abschnitte der CESL 96 über den Gatestapeln verbleiben.
  • Die 10A und 10B zeigen das Ausbilden von Öffnungen 102 durch das erste ILD 100 und die CESL 96 zu den epitaktischen Source/Drain-Bereichen 92, um zumindest Teile der epitaktischen Source/Drain-Bereiche 92 freizulegen. Das erste ILD 100 und die CESL 96 können mit den Öffnungen 102 beispielsweise unter Verwendung von Photolithographie und einem oder mehreren Ätzverfahren strukturiert werden.
  • Die 10A und 10B zeigen ferner das Ausbilden von Oberflächen-Dotierstoffbereichen 104 in jeweiligen oberen Abschnitten der epitaktischen Source/Drain-Bereiche 92. Die Oberflächen-Dotierstoffbereiche 104 weisen hohe Oberflächen-Dotierstoffkonzentrationen an jeweiligen oberen Flächen der epitaktischen Source/Drain-Bereiche 92 auf. Die Oberflächen-Dotierstoffbereiche 104 werden durch Implantieren von Dotierstoffen in die oberen Abschnitte der epitaktischen Source/Drain-Bereiche 92 unter Verwendung von Plasmadotierung (PLAD) ausgebildet. Beispielhafte Dotierstoffe für die Oberflächen-Dotierstoffbereiche 104 können zum Beispiel Bor für eine p-Vorrichtung und Phosphor oder Arsen für eine n-Vorrichtung umfassen oder daraus bestehen, obwohl andere Dotierstoffe verwendet werden können.
  • Jeder Oberflächen-Dotierstoffbereich 104 kann eine Dotierstoffkonzentration aufweisen, die höher als die Dotierstoffkonzentration des Rests des epitaktischen Source/Drain-Bereichs 92 ist, in dem der Oberflächen-Dotierstoffbereich 104 angeordnet ist. Die Dotierstoffkonzentration des Oberflächen-Dotierstoffbereichs 104 kann ferner einen Konzentrationsgradienten aufweisen, wobei jeder Wert einer Dotierstoffkonzentration entlang des Konzentrationsgradienten größer ist als die Dotierstoffkonzentration des Rests des epitaktischen Source/Drain-Bereichs 92. Eine Spitzen-Dotierstoffkonzentration des Konzentrationsgradienten kann bei oder in der Nähe der oberen Flächen des epitaktischen Source/Drain-Bereichs 92 liegen. Die Spitzen-Dotierstoffkonzentration in dem Oberflächen-Dotierstoffbereich 104 kann mindestens eine Größenordnung höher als die Dotierstoffkonzentration des Rests des epitaktischen Source/Drain-Bereichs 92 sein, beispielsweise mehr als zwei Größenordnungen höher. In einigen Beispielen beträgt eine Dotierstoffkonzentration des Rests des epitaktischen Source/Drain-Bereichs 92 etwa 1 × 1020 cm-3 und eine Spitzen-Dotierstoffkonzentration in dem Oberflächen-Dotierstoffbereich 104 kann in einem Bereich von etwa 5 × 1021 cm-3 bis etwa 1023 cm-3 liegen, beispielsweise etwa 7 × 1021 cm-3, etwa 1,5 × 1022 cm-3 oder etwa 6 × 1022 cm-3. Der Konzentrationsgradient kann in einer Richtung weg von den oberen Flächen des epitaktischen Source/Drain-Bereichs 92 abnehmen, etwa mit einer Rate der Abnahme der Dotierstoffkonzentration von einer Dekade je 5 nm oder weniger der Tiefe von den oberen Flächen des epitaktischen Source/Drain-Bereichs 92. Zum Beispiel kann sich der Konzentrationsgradient um eine Dekade in einer Tiefe in einem Bereich von etwa 1 nm bis etwa 5 nm, wie von etwa 2 nm bis etwa 4 nm und insbesondere etwa 2,5 nm verringern. Zusätzliche Details der Oberflächen-Dotierstoffbereiche 104, wie zum Beispiel einige Abmessungen und beispielhafte Konzentrationsgradienten, werden mit Bezug auf die 16 bis 19 unten beschrieben.
  • Die Plasmadotierung kann in einigen Ausführungsformen in einem Plasmadotiergerät durchgeführt werden, das mit einer induktiv gekoppelten Plasmaquelle (ICP-Quelle) ausgestattet ist. Ein Beispiel für ein Plasmadotiergerät ist die AMAT VIISta® PLAD, die von Applied Materials® erhältlich ist. Das bei der Plasmadotierung verwendete Gas kann eine Mischung aus einem Dotierstoffquellengas und einem Trägergas (oder Verdünnungsgas) umfassen. Das Dotierstoffquellengas kann jedes geeignetes Dotierstoffquellengas sein, wie Diboran (B2H6), um beispielsweise mit Bor zu dotieren, oder Arsin (AsH3) und/oder Phosphin (PH3), um beispielsweise mit Arsen bzw. Phosphor zu dotieren. Das Trägergas (oder Verdünnungsgas) kann beispielsweise Wasserstoff (H2), Helium (He) und/oder Argon (Ar) sein. Das Dotierstoffquellengas kann in einem Bereich von etwa 0,3 Prozent bis etwa 10 Prozent der Gesamtströmungsrate der Mischung des Dotierstoffquellengases und des Trägergases liegen. Die Strömungsrate der Gasmischung während der Plasmadotierung kann in einem Bereich von etwa 50 Standardkubikzentimeter pro Minute (sccm) bis etwa 250 sccm liegen. Der Druck in der Plasmadotierungsvorrichtung während der Plasmadotierung kann in einem Bereich von etwa 5 mTorr bis etwa 20 mTorr liegen. Das Plasma kann mit einer Leistung in einem Bereich von etwa 200 W bis etwa 625 W erzeugt werden. Ein Trägersubstrat (auf dem z. B. das Halbleitersubstrat 70 angeordnet ist) kann während der Plasmadotierung bei einer Gleichstromvorspannung von 1 kV oder weniger vorgespannt werden, etwa in einem Bereich von etwa 0,1 kV bis etwa 1 kV. Eine Implantationsdosis, wie sie durch einen Faraday-Becher in der Plasmadotiervorrichtung gemessen wird, kann in einem Bereich von etwa 1015 cm-2 bis etwa 5 × 1017 cm-2, wie beispielsweise 5 × 1016 cm-2 oder 1017 cm-2 liegen.
  • Nach dem Plasmadotieren wird ein Tempern durchgeführt, um die Dotierstoffe in den Oberflächen-Dotierstoffbereichen 104 zu aktivieren. Das Tempern kann in einigen Beispielen ein Millisekunden-Tempern, ein Laser-Tempern oder dergleichen sein. Das Tempern kann ein geringes thermisches Budget aufweisen, wie beispielsweise bei einer Temperatur von weniger als 400 °C, das in einigen Beispielen keine signifikante Ausdiffusion der Dotierstoffe in den Oberflächen-Dotierstoffbereichen 104 verursachen muss. Das Tempern kann in einigen Beispielen ein Spitzenglühen sein, etwa bei einer Temperatur von mehr als 800 °C.
  • Optional kann eine Amorphisierungsimplantation durchgeführt werden. In einigen Beispielen umfasst die Amorphisierungsimplantation das Implantieren einer Verunreinigungsspezies in die epitaktischen Source/Drain-Bereiche 92, um zumindest die oberen Abschnitte der Oberflächen-Dotierstoffbereiche 104 der epitaktischen Source/Drain-Bereiche 92 amorph zu machen. Die oberen Abschnitte der Oberflächen-Dotierstoffbereiche 104, die amorph gemacht werden, können sich von jeweiligen oberen Flächen der epitaktischen Source/Drain-Bereiche 92 in eine Tiefe in einem Bereich von beispielsweise etwa 2 nm bis etwa 20 nm erstrecken. In einigen Beispielen, etwa für eine p-Vorrichtung, bestehen die epitaktischen Source/Drain-Bereiche 92 aus SixGe1-x und Germanium ist die Spezies, die implantiert wird, um die oberen Abschnitte der Oberflächen-Dotierstoffbereiche 104 der epitaktischen Source/Drain-Bereiche 92 zu amorphisieren. In einigen Beispielen, etwa für eine n-Vorrichtung, bestehen die epitaktischen Source/Drain-Bereiche 92 aus SixP1-x und eine arsenhaltige Spezies (z. B. SixAs1-x) ist die Spezies, die zum Amorphisieren der oberen Abschnitte der Oberflächen-Dotierstoffbereiche 104 der epitaktischen Source/Drain-Bereiche 92 implantiert wird. In solchen Beispielen kann die Implantationsenergie in einem Bereich von etwa 1 keV bis etwa 15 keV, beispielsweise etwa 10 keV, mit einer Dosierungskonzentration in einem Bereich von etwa 5 × 1013 cm-2 bis etwa 5 × 1014 cm-2 liegen.
  • Die 11A und 11B zeigen das Ausbilden von leitfähigen Elementen in den Öffnungen 102 zu den epitaktischen Source/Drain-Bereichen 92. Jedes leitfähige Element umfasst, wie gezeigt, beispielsweise eine Haftschicht 110, eine Sperrschicht 112 auf der Haftschicht 110 und ein leitfähiges Material 116 auf der Sperrschicht 112. In einigen Beispielen kann jedes leitfähige Element ferner einen Silizidbereich 114 auf dem jeweiligen Oberflächen-Dotierstoffbereich 104 des epitaktischen Source/Drain-Bereichs 92 umfassen, wie gezeigt.
  • Die Haftschicht 110 kann konform in den Öffnungen 102 (z. B. auf freiliegenden Oberflächen der epitaktischen Source/Drain-Bereiche 92) und über dem ersten ILD 100 abgeschieden werden. Die Haftschicht 110 kann aus Titan, Tantal oder dergleichen oder einer Kombination davon bestehen oder diese umfassen und kann durch ALD, CVD oder eine andere Abscheidungstechnik abgeschieden werden. Die Sperrschicht 112 kann konform auf der Haftschicht 110 abgeschieden werden, etwa in den Öffnungen 102 und über dem ersten ILD 100. Die Sperrschicht 112 kann aus Titannitrid, Titanoxid, Tantalnitrid, Tantaloxid oder dergleichen oder einer Kombination davon bestehen oder diese umfassen und kann durch ALD, CVD oder eine andere Abscheidungstechnik abgeschieden werden.
  • Die Silizidbereiche 114 können auf den Oberflächen-Dotierstoffbereichen 104 der epitaktischen Source/Drain-Bereiche 92 ausgebildet werden, indem obere Abschnitte der Oberflächen-Dotierstoffbereiche 104 der epitaktischen Source/Drain-Bereiche 92 (die amorphisiert sein können, wie oben mit Bezug auf die 10A-B beschrieben) mit der Haftschicht 110 und möglicherweise der Sperrschicht 112 reagieren. Ein Tempern kann durchgeführt werden, um die Reaktion der epitaktischen Source/Drain-Bereiche 92 mit der Haftschicht 110 und/oder der Sperrschicht 112 zu fördern. Das Tempern kann zum Beispiel ein schnelles thermisches Tempern (RTA) bei einer Temperatur in einem Bereich von etwa 400 °C bis etwa 650 °C, beispielsweise etwa 500 °C, für eine Dauer in einem Bereich von etwa 10 Sekunden bis etwa 60 Sekunden sein. Das Tempern kann ferner jeden der epitaktischen Source/Drain-Bereiche 92, der amorph war, rekristallisieren.
  • Das leitfähige Material 116 kann auf der Sperrschicht 112 abgeschieden werden und die Öffnungen 102 füllen. Das leitfähige Material 116 kann Wolfram, Kobalt, Kupfer, Ruthenium, Aluminium, Gold, Silber, Legierungen davon, dergleichen oder eine Kombination davon sein oder umfassen und kann durch CVD, ALD, PVD oder eine andere Abscheidungstechnik abgeschieden werden. Nachdem das leitfähige Material 116 abgeschieden ist, können überschüssiges leitfähiges Material 116, Material der Sperrschicht 112 und der Haftschicht 110 unter Verwendung eines Planarisierungsverfahrens, wie zum Beispiel CMP, entfernt werden. Das Planarisierungsverfahren kann überschüssiges leitfähiges Material 116, Material der Sperrschicht 112 und der Haftschicht 110 von oberhalb einer oberen Fläche des ersten ILD 100 entfernen. Daher können die oberen Flächen der leitfähigen Elemente und der ersten ILD 100 koplanar sein. Die leitfähigen Elemente können Kontakte, Stecker usw. sein oder als solche bezeichnet werden.
  • Die 12A-B bis 15A-B sind Querschnittsansichten jeweiliger Zwischenstrukturen in Zwischenstufen in einem weiteren beispielhaften Verfahren zum Ausbilden einer Halbleitervorrichtung gemäß einigen Ausführungsformen. Die 12A-B bis 15A-B zeigen weitere Aspekte eines hier beschriebenen Gate-Austauschverfahrens. Eine Verarbeitung wird zuerst durchgeführt, wie sie oben in Bezug auf die 2A-B bis 9A-B beschrieben ist.
  • Die 12A und 12B zeigen das Ersetzen der Gatestapel durch Ersatz-Gatestrukturen. Das erste ILD 100 und die CESL 96 werden mit oberen Flächen ausgebildet, die koplanar mit oberen Flächen der Gateschichten 82 sind. Ein Planarisierungsverfahren, wie ein CMP, kann durchgeführt werden, um die oberen Flächen des ersten ILD 100 und der CESL 96 mit den oberen Flächen der Gateschichten 82 zu nivellieren. Das CMP kann auch die Masken 84 (und in einigen Fällen die oberen Abschnitte der Gate-Abstandshalter 86) auf den Gateschichten 82 entfernen. Dementsprechend sind die oberen Flächen der Gateschichten 82 durch das erste ILD 100 und die CESL 96 freigelegt.
  • Wenn die Gateschichten 82 durch das erste ILD 100 und die CESL 96 freigelegt sind, werden die Gateschichten 82 entfernt, beispielsweise durch ein oder mehrere Ätzverfahren. Die Gateschichten 82 können durch ein Ätzverfahren entfernt werden, das selektiv für die Gateschichten 82 ist, wobei die dielektrischen Schichten 80 als Ätzstoppschichten wirken, und anschließend können die dielektrischen Schichten 80 optional durch ein weiteres Ätzverfahren entfernt werden, das selektiv für die dielektrischen Schichten 80 ist. Die Ätzverfahren können Beispiel RIE-, NBE-, Nassätz- oder andere Ätzverfahren sein. Vertiefungen sind zwischen den Gate-Abstandshaltern 86 ausgebildet, wo die Gatestapel entfernt wurden, und Kanalbereiche der Finnen 74 sind durch die Vertiefungen freigelegt.
  • Die Ersatz-Gatestrukturen werden in den Vertiefungen ausgebildet, die dort ausgebildet wurden, wo die Gatestapel entfernt wurden. Die Ersatz-Gatestrukturen umfassen jeweils, wie gezeigt, ein Grenzflächendielektrikum 120, eine Gatedielektrikumsschicht 122, eine oder mehrere optionale konforme Schichten 124 und eine Gateelektrode 126. Das Grenzflächendielektrikum 120 wird auf Seitenwänden und oberen Flächen der Finnen 74 entlang der Kanalbereiche ausgebildet. Das Grenzflächendielektrikum 120 kann beispielsweise die dielektrische Schicht 80, wenn sie nicht entfernt wurde, ein Oxid (z. B. Siliziumoxid), das durch thermische oder chemische Oxidation der Finne 74 ausgebildet wird, und/oder ein Oxid (z. B. Siliziumoxid), ein Nitrid (z. B. Siliziumnitrid); und/oder eine andere dielektrische Schicht sein, die durch CVD, ALD, MBD oder eine andere Abscheidungstechnik ausgebildet wird.
  • Die Gatedielektrikumsschicht 122 kann konform in den Vertiefungen, wo die Gatestapel entfernt wurden (z. B. auf oberen Flächen der Isolationsbereiche 78, auf dem Grenzflächendielektrikum 120 und Seitenwänden der Gate-Abstandshalter 86), und auf den oberen Flächen des ersten ILD 100, der CESL 96 und der Gate-Abstandshalter 86 abgeschieden werden. Die Gatedielektrikumsschicht 122 kann aus Siliziumoxid, Siliziumnitrid, einem High-k-Dielektrikum, Mehrfachschichten davon oder einem anderen Dielektrikum bestehen oder diese umfassen. Ein High-k-Dielektrikum kann einen k-Wert von mehr als etwa 7,0 aufweisen und kann ein Metalloxid oder ein Metallsilikat von Hafnium (Hf), Aluminium (Al), Zirkonium (Zr), Lanthan (La), Magnesium (Mg), Barium (Ba), Titan (Ti), Blei (Pb), Mehrfachschichten davon oder eine Kombination davon umfassen. Die Gatedielektrikumsschicht 122 kann durch ALD, PECVD, MBD oder eine andere Abscheidungstechnik abgeschieden werden.
  • Die eine oder mehreren optionalen konformen Schichten 124 können eine oder mehrere Sperr- und/oder Deckschichten und eine oder mehrere Austrittsarbeits-Einstellschichten umfassen. Die eine oder mehreren Sperr- und/oder Deckschichten können Tantalnitrid, Titannitrid oder dergleichen oder eine Kombination davon umfassen und können durch ALD, PECVD, MBD oder eine andere Abscheidungstechnik abgeschieden werden. Die eine oder mehreren Austrittsarbeits-Einstellschichten können Aluminium-Titankarbid, Aluminium-Titanoxid, Aluminium-Titannitrid oder dergleichen oder eine Kombination davon umfassen oder daraus bestehen und können durch ALD, PECVD, MBD oder eine andere Abscheidungstechnik abgeschieden werden. In einigen Beispielen wird eine Deckschicht (z. B. eine TiN-Schicht) konform auf der Gatedielektrikumsschicht 122 ausgebildet; eine erste Sperrschicht (z. B. eine TaN-Schicht) wird konform auf der Deckschicht ausgebildet; eine oder mehrere Austrittsarbeits-Einstellschichten werden sequentiell konform auf der ersten Sperrschicht ausgebildet; und eine zweite Sperrschicht (z. B. eine TiN-Schicht) wird auf der einen oder den mehreren Austrittsarbeits-Einstellschichten ausgebildet.
  • Eine Schicht für die Gateelektroden 126 wird über der einen oder den mehreren konformen Schichten 124, falls implementiert, und/oder der Gatedielektrikumsschicht 122 ausgebildet. Die Schicht für die Gateelektroden 126 kann verbleibende Vertiefungen füllen, wo die Gatestapel entfernt wurden. Die Schicht für die Gateelektroden 126 kann aus einem metallhaltigen Material wie Wolfram, Kobalt, Aluminium, Ruthenium, Kupfer, mehreren Schichten davon, einer Kombination davon oder dergleichen bestehen oder diese umfassen. Die Schicht für die Gateelektroden 126 kann durch ALD, PECVD, MBD, PVD oder eine andere Abscheidungstechnik abgeschieden werden. Abschnitte der Schicht für die Gateelektroden 126, der einen oder mehreren konformen Schichten 124 und der Gatedielektrikumsschicht 122 über den oberen Flächen des ersten ILD 100, der CESL 96 und der Gate-Abstandshalter 86 werden entfernt. Zum Beispiel kann ein Planarisierungsverfahren wie ein CMP die Abschnitte der Schicht für die Gateelektroden 126, der einen oder mehreren konformen Schichten 124 und der Gatedielektrikumsschicht 122 über den oberen Flächen des ersten ILD 100, der CESL 96, und der Gate-Abstandshalter 86 entfernen. Anschließend kann ein Rückätzen obere Flächen der Gateelektroden 126, der einen oder mehreren konformen Schichten 124 und der Gatedielektrikumsschicht 122 auf ein Niveau unter den oberen Flächen des ersten ILD 100, der CESL 96 und der Gate-Abstandshalter 86 vertiefen. Das Zurückätzen kann zum Beispiel ein RIE, ein Nassätzen oder ein anderes Ätzverfahren sein. Die Ersatz-Gatestrukturen, die die Gateelektroden 126, die eine oder mehreren konformen Schichten 124, die Gatedielektrikumsschicht 122 und das Grenzflächendielektrikum 120 umfassen, können somit so ausgebildet werden, wie in 12A gezeigt ist.
  • Eine Schicht für Masken 128 wird über den Gateelektroden 126, der einen oder den mehreren konformen Schichten 124 und der Gatedielektrikumsschicht 122 (z. B. wo die Gateelektroden 126, die eine oder mehreren konformen Schichten 124 und die Gatedielektrikumsschicht 122 zurückgeätzt wurden) und über dem ersten ILD 100, der CESL 96 und den Gate-Abstandshaltern 86 ausgebildet. Die Schicht für die Masken 128 kann Siliziumoxynitrid, Siliziumnitrid, Siliziumkarbid, Silizium-Kohlenstoffnitrid oder dergleichen oder eine Kombination davon umfassen oder daraus bestehen und kann durch CVD, PVD, ALD oder eine andere Abscheidungstechnik abgeschieden werden. Abschnitte der Schicht für die Masken 128 über den oberen Flächen des ersten ILD 100, der CESL 96 und der Gate-Abstandshalter 86 werden entfernt. Zum Beispiel kann ein Planarisierungsverfahren, wie ein CMP, die Abschnitte der Schicht für die Masken 128 über den oberen Flächen des ersten ILD 100, der CESL 96 und der Gate-Abstandshalter 86 entfernen und die oberen Flächen der Masken 128 können koplanar mit den oberen Flächen des ersten ILD 100, der CESL 96 und der Gate-Abstandshalter 86 ausgebildet werden.
  • Die 13A und 13B zeigen das Ausbilden eines zweiten ILD 130 über dem ersten ILD 100, den Masken 128, den Gate-Abstandshaltern 86 und der CESL 96. Obwohl nicht gezeigt, kann in einigen Beispielen eine Ätzstoppschicht über dem ersten ILD 100 usw. abgeschieden werden und das zweite ILD 130 kann über der ESL abgeschieden werden. Falls implementiert, kann die Ätzstoppschicht Siliziumnitrid, Silizium-Kohlenstoffnitrid, Silizium-Kohlenstoffoxid, Kohlenstoffnitrid oder dergleichen oder eine Kombination davon umfassen oder daraus bestehen und kann durch CVD, PECVD, ALD oder eine andere Abscheidungstechnik abgeschieden werden. Das zweite ILD 130 kann Siliziumdioxid, ein Low-k-Dielektrikum wie etwa Siliziumoxynitrid, PSG, BSG, BPSG, USG, FSG, OSG, SiOxCy, Spin-On-Glas, Spin-On-Polymer, Silizium-Kohlenstoffmaterial, eine Verbindung davon, einen Verbundstoff davon, dergleichen oder eine Kombination davon umfassen oder daraus bestehen. Das zweite ILD 130 kann durch Rotationsbeschichtung, CVD, FCVD, PECVD, PVD oder eine andere Abscheidungstechnik abgeschieden werden.
  • Die 14A und 14B zeigen als ein Beispiel das Ausbilden von Öffnungen 132 durch das zweite ILD 130, das erste ILD 100 und die CESL 96 zu den epitaktischen Source/Drain-Bereichen 92, um zumindest Teile der epitaktischen Source/Drain-Bereiche 92 freizulegen. Das zweite ILD 130, das erste ILD 100 und die CESL 96 können mit den Öffnungen 132 beispielsweise unter Verwendung von Photolithographie und einem oder mehreren Ätzverfahren strukturiert werden.
  • Die 14A und 14B zeigen ferner das Ausbilden von Oberflächen-Dotierstoffbereichen 134 in jeweiligen oberen Abschnitten der epitaktischen Source/Drain-Bereiche 92. Die Oberflächen-Dotierstoffbereiche 134 weisen hohe Oberflächen-Dotierstoffkonzentrationen an jeweiligen oberen Flächen der epitaktischen Source/Drain-Bereiche 92 auf. Die Oberflächen-Dotierstoffbereiche 134 werden durch Implantieren von Dotierstoffen in die oberen Abschnitte der epitaktischen Source/Drain-Bereiche 92 unter Verwendung von Plasmadotierung (PLAD) ausgebildet, wie oben in Bezug auf die Oberflächen-Dotierstoffbereiche 104 in den 10A-B beschrieben ist. Nach dem Plasmadotieren wird ein Tempern durchgeführt, um die Dotierstoffe in den Oberflächen-Dotierstoffbereichen 134 zu aktivieren, wie ebenfalls oben in Bezug auf die 10A-B beschrieben ist. Optional kann eine Amorphisierungsimplantation durchgeführt werden. In einigen Beispielen umfasst die Amorphisierungsimplantation das Implantieren einer Verunreinigungsspezies in die epitaktischen Source/Drain-Bereiche 92, um zumindest die oberen Abschnitte der Oberflächen-Dotierstoffbereiche 134 der epitaktischen Source/Drain-Bereiche 92 amorph zu machen. Der Kürze halber wird die Beschreibung der Plasmadotierung, der resultierenden Oberflächen-Dotierstoffbereiche 134, des Temperns und der Amorphisierungsimplantation hier nicht wiederholt.
  • Die 15A und 15B zeigen das Ausbilden von leitfähigen Elementen in den Öffnungen 132 zu den epitaktischen Source/Drain-Bereichen 92. Jedes leitfähige Element umfasst, wie gezeigt, beispielsweise eine Haftschicht 140, eine Sperrschicht 142 auf der Haftschicht 140 und ein leitfähiges Material 146 auf der Sperrschicht 142. In einigen Beispielen kann jedes leitfähige Element ferner einen Silizidbereich 144 auf dem jeweiligen Oberflächen-Dotierungsbereich 134 des epitaktischen Source/Drain-Bereichs 92 umfassen, wie gezeigt.
  • Die Haftschicht 140 kann konform in den Öffnungen 132 (z. B. auf freiliegenden Oberflächen der epitaktischen Source/Drain-Bereiche 92) und über dem zweiten ILD 130 abgeschieden werden. Die Sperrschicht 142 kann konform auf der Haftschicht 140 abgeschieden werden, wie beispielsweise in den Öffnungen 132 und über dem zweiten ILD 130. Die Silizidbereiche 144 können auf den Oberflächen-Dotierstoffbereichen 134 der epitaktischen Source/Drain-Bereiche 92 ausgebildet werden, indem obere Abschnitte der Oberflächen-Dotierstoffbereiche 134 der epitaktischen Source/Drain-Bereiche 92 (die amorph gemacht sein können, wie oben mit Bezug auf die 14A-B beschrieben wurde) mit der Haftschicht 140 und möglicherweise der Sperrschicht 142 reagieren. Das leitfähige Material 146 kann auf der Sperrschicht 142 abgeschieden werden und die Öffnungen 132 füllen. Nachdem das leitfähige Material 146 abgeschieden ist, können überschüssiges leitfähiges Material 146, Material der Sperrschicht 142 und der Haftschicht 140 unter Verwendung eines Planarisierungsverfahrens, wie zum Beispiel CMP, entfernt werden. Das Planarisierungsverfahren kann überschüssiges leitfähiges Material 146, Material der Sperrschicht 142 und der Haftschicht 140 von oberhalb einer oberen Fläche des zweiten ILD 130 entfernen. Daher können obere Flächen der leitfähigen Elemente und das zweite ILD 130 koplanar sein. Die leitfähigen Elemente können Kontakte, Stecker usw. sein oder als solche bezeichnet werden. Die leitfähigen Elemente können unter Verwendung von Verfahren und Materialien ausgebildet werden, wie sie oben in Bezug auf die 11A-B beschrieben wurden, und daher wird eine solche Beschreibung hier der Kürze halber weggelassen.
  • 16 zeigt einen Teil der Querschnittsansicht von 14A, um weiter zusätzliche Details gemäß einigen Ausführungsformen zu zeigen. Die zusätzlichen Details gelten in einigen Beispielen gleichermaßen für die Querschnittsansicht von 10A und ihre entsprechenden Elemente. Die Öffnung 132 durch das zweite ILD 130, das erste ILD 100 und die CESL 96 zu dem epitaktischen Source/Drain-Bereich 92 hat eine erste Abmessung D1 in einer Ebene der oberen Fläche des zweiten ILD 130 und in einer Richtung, die sich senkrecht von einer Ersatz-Gatestruktur zu einer benachbarten Ersatz-Gatestruktur erstreckt. Die Öffnung 132 hat auch eine zweite Abmessung D2 von der Ebene der oberen Fläche des zweiten ILD 130 zu einer oberen Fläche des epitaktischen Source/Drain-Bereichs 92. Die Öffnung 132 hat ferner eine dritte Abmessung D3 entlang der oberen Fläche des epitaktischen Source/Drain-Bereichs 92 und in einer Richtung, die sich senkrecht von einer Ersatz-Gatestruktur zu einer benachbarten Ersatz-Gatestruktur erstreckt. Die erste Abmessung D1 kann in einem Bereich von etwa 10 nm bis etwa 30 nm liegen; die zweite Abmessung D2 kann in einem Bereich von etwa 50 nm bis etwa 100 nm liegen; und die dritte Abmessung D3 kann in einem Bereich von etwa 8 nm bis etwa 30 nm liegen. Ein Verhältnis der zweiten Abmessung D2 zu der ersten Abmessung D1 (z. B. ein Seitenverhältnis) kann größer als 2 sein, beispielsweise in einem Bereich von etwa 2 bis etwa 10. Ein Verhältnis der zweiten Abmessung D2 zu der dritten Abmessung D3 kann in einem Bereich von etwa 2 bis etwa 10 liegen.
  • Der Oberflächen-Dotierstoffbereich 134 erstreckt sich lateral um eine vierte Abmessung D4 entlang der oberen Fläche des epitaktischen Source/Drain-Bereichs 92 und in einer Richtung, die sich senkrecht von einer Ersatz-Gatestruktur zu einer benachbarten Ersatz-Gatestruktur erstreckt. Der Oberflächen-Dotierstoffbereich 134 erstreckt sich um eine fünfte Abmessung D5 von einer oberen Fläche des epitaktischen Source/Drain-Bereichs 92 in den epitaktischen Source/Drain-Bereich 92. Der epitaktischen Source/Drain-Bereich 92 erstreckt sich um eine sechste Abmessung D6 von der oberen Fläche des epitaktischen Source/Drain-Bereichs 92 zu einem Boden des epitaktischen Source/Drain-Bereichs 92. Die vierte Abmessung D4 kann in einem Bereich von etwa 10 nm bis etwa 40 nm liegen; die fünfte Abmessung D5 kann in einem Bereich von etwa 2 nm bis etwa 20 nm liegen; und die sechste Abmessung D6 kann in einem Bereich von etwa 20 nm bis etwa 70 nm liegen. Ein Verhältnis der vierten Abmessung D4 zu der dritten Abmessung D3 kann größer als 1 sein, beispielsweise in einem Bereich von etwa 1 bis etwa 1,3. Ein Verhältnis der vierten Abmessung D4 zu der fünften Abmessung D5 kann größer als 2 sein, beispielsweise in einem Bereich von etwa 2 bis etwa 5. Ein Verhältnis der fünften Abmessung D5 zu der sechsten Abmessung D6 kann kleiner als 0,3 sein, beispielsweise in einem Bereich von etwa 0,1 bis etwa 0,3. In dem gezeigten Beispiel ist die fünfte Abmessung D5 kleiner als die sechste Abmessung D6, aber, wie nachfolgend beschrieben, kann die fünfte Abmessung D5 größer oder gleich der sechsten Abmessung D6 sein.
  • 17 zeigt einen Teil der Querschnittsansicht von 15A, um weiter zusätzliche Details gemäß einigen Ausführungsformen zu zeigen. Die zusätzlichen Details gelten in einigen Beispielen gleichermaßen für die Querschnittsansicht von 11A und ihre entsprechenden Elemente. Die Abmessungen D1 bis D6 in 16 gelten allgemein für die Elemente von 17. In einigen Fällen kann die zweite Abmessung D2 während der Verarbeitung der 16 bis 17 verkleinert werden, etwa aufgrund eines gewissen Verlustes durch ein CMP bei der Ausbildung des leitfähigen Elements, das das leitfähige Material 146 usw. umfasst. Ferner können Dotierstoffe des Oberflächen-Dotierstoffbereichs 134 von dem Oberflächen-Dotierstoffbereich 134 während eines oder mehrerer Temperverfahren wegdiffundieren, aber in einigen Beispielen führen niedrige Wärmebudgets während dieser Temperverfahren nicht zu einer signifikanten Diffusion von Dotierstoffen aus dem Oberflächen-Dotierstoffbereich 134. Daher können in einigen Ausführungsformen Dotierstoffe in dem Oberflächen-Dotierstoffbereich 134 gut eingeschlossen sein.
  • Der Silizidbereich 144 erstreckt sich um eine siebte Abmessung D7 von einer oberen Fläche des epitaktischen Source/Drain-Bereichs 92 in den epitaktischen Source/Drain-Bereich 92. Die siebte Abmessung D7 kann in einem Bereich von etwa 2 nm bis etwa 10 nm liegen. Ein Verhältnis der fünften Abmessung D5 zu der siebten Abmessung D7 kann größer als 1 sein, beispielsweise in einem Bereich von etwa 1 bis etwa 5. Ein Verhältnis der sechsten Abmessung D6 zu der siebten Abmessung D7 kann kleiner als 30 sein, beispielsweise in einem Bereich von etwa 5 bis etwa 30. In dem gezeigten Beispiel ist die siebte Abmessung D7 kleiner als die fünfte Abmessung D5 und die sechste Abmessung D6, aber in anderen Beispielen kann die siebte Abmessung D7 größer oder gleich der fünften Abmessung D5 und/oder der sechsten Abmessung D6 sein.
  • 18 ist ein Diagramm, das verschiedene Dotierstoffprofile gemäß einigen Ausführungsformen zeigt. Das Diagramm zeigt die Dotierstoffkonzentration in Abhängigkeit von der Tiefe (beispielsweise der vertikalen Tiefe) von einer oberen Fläche von beispielsweise dem epitaktischen Source/Drain-Bereich 92 in den epitaktischen Source/Drain-Bereich 92, die beispielsweise in der Richtung der fünften Abmessung D5 und der sechsten Abmessung D6 der 16 gezeigt ist. Zum Zwecke der Veranschaulichung sind der Dotierstoff und das intrinsische Material des epitaktischen Source/Drain-Bereichs 92 in diesen Beispielen Bor bzw. SiGe. Andere Materialien und Dotierstoff können verwendet werden und entsprechende Elemente aufweisen.
  • Ein erstes Profil 200 zeigt eine Dotierstoffkonzentration des epitaktischen Source/Drain-Bereichs 92, wobei der epitaktische Source/Drain-Bereich 92 gemäß den oben beschriebenen Verfahren ausgebildet ist, mit Ausnahme der Plasmadotierung der 10A-B und 14A-B. Der epitaktischen Source/Drain-Bereich 92 wird durch epitaktisches Züchten von SiGe und In-Situ-Dotieren von Bor während des epitaktischen Wachstums ausgebildet. Die Dotierstoffkonzentration von Bor in dem ersten Profil 200 beträgt etwa 1 × 1020 cm-3 in dem epitaktischen Source/Drain-Bereich 92.
  • Ein zweites Profil 202 zeigt eine Dotierstoffkonzentration, die von einem ersten Plasmadotierungsverfahren ausgebildet wird, das beispielsweise die Oberflächen-Dotierstoffbereiche 104 und 134 ausbildet. Das erste Plasmadotierungsverfahren verwendet ein Gasgemisch, wobei 3% der Gesamtströmungsrate des Gasgemischs das Dotierstoffquellengas (in diesem Beispiel Diboran (B2H6)) ist. Das Substrat wird während dieses ersten Plasmadotierungsverfahrens bei einer Gleichstromvorspannung von 0,3 kV vorgespannt. Die Implantationsdosis beträgt ca. 5 × 1016 cm-2, wie von einem Faraday-Becher in der Plasmadotierkammer gezählt. Wie aus dem zweiten Profil 202 ersichtlich ist, beträgt eine Spitzen-Dotierstoffkonzentration des zweiten Profils 202 etwa 5 × 1022 cm-3 und der Konzentrationsgradient des zweiten Profils 202 nimmt mit einer Rate von 1 Dekade je etwa 2,5 nm ab.
  • Ein drittes Profil 204 zeigt eine Dotierstoffkonzentration, die von einem zweiten Plasmadotierungsverfahren ausgebildet wird, das die Oberflächen-Dotierstoffbereiche 104 und 134 ausbildet. Das zweite Plasmadotierungsverfahren verwendet ein Gasgemisch, wobei 1 Prozent der Gesamtströmungsrate des Gasgemischs das Dotierstoffquellengas (Diboran (B2H6) in diesem Beispiel) ist. Das Substrat wird während dieses zweiten Plasmadotierungsverfahrens bei einer Gleichstromvorspannung von 0,3 kV vorgespannt. Die Implantationsdosis beträgt etwa 1 × 1017 cm-2, wie von einem Faraday-Becher in der Plasmadotierkammer gezählt. Wie aus dem dritten Profil 204 ersichtlich ist, beträgt eine Spitzen-Dotierstoffkonzentration des dritten Profils 204 etwa 1,5 × 1022 cm-2 und der Konzentrationsgradient des dritten Profils 204 nimmt mit einer Rate von 1 Dekade je etwa 4 nm ab.
  • Ein viertes Profil 206 zeigt eine Dotierstoffkonzentration, die von einem dritten Plasmadotierungsverfahren ausgebildet wird, das die Oberflächen-Dotierstoffbereiche 104 und 134 ausbildet. Das dritte Plasmadotierverfahren verwendet ein Gasgemisch, wobei 0,5 Prozent der Gesamtströmungsrate des Gasgemisches das Dotierstoffquellengas (Diboran (B2H6) in diesem Beispiel) ist. Das Substrat wird während dieses dritten Plasmadotierungsverfahrens bei einer Gleichstromvorspannung von 0,3 kV vorgespannt. Die Implantationsdosis beträgt etwa 1 × 1017 cm-2, wie von einem Faraday-Becher in der Plasmadotierkammer gezählt. Wie aus dem vierten Profil 206 ersichtlich ist, beträgt eine Spitzen-Dotierstoffkonzentration des vierten Profils 206 etwa 6 × 1022 cm-3 und der Konzentrationsgradient des vierten Profils 206 nimmt mit einer Rate von 1 Dekade je weniger als 5 nm ab.
  • Das Kombinieren des in situ dotierten Dotierstoffs während des epitaktischen Wachstums des epitaktischen Source/Drain-Bereichs 92 und des durch eines der Verfahren der Profile 202, 204 und 206 dotierten Dotierstoffs führt im Allgemeinen zu einem Dotierstoffprofil, das (1) dem jeweiligen Profil 202, 204 und 206 zwischen der oberen Fläche des epitaktischen Source/Drain-Bereichs 92 (z. B. Tiefe 0) und einer Tiefe entspricht, bei der das jeweilige Profil 202, 204 und 206 das erste Profil 200 schneidet, und (2) dem ersten Profil 200 von der Tiefe des Schnittpunkts an und darüber hinaus entspricht. Im Allgemeinen entspricht der Abschnitt des jeweiligen Profils 202, 204 und 206 von der oberen Fläche des epitaktischen Source/Drain-Bereichs 92 (z. B. Tiefe 0) zu der Tiefe, bei der das jeweilige Profil 202, 204 und 206 das erste Profil 200 schneidet, den Oberflächen-Dotierstoffbereichen 104 und 134, und der Abschnitt des ersten Profils 200 von der Tiefe des Schnittpunkts an und darüber hinaus entspricht einem Restabschnitt des epitaktischen Source/Drain-Bereichs 92. Zum Beispiel zeigt das Diagramm von 18 eine Abmessungsdifferenz ΔD, die zumindest einen Restabschnitt des epitaktischen Source/Drain-Bereichs 92 unter dem Oberflächen-Dotierstoffbereich 104 oder 134 anzeigt, unter der Annahme, dass die jeweiligen Verfahren zum Ausbilden des ersten Profils 200 und des zweiten Profils 202 verwendet werden. Diese Abmessungsdifferenz ΔD kann dem Abschnitt des epitaktischen Source/Drain-Bereichs 92 unterhalb des Oberflächen-Dotierstoffbereichs 134 in den 16 und 17 in Richtung der fünften Abmessung D5 und sechsten Abmessung D6 entsprechen.
  • Wie aus diesen Profilen 202, 204 und 206 ersichtlich ist, kann eine Spitzen-Dotierstoffkonzentration der Oberflächen-Dotierstoffbereiche 104 und 134 höher als eine Dotierstoffkonzentration des Rests der epitaktischen Source/Drain-Bereiche 92 sein. Aus der Spitzen-Dotierstoffkonzentration nimmt die Dotierstoffkonzentration mit einer Rate von 1 Dekade je etwa 5 nm oder weniger ab.
  • 19 zeigt eine Modifikation der Querschnittsansicht von 16 gemäß einigen Ausführungsformen. Der Oberflächen-Dotierstoffbereich 134 erstreckt sich um eine achte Abmessung D8 von einer oberen Fläche des epitaktischen Source/Drain-Bereichs 92 in den epitaktischen Source/Drain-Bereich 92. Die achte Abmessung D8 ist größer als die sechste Abmessung D6. Die achte Abmessung D8 kann in einem Bereich von etwa 20 nm bis etwa 100 nm liegen. Ein Verhältnis der achten Abmessung D8 zu der sechsten Abmessung D6 kann größer als 1 sein, beispielsweise in einem Bereich von etwa 1 bis etwa 1,5.
  • In den verschiedenen gezeigten Beispielen kann die Tiefe des Oberflächen-Dotierstoffbereichs 104 oder 134 in Bezug auf den epitaktischen Source/Drain-Bereich 92 variieren. Zum Beispiel kann der epitaktische Source/Drain-Bereich 92 variierende sechste Abmessungen D6 aufweisen, abhängig von dem Vertiefen und/oder dem epitaktischen Wachstum, die oben in Bezug auf die 7A-B und 8A-B beschrieben wurden. Weiter kann eine Breite des epitaktischen Source/Drain-Bereichs 92 (z. B. in dem in 8B gezeigten Querschnitt BB) eine fünfte Abmessung D5 und/oder eine achte Abmessung D8 des Oberflächen-Dotierstoffbereichs 104 oder 134 beeinflussen, da die Plasmadotierung konform ist. Noch weiter können die Prozessparameter der Plasmadotierung das Dotierstoffprofil und somit den Oberflächen-Dotierstoffbereich 104 oder 134 beeinflussen, wie es durch das Diagramm von 18 gezeigt ist.
  • Ferner kann eine Dotierstoffkonzentration des Oberflächen-Dotierstoffbereichs 104 und 134 lateral abnehmen, ähnlich zu dem, was oben beispielsweise in 18 beschrieben ist Dies kann dazu führen, dass ein Restabschnitt des epitaktischen Source/Drain-Bereichs 92 lateral von dem Oberflächen-Dotierstoffbereich 104 und 134 angeordnet ist, wie dies durch eine neunte Abmessung D9 in 19 gezeigt ist. Die neunte Abmessung D9 kann in einem Bereich von etwa 10 nm bis etwa 30 nm liegen.
  • In dem gezeigten Beispiel weist der epitaktische Source/Drain-Bereich 92 einen Abschnitt unter dem Gate-Abstandshalter 86 auf, der in dem Restabschnitt des epitaktischen Source/Drain-Bereichs 92 enthalten sein kann und der lateral von dem Oberflächen-Dotierstoffbereich 104 und 134 angeordnet ist. Dieser Abschnitt des epitaktischen Source/Drain-Bereichs 92 unter dem Gate-Abstandshalter 86 kann aus dem Vertiefungsverfahren zur Ausbildung der Vertiefung 90 in den 7A-B resultieren. In weiteren Beispielen wird ein anderes Vertiefungsprofil implementiert und kein Abschnitt des epitaktischen Source/Drain-Bereichs 92 muss unter dem Gate-Abstandshalter 86 liegen. In solchen Beispielen kann ein Restabschnitt des epitaktischen Source/Drain-Bereichs 92 immer noch lateral von dem Oberflächen-Dotierstoffbereich 104 und 134 angeordnet sein, wie durch eine zehnte Abmessung D10 in 19 gezeigt ist. Die zehnte Abmessung D10 kann in einem Bereich von etwa 1 nm bis etwa 5 nm liegen. Das laterale Anordnen eines Restabschnitts des epitaktischen Source/Drain-Bereichs 92 von dem Oberflächen-Dotierstoffbereich 104 und 134 kann auftreten, ungeachtet einer fünften Abmessung D5 oder achten Abmessung D8 des Oberflächen-Dotierstoffbereichs 104 und 134.
  • Einige Ausführungsformen können bestimmte Vorteile erzielen. Durch Verwenden einer Plasmadotierung zum Ausbilden von Oberflächen-Dotierstoffbereichen mit einer hohen Oberflächen-Dotierstoffkonzentration an jeweiligen oberen Flächen von Source/Drain-Bereichen können Widerstände von leitfähigen Strukturen (z. B. Kontakten), die auf den jeweiligen Source/Drain-Bereichen ausgebildet sind, verringert werden. Ferner kann die abrupte Abnahme von der hohen Oberflächen-Dotierstoffkonzentration die Ausdiffusion der Dotierstoffe in Bereiche wie etwa Kanalbereiche verringern, die nachteilige Auswirkungen auf Vorrichtungen haben könnte, wie z. B. Kurzkanaleffekte. So kann eine hohe Oberflächen-Dotierstoffkonzentration besser eingeschränkt werden. Ferner können einige Ausführungsformen bei kleinen Technologieknoten implementiert werden, wie z. B. 7 nm, 5 nm und darüber hinaus.
  • Eine Ausführungsform ist eine Struktur. Die Struktur umfasst einen aktiven Bereich auf einem Substrat, eine dielektrische Schicht über dem aktiven Bereich und ein leitfähiges Element durch die dielektrische Schicht zu dem aktiven Bereich. Der aktive Bereich umfasst einen Source/Drain-Bereich. Der Source/Drain-Bereich umfasst einen Oberflächen-Dotierstoffbereich an einer oberen Fläche des Source/Drain-Bereichs und umfasst einen Restabschnitt des Source/Drain-Bereichs mit einer Source/Drain-Dotierstoffkonzentration. Der Oberflächen-Dotierstoffbereich umfasst eine Spitzen-Dotierstoffkonzentration in der Nähe der oberen Fläche des Source/Drain-Bereichs. Die Spitzen-Dotierstoffkonzentration ist mindestens eine Größenordnung größer als die Source/Drain-Dotierstoffkonzentration. Das leitfähige Element berührt den Source/Drain-Bereich an der oberen Fläche des Source/Drain-Bereichs.
  • Eine weitere Ausführungsform ist eine Struktur. Die Struktur umfasst einen aktiven Bereich auf einem Substrat, eine Gatestruktur über dem aktiven Bereich, eine dielektrische Schicht über dem aktiven Bereich und der Gatestruktur und ein leitfähiges Element durch die dielektrische Schicht. Der aktive Bereich umfasst einen Source/Drain-Bereich. Der Source/Drain-Bereich umfasst einen Oberflächen-Dotierstoffbereich an einer oberen Fläche des Source/Drain-Bereichs. Der Oberflächen-Dotierstoffbereich weist eine erste Dotierstoffkonzentration auf. Der Source/Drain-Bereich umfasst ferner einen Restabschnitt des Source/Drain-Bereichs mit einer zweiten Dotierstoffkonzentration. Die erste Dotierstoffkonzentration nimmt in dem Oberflächen-Dotierstoffbereich auf die zweite Dotierstoffkonzentration des Restabschnitts des Source/Drain-Bereichs ab. Die Abnahme der ersten Dotierstoffkonzentration in dem Oberflächen-Dotierstoffbereich umfasst eine Abnahme bei einer Rate von 1 Dekade der Konzentration je 5 nm oder weniger. Die Gatestruktur befindet sich in der Nähe des Source/Drain-Bereichs. Das leitfähige Element geht durch die dielektrische Schicht zu der oberen Fläche des Source/Drain-Bereichs.
  • Eine weitere Ausführungsform ist ein Verfahren. Ein Source/Drain-Bereich wird in einem aktiven Bereich auf einem Substrat ausgebildet. Der Source/Drain-Bereich weist eine erste Dotierstoffkonzentration auf. Eine dielektrische Schicht wird über dem aktiven Bereich und dem Source/Drain-Bereich ausgebildet. Eine Öffnung wird durch die dielektrische Schicht ausgebildet. Die Öffnung legt mindestens einen Teil einer oberen Fläche des Source/Drain-Bereichs frei. Ein Oberflächen-Dotierstoffbereich wird in dem Source/Drain-Bereich an der oberen Fläche des Source/Drain-Bereichs ausgebildet. Das Ausbilden des Oberflächen-Dotierstoffbereichs umfasst das Plasmadotieren des Source/Drain-Bereichs durch die Öffnung. Der Oberflächen-Dotierstoffbereich umfasst eine zweite Dotierstoffkonzentration in der Nähe der oberen Fläche des Source/Drain-Bereichs. Ein leitfähiges Element wird in der Öffnung zu dem Oberflächen-Dotierstoffbereich in dem Source/Drain-Bereich ausgebildet.

Claims (20)

  1. Struktur, umfassend: einen aktiven Bereich auf einem Substrat (70), wobei der aktive Bereich einen Source/Drain-Bereich (92) umfasst, wobei der Source/Drain-Bereich (92) umfasst: einen Oberflächen-Dotierstoffbereich (104) an einer oberen Fläche des Source/Drain-Bereichs (92), wobei der Oberflächen-Dotierstoffbereich (104) eine Spitzen-Dotierstoffkonzentration in der Nähe der oberen Fläche des Source/Drain-Bereichs (92) aufweist; und einen Restabschnitt des Source/Drain-Bereichs (92) mit einer Source/Drain-Dotierstoffkonzentration, wobei die Spitzen-Dotierstoffkonzentration mindestens eine Dekade größer als die Source/Drain-Dotierstoffkonzentration ist; eine dielektrische Schicht (80) über dem aktiven Bereich; und ein leitfähiges Element durch die dielektrische Schicht (80) zu dem aktiven Bereich und den Source/Drain-Bereich (92) an der oberen Fläche des Source/Drain-Bereichs (92) berührend.
  2. Struktur nach Anspruch 1, wobei der Oberflächen-Dotierstoffbereich (104) einen Dotierstoffkonzentrationsgradienten aufweist, der von der Spitzen-Dotierstoffkonzentration mit einer Rate von 1 Dekade der Konzentration je 5 nm oder weniger abnimmt.
  3. Struktur nach Anspruch 2, wobei der Dotierstoffkonzentrationsgradient von der Spitzen-Dotierstoffkonzentration mit einer Rate von 1 Dekade der Konzentration je 1 nm bis 4 nm abnimmt.
  4. Struktur nach Anspruch 2, wobei der Dotierstoffkonzentrationsgradient von der Spitzen-Dotierstoffkonzentration mit einer Rate von 1 Dekade der Konzentration je 2,5 nm abnimmt.
  5. Struktur nach einem der vorhergehenden Ansprüche, wobei die Spitzen-Dotierstoffkonzentration mindestens zwei Dekaden größer als die Source/Drain-Dotierstoffkonzentration ist.
  6. Struktur nach einem der vorhergehenden Ansprüche, wobei die Source/Drain-Dotierstoffkonzentration in einem Bereich von 1019 cm-3 bis 1021 cm-3 liegt und wobei die Spitzen-Dotierstoffkonzentration in einem Bereich von 5 × 1021 cm-3 bis 1023 cm-3 liegt.
  7. Struktur nach einem der vorhergehenden Ansprüche, wobei das leitfähige Element einen Silizidbereich (114) an der oberen Fläche des Source/Drain-Bereichs (92) umfasst.
  8. Struktur nach Anspruch 2, ferner umfassend: eine Gatestruktur über dem aktiven Bereich und in der Nähe des Source/Drain-Bereichs (92).
  9. Struktur nach Anspruch 8, wobei die Abnahme der ersten Dotierstoffkonzentration in dem Oberflächen-Dotierstoffbereich (104) eine Abnahme bei einer Rate von 1 Dekade der Konzentration je 1 nm bis 4 nm umfasst.
  10. Struktur nach Anspruch 8, wobei die Abnahme der ersten Dotierstoffkonzentration in dem Oberflächen-Dotierstoffbereich (104) eine Abnahme bei einer Rate von 1 Dekade der Konzentration je 2,5 nm umfasst.
  11. Struktur nach einem der vorhergehenden Ansprüche 8 bis 10, wobei eine Spitzen-Dotierstoffkonzentration der ersten Dotierstoffkonzentration eine Dekade größer als die zweite Dotierstoffkonzentration ist.
  12. Struktur nach einem der vorhergehenden Ansprüche 8 bis 11, wobei der Source/Drain-Bereich (92) ein epitaktischer Source/Drain-Bereich ist und die zweite Dotierstoffkonzentration eine in situ epitaktisch dotierte Dotierstoffkonzentration ist.
  13. Verfahren, umfassend: Ausbilden eines Source/Drain-Bereichs (92) in einem aktiven Bereich auf einem Substrat (70), wobei der Source/Drain-Bereich (92) eine erste Dotierstoffkonzentration aufweist; Ausbilden einer dielektrischen Schicht (80) über dem aktiven Bereich und dem Source/Drain-Bereich (92); Ausbilden einer Öffnung durch die dielektrische Schicht (80), wobei die Öffnung mindestens einen Teil einer oberen Fläche des Source/Drain-Bereichs (92) freilegt; Ausbilden eines Oberflächen-Dotierstoffbereichs (104) in dem Source/Drain-Bereich (92) an der oberen Fläche des Source/Drain-Bereichs (92), wobei das Ausbilden des Oberflächen-Dotierstoffbereichs (104) ein Plasmadotieren des Source/Drain-Bereichs (92) durch die Öffnung umfasst, wobei der Oberflächen-Dotierstoffbereich (104) eine zweite Dotierstoffkonzentration in der Nähe der oberen Fläche des Source/Drain-Bereichs (92) aufweist; und Ausbilden eines leitfähigen Elements in der Öffnung zu dem Oberflächen-Dotierstoffbereich (104) in dem Source/Drain-Bereich (92).
  14. Verfahren nach Anspruch 13, wobei das Ausbilden des Source/Drain-Bereichs (92) ein epitaktisches Auswachsen des Source/Drain-Bereichs (92) umfasst, wobei der Source/Drain-Bereich (92) während des epitaktischen Auswachsens des Source/Drain-Bereichs (92) in situ mit der ersten Dotierstoffkonzentration dotiert wird.
  15. Verfahren nach Anspruch 13 oder 14, wobei das Ausbilden des Oberflächen-Dotierstoffbereichs (104) das Aktivieren von Dotierstoffen umfasst, die durch das Plasmadotieren implantiert wurden, wobei das Aktivieren der Dotierstoffe das Durchführen eines Temperverfahrens umfasst, wobei das Temperverfahren ein Millisekunden-Tempern oder ein Laser-Tempern ist.
  16. Verfahren nach einem der vorhergehenden Ansprüche 13 bis 15, wobei das Ausbilden des leitfähigen Elements das Ausbilden eines Silizids an der oberen Fläche des Source/Drain-Bereichs (92) umfasst.
  17. Verfahren nach einem der vorhergehenden Ansprüche 13 bis 16, wobei das Plasmadotieren das Verwenden eines Gasgemisches umfasst, wobei das Gasgemisch ein Dotierstoffquellengas und ein Trägergas umfasst, wobei das Dotierstoffquellengas in einem Bereich von 0,3 Prozent bis 10 Prozent einer Gesamtströmungsrate des Gasgemisches liegt, wenn das Gasgemisch während der Plasmadotierung verwendet wird.
  18. Verfahren nach Anspruch 17, wobei das Dotierstoffquellengas Diboran (B2H6), Arsin (AsH3), Phosphin (PH3) oder eine Kombination davon umfasst.
  19. Verfahren nach einem der vorhergehenden Ansprüche 13 bis 18, wobei das Plasmadotieren das Anlegen einer Gleichstromvorspannung an ein Trägersubstrat umfasst, auf dem das Substrat während der Plasmadotierung angeordnet ist, wobei die Gleichstromvorspannung weniger als 1 kV beträgt.
  20. Verfahren nach einem der vorhergehenden Ansprüche 13 bis 19, wobei der Oberflächen-Dotierstoffbereich (104) einen Dotierstoffkonzentrationsgradienten aufweist, der von der zweiten Dotierstoffkonzentration zu der ersten Dotierstoffkonzentration eines Restabschnitts des Source/Drain-Bereichs (92) abnimmt.
DE102018100061.8A 2017-11-29 2018-01-03 Ausbildungsverfahren mit hoher Oberflächen-Dotierstoffkonzentration und deren Strukturen Active DE102018100061B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/825,533 2017-11-29
US15/825,533 US10510838B2 (en) 2017-11-29 2017-11-29 High surface dopant concentration formation processes and structures formed thereby

Publications (1)

Publication Number Publication Date
DE102018100061B3 true DE102018100061B3 (de) 2019-01-10

Family

ID=64666503

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102018008634.9A Active DE102018008634B4 (de) 2017-11-29 2018-01-03 Ausbildungsverfahren mit hoher Oberflächen-Dotierstoffkonzentration und deren Strukturen
DE102018100061.8A Active DE102018100061B3 (de) 2017-11-29 2018-01-03 Ausbildungsverfahren mit hoher Oberflächen-Dotierstoffkonzentration und deren Strukturen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102018008634.9A Active DE102018008634B4 (de) 2017-11-29 2018-01-03 Ausbildungsverfahren mit hoher Oberflächen-Dotierstoffkonzentration und deren Strukturen

Country Status (5)

Country Link
US (3) US10510838B2 (de)
KR (2) KR20190063354A (de)
CN (2) CN115938947A (de)
DE (2) DE102018008634B4 (de)
TW (1) TWI696287B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110845A (ko) * 2018-03-21 2019-10-01 삼성전자주식회사 반도체 소자
US10818507B2 (en) * 2018-05-11 2020-10-27 Tokyo Electron Limited Method of etching silicon nitride layers for the manufacture of microelectronic workpieces
US10943983B2 (en) * 2018-10-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits having protruding interconnect conductors
TWI696270B (zh) * 2019-04-15 2020-06-11 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
US11502197B2 (en) 2019-10-18 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain epitaxial layers
US11508573B2 (en) * 2019-12-31 2022-11-22 Micron Technology, Inc. Plasma doping of gap fill materials
US11355587B2 (en) * 2020-08-06 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain EPI structure for device boost
US11876135B2 (en) * 2021-01-28 2024-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial source/drain structures for multigate devices and methods of fabricating thereof
US12004341B2 (en) 2022-08-12 2024-06-04 Micron Technology, Inc. Recessed channel fin integration

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565317B2 (ja) 1986-12-03 1996-12-18 富士通株式会社 半導体装置の製造方法
JP2933796B2 (ja) * 1992-04-03 1999-08-16 松下電器産業株式会社 半導体装置の製造方法
US6548842B1 (en) 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US7145191B1 (en) 2000-03-31 2006-12-05 National Semiconductor Corporation P-channel field-effect transistor with reduced junction capacitance
KR100475122B1 (ko) * 2002-12-20 2005-03-10 삼성전자주식회사 실리콘 접촉저항을 개선할 수 있는 반도체 소자 형성방법
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8835936B2 (en) 2012-11-15 2014-09-16 Globalfoundries Inc. Source and drain doping using doped raised source and drain regions
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9859429B2 (en) 2013-01-14 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of fabricating same
CN104241131B (zh) 2013-06-09 2017-08-25 中芯国际集成电路制造(上海)有限公司 金属栅极晶体管的形成方法
CN104425359B (zh) * 2013-09-04 2017-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9558946B2 (en) 2014-10-03 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
US9240454B1 (en) * 2014-10-22 2016-01-19 Stmicroelectronics, Inc. Integrated circuit including a liner silicide with low contact resistance
CN106328526A (zh) 2015-06-25 2017-01-11 联华电子股份有限公司 鳍状晶体管与鳍状晶体管的制作方法
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR102497125B1 (ko) 2015-12-22 2023-02-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme

Also Published As

Publication number Publication date
KR102319993B1 (ko) 2021-11-03
US10510838B2 (en) 2019-12-17
US20190165099A1 (en) 2019-05-30
TWI696287B (zh) 2020-06-11
US11257906B2 (en) 2022-02-22
CN115938947A (zh) 2023-04-07
US20200295135A1 (en) 2020-09-17
CN109841683A (zh) 2019-06-04
US10672871B2 (en) 2020-06-02
DE102018008634B4 (de) 2023-10-05
TW201926695A (zh) 2019-07-01
KR20200118389A (ko) 2020-10-15
DE102018008634A1 (de) 2019-05-29
US20200006486A1 (en) 2020-01-02
KR20190063354A (ko) 2019-06-07

Similar Documents

Publication Publication Date Title
DE102018100061B3 (de) Ausbildungsverfahren mit hoher Oberflächen-Dotierstoffkonzentration und deren Strukturen
DE102018100062B4 (de) Drive-In-Verfahren für Gatestruktur-Passivierungsspezies und eine dadurch ausgebildete Struktur
DE102019117191B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018100286B4 (de) Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen
DE102017117795B4 (de) Fets und verfahren zu deren herstellung
DE102018107997B4 (de) Selektive abdeckprozesse und dadurch ausgebildete strukturen
DE102018124673B4 (de) Halbleiterstruktur-Schneideverfahren und damit hergestellte Strukturen
DE102017123950B4 (de) Finfet-bauelement und verfahren zur herstellung desselben
DE102017128255B4 (de) Halbleitervorrichtung und Verfahren
DE102017117793B4 (de) Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen
DE102017127554B3 (de) Halbleiterfabrikationsverfahren mit Vermeidung von Gatehöhenverlust in Planarisierungsprozessen
DE102017128585A1 (de) Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen
DE102017126510A1 (de) Dotierung für Halbleitervorrichtung mit leitfähigem Merkmal
DE102018124741A1 (de) Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102018108176A1 (de) Asymmetrische Source- und Drain-Strukturen in Halbleitervorrichtungen
DE102019109857A1 (de) Halbleiter-bauelement und herstellungsverfahren
DE102019102135A1 (de) Fin-feldeffekttransistorvorrichtung und verfahren
DE102019118375A1 (de) FinFET-Vorrichtung und Verfahren zum Bilden derselbigen
DE102020108047B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102020114655B4 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopfen mit einspringendem profil und verfahren zu dessen herstellung
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102023101119A1 (de) Transistor-source/drain-bereiche und verfahren zu deren erzeugung
DE102016113819B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102018008634

Country of ref document: DE

R020 Patent grant now final