DE102011054886B4 - Halbleitervorrichtungen und Verfahren zum Steuern der Temperatur davon - Google Patents

Halbleitervorrichtungen und Verfahren zum Steuern der Temperatur davon Download PDF

Info

Publication number
DE102011054886B4
DE102011054886B4 DE102011054886.6A DE102011054886A DE102011054886B4 DE 102011054886 B4 DE102011054886 B4 DE 102011054886B4 DE 102011054886 A DE102011054886 A DE 102011054886A DE 102011054886 B4 DE102011054886 B4 DE 102011054886B4
Authority
DE
Germany
Prior art keywords
thermistor
temperature
semiconductor chip
semiconductor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011054886.6A
Other languages
English (en)
Other versions
DE102011054886A1 (de
Inventor
Jae Choon Kim
Eunseok Cho
Mi-Na Choi
Kyoungsei Choi
Heejung Hwang
Seran Bae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102011054886A1 publication Critical patent/DE102011054886A1/de
Application granted granted Critical
Publication of DE102011054886B4 publication Critical patent/DE102011054886B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/463—Sources providing an output which depends on temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, die Folgendes aufweist:ein Halbleiter-Package (10-21), aufweisend:einen Halbleiterchip (150), der an einem Package-Substrat (100) angebracht ist;eine Temperaturmessvorrichtung (110), welche konfiguriert ist, eine Temperatur des Halbleiter-Packages (10-21) zu messen; undeine Temperatursteuerschaltung (151), welche konfiguriert ist, um von der Temperaturmessvorrichtung (110) ein Signal zu empfangen, welches der Temperatur des Halbleiter-Packages (10-21) entspricht,wobei die Temperatursteuerschaltung (151) konfiguriert ist, um eine Arbeitsgeschwindigkeit des Halbleiterchips (150) auf der Basis des Signals zu ändern,wobei die Temperatursteuerschaltung (151) in dem Halbleiterchip (150) eingebaut ist,wobei das Package-Substrat (100) ein offenes Loch (104, 114) aufweist, undwobei die Temperaturmessvorrichtung (110) in dem offenen Loch (104, 114) des Package-Substrats (100) angeordnet ist,wobei die Temperaturmessvorrichtung (110) Folgendes aufweist:einen Thermistor (120, 120a), der einen Widerstand aufweist, welcher sich mit der Temperatur verändert und konfiguriert ist, um die Temperatur des Halbleiter-Packages (10-21) zu messen; undeinen Widerstand (130), welcher elektrisch in Serie mit dem Thermistor (120, 120a) verbunden ist,wobei die Temperatursteuerschaltung (151) in dem Halbleiterchip (150) eingebettet ist, undwobei die Temperatursteuerschaltung (151) Folgendes aufweist:eine Leistungseinheit (157), welche elektrisch mit dem Widerstand (130) und dem Thermistor (120, 120a) verbunden ist und konfiguriert ist, um eine Quellspannung (Vcc) an den Widerstand (130) und den Thermistor (120, 120a) anzulegen;eine Umwandlungseinheit (155), welche elektrisch mit dem Thermistor (120, 120a) verbunden ist; undeine Verarbeitungseinheit (153), welche elektrisch mit der Umwandlungseinheit (155) verbunden ist.

Description

  • HINTERGRUND
  • Einige beispielhafte Ausführungsformen beziehen sich auf eine Halbleitervorrichtung und ein Verfahren zum Steuern bzw. Regeln einer Temperatur davon.
  • Im Allgemeinen erzeugen Halbleitervorrichtungen mehr Wärme, wenn Halbleitervorrichtungen unter höheren Geschwindigkeiten arbeiten. Wenn die durch eine Halbleitervorrichtung erzeugte Wärmemenge über einen erwünschten (oder angemessenen) Bereich ansteigt, kann die Performance bzw. Leistungsfähigkeit der Halbleitervorrichtung beeinflusst werden. Die Leistungsfähigkeit von Halbleitervorrichtungen, welche in kleinen mobilen Produkten verwendet werden, kann beeinflusst werden, wenn die Wärme, die durch die Vorrichtungen erzeugt wird, über einen erwünschten (oder angemessenen) Bereich hinaus ansteigt.
  • Es kann auch schwierig sein, die Datenverarbeitungsgeschwindigkeiten auf zuverlässigen Niveaus aufrechtzuerhalten, wenn die Temperatur der Halbleitervorrichtung über einen erwünschten (oder angemessenen) Bereich hinaus ansteigt. Die Arbeitsgeschwindigkeit einer Halbleitervorrichtung kann verringert werden, um die durch die Halbleitervorrichtung erzeugte Wärmemenge zu verringern. Halbleitervorrichtungen, welche einen Wärmesensor aufweisen, sind beispielsweise aus der US 2007/0 296 071 A1 und der WO 2009/081 225 A1 bekannt.
  • KURZFASSUNG
  • Einige beispielhafte Ausführungsformen beziehen sich auf Halbleitervorrichtungen und/oder Verfahren zum Aufrechterhalten und/oder Steuern bzw. Regeln einer Temperatur von Halbleitervorrichtungen auf einem erwünschten (oder angemessenen) Niveau. Diese Ausführungsformen sind Gegenstand der unabhängigen Ansprüche, vorteilhafte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Figurenliste
  • Die vorangehenden und andere Merkmale und Vorteile von beispielhaften Ausführungsformen des erfinderischen Konzepts werden aus der genaueren Beschreibung von nichtbeschränkenden Ausführungsformen des erfinderischen Konzepts offensichtlich werden, wie sie in den beigefügten Zeichnungen veranschaulicht sind, in welchen gleiche Referenzzeichen sich auf die gleichen Teile über die verschiedenen Ansichten hinweg beziehen. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, an Stelle dessen ist eine Betonung auf einer Veranschaulichung der Prinzipien des erfinderischen Konzepts platziert. In den Zeichnungen sind:
    • 1A eine Schnittansicht, welche ein Halbleiter-Package gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 1B ein schematisches Diagramm, welches einen Abschnitt der 1A zeigt;
    • 1C ein äquivalentes Schaltungsdiagramm, welches einen anderen Abschnitt von 1A zeigt;
    • 2A ein Graph bzw. eine Darstellung, welche eine Ausgangsspannung über der Temperatur von Halbleiter-Packages gemäß einigen beispielhaften Ausführungsformen des erfinderischen Konzepts zeigt;
    • 2B ein Flussdiagramm, welches ein Temperatursteuer- bzw. Regelverfahren in Halbleiter-Packages gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 2C eine Darstellung bzw. ein Graph, welcher eine Temperatur eines Halbleiter-Packages zeigt, welche durch ein Temperatursteuer- bzw. Regelverfahren gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts geregelt bzw. gesteuert wird;
    • 2D eine Darstellung, welche einen Abschnitt von 2C zeigt;
    • 3A bis 3F Schnittansichten, welche ein Herstellungsverfahren eines Halbleiter-Packages gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 4A und 4K Schnittansichten, welche Halbleiter-Packages gemäß einigen beispielhaften Ausführungsformen des erfinderischen Konzepts veranschaulichen;
    • 4L ein äquivalentes Schaltungsdiagramm, welches einen Abschnitt von 4K veranschaulicht;
    • 5A ein Blockdiagramm, welches ein Mobiltelefon einschließlich eines Halbleiter-Packages gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 5B ein Blockdiagramm, welches ein abgewandeltes Beispiel der 5A veranschaulicht;
    • 6A ein Blockdiagramm, welches ein Computer-Board einschließlich einiger Halbleiter-Packages gemäß einigen beispielhaften Ausführungsformen des erfinderischen Konzepts veranschaulicht; und
    • 6B ein Blockdiagramm, welches einen Abschnitt der 6A veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Beispielhafte Ausführungsformen werden nun vollständig unter Bezugnahme auf die beigefügten Zeichnungen, in welchen einige beispielhafte Ausführungsformen gezeigt sind, beschrieben werden. Beispielhafte Ausführungen können jedoch in vielen verschiedenen Arten ausgeführt sein und sollten nicht als auf die hierin erläuterten Ausführungsformen beschränkt ausgelegt werden. Eher sind diese beispielhaften Ausführungsformen vorgesehen, so dass die Offenbarung gründlich und vollständig sein wird, und Konzepte von beispielhaften Ausführungsformen vollständig an Fachleute übermittelt werden. In den Zeichnungen sind die Dicken von Schichten und Bereichen zur Klarheit überhöht. Gleiche Bezugszeichen in den Zeichnungen bezeichnen gleiche Elemente und demnach wird deren Beschreibung ausgelassen werden.
  • Es wird verstanden werden, dass wenn auf ein Element Bezug genommen wird als „verbunden“ oder „gekoppelt“ mit einem anderen Element, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder dass dazwischenliegende Elemente gegenwärtig sein können. Im Gegensatz dazu sind, wenn auf ein Element Bezug genommen wird als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element, keine dazwischenliegenden Elemente vorhanden. Wie hierin verwendet, umfasst der Ausdruck „und/oder“ irgendeine und jede Kombination von einem oder mehreren der zugehörigen aufgelisteten Gegenstände. Andere Worte, welche verwendet werden, um die Beziehung zwischen Elementen oder Schichten zu beschreiben, sollten in einer ähnlichen Art und Weise interpretiert werden (beispielsweise „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“, „an/auf“ gegenüber „direkt an/auf“).
  • Es wird verstanden werden, dass obwohl die Begriffe „erster, erste, erstes“, „zweiter, zweite, zweites“, etc. hierin verwendet werden können, um verschiedene Elemente, Komponenten, Bereiche, Schichten und/oder Sektionen bzw. Abschnitte zu beschreiben, diese Elemente, Komponenten, Bereiche, Schichten und/oder Sektionen nicht durch diese Ausdrücke bzw. Begriffe beschränkt sein sollten. Diese Begriffe werden nur dazu verwendet, um ein Element, eine Komponente, einen Bereich, eine Schicht oder eine Sektion von einem anderen Element, einer anderen Komponente, einem anderen Bereich, einer anderen Schicht oder Sektion zu unterscheiden. Demnach könnte ein erstes Element, eine erste Komponente, ein erster Bereich, eine erste Schicht oder Sektion, welche/welcher/welches untenstehend diskutiert ist, als ein zweites Element, eine zweite Komponente, ein zweiter Bereich, eine zweite Schicht oder Sektion bezeichnet werden, ohne von der Lehre der beispielhaften Ausführungsformen abzuweichen.
  • Räumlich relative Begriffe wie beispielsweise „unterhalb“, „unter“, „niedriger“, „über“, „oberer“ und dergleichen können hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder eines Merkmals zu einem anderen Element (anderen Elementen) oder Merkmal (Merkmalen) zu beschreiben, wie in den Figuren illustriert ist. Es wird verstanden werden, dass die räumlich relativen Begriffe vorgesehen sind, um verschiedene Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der Orientierung, welche in den Figuren dargestellt ist, zu umfassen. Wenn beispielsweise die Vorrichtung in den Figuren umgedreht wird, wären Elemente, welche als „unter“ oder „unterhalb“ anderen Elementen oder Merkmalen beschrieben sind dann „über“ den anderen Elementen oder Merkmalen orientiert. Demnach kann der beispielhafte Begriff „unter“ sowohl eine Orientierung darüber als auch darunter umfassen. Die Vorrichtung kann anderweitig orientiert sein (um 90 Grad gedreht oder zu anderen Orientierungen) und die räumlich relativen Beschreibungswortlaute, welche hierin verwendet werden, können entsprechend interpretiert werden.
  • Die Terminologie, welche hierin verwendet wird, ist nur zum Zwecke der Beschreibung bestimmter Ausführungsformen und ist nicht vorgesehen, um für beispielhafte Ausführungsformen beschränkend zu sein. Wie hierin verwendet, sind die Singularformen „einer/eine/eines“ und „der/die/das“ vorgesehen, um auch die Pluralformen einzuschließen, soweit es nicht der Zusammenhang anderweitig klar anzeigt. Es wird weiter verstanden werden, dass die Wortlaute „weist auf“, „aufweisend“, „schließt ein“ und/oder „einschließend bzw. einschließlich“, wenn sie hierin verwendet werden, die Anwesenheit von benannten Merkmalen, Zahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, jedoch die Anwesenheit oder die Hinzufügung von einem oder mehreren Merkmalen, Zahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen davon nicht ausschließen.
  • Beispielhafte Ausführungsformen sind hierin unter Bezugnahme auf Querschnittsdarstellungen beschrieben, welche schematische Veranschaulichungen von idealisierten Ausführungsformen (und Zwischenstrukturen) von beispielhaften Ausführungsformen sind. Als solche sind Änderungen bzw. Variationen von den Formen der Veranschaulichungen als ein Ergebnis beispielsweise von Herstellungstechniken und/oder Toleranzen zu erwarten. Demnach sollten beispielhafte Ausführungsformen nicht als auf die bestimmten Formen bzw. jeweiligen Formen von Bereichen, welche hierin veranschaulicht sind, betrachtet werden, sondern sie sollten Abweichungen in Formen, welche beispielsweise aus der Herstellung resultieren, einschließen. Demnach sind die Bereiche, welche in den Figuren veranschaulicht sind, in der Natur schematisch und ihre Formen sind nicht vorgesehen, um die tatsächliche Form eines Bereiches einer Vorrichtung zu veranschaulichen und sind nicht dazu vorgesehen, den Umfang der beispielhaften Ausführungsformen zu beschränken.
  • Falls nicht anderweitig definiert, haben alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe), welche hierin verwendet werden, dieselbe Bedeutung wie sie allgemein durch einen Fachmann in dem Gebiet, zu welchem die beispielhaften Ausführungsformen gehören, verstanden wird. Es wird weiter verstanden werden, dass Begriffe wie diese, die in gemeinhin verwendeten Wörterbüchern definiert sind, interpretiert werden sollen als die Bedeutung habend, welche konsistent ist mit ihrer Bedeutung in dem Kontext des relevanten bzw. maßgeblichen Bereiches und sie werden nicht in einem idealisierten oder übermäßig formalen Sinne interpretiert werden, soweit nicht ausdrücklich hierin definiert.
  • Hierin werden nachstehend einige beispielhafte Ausführungsformen des erfinderischen Konzepts im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
  • (Eine Beispiels-Ausführungsform eines Halbleiter-Package)
  • 1A ist eine Schnittansicht, welche ein Halbleiter-Package gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. 1B ist ein schematisches Diagramm, welches einen Abschnitt von 1A zeigt. 1C ist ein äquivalentes Schaltungsdiagramm, welches einen anderen Abschnitt von 1A zeigt.
  • Bezug nehmend auf 1A kann ein Halbleiter-Package 10 ein Package-Substrat 100 und einen Halbleiterchip 150, welcher an dem Package-Substrat 100 angebracht ist, aufweisen. Das Halbleiter-Package 10 kann weiter eine Vergussschicht 180 auf dem Halbleiterchip 150 aufweisen. Das Halbleiter-Package 10 kann eine Vorrichtung 110 zum Messen einer Temperatur des Halbleiter-Package 10 und eine Temperatursteuer- bzw. Regelschaltung 151 zum Steuern bzw. Regeln der Temperatur des Halbleiter-Package 10 auf einem erwünschten (oder angemessenen) Niveau auf der Basis der Temperatur, welche in der Vorrichtung 110 gemessen wird, aufweisen. Die Temperatur des Halbleiter-Package 10 kann von der Wärme abhängen, welche vom Betreiben des Halbleiterchips 150 erzeugt wird.
  • In einem breiten Sinne kann sich die Temperatur des Halbleiter-Package 10 in dieser Beschreibung auf die Temperatur des Halbleiterchips 150, des Package-Substrats 100 und/oder der Vergussschicht 180, d.h. auf die Temperatur des Halbleiter-Package 10 selbst beziehen. In einem engeren Sinne kann sich die Temperatur des Halbleiter-Package 10 auf die Temperatur des Halbleiterchips 150 beziehen.
  • Die Temperaturmessvorrichtung 110 kann die Temperatur des Halbleiter-Package 10 messen und die Temperatursteuerschaltung 151 kann eine Arbeitsgeschwindigkeit des Halbleiterchips 150 steuern, wodurch die Temperatur des Halbleiterchips 150 auf einem erwünschten (oder angemessenen) Niveau erhalten (oder im Wesentlichen erhalten) wird. Durch ein Aufrechterhalten der Temperatur auf dem Halbleiterchip 150 auf einem erwünschten (oder angemessenen) Niveau kann das Halbleiter-Package 10 einschließlich der Temperaturmessvorrichtung 110 und der Temperatursteuerschaltung 150 die Zuverlässigkeit durch ein Verringern von Fehlfunktionen, ein Verringern von Betriebsunterbrechungen, ein Verringern eines Datenverlusts und ein Aufrechterhalten einer Datenverarbeitungsgeschwindigkeit auf einem erwünschten (und/oder angemessenen) Niveau verbessern. Hierin nachstehend wird die Struktur bzw. der Aufbau und die Temperatursteuerung des Halbleiter-Package 10 detaillierter beschrieben werden.
  • Das Package-Substrat 100 kann eine bedruckte Leiterplatte (PCB=Printed Circuit Board) sein, die einen doppelseitigen beschichteten Isolationskern 101, eine Mehrzahl von oberen Metallschichten 107a, welche an der oberen Oberfläche des Kerns 101 angeordnet sind, und eine Mehrzahl von unteren Metallschichten 107b, welche an der unteren Oberfläche des Kerns 101 angeordnet sind, aufweisen, beispielhafte Ausführungsformen sind jedoch nicht hierauf beschränkt. Wenigstens eine der oberen Metallschichten 107a kann elektrisch mit wenigstens einer der unteren Metallschichten 107b verbunden sein. Beispielsweise kann der Kern 101 eine Durchkontaktierung 111 aufweisen, welche elektrisch die obere Metallschicht 107a und die untere Metallschicht 107b verbindet. Eine Lotkugel 170 kann an die wenigstens eine obere und/oder untere Metallschicht 107b angehaftet sein. Die Lotkugel 170 kann als ein externer Anschluss fungieren. Die Lotkugel 170 kann das Halbleiter-Package elektrisch mit einer anderen elektrischen Vorrichtung beispielsweise einem Mainboard oder einem Modulboard verbinden. Das Package-Substrat 100 kann weiter ein Prepreg bzw. eine Harzmatte bzw. eine Prepreg-Gewebe 105 (oder alternativ einen Fotolack bzw. einen Abdecklack) aufweisen, welcher zwischen der Mehrzahl von unteren Metallschichten 107b an der unteren Oberfläche des Kerns 101 gemustert ist.
  • Wärme, welche in dem Halbleiterchip 150 erzeugt wird, kann durch die Vergussschicht 180 und/oder durch das Package-Substrat 100 abgeleitet bzw. verteilt werden. Um die Temperatur des Halbleiterchips 150 zu messen, kann die Temperaturmessvorrichtung 110 in dem Package-Substrat 100 eingebettet sein, beispielhafte Ausführungsformen sind jedoch nicht darauf beschränkt. Beispielsweise kann das Package-Substrat 100 wenigstens ein Durchgangsloch 104 aufweisen, welches durch ein Beseitigen eines Abschnitts des Kerns 101 gebildet ist, und die Temperaturmessvorrichtung 110 kann in das Durchgangsloch 104 eingeführt sein. Durch ein Einbetten der Temperaturmessvorrichtung 110 in das Package-Substrat 100 kann der Montagebereich bzw. Anbringbereich für das Package-Substrat 100 vergrößert bzw. erhöht werden und die Größe des Halbleiter-Package 10 kann verringert werden.
  • Die Temperaturmessvorrichtung 110 kann einen Thermistor 120 aufweisen, welcher konfiguriert ist, um Wärme, welche in dem Halbleiterchip 150 erzeugt wird, abzutasten. Beispielsweise kann der Thermistor 120 unter der Mitte des Halbleiterchips 150 angeordnet sein derart, dass die Temperatur, welche durch den Thermistor 120 abgetastet wird, die Temperatur des Halbleiter-Package 10 repräsentiert. Der Thermistor 120 weist einen Typ von Widerstand auf, welcher einen Widerstand hat, welcher sich mit der Temperatur ändert. Der Thermistor 120 kann aus einem Polymer, einer Keramik und/oder einem Übergangsmetalloxid gebildet sein, beispielhafte Ausführungsformen sind jedoch nicht hierauf beschränkt. In einigen beispielhaften Ausführungsformen ändert sich der Widerstand des Thermistors 120 linear (oder ungefähr linear) mit der Temperatur und die Beziehung zwischen dem Widerstand und der Temperatur kann ausgedrückt werden als Gleichung (1): Δ R = k Δ T
    Figure DE102011054886B4_0001
  • In der obigen Gleichung (1) ist ΔR eine Veränderung im Widerstand, k ist ein Temperaturkoeffizient erster Ordnung des Widerstands und ΔT ist eine Änderung in der Temperatur.
  • Der Thermistor 120 kann in zwei Typen gemäß dem Temperaturkoeffizienten des Widerstandes k klassifiziert werden. Beispielsweise kann der Thermistor 120 in einen Thermistor mit einem positiven Temperaturkoeffizienten (PTC=Positive Temperature Coefficient) klassifiziert werden, wenn k>0 ist, und einen Thermistor mit einem negativen Temperaturkoeffizienten (NTC=Negative Temperature Coefficient), wenn k<0 ist. In PTC-Thermistoren nimmt der Widerstand zu, wenn die Temperatur zunimmt. IN NTC-Thermistoren nimmt der Widerstand ab, wenn die Temperatur zunimmt. Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann der Thermistor einer eines Thermistors mit einem positiven Temperaturkoeffizienten (PTC) und eines Thermistor mit einem negativen Temperaturkoeffizienten (NTC) sein, beispielsweise ein Thermistor mit einem negativen Temperaturkoeffizienten (NTC).
  • Wenn ein Strom in den bzw. dem Thermistor 120 fließt, erzeugt der Thermistor 120 Wärme und demnach kann die Temperatur des Thermistors 120 höher werden als diejenige seiner Umgebung. Wenn eine Selbsterwärmung bzw. Selbstheizung des Thermistors 120 nicht korrigiert wird, kann ein Fehler auftreten, wenn der Thermistor 120 eine Temperatur misst, beispielsweise eine Temperatur des Halbleiter-Package 10. Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann die Temperaturmessvorrichtung 110 weiter einen Widerstand 130 aufweisen, welcher konfiguriert ist, um den Selbsterwärmungseffekt des Thermistors 120 zu verringern. Der Widerstand 130 kann, anders als der Thermistors 120, den Temperaturkoeffizienten des Widerstands k von ungefähr 0 haben. Demnach ändert sich der Widerstand des Widerstands 130 nicht (oder er ändert sich nicht im Wesentlichen) mit Änderungen in der Temperatur. Der Widerstand 130 kann einen variablen Widerstand aufweisen. Die elektrische Verbindung zwischen dem Thermistor 120 und dem Widerstand 130 und den Einfluss, den der Widerstand 130 auf die Wärmemenge, welche durch den Thermistor 120 erzeugt wird, hat, wird untenstehend beschrieben werden.
  • Wie in 1A gezeigt ist, kann der Halbleiterchip 150 elektrisch mit dem Package-Substrat 100 durch ein elektrisches Verbindungsmedium, beispielsweise einen Bondingdraht oder einer Mehrzahl von Loterhebungen bzw. Lotabschnitten 160, welche mit der oberen Metallschicht 107a verbunden sind, verbunden sein, beispielhafte Ausführungsformen sind jedoch nicht hierauf beschränkt. Der Halbleiterchip 150 kann ein Speicherchip, ein Logikchip und/oder eine Kombination davon sein, beispielhafte Ausführungsformen sind jedoch nicht darauf beschränkt. Gemäß einigen beispielhaften Ausführungsformen kann der Halbleiterchip 150 ein Logikchip, beispielsweise eine zentrale Verarbeitungseinheit (CPU=Central Processing Unit=Zentrale Verarbeitungseinheit) sein, einschließlich der Temperatursteuerschaltung 151). Alternativ kann der Halbleiterchip 150 eine Speicherschaltung sein, welche mit einer Logikschaltung integriert ist oder ein Speicherchip, welcher die Temperatursteuerschaltung 151 einschließt. Der Halbleiterchip 150 kann eine eingebaute Temperatursteuerschaltung 151 haben, welche elektrisch mit der Temperaturmessvorrichtung 110 verbunden ist.
  • Die Temperatursteuerschaltung 150 kann eine Leistungseinheit 157 einschließen, welche konfiguriert ist, um Leistung bereitzustellen, welche in einem Betrieb der Temperaturmessvorrichtung 110 benötigt wird, eine Umwandlungseinheit 155, welche konfiguriert ist, um ein analoges Signal (beispielsweise eine Spannung) entsprechend einer Temperatur, welche in der Temperaturmessvorrichtung 110 gemessen wird zu empfangen und konfiguriert ist, um das analoge Signal in ein digitales Signal umzuwandeln und das digitale Signal auszugeben, und eine Verarbeitungseinheit 153, welche konfiguriert ist, um das digitale Signal von der Umwandlungseinheit 155 zu empfangen, um eine Wärmequelle 159 auf der Basis des empfangenen digitalen Signals zu steuern.
  • Beispielsweise kann die Umwandlungseinheit 155 einen Analog-Digital-Wandler (ADC=Analog-Digital-Converter) einschließen bzw. aufweisen. Die Wärmequelle 159 kann den Halbleiterchip 150 selbst oder eine bestimmte Schaltung innerhalb des Halbleiterchips 150 aufweisen bzw. einschließen. Zur Einfachheit bzw. Bequemlichkeit veranschaulicht 1A die Wärmequelle als einen Block, welcher mit dem Bezugszeichen 159 markiert ist. Die Verarbeitungseinheit 153 kann die Arbeitsgeschwindigkeit des Halbleiterchips 150 steuern, so dass seine Arbeitsgeschwindigkeit niedriger wird, wenn die Temperatur des Halbleiter-Packages 10 höher ist als eine Referenztemperatur. Im Gegensatz dazu kann die Verarbeitungseinheit 153 den Halbleiterchip 150 steuern und eine Arbeitsgeschwindigkeit des Halbleiterchips 159 anpassen, um höher zu werden (beispielsweise um unter einer höheren oder höchsten Geschwindigkeit des Halbleiterchips 159 zu arbeiten), wenn eine Temperatur des Halbleiter-Packages 10 niedriger ist als eine Referenztemperatur.
  • Die „Referenztemperatur“ in dieser Beschreibung kann die höchste Temperatur bezeichnen, bei welcher keine (oder im Wesentlichen keine) abnormale Operation (beispielsweise Fehlfunktion) in dem Halbleiter-Package 10 auftritt, d.h. die maximal zulässige Temperatur oder größer, bei welcher das Halbleiter-Package 10 stabil (oder im Wesentlichen stabil) arbeitet.
  • Die Temperaturmessvorrichtung 110 kann in dem Package-Substrat 100 eingebettet sein und die Temperatursteuerschaltung 151 kann in dem Halbleiterchip 150 eingebaut sein, beispielhafte Ausführungsformen sind jedoch hierauf nicht beschränkt. Eine Temperatur des Halbleiter-Package 10 kann durch den Betrieb bzw. die Arbeit des Halbleiter-Package 10 gesteuert werden.
  • Bezug nehmend auf die 1A und 1B kann der Thermistor 120 ein Widerstandselement 123 aufweisen, welches aus einer Keramik oder einem Polymer gebildet ist, welches zwischen zwei Metallelektroden 121 und 122 eingeführt ist. Der Thermistor 120 kann ein Negativer-Temperatur-Koeffizient (NTC) sein, welcher das Widerstandselement 123, das ein Übergangsmetalloxid, beispielsweise Nickeloxid, Kobaltoxid, Manganoxid, Eisenoxid und Kombinationen davon aufweist, hat. Als ein anderes Beispiel kann der Thermistor 120 ein positiver Temperatur- Koeffizient (PTC) sein, welcher das Widerstandselement 123 hat, das Bariumtitanat aufweist, oder aus einem Kohlenstoffpuder und einem organischen Binder gebildet ist.
  • Die Struktur bzw. der Aufbau des Widerstands 130 kann ein Widerstandselement 133 einschließen, welches aus einem Metall und/oder Isolator gebildet ist, welcher bzw. welches zwischen zwei Metallelektroden 130 und 132 eingeführt ist. Beispielsweise kann das Widerstandselement 133 Kohlenstoff, einen keramischen Leiter (beispielsweise TaN, PbO, RuO2 und NiCr), ein Metall und Metalloxid aufweisen, beispielhafte Ausführungsformen sind jedoch nicht darauf beschränkt. In einigen beispielhaften Ausführungsformen kann die Struktur bzw. der Aufbau wenigstens eines des Thermistors 120 und wenigstens eines Widerstands 130 eine Multi-Schicht-Struktur einschließlich einer Mehrzahl von Widerstandselementen, welche zwischen einer Mehrzahl von Elektroden eingeführt sind, sein.
  • In dem Package-Substrat 100 kann der Thermistor 120 in einem vertikalen Zustand eingebettet sein und der Widerstand 130 kann in einem horizontalen Zustand eingebettet sein. Beispielsweise kann der Thermistor 120 in einem vertikalen Zustand eingebettet sein, in welchem ein Hauptstrom von Strom vertikal in dem Thermistor 120 ist, da die Elektroden 121 und 122 an der Spitze und am Boden angeordnet sind, und im Gegensatz dazu kann der Widerstand 130 in einem horizontalen Zustand eingebettet sein, in welchem ein Hauptstrom von Strom in dem Widerstand 130 horizontal ist, da die Elektroden 131 und 132 an linken und rechten Seiten platziert sind. Beispielhafte Ausführungsformen sind jedoch nicht hierauf beschränkt und entweder der Thermistor 120 und/oder der Widerstand 130 können in einem Zustand, welcher zwischen einem vertikalen und einem horizontalen Zustand gedreht ist, eingebettet sein.
  • Bezug nehmend auf 1B und 1C können der Thermistor 120 und der Widerstand 130 in Serie verbunden sein und beide Enden der Temperaturmessvorrichtung 110 können mit der Leistungseinheit 157 verbunden sein. Beispielsweise kann eine zweite Elektrode 122 des Thermistors 120 mit einer ersten Elektrode 131 des Widerstandes 130 verbunden sein und der Thermistor 120 und der Widerstand 130 können in Serie verbunden sein. Eine zweite Elektrode 132 des Widerstands 130 kann mit einem Ende einer Leistungseinheit 157 und eine erste Elektrode 121 des Thermistors 120 kann mit einem anderen Ende der Leistungseinheit 157 verbunden sein. Die Temperaturmessvorrichtung 110 kann eine Quellspannung Vcc von der Leistungseinheit 157 empfangen. Die Leistungseinheit 157 kann eine Betriebsleistung, welche es erlaubt, dass der Thermistor 120 eine Temperatur des Halbleiter-Package 10 misst, bereitstellen bzw. vorsehen.
  • Der Thermistor 120 weist einen Widerstand auf, welcher sich mit der Temperatur verändert. Aufgrund dieser Charakteristik kann ein beschränkter Strom in einer anfänglichen Stufe fließen, wenn durch Anlegen der Quellspannung Vcc ein Strom in dem Thermistor 120 fließt, der Strom kann jedoch induzieren, dass sich der Thermistor 120 selbst erwärmt, wodurch der Widerstand des Thermistors 120 abnimmt.
  • Wenn es keinen Widerstand 130 gibt, kann die Menge Pwithout Resistor der Wärmeerzeugung des Thermistors 120 als Gleichung (2) ausgedrückt werden: P w i t h o u t _ r e s i s t o r = ( V c c ) 2 R T h e r m i s t o r
    Figure DE102011054886B4_0002
  • In der obigen Gleichung (2) ist RThermistor der Widerstand des Thermistors 120 und Vcc ist die Quellspannung.
  • Wenn im Gegensatz zu Gleichung (2) ein Widerstand 130 gemäß einigen beispielhaften Ausführungsformen vorhanden ist, kann die Menge PWith_resistor der Wärmeerzeugung des Thermistors 120 als Gleichung (3) ausgedrückt werden: P w i t h o u t _ r e s i s t o r = ( R T h e r m i s t o r R T h e r m i s t o r + R R L × V c c ) R T h e r m i s t o r 2
    Figure DE102011054886B4_0003
    in der obigen Gleichung (3) ist RRL der Widerstand des Widerstands 130.
  • Wenn Gleichung (3) durch Gleichung (2) dividiert wird, kann ein Wert geringer als 1 (und/oder signifikant geringer als 1) als Gleichung (4) erhalten werden: P W i t h R e s i s t o r P W i t h o u t R e s i s t o r = R T h e r m i s t o r R T h e r m i s t o r + R R L < < 1
    Figure DE102011054886B4_0004
  • In anderen Worten gesagt, kann die Menge Pwith Resistor der Wärmeerzeugung, wenn der Widerstand 130 vorhanden ist geringer (und/oder signifikant) geringer als die Menge PWithout Resistor der Wärmeerzeugung sein, wenn es keinen Widerstand 130 gibt. Wenn der Widerstand RRL des Widerstandes 130 zunimmt, kann die Menge der Wärmeerzeugung weiter abnehmen. Gemäß einigen beispielhaften Ausführungsformen kann die Temperaturmessvorrichtung 110 einen (oder mehr als einen) des Widerstandes 130 aufweisen, um einen Fehler der Temperaturmessvorrichtung aufgrund der Selbsterwärmung des Thermistors 120 auszugleichen.
  • Die Temperatur, welche durch den Thermistor 120 gemessen wird, kann als eine Ausgangsspannung Vout gegeben werden, wobei Vout ein Analogsignal ist. Die Umwandlungseinheit 155 kann die Ausgangsspannung Vout von einem Analogsignal in ein Digitalsignal umwandeln. Die Verarbeitungseinheit 153 kann die Digitalsignalausgabe von der Umwandlungseinheit 155 empfangen. Die Ausgangsspannung Vout kann als Gleichung (5) ausgedrückt werden: V out = R T h e r m i s t o r R T h e r m i s t o r + R R L × Vcc
    Figure DE102011054886B4_0005
  • 2A ist ein Graph, welcher eine Ausgangsspannung von Halbleiter-Packages gemäß einigen beispielhaften Ausführungsformen des erfinderischen Konzepts zeigt. 2B ist ein Flussdiagramm, welches ein Verfahren zur Temperatursteuerung der Halbleiter-Packages gemäß einigen beispielhaften Ausführungsformen des erfinderischen Konzepts veranschaulicht. 2C ist ein Graph, welcher eine Temperatur eines Halbleiter-Package zeigt, welche durch ein Temperatursteuerverfahren gemäß einigen beispielhaften Ausführungsformen des erfinderischen Konzepts gesteuert wird. 2D ist ein Graph bzw. eine Darstellung, welche einen Abschnitt von 2C darstellt.
  • Bezug nehmend auf 2A kann, wenn die Temperatur des Halbleiter-Package zunimmt, die Ausgangsspannung Vout abnehmen. Die Linie I kann die Ausgangsspannung Vout eines Thermistors 120 anzeigen, wenn die Quellspannung Vcc 1,8 Volt ist und der Widerstand RRL des Widerstands 130 gemäß einer beispielhaften Ausführungsform 1 kΩ ist. Die Linie II kann die Ausgangsspannung Vout des Thermistors 120 anzeigen, wenn die Quellspannung Vcc 1,8 Volt ist und der Widerstand RRL des Widerstandes 130 gemäß einer beispielhaften Ausführungsform 10 kΩ ist. Wenn die Ausgangsspannung Vout gegeben ist, kann die Temperatur des Halbleiter-Packages 10 abgeschätzt werden. Wenn die Umwandlungseinheit 155 ein 12-Bit ADC (Analog-Digital-Wandler) ist, kann die Umwandlungseinheit 155 die Ausgangsspannung Vout ausgeben, welche im Bereich von ungefähr 0 Volt bis ungefähr 1,8 Volt ist und zwar in 212 (=4096) Stufen, und die Verarbeitungseinheit 153 kann diese Bit-Stufen lesen, um die Temperatur des Halbleiter-Package 10 zu erkennen. Gemäß einigen beispielhaften Ausführungsformen kann der Bereich der Temperaturmessung zu einer hohen Temperatur (beispielsweise 80 Grad Celsius, beispielhafte Ausführungsformen sind jedoch nicht darauf beschränkt) erstreckt werden und die Genauigkeit und/oder Präzision der Temperaturmessung kann ungefähr ±1 Grad Celsius sein.
  • Bezug nehmend auf die 1A und 2B kann gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts die Temperatur des Halbleiter-Package 10 unter Verwendung der Temperaturmessvorrichtung 110 in Operation bzw. Arbeitsgang S100 gemessen werden. Die Temperatur (der Widerstand) des Halbleiter-Packages 10 kann mit einer Referenztemperatur (Widerstand) unter Verwendung der Temperatursteuerschaltung 151 in Arbeitsgang S120 verglichen werden. Die Verarbeitungseinheit 153 kann mit dem Temperatur- (Widerstands-) Vergleich betraut sein.
  • Wärme, welche durch den Betrieb des Halbleiterchips 150 erzeugt wird, kann durch den Thermistor 120 abgetastet werden und demnach kann sich der Widerstandswert des Thermistors 120 ändern, abhängig von einer abgetasteten Temperatur. In einem Fall, in welchem der Thermistor 120 ein negativer Temperaturkoeffizient (NTC) ist, kann, wenn die Temperatur des Halbleiter-Package 10 über einen Referenzpunkt ansteigen kann, der Widerstand des Thermistors 120 unter einen Referenz- (Ziel-) Widerstand abfallen, beispielsweise den Widerstand des Thermistors 120 entsprechend der Referenz- (Ziel-) Temperatur. Wenn der Widerstand des Thermistors 120 geringer ist als der Referenzpunkt, dann kann die Temperatur des Halbleiter-Package höher sein als der Referenzpunkt. Im Gegensatz dazu kann, wenn der Widerstand des Thermistors 120 höher ist als der Referenzpunkt, dann die Temperatur des Halbleiter-Packages 10 geringer als der Referenzpunkt sein.
  • Die Temperatur des Thermistors 120 kann diejenige des Halbleiter-Package 10 repräsentieren. Wenn der Thermistor 120 in einem Hochtemperatur- (Niedrigwiderstands-) Zustand ist, in dem eine Temperatur (Widerstand) höher (niedriger) ist als die Referenztemperatur (Widerstand) kann dies bedeutet, dass das Halbleiter-Package 10 überhitzt worden ist. Die Verarbeitungseinheit 153, welche eine Temperatur (Widerstand) empfängt, welche anzeigt, dass das Halbleiter-Package 10 überhitzt worden ist, kann die an die Wärmequelle 159 angelegte Leistung verringern, um eine Betriebsgeschwindigkeit des Halbleiterchips 150 in Arbeitsgang S130 zu verringern. Die Verarbeitungseinheit 153 kann die Leistung, die an die Wärmequelle 159 angelegt ist, auf eine Leistung größer als oder gleich 0 Watt verringern. Im Gegensatz dazu kann, wenn der Thermistor 120 in einem Niedrigtemperatur- (Hochwiderstands-) Zustand ist, in dem eine Temperatur (ein Widerstand) geringer (höher) als die Referenztemperatur (Widerstand) ist, dies bedeuten, dass das Halbleiter-Package 10 eine Temperatur unterhalb des Referenzpunkts hat. Demnach kann die Verarbeitungseinheit 155, welche eine Temperatur (einen Widerstand) empfängt, welche anzeigt, dass das Halbleiter-Package unterhitzt worden ist, die Leistung, welche an die Wärmequelle 159 angelegt wird, erhöhen, wodurch die Betriebsgeschwindigkeit des Halbleiterchips 115 in Arbeitsgang S130 erhöht wird.
  • Bezug nehmend auf 2C kann, wenn die Temperatur des Halbleiter-Package 10 nicht angemessen (und/oder erwünscht) gesteuert wird, die Temperatur über die Referenztemperatur von ungefähr 105 Grad Celsius bis ungefähr 110 Grad Celsius steigen (was lediglich eine Beispielsreferenztemperatur ist, beispielhafte Ausführungsformen des erfinderischen Konzepts sind nicht darauf beschränkt), und demnach kann ein abnormaler Betrieb wie beispielsweise eine Fehlfunktion auftreten (siehe III). Die Temperatur des Halbleiter-Packages (10) gemäß einigen beispielhaften Ausführungsformen kann jedoch angemessen (und/oder erwünscht) gesteuert werden und/oder kann unter der Referenztemperatur aufrechterhalten werden (siehe IV). Beispielsweise kann, wenn eine Leistung, welche an den Halbleiterchip 150 angelegt wird, gemäß der Temperatur (dem Widerstand) des Thermistors 120 verringert oder erhöht wird, wie in 2D ein vergrößerter Teil „A“ der 2C zeigt, die Temperatur des Halbleiter-Packages unter die Referenztemperatur fluktuieren, sie kann jedoch nicht über die Referenztemperatur zunehmen, um einen stabilen (und/oder erstrebenswerten bzw. wünschenswerten) Betrieb des Halbleiter-Packages 10 sicherzustellen.
  • (Beispielhafte Ausführungsform des Verfahrens)
  • Die 3A bis 3F sind Schnittansichten, welche ein Verfahren zum Herstellen eines Halbleiter-Package gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen.
  • Bezug nehmend auf 3A kann ein Kern 101, aufweisend eine obere Oberfläche 101a und eine gegenüberliegende unter Oberfläche bzw.Bodenoberfläche 101b vorgesehen werden, und ein Durchgangsloch 104 kann durch ein Entfernen eines Abschnitts des Kerns 101 gebildet werden. Der Kern 101 kann aus einer verstärkten Glasfaser (reinforced fiberglass) oder einem Harz- bzw. Kunstharzepoxid sein, beispielhafte Ausführungsformen sind jedoch nicht darauf beschränkt. Eine Mehrzahl von oberen Metallmustern (102a) kann an der oberen Oberfläche 101a des Kerns 101 gebildet werden und eine Mehrzahl von unteren Metallmustern 102b kann an der unteren Oberfläche 101b vor oder nach der Bildung des Durchgangslochs 104 gebildet werden. Die Metallmuster 102a und 102b können aus Metall, beispielsweise Kupfer (Cu) gebildet werden, beispielhafte Ausführungsformen sind jedoch nicht hierauf beschränkt. Der Kern 101 kann wenigstens eine Durchkontaktierung 111, welche durch den Kern 101 hindurchtritt, aufweisen. Die Durchkontaktierung 111 kann wenigstens eines der oberen Metallmuster 102a mit wenigstens einem der unteren Metallmuster 102b verbinden.
  • Bezug nehmend auf 3B kann der Kern 101 an einer Unterstützungsplatte 109 angeordnet werden und der Thermistor 120 und der Widerstand 130 können in das Durchgangsloch 104 eingeführt werden. Der Thermistor 120 und der Widerstand 130 können eine Dicke haben, welche gleich ist oder weniger als die Summe der Dicke des Kerns 101, des oberen Metallmusters 102a und des unteren Metallmusters 102b. Die Unterstützungsplatte 109 kann als ein Beispiel ein Isoliersubstrat und/oder Band (Tape) sein und die Unterstützungsplatte 109 kann an der unteren Oberfläche 101b des Kerns 101 unter Verwendung eines Klebers angebracht sein. Die obere Oberfläche 101a des Kerns 101 kann mit dem Prepreg 105a (oder einem alternativen Fotolack) beschichtet sein. Das Prepreg 105a kann durch das Loch 104 hindurchtreten, um den Thermistor 120 und den Widerstand 130 zu umgeben.
  • der Thermistor 120 kann das Widerstandselement 123 aufweisen, welches zwischen einer ersten und einer zweiten Elektrode 121 und 122 angeordnet ist. Ähnlich kann der Widerstand 130 das Widerstandselement 133 aufweisen, welches zwischen einer ersten und einer zweiten Elektrode 131 und 132 angeordnet ist. Wenigstens einer des Thermistors 120 und des Widerstands 130 können in das Durchgangsloch 104 in einem vertikalen Zustand, einem horizontalen Zustand oder einem Zustand gedreht zwischen einem vertikalen und einem horizontalen Zustand eingeführt werden. Beispielsweise kann der Thermistor 120 in einem vertikalen Zustand eingeführt werden und der Widerstand 130 kann in einem horizontalen Zustand eingeführt werden.
  • Bezug nehmend auf 3C kann die Unterstützungsplatte 109 entfernt werden und die untere Oberfläche 101b des Kerns 101 kann mit dem Prepreg 105 beschichtet werden. Der Kern 101 kann doppelseitig mit dem Prepreg 105 beschichtet werden. Obere Öffnungen 106a, welche sich zwischen den oberen Metallmustern 102a öffnen und untere Öffnungen 106b, welche sich zwischen den unteren Metallmustern 102b öffnen, können durch ein Entfernen eines Abschnitts des Prepreg 105 gebildet werden. Die erste Elektrode 121 und eine zweite Elektrode 122 des Thermistors 120 können wenigstens teilweise durch die obere Öffnung 106a und die untere Öffnung 106b jeweils freiliegend sein. Die erste Elektrode 131 und die zweite Elektrode 132 des Widerstands 130 können jeweils teilweise durch die unteren Öffnungen 106b freiliegend sein.
  • Bezug nehmend auf 3D kann das Package-Substrat 100 durch ein Bilden oberer Metallschichten 107a und unterer Metallschichten 107b gebildet werden. Beispielsweise können Metallschichten 103a, welche mit den oberen Metallmustern 102a durch die oberen Öffnungen 106a verbunden sind, gebildet werden und Metallschichten 103b, welche mit den unteren Metallmustern 102b durch die unteren Öffnungen 106b verbunden sind, können gebildet werden durch Vorgänge einschließlich Abscheidung, Bedrucken bzw. Drucken von Metall und/oder Elektroplatieren, beispielhafte Ausführungsformen sind jedoch nicht herauf beschränkt. Demnach kann das Package-Substrat 100, in welchem die Temperaturmessvorrichtung 110, welche eine obere Oberfläche 100a, in welcher obere Metallschichten 107a gebildet sind ,und eine untere Oberfläche 100b hat, in welcher untere Metallschichten 107 gebildet sind, und welches den Thermistor 120 aufweist und in welchem der Widerstand 130 eingebettet ist, gebildet werden. Wenigstens eine der oberen Metallschichten 107a kann mit wenigstens einer der unteren Metallschichten 107b durch die Durchkontaktierung 111 verbunden sein.
  • Bezug nehmend auf 3E kann der Halbleiterchip 150 an der oberen Oberfläche 100a des Package-Substrats 100 angebracht sein. Als ein Beispiel kann der Halbleiterchip 150 an der oberen Oberfläche 100a des Package-Substrats 100 durch ein Anbringen von Lotkugeln bzw. Loterhöhungen 160, welche mit den oberen Metallschichten 107a zwischen dem Halbleiterchip 150 und dem Package-Substrat 100 ausgerichtet sind, angebracht werden. Die Temperatursteuerschaltung 151 kann elektrisch mit der Temperaturmessvorrichtung 110 durch ein Medium der Loterhöhungen 160 und der Metallschichten 107a und 107 durch ein Anbringen des Halbleiterchips 150 auf dem Package-Substrat 100 elektrisch verbunden sein. Die Temperatursteuerschaltung 151 kann, wie vorstehend in 1A erwähnt ist, eine Leistungseinheit 157, welche der Temperaturmessvorrichtung 110 Leistung zur Verfügung stellt, eine Umwandlungseinheit 155, welche ein Analogsignal entsprechend einer Temperatur, welche durch die Temperaturmessvorrichtung 110 gemessen wird, in ein Digitalsignal umwandelt, und die Verarbeitungseinheit 153 aufweisen, welche das Digitalsignal empfängt, um die Leistung, welche der Wärmequelle 159 zur Verfügung gestellt wird zu erhöhen oder zu verringern.
  • Bezug nehmend auf 3F kann eine Vergussschicht 180 auf bzw. an dem Halbleiterchip 150 gebildet werden, um den Halbleiterchip 150 vor der Umwelt zu schützen. Die Vergussschicht 180 kann durch ein härtendes Epoxy-Vergussmaterial (Epoxy Molding Compound=EMC) gebildet werden, beispielhafte Ausführungsformen sind jedoch nicht darauf beschränkt. Gemäß einigen beispielhaften Ausführungsformen kann ein Halbleiterchip 150 mit der eingebauten Temperatursteuerschaltung 151 an dem Package-Substrat 100 angebracht sein, in welchem die Temperaturmessvorrichtung 110 eingebettet ist, und das Halbleiter-Package 10, welches durch die Vergussschicht 180 vergossen ist, kann gebildet werden. Eine Lotkugel 170 kann weiter als ein externer Anschluss zum Verbinden des Halbleiter-Packages 10 mit einer externen elektrischen Vorrichtung gebildet werden. Beispielsweise kann wenigstens eine Lotkugel an wenigstens einer der unteren Metallschichten 107b angebracht werden, welche an der unteren Oberfläche 100b des Package-Substrats 100 angebracht ist.
  • (Einige beispielhafte Ausführungsformen eines Halbleiter-Package)
  • Die 4A und 4K sind Schnittansichten, welche Halbleiter-Packages gemäß einigen Ausführungsformen des erfinderischen Konzepts veranschaulichen. 4L ist ein äquivalentes Schaltungsdiagramm, welches einen Abschnitt der 4K veranschaulicht. Da einige Elemente der Halbleiter-Packages dieselben sind (oder ähnlich) wie einige Elemente des Halbleiter-Packages der 1A, werden wiederholende Beschreibungen derselben Elemente ausgelassen und die unterschiedlichen Elemente werden im Detail beschrieben werden.
  • Bezug nehmend auf 4A kann ein Halbleiter-Package 11 den Widerstand 130, welcher in dem Package-Substrat 100 in einem vertikalen Zustand eingebettet ist, im Gegensatz zu der 1A aufweisen. Der Widerstand 130 kann elektrisch mit einer Leistungseinheit 157 durch ein Medium der oberen Metallschicht 107a elektrisch verbunden sein.
  • Bezug nehmend auf 4B kann ein Halbleiter-Package 12 den Thermistor 120, welcher in dem Package-Substrat 100 eingebettet ist, und den Widerstand 130, welcher an einer Oberfläche des Package-Substrats 100 angebracht ist, aufweisen. Der Thermistor 120 kann unter der Mitte des Halbleiterchips 150 eingebettet sein, um die Temperatur des Halbleiterchips 150 zu messen. Demnach kann die Temperatur (der Widerstand) des Thermistors 120 diejenige des Halbleiterchips 150 repräsentieren. Da der Widerstand 130 keine direkte Beziehung mit dem Messen der Temperatur des Halbleiterchips 150 hat, kann der Widerstand 130 an der Oberfläche an dem Äußeren des Halbleiterchips 150 auf dem Package-Substrat 100 angebracht werden. Der Widerstand 130 kann an einer oberen Oberfläche und/oder einer Bodenoberfläche des Package-Substrats 100 angeordnet sein.
  • Bezug nehmend auf 4C kann ein Halbleiter-Package 13 den Thermistor 120,welcher an den Oberfläche angeordnet ist, an einer ausgesparten Bodenoberfläche des Package-Substrats 100 aufweisen. Das Package-Substrat 100 kann eine untere Kavität 108b, in welche der Thermistor 120 eingeführt werden kann, an der unteren Oberfläche des Package-Substrats 100 aufweisen. Das Package-Substrat 100 kann weiter einen oberen Kontakt 107c zum elektrischen Verbinden des Thermistors 120 mit der Umwandlungseinheit 155 und der Leistungseinheit 157 aufweisen. Gemäß einer beispielhaften Ausführungsform, wie in 4C veranschaulicht ist, kann der Thermistor 120 leicht ersetzt bzw. ausgewechselt werden. Der Widerstand 130 kann in einem Durchgangsloch 104', welches durch das Package-Substrat 110 hindurchtritt, eingebettet sein bzw. werden. Alternativ kann der Widerstand 130 an der unteren Kavität 108b oder an dem Package-Substrat 100 an der Oberfläche montiert bzw. angebracht werden.
  • Bezug nehmend auf 4D kann ein Halbleiter-Package 14 den Thermistor 120, welcher an einer ausgesparten oberen Oberfläche des Package-Substrats 100 an der Oberfläche angeordnet ist, aufweisen. Das Package-Substrat 100 kann an der oberen Oberfläche des Package-Substrats 100 eine obere Kavität 108a aufweisen, in welche der Thermistor 120 eingeführt werden kann. Das Package-Substrat 100 kann weiter einen unteren Kontakt 107d zum elektrischen Verbinden des Thermistors 120 mit dem Widerstand 130 und der Umwandlungseinheit 155 aufweisen. Gemäß einer beispielhaften Ausführungsform, wie sie in 4D veranschaulicht ist, kann, da der Thermistor 120 in der Nähe des Halbleiterchips 150 ist, die Temperatur des Halbleiterchips 150 präziser gemessen werden. Der Widerstand 130 kann in dem Durchgangsloch 104' eingebettet werden oder an der Oberfläche in der unteren Kavität 108a oder an dem Packungs-Substrat 100 angebracht werden.
  • Bezug nehmend auf 4E kann ein Halbleiter-Package 15 den Thermistor 120', welcher an dem Halbleitermodul 150 auf der Oberfläche angebracht ist, aufweisen. Der Thermistor 120' kann aus einer Dünnschichtstruktur gefertigt sein, welche vergleichsweise größer ist als diejenige einiger anderer beispielhafter Ausführungsformen. Der Widerstand 130 kann in dem Package-Substrat 100 eingebettet sein oder an dessen Oberfläche auf dem Halbleiterchip 115 oder dem Package-Substrat 100 angebracht sein. Gemäß einer beispielhaften Ausführungsform, wie sie in 4E gezeigt ist, kann der Widerstand 130 auf dem Halbleiterchip 150 an der Oberfläche angebracht sein, um in der Nähe des Thermistors 120' angeordnet zu sein.
  • Bezug nehmend auf 4F kann ein Halbleiter-Package 16 den Thermistor 120, welcher mit dem Halbleiterchip 150 verbunden ist, aufweisen. Als ein Beispiel kann der Thermistor 120 verbunden (und/oder direkt verbunden) sein mit einer Loterhöhung 162, welche mit dem Halbleiterchip 150 verbunden (und/oder direkt verbunden) ist. Das Package-Substrat 100 kann ein offenes Loch 114 aufweisen, in welches der Thermistor 120 eingeführt werden kann. Der Widerstand 130 kann in dem Durchgangsloch 104' des Package-Substrats 100 eingebettet sein oder an dem Halbleiterchip 150 oder dem Package-Substrat 100 an der Oberfläche angebracht sein. Gemäß einer beispielhaften Ausführungsform, wie sie in 4F gezeigt ist, ist der Thermistor 120 in der Nähe des Halbleiterchips 150, um die Temperatur des Halbleiterchips 150 direkter zu messen. Das offene Loch 114 kann einen einfachen Zugriff auf den Thermistor 120 ermöglichen und demnach kann der Thermistor 120 leicht ersetzt werden.
  • Bezug nehmend auf 4G kann ein Halbleiter-Package 17 den Halbleiterchip 150 ohne die eingebaute Temperatursteuerschaltung 151 aufweisen. Die Temperatursteuerschaltung 151 kann außerhalb des Halbleiter-Packages 17 angeordnet sein beispielsweise an einem Bord 200 der 5A, an welchem das Halbleiter-Package 17 angebracht ist. Als ein anderes Beispiel kann wenigstens eine der Verarbeitungseinheit 153, der Umwandlungseinheit 155 und der Leistungseinheit 157 in der Temperatursteuerschaltung 151 in dem Halbleiterchip 150 eingebettet sein und die anderen können außerhalb des Halbleiter-Packages 17 angeordnet sein.
  • Bezug nehmend auf 4H kann ein Halbleiter-Package 18 ein Multichip-Package sein, in welchem ein anderer Halbleiterchip 190 auf dem Halbleiterchip 150 angebracht ist. Als ein Beispiel kann der Halbleiterchip 150 ein Logikchip, wie beispielsweise eine zentrale Verarbeitungseinheit (CPU=Central Processing Unit) sein und der Halbleiterchip 190 kann ein Speicherchip wie beispielsweise ein DRAM, ein SRAM, ein NAND oder ein NOR-Flash oder Kombinationen davon sein. Beispielsweise kann der Halbleiterchip 190 elektrisch mit dem Halbleiterchip 150 durch ein Medium eines Lottropfens bzw. einer Loterhöhung 195 auf dem Halbleiterchip 150 sein. Der Halbleiterchip 190 kann eine Durchgangselektrode 191 aufweisen und auf dem Halbleiterchip 150 Flip-Chip-gebondet sein. Als ein anderes Beispiel kann der Halbleiterchip 190 face-up bzw. Gesicht nach oben auf dem Halbleiterchip 150 angebracht sein und elektrisch mit dem Halbleiterchip 150 oder dem Package-Substrat 100 durch eine Durchgangselektrode 191 oder einen Bondingdraht (nicht gezeigt) verbunden sein. Gemäß einer beispielhaften Ausführungsform kann der Thermistor 120 Temperaturen der Halbleiterchips 150 und 190 messen und die Temperatursteuerschaltung 151 kann unabhängig oder in Einklang die Arbeitsgeschwindigkeiten der Halbleiterchips 150 und 190 auf der Basis der gemessenen Temperatur des Thermistors 120 steuern.
  • Bezug nehmend auf 41 kann ein Halbleiter-Package 19 weiter einen Wärmeverteiler 200 aufweisen, welcher konfiguriert ist, um Wärme, welche in dem Halbleiterchip 150 erzeugt wird, nach außen zu verteilen. Der Wärmeverteiler 200 kann zwischen einem Halbleiterchip 150 und der Vergussschicht 180 angeordnet sein. Als ein Beispiel kann der Wärmeverteiler 200 ein Metall (beispielsweise Kupfer oder Aluminium, beispielhafte Ausführungsformen sind jedoch nicht hierauf beschränkt) sein, welches eine Form einer gekrümmten Platte hat, welche angepasst ist, um den Halbleiterchip 150 zu umgeben, und die Vergussschicht 180 kann den Wärmeverteiler 200 bedecken. Im Allgemeinen kann sich Wärme entlang des Wärmeverteilers 200 bewegen und durch das Package-Substrat 100 verteilt werden. Der Wärmeverteiler 200 kann erstreckt sein, um mit einer oberen Metallschicht 107a verbunden zu sein. Eine Wärmedurchkontaktierung 211, welche die obere Metallschicht 107a, welche mit dem Wärmeverteiler 200 verbunden ist, mit einer unteren Metallschicht 107b verbindet, um einen Wärmeverteilungsweg vorzusehen, kann weiter für das Package-Substrat 100 vorgesehen sein. Der Wärmeverteiler 200 kann Wärme, welche in dem Halbleiterchip 150 erzeugt wird verteilen, um zu verringern, dass das Halbleiter-Package 19 über eine Referenztemperatur erwärmt wird und auch um seine Wölbung zu verringern. Als ein anderes Beispiel mag der Wärmeverteiler 200 nicht zu dem Package-Substrat 100 erstreckt sein und Wärme, welche zu dem Wärmeverteiler 200 geliefert wird, kann außerhalb des Halbleiter-Package 19 verteilt werden, ohne durch das Package-Substrat 100 durchzutreten.
  • Bezug nehmend auf 4J kann ein Halbleiter-Package 20 einen Wärmeverteiler 220 aufweisen, welcher an einer oberen Oberfläche des Halbleiterchips 150 angebracht ist. Der Wärmeverteiler kann eine Platte 220a aufweisen, welche horizontal entlang der oberen Oberfläche des Halbleiterchips 150 erstreckt ist, und eine Mehrzahl von Verteilungspins bzw. Verteilungsstiften 220b, welche vertikal von der Platte 220a hervorstehen. Der Wärmeverteiler 220 kann ein Oberflächengebiet haben, welches durch die Mehrzahl von Verteilungsflossen (oder Verteilungspins) 220b zunimmt, wodurch sie eine hervorragende Verteilungseigenschaft hat. Die Vergussschicht 180 kann eine frei liegende Vergussschicht sein, welche gebildet ist, um die obere Oberfläche des Halbleiterchips 150 freizulegen, und um dasselbe Niveau wie die obere Oberfläche des Halbleiterchips 150 zu haben. Eine Kleberschicht 222, wie beispielsweise ein thermisches Schnittstellenmaterial (TIM=Thermal Interface Material) kann weiter zwischen dem Halbleiterchip 150 und dem Wärmeverteiler 220 angeordnet sein.
  • Bezug nehmend auf 4K kann ein Halbleiter-Package 120 den Widerstand 130 und Thermistoren 120a und 120b, welche an der Oberfläche an dem Package-Substrat 100 angebracht sind aufweisen. Die Thermistoren 120a und 120b können an dem Package-Substrat 100 an der Oberfläche angebracht sein und demnach vielmehr durch die externen Umwelteinflüsse betroffen sein im Vergleich mit einem Fall, in dem sie eingebettet sind. Demzufolge können, um einen Fehler in der Temperaturmessung des Halbleiterchips 150 zu minimieren, die Thermistoren 120a und 120b an der oberen und unteren Oberfläche des Package-Substrats 100 jeweils an der Oberfläche befestigt sein.
  • Als ein Beispiel kann ein erster Thermistor 120a an der unteren Oberfläche des Package-Substrats 100 angebracht sein, um die Temperatur des Halbleiterchips 150 zu messen, welche durch das Package-Substrat 100 geliefert wird, und ein zweiter Thermistor 120b kann an der oberen Oberfläche des Package-Substrats 100 angebracht sein, um die Temperatur des Halbleiterchips 150, welche durch die Vergussschicht 180 und/oder Package-Substrat 100 geliefert wird, zu messen. Der zweite Thermistor 120 kann in der Nähe des Halbleiterchips auf dem Package-Substrat 100 an der Oberfläche angebracht sein. Als ein anderes Beispiel kann einer von einem ersten und einem zweiten Thermistor 120a und 120b an der oberen oder an der unteren Oberfläche des Package-Substrats 100 angebracht sein und der andere kann an dem Halbleiterchip 150 an der Oberfläche angebracht sein.
  • Der Widerstand 130 kann in dem Package-Substrat 100 an der Oberfläche angebracht oder eingebettet sein. Eine Mehrzahl (beispielsweise zwei) von Widerständen 130 kann vorgesehen sein, um unabhängig mit den Thermistoren 120a und 120b verbunden zu sein, oder wie in 4K gemäß einer beispielhaften Ausführungsform gezeigt ist, kann ein Widerstand 130 vorgesehen sein, um mit all den Thermistoren 120a und 120b verbunden zu sein.
  • Bezug nehmend auf die 4L und 4K kann die Temperaturmessvorrichtung 110', in welcher zwei Thermistoren 120a und 120b parallel mit einem Widerstand 130 verbunden sind, elektrisch mit der Leistungseinheit 157 verbunden sein, um eine Quellspannung Vcc zu empfangen. Der erste Thermistor 120a und der zweite Thermistor 120b können jeweils eine erste Ausgangsspannung Vout1 und eine zweite Ausgangsspannung Vout2 ausgeben. Die Temperatursteuerschaltung 151 kann eine Betriebsgeschwindigkeit bzw. Arbeitsgeschwindigkeit der Wärmequelle 159 auf der Basis der Ausgangsspannung unter der ersten Ausgangsspannung Vout1 und der zweiten Ausgangsspannung Vout2, welche eine höhere Temperatur repräsentiert, steuern.
  • (Mobiltelefonmodul gemäß einigen beispielhaften Ausführungsformen)
  • 5A ist ein Blockdiagramm, welches ein Mobiltelefonmodul einschließlich eines Halbleiter-Packages gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. 5B ist ein Blockdiagramm, welches ein abgewandeltes Beispiel der 5A gemäß einer anderen beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht.
  • Bezug nehmend auf 5A kann ein Mobiltelefonmodul 1 eine zentrale Verarbeitungseinheit 210, einen Basisbandchip 220, einen Funkfrequenzübertragungschip 230, einen Funkfrequenzempfangschip 240 und einen Speicherchip 250 aufweisen. All die Chips 210 bis 250 können an einer Oberfläche oder beiden Oberflächen eines Modulsubstrats 200 angebracht sein. Die zentrale Verarbeitungseinheit 210 kann hauptsächlich eine Funktion des Erzeugens und Analysierens eines Signals (beispielsweise eines CDMA-Signals) durchführen, welches zu einer Basisstation übertragen werden soll oder von einer Basisstation empfangen werden soll, wenn ein Telefongespräch getätigt wird und/oder ein drahtloses Internet verwendet wird. Zusätzlich kann die zentrale Verarbeitungseinheit 210 verschiedene Tasks wie beispielsweise Audio- und Videofunktionen für Multimedia durchführen. Auch kann die zentrale Verarbeitungseinheit 210 einen Schlüsseleingangssignalausgang von einem Keypad 280 empfangen und eine Anzeigeeinheit 290, wie beispielsweise eine Flüssigkristallanzeige (LCD=Liquid Crystal Display) zum visuellen Anzeigen eines Zustandes oder eines Arbeitsvorgangs eines Mobiltelefons steuern. Der Speicherchip 250 kann einen Speicher (beispielsweise NAND-Flash oder SDRAM, beispielhafte Ausführungsformen sind jedoch nicht hierauf beschränkt) zum Speichern eines Programms aufweisen, welches zum Steuern des Betriebs der zentralen Verarbeitungseinheit 210 benötigt wird. Der Speicher kann Informationen wie beispielsweise, nicht jedoch beschränkt auf eine Telefonnummer, einen Namen, ein Audiofile, ein Videofile etc. speichern. Der Funkfrequenzübertragungschip 230 und der Funkfrequenzempfangschip 240 können ein Funkfrequenzsignal zu/von einer Basisstation durch eine Antenne 270 übertragen/empfangen. Ein Duplexer 260, welcher Übertragungs-/Empfangsfrequenzen trennt, kann weiter eingeschlossen sein. Der Basisbandchip 220 kann verantwortlich sein für eine Digitalsignalverarbeitung und eine Anrufverarbeitung.
  • All die Chips 210 bis 250 können auf dem Modulsubstrat 200 angebracht sein, um identisch oder ähnlich zu einem der Halbleiter-Packages 10 bis 21, welche obenstehend beschrieben sind, gepackt bzw. angeordnet zu sein. Als ein Beispiel kann, identisch oder ähnlich zu dem Halbleiter-Package der 1A die zentrale Verarbeitungseinheit 210 eine Temperatursteuerschaltung 151 und eine Temperaturmessvorrichtung 110a aufweisen und die anderen Chips 220 bis 250 können Temperaturmessvorrichtungen 110b bis 1 10e aufweisen. Die jeweiligen Temperaturmessvorrichtungen 110a bis 110e können den Thermistor 120 und den Widerstand 130 wie in 1A veranschaulicht ist, aufweisen.
  • Als ein anderes Beispiel kann die Temperaturmessvorrichtung 110a der zentralen Verarbeitungseinheit 210 den Thermistor 120 und den Widerstand 130 aufweisen und die jeweiligen Temperaturmessvorrichtungen 110b bis 1 10e der anderen Chips 220 bis 250 können den Thermistor 120 aufweisen, mögen jedoch nicht den Widerstand 130 aufweisen. In diesem Fall können die Thermistoren 120 der Chips 220 bis 250 mit dem Widerstand 130 der zentralen Verarbeitungseinheit 210 gemeinsam verbunden sein. Als ein anderes Beispiel können die jeweiligen Temperaturmessvorrichtungen 110a bis 110e der Chips 210 bis 250 die Thermistoren 120 aufweisen, sie können jedoch nicht den Widerstand 130 aufweisen. Ein Widerstand 130f kann an dem Modulsubstrat 200 angeordnet sein, welcher mit den Thermistoren 120 der jeweiligen Chips 210 bis 250 gemeinsam verbunden werden soll. Als ein anderes Beispiel können die Temperatursteuerschaltung 151 und die Temperaturmessvorrichtung 110a nicht in der zentralen Verarbeitungseinheit 210 angeordnet sein, sondern an dem Modulsubstrat 200 an der Oberfläche angebracht oder eingebettet sein.
  • Gemäß einer beispielhaften Ausführungsform kann die Temperatur des Mobiltelefonmoduls 1 auf einem Chipniveau gesteuert werden. Beispielsweise kann, wenn einer der Chips 210 bis 250 beispielsweise die zentrale Verarbeitungseinheit 210 über eine Referenztemperatur überhitzt ist, die Temperatursteuerschaltung 151 die Temperatur der zentralen Verarbeitungseinheit 210 durch ein Verringern ihrer Arbeitsgeschwindigkeit verringern. Als ein anderes Beispiel kann, wenn das Mobiltelefonmodul 1 aufgrund von Multitasking des Mobiltelefons überhitzt ist, eine bestimmte Funktion gestoppt werden. Als ein Beispiel kann, wenn die Temperatur des Mobiltelefonmoduls 1 abnormal ansteigt, während ein Audiofile, beispielsweise MP3, welches in dem Speicherchip 250 gespeichert ist, abgespielt wird, die Temperatursteuerschaltung 151 die Überhitzung durch ein Pausieren einer Kommunikationsfunktion verhindern.
  • Bezug nehmend auf 5B kann ein Mobiltelefonmodul 2 ein Modulsubstrat 200 aufweisen, welches die Temperaturmessvorrichtung 110f aufweist. Anders als dies kann das Mobiltelefonmodul 2 dasselbe sein wie (oder im Wesentlichen ähnlich) zu dem Mobiltelefonmodul 1 der 5A. Beispielsweise kann die zentrale Verarbeitungseinheit 210 die Temperatursteuerschaltung 151 und die Temperaturmessvorrichtung 110a aufweisen und die anderen Chips 220 bis 250 können die Temperaturmessvorrichtungen 110b bis 110e aufweisen. Die jeweiligen Temperaturmessvorrichtungen 110a bis 110e können die Thermistoren 120 und den Widerstand 130 identisch oder ähnlich zu denjenigen der 1A aufweisen, oder sie können die Thermistoren 120 aufweisen, jedoch nicht den Widerstand 130. Die Temperaturmessvorrichtung 110f , welche in dem Modulsubstrat 200 angeordnet ist, kann den Thermistor 120 und den Widerstand 130 aufweisen, wenigstens einer des Thermistors 120 und des Widerstands 130 können eingebettet in oder oberflächenmontiert an dem Modulsubstrat 200 sein. Die Temperaturmessvorrichtung 110f kann nahe einer Position angeordnet sein, wo Wärme relativ mehr erzeugt wird, beispielsweise der zentralen Verarbeitungseinheit 210, dem Basisbandchip 220 und/oder dem Speicherchip 250.
  • Gemäß einer beispielhaften Ausführungsform, wie sie in 5B gezeigt ist, kann die Temperatur des Mobiltelefonmoduls 2 auf einem Modulniveau zusätzlich zu einem Chipniveau gesteuert werden. Als ein Beispiel kann die Temperatursteuerschaltung 151 der zentralen Verarbeitungseinheit 210 arbeiten, um Arbeitsgeschwindigkeiten aller Chips 220 bis 250 auf der Basis der Temperatur zu steuern, welche durch die Temperaturmessvorrichtung 110f gemessen wird, wodurch die Temperatur des Modulsubstrats 200 gesteuert wird. Wie im Detail in 5A beschrieben ist, kann eine Temperatursteuerung auf einem Chipniveau zusätzlich zu einer Temperatursteuerung auf einem Modulniveau durchgeführt werden.
  • Gemäß einer beispielhaften Ausführungsform kann die zentrale Verarbeitungseinheit 210 die Temperatursteuerschaltung 151 und die Temperaturmessvorrichtung 110a aufweisen, andere Chips 220 bis 250 jedoch mögen die Temperaturmessvorrichtungen 110b bis 110e nicht aufweisen. In diesem Fall kann eine Temperatur des Mobiltelefonmoduls 2 auf einem Modulniveau gesteuert werden.
  • (Computerboard)
  • 6A ist ein Blockdiagramm, welches ein Computerboard einschließlich eines Halbleiter-Packages gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. 6B ist ein Blockdiagramm, welches einen Abschnitt von 6A veranschaulicht.
  • Bezug nehmend auf 6A kann ein Computerboard 3 eine zentrale Verarbeitungseinheit 310 aufweisen, welche auf einem Mainboard 300 angebracht ist und den gesamten Betrieb eines Computers, eines Speichermoduls 320 einschließlich wenigstens eines Speicherchips 322, welcher einen Hauptspeicher vorsieht, eines Graphikchips 330, welcher für die Graphikverarbeitung verantwortlich ist, einer Speichervorrichtung 340, welche einen Unterstützungsspeicher vorsieht und eines ROM-Chips 350, welcher den Zugriff auf eine Basis-Hardware (beispielsweise Keyboard, Monitor oder Speichervorrichtung) des Computers steuert, steuert.
  • Die Vorrichtungen 310 bis 340 können identisch oder ähnlich zu denen der Halbleiter-Packages 10 bis 21, welche obenstehend beschrieben sind, gepackt sein. Als ein Beispiel kann die zentrale Verarbeitungseinheit 310 die Temperatursteuerschaltung 151 und die Temperaturmessvorrichtung 110a aufweisen und die anderen Vorrichtungen 320 bis 340 können die Temperaturmessvorrichtungen 110b bis 110c aufweisen. Die Temperaturmessvorrichtung 110a der zentralen Verarbeitungseinheit 310 kann den Thermistor 120 und den Widerstand 130 identisch oder ähnlich zu denjenigen der 1A aufweisen, und die jeweiligen Temperaturmessvorrichtungen 110b bis 110c der anderen Chips 320 bis 340 können die Thermistoren 120 oder die Thermistoren 120 und einen Widerstand 130 aufweisen. In dem obigen Beispiel kann eine Temperatursteuerung individuell für jede der Vorrichtungen 310 bis 340 durchgeführt werden.
  • Als ein anderes Beispiel kann die Temperaturmessvorrichtung 110f, die die Thermistoren 120 und den Widerstand 130 aufweist, eingebettet in das oder oberflächenmontiert an dem Mainboard 300 sein. In diesem Fall kann eine Temperatursteuerung individuell für jede der Vorrichtungen 310 bis 340 und/oder das Mainboard 300 durchgeführt werden.
  • Die Speichervorrichtung 340 kann eine Festplatte (HDD=Hard Disk Drive) einsetzen bzw. anwenden und eine Festkörperdiskette (SSD=Solid State Disk), wie in dieser Ausführungsform des erfinderischen Konzepts. Die SSD 340 wird unter Bezugnahme auf 6B beschrieben werden.
  • Bezug nehmend auf 6B kann die SSD 340 einen SSD-Controller 1620, einen Pufferspeicher 1630 und eine Speichervorrichtung 1640 aufweisen. Die SSD 340 kann mit einem Host 1610 gekoppelt bzw. über eine Schnittstelle verbunden sein. Der SSD-Controller 1620 kann eine zentrale Verarbeitungseinheit 1621, eine Host-Schnittstelle 1622, einen Puffermanager 1623 und eine Speicherschnittstelle 1624 aufweisen.
  • Die zentrale Verarbeitungseinheit 1621 kann verschiedene Steuer- bzw. Regelsignale liefern, welche für Lese-/Schreiboperationen benötigt werden und zwar zu dem Host 1610 und der Speicherschnittstelle 1624 gemäß einer Firmware zum Treiben des SSD 340 und eine Zugriffsoperation auf den Pufferspeicher 1630 oder die Speichervorrichtung 1640 durchführen. Die Host-Schnittstelle 1622 kann eine physikalische Verbindung mit dem Host 1610 und der SSD 340 vorsehen. Der Puffermanager 1623 kann Schreib-/Leseoperationen des Pufferspeichers 1630 steuern. Beispielsweise kann der Pufferspeicher 1630 ein synchrones DRAM zum Vorsehen von ausreichend Pufferplatz vorsehen. Die Speichervorrichtung 1640 kann einen nichtflüchtigen Speicher zum Vorsehen eines Speicherraums, beispielsweise einen NAND-Flashspeicher, einen NOR-Flashspeicher, ein PRAM, ein MRAM oder ReRAM aufweisen. Die Speichervorrichtung 1640 mag ein Daten- oder Code-Speicher-Speicher sein. Wenn die Speichervorrichtung 1640 ein Code-Speicher-Speicher ist, kann die SSD 340 durch sich selbst ohne die Eingabe von dem Host 1610 arbeiten. Die Speicherschnittstelle 1624 kann Daten mit der Speichervorrichtung 1640 gemäß der Steuerung der zentralen Verarbeitungseinheit 1621 austauschen. Die SSD 340 kann eine Multimediakarte (MMC=Multi Media Card), eine Security Digital Card (SD), einen Speicherstick, eine ID-Karte oder eine Smart Card aufweisen.
  • Gemäß einigen beispielhaften Ausführungsformen des erfinderischen Konzepts kann der Thermistor, welcher ein Temperatursensor ist, in dem Package-Substrat eingebettet sein und der Widerstand zum Verhindern, dass der Thermistor erwärmt wird, kann weiter eingeschlossen sein, wodurch ein Messen der Temperatur des Halbleiter-Package genauer und exakter erfolgt. Zusätzlich kann die Temperatursteuerschaltung in dem Halbleiterchip eingebaut sein, wodurch die Temperatur des Halbleiter-Packages durch den Selbstbetrieb des Halbleiter-Packages gemessen wird. Demnach kann ein Halbleiter-Package mit einer verringerten Größe und einer hervorragenden Zuverlässigkeit implementiert werden.

Claims (35)

  1. Halbleitervorrichtung, die Folgendes aufweist: ein Halbleiter-Package (10-21), aufweisend: einen Halbleiterchip (150), der an einem Package-Substrat (100) angebracht ist; eine Temperaturmessvorrichtung (110), welche konfiguriert ist, eine Temperatur des Halbleiter-Packages (10-21) zu messen; und eine Temperatursteuerschaltung (151), welche konfiguriert ist, um von der Temperaturmessvorrichtung (110) ein Signal zu empfangen, welches der Temperatur des Halbleiter-Packages (10-21) entspricht, wobei die Temperatursteuerschaltung (151) konfiguriert ist, um eine Arbeitsgeschwindigkeit des Halbleiterchips (150) auf der Basis des Signals zu ändern, wobei die Temperatursteuerschaltung (151) in dem Halbleiterchip (150) eingebaut ist, wobei das Package-Substrat (100) ein offenes Loch (104, 114) aufweist, und wobei die Temperaturmessvorrichtung (110) in dem offenen Loch (104, 114) des Package-Substrats (100) angeordnet ist, wobei die Temperaturmessvorrichtung (110) Folgendes aufweist: einen Thermistor (120, 120a), der einen Widerstand aufweist, welcher sich mit der Temperatur verändert und konfiguriert ist, um die Temperatur des Halbleiter-Packages (10-21) zu messen; und einen Widerstand (130), welcher elektrisch in Serie mit dem Thermistor (120, 120a) verbunden ist, wobei die Temperatursteuerschaltung (151) in dem Halbleiterchip (150) eingebettet ist, und wobei die Temperatursteuerschaltung (151) Folgendes aufweist: eine Leistungseinheit (157), welche elektrisch mit dem Widerstand (130) und dem Thermistor (120, 120a) verbunden ist und konfiguriert ist, um eine Quellspannung (Vcc) an den Widerstand (130) und den Thermistor (120, 120a) anzulegen; eine Umwandlungseinheit (155), welche elektrisch mit dem Thermistor (120, 120a) verbunden ist; und eine Verarbeitungseinheit (153), welche elektrisch mit der Umwandlungseinheit (155) verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Umwandlungseinheit (155) konfiguriert ist, um eine Analog-Signal-Ausgabe, welche von dem Thermistor (120, 120a) empfangen wird, in ein digitales Signal umzuwandeln, wobei die Verarbeitungseinheit (153) konfiguriert ist, um das digitale Signal zu empfangen, und wobei die Verarbeitungseinheit (153) konfiguriert ist, um eine Leistung, welche an den Halbleiterchip (150) angelegt wird, auf der Basis des digitalen Signals zu ändern.
  3. Halbleitervorrichtung nach Anspruch 1, weiter aufweisend: einen Wärmeverteiler (200), welcher konfiguriert ist, um Wärme, welche in dem Halbleiterchip (150) erzeugt wird, von dem Halbleiterchip (150) weg abzuleiten.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der Halbleiterchip (150) Folgendes aufweist: einen Logikchip, welcher die Temperatursteuerschaltung (151) aufweist; einen Speicherchip, welcher auf dem Logikchip angebracht ist; und wobei die Temperatursteuerschaltung (151) konfiguriert ist, um eine Arbeitsgeschwindigkeit des Logikchips zu ändern, und um eine Arbeitsgeschwindigkeit des Speicherchips zu ändern, wobei die Temperatursteuerschaltung (151) die Arbeitsgeschwindigkeiten des Logikchips und des Speicherchips unabhängig auf der Basis der gemessenen Temperatur des Thermistors steuert.
  5. Halbleitervorrichtung, die Folgendes aufweist: einen Halbleiterchip (150), welcher auf einem Package-Substrat (100) angebracht ist; einen Thermistor (120, 120a), welcher konfiguriert ist, um eine Temperatur des Halbleiterchips (150) abzutasten, und um eine Ausgangsspannung entsprechend der Temperatur des Halbleiterchips (150) auszugeben; einen Widerstand (130), welcher in Serie mit dem Thermistor (120, 120a) verbunden ist; eine Leistungseinheit (157), welche in dem Halbleiterchip (150) eingeschlossen ist und elektrisch mit dem Widerstand (130) und dem Thermistor (120, 120a) verbunden ist, wobei die Leistungseinheit (157) konfiguriert ist, um eine Quellspannung (Vcc) an den Widerstand (130) und den Thermistor (120, 120a) anzulegen; eine Umwandlungseinheit (155), welche in dem Halbleiterchip (150) eingeschlossen ist, wobei die Umwandlungseinheit (155) konfiguriert ist, um die Ausgangsspannung von dem Thermistor (120, 120a) in ein Bit-Signal umzuwandeln; und eine Verarbeitungseinheit (153), welche in dem Halbleiterchip (150) eingeschlossen ist, wobei die Verarbeitungseinheit (153) konfiguriert ist, um das Bit-Signal zu empfangen, wobei die Verarbeitungseinheit (153) konfiguriert ist, um eine Arbeitsgeschwindigkeit des Halbleiterchips (150) auf der Basis des Bit-Signals zu ändern, wobei das Package-Substrat (100) ein offenes Loch (104, 114) aufweist, das hiervon vordringt, und wobei wenigstens einer des Thermistors (120, 120a) und des Widerstands (130) in dem offenen Loch (104, 114) des Package-Substrats (100) angeordnet ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die Verarbeitungseinheit (153) konfiguriert ist, um die Arbeitsgeschwindigkeit des Halbleiterchips (150) zu erhöhen, wenn die Verarbeitungseinheit (153) bestimmt, dass das Bit-Signal anzeigt, dass die Temperatur des Halbleiterchips (150) geringer als eine Referenztemperatur ist, und die Verarbeitungseinheit (153) konfiguriert ist, um die Arbeitsgeschwindigkeit des Halbleiterchips (150) zu verringern, wenn die Verarbeitungseinheit (153) bestimmt, dass das Bit-Signal anzeigt, dass die Temperatur des Halbleiterchips (150) höher ist als die Referenztemperatur.
  7. Halbleitervorrichtung nach Anspruch 5, wobei zumindest ein anderer des Thermistors (120, 120a) und des Widerstands (130) entweder i) in dem Package-Substrat (100) eingebettet oder ii) an dem Package-Substrat (100) angebracht oder iii) an dem Halbleiterchip (150) auf der Oberfläche angebracht ist.
  8. Halbleitervorrichtung nach Anspruch 5, wobei der Thermistor (120, 120a) an einer unteren Oberfläche des Package-Substrats (100) angebracht ist, ein zweiter Thermistor (120b) an einer oberen Oberfläche des Package-Substrats (100) angebracht ist und der Widerstand (130) mit dem Thermistor (120, 120a) und dem zweiten Thermistor (120b) verbunden ist.
  9. Halbleitervorrichtung nach Anspruch 5, wobei das offene Loch (114) einen Boden des Halbleiterchips (150) freilegt, der Thermistor (120, 120a) in dem offenen Loch (114) ist, und eine Lotansammlung den Thermistor (120, 120a) mit dem Halbleiterchip (150) verbindet.
  10. Halbleitervorrichtung nach Anspruch 5, weiter aufweisend: eine Vergussschicht (180) auf dem Halbleiterchip (150); und einen Wärmeverteiler (200) zwischen der Vergussschicht (180) und dem Halbleiterchip (150), wobei der Wärmeverteiler (200) konfiguriert ist, um Wärme, welche in dem Halbleiterchip (150) erzeugt wird, zu verteilen.
  11. Halbleitervorrichtung nach Anspruch 10, wobei der Wärmeverteiler (200) den Halbleiterchip (150) umgibt, der Wärmeverteiler (200) mit dem Package-Substrat (100) verbunden ist, und das Package-Substrat (100) eine Wärmedurchkontaktierung definiert, welche durch das Package-Substrat (100) hindurchdringt und mit dem Wärmeverteiler (200) eine Verbindung eingeht, wobei die Wärmedurchkontaktierung einen Verteilungspfad der Wärme vorsieht.
  12. Halbleitervorrichtung nach Anspruch 5, weiter aufweisend: einen Wärmeverteiler (200) auf dem Halbleiterchip (150).
  13. Halbleitervorrichtung nach Anspruch 5, weiter aufweisend: ein Modulsubstrat (200), an welchem das Package-Substrat (100) angebracht ist; einen Modulthermistor, welcher konfiguriert ist, um eine Temperatur des Modulsubstrats (200) zu messen; und einen zweiten Widerstand, welcher mit dem Modulthermistor verbunden ist.
  14. Halbleitervorrichtung, aufweisend ein Halbleiter-Package (10-21), das Folgendes aufweist: einen Halbleiterchip (150), welcher an einem Package-Substrat (100) angebracht ist; eine Temperaturmessvorrichtung (110), welche in dem Package-Substrat (100) eingebettet ist, wobei die Temperaturmessvorrichtung (110) einen Thermistor (120, 120a) mit einem negativen Temperaturkoeffizienten aufweist; einen Widerstand (130), welcher in Serie mit dem Thermistor (120, 120a) mit dem negativen Temperaturkoeffizienten verbunden ist; wobei der Widerstand (130) einen Widerstand hat, welcher unabhängig von der Temperatur konstant ist; eine Temperatursteuerschaltung (151), welche in dem Halbleiterchip (150) eingeschlossen ist, wobei die Temperatursteuerschaltung (151) konfiguriert ist, um einen Widerstandswert von dem Thermistor (120, 120a) mit dem negativen Temperaturkoeffizienten zu empfangen, und um eine Leistung, welche an den Halbleiterchip (150) auf der Basis des Widerstandswerts und eines Referenzwiderstandswerts angelegt wird, zu erhöhen, wobei die Temperatursteuerschaltung (151) eine Leistungseinheit (157) aufweist, die elektrisch mit dem Widerstand (130) und dem Thermistor (120, 120a) mit dem negativen Temperaturkoeffizienten verbunden ist, und konfiguriert ist, um eine Quellspannung (Vcc) an den Widerstand (130) und den Thermistor (120, 120a) mit dem negativen Temperaturkoeffizienten anzulegen, wobei das Package-Substrat (100) ein offenes Loch (104, 114) aufweist, das hiervon vordringt, und wobei wenigstens einer des Thermistors (120, 120a) mit dem negativen Temperaturkoeffizienten und des Widerstands (130) in dem offenen Loch (104, 114) des Package-Substrats (100) angeordnet ist.
  15. Halbleitervorrichtung nach Anspruch 14, wobei die Temperatursteuerschaltung (151) konfiguriert ist, um die Leistung zu verringern, wenn der Widerstandswert des Thermistors (120, 120a) mit dem negativen Temperaturkoeffizienten geringer ist als der Referenzwiderstandswert.
  16. Halbleitervorrichtung nach Anspruch 14, wobei die Temperatursteuerschaltung (151) ferner Folgendes aufweist: einen Analog-Digital-Wandler, welcher elektrisch mit dem Thermistor (120, 120a) mit dem negativen Temperaturkoeffizienten verbunden ist; wobei der Analog-Digital-Wandler konfiguriert ist, um den Widerstandswert des Thermistors (120, 120a) mit einem negativen Temperaturkoeffizienten zu empfangen, und um den Widerstandswert in ein digitales Signal umzuwandeln; und eine Verarbeitungseinheit (153), welche elektrisch mit dem Analog-Digital-Wandler verbunden ist, wobei die Verarbeitungseinheit (153) konfiguriert ist, um das digitale Signal zu empfangen und um die Leistung, welche an den Halbleiterchip (150) auf der Basis des Digitalsignals angelegt wird, anzupassen.
  17. Halbleitervorrichtung, aufweisend ein Halbleiter-Package (10-21), das Folgendes aufweist: einen Halbleiterchip (150), welcher an einem Package-Substrat (100) angebracht ist, eine Temperaturmessvorrichtung (110), welche in dem Package-Substrat (100) eingebettet ist, wobei die Temperaturmessvorrichtung (110) Folgendes aufweist: einen Thermistor (120, 120a), wobei der Thermistor (120, 120a) einen Thermistor mit einem negativen Temperaturkoeffizienten aufweist, wobei der Thermistor (120, 120a) konfiguriert ist, um eine Temperatur des Halbleiterchips (150), einen Widerstandswert des Thermistors (120, 120a) entsprechend der abgetasteten Temperatur, abzutasten, einen Widerstand (130), welcher elektrisch in Serie mit dem Thermistor (120, 120a) verbunden ist, wobei der Widerstand (130) einen Widerstand hat, welcher unabhängig von der Temperatur konstant ist, und eine Temperatursteuerschaltung (151), die in dem Halbleiterchip (150) eingeschlossen ist, wobei die Temperatursteuerschaltung (151) konfiguriert ist, um eine Arbeitsgeschwindigkeit des Halbleiterchips (150) zu verringern, wenn die Temperatur, welche durch den Thermistor (120, 120a) abgetastet wird, höher als eine Referenztemperatur ist, wobei das Package-Substrat (100) ein offenes Loch (114) aufweist, das hiervon vordringt, wobei wenigstens einer des Thermistors (120, 120a) und des Widerstands (130) in dem offenen Loch (114) des Package-Substrats (100) angeordnet ist, wobei die Temperatursteuerschaltung (151) eine Leistungseinheit (157), eine Umwandlungseinheit (155) und eine Verarbeitungseinheit (153) aufweist, und wobei die Leistungseinheit (157) elektrisch mit dem Widerstand (130) und dem Thermistor (120, 120a) verbunden ist.
  18. Halbleitervorrichtung nach Anspruch 17, wobei die Temperatursteuerschaltung (151) konfiguriert ist, um die Arbeitsgeschwindigkeit des Halbleiterchips (150) zu erhöhen, wenn die Temperatur, welche durch den Thermistor (120, 120a) abgetastet wird, geringer ist als die Referenztemperatur.
  19. Halbleitervorrichtung, die Folgendes aufweist: eine Temperaturmessvorrichtung (110), welche in einem Package-Substrat (100) eingebettet ist, wobei die Temperaturmessvorrichtung (110) einen Thermistor (120, 120a) mit einem negativen Temperaturkoeffizienten aufweist, welcher in Serie mit einem Widerstand (130) verbunden ist, wobei der Widerstand (130) einen Widerstand hat, welcher unabhängig von der Temperatur konstant ist; einen Halbleiterchip (150), welcher an dem Package-Substrat (100) angebracht ist, wobei der Halbleiterchip (150) eine eingebaute Temperatursteuerschaltung (151) aufweist, die Folgendes aufweist: eine Leistungseinheit (157), welche elektrisch mit der Temperaturmessvorrichtung (110) verbunden ist, wobei die Leistungseinheit (157) elektrisch mit dem Widerstand (130) und dem Thermistor (120, 120a) verbunden ist und konfiguriert ist, um eine Quellspannung (Vcc) an den Widerstand (130) und den Thermistor (120, 120a) anzulegen, einen Analog-Digital-Wandler, welcher elektrisch mit dem Thermistor (120, 120a) mit dem negativen Temperaturkoeffizienten verbunden ist, wobei der Analog-Digital-Wandler konfiguriert ist, um einen Widerstandswert des Thermistors (120, 120a) mit negativem Temperaturkoeffizienten zu empfangen, wobei der Analog-Digital-Wandler konfiguriert ist, um den Widerstandswert in ein Bit-Signal umzuwandeln, und eine Verarbeitungseinheit (153), welche elektrisch mit dem Analog-Digital-Wandler verbunden ist, wobei die Verarbeitungseinheit (153) konfiguriert ist, um das Bit-Signal zu empfangen; einen Verbindungsanschluss zwischen dem Package-Substrat (100) und dem Halbleiterchip (150), wobei der Verbindungsanschluss den Halbleiterchip (150) mit dem Package-Substrat (100) elektrisch verbindet; und eine Vergussschicht (180) auf dem Halbleiterchip (150), wobei das Package-Substrat (100) ein offenes Loch (114) aufweist, das hiervon vordringt, und wobei die Temperaturmessvorrichtung (110) in dem offenen Loch (114) des Package-Substrats (100) angeordnet ist.
  20. Halbleitervorrichtung nach Anspruch 19, wobei der Thermistor (120, 120a) mit dem negativem Temperaturkoeffizienten ein erstes Widerstandselement (123) zwischen einer ersten Elektrode (121) und einer zweiten Elektrode (122) aufweist, wobei der Widerstand (130) ein zweites Widerstandselement (133) zwischen einer dritten Elektrode (131) und einer vierten Elektrode (132) aufweist, und wobei die zweite Elektrode (122) elektrisch in Serie mit der dritten Elektrode (131) verbunden ist.
  21. Halbleitervorrichtung nach Anspruch 20, wobei die vierte Elektrode (132) elektrisch mit der Leistungseinheit (157) verbunden ist, wobei der Widerstand (130) konfiguriert ist, um die Quellspannung (Vcc) von der Leistungseinheit (157) zu empfangen, und wobei die erste Elektrode (121) mit Masse verbunden oder geerdet ist.
  22. Halbleitervorrichtung nach Anspruch 20, wobei die erste Elektrode (121) elektrisch mit dem Analog-Digital-Wandler verbunden ist, und der Analog-Digital-Wandler konfiguriert ist, um einen Widerstandswert des Thermistors (120, 120a) mit dem negativen Temperaturkoeffizienten abzutasten.
  23. Halbleitervorrichtung nach Anspruch 19, wobei das Package-Substrat (100) Folgendes aufweist: einen Kern (101), aufweisend eine obere Oberfläche und eine untere Oberfläche, eine obere Metallschicht (107a) auf der oberen Oberfläche, wobei die obere Metallschicht (107a) mit dem Verbindungsanschluss verbunden ist; eine untere Metallschicht (107b), positioniert an der unteren Oberfläche, wobei die untere Metallschicht (107b) mit einem externen Anschluss verbunden ist; und das offene Loch (104), welches durch den Kern (101) definiert oder begrenzt wird, wobei das offene Loch (104) einen Raum aufweist, in welchem der Thermistor (120, 120a) mit dem negativen Temperaturkoeffizienten und der Widerstand (130) eingebettet sind.
  24. Halbleitervorrichtung nach Anspruch 19, wobei der Thermistor (120, 120a) mit negativem Temperaturkoeffizienten konfiguriert ist, um eine Temperatur des Halbleiterchips (150) abzutasten und wobei der Thermistor (120, 120a) mit negativem Temperaturkoeffizienten konfiguriert ist, um zu dem Analog-Digital-Wandler einen Widerstandswert auszugeben, welcher der abgetasteten Temperatur entspricht.
  25. Halbleitervorrichtung nach Anspruch 24, wobei die Verarbeitungseinheit (153) konfiguriert ist, um den Widerstandswert zu empfangen, wobei die Verarbeitungseinheit (153) konfiguriert ist, um eine Leistung zu erhöhen, welche an den Halbleiterchip (150) angelegt wird, um eine Arbeitsgeschwindigkeit des Halbleiterchips (150) zu erhöhen, wenn der Widerstandswert höher ist als Referenzwert, und wobei die Verarbeitungseinheit (153) konfiguriert ist, um die Leistung, welche an den Halbleiterchip (150) angelegt wird, zu verringern, um die Arbeitsgeschwindigkeit des Halbleiterchips (150) zu verringern, wenn der Widerstandswert geringer ist als der Referenzwert.
  26. Verfahren zum Steuern einer Temperatur einer Halbleitervorrichtung, aufweisend: ein Halbleiter-Package (10-21), aufweisend: einen Halbleiterchip (150), der an einem Package-Substrat (100) angebracht ist; eine Temperaturmessvorrichtung (110), welche konfiguriert ist, eine Temperatur des Halbleiter-Packages (10-21) zu messen, wobei die Temperaturmessvorrichtung (110) einen Thermistor (120, 120a) mit einem negativen Temperaturkoeffizienten und einen Widerstand (130), die in Serie miteinander verbunden sind, aufweist; und eine Temperatursteuerschaltung (151), welche konfiguriert ist, um von der Temperaturmessvorrichtung (110) ein Signal zu empfangen, welches der Temperatur des Halbleiter-Packages (10-21) entspricht, wobei die Temperatursteuerschaltung (151) konfiguriert ist, um eine Arbeitsgeschwindigkeit des Halbleiterchips (150) auf der Basis des Signals zu ändern, wobei das Package-Substrat (100) ein offenes Loch (114) aufweist, das hiervon vordringt, und wobei der Thermistor (120, 120a) mit dem negativen Temperaturkoeffizienten in dem offenen Loch (114) des Package-Substrats (100) angeordnet ist, wobei das Verfahren aufweist: ein Messen einer Temperatur eines Halbleiterchips (150) unter Verwendung eines Thermistors (120, 120a) mit einem negativen Temperaturkoeffizienten; ein Ausgeben eines Widerstandswerts von dem Thermistor (120, 120a) mit dem negativen Temperaturkoeffizienten, wobei der Widerstandswert der gemessenen Temperatur entspricht; und ein Ändern einer Leistung, welche an den Halbleiterchip (150) angelegt wird, basierend auf dem Widerstandswert und einem Widerstandsreferenzwert, wobei die Temperatursteuerschaltung (151) in dem Halbleiterchip (150) eingebettet ist, und wobei die Temperatursteuerschaltung (151) Folgendes aufweist: eine Leistungseinheit (157), welche elektrisch mit dem Widerstand (130) und dem Thermistor (120, 120a) verbunden ist; einen Analog-Digital-Wandler, welcher elektrisch mit dem Thermistor (120, 120a) verbunden ist; und eine Verarbeitungseinheit (153), welche elektrisch mit dem Analog-Digital-Wandler verbunden ist.
  27. Verfahren nach Anspruch 26, wobei das Ändern der Leistung Folgendes aufweist: ein Erhöhen der Leistung, welche an den Halbleiterchip (150) angelegt wird, wenn der Widerstandswert höher ist als der Referenzwiderstandswert, und ein Verringern der Leistung, welche an den Halbleiterchip (150) angelegt wird, wenn der Widerstandswert geringer ist als der Referenzwiderstandswert.
  28. Verfahren nach Anspruch 27, wobei das Erhöhen der Leistung ein Erhöhen einer Arbeitsgeschwindigkeit des Halbleiterchips (150) einschließt, und wobei das Verringern der Leistung ein Verringern der Arbeitsgeschwindigkeit des Halbleiterchips (150) einschließt.
  29. Verfahren nach Anspruch 26, wobei der Widerstand (130) konfiguriert ist, um eine Selbsterwärmung des Thermistors (120, 120a) mit negativem Temperaturkoeffizienten zu verringern.
  30. Verfahren nach Anspruch 26, weiter aufweisend: ein Liefern des Widerstandswerts an den Analog-Digital-Wandler; ein Umwandeln des Widerstandswerts in ein Digitalsignal unter Verwendung des Analog-Digital-Wandlers; ein Liefern des Digitalsignals an die Verarbeitungseinheit (153), wobei das Ändern einer Leistung, welche an den Halbleiterchip (150) angelegt wird, durch die Verarbeitungseinheit (153) durchgeführt wird;
  31. Verfahren zum Steuern einer Temperatur einer Halbleitervorrichtung, aufweisend: ein Halbleiter-Package (10-21), aufweisend: einen Halbleiterchip (150), der an einem Package-Substrat (100) angebracht ist; eine Temperaturmessvorrichtung (110), welche konfiguriert ist, eine Temperatur des Halbleiter-Packages (10-21) zu messen, wobei die Temperaturmessvorrichtung (110) einen Thermistor (120, 120a) und einen Widerstand, der elektrisch in Serie mit dem Thermistor (120, 120a) verbunden ist, aufweist; und eine Temperatursteuerschaltung (151), welche konfiguriert ist, um von der Temperaturmessvorrichtung (110) ein Signal zu empfangen, welches der Temperatur des Halbleiter-Packages (10-21) entspricht, wobei die Temperatursteuerschaltung (151) konfiguriert ist, um eine Arbeitsgeschwindigkeit des Halbleiterchips (150) auf der Basis des Signals zu ändern, wobei das Package-Substrat (100) ein offenes Loch (114) aufweist, das hiervon vordringt, und wobei wenigstens einer des Thermistors (120, 120a) und des Widerstands in dem offenen Loch (114) des Package-Substrats (100) angeordnet ist, wobei das Verfahren aufweist: ein Messen einer Temperatur des Halbleiterchips (150) unter Verwendung eines Thermistors (120, 120a), wobei der Thermistor (120, 120a) elektrisch mit einem Widerstand (130) verbunden ist; und ein Ändern einer Leistung, welche an den Halbleiterchip (150) angelegt wird, basierend auf der Temperatur des Thermistors (120, 120a) und einer Referenztemperatur, wobei die Temperatursteuerschaltung (151) in dem Halbleiterchip (150) eingebettet ist, und wobei die Temperatursteuerschaltung (151) Folgendes aufweist: eine Leistungseinheit (157), welche elektrisch mit dem Widerstand (130) und dem Thermistor (120, 120a) verbunden ist; einen Analog-Digital-Wandler, welcher elektrisch mit dem Thermistor (120, 120a) verbunden ist; und eine Verarbeitungseinheit (153), welche elektrisch mit dem Analog-Digital-Wandler verbunden ist.
  32. Verfahren nach Anspruch 31, wobei das Ändern der Leistung Folgendes aufweist: ein Verringern der Leistung, welche an den Halbleiterchip (150) angelegt wird, wenn die Temperatur des Thermistors (120, 120a) höher ist als die Referenztemperatur; und ein Erhöhen der Leistung, welche an den Halbleiterchip (150) angelegt wird, wenn die Temperatur des Thermistors (120, 120a) geringer ist als die Referenztemperatur.
  33. Verfahren nach Anspruch 31, weiter aufweisend: ein Liefern eines Signals entsprechend der Temperatur des Thermistors (120, 120a) zu dem Analog-Digital-Wandler; ein Umwandeln des Signals entsprechend der Temperatur des Thermistors (120, 120a) in ein Digitalsignal unter Verwendung des Analog-Digital-Wandlers und ein Liefern des Digitalsignals an die Verarbeitungseinheit (153), wobei das Ändern einer Leistung, welche an den Halbleiterchip (150) angelegt wird, durch die Verarbeitungseinheit (153) durchgeführt wird.
  34. Halbleitervorrichtung nach Anspruch 1, wobei die Verarbeitungseinheit (153) konfiguriert ist, um eine Leistung, welche dem Halbleiterchip (150) zur Verfügung gestellt wird, anzupassen, basierend auf einer Ausgabe von dem Thermistor (120, 120a), welcher mit dem Halbleiter-Package (10-21) verbunden ist, wobei die Leistung von einer ersten Leistung zu einer zweiten Leistung angepasst wird, wobei sowohl die erste Leistung als auch die zweite Leistung größer als 0 Watt ist.
  35. Halbleitervorrichtung nach Anspruch 34, wobei der Widerstand (130) Folgendes aufweist: eine erste Elektrode (131), eine zweite Elektrode (132) und ein Widerstandselement (133) zwischen der ersten Elektrode (131) und der zweiten Elektrode (132).
DE102011054886.6A 2010-11-26 2011-10-28 Halbleitervorrichtungen und Verfahren zum Steuern der Temperatur davon Active DE102011054886B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0118954 2010-11-26
KR1020100118954A KR101752829B1 (ko) 2010-11-26 2010-11-26 반도체 장치

Publications (2)

Publication Number Publication Date
DE102011054886A1 DE102011054886A1 (de) 2012-05-31
DE102011054886B4 true DE102011054886B4 (de) 2021-07-08

Family

ID=46049901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011054886.6A Active DE102011054886B4 (de) 2010-11-26 2011-10-28 Halbleitervorrichtungen und Verfahren zum Steuern der Temperatur davon

Country Status (6)

Country Link
US (2) US8692349B2 (de)
JP (1) JP5931417B2 (de)
KR (1) KR101752829B1 (de)
CN (1) CN102541120B (de)
DE (1) DE102011054886B4 (de)
TW (1) TWI562292B (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013040B1 (en) * 2009-04-10 2015-04-21 Sanmina Corporation Memory device with die stacking and heat dissipation
US20130173944A1 (en) * 2011-12-28 2013-07-04 Lsi Corporation Reducing power consumption of memory
US9190397B2 (en) * 2012-02-14 2015-11-17 Mitsubishi Electric Corporation Semiconductor device
KR102015565B1 (ko) 2012-06-04 2019-08-28 삼성전자주식회사 전자 장치 및 그것의 온도 제어 방법
DE102012111458B4 (de) * 2012-11-27 2022-12-08 Tdk Electronics Ag Halbleitervorrichtung
KR101922452B1 (ko) 2013-02-26 2018-11-28 삼성전자 주식회사 반도체 테스트 장치 및 그 제조 방법
KR102063817B1 (ko) 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
KR102123991B1 (ko) 2013-03-11 2020-06-17 삼성전자주식회사 반도체 패키지 및 이를 구비하는 전자 시스템
CN105051898B (zh) * 2013-08-23 2018-01-16 富士电机株式会社 半导体装置
KR102077608B1 (ko) * 2013-09-26 2020-02-17 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 스택 패키지
SG2013084009A (en) * 2013-11-12 2015-06-29 Rockwell Automation Asia Pacific Business Ctr Pte Ltd Multiple alternative automation input system and method
DE102013114006A1 (de) * 2013-12-13 2015-06-18 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Leiterplatte
KR102317263B1 (ko) 2014-03-11 2021-10-25 삼성전자주식회사 반도체 패키지 및 이를 포함하는 데이터 저장 장치
EP3117456B1 (de) * 2014-03-12 2022-05-11 Intel Corporation Mikroelektronische packung mit einer passiven mikroelektronischen vorrichtung in einem packungsgehäuse und ihr herstellungsverfahren
WO2015153179A1 (en) * 2014-04-01 2015-10-08 Agiltron, Inc. Microelectromechanical displacement structure and method for controlling displacement
US9198296B1 (en) * 2015-01-06 2015-11-24 Kinsus Interconnect Technology Corp. Double sided board with buried element and method for manufacturing the same
DE102015208348B3 (de) 2015-05-06 2016-09-01 Siemens Aktiengesellschaft Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls
CN106339011A (zh) * 2015-07-10 2017-01-18 深圳市中兴微电子技术有限公司 一种芯片温度检测和控制方法与装置
US20170083063A1 (en) * 2015-09-21 2017-03-23 Qualcomm Incorporated Circuits and methods providing temperature mitigation for computing devices using in-package sensor
JP6592099B2 (ja) 2015-10-01 2019-10-16 ローム株式会社 半導体装置
US9953892B2 (en) 2015-11-04 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer based-semiconductor structure with cavity
CN105489568B (zh) * 2015-11-25 2019-01-22 中国科学院微电子研究所 一种倒装芯片的倒装封装结构及倒装芯片
US10872832B2 (en) * 2015-12-16 2020-12-22 Intel Corporation Pre-molded active IC of passive components to miniaturize system in package
JP6637374B2 (ja) * 2016-04-27 2020-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサ
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
KR102673675B1 (ko) 2016-12-06 2024-06-12 삼성전자주식회사 전자 장치 및 전자 장치에서의 표면 발열을 제어하기 위한 방법
KR20180081190A (ko) * 2017-01-05 2018-07-16 에스케이하이닉스 주식회사 온도를 측정할 수 있는 메모리 모듈 및 이를 이용하는 시스템
FR3077157B1 (fr) * 2018-01-25 2020-02-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce electronique a face arriere protegee
US10784213B2 (en) * 2018-01-26 2020-09-22 Hong Kong Applied Science and Technology Research Institute Company Limited Power device package
CN110197749B (zh) * 2018-02-27 2022-03-22 香港理工大学 一体化加热器及其温度传感方法
TW201947722A (zh) * 2018-05-07 2019-12-16 恆勁科技股份有限公司 覆晶封裝基板
JP2020009879A (ja) * 2018-07-06 2020-01-16 太陽誘電株式会社 回路基板および回路モジュール
JP6958499B2 (ja) * 2018-07-09 2021-11-02 三菱電機株式会社 半導体装置および電力変換装置
KR20200028143A (ko) * 2018-09-06 2020-03-16 주식회사 웨이브피아 패키지 레벨에서 온도 모니터링이 가능한 알에프 소자 패키지
JP7055084B2 (ja) * 2018-09-20 2022-04-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の制御方法
KR102091938B1 (ko) * 2018-10-01 2020-03-20 전자부품연구원 반도체소자 실장재 및 제조방법
US11224098B2 (en) * 2018-11-01 2022-01-11 General Electric Company Systems and methods for passive heating of temperature-sensitive electronic components
CN109887529A (zh) * 2019-03-19 2019-06-14 济南德欧雅安全技术有限公司 一种共享电阻器的多芯片计算机存储设备
JP7121188B2 (ja) * 2019-03-29 2022-08-17 京セラ株式会社 素子用基板、発光素子モジュールおよび発光装置
TWI681278B (zh) * 2019-04-11 2020-01-01 群聯電子股份有限公司 溫度控制電路、記憶體儲存裝置及溫度控制方法
US11382178B2 (en) * 2019-06-27 2022-07-05 General Electric Company System and method for heating an electrical bus in an electrical cabinet for cold startup and condensation/frost control
US20210057397A1 (en) * 2019-08-20 2021-02-25 Qualcomm Incorporated Electrodeless passive embedded substrate
CN111162057B (zh) * 2020-01-06 2022-01-21 珠海格力电器股份有限公司 半导体功率器件及用于半导体功率器件的功率处理组件
US11588470B2 (en) * 2020-02-18 2023-02-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN112133680B (zh) * 2020-08-18 2022-06-28 山东汉旗科技有限公司 一种低压大电流Mosfet功率芯片
DE102021202150A1 (de) 2021-03-05 2022-09-08 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul mit Alterungserkennung
US11971760B2 (en) * 2021-04-07 2024-04-30 Apple Inc. Printed circuits with embedded resistive thermal devices
US20230029782A1 (en) * 2021-07-30 2023-02-02 Changxin Memory Technologies, Inc. System, method and device for temperature control
CN115101510B (zh) * 2022-08-26 2022-11-11 智新半导体有限公司 一种内置热敏器件的芯片结构及制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69425933T2 (de) * 1993-08-02 2001-02-15 Siemens Automotive Sa Temperaturmessvorrichtung
JP2003152303A (ja) * 2001-08-27 2003-05-23 Ibiden Co Ltd 配線板
US20060223229A1 (en) * 2002-07-19 2006-10-05 Asat Ltd. Ball grid array package and process for manufacturing same
US20060291173A1 (en) * 2005-06-22 2006-12-28 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded electronic components
US20070296071A1 (en) 2006-06-23 2007-12-27 Chia-Pin Chiu Microelectronic package including temperature sensor connected to the package substrate and method of forming same
WO2009081225A1 (en) 2007-12-24 2009-07-02 Nokia Corporation Thermal sensors for stacked dies

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132469A (ja) * 1992-10-15 1994-05-13 Toshiba Corp 集積回路素子及び該素子を有する電子機器装置
JPH08139223A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp 半導体装置
JPH09116268A (ja) 1995-10-16 1997-05-02 Noboru Orimo プリント配線板
JP2861981B2 (ja) * 1997-04-11 1999-02-24 日本電気株式会社 半導体装置の冷却構造
JP4885366B2 (ja) * 2000-01-31 2012-02-29 日本特殊陶業株式会社 配線基板の製造方法
JP4631223B2 (ja) * 2001-07-04 2011-02-16 パナソニック株式会社 半導体実装体およびそれを用いた半導体装置
US7253495B2 (en) * 2002-10-15 2007-08-07 Marvell World Trade Ltd. Integrated circuit package with air gap
US6959258B2 (en) * 2003-02-18 2005-10-25 Lsi Logic Corporation Methods and structure for IC temperature self-monitoring
JP3756168B2 (ja) * 2004-03-19 2006-03-15 株式会社ソニー・コンピュータエンタテインメント 回路の発熱制御方法、装置およびシステム
JP3811166B2 (ja) * 2004-05-31 2006-08-16 株式会社東芝 電子機器
US7413343B2 (en) * 2005-09-16 2008-08-19 Kyocera Wireless Corp. Apparatus for determining a temperature sensing element
JP4777764B2 (ja) 2005-12-08 2011-09-21 ニチコン株式会社 温度補償回路基板の製造方法
TW200727431A (en) * 2006-01-04 2007-07-16 Champmems Corp Sensing chip package module bonded on base board
TW200727370A (en) * 2006-01-12 2007-07-16 Touch Micro System Tech Integrated die packaging structure and manufacturing process thereof
TW200841437A (en) * 2007-04-11 2008-10-16 Siliconware Precision Industries Co Ltd Manufacturing method of semiconductor package and heat-dissipating structure applicable thereto
TWI345290B (en) * 2007-06-05 2011-07-11 Advanced Semiconductor Eng A heat dissipation module for chip package
KR101505551B1 (ko) * 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
KR101483656B1 (ko) * 2008-01-30 2015-01-16 코닌클리케 필립스 엔.브이. 광 또는 온도 센서들이 통합되고, 시다중화되어 있는 반도체 패키지
US20090285261A1 (en) * 2008-05-17 2009-11-19 Lsi Corporation Integrated Circuit System Monitor
US20100275824A1 (en) 2009-04-29 2010-11-04 Larue Albert D Biomass center air jet burner

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69425933T2 (de) * 1993-08-02 2001-02-15 Siemens Automotive Sa Temperaturmessvorrichtung
JP2003152303A (ja) * 2001-08-27 2003-05-23 Ibiden Co Ltd 配線板
US20060223229A1 (en) * 2002-07-19 2006-10-05 Asat Ltd. Ball grid array package and process for manufacturing same
US20060291173A1 (en) * 2005-06-22 2006-12-28 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded electronic components
US20070296071A1 (en) 2006-06-23 2007-12-27 Chia-Pin Chiu Microelectronic package including temperature sensor connected to the package substrate and method of forming same
WO2009081225A1 (en) 2007-12-24 2009-07-02 Nokia Corporation Thermal sensors for stacked dies

Also Published As

Publication number Publication date
CN102541120B (zh) 2016-02-24
JP5931417B2 (ja) 2016-06-08
JP2012114446A (ja) 2012-06-14
CN102541120A (zh) 2012-07-04
DE102011054886A1 (de) 2012-05-31
KR20120057285A (ko) 2012-06-05
US20140184312A1 (en) 2014-07-03
US8692349B2 (en) 2014-04-08
US20120133427A1 (en) 2012-05-31
TW201230255A (en) 2012-07-16
KR101752829B1 (ko) 2017-06-30
TWI562292B (en) 2016-12-11

Similar Documents

Publication Publication Date Title
DE102011054886B4 (de) Halbleitervorrichtungen und Verfahren zum Steuern der Temperatur davon
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102010002050A1 (de) Leiterplatte mit daran befestigtem IC, Leiterplatte und Verfahren zur Fertigung der Leiterplatte mit daran befestigtem IC
DE102009055648A1 (de) Leistungshalbleitermodul
DE112016005862B4 (de) Stützstrukturen für integrierte Schaltungsgehäuse; Rechnervorrichtung und Herstellverfahren
DE102012109374A1 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE102018115038B4 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE112013000686T5 (de) Flexible Schaltungen und Substrate mit spannungsschaltbarem dielektrischem Material
DE202011110802U1 (de) Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert
DE102018123837A1 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE112007000585T5 (de) Unterdrücken elektrostatischer Entladung, die mit Radiofrequenz-Identifikations Tags zusammenhängt
DE112017007904T5 (de) Leistungsverbesserte, gestapelte Chip-Größenordnungs-Package-Lösung mit integriertem Die-Anbringungs-Film
DE102007041070B4 (de) Schaltkreisstruktur mit unabhängigen in der Leiterplatte implementierten Masseplattenlayouts
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE112011105977T5 (de) Raster-Interposer
US7233069B2 (en) Interconnection substrate and fabrication method thereof
DE19747609A1 (de) Dünnfilmmehrschichtsubstrat und elektronische Vorrichtung
DE4031733A1 (de) Mehrlagenhybride mit leistungsbauelementen
DE102018128046A1 (de) Elektronische Bauelementgehäuse
DE2458846A1 (de) Elektronische baugruppe mit halbleiterschaltungen
DE102010036812A1 (de) Mehrchipmodul und Verfahren zu seiner Herstellung
DE112019003318T5 (de) In ein substrat eingebettete magnetkerninduktivitäten
DE112014002746T5 (de) Lötkontakte für Buchsenbaugruppen
DE112006003771T5 (de) Auf Chipebene integrierte passive Hochfrequenzelemente, Verfahren zu ihrer Herstellung und Systeme, die diese enthalten
DE112006002962T5 (de) Chip-Abstandhalter, der in Radiofrequenz ID Tags integriert ist, Verfahren zu deren Herstellung und Systeme, die diese beinhalten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final