DE102018115038B4 - Halbleitergehäuse und Verfahren zum Herstellen desselben - Google Patents

Halbleitergehäuse und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102018115038B4
DE102018115038B4 DE102018115038.5A DE102018115038A DE102018115038B4 DE 102018115038 B4 DE102018115038 B4 DE 102018115038B4 DE 102018115038 A DE102018115038 A DE 102018115038A DE 102018115038 B4 DE102018115038 B4 DE 102018115038B4
Authority
DE
Germany
Prior art keywords
rdl1
redistribution layer
layer
semiconductor
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018115038.5A
Other languages
English (en)
Other versions
DE102018115038A1 (de
Inventor
Young-Hoon SON
Jung-hwan Choi
Seok-Hun Hyun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180008955A external-priority patent/KR102434988B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018115038A1 publication Critical patent/DE102018115038A1/de
Application granted granted Critical
Publication of DE102018115038B4 publication Critical patent/DE102018115038B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitergehäuse mit:einer ersten Schicht (L1), die eine erste Platte (PNL1) des Halbleitergehäuses (100; 200; 300; 400) und einen ersten oder mehrere erste Halbleiterchips (110; 210; 310; 410) aufweist, wobei jeder von dem einen oder den mehreren ersten Halbleiterchips (110; 210; 310; 410) eine oder mehrere erste Kontaktstellen (111; 211; 311; 411), die an einer ersten Oberfläche (F1) des einen oder der mehreren ersten Halbleiterchips (110; 210; 310; 410) freiliegt oder freiliegen, hat;einer zweiten Schicht (L2), die über der ersten Schicht (L1) angeordnet ist, wobei die zweite Schicht (L2) eine zweite Platte (PNL2) des Halbleitergehäuses (100; 200; 300; 400) und einen zweiten oder mehrere zweite Halbleiterchips (120; 220; 320; 420) aufweist, wobei jeder von dem einen oder den mehreren zweiten Halbleiterchips (120; 220; 320; 420) eine oder mehrere zweite Kontaktstellen (221; 221_a; 221_b; 221_c; 221_d; 321; 421), die an einer zweiten Oberfläche (F2) des einen oder der mehreren zweiten Halbleiterchips (120; 220; 320; 420) freiliegt oder freiliegen, hat; undeiner ersten Neuverteilungsschicht (RDL1), die zwischen der ersten Schicht (L1) und der zweiten Schicht (L2) angeordnet ist und mit der einen oder den mehreren ersten Kontaktstellen (121; 221; 221_a, 221_b; 221_c; 221_d; 321; 421) elektrisch verbunden ist,wobei die erste Schicht (L1) ferner ein erstes oder mehrere erste plattendurchgehende Kontaktlöcher (TPV1) aufweist, das oder die sich in einer vertikalen Richtung, die einer Richtung einer Dicke der ersten Platte (PNL1) entspricht, durch die erste Platte (PNL1) erstreckt oder erstrecken und mit der ersten Neuverteilungsschicht (RDL1) elektrisch verbunden ist oder sind,wobei der eine oder die mehreren ersten Halbleiterchips (210; 310; 410) und der eine oder die mehreren zweiten Halbleiterchips (220; 320; 420) so angeordnet sind, dass die erste Oberfläche (F1) und die zweite Oberfläche (F2) einander zugewandt sind, die erste Neuverteilungsschicht (RDL1) zwischen der ersten Oberfläche (F1) und der zweiten Oberfläche (F2) angeordnet ist, und die eine oder die mehreren zweiten Kontaktstellen (221; 221_a; 221_b; 221_c; 221_d; 321; 421) elektrisch mit der ersten Neuverteilungsschicht (RDL1) verbunden sind, undder eine oder die mehreren ersten Halbleiterchips (210; 310; 410) und der eine oder die mehreren zweiten Halbleiterchips (220; 320; 420) symmetrisch so angeordnet sind, dass sie einander in Bezug auf die erste Neuverteilungsschicht (RDL1) zugewandt sind, um die erste Neuverteilungsschicht (RDL1) gemeinsam zu verwenden.

Description

  • HINTERGRUND
  • Der Erfindungsgedanke bezieht sich auf ein Halbleitergehäuse und insbesondere auf ein Halbleitergehäuse, auf das ein Ausfächerungseinhäusungsverfahren (fan-out Einhäusungsverfahen) angewendet wird, und auf ein Verfahren zum Herstellen desselben.
  • Es ist erforderlich, dass elektronische Erzeugnisse große Mengen an Daten verarbeiten, während dieselben miniaturisiert werden. Es gibt dementsprechend einen wachsenden Bedarf an einer Erhöhung der Integration von Halbleitervorrichtungen, die bei solchen elektronischen Erzeugnissen verwendet werden. Zu diesem Zweck werden Halbleiterchips unter Verwendung von verschiedenen Einhäusungstechnologien gestapelt und miteinander elektrisch verbunden. Halbleitergehäuse, die Chips enthalten, werden beispielsweise gestapelt und bei einem Verfahren, das als ein Drahtbinde- bzw. Drahtbondverfahren bekannt ist, durch Drähte elektrisch verbunden. Die Verwendung eines Drahtbondverfahrens bei diesem Typ einer Anwendung erfordert jedoch, dass das Gesamt-Halbleitergehäuse ziemlich dick ist, und es ist schwierig, mehr als 4 Schichten zu stapeln, und eine T-Topologie kann sich zeigen, wenn eine Neuverteilungsschicht für mehr als 2 Lasten verwendet wird. Plattenniveaugehäuse- (PLP-) und Scheiben- bzw. Waferniveaugehäuse- (WLP-) Technologien zum Erhöhen einer Integration und zum Reduzieren eines Einheitsaufwands wurden in letzter Zeit untersucht und entwickelt.
  • US 2016 / 0 329 299 A1 offenbart: Eine Halbleiter-Packungsstruktur, umfassend ein erstes Halbleitergehäuse, umfassend eine erste Umverteilungsschichtstruktur (RDL) mit einer ersten Oberfläche und einer ihr gegenüberliegenden zweiten Oberfläche; einen ersten Halbleiterchip, der auf der ersten Oberfläche der ersten RDL-Struktur angeordnet ist; eine erste Formmasse, die auf der ersten Oberfläche der ersten RDL-Struktur angeordnet ist und den ersten Halbleiterchip umgibt; und eine intermetallische dielektrische (IMD) Struktur, die auf der ersten Formmasse und dem ersten Halbleiterchip angeordnet ist, wobei die IMD-Struktur eine leitende Schicht mit einem Antennenmuster aufweist, die elektrisch mit der ersten RDL-Struktur gekoppelt ist.
  • US 2010 / 0 103 634 A1 offenbart: Eine Leiterplatte enthält ein funktionelles Bauelement, eine Leiterplatte, in die das funktionelle Bauelement eingebettet ist, und eine erste und eine zweite leitende Verdrahtungsschicht, die auf der Vorder- und der Rückseite der Leiterplatte ausgebildet sind, um dazwischen das funktionelle Bauelement einzuschließen, und die jeweils mindestens eine Leiterschicht enthalten. Die Oberfläche jeder der äußersten gemusterten Verbindungen der ersten leitenden Verdrahtungsschicht liegt frei, und die Oberfläche einer ersten dielektrischen Schicht, die die äußersten gemusterten Verbindungen voneinander isoliert, ragt über die Oberfläche jeder der gemusterten Verbindungen hinaus. Die strukturierten Verbindungen der zweiten leitenden Verdrahtungsschicht sind mit entsprechenden Elektrodenanschlüssen des funktionellen Bauelements verbunden, und die Oberfläche einer zweiten dielektrischen Schicht, die die Elektrodenanschlüsse voneinander isoliert, ist ein Substrat in derselben Ebene wie die Oberfläche der Elektrodenanschlüsse, die neben der zweiten dielektrischen Schicht angeordnet sind.
  • KURZFASSUNG
  • Die vorliegende Erfindung ist definiert in den unabhängigen Ansprüchen. Spezifische Ausführungsformen sind definiert in den abhängigen Ansprüchen.
  • Gemäß einem Aspekt des Erfindungsgedankens ist ein Halbleitergehäuse geschaffen, das eine erste Schicht, die eine erste Platte des Halbleitergehäuses und einen ersten oder mehrere erste Halbleiterchips aufweist, wobei jeder von dem einen oder den mehreren ersten Halbleiterchips eine oder mehrere erste Kontaktstellen hat, die an einer ersten Oberfläche des einen oder der mehreren ersten Halbleiterchips freiliegt oder freiliegen, eine zweite Schicht, die über der ersten Schicht angeordnet ist, wobei die zweite Schicht eine zweite Platte des Halbleitergehäuss und einen zweiten oder mehrere zweite Halbleiterchips aufweist, wobei jeder von dem einen oder den mehreren zweiten Halbleiterchips eine oder mehrere zweite Kontaktstellen hat, die an einer zweiten Oberfläche des einen oder der mehreren zweiten Halbleiterchips freiliegt oder freiliegen, und eine erste Neuverteilungsschicht aufweist, die zwischen der ersten Schicht und der zweiten Schicht angeordnet ist und mit der einen oder den mehreren ersten Kontaktstellen elektrisch verbunden ist. Die erste Schicht weist ferner ein erstes oder mehrere erste plattendurchgehende Kontaktlöcher (TPVs) auf, das oder die sich in einer vertikalen Richtung, die einer Richtung einer Dicke der ersten Platte entspricht, durch die erste Platte erstreckt oder erstrecken und mit der ersten Neuverteilungsschicht elektrisch verbunden ist oder sind.
  • Gemäß einem anderen Aspekt des Erfindungsgedanken ist ein Halbleitergehäuse geschaffen, das eine erste Schicht, die einen ersten Halbleiterchip, der eine oder mehrere erste Kontaktstellen, die an einer ersten Oberfläche des ersten Halbleiterchips freiliegt oder freiliegen, hat, eine erste Platte, die einen ersten aufnehmenden Abschnitt, der den ersten Halbleiterchip aufnimmt, hat, und ein erstes plattendurchgehendes oder mehrere erste plattendurchgehende Kontaktlöcher (TPVs), das oder die sich in einer vertikalen Richtung, die einer Richtung einer Dicke der ersten Platte entspricht, durch die erste Platte erstreckt oder erstrecken, aufweist, eine erste Neuverteilungsschicht, die in der vertikalen Richtung auf der ersten Schicht angeordnet ist und mit der einen oder den mehreren ersten Kontaktstellen und dem einen oder den mehreren ersten TPVs elektrisch verbunden ist, und eine zweite Schicht aufweist, die in der vertikalen Richtung auf die erste Neuverteilungsschicht gestapelt ist und einen zweiten Halbleiterchip, der eine oder mehrere zweite Kontaktstellen, die an einer zweiten Oberfläche des zweiten Halbleiterchips freiliegt oder freiliegen, hat, und eine zweite Platte, die einen zweiten aufnehmenden Abschnitt aufweist, der den zweiten Halbleiterchip aufnimmt, aufweist.
  • Gemäß einem anderen Aspekt des Erfindungsgedankens ist ein Halbleitergehäuse geschaffen, das eine erste Schicht, die einen ersten Halbleiterchip, der eine oder mehrere erste Kontaktstellen und eine erste Oberfläche, an der die eine erste oder die mehreren ersten Kontaktstellen freiliegt oder freiliegen, hat, eine erste Platte, die einen ersten aufnehmenden Abschnitt, der den ersten Halbleiterchip unterbringt, hat, und ein erstes plattendurchgehendes oder mehrere erste plattendurchgehende Kontaktlöcher (TPVs) aufweist, das oder die sich durch die erste Platte in einer vertikalen Richtung erstreckt oder erstrecken, eine erste Neuverteilungsschicht, die auf der ersten Schicht angeordnet ist und mit der einen oder den mehreren ersten Kontaktstellen und dem einen oder den mehreren ersten TPVs elektrisch verbunden ist, und eine zweite Schicht aufweist, die auf die erste Neuverteilungsschicht gestapelt ist und einen zweiten Halbleiterchip, der eine oder mehrere zweite Kontaktstellen und eine zweite Oberfläche, an der die eine zweite oder die mehreren zweiten Kontaktstellen, die mit der ersten Neuverteilungsschicht elektrisch verbunden ist oder sind, freiliegt oder freiliegen, hat, eine zweite Platte, die einen zweiten aufnehmenden Abschnitt zum Aufnehmen des zweiten Halbleiterchips aufweist, und ein zweites TPV aufweist, das sich durch die zweite Platte erstreckt und mit der ersten Neuverteilungsschicht elektrisch verbunden ist.
  • Figurenliste
  • Der Erfindungsgedanke wird aus der folgenden detaillierten Beschreibung von Beispielen desselben, die im Zusammenhang mit den beigefügten Zeichnungen vorgenommen wird, deutlicher verständlich werden. Es zeigen:
    • 1A eine Querschnittsansicht eines Beispiels eines Halbleitergehäuses gemäß dem Erfindungsgedanken;
    • 1B eine vergrößerte Ansicht eines Querschnitts einer Region A der Vorrichtung von 1A;
    • 2A, 2B, 2C und 2D vergrößerte Ansichten anderer Beispiele von Querschnitten von Halbleitergehäusen gemäß dem Erfindungsgedanken, wobei jede dem Querschnitt der Region A der Vorrichtung von 1 entspricht;
    • 3A eine Querschnittsansicht eines Beispiels eines Halbleitergehäuses gemäß dem Erfindungsgedanken;
    • 3B eine vergrößerte Ansicht eines Querschnitts einer Region B der Vorrichtung von 3A;
    • 4A, 4B, 4C und 4D vergrößerte Ansichten von anderen Beispielen von Querschnitten von Halbleitergehäusen gemäß dem Erfindungsgedanken, die jeweils dem Querschnitt der Region B der Vorrichtung von 3B entsprechen;
    • 5 eine Querschnittsansicht eines Beispiels eines Halbleitergehäuses gemäß dem Erfindungsgedanken;
    • 6 eine Querschnittsansicht eines Beispiels eines Halbleitergehäuses gemäß dem Erfindungsgedanken;
    • 7A bis 7D ein Beispiel eines Verfahrens eines Herstellens eines Halbleitergehäuses gemäß dem Erfindungsgedanken, wobei 7A ein Flussdiagramm des Verfahrens ist, und 7B und 7C jeweils eine Querschnittsansicht der Komponenten des Gehäuses während des Verlaufs seiner Herstellung sind, und 7D eine Querschnittsansicht des fertiggestellten Gehäuses ist;
    • 8A bis 8D ein Beispiel eines Verfahrens eines Herstellens eines Halbleitergehäuses gemäß dem Erfindungsgedanken, wobei 8A ein Flussdiagramm des Verfahrens ist, und 8B und 8C jeweils eine Querschnittsansicht des Gehäuses während des Verlaufs seiner Herstellung sind, und 8D eine Querschnittsansicht des fertiggestellten Gehäuses ist;
    • 9 eine Querschnittsansicht eines Beispiels eines Halbleitergehäuses gemäß dem Erfindungsgedanken; und
    • 10 ein schematisches Blockdiagramm eines elektronischen Systems, das ein Halbleitergehäuse gemäß dem Erfindungsgedanken aufweist.
  • DETAILLIERTE BESCHREIBUNG
  • Ein Halbleitergehäuse 100 gemäß dem Erfindungsgedanken wird nun im Detail unter Bezugnahme auf 1A und 1B beschrieben werden.
  • Bezug nehmend auf 1A kann das Halbleitergehäuse 100 Lötkugeln SB, erste und zweite Schichten L1 und L2 und erste und zweite Neuverteilungsschichten RDL1 und RDL2 aufweisen. Eine erste Schicht L1 kann einen ersten oder mehrere erste Halbleiterchips 110 und ein erstes plattendurchgehendes oder mehrere erste plattendurchgehende Kontaktlöcher (TPV) TPV1 aufweisen. Die erste Schicht L1 kann ferner eine erste Platte PNL1 oder Füllung aufweisen, die einen ersten aufnehmenden Abschnitt AC1, in dem der erste Halbleiterchip 110 untergebracht ist, z. B. eine Region, die durch den ersten Halbleiterchip 110 in der ersten Platte PNL1 belegt ist, aufweist. Eine zweite Schicht L2 kann einen zweiten oder mehrere zweite Halbleiterchips 120 und ein zweites oder mehrere zweite TPVs ,TPV2, aufweisen. Die zweite Schicht L2 kann ferner ebenfalls eine zweite Platte PNL2 oder Füllung aufweisen, die einen zweiten aufnehmenden Abschnitt AC2, in dem der zweite Halbleiterchip 120 untergebracht ist, aufweist. Hier kann der Ausdruck Chip-aufnehmender Abschnitt als sich auf eine Öffnung in einer Größe eines Chips, die auf einer Seite der Platte offen ist, z. B. ein Hohlraum, der auf lediglich einer Seite der Platte offen ist, oder als sich auf ein durchgehendes Loch beziehend verstanden werden, das auf beiden Seiten der Platte offen ist.
  • Der erste Halbleiterchip 110 kann eine oder mehrere erste Kontaktstellen 111 aufweisen. Gemäß einem Beispiel kann der erste Halbleiterchip 110 eine erste Oberfläche F1, an der die eine erste oder die mehreren ersten Kontaktstellen 111 freiliegen, haben. Die erste Kontaktstelle 111 kann beispielsweise an der ersten Oberfläche F1 freiliegen und mit der ersten Neuverteilungsschicht RDL1 elektrisch verbunden sein. Es versteht sich aus dem Ausdruck „Chip“ ohne Weiteres von selbst, dass der erste Halbleiterchip 110 ein Plättchen, das heißt einen Chipkörper, an dem eine integrierte Schaltung (IC) gebildet ist, aufweisen kann, und dass die eine erste oder die mehreren ersten Kontaktstellen 111 der Eingangs-/Ausgangsanschluss der IC ist bzw. die Eingangs-/ Ausgangsanschlüsse der IC sind.
  • Der zweite Halbleiterchip 120 kann eine oder mehrere zweite Kontaktstellen 121 aufweisen. Gemäß einem Beispiel kann der zweite Halbleiterchip 120 eine zweite Oberfläche F2 haben, an der die eine zweite oder die mehreren zweiten Kontaktstellen 121 freiliegen. Die zweite Kontaktstelle 121 kann beispielsweise an der zweiten Oberfläche F2 freiliegen und mit der zweiten Neuverteilungsschicht RDL2 elektrisch verbunden sein. Wie bei dem ersten Halbleiterchip 110 versteht es sich aus dem Ausdruck „Chip“ ohne Weiteres von selbst, dass der zweite Halbleiterchip 120 ein Plättchen, d. h. einen Chipkörper, an dem eine integrierte Schaltung (IC) gebildet ist, aufweisen kann und dass die eine zweite oder die mehreren zweiten Kontaktstellen 121 der Eingangs-/ Ausgangsanschluss der IC bzw. die Eingangs-/Ausgangsanschlüsse der IC sind.
  • Gemäß einem Beispiel können die ersten und zweiten Kontaktstellen 111 und 121 ein Metall aufweisen. Die ersten und zweiten Kontaktstellen 111 und 121 können beispielsweise plattierte Kontaktstellen sein und können entweder Au, Ni/Au oder Ni/Pd/Au aufweisen.
  • Die ersten und zweiten Halbleiterchips 110 und 120 können beispielsweise nichtflüchtige Speicher sein und können insbesondere (d. h., sind nicht darauf begrenzt) EEPROMs, Flash-Speicher, Phasenänderungs-RAMs (PRAMs), Resistive-RAMs (RRAMs), ferroelektrische RAMs (FeRAMs), magnetische Festkörper-RAMs (MRAMs), Polymer-RAMs (PoRAMs), Nano-Speicher mit schwebendem Gate (NFGM) oder Molekularelektronik-Speichervorrichtungen sein. Die ersten und zweiten Halbleiterchips 110 und 120 können beispielsweise ferner flüchtige Speicher sein, und können insbesondere dynamische Speicher mit wahlfreiem Zugriff (DRAMs), statische Speicher mit wahlfreiem Zugriff (SRAMs), SDRAMs oder Rambus-RAMs (RDRAM) sein. Das heißt, die ICs der ersten und zweiten Halbleiterchips 110 und 120 können einen elektronischen Speicher und insbesondere ein Array bzw. eine Anordnung von Speicherzellen aufweisen.
  • Die ersten und zweiten Halbleiterchips 110 und 120 können ferner Logikchips sein und können beispielsweise Steuerungen zum Steuern von Speicherchips sein. Das heißt, die ICs der ersten und zweiten Halbleiterchips 110 und 120 können eine Logikschaltungsanordnung aufweisen.
  • Der erste Halbleiterchip 110 und der zweiten Halbleiterchip 120 können Halbleiterchips des gleichen oder eines unterschiedlichen Typs sein. Wenn ferner die erste Schicht L1 (oder die zweite Schicht L2) eine Mehrzahl von ersten Halbleiterchips 110 (oder eine Mehrzahl von zweiten Halbleiterchips 120) aufweist, können einige der ersten Halbleiterchips 110 (oder der zweiten Halbleiterchips 120) vom gleichen Typ eines Halbleiterchips sein, und der verbleibende oder die verbleibenden der ersten Halbleiterchips 110 (oder der zweiten Halbleiterchips 120) kann oder können von einem anderen Typ eines Halbleiterchips als jene des gleichen Typs sein. Die Mehrzahl von ersten Halbleiterchips 110 (oder die Mehrzahl von zweiten Halbleiterchips 120) kann nahe oder in einer Berührung mit (d. h. benachbart zu) der ersten Schicht L1 (oder der zweiten Schicht L2), angeordnet in einer zweiten Richtung Y und einer dritten Richtung Z, angeordnet sein.
  • Das erste TPV, TPV1, kann sich in einer ersten Richtung X durch die erste Schicht L1 erstrecken, während ein erstes Ende des ersten TPV, TPV1, mit der Lötkugel SB elektrisch verbunden sein kann, und ein zweites Ende des ersten TPV, TPV1, mit der ersten Neuverteilungsschicht RDL1 elektrisch verbunden sein kann. Das zweite TPV, TPV2, kann sich ferner in der ersten Richtung X durch die zweite Schicht L2 erstrecken, wobei ein erstes Ende des zweiten TPV, TPV2, mit der ersten Neuverteilungsschicht RDL1 elektrisch verbunden sein kann, und ein zweites Ende des zweiten TPV, TPV2, mit der zweiten Neuverteilungsschicht RDL2 elektrisch verbunden sein kann. Die Lötkugel SB kann über das erste TPV, TPV1, mit der ersten Neuverteilungsschicht TDL1 elektrisch verbunden sein, und die erste Neuverteilungsschicht RDL1 kann durch das zweite TPV, TPV2, mit der zweiten Neuverteilungsschicht RLD2 elektrisch verbunden sein.
  • Gemäß einem Beispiel können das erste TPV, TPV1, und das zweite TPV, TPV2, jeweils mindestens entweder Kupfer (Cu) oder Wolfram (W) aufweisen. Das erste TPV, TPV1 und das zweite TPV, TPV2, können beispielsweise jeweils mindestens entweder eine Kupfer- (Cu-), eine Kupfer-Zinn- (CuSn-), eine Kupfer-Magnesium- (CuMg-), eine Kupfer-Nickel- (CuNi-), eine Kupfer-Zink- (CuZn-), eine Kupfer-Blei- (CuPb-), eine Kupfer-Gold- (CuAu-), eine Kupfer-Rhenium- (CuRe-), eine Kupfer-Wolfram- (CuW-) oder eine Wolfram- (W-) Legierung aufweisen, sind jedoch nicht darauf begrenzt. Das erste TPV, TPV1, und das zweite TPV, TPV2, können beispielsweise durch mindestens eines von Verfahren gebildet werden, die ein stromloses Plattieren, ein Elektroplattieren, ein Sputtern bzw. Zerstäuben und ein Drucken aufweisen.
  • Die erste Platte PNL1 kann den einen oder die mehreren ersten Halbleiterchips 110 durch einen ersten aufnehmenden oder mehrere erste aufnehmende Abschnitte AC1 jeweils aufnehmen. Die zweite Platte PNL2 kann ferner den einen oder die mehreren zweiten Halbleiterchips 120 durch einen zweiten aufnehmenden oder mehrere zweiten aufnehmende Abschnitte AC2 jeweils aufnehmen.
  • Gemäß einem Beispiel können die ersten und zweiten Platten PNL1 und PNL2 Isolationssubstrate aufweisen. Ein Isolationssubstrat kann ein Isolationsmaterial aufweisen und kann beispielsweise Silizium, Glas, Keramik, Kunststoff oder Polymer aufweisen. Die erste und die zweite Platte PNL1 und PNL2 können implementiert sein, um flache rechtwinklige Plattenformen oder verschiedene anderen Formen, wie kreisförmige Formen oder polygonale Formen, zu haben.
  • Die erste Neuverteilungsschicht RDL1 kann auf der ersten Schicht L1 aufgebracht sein und die zweite Schicht L2 kann auf die erste Neuverteilungsschicht RDL1 gestapelt sein. Die erste Neuverteilungsschicht RDL1 kann zwischen der ersten Schicht L1 und der zweiten Schicht L2 angeordnet sein. Die zweite Neuverteilungsschicht RDL2 kann ferner auf der zweiten Schicht L2 aufgebracht sein.
  • Die ersten und zweiten Neuverteilungsschichten RDL1 und RDL2 können jeweils ein leitfähiges Material aufweisen. Das leitfähige Material kann ein Metall aufweisen und kann beispielsweise Kupfer (Cu), eine Cu-Legierung, Aluminium (Al) oder eine Al-Legierung aufweisen. Die ersten und zweiten Neuverteilungsschichten RDL1 und RDL2 können beispielsweise durch ein Neuverteilungsverfahren an der ersten Schicht L1 bzw. der zweiten Schicht L2 gebildet werden.
  • Die ersten und zweiten Neuverteilungsschichten RDL1 und RDL2 können an der ersten Schicht L 1 bzw. der zweiten Schicht L2 Neuverteilungsverdrahtungsmuster bilden, die ein Miniaturisieren von Eingangs-/ Ausgangsanschlüssen der ersten und zweiten Halbleiterchips 110 und 120 erleichtern, können erlauben, dass die Zahl der Eingangs-/Ausgangsanschlüsse erhöht wird, und eine Ausfächerungsstruktur ermöglichen. Da ferner die ersten und zweiten Neuverteilungsschichten RDL1 und RDL2 Neuverteilungsverdrahtungsmuster an der ersten Schicht L1 bzw. der zweiten Schicht L2 bilden und eine Ausfächerungsstruktur ermöglicht wird, kann das Halbleitergehäuse 100 ein hohes Leistungsvermögen und eine Hochgeschwindigkeitssignalverarbeitung bieten.
  • Bezug nehmend auf 1B können das erste TPV, TPV1, und die erste Neuverteilungsschicht RDL1 miteinander physisch/elektrisch verbunden sein, und die erste Neuverteilungsschicht RDL1 und das zweite TPV, TPV2, können miteinander physisch/elektrisch verbunden sein. Eine obere Oberfläche des ersten TPV, TPV1, kann beispielsweise eine untere Oberfläche der ersten Neuverteilungsschicht RDL1 berühren. Gemäß einem Beispiel kann die obere Oberfläche des ersten TPV, TPV1, in im Wesentlichen derselben Ebene wie die untere Oberfläche der ersten Neuverteilungsschicht RDL1 liegen, d. h., das erste TPV, TPV1, und die erste Neuverteilungsschicht RDL1 können eine Grenzfläche haben.
  • Eine obere Oberfläche des zweiten TPV, TPV2, kann ferner eine untere Oberfläche der zweiten Neuverteilungsschicht RDL2 berühren. Gemäß einem Beispiel kann die obere Oberfläche des zweiten TPV, TPV2, in im Wesentlichen derselben Ebene wie die untere Oberfläche der zweiten Neuverteilungsschicht RDL2 liegen, das heißt, das zweite TPV, TPV2, und die zweite Neuverteilungsschicht RDL2 können eine Grenzfläche haben.
  • Bei einem Halbleitergehäuse gemäß dem Erfindungsgedanken sind Halbleiterchips durch TPVs und Neuverteilungsschichten und ohne ein Drahtbonden miteinander elektrisch verbunden. Die ersten Halbleiterchips 110 können beispielsweise über die erste Neuverteilungsschicht RDL 1 miteinander elektrisch verbunden sein. Die ersten und zweiten Halbleiterchips 110 und 120 können ferner über die erste Neuverteilungsschicht RDL1, das zweite TPV, TPV2, und die zweite Neuverteilungsschicht RDL2 miteinander elektrisch verbunden sein. Die ersten und zweiten Halbleiterchips 110 und 120 können ferner über die Lötkugeln SB mit einer externen Vorrichtung elektrisch verbunden sein. Die Zahl von gestapelten Schichten ist daher nicht begrenzt, und das Halbleitergehäuse 100 kann relativ dünn sein.
  • 2A bis 2D sind teilweise vergrößerte Querschnittsansichten eines Halbleitergehäuses gemäß einem exemplarischen Ausführungsbeispiel. 2A bis 2D können beispielsweise jeweils Ausführungsbeispiele der Region A des Halbleitergehäuses 100 von 1A zeigen.
  • Bezug nehmend auf 2A kann ein diskreter Höcker (engl.: bump) BP_V von Material zwischen der ersten Neuverteilungsschicht RDL1 und dem zweiten TPV, TPV2, angeordnet sein. Obwohl ein Höcker in 2A gezeigt ist, ist die Zahl von Höckern nicht darauf begrenzt. Ein Querschnitt des Höckers BP_V kann kreisförmig sein, ist jedoch nicht darauf begrenzt. Insgesamt kann ferner der Höcker BP_V kugelförmig sein, d. h., der Höcker BP_V kann eine Kugel sein. Der Höcker BP_V kann Cu, Au, Ni, Al, Ag oder eine Legierung, die mindestens eines dieser Metalle aufweist, aufweisen. Die erste Neuverteilungsschicht RDL1 und das zweite TPV, TPV2, können daher über den Höcker BP_V miteinander elektrisch verbunden sein.
  • Bezug nehmend auf das in 2B gezeigte Beispiel kann das zweite TPV, TPV2, einen Vorsprung WDV_B, der hin zu der ersten Neuverteilungsschicht RDL1 vorspringt, aufweisen. Die erste Neuverteilungsschicht RDL1 kann ferner eine Nut GV_b, die den Vorsprung WDV_b aufnimmt, aufweisen. Gemäß einem Beispiel können der Vorsprung WDV_b und die Nut GV_b einen rechtwinkligen Querschnitt und ergänzende Formen haben. Obwohl jede von 2B bis 2D einen Vorsprung und eine Nut, die den Vorsprung aufnimmt, zeigen, ist die Zahl von Vorsprüngen und Nuten nicht darauf begrenzt.
  • Bezug nehmend auf das in 2C gezeigte Beispiel kann das zweite TPV, TPV2, einen Vorsprung WDV_c, der hin zu der ersten Neuverteilungsschicht RDL1 vorspringt, aufweisen. Die erste Neuverteilungsschicht RDL1 kann ferner eine Nut GV_c, die den Vorsprung WDV_c aufnimmt, aufweisen. Gemäß diesem Beispiel kann eine untere Oberfläche des Vorsprungs WDV_c ein konvexes Profil haben, d. h., ist hin zu der Neuverteilungsschicht RDL1 ausgebaucht. Die erste Neuverteilungsschicht RDL1 kann, mit anderen Worten, die Nut GV_c, die einen konkaven Boden, der den Vorsprung WDV_c, der ein konvexes Ende hat, aufnimmt, hat, und Formen aufweisen, die ergänzend sind.
  • Bezug nehmend auf das in 2D gezeigte Beispiel kann das zweite TPV, TPV2, einen Vorsprung WDV_d, der hin zu der ersten Neuverteilungsschicht RDL1 vorspringt, aufweisen. Die erste Neuverteilungsschicht RDL1 kann ferner eine Nut GV_d, die den Vorsprung WDV_d aufnimmt, aufweisen. Gemäß diesem Beispiel haben der Vorsprung WDV_d und die Nut GV_d dreieckige Querschnittsformen, die ergänzend sind.
  • 3A und 3B sind Diagramme, die die Struktur eines anderen Beispiels eines Halbleitergehäuses gemäß dem Erfindungsgedanken zeigen. Komponenten, die in 3A und 3B gezeigt sind, die identisch zu jenen sind, die in 1A und 1B gezeigt sind und im Vorhergehenden Bezug nehmend darauf beschrieben wurden, müssen nicht im Detail wieder beschrieben werden.
  • Bezug nehmend auf 3A kann das Halbleitergehäuse 200 Lötkugeln SB, erste und zweite Schichten L1 und L2 und eine erste Neuverteilungsschicht RDL1 aufweisen. Die erste Neuverteilungsschicht RDL1 kann zwischen der ersten Schicht L1 und der zweiten Schicht L2 angeordnet sein, und jede Lötkugel SB kann über ein erstes TPV, TPV1, mit der ersten Neuverteilungsschicht RDL1 elektrisch verbunden sein.
  • Gemäß diesem exemplarischen Ausführungsbeispiel sind ein erster Halbleiterchip 210 und ein zweiter Halbleiterchip 220 derart angeordnet, dass eine erste Oberfläche F1 und eine zweite Oberfläche F2 des ersten Halbleiterchips 210 und des zweiten Halbleiterchips 220 einander zugewandt sind, d. h. derart, dass die Chips 210 und 220 quer durch die erste Neuverteilungsschicht RDL1 Fläche gegenüber Fläche angeordnet sind. In dieser Hinsicht können die erste Platte PNL1 und die zweite Platte PNL2 derart angeordnet sein, dass der erste aufnehmende Abschnitt AC1 und der zweite aufnehmende Abschnitt AC2 quer durch die erste Neuverteilungsschicht RDL1 einander zugewandt sind. Die erste Schicht L1 und die zweite Schicht L2 können ferner derart angeordnet sein, dass der erste Halbleiterchip 210 und der zweite Halbleiterchip 220 einander zugewandt sind, während dieselben hinsichtlich der ersten Neuverteilungsschicht RDL1, d. h. um eine Ebene, die zwischen der oberen und der unteren Oberfläche der Neuverteilungsschicht RDL1 liegt, symmetrisch sind. Der erste Halbleiterchip 210 und der zweite Halbleiterchip 220 können daher die erste Neuverteilungsschicht RDL1 gemeinsam verwenden.
  • Gemäß einem anderen Beispiel kann eine zweite Neuverteilungsschicht an der zweiten Schicht L2 gebildet sein. In diesem Fall kann die zweite Schicht L2 ein zweites oder mehrere zweite TPVs haben. Gemäß einem Beispiel kann die untere Oberfläche des zweiten TPV die obere Oberfläche der zweiten Neuverteilungsschicht berühren. Eine dritte Schicht, die einen oder mehrere Halbleiterchips und/oder eines oder mehrere TPVs aufweist, kann ferner auf der zweiten Neuverteilungsschicht angeordnet sein.
  • Bezug nehmend zurück auf 3B kann eine zweite Kontaktstelle 221 mit der ersten Neuverteilungsschicht RDL1 physisch/elektrisch verbunden sein. Die zweite Oberfläche F2 des zweiten Halbleiterchips 220 kann ferner die obere Oberfläche der ersten Neuverteilungsschicht RDL1 berühren. Eine untere Oberfläche der zweiten Kontaktstelle 221 kann beispielsweise in im Wesentlichen derselben Ebene wie die zweite Oberfläche F2 des zweiten Halbleiterchips 220 liegen, d. h. der zweite Halbleiterchip kann eine Grenzfläche mit der ersten Neuverteilungsschicht RDL1 haben.
  • Bei einem Halbleitergehäuse gemäß dem Erfindungsgedanken können Halbleiterchips durch TPVs und Neuverteilungsschichten ohne ein Drahtbonden miteinander elektrisch verbunden sein. Die Zahl von gestapelten Schichten ist daher nicht begrenzt, und das Halbleitergehäuse kann relativ dünn sein. Da das Halbleitergehäuse ferner eine Struktur hat, bei der eine Mehrzahl von gestapelten Halbleiterchips eine Neuverteilungsschicht gemeinsam verwendet, kann eine Signalintegrität verbessert werden. Eine Stapelstruktur kann ferner durch ein Neuverteilungsverfahren für eine relativ kleine Zahl von Halbleiterchips implementiert sein.
  • 4A bis 4D sind teilvergrößerte Querschnittsansichten von anderen Beispielen eines Abschnitts B des Halbleitergehäuses 200 von 3A.
  • Bezug nehmend auf 4A kann ein Höcker BP_P zwischen der ersten Neuverteilungsschicht RDL1 und einer zweiten Kontaktstelle 221_a angeordnet sein. Die erste Neuverteilungsschicht RDL1 und die zweite Kontaktstelle 221_ a können daher miteinander über den Höcker BP_P elektrisch verbunden sein. Obwohl ein Höcker in 4A gezeigt ist, ist die Zahl von Höckern nicht darauf begrenzt. Der Höcker BP_P kann Cu, Au, Ni, Al, Ag oder eine Legierung, die mindestens eines dieser Metalle aufweist, aufweisen.
  • Bezug nehmend auf 4B kann die zweite Kontaktstelle 221_b einen Vorsprung WDP_b, der hin zu der ersten Neuverteilungsschicht RDL1 vorspringt, aufweisen. Die erste Neuverteilungsschicht RDL1 kann ferner eine Nut GR_b, die den Vorsprung WDP_b aufnimmt, aufweisen. Gemäß einem Beispiel können der Vorsprung WDP_b und die Nut GR_b rechtwinklige Querschnittsformen haben. Sowie der Vorsprung WDP_b in die Nut GR_b eingeführt wird, kann die zweite Oberfläche F2 des zweiten Halbleiterchips 220 die obere Oberfläche der ersten Neuverteilungsschicht RDL1 berühren. Obwohl jede der 4B bis 4D einen Vorsprung und eine Nut, die den Vorsprung aufnimmt, zeigt, ist die Zahl von Vorsprüngen und Nuten nicht darauf begrenzt.
  • Bezug nehmend auf 4C kann eine zweite Kontaktstelle 221_c einen Vorsprung WDP_c, der hin zu der ersten Neuverteilungsschicht RDL1 vorspringt, aufweisen. Die erste Neuverteilungsschicht RDL1 kann ferner eine Nut GR_c, die einen (ergänzenden) Vorsprung WDP_c aufnimmt, aufweisen. Gemäß einem Beispiel kann eine untere Oberfläche des Vorsprungs WDP_c, die zu der ersten Neuverteilungsschicht RDL1 gewandt ist, ein konvexes Profil haben. Die erste Neuverteilungsschicht RDL1 kann, mit anderen Worten, eine Nut GR_c aufweisen, die eine untere Oberfläche mit einem konkaven Profil hat, das den Vorsprung WDV_c aufnimmt, dessen Endoberfläche ein konvexes Profil hat. Sowie der Vorsprung WDP_c in die Nut GR_c eingeführt wird, kann die zweite Oberfläche F2 des zweiten Halbleiterchips 220 die obere Oberfläche der ersten Neuverteilungsschicht RDL1 berühren.
  • Bezug nehmend auf 4D kann eine zweiten Kontaktstelle 221_d einen Vorsprung WDP_d, der hin zu der ersten Neuverteilungsschicht RDL1 vorspringt, aufweisen. Die erste Neuverteilungsschicht RDL1 kann ferner eine Nut GR_d, die den Vorsprung WDP_d aufnimmt, aufweisen. Gemäß einem Beispiel können der Vorsprung WDP_d und die Nut GR_d (ergänzende) dreieckige Querschnittsformen haben. Sowie der Vorsprung WDP_d in die Nut GR_d eingeführt wird, kann die zweite Oberfläche F2 des zweiten Halbleiterchips 220 die obere Oberfläche der ersten Neuverteilungsschicht RDL1 berühren.
  • 5 ist eine Querschnittsansicht eines anderen Beispiels eines Halbleitergehäuses gemäß dem Erfindungsgedanken.
  • Bezug nehmend auf 5 kann ein Halbleitergehäuse 300 Lötkugeln SB, eine erste Stapelstruktur ST_1 und eine zweite Stapelstruktur ST_2 aufweisen. Die zweite Stapelstruktur ST_2 kann in der ersten Richtung X auf die erste Stapelstruktur ST_1 gestapelt sein.
  • Die erste Stapelstruktur ST_1 kann eine erste SchichtL1, eine erste Neuverteilungsschicht RDL1, die auf die erste Schicht L1 gestapelt ist, und eine zweite Schicht L2, die auf die erste Neuverteilungsschicht RDL1 gestapelt ist, aufweisen. Die erste Schicht L1 kann einen ersten oder mehrere erste Halbleiterchips 310, ein erstes TPV, TPV1, das sich durch die erste Schicht L1 erstreckt, und eine erste Platte PNL1, die einen ersten aufnehmenden Abschnitt AC1, der den ersten Halbleiterchip 310 aufnimmt, hat, aufweisen. Die zweite Schicht L2 kann zusätzlich einen zweiten oder mehrere zweite Halbleiterchips 320, ein zweites TPV, TPV2, das sich durch die zweite Schicht L2 erstreckt, und eine zweite Platte PNL2, die einen zweiten aufnehmenden Abschnitt AC2, der den zweiten Halbleiterchip 320 aufnimmt, hat, aufweist.
  • Erfindungsgemäß hat der erste Halbleiterchip 310 eine erste Oberfläche F1, an der eine erste Kontaktstelle 311 freiliegt, und der zweite Halbleiterchip 320 hateine zweite Oberfläche F2, an der eine zweite Kontaktstelle 321 freiliegt. Dabei können der erste Halbleiterchip 310 und der zweiten Halbleiterchip 320 derart angeordnet sein, dass die erste Oberfläche F1 und die zweite Oberfläche F2 quer durch die erste Neuverteilungsschicht RDL1 einander zugewandt sind. Die erste Platte PNL1 und die zweite PNL2 können derart angeordnet sein, dass der erste aufnehmende Abschnitt AC1 und der zweite aufnehmende Abschnitt AC2 quer durch die erste Neuverteilungsschicht RDL1 einander zugewandt sind. Die erste Schicht L1 und die zweite Schicht L2 können noch weiter derart angeordnet sein, dass der erste Halbleiterchip 310 und der zweite Halbleiterchip 320 einander zugewandt sind, während dieselben hinsichtlich der ersten Neuverteilungsschicht RDL1 symmetrisch sind. Erfindungsgemäß verwenden der erste Halbleiterchip 310 und der zweite Halbleiterchip 320 die erste Neuverteilungsschicht RDL1 gemeinsam.
  • Die zweite Stapelstruktur ST_2 kann eine dritte Schicht L3, eine zweite Neuverteilungsschicht RDL2, die auf die dritte Schicht L3 gestapelt ist, und eine vierte Schicht L4, die auf die zweite Neuverteilungsschicht RDL2 gestapelt ist, aufweisen. Die dritte Schicht L3 kann einen dritten oder mehrere dritte Halbleiterchips 330, ein drittes TPV, TPV3, das sich durch die dritte Schicht L3 erstreckt, und eine dritte Platte PNL3, die einen dritten aufnehmenden Abschnitt AC3, der den dritten Halbleiterchip 330 aufnimmt, hat, aufweisen. Die vierte Schicht L4 kann ferner einen vierten oder mehrere vierte Halbleiterchips 340, ein viertes TPV, TPV4, das sich durch die vierte Schicht L4 erstreckt, und eine vierte Platte PNL4, die einen vierten aufnehmenden Abschnitt AC4, der den vierten Halbleiterchip 340 aufnimmt, hat, aufweisen.
  • Der dritte Halbleiterchip 330 kann eine dritte Oberfläche F3, an der eine dritte Kontaktstelle 331 freiliegt, haben, und der vierte Halbleiterchip 340 kann eine vierte Oberfläche F4, an der eine vierte Kontaktstelle 341 freiliegt, haben. Gemäß einem Beispiel können der dritte Halbleiterchip 330 und der vierte Halbleiterchip 340 derart angeordnet sein, dass die dritte Oberfläche F3 und die vierte Oberfläche F4 quer durch die zweite Neuverteilungsschicht RDL2 einander zugewandt sind. Die dritte Platte PNL3 und die vierte Platte PNL4 können derart angeordnet sein, dass der dritte aufnehmende Abschnitt AC3 und der vierte aufnehmende Abschnitt AC4 quer durch die zweite Neuverteilungsschicht RDL2 einander zugewandt sind. Die dritte Schicht L3 und die vierte Schicht L4 können außerdem derart angeordnet sein, dass der dritte Halbleiterchip 330 und der vierte Halbleiterchip 340 einander zugewandt sind, während dieselben hinsichtlich der zweiten Neuverteilungsschicht RDL2 symmetrisch sind. Der dritte Halbleiterchip 330 und der vierte Halbleiterchip 340 können daher die zweite Neuverteilungsschicht RDL2 gemeinsam verwenden.
  • Die Anordnung der Komponenten, die die zweite Stapelstruktur ST_2 in sich aufweist, kann, mit anderen Worten, ähnlich zu der Anordnung der Komponenten, die die erste Stapelstruktur ST_1 in sich aufweist, sein. Das zweite TPV, TPV2, und das dritte TPV, TPV3, können ferner miteinander elektrisch verbunden sein. Obwohl es nicht in 5 gezeigt ist, können Höcker, Vorsprünge und dergleichen, die ein leitfähiges Material aufweisen, zwischen dem zweiten TPV, TPV2, und dem dritten TPV, TPV3, angeordnet sein.
  • Die ersten, zweiten, dritten und vierten Halbleiterchips 310, 320, 330 und 340 der ersten Stapelstruktur ST_1 und der zweiten Stapelstruktur ST_2 können, mit anderen Worten, verschiedene Signale über die elektrische Verbindung zwischen der ersten Stapelstruktur ST_1 und der zweiten Stapelstruktur ST_2 austauschen. Wenn ferner die Lötkugeln SB mit einer Vorrichtung außerhalb des Halbleitergehäuses 300 elektrisch verbunden sind, können die ersten, zweiten, dritten und vierten Halbleiterchips 310, 320, 330 und 340 verschiedene Signale mit der Vorrichtung außerhalb des Halbleitergehäuses 300 austauschen.
  • 6 ist eine Querschnittsansicht eines anderen Beispiels eines Halbleitergehäuses gemäß dem Erfindungsgedanken.
  • Bezug nehmend auf 6 kann ein Halbleitergehäuse 400 Lötkugeln SB, eine erste Stapelstruktur ST_1a, eine zweite Stapelstruktur ST_2a und eine erste Neuverteilungsschicht RDL1a aufweisen. Die zweite Stapelstruktur ST_2a kann in der ersten Richtung X auf die erste Stapelstruktur ST_1a gestapelt sein. Die erste Neuverteilungsschicht RDL1a kann zwischen der ersten Stapelstruktur ST_1a und der zweiten Stapelstruktur ST_2a angeordnet sein.
  • Die erste Stapelstruktur ST_1a kann eine erste Schicht L1a und eine zweite Schicht L2a, die auf die erste Schicht L1a gestapelt ist, aufweisen. Die erste Schicht L1a kann einen ersten oder mehrere erste Halbleiterchips 410, ein erstes TPV, TPV1, das sich durch die erste Schicht L1a erstreckt, und eine erste Platte PNL1a, die einen ersten aufnehmenden Abschnitt AC1_a, der den ersten Halbleiterchip 410 unterbringt, hat, aufweisen. Die zweite Schicht L2a kann einen zweiten oder mehrere zweite Halbleiterchips 420, ein zweites TPV, TPV2, das sich durch die zweite Schicht L2a erstreckt, und eine zweite Platte PNL2a, die einen zweiten aufnehmenden Abschnitt AC2_a, der den zweiten Halbleiterchip 420 unterbringt, hat, aufweisen.
  • Gemäß diesem Beispiel können der erste aufnehmende Abschnitt AC1_a und die erste Platte PNL1a die gleiche Höhe oder Dicke, d. h. die gleiche Abmessung, in der ersten Richtung X haben. Der zweite aufnehmende Abschnitt AC2_a und die zweite Platte PNL2a können ferner die gleiche Höhe oder Dicke haben. Das heißt, der erste aufnehmende Abschnitt AC1_a ist bei diesem Beispiel eine Öffnung, die sich vertikal durch die erste Platte PNL1 a erstreckt. Der zweite aufnehmende Abschnitt AC2_a ist bei diesem Beispiel ähnlicherweise eine Öffnung, die sich vertikal durch die zweite Platte PNL2a erstreckt. Der erste Halbleiterchip 410 und der zweite Halbleiterchip 420 können daher in dem ersten aufnehmenden Abschnitt AC1_a bzw. dem zweiten aufnehmenden Abschnitt AC2_a untergebracht sein und können in der ersten Richtung X die gleichen Abmessungen wie die erste Platte PNL1a bzw. die zweite Platte PNL2a haben.
  • Gemäß diesem Beispiel kann ferner die erste Stapelstruktur ST_1a eines oder mehrere Silizium-durchgehende Kontaktlöcher (TSVs) haben. Die erste Stapelstruktur ST_1a kann detaillierter ein erstes oder mehrere erste TSVs, TSV1, das oder die sich in der ersten Richtung X durch die erste Stapelstruktur ST_1a erstreckt oder erstrecken, aufweisen. Das TSV ist mit den ICs des Chips (der Chips), durch den (die) sich das TSV erstreckt, elektrisch verbunden.
  • Das erste TSV, TSV1, kann sich beispielsweise durch Körper der ersten und zweiten Halbleiterchips 410 und 420 erstrecken. Wenn alternativ der zweite Halbleiterchip 420 eine Kontaktstelle (nicht gezeigt), die an der zweiten Oberfläche F2 freiliegt, aufweist, kann sich das erste TSV, TSV1, in der ersten Richtung X von der Kontaktstelle, die an der zweiten Oberfläche F2 freiliegt, durch den Rest des Körpers des zweiten Halbleiterchips 420 und durch den Körper des Halbleiterchips 410 erstrecken.
  • Das erste TSV, TSV1, kann ein leitfähiges Material aufweisen. Das leitfähige Material kann ein Metall aufweisen und kann beispielsweise mindestens entweder eine Kupfer- (Cu-), Kupfer-Zinn- (CuSn-), Kupfer-Magnesium- (CuMg-), Kupfer-Nickel- (CuNi-), Kupfer-Zink- (CuZn-), Kupfer-Blei- (CuPb-), Kupfer-Gold- (CuAu-), Kupfer-Rhenium- (CuRe-), Kupfer-Wolfram- (CuW-) oder eine Wolfram- (W-) Legierung aufweisen, ist jedoch nicht darauf begrenzt. Obwohl es nicht gezeigt ist, kann das erste TSV, TSV1, einen leitfähigen Stopfen und einen das Kontaktloch isolierenden Film, der den leitfähigen Stopfen umgibt, aufweisen. Der das Kontaktloch isolierende Film kann beispielsweise einen Oxidfilm, einen Nitridfilm, einen carbonisierten Film, einen Polymerfilm oder eine Kombination derselben aufweisen.
  • Die zweite Stapelstruktur ST_2a kann eine dritte Schicht L3a und eine vierte Schicht L4a, die auf die dritte Schicht L3a gestapelt ist, aufweisen. Die dritte Schicht L3a kann einen dritten oder mehrere dritte Halbleiterchips 430, ein drittes TPV, TPV3, das sich durch die dritte Schicht L3a erstreckt, und eine dritte Platte PNL3a, die einen dritten aufnehmenden Abschnitt AC3_a, der den dritten Halbleiterchip 430 unterbringt, hat, aufweisen. Die vierte Schicht L4a kann ferner einen vierten oder mehrere vierte Halbleiterchips 440, ein viertes TPV, TPV4, das sich durch die vierte Schicht L4a erstreckt, und eine vierte Platte PNL4a, die einen vierten aufnehmenden Abschnitt AC4_a, der den vierten Halbleiterchip 440 unterbringt, hat, aufweisen.
  • Gemäß diesem Beispiel können der dritte aufnehmende Abschnitt AC3_a und die dritte Platte PNL3a die gleiche Höhe oder Dicke, d. h. die gleiche Abmessung, in der ersten Richtung X haben. Der vierte aufnehmende Abschnitt AC4_a und die vierte Platte PNL4a können ferner eine gleiche Höhe oder Dicke, d. h. die gleiche Abmessung, in der ersten Richtung X haben. Der dritte Halbleiterchip 430 und der vierte Halbleiterchip 440 können daher in dem dritten aufnehmenden Abschnitt AC3_a bzw. dem vierten aufnehmenden Abschnitt AC4_a untergebracht sein und können die gleichen Dicken wie die dritte Platte PNL3a bzw. die vierte Platte PNL4a haben.
  • Gemäß diesem Beispiel kann die zweite Stapelstruktur ST_2a eines oder mehrere TSVs aufweisen. Die zweite Stapelstruktur ST_2a kann detaillierter ein zweites oder mehrere zweite TSVs, TSV2, die sich durch die zweite Stapelstruktur ST_2a in der ersten Richtung X erstrecken, aufweisen.
  • Das zweite TSV, TSV2, kann sich beispielsweise durch die dritten und vierten Halbleiterchips 430 und 440 erstrecken. Wenn alternativ der dritte Halbleiterchip 430 eine Kontaktstelle (nicht gezeigt) aufweist, die an der dritten Oberfläche F3 freiliegt, kann sich das zweite TSV, TSV2, in der ersten Richtung X von der Kontaktstelle, die an der dritten Oberfläche F3 freiliegt, durch den Rest des dritten Halbleiterchips 430 und durch den vierten Halbleiterchip 440 erstrecken.
  • Gemäß diesem Beispiel kann die Anordnung der Komponenten der zweiten Stapelstruktur ST_2a ähnlich zu der Anordnung der Komponenten der ersten Stapelstruktur ST_1a sein. Das erste TSV, TSV1, und das zweite TSV, TSV2, können ferner mit der ersten Neuverteilungsschicht RDL1a elektrisch verbunden sein. Obwohl es nicht gezeigt ist, können Höcker, Vorsprünge und dergleichen, die ein leitfähiges Material aufweisen, zwischen dem zweiten TPV, TPV2, und der ersten Neuverteilungsschicht RDL1a angeordnet sein.
  • Die ersten bis vierten Halbleiterchips 410, 420, 430 und 440 der ersten Stapelstruktur ST_1a und der zweiten Stapelstruktur ST_2a können, mit anderen Worten, verschiedene Signale über die elektrische Verbindung zwischen den ersten und zweiten TSVs, TSV1 und TSV2, der ersten bis vierten Halbleiterchips 410, 420, 430 und 440 und der ersten Neuverteilungsschicht RDL1a austauschen. Wenn ferner die Lötkugeln SB mit einer Vorrichtung außerhalb des Halbleitergehäuses 400 elektrisch verbunden sind, können die ersten bis vierten Halbleiterchips 410, 420, 430 und 440 verschiedene Signale mit der Vorrichtung außerhalb des Halbleitergehäuses 400 austauschen.
  • 7A bis 7D stellen ein Beispiel eines Verfahrens eines Herstellens eines Halbleitergehäuses gemäß dem Erfindungsgedanken dar. Komponenten des Gehäuses, die ähnlich zu jenen sind, die bereits beschrieben wurden, wie es durch gleiche Bezugszeichen angegeben ist, müssen nicht im Detail beschrieben werden.
  • Bezug nehmend auf 7A bis 7D können erste und zweite Schichten L1 und L2 durch Anordnen der ersten und zweiten Halbleiterchips 310 und 320 und der TPVs TPV1 und TPV2 in den ersten und zweiten Platten PNL1 bzw. PNL2 gebildet werden (Vorgang S10). Die ersten und zweiten Platten PNL1 und PNL2 können beispielsweise jeweils ein Abschnitt unterschiedlicher Platten sein oder können unterschiedliche Abschnitte derselben Platte sein.
  • Die erste Schicht L1 und/oder die zweite Schicht L2 können durch ein Waferniveaugehäuse- (WLP-) Verfahren gebildet werden. Die erste Schicht L1 und/oder die zweite Schicht L2 können ferner durch ein Plattenniveaugehäuse- (PLP-) Verfahren gebildet werden.
  • Bei dem vorliegenden Ausführungsbeispiel werden die TPVs TPV1 und TPV2 in den ersten und zweiten Platten PNL1 und PNL2 gebildet, der Erfindungsgedanke ist jedoch nicht darauf begrenzt. Ein TPV muss, mit anderen Worten, beispielsweise nicht in der zweiten Platte PNL2 gebildet werden.
  • Bei dem dargestellten Beispiel werden jedoch die ersten und zweiten TPVs, TPV1 und TPV2, jeweils in den ersten und zweiten Platten PNL1 und PNL2 gebildet, und die ersten und zweiten aufnehmenden Abschnitte AC1 und AC2 zum jeweiligen Aufnehmen der ersten und zweiten Halbleiterchips 310 und 320 werden gebildet. Die ersten und zweiten aufnehmenden Abschnitte AC1 und AC2 werden beispielsweise durch Bilden von Hohlräumen in den ersten und zweiten Platten PNL1 und PNL2 gebildet. Nachdem die ersten und zweiten aufnehmenden Abschnitte AC1 und AC2 gebildet wurden, können die ersten und zweiten Halbleiterchips 310 und 320 jeweils in den Hohlräumen platziert werden. Der erste Halbleiterchip 310 kann die erste Oberfläche F1 haben, an der die eine erste oder die mehreren ersten Kontaktstellen 311 freiliegen. Der zweite Halbleiterchip 320 kann ferner die zweite Oberfläche F2 haben, an der die eine zweite oder die mehreren zweiten Kontaktstellen 321 freiliegen.
  • Die erste Neuverteilungsschicht RDL1 kann als Nächstes an der ersten Schicht L1 gebildet werden (Vorgang S20). Die erste Neuverteilungsschicht RDL1 kann beispielsweise durch verschiedene Aufbringungsverfahren, wie zum Beispiel ein Sputtern bzw. Zerstäuben, ein Elektroplattieren, ein stromfreies Plattieren oder ein Drucken, gebildet werden. Als ein Resultat kann die erste Neuverteilungsschicht RDL1 mit der ersten Kontaktstelle 311 und dem ersten TPV, TPV1, elektrisch verbunden werden.
  • Die erste Stapelstruktur ST_1 kann als Nächstes durch Stapeln der zweiten Schicht L2 auf die erste Neuverteilungsschicht RDL1 in der ersten Richtung X gebildet werden (Vorgang S30). Bei diesem Schritt kann die zweite Schicht L2 auf die erste Neuverteilungsschicht RDL1 derart gestapelt werden, dass die erste Oberfläche F1 und die zweite Oberfläche F2 einander quer durch die erste Neuverteilungsschicht RDL1 zugewandt sind. Die erste Neuverteilungsschicht RDL1 kann daher mit der ersten Kontaktstelle 311 und der zweiten Kontaktstelle 321 elektrisch verbunden werden. Wenn ferner die erste Schicht L1 und die zweite Schicht L2 die gleichen Konfigurationen haben, können die erste Schicht L1 und die zweite Schicht L2 hinsichtlich der ersten Neuverteilungsschicht RDL1, d. h. um eine Ebene zwischen den oberen und unteren Oberflächen der ersten Neuverteilungsschicht RDL1, symmetrisch sein.
  • Bei einem Beispiel können die obere Oberfläche der ersten Neuverteilungsschicht RDL1 und die untere Oberfläche der zweiten Kontaktstelle 321 jeweils planar sein, und somit können die erste Neuverteilungsschicht RDL1 und die zweite Kontaktstelle 321 lediglich entlang einer im Wesentlichen planaren Grenzfläche miteinander elektrisch verbunden werden. Gemäß einem anderen Beispiel weist die zweite Kontaktstelle 321 einen Vorsprung oder mehrere Vorsprünge, der oder die hin zu der ersten Neuverteilungsschicht RDL1 vorspringt oder vorspringen, auf, und die erste Neuverteilungsschicht RDL1 weist eine Nut oder mehrere Nuten, die den einen Vorsprung oder die mehreren Vorsprünge aufnimmt oder aufnehmen, auf. Gemäß einem anderen Beispiel sind einer oder mehrere Höcker an der zweiten Kontaktstelle 321 gebildet, um zwischen der zweiten Kontaktstelle 321 und der ersten Neuverteilungsschicht RDL1 angeordnet zu werden, wenn die erste Neuverteilungsschicht RDL1 gebildet wird.
  • Gemäß einem Beispiel kann die erste Neuverteilungsschicht RDL1 eine planare obere Oberfläche haben, und das zweite TPV, TPV2, kann eine planare untere Oberfläche haben, und die erste Neuverteilungsschicht RDL1 wird entlang dieser planaren Oberflächen, d. h. entlang einer im Wesentlichen planaren Grenzfläche, mit dem zweiten TPV, TPV2, elektrisch verbunden. Gemäß einem anderen Beispiel weist das zweite TPV, TPV2, einen oder mehrere Vorsprünge, der oder die hin zu der ersten Neuverteilungsschicht RDL1 vorspringt oder vorspringen, auf, und die erste Neuverteilungsschicht RDL1 hat eine oder mehrere Nuten, die den einen oder die mehrere Vorsprünge aufnimmt oder aufnehmen. Gemäß einem anderen Beispiel können einer oder mehrere Höcker an der unteren Oberfläche des zweiten TPV, TPV2, gebildet sein, um zwischen dem zweiten TPV, TPV2, und der ersten Neuverteilungsschicht RDL1 angeordnet zu werden.
  • 8A bis 8D stellen ein anderes Beispiel eines Verfahrens eines Herstellens eines Halbleitergehäuses gemäß dem Erfindungsgedanken dar.
  • Bezug nehmend auf 8A bis 8D können die erste Stapelstruktur ST_1 und die zweite Stapelstruktur ST_2 miteinander kombiniert werden (Vorgang S40). Die zweite Stapelstruktur ST_2 kann in der ersten Richtung X auf die erste Stapelstruktur ST_1 gestapelt werden.
  • Gemäß einem Beispiel kann die zweite Stapelstruktur ST_2 eine Struktur haben, die ähnlich zu derselben der ersten Stapelstruktur ST_1 ist, d. h., kann durch ein Verfahren ähnlich zu dem Verfahren eines Fertigens der ersten Stapelstruktur ST_1 gefertigt werden. Die zweite Stapelstruktur ST_2 kann beispielsweise die dritte Schicht L3, die zweite Neuverteilungsschicht RDL2, die an der dritten Schicht L3 gebildet wird, und die vierte Schicht L4, die auf die zweite Neuverteilungsschicht RDL2 gestapelt wird, aufweisen. Die dritten und vierten Schichten L3 und L4 können die dritten und vierten Halbleiterchips 330 und 340 und die dritten und vierten TPVs, TPV3 bzw. TPV4, aufweisen.
  • Bei dem dargestellten Beispiel wird die vierte Schicht L4 auf die zweite Neuverteilungsschicht RDL2 derart gestapelt, dass die dritte Oberfläche F3 des dritten Halbleiterchips 330 und die vierte Oberfläche F4 des vierten Halbleiterchips 340 quer durch die zweite Neuverteilungsschicht RDL2 einander zugewandt sind. Wenn die dritte Schicht L3 und die vierte Schicht L4 beispielsweise die gleichen Konfigurationen haben, können die dritte Schicht L3 und die vierte Schicht L4 hinsichtlich der zweiten Neuverteilungsschicht RDL2 symmetrisch sein. Die zweite Neuverteilungsschicht RDL2 kann daher mit der dritten Kontaktstelle 331 des dritten Halbleiterchips 330 und der vierten Kontaktstelle 341 des vierten Halbleiterchips 340 elektrisch verbunden werden.
  • Ein schichtendes Verfahren zum Erzeugen einer Struktur, bei der die erste Stapelstruktur ST_1 und die zweite Stapelstruktur ST_2 zu einer Einheit gemacht werden, wird als Nächstes durchgeführt (Vorgang S50). Das schichtende Verfahren kann beispielsweise ein Anwenden von Wärme und Druck auf eine Struktur aufweisen, bei der die zweite Stapelstruktur ST_2 auf die erste Stapelstruktur ST_1 gestapelt wird, derart, dass die zweite Stapelstruktur ST_2 an der ersten Stapelstruktur ST_1 befestigt wird.
  • Eine erste Isolationsschicht IL1 kann ferner an der zweiten Stapelstruktur ST_2 gebildet werden. Die erste Isolationsschicht IL1 kann beispielsweise eine Oxidschicht, eine Nitridschicht, eine Polymerschicht oder eine Kombination derselben aufweisen.
  • Lötkugeln SB können als Nächstes an die erste Stapelstruktur ST_1 gebondet werden (Vorgang S60). Eine Lötkugel SB kann beispielsweise an die untere (freiliegende) Oberfläche von jedem von dem einen oder den mehreren ersten TPVs, TPV1, gebondet bzw. gebunden werden. Die Lötkugel SB kann beispielsweise zwischen den ersten und zweiten Stapelstrukturen ST_1 und ST_2 und einem externen Chip oder einer externen Vorrichtung einen elektrischen Verbindungsweg liefern.
  • 9 zeigt ein Beispiel eines Halbleitergehäuses 400 gemäß dem Erfindungsgedanken. Komponenten des Beispiels von 9, die identisch zu jenen sind, die in 5 gezeigt sind und unter Bezugnahme auf 5 im Vorhergehenden beschrieben wurden, müssen nicht im Detail beschrieben werden.
  • Bezug nehmend auf 9 weist das Halbleitergehäuse 400 Lötkugeln SB1 und SB2, eine fünfte Platte PNL5, eine dritte Neuverteilungsschicht RDL3, die in der ersten Richtung X auf die fünfte Platte PNL5 gestapelt ist, einen fünften Halbleiterchip 450, der durch eine fünfte Kontaktstelle 451 mit der dritten Neuverteilungsschicht RDL3 elektrisch verbunden ist, und eine Formschicht MD, die den fünften Halbleiterchip 450 bedeckt, auf. Das Halbleitergehäuse 400 kann weiterhin ferner ein fünftes TPV, TPV5, das durch sich Erstrecken durch die Formschicht MD mit einer Lötkugel SB1 und der dritten Neuverteilungsschicht RDL3 elektrisch verbunden ist, und ein sechstes TPV, TPV6, das durch sich Erstrecken durch die fünfte Platte PNL5 mit der dritten Neuverteilungsschicht RDL3 und einer Lötkugel SB2 elektrisch verbunden ist, aufweisen.
  • Die Formschicht MD kann den fünften Halbleiterchip 450 einkapseln und dadurch den Chip 450 an die fünfte Platte PNL5 formen. Mindestens ein Abschnitt des fünften TPV, TPV5, kann durch die Formschicht MD freiliegen. Die Formschicht MD kann eine Polymerschicht, wie z. B. eine harzbasierte Schicht, aufweisen. Die Formschicht MD kann beispielsweise eine Epoxidharzformmasse (EMC) aufweisen.
  • Der fünfte Halbleiterchip 450 kann ein Speicherchip oder ein Logikchip sein. Wenn beispielsweise die ersten bis vierten Halbleiterchips 410 bis 440 Speicherchips sind, kann der fünfte Speicherchip 450 eine Speichersteuerung zum Steuern der ersten bis vierten Halbleiterchips 410 bis 440 aufweisen. Das Halbleitergehäuse 400 kann beispielsweise ein System auf einem Chip (SoC) oder ein System in einem Gehäuse (SIP) begründen.
  • Das Halbleitergehäuse 400 kann ferner eine erste Isolationsschicht IL1, eine zweite Isolationsschicht IL2 und eine zusätzliche Schicht AD zwischen der ersten Isolationsschicht IL1 und der zweiten Isolationsschicht IL2 aufweisen. Gemäß einem Beispiel weist die zusätzliche Schicht AD ein Element, wie z. B. einen Kondensator oder eine Induktivität, auf. Die zusätzliche Schicht AD ist alternativ ähnlich zu einer der ersten bis vierten Schichten L1 bis L4, wodurch zusätzliche Halbleiterchips umfasst sind.
  • 10 stellt ein elektronisches System 1000, das ein Halbleitergehäuse gemäß dem Erfindungsgedanken aufweist, dar.
  • Das elektronische System 1000 weist eine Steuerung 1010, eine Eingabeeinheit 1020, eine Ausgabeeinheit 1030 und einen Speicher 1040 auf und kann ferner eine Kommunikationsvorrichtung 1050 und/oder eine Einheit 1060 eines verschiedenartigen Betriebs aufweisen.
  • Die Steuerung 1010 kann das elektronische System 1000 und seine Komponenten insgesamt steuern. Die Steuerung 1010 kann eine zentrale Verarbeitungseinheit oder eine zentrale Steuerung sein. Die Eingabeeinheit 1020 kann ein elektrisches Befehlssignal zu der Steuerung 1010 ausgeben. Die Eingabeeinheit 1020 kann eine Tastatur, ein Tastenfeld, eine Maus, ein Touchpad, ein Bildleser, wie zum Beispiel eine Abtastvorrichtung bzw. ein Scanner, oder verschiedene Eingabesensoren sein. Die Ausgabeeinheit 1030 kann ein elektrisches Befehlssignal von der Steuerung 1010 empfangen und gibt Resultate, die durch das elektronische System 1000 verarbeitet werden, aus. Die Ausgabeeinheit 1030 kann einen Bildschirm, einen Drucker, einen Projektor oder verschiedene mechanische Vorrichtungen aufweisen.
  • Der Speicher 1040 kann eine Komponente zum vorübergehenden oder permanenten Speichern eines elektrischen Signals, das durch die Steuerung 1010 verarbeitet wird oder zu verarbeiten ist, sein. Der Speicher 1040 kann mit der Steuerung 1010 physisch und elektrisch verbunden oder mit derselben kombiniert sein. Die Kommunikationsvorrichtung 1050 kann ein elektrisches Befehlssignal von der Steuerung 1010 empfangen und ein elektrisches Signal mit einem anderen elektronischen System austauschen. Die Einheit 1060 eines verschiedenartigen Betriebs kann ansprechend auf einen Befehl von der Steuerung 1010 einen physischen oder mechanischen Vorgang durchführen.
  • Mindestens entweder die Steuerung 1010, die Eingabeeinheit 1020, die Ausgabeeinheit 1030, der Speicher 1040, die Kommunikationsvorrichtung 1050 oder die Einheit 1060 eines verschiedenartigen Betriebs weist ein Halbleitergehäuse nach einem der in den 1A bis 9 gezeigten und beschriebenen Beispiele auf. Das Volumen des elektronischen Systems 1000 kann daher minimal sein.

Claims (20)

  1. Halbleitergehäuse mit: einer ersten Schicht (L1), die eine erste Platte (PNL1) des Halbleitergehäuses (100; 200; 300; 400) und einen ersten oder mehrere erste Halbleiterchips (110; 210; 310; 410) aufweist, wobei jeder von dem einen oder den mehreren ersten Halbleiterchips (110; 210; 310; 410) eine oder mehrere erste Kontaktstellen (111; 211; 311; 411), die an einer ersten Oberfläche (F1) des einen oder der mehreren ersten Halbleiterchips (110; 210; 310; 410) freiliegt oder freiliegen, hat; einer zweiten Schicht (L2), die über der ersten Schicht (L1) angeordnet ist, wobei die zweite Schicht (L2) eine zweite Platte (PNL2) des Halbleitergehäuses (100; 200; 300; 400) und einen zweiten oder mehrere zweite Halbleiterchips (120; 220; 320; 420) aufweist, wobei jeder von dem einen oder den mehreren zweiten Halbleiterchips (120; 220; 320; 420) eine oder mehrere zweite Kontaktstellen (221; 221_a; 221_b; 221_c; 221_d; 321; 421), die an einer zweiten Oberfläche (F2) des einen oder der mehreren zweiten Halbleiterchips (120; 220; 320; 420) freiliegt oder freiliegen, hat; und einer ersten Neuverteilungsschicht (RDL1), die zwischen der ersten Schicht (L1) und der zweiten Schicht (L2) angeordnet ist und mit der einen oder den mehreren ersten Kontaktstellen (121; 221; 221_a, 221_b; 221_c; 221_d; 321; 421) elektrisch verbunden ist, wobei die erste Schicht (L1) ferner ein erstes oder mehrere erste plattendurchgehende Kontaktlöcher (TPV1) aufweist, das oder die sich in einer vertikalen Richtung, die einer Richtung einer Dicke der ersten Platte (PNL1) entspricht, durch die erste Platte (PNL1) erstreckt oder erstrecken und mit der ersten Neuverteilungsschicht (RDL1) elektrisch verbunden ist oder sind, wobei der eine oder die mehreren ersten Halbleiterchips (210; 310; 410) und der eine oder die mehreren zweiten Halbleiterchips (220; 320; 420) so angeordnet sind, dass die erste Oberfläche (F1) und die zweite Oberfläche (F2) einander zugewandt sind, die erste Neuverteilungsschicht (RDL1) zwischen der ersten Oberfläche (F1) und der zweiten Oberfläche (F2) angeordnet ist, und die eine oder die mehreren zweiten Kontaktstellen (221; 221_a; 221_b; 221_c; 221_d; 321; 421) elektrisch mit der ersten Neuverteilungsschicht (RDL1) verbunden sind, und der eine oder die mehreren ersten Halbleiterchips (210; 310; 410) und der eine oder die mehreren zweiten Halbleiterchips (220; 320; 420) symmetrisch so angeordnet sind, dass sie einander in Bezug auf die erste Neuverteilungsschicht (RDL1) zugewandt sind, um die erste Neuverteilungsschicht (RDL1) gemeinsam zu verwenden.
  2. Halbleitergehäuse nach Anspruch 1, bei dem die erste Platte (PNL1) einen oder mehrere Hohlräume (AC1) darin hat, der oder die den einen oder die mehreren ersten Halbleiterchips (110; 210; 310; 410) darin unterbringt oder unterbringen, und die zweite Platte (PNL2) einen oder mehrere Hohlräume (AC2) hat, der oder die darin den einen oder die mehreren zweiten Halbleiterchips (120; 220; 320; 420) unterbringt oder unterbringen.
  3. Halbleitergehäuse nach Anspruch 1 oder 2, bei dem der eine erste oder die mehreren ersten Halbleiterchips (210; 310; 410) und der eine zweite oder die mehreren zweiten Halbleiterchips (220; 320; 420) derart angeordnet sind, dass die erste Oberfläche (F1) und die zweite Oberfläche (F2) einander quer durch die erste Neuverteilungsschicht (RDL1) zugewandt sind, und die eine zweite oder die mehreren zweiten Kontaktstellen (221; 221_a; 221_b; 221_c; 221_d; 321; 421) mit der ersten Neuverteilungsschicht (RDL1) elektrisch verbunden ist oder sind.
  4. Halbleitergehäuse nach Anspruch 3, mit ferner einem oder mehreren Höckern (BP _P), der oder die zwischen der einen oder den mehreren zweiten Kontaktstellen (221_a) und der ersten Neuverteilungsschicht (RDL1) angeordnet ist oder sind, und wobei die eine zweite oder die mehreren zweiten Kontaktstellen (221_a) und die erste Neuverteilungsschicht (RDL1) durch den einen oder die mehreren Höcker (BP_P) miteinander elektrisch verbunden sind.
  5. Halbleitergehäuse nach Anspruch 3, bei dem die eine zweite oder die mehreren zweiten Kontaktstellen (221_b; 221_c; 221_d) einen oder mehrere Vorsprünge (WDP_b; WDP_c; WDP_d) hat oder haben, der oder die hin zu der ersten Neuverteilungsschicht (RDL1) vorspringt oder vorspringen, und die erste Neuverteilungsschicht (RDL1) eine oder mehrere Nuten (GR_b; GR_c; GR_d) hat, die den einen oder die mehreren Vorsprünge (WDP_b; WDP_c; WDP_d) aufnimmt oder aufnehmen.
  6. Halbleitergehäuse nach Anspruch 3, bei dem eine obere Oberfläche der ersten Neuverteilungsschicht (RDL1) im Wesentlichen planar ist, eine untere Oberfläche von jeder von der einen oder den mehreren zweiten Kontaktstellen (221; 221_a; 221_b; 221_c; 221_d; 321; 421) im Wesentlichen planar ist, und die obere Oberfläche der ersten Neuverteilungsschicht (RDL1) und die untere Oberfläche von jeder von der einen oder den mehreren zweiten Kontaktstellen (221; 231; 421) eine im Wesentlichen planare Grenzfläche bilden, entlang der die erste Neuverteilungsschicht (RDL1) mit der einen oder den mehreren zweiten Kontaktstellen (221; 321; 421) elektrisch verbunden ist.
  7. Halbleitergehäuse nach einem der Ansprüche 1 bis 6, bei dem die erste Schicht (L1) ein Silizium-durchgehendes oder mehrere Silizium-durchgehende Kontaktlöcher aufweist, das oder die sich in der vertikalen Richtung von der einen oder den mehreren ersten Kontaktstellen durch einen Rest des einen oder der mehreren ersten Halbleiterchips erstreckt oder erstrecken.
  8. Halbleitergehäuse nach Anspruch 7, bei dem eine Höhe des einen oder der mehreren ersten Halbleiterchips in der vertikalen Richtung gleich einer Höhe der ersten Schicht in der vertikalen Richtung ist.
  9. Halbleitergehäuse nach einem der Ansprüche 1 bis 8, bei dem die zweite Schicht ein zweites plattendurchgehendes oder mehrere zweite plattendurchgehende Kontaktlöcher (TPV2) hat, das oder die sich in der vertikalen Richtung durch die zweite Platte (PNL2) erstreckt oder erstrecken und mit der ersten Neuverteilungsschicht (RDL1) elektrisch verbunden ist oder sind.
  10. Halbleitergehäuse nach Anspruch 9, mit ferner einer zweiten Neuverteilungsschicht (RDL2), die auf die zweite Schicht (L2) gestapelt ist, wobei die eine zweite oder die mehreren zweiten Kontaktstellen (321; 421) und das eine zweite plattendurchgehende oder die mehreren zweiten plattendurchgehenden Kontaktlöcher (TPV2) mit der zweiten Neuverteilungsschicht (RDL2) elektrisch verbunden ist oder sind.
  11. Halbleitergehäuse nach Anspruch 9 oder 10, mit ferner einem oder mehreren Höckern (BP_V), der oder die zwischen dem einen zweiten oder den mehreren zweiten plattendurchgehenden Kontaktlöchern (TPV2) und der ersten Neuverteilungsschicht (RDL1) angeordnet ist oder sind, und wobei das eine zweite plattendurchgehende oder die mehreren zweiten plattendurchgehenden Kontaktlöcher (TPV2) und die erste Neuverteilungsschicht (RDL1) durch den einen oder die mehreren Höcker (BP_V) elektrisch verbunden sind.
  12. Halbleitergehäuse nach einem der Ansprüche 9 bis 11, bei dem das eine zweite plattendurchgehende oder die mehreren zweiten plattendurchgehenden Kontaktlöcher (TPV2) einen oder mehrere Vorsprünge (WDV_b; WDV_c; WDV_d), der oder die hin zu der ersten Neuverteilungsschicht (RDL1) vorspringt oder vorspringen, hat, und die erste Neuverteilungsschicht (RDL1) eine oder mehrere Nuten (GV_b; GV_c; GV_d) hat, die den einen oder die mehreren Vorsprünge (WDV_b; WDV_c; WDV_d) aufnimmt oder aufnehmen.
  13. Halbleitergehäuse nach einem der Ansprüche 9 bis 11, bei dem eine obere Oberfläche der ersten Neuverteilungsschicht (RDL1) im Wesentlichen planar ist, eine untere Oberfläche von jedem von dem einen oder den mehreren zweiten plattendurchgehenden Kontaktlöchern (TPV2) im Wesentlichen planar ist, und die obere Oberfläche der ersten Neuverteilungsschicht (RDL1) und die untere Oberfläche von jedem von dem einen oder den mehreren zweiten plattendurchgehenden Kontaktlöchem (TVP2) im Wesentlichen eine planare Grenzfläche bilden, entlang der die erste Neuverteilungsschicht (RDL1) mit dem einen oder den mehreren zweiten plattendurchgehenden Kontaktlöchern (TVP2) elektrisch verbunden ist.
  14. Halbleitergehäuse mit: einer ersten Schicht (L1), die einen ersten Halbleiterchip (110; 210; 310; 410), der eine oder mehrere erste Kontaktstellen (111; 211; 311; 411), die an einer ersten Oberfläche (F1) des ersten Halbleiterchips (110; 210; 310; 410) freiliegt oder freiliegen, hat, eine erste Platte (PNL1), die einen ersten aufnehmenden Abschnitt (AC1), der den ersten Halbleiterchip (110; 210; 310; 410) aufnimmt, hat, und ein erstes plattendurchgehendes oder mehrere erste plattendurchgehende Kontaktlöcher (TVP1), das oder die sich in einer vertikalen Richtung, die einer Richtung einer Dicke der ersten Platte (PNL1) entspricht, durch die erste Platte (PNL1) erstreckt oder erstrecken, aufweist; einer ersten Neuverteilungsschicht (RDL1), die in der vertikalen Richtung auf der ersten Schicht (L1) angeordnet ist und mit der einen oder den mehreren ersten Kontaktstellen (111; 211; 311; 411) und dem einen oder den mehreren ersten plattendurchgehenden Kontaktlöchern verbunden ist; und einer zweiten Schicht (L2), die in der vertikalen Richtung auf die erste Neuverteilungsschicht (RDL1) gestapelt ist und einen zweiten Halbleiterchip (120; 220; 320; 420), der eine oder mehrere zweite Kontaktstellen (121; 221; 321; 421), die an einer zweiten Oberfläche (F2) des zweiten Halbleiterchips (120; 220; 320; 420) freiliegt oder freiliegen, hat, und eine zweite Platte (PNL2) aufweist, die einen zweiten aufnehmenden Abschnitt (AC2), der den zweiten Halbleiterchip (120; 220; 320; 420) aufnimmt, aufweist, wobei der erste aufnehmende Abschnitt (AC1) und der zweite aufnehmende Abschnitt (AC2) symmetrisch in Bezug auf die erste Neuverteilungsschicht (RDL1) angeordnet sind, und die eine oder mehreren zweiten Kontaktstellen (221; 321; 421) elektrisch mit der ersten Neuverteilungsschicht (RDL1) verbunden sind, und der erste Halbleiterchip (210; 310; 410) und der zweite Halbleiterchip (220; 320; 420) symmetrisch so angeordnet sind, dass sie einander in Bezug auf die erste Neuverteilungsschicht (RDL1) zugewandt sind, um die erste Neuverteilungsschicht (RDL1) gemeinsam zu verwenden.
  15. Halbleitergehäuse nach Anspruch 14, bei dem der erste aufnehmende Abschnitt (AC1) und der zweite aufnehmende Abschnitt (AC2) hinsichtlich der ersten Neuverteilungsschicht (RDL1) symmetrisch angeordnet sind, und die eine zweite oder die mehreren zweiten Kontaktstellen (221; 321; 421) mit der ersten Neuverteilungsschicht (RDL1) elektrisch verbunden ist oder sind.
  16. Halbleitergehäuse nach Anspruch 15, bei dem die erste Schicht ein Silizium-durchgehendes oder mehrere Silizium-durchgehende Kontaktlöcher aufweist, das oder die sich in der vertikalen Richtung von der einen oder den mehreren ersten Kontaktstellen durch einen Körper des ersten Halbleiterchips erstreckt oder erstrecken, und die zweite Schicht ein Silizium-durchgehendes oder mehrere Silizium-durchgehende Kontaktlöcher aufweist, das oder die sich in der vertikalen Richtung von der einen oder den mehreren zweiten Kontaktstellen durch einen Körper des zweiten Halbleiterchips erstreckt oder erstrecken.
  17. Halbleitergehäuse nach Anspruch 16, bei dem der erste aufnehmende Abschnitt eine Höhe hat, die gleich einer Dicke der ersten Platte in der vertikalen Richtung ist.
  18. Halbleitergehäuse nach einem der Ansprüche 14 bis 17, bei dem die zweite Schicht (L2) ein zweites plattendurchgehendes oder mehrere zweite plattendurchgehende Kontaktlöcher (TPV2) aufweist, das oder die sich in der vertikalen Richtung durch die zweite Platte (PNL2) erstreckt oder erstrecken, mit ferner einer zweiten Neuverteilungsschicht (RDL2), die auf der zweiten Schicht (L2) angeordnet ist und mit dem einen oder den mehreren zweiten plattendurchgehenden Kontaktlöchern (TPV2) elektrisch verbunden ist.
  19. Halbleitergehäuse mit: einer ersten Platte (PNL1), die abgewandte Seiten und einen ersten Chip-aufnehmenden oder mehrere erste Chip-aufnehmende Abschnitte (AC1) darin hat, wobei jeder von dem einen oder den mehreren ersten Chip-aufnehmenden Abschnitten (AC1) auf einer der abgewandten Seiten der ersten Platte (PNL1) offen ist; einem jeweiligen ersten Halbleiterchip (110; 210; 310; 410), der in einem jeweiligen von dem einen oder den mehreren ersten Chip-aufnehmenden Abschnitten (AC1) aufgenommen ist, wobei der erste Halbleiterchip (110; 210; 310; 410) eine Oberfläche hat, die auf der einen der abgewandten Seiten der ersten Platte (PNL1) freiliegt; einer Neuverteilungsschicht (RDL1), die ein Verdrahtungsmuster aufweist, das sich entlang der einen der abgewandten Seiten der ersten Platte (PNL1) und über die Oberfläche des ersten Halbleiterchips (110; 210; 310; 410) erstreckt, wobei das Verdrahtungsmuster der Neuverteilungsschicht (RDL1) mit dem ersten Halbleiterchip (110; 210; 310; 410) an der Oberfläche des ersten Halbleiterchips (110; 210; 310; 410) elektrisch verbunden ist; einem plattendurchgehenden Kontaktloch (TPV1), das sich durch die erste Platte (PNL1) von einer der abgewandten Seiten derselben zu der anderen der abgewandten Seiten derselben vertikal erstreckt, wobei sich das Verdrahtungsmuster der Neuverteilungsschicht (RFL1) über das plattendurchgehende Kontaktloch (TPV1) erstreckt und mit demselben elektrisch verbunden ist; einer zweiten Platte (PNL2), die auf der Neuverteilungsschicht (RDL1) direkt angeordnet ist und einen zweiten Chip-aufnehmenden oder mehrere zweite Chip-aufnehmende Abschnitte (AC2) darin hat, wobei jeder von dem einen oder den mehreren zweiten Chip-aufnehmenden Abschnitten (AC2) der zweiten Platte (PNL2) auf einer der abgewandten Seiten der zweiten Platte (PNL2) offen ist; und einem jeweiligen zweiten Halbleiterchip (120; 220; 320; 420), der in einem jeweiligen von dem einen oder den mehreren zweiten Chip-aufnehmenden Abschnitten (AC2) der zweiten Platte aufgenommen ist, wobei der zweite Halbleiterchip (120; 220; 320; 420) eine Oberfläche hat, die auf der einen der abgewandten Seiten der zweiten Platte (PNL2) freiliegt; wobei der zweite Halbleiterchip (120; 220; 320; 420) mit dem Verdrahtungsmuster der Neuverteilungsschicht (RDL1) elektrisch verbunden ist, und wobei der jeweilige erste Halbleiterchip (210; 310; 410) und der jeweilige zweite Halbleiterchip (220; 320; 420) symmetrisch so angeordnet sind, dass sie in Bezug auf die Neuverteilungsschicht (RDL1) zugewandt sind, um die Neuverteilungsschicht (RDL1) gemeinsam zu verwenden.
  20. Halbleitergehäuse nach Anspruch 19, bei dem die Neuverteilungsschicht (RDL1) eine erste Neuverteilungsschicht ist, wobei eine der abgewandten Seiten der zweiten Platte (PNL2) von der Neuverteilungsschicht (RDL1) weggewandt ist, und der zweite Halbleiterchip (120) eine Dicke hat, die weniger als eine Dicke der zweiten Platte (PNL2) ist, mit ferner: einer zweiten Neuverteilungsschicht (RDL2), die ein Verdrahtungsmuster aufweist, das sich entlang der einen der abgewandten Seiten der zweiten Platte (PNL2) und über die Oberfläche des zweiten Halbleiterchips (120), die auf der einen der abgewandten Seiten der zweiten Platte (PNL2) freiliegt, erstreckt, wobei das Verdrahtungsmuster der zweiten Neuverteilungsschicht (RDL2) mit dem zweiten Halbleiterchip (120) an der Oberfläche des zweiten Halbleiterchips (120) elektrisch verbunden ist; und einem zweiten plattendurchgehenden Kontaktloch, TPV2, das sich durch die zweite Platte zwischen den Verdrahtungsmustern von jeder der ersten und zweiten Neuverteilungsschichten vertikal erstreckt und mit denselben elektrisch verbunden ist.
DE102018115038.5A 2017-06-23 2018-06-22 Halbleitergehäuse und Verfahren zum Herstellen desselben Active DE102018115038B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0079955 2017-06-23
KR20170079955 2017-06-23
KR10-2018-0008955 2018-01-24
KR1020180008955A KR102434988B1 (ko) 2017-06-23 2018-01-24 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
DE102018115038A1 DE102018115038A1 (de) 2018-12-27
DE102018115038B4 true DE102018115038B4 (de) 2023-04-06

Family

ID=64567775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018115038.5A Active DE102018115038B4 (de) 2017-06-23 2018-06-22 Halbleitergehäuse und Verfahren zum Herstellen desselben

Country Status (3)

Country Link
US (1) US10763242B2 (de)
CN (1) CN109119385B (de)
DE (1) DE102018115038B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102570902B1 (ko) * 2018-11-23 2023-08-25 삼성전자주식회사 반도체 패키지
JP6621951B1 (ja) * 2018-12-28 2019-12-18 長瀬産業株式会社 半導体装置の製造方法
KR20200115769A (ko) * 2019-03-25 2020-10-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11387178B2 (en) * 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
CN111293078B (zh) * 2020-03-17 2022-05-27 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
US11423526B2 (en) * 2020-11-13 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Optical inspection of a wafer
CN113035833B (zh) * 2021-05-28 2021-09-28 浙江集迈科微电子有限公司 多层布线转接板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100103634A1 (en) 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899603B2 (ja) * 2006-04-13 2012-03-21 ソニー株式会社 三次元半導体パッケージ製造方法
US20080136002A1 (en) 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
KR101046394B1 (ko) 2010-02-03 2011-07-05 주식회사 하이닉스반도체 스택 패키지
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
TWI497645B (zh) 2012-08-03 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
TWI479640B (zh) 2012-12-25 2015-04-01 Ind Tech Res Inst 晶片堆疊結構
CN109360927A (zh) 2013-03-15 2019-02-19 赛尔格有限责任公司 用于锂离子二次电池的多层混杂型电池隔板及其制造方法
US9111870B2 (en) 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
CN103904056A (zh) 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种PoP封装结构及制造工艺
US9704836B2 (en) 2015-03-16 2017-07-11 Mediatek Inc. Semiconductor package assembly
US10090241B2 (en) 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
US9905551B2 (en) * 2015-06-09 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Method of manufacturing wafer level packaging including through encapsulation vias
KR20170008588A (ko) 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 에스오씨 및 메모리칩들이 적층된 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100103634A1 (en) 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna

Also Published As

Publication number Publication date
CN109119385B (zh) 2024-08-20
US20180374823A1 (en) 2018-12-27
DE102018115038A1 (de) 2018-12-27
CN109119385A (zh) 2019-01-01
US10763242B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
DE102018115038B4 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10231385B4 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE102011054908B4 (de) Halbleitervorrichtung, Herstellungsverfahren hierfür und Halbleitergehäuse, das die Halbleitervorrichtung aufweist
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE102006010085A1 (de) Interposerstruktur, Herstellungsverfahren, Waferlevel-Stapelstruktur und Packungsstruktur
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102004049356A1 (de) Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102004001829A1 (de) Halbleitervorrichtung
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102018123839B4 (de) Halbleiterpackage
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE112019005867T5 (de) Sensor und Package-Anordnung davon
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102009001522B4 (de) Halbleiterstruktur mit Kondensator
DE112022001262T5 (de) Verschachtelter interposer mit einem brücken-die mit silicium-durchkontaktierungen

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final