JPH09116268A - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JPH09116268A
JPH09116268A JP7267035A JP26703595A JPH09116268A JP H09116268 A JPH09116268 A JP H09116268A JP 7267035 A JP7267035 A JP 7267035A JP 26703595 A JP26703595 A JP 26703595A JP H09116268 A JPH09116268 A JP H09116268A
Authority
JP
Japan
Prior art keywords
temperature
layer
printed wiring
wiring board
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7267035A
Other languages
English (en)
Inventor
Noboru Orimo
折茂襄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP7267035A priority Critical patent/JPH09116268A/ja
Publication of JPH09116268A publication Critical patent/JPH09116268A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 温度変化によって抵抗値が変化する温度検出
層をプリント配線板の表面または内部に配したプリント
配線板を提供する。 【構成】 従来のプリント配線板の積層構造に加えて、
積層内部の層間(図1の(A))または表面(図1の
(B))に電気抵抗値が50℃及至140℃の温度範囲
の一部または全域にわたって指数関数的に温度変化する
温度感知物質層21と、その温度感知物質層21の全面
または一部分を挟装するように装着されるとともに表面
の導体パターン22とは絶縁された二枚の平行導体箔2
3、24とからなる温度検出層25と、前記平行導体箔
23と導通する接続端子26(平行導体箔24と導通す
る接続端子は別箇所にある)と、を配設した積層構造。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路チップ
やコンデンサ等の電子部品を搭載支持しつつ配線するプ
リント配線板(実装基板とも云う)に関し、特にエポキ
シ系樹脂からなる積層基板自身に温度感知機能をもたせ
て、プリント配線板の温度管理が面による感知によって
緻密に出来るようにしたプリント配線板に関するもので
ある。
【0002】
【従来の技術】一般にプリント配線板は「回路設計に基
づいて、部品間を接続するために、導体パターンを絶縁
基板の表面またはその内部に、プリントによって形成し
た板」(JIS C5603)と定義されている。
【0003】従来はDIP、PGA等のリード挿入型I
Cを始めとする挿入実装タイプであったが、近年は表面
実装タイプが主流となっておりSOP、QFP、さらに
はTCP、CSPへと発展している。
【0004】最近では半導体集積回路チップ自身、加え
てその他の素子を絶縁基板に搭載すること(ベアチップ
実装;チップオンボード)も行われており、プリント配
線板も上記に対応したベアチップ実装用プリント配線板
(例えば機能モジュール用として時計用、形態電話用等
があり、またICパッケージ用として1チップモジュー
ル、マルチチップモジュールがある。)が開発されてい
る。
【0005】したがって、現在ではプリント配線板は単
に電子部品を搭載支持してそれらを配線接続するものと
限定されるものではなく、ICパッケージを含む広い概
念で捉えられるべきものである。
【0006】ところで、上記プリント配線板に用いられ
る絶縁基板の基板材料は大別して有機系(樹脂系)と無
機系(セラミック系、メタル系)、さらにこれらの複合
系に分類される。
【0007】そして有機系での現在の主流は、ガラス布
にエポキシ系樹脂を含浸させたプリプレグまたはガラス
不繊布に含浸させた基材を外層片面板に挟んで積層圧着
したガラスエポキシ積層板とコンポジット積層板であ
る。
【0008】図8の(A)は上記ガラスエポキシ積層板
10の層構成を示す模式断面図であり、(B)はコンポ
ジット積層板20の層構成を示す模式断面図である。
【0009】図において、ガラスエポキシ積層板10は
ガラス布基材エポキシ樹脂層(プリプレグ)5を2〜1
0層に積層してこれを銅箔7を片面に張ったガラスエポ
キシ外層用片面板6で挟んで圧着した構造であり(例え
ばガラスエポキシ銅張積層板FRー4、FR−5、G−
10等)、コンポジット積層板20はガラス不織布基材
2にエポキシ系樹脂を含浸させた中心層の両表面にガラ
ス布基材エポキシ樹脂層を外層用片面板6で挟んで圧着
した構造である(例えばコンポジット銅張積層板CEM
ー3等)。
【0010】一般にコンポジット積層板の方が打ち抜き
加工性に優れており、需要数量比率はガラスエポキシ積
層板と逆転して増えている。
【0011】その他、片面板として紙基材にフェノール
やエポキシを含浸させた積層板(FRー1、FRー3
等)や、コスト面で問題があるが、20〜50層の超多
層用としてポリイミド樹脂をガラス繊維布基材に含浸さ
せたガラスポリイミド積層板や10〜20層レベルには
コストを考えてポリイミド樹脂をエポキシ樹脂で変性し
たエポキシ変性ポリイミド樹脂材を用いたものもある。
【0012】上記のように現在の絶縁基板材料として主
流をなすエポキシ樹脂は一般的にはビスフェノールAと
エピクロルヒドリンとの重合反応によって得られる。
【0013】そして硬化剤の選び方により広範囲にわた
って異なった特性の樹脂が得られるので、積層板用樹脂
としては、経済性、電気的特性、接着性、耐熱性、耐湿
性、耐酸性、耐溶剤性、寸法安定性に優れた最もバラン
スのとれた樹脂といえる。
【0014】しかしながら、セラミック基板に比して熱
に弱く絶縁抵抗が劣るガラスエポキシ積層板は絶縁基板
材料として当然ながら使用するエポキシ樹脂の電気抵抗
率は高い方が良い。
【0015】この点、電気的特性の維持向上は専らガラ
ス転移点(ガラス転移温度;二次転移温度ともいい、物
理的性質の温度変化が不連続的に変化する温度をい
う。)を高くすることに意を注がれている(尚、一般に
エポキシ樹脂のガラス転移点は130〜150℃、エポ
キシ変性ポリイミド樹脂は235〜250℃、ポリイミ
ド樹脂は260〜275℃である。)。
【0016】即ち、ガラス転移点よりも高温度では網状
構造をなすポリマーの各部分の熱運動が激しくポリマー
の成長は抑制されているが、ガラス転移点以下では熱運
動が自由体積の減少によって抑制されてポリマーが成長
して硬くなり、電気抵抗値も高い状態になる。
【0017】絶縁基板材料としてのポリイミド樹脂やエ
ポキシ樹脂は上記ガラス転移点より低い温度で準安定な
非平衡状態の非晶質固体である。
【0018】さて、上記のような絶縁基板材料を用いた
プリント配線板及びこれに搭載した電子部品の実装稼働
状態における温度管理は重大な問題である。
【0019】即ち、一個または多数の電子部品が密に搭
載されたプリント配線板(実装基板)はそれ自体大きな
発熱体であって、プリント配線板同士の配列や回路消費
電力によっては何らかの冷却手段を取らないと許容温度
以上に電子部品及び絶縁基板が高温となって、搭載され
た電子部品の損壊や絶縁基板自身の破壊、最悪では発火
発煙の恐れもでてくる。
【0020】したがって、従来は発熱の恐れがある場合
は、放熱板の取付やプリント配線板の配置を放熱しやす
い構造にしたり、空冷、水冷等の強制冷却の手段が別個
に取られる。
【0021】
【発明が解決しようとする課題】しかし、上記のような
冷却手段では実装密度を悪くし、また常時強制冷却する
ことは結局必要のない時でもファンを回し続けたり冷却
水を巡回させるのであって省エネの観点からは好ましく
ない。
【0022】また、電子機器によっては高温になったら
可動を一旦停止する手段の方が望ましい場合もある。
【0023】また、上記強制冷却の手段によっても許容
温度以上に温度が上昇する可能性もあり、この場合に回
路が自動的に停止する安全装置が必要なこともあるであ
ろうことは難くない。
【0024】さらには、通常は消費電力の関係からプリ
ント配線板が高温になる設計ではない場合(つまり強制
冷却不要の場合)でも、コンデンサ等の電子部品が故障
して発火する可能性は残る。
【0025】このような場合にプリント配線板の或る一
部分(一点)の温度が上昇した場合にこれを感知してプ
リント配線板への電力供給を停止するといった安全機能
を配備することが望ましいことは明らかであろう。
【0026】以上のようにプリント配線板ひいては搭載
された電子部品の温度管理は電子機器の設計やシステム
設計にとって重要な設計要素となる。
【0027】一方、シリコン半導体集積回路は元々温度
特性に弱い性質なので温度補償回路等を設けて回路的に
特性を維持する対策が為されているが、ICチップやコ
ンデンサ、インダクタ等の電子部品自身の発熱に対して
その温度管理・安全管理を基板自身において行うという
発想はなかった。
【0028】仮に強制冷却手段の冷却能力とプリント配
線板の温度とを関連させて制御すれば、冷却する必要の
ない状態で前記強制冷却手段を稼働させなくて済み省エ
ネになるであろう。
【0029】上記機構を実現させるにはプリント配線板
の各所に温度センサー(サーミスタ等)を配備して逐次
温度管理させれば良い。
【0030】しかしながら、大きなプリント配線板や超
密なプリント配線板では温度センサーを多数配備するこ
とはコスト増になり、スペース的に配備不可能な場合も
ある。 加えて従来の温度センサーは配置された箇所で
の一点の温度を感知するものであり、面状のプリント配
線板に対して或る一点ないし複数点における温度変化を
感知するのみであるから、仮にどの配備された温度セン
サーからも離れた電子部品が発熱した場合には検出する
ことが出来ないか検出が遅れることになる。
【0031】本願発明は上記事情に鑑みてなされたもの
であり、プリント配線板自身に面状の温度感知物質層を
導体箔で挟んだ温度検出層を配設して、点による温度感
知ではなく、面による感知、したがって温度検出層のあ
るどの箇所の直上直下で発熱してもその温度変化を検出
できるプリント配線板を提供するものである。
【0032】
【課題を解決するための手段】本発明は、 (1) 回路設計に基づいて電子部品を接続するための
導体パターンが絶縁基板の表面またはその内部にプリン
トによって形成されたプリント配線板において、前記絶
縁基板の表面またはその内部に、電気抵抗値が50℃及
至140℃の温度範囲の一部または全域にわたって指数
関数的に温度変化する温度感知物質層と、その温度感知
物質層の全面または一部分を挟装するように装着される
とともに前記導体パターンとは絶縁された二枚の平行導
体箔と、からなる温度検出層と、前記平行導体箔と導通
する接続端子と、を配設したことを特徴とするプリント
配線板を提供することによって上記課題を解決する。
【0033】(2) また、上記(1)記載のプリント
配線板において、絶縁基板がガラス繊維布の基材にエポ
キシ系樹脂を含浸させたガラス布基材エポキシ樹脂層を
2〜10層に積層圧着したガラスエポキシ積層板または
ガラス不織布基材にエポキシ系樹脂を含浸させた中心層
の両表面にガラス布基材エポキシ樹脂層を配したコンポ
ジット積層板であり、且つ温度感知物質層がガラス布基
材またはガラス不織布基材に温度感知物質として、電気
的絶縁性を示す温度領域と電気抵抗値が温度変化に対し
て指数関数的且つ可逆的に変化するが面積変化に対して
は比例関数的に変化する温度領域とを有するエポキシ系
樹脂を含浸させた構成であることを特徴とするプリント
配線板を提供することによって上記課題を解決する。
【0034】(3) また、上記(1)または(2)記
載のプリント配線板において、前記温度検出層の温度感
知物質層を構成する物質が、1分子中に2個以上のエポ
キシ基を含有するエポキシ系樹脂に対して1分子中にエ
ポキシ基1個を含有する反応性希釈剤を10%及至60
%化合したエポキシ系樹脂であり、30℃及至120℃
の温度範囲にガラス転移点を有することを特徴とするプ
リント配線板を提供することによって上記課題を解決す
る。
【0035】(4) また、上記(1)及至(3)記載
のプリント配線板において、絶縁基板にスルーホールが
開けられるとともに該スルーホールに位置する前記温度
検出層の温度感知物質層及び平行導体箔の部分が当該ス
ルーホールより大きく切欠かれてスルーホールと電気的
に絶縁されていることを特徴とするプリント配線板を提
供することによって上記課題を解決する。
【0036】(5) さらに、半導体集積回路チップが
搭載されるとともに該半導体集積回路チップの端子パッ
ドと接続される導体パターンが絶縁基板にプリントされ
た請求項1及至請求項3記載のプリント配線板におい
て、搭載した半導体集積回路チップ直下の領域の絶縁基
板表面に前記温度感知物質層とこれを挟装する二枚の導
体箔からなる温度検出層ないし温度感知物質層の片面に
導体箔を添着したものを配設するとともに前記導体箔と
導通する外部接続端子を設けたことを特徴とするプリン
ト配線板を提供することによって上記課題を解決する。
【0037】尚、ここでいうプリント配線板とは半導体
集積回路チップ(半導体IC)単体を搭載したパッケー
ジからその他の電子部品を多数合わせて搭載した実装基
板までを含む概念である。
【0038】
【発明の実施の形態】以下、本発明に係わるプリント配
線板の実施の形態を図面に基づいて説明する。
【0039】尚、前記従来のプリント配線板10、20
と同等部材については同符号をもって指称する。
【0040】図1は本発明に係わるプリント配線板の積
層構造を説明するための断面模式図である。
【0041】図1の(A)に示される両面プリント配線
板30は、図8(A)の従来のプリント配線板10の積
層構造に加えて、積層内部の層間に電気抵抗値が50℃
及至140℃の温度範囲の一部または全域にわたって指
数関数的に温度変化する温度感知物質層21と、その温
度感知物質層21の全面または一部分を挟装するように
装着されるとともに表面の導体パターン22とは絶縁さ
れた二枚の平行導体箔23、24とからなる温度検出層
25と、前記平行導体箔23と導通する接続端子26
(平行導体箔24と導通する接続端子は別箇所にある)
と、を配設した積層構造を特徴とし、上記絶縁基板内部
に温度検出層25を配する構成は図のような両面配線や
内部にも導体パターンを配した多層配線に適する。
【0042】尚、接続端子26の構成は特に制限はな
く、本図においてはメッキされたスルーホール28によ
って表面に配した導体パターン22と同等の導体箔の接
続端子26に導通している。
【0043】次に、図1の(B)に示されるプリント配
線板40は、前記温度検出層25をプリント配線板の片
面(導体パターン22のある表面の反対面)に配したも
ので、片面のみに導体パターン22がプリントされた片
面プリント配線板に適する。
【0044】尚、温度検出層25の平行導体箔24が露
出するので保護膜29としてのエポキシ樹脂やポリエス
テル樹脂を塗布するのが望ましいであろう。
【0045】以上は本発明の請求項1に係わるもので、
主たる構成要素である絶縁基板の材質、積層構造、温度
感知物質層の材質、導体箔の材質に制限はない。
【0046】一般には、絶縁基板材料として有機系(例
えばエポキシ系樹脂、ポリアミド系樹脂やそれらの複
合)と無機系(セラミック、メタル)、さらにこれらの
複合系が対象となり得る。また、導体箔として銅箔、ア
ルミ箔、金ーニッケル箔が考えられる。さらに、指数関
数的な抵抗値の温度変化を示す温度感知物質は後に明ら
かにされる合成樹脂が考えられる。
【0047】次に、図2はスルーホールを有する両面プ
リント配線板30と温度検出層25との関係を示す模式
断面図であって請求項4に係わるものである。
【0048】図において、温度検出層25とスルーホー
ルTH1、TH2とは絶縁性を維持するために、温度感
知物質層21とスルーホールの内部メッキ部分とが離間
するように温度感知物質層21及び平行導体箔23、2
4のスルーホールTH2、TH3に位置する部分にスル
ーホールの直径d2<d1となる切欠31(穴)を設け
ている。
【0049】そして該離間した部分には上下のプリプレ
グ5の基材が圧着によって補充される。(もしくは予め
圧着前に切欠31に通常の絶縁基材(エポキシ樹脂等)
を充填しておく。)したがって、スルーホールTH2、
TH3、TH1間を抵抗値の低い温度感知物質層21が
接触して電流リークするといった問題は生じない。
【0050】尚、スルーホールTH1は導体箔23と接
続されており、基板表面の接続端子26に導通してい
る。このようにスルーホールで温度検出層の導体箔2
3、24を表面の接続端子に引き出すことができる。
【0051】次に、図3は集積回路チップのパッケージ
に応用したもので、ガラスエポキシ積層板からなる絶縁
基板41上にボンディングワイヤ46で接続されて接続
端子となる導体箔42、43と、温度感知物質層21と
その片面のみに張り付けた導体箔24とを配設して温度
感知物質層21の上に集積回路チップ44を直接接着す
るとともにコーティング樹脂45で封止した構造を有す
る。
【0052】当然ながら上方の平行導体箔となるべき導
体箔に代えて集積回路チップ44自身がその役目をし、
電源端子が温度検出層の一方の接続端子となり、導体箔
24は図示されないボンディングワイヤで接続端子に導
出される。
【0053】上記構造によって集積回路チップ44自身
の発熱温度が逐一電気的に検出できるので、外部の制御
回路等にて消費電力の制限や一時停止等の処置を自動的
に行うことができ、信頼性・安全性・省エネルギーに寄
与すること大である。
【0054】また、図4は同じく半導体集積回路チップ
44が搭載されるとともに該半導体集積回路チップ44
の端子パッド51と接続される導体パターンが絶縁基板
にプリントされたプリント配線板50の一部を表す斜視
図であって、搭載した半導体集積回路チップ44直下の
領域の絶縁基板表面(集積回路チップ44の搭載される
絶縁基板表面は一段低くなるように底が平坦な凹部が形
成されている)に前記温度感知物質層21とこの片面
(下側)に導体箔24を添着したものを配設するととも
に前記導体箔24と導通する外部接続端子52を設けた
ことを特徴とする。
【0055】上記のようにプリント配線板50に他の電
子部品とともに搭載された集積回路チップ44(ベアチ
ップ実装)に対して個々にチップ温度管理ができるよう
にすることも可能である。
【0056】次に、上述の温度検出層25について詳述
すると、本願発明者は上記電気抵抗値が50℃及至14
0℃の温度範囲の一部または全域にわたって指数関数的
に温度変化する温度感知物質層21として従来のプリン
ト配線板には使用されない特殊なエポキシ系樹脂を開発
した。
【0057】温度検出層25は上記エポキシ系樹脂をS
iO2を主成分とするガラス繊維を平織にしたガラス布
(ガラスクロス)に含浸させてプリプレグとしたものを
導体箔23、24にて挟装して熱圧着したものである。
【0058】一般に合成樹脂の抵抗値は何らかの温度依
存性を有するが、本発明では電気抵抗値が50℃及至1
40℃の温度範囲の一部または全域にわたって指数関数
的に温度変化する物質として例えばエポキシ系樹脂のガ
ラス転移点以上での領域を利用する。
【0059】即ち、当該エポキシ系樹脂のガラス転移点
が30℃〜120℃の範囲に調節されていると、上記5
0℃〜140℃の温度範囲の全領域または一部領域で抵
抗値に指数関数的変化が見られる。そしてガラス転移点
以上の上記温度範囲では、通常のプリプレグとしてのガ
ラス転移点以下のエポキシ樹脂と比べて低い抵抗率ρ
(ρ=1014〜1010Ω)を示す。
【0060】図5は本発明者の手による二つの温度検出
層の試作品A、Bにおける抵抗値の対温度変化グラフで
ある。縦軸に対数表示の抵抗値(Ω)と横軸に温度
(℃)をとる。
【0061】温度感知物質層であるガラスエポキシ層の
厚さは200μm、面積120cm2である。平行導体
箔は厚さ12μmのアルミ箔である。
【0062】図より試作品Aはガラス転移点がTg=4
0〜50℃にあり、それ以上の温度領域50℃〜100
℃で指数関数的に抵抗値が小さくなっていることが判
る。
【0063】図6は試作品Aの抵抗率ρ(Ω)について
の温度変化を50℃から120℃までプロットしたもの
であるが、これより抵抗率ρの指数関数的温度変化が5
0℃から100℃近辺まで明白に現れていることが判
る。
【0064】また、試作品Bはガラス転移点がTg=7
0〜90℃付近であり、90℃〜130℃辺りまで指数
関数的である。
【0065】尚、上記抵抗値の温度変化は可逆的であっ
て、安定した特性を示す。
【0066】一方、温度感知物質層の抵抗値の面積依存
性については、図7に示す試作品Aについての縦軸に対
数表示の抵抗値(Ω)、横軸に対数表示の面積(c
2)をプロットしたグラフから明らかなように、抵抗
値の指数関数的温度領域50℃〜120℃において比例
関数的に変化していることが判る。
【0067】したがって集積回路チップのような小さな
面積(抵抗値に反比例)の温度変化を検出するには温度
感知物質の厚さ(抵抗値に比例)を薄くしてやれば常に
同レベルの抵抗値の検出が可能となる。
【0068】例えば図3、図4のような数cm2程度の
集積回路チップ44の場合は厚さ10μm程度とし、1
0cm四方のプリント配線板では厚さ100〜200μ
mとすればμAレベルの検出電流で済む。
【0069】次に、温度感知物質の組成であるが、上記
試作品Aは通常の二個のエポキシ基を有するエポキシ樹
脂に50重量%のエポキシ基一個を持つ反応性希釈剤を
化合したものであり、ガラス転移点が通常の130℃〜
150℃から約Tg=40〜50℃に低下し、また、試
作品Bは同じく通常のエポキシ樹脂に20重量%の一個
のエポキシ基を持つ反応性希釈剤を化合したもので、ガ
ラス転移点が70〜90℃に低下している。
【0070】上記ガラス転移点Tgの変動は、高温度か
らガラス転移点に近づく時に網状構造をなすポリマーの
成長が始まるが、上記一個のエポキシ基しかない反応性
希釈剤によってこのポリマーの成長が抑制されてガラス
転移点が下がることに存する。
【0071】したがって、この反応性希釈剤の配分を増
やすとさらにガラス転移点は下がるが、当該エポキシ樹
脂の粘度も低下するので、それとの均衡で適宜選択され
るべきである。
【0072】何れにしてもプリント配線板の温度管理に
は上記試作品AとBの間の混合範囲で十分と考えられ
る。
【0073】尚、本発明では電気抵抗率の比較的低い温
度感知物質層21(エポキシ樹脂層)を各種絶縁基板の
表面に装着ないし内部に挟着するので、全体として絶縁
基板の絶縁抵抗が低下してしまうのではないかと懸念さ
れるが、積層圧着された1層のみが低い(少なくとも1
9Ω程度はある)のであって、内部導体箔と看なすこ
とができ、図2のような処置を施せば問題はない。
【0074】コスト面から見れば従来の主流であるガラ
スエポキシ積層板については、本発明のエポキシ樹脂が
そのまま使用できるので従来技術の転用で済み、殆どコ
スト増は問題にならず、また集積回路チップの直下に添
着して使用する場合も添着工程が増えるだけなので同様
であろう。
【0075】これに対して面状の或る一点の最も高温と
なった温度変化を電気的に検出できることの利点は安全
面・省電力・機器の制御面で顕著な効果を生むことは明
らかであろう。
【0076】以上説明したように、本発明によるプリン
ト配線板は種々のプリント配線板(集積回路パッケージ
基板を含む)に適用できるもので、プリント配線板の熱
対策に有益な手段となりうる。
【0077】
【発明の効果】本発明のプリント配線板は、以下の優れ
た効果を有する。
【0078】(1)点ではなく面による確実な温度感知
が抵抗値の測定によって簡単に検出できるので、プリン
ト配線板の温度管理・安全管理が緻密に制御できるとい
う優れた効果を有する。
【0079】(2)大小種々の面積に対応した面による
温度検知ができるという優れた効果を有する。
【0080】(3)種々のプリント配線板に従来技術の
転用で簡単に適用できるという優れた効果を有する。
【図面の簡単な説明】
【図1】本発明に係わるプリント配線板の積層構造を説
明するための断面模式図である。
【図2】スルーホールを有する両面プリント配線板と温
度検出層との関係を示す模式断面図である。
【図3】集積回路チップのパッケージの応用冷を示す断
面図である。
【図4】半導体集積回路チップが搭載されたプリント配
線板の一部を表す斜視図である。
【図5】温度検出層の試作品A、Bにおける抵抗値の対
温度変化グラフである。
【図6】試作品Aの抵抗率ρ(Ω)についての温度変化
を50℃から120℃までプロットしたグラフである。
【図7】試作品Aについての縦軸に対数表示の抵抗値
(Ω)、横軸に対数表示の面積(cm2)をプロットし
たグラフである。
【図8】(A)は上記ガラスエポキシ積層板10の層構
成を示す模式断面図であり、(B)はコンポジット積層
板20の層構成を示す模式断面図である。
【符号の説明】
2 ガラス不織布基材 5 ガラス布基材エポキシ樹脂層(プリプレグ) 6 外層用片面板 7 銅箔 10 ガラスエポキシ積層板 20 コンポジット積層板 21 温度感知物質層 22 導体パターン 23、24 平行導体箔 25 温度検出層 26 接続端子 28、TH2、TH3 スルーホール 31 切欠 30、40、50 プリント配線板 41 絶縁基板 42、43 導体箔 44 集積回路チップ Tg ガラス転移点

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 回路設計に基づいて電子部品を接続する
    ための導体パターンが絶縁基板の表面またはその内部に
    プリントによって形成されたプリント配線板において、
    前記絶縁基板の表面またはその内部に、電気抵抗値が5
    0℃及至140℃の温度範囲の一部または全域にわたっ
    て指数関数的に温度変化する温度感知物質層と、その温
    度感知物質層の全面または一部分を挟装するように装着
    されるとともに前記導体パターンとは絶縁された二枚の
    平行導体箔と、からなる温度検出層と、前記平行導体箔
    と導通する接続端子と、を配設したことを特徴とするプ
    リント配線板。
  2. 【請求項2】 請求項1記載のプリント配線板におい
    て、絶縁基板がガラス繊維布の基材にエポキシ系樹脂を
    含浸させたガラス布基材エポキシ樹脂層を2〜10層に
    積層圧着したガラスエポキシ積層板またはガラス不織布
    基材にエポキシ系樹脂を含浸させた中心層の両表面にガ
    ラス布基材エポキシ樹脂層を配したコンポジット積層板
    であり、且つ温度感知物質層がガラス布基材またはガラ
    ス不織布基材に温度感知物質として、電気的絶縁性を示
    す温度領域と電気抵抗値が温度変化に対して指数関数的
    且つ可逆的に変化するが面積変化に対しては比例関数的
    に変化する温度領域とを有するエポキシ系樹脂を含浸さ
    せた構成であることを特徴とするプリント配線板。
  3. 【請求項3】 請求項1または請求項2記載のプリント
    配線板において、前記温度検出層の温度感知物質層を構
    成する物質が、1分子中に2個以上のエポキシ基を含有
    するエポキシ系樹脂に対して1分子中にエポキシ基1個
    を含有する反応性希釈剤を10%及至60%化合したエ
    ポキシ系樹脂であり、30℃及至120℃の温度範囲に
    ガラス転移点を有することを特徴とするプリント配線
    板。
  4. 【請求項4】 請求項1及至請求項3記載のプリント配
    線板において、絶縁基板にスルーホールが開けられると
    ともに該スルーホールに位置する前記温度検出層の温度
    感知物質層及び平行導体箔の部分が当該スルーホールよ
    り大きく切欠かれてスルーホールと電気的に絶縁されて
    いることを特徴とするプリント配線板。
  5. 【請求項5】 半導体集積回路チップが搭載されるとと
    もに該半導体集積回路チップの端子パッドと接続される
    導体パターンが絶縁基板にプリントされた請求項1及至
    請求項3記載のプリント配線板において、搭載した半導
    体集積回路チップ直下の領域の絶縁基板表面に前記温度
    感知物質層とこれを挟装する二枚の導体箔からなる温度
    検出層ないし温度感知物質層の片面に導体箔を添着した
    ものを配設するとともに前記導体箔と導通する外部接続
    端子を設けたことを特徴とするプリント配線板。
JP7267035A 1995-10-16 1995-10-16 プリント配線板 Pending JPH09116268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7267035A JPH09116268A (ja) 1995-10-16 1995-10-16 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7267035A JPH09116268A (ja) 1995-10-16 1995-10-16 プリント配線板

Publications (1)

Publication Number Publication Date
JPH09116268A true JPH09116268A (ja) 1997-05-02

Family

ID=17439151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7267035A Pending JPH09116268A (ja) 1995-10-16 1995-10-16 プリント配線板

Country Status (1)

Country Link
JP (1) JPH09116268A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109722B2 (en) 2004-06-10 2006-09-19 International Business Machines Corporation Apparatus and method for PCB smoke and burn detection and prevention
JP2011515804A (ja) * 2008-03-28 2011-05-19 ブラウン ゲーエムベーハー 温度センサを備える発熱体
JP2012038769A (ja) * 2010-08-03 2012-02-23 Jtekt Corp 多層回路基板、基板装置、および多層回路基板の異常判定方法
US8692349B2 (en) 2010-11-26 2014-04-08 Samsung Electronics Co., Ltd. Semiconductor devices and methods of controlling temperature thereof
JP2014516239A (ja) * 2011-05-27 2014-07-07 リナック エー/エス 発火検知手段を備えたリニアアクチュエータシステム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109722B2 (en) 2004-06-10 2006-09-19 International Business Machines Corporation Apparatus and method for PCB smoke and burn detection and prevention
JP2011515804A (ja) * 2008-03-28 2011-05-19 ブラウン ゲーエムベーハー 温度センサを備える発熱体
JP2012038769A (ja) * 2010-08-03 2012-02-23 Jtekt Corp 多層回路基板、基板装置、および多層回路基板の異常判定方法
US8692349B2 (en) 2010-11-26 2014-04-08 Samsung Electronics Co., Ltd. Semiconductor devices and methods of controlling temperature thereof
JP2014516239A (ja) * 2011-05-27 2014-07-07 リナック エー/エス 発火検知手段を備えたリニアアクチュエータシステム

Similar Documents

Publication Publication Date Title
JP4736451B2 (ja) 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
US6324067B1 (en) Printed wiring board and assembly of the same
US5519176A (en) Substrate and ceramic package
CN100394599C (zh) 加工精度良好的半导体模块及其制造方法和半导体装置
JP2587596B2 (ja) 回路基板接続材とそれを用いた多層回路基板の製造方法
JPH09321399A (ja) プリント配線板およびその製造方法
KR20030093986A (ko) 향상된 전류용량을 갖는 다층회로기판 및 그의 제조방법
US10939563B2 (en) Flame retardant structure for component carrier
JP2008103640A (ja) 多層配線基板
CN112203417A (zh) 一种电路板及其制作方法
JP3207663B2 (ja) プリント配線基板及びその製造方法
JP2007318047A (ja) 多層配線板及びその製造方法
KR20070076798A (ko) 임베디드 인쇄회로기판 및 그 제작방법
JPH09116268A (ja) プリント配線板
JPH11298153A (ja) 多層プリント回路板
CN108307581A (zh) 具有嵌入式部件承载件的电子设备
JPH09148738A (ja) 多層プリント配線基板とその製造方法
JPH11298152A (ja) 多層プリント回路板
CN113015327A (zh) 部件承载件及制造部件承载件的方法
JP3465629B2 (ja) 電子部品実装回路基板
JP2001177202A (ja) メタルコア回路基板およびそれを用いたメタルコア多層回路基板
JPH11251748A (ja) 半導体搭載用プリント基板の製造方法
JP2003060354A (ja) 部品内蔵プリント回路板及びその製造方法
Gallagher et al. Vertical interconnect in multilayer applications using Ormet/sup R/conductive composites