KR102091938B1 - 반도체소자 실장재 및 제조방법 - Google Patents

반도체소자 실장재 및 제조방법 Download PDF

Info

Publication number
KR102091938B1
KR102091938B1 KR1020180116865A KR20180116865A KR102091938B1 KR 102091938 B1 KR102091938 B1 KR 102091938B1 KR 1020180116865 A KR1020180116865 A KR 1020180116865A KR 20180116865 A KR20180116865 A KR 20180116865A KR 102091938 B1 KR102091938 B1 KR 102091938B1
Authority
KR
South Korea
Prior art keywords
layer
particles
metal
metal oxide
semiconductor device
Prior art date
Application number
KR1020180116865A
Other languages
English (en)
Other versions
KR20180123452A (ko
Inventor
오철민
홍원식
윤정원
이종현
Original Assignee
전자부품연구원
한국생산기술연구원
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원, 한국생산기술연구원, 서울과학기술대학교 산학협력단 filed Critical 전자부품연구원
Priority to KR1020180116865A priority Critical patent/KR102091938B1/ko
Publication of KR20180123452A publication Critical patent/KR20180123452A/ko
Application granted granted Critical
Publication of KR102091938B1 publication Critical patent/KR102091938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

저가의 재료를 사용하면서도 저온, 저압 실장공정이 가능한 반도체소자 실장재 및 제조방법이 제안된다. 본 발명에 따른 반도체소자를 기판에 실장하기 위한 반도체소자 실장재는 금속막을 포함하는 제1층, 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함한다.

Description

반도체소자 실장재 및 제조방법{Bonding material and manufacturing method thereof}
본 발명은 반도체소자 실장재 및 제조방법에 관한 것으로, 보다 상세하게는 저가의 재료를 사용하면서도 저온, 저압 실장공정이 가능한 반도체소자 실장재 및 제조방법에 관한 것이다.
전력 모듈은 전기 자동차 등 차세대 자동차의 핵심 전력시스템 및 태양전지 스마트 전력시스템에 들어가는 핵심 부품이다. 전력변환을 위한 전력반도체(Power semi-conductor) 또는 파워 디바이스(Power Device)모듈에는 IGBT(insulated gate bipolar mode transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 또는 IPM(intelligent power module) 등이 있다.
전자제품이나 전기자동차 또는 태양전지 전력시스템 등에 구비되는 전력모듈의 경우, 최근의 전자기기의 소형화 및 고밀도화 경향에 따라 대전력모듈의 경우에도 가능한한 소형화 및 박형화를 이루어 연비 향상 및 스마트화가 중요해지고 있다. 또한 전력변환효율을 극대화시키기 위해 최근에는 Si소자 뿐 아니라 GaN 및 SiC 소자가 사용되고 있는데, 이러한 전력변환소자를 이용하여 전력을 변환시에는 고전압 및 고전류가 장시간 흐르게 되어 많은 양의 열이 발생하게 된다. 따라서, 이러한 전력변환모듈의 제작에 있어서 가장 중요시되는 접합기술은 고온에서 장시간 사용해도 높은 신뢰성을 유지할 수 있는 기술이다.
일반적으로 전력반도체 칩은 은(Ag) 분말이 혼합된 페이스트를 이용하여 기판 상에 위치시키고, 고온에서 은분말간 상호확산을 유도한 소결반응을 통해 기판 상에 실장된다. 그러나, 은소재는 고가이면서, 고온 및 고압공정으로 인하여 제조비용이 상승하고, 소결 후 실장부위의 신뢰성에 문제점이 지적되어 왔다. 따라서, 칩 실장시 접합부의 열전도도와 같은 특성은 유지하면서도 고신뢰성을 가진 실장기술로서 저비용의 효율적인 실장공정 확보가 요청되고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 저가의 재료를 사용하면서도 저온, 저압 실장공정이 가능한 반도체소자 실장재 및 제조방법을 제공하는데 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일측면에 따른 반도체소자를 기판에 실장하기 위한 반도체소자 실장재는 금속막을 포함하는 제1층; 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층;을 포함한다.
제2층은 입자만으로 형성될 수 있다.
입자는, 일부분은 제1층의 내부에 위치하고, 잔여부분은 제1층의 외부에 위치할 수 있다.
입자 중 어느 하나의 입자를 제1입자라 하고, 다른 하나의 입자를 제2입자라 하면, 제1입자 및 제2입자는 서로 이격되어 위치할 수 있다.
금속산화물입자 및 금속산화물층은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나의 산화물을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 금속막을 포함하는 제1층을 준비하는 단계; 및 제1층의 일면에 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 도포하여 제2층을 형성하는 단계;를 포함하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재 제조방법이 제공된다.
제2층을 형성하는 단계는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자의 일부분을 제1층 내부로 임베딩하는 단계일 수 있다.
제2층을 형성하는 단계는, 스프레이법 또는 롤링법을 이용하여, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 제1층에 도포하는 단계일 수 있고, 또는 제2층을 형성하는 단계는, 프린팅법 또는 닥터블레이드를 이용하여, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 페이스트를 제1층에 도포하고 건조하는 단계일 수 있다.
본 발명의 또다른 측면에 따르면, 기판; 및 기판 상에 실장되는 소자;를 포함하고, 소자는 기판 상에 위치한, 금속막을 포함하는 제1층, 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재 상에 위치하여, 반도체소자 실장재의 소결에 의해 기판에 실장되는 것을 특징으로 하는 반도체소자 패키지가 제공된다.
본 발명의 또다른 측면에 따르면, 기판 상에 금속막을 포함하는 제1층, 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재를 형성하는 반도체소자 실장재 형성단계; 반도체소자 실장재 상에 소자를 위치시키는 단계; 및 반도체소자 실장재를 소결시키는 단계;를 포함하는 소자실장방법이 제공된다.
여기서, 소결시키는 단계는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자의 환원공정을 더 포함할 수 있다.
본 발명에 따르면, 저가의 재료를 사용하여 고신뢰성의 실장부 접합특성을 구현할 수 있어서 소자패키지 제조시 저단가로 구현가능한 효과가 있다.
또한, 종래실장공정보다 더 낮은 온도 및 낮은 압력에서 실장이 가능하여 저비용의 공정이 구현가능한 효과가 있다.
아울러, 실장재의 열전도특성이 우수하여, EV/HEV, 태양광, 풍력발전용 전력변환 모듈 및 LED 등에서 사용되는 IGBT 또는 MOSFET과 같은 전력소자의 실장 및 접합시 사용하여 우수한 방열특성을 나타낼 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체소자 실장재의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체소자 실장재의 단면도이고, 도 3은 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 단면도이며, 도 4는 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 단면도이다.
도 5는 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 확대도이고, 도 6은 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 확대도이다.
도 7은 본 발명의 또다른 실시예에 따른 반도체소자 패키지의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 반도체소자 실장재의 단면도이고, 도 2, 도 3, 및 도 4는 각각 본 발명의 다른 실시예에 따른 반도체소자 실장재의 단면도이다. 본 발명에 따른 반도체소자 실장재(100)는 금속막을 포함하는 제1층(110); 및 제1층(110)의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층(120);을 포함한다. 또한, 반도체소자 실장재(100)는 제1층(110)의 타면에 형성되는 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제3층(130);을 더 포함할 수 있는데, 반도체소자 실장시 제2층(120)은 반도체소자와 접촉하고, 제3층(130)은 기판과 접촉할 수 있다. 이하, 반도체소자를 기판에 실장하기 위한 반도체소자 실장재는 반도체소자 실장재라 하기로 한다.
본 발명에 따른 반도체소자 실장재(100)의 제1층(110)은 금속막을 포함한다. 제1층(110)이 금속막을 포함하기 때문에 유기물 등을 포함하는 페이스트 형태의 접합소재보다 방열특성이 우수할 수 있다. 또한, 금속막의 경우, 일정두께로 형성이 가능하여 접합두께의 균일성을 확보할 수 있는데, 이는 특히 대면적 반도체 소자의 경우 유리하다.
제1층(110)에 사용될 수 있는 금속막으로는 박막으로 형성될 수 있는 금속이면 어떤 것이든 사용될 수 있다. 예를 들어, 금속막은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나의 박막일 수 있다.
제1층(110)의 적어도 일면에는 제2층(120)이 형성되고, 타면에는 제3층(130)이 형성된다. 제2층(120) 및 제3층(130)은 소자 실장 공정에서 소자와 기판 사이에 위치하여 소자를 기판에 접합하는 기능을 수행한다. 제2층(120) 및 제3층(130)은 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자를 포함할 수 있다. 제2층(120) 및 제3층(130)은 이러한 입자를 포함하여 반도체소자를 기판에 실장할 때, 소정온도 및 소정압력하에서 소결되어 소자 및 기판과의 접합성을 나타낼 수 있다.
제2층(120)은 금속입자, 금속산화물입자 및 표면에 금속산화물을 포함하는 복합금속입자 중 적어도 하나를 포함하는데, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자의 금속은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나일 수 있다. 즉, 금속산화물입자 및 금속산화물층은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나의 산화물을 포함할 수 있다. 예를 들어, 금속이 구리인 경우, 금속산화물입자 및 금속산화물층은 산화구리를 포함할 수 있다. 산화구리로는 Cu2O 및 CuO가 있다.
금속입자, 금속산화물입자 및 표면에 금속산화물을 포함하는 복합금속입자는 입자크기가 마이크로 사이즈 또는 나노 사이즈일 수 있고, 형상은 구형 또는 플레이크 타입일 수 있다. 이하, 금속입자, 금속산화물입자 및 표면에 금속산화물을 포함하는 복합금속입자를 '입자'라 하기로 한다.
도 2를 참조하면, 제1층(110)의 상면에 제2층(120)이 형성되어 있는데 제2층(120)은 입자로만 형성되어 있다. 즉, 제2층(120)은 용매나 바인더 등과 같은 입자 이외의 물질이 포함되지 않고 입자만으로 구현될 수 있다. 이러한 입자만으로 형성된 제2층은 불순물이 없어 방열특성이 우수하다.
도 3에서는 제1층(110)의 상면에 제2층(120)의 입자들이 형성될 때, 일부분은 제1층(110)의 내부에 위치하고, 잔여부분은 제1층(110)의 외부에 위치할 수 있다. 즉, 입자들은 제1층(110)에 일부분이 박혀있는 형태로 위치할 수 있다. 이렇게 입자들이 제1층(110)의 내부로 박혀있는 경우, 입자들로 형성되는 접합층의 신뢰성이 우수해지고 접합층의 부피가 최소화되어 접합층에서 발생할 수 있는 보이드와 같은 접합공정불량이 최소화될 수 있다.
이와 함께 제2층(120)의 입자들은 도 2 및 도 3에서 입자 간에 이격되어 위치하는 것으로 도시되어 있다. 즉, 입자 중 어느 하나의 입자를 제1입자라 하고, 다른 하나의 입자를 제2입자라 하면, 제1입자 및 제2입자는 서로 이격되어 위치하고 있다. 제2층(120)의 입자들은 서로 접촉하여 위치할 수도 있고, 입자층이 2층 이상 형성될 수도 있고, 도 2 및 도 3에서와 같이 입자들이 서로 이격되어 위치할 수 있다. 도 2 및 도 3에서와 같이 입자들이 접촉하여 위치하지 않고 서로 이격되어 위치하는 경우에도, 추후 실장공정에서 소결로 인해 상호 확산으로 연결될 수 있으므로 소자실장이 가능하다. 입자들이 이격되어 위치하는 경우에는 입자의 사용량이 최소화되고, 접합층의 부피 또한 최소화되어 전술한 바와 같은 접합공정불량 또한 최소화될 수 있다.
도 5는 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 확대도이고, 도 6은 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 확대도이다. 즉, 도 5에는 제2층(120)이 복합금속입자(140)를 포함하는 경우가 도시되어 있고 도 6에는 복합금속입자(140)가 제1층(110)의 내부로 임베딩된 상태가 도시되어 있다. 복합금속입자(140)는 표면에 금속산화물층(141)이 형성되어 있다. 복합금속입자(140)의 내부 코어(142)는 제2층(120)의 접합층 형성이 금속산화물층(141)에 의해 형성될 것이므로 특히 한정되지 않으나, 방열특성 등을 고려하여 금속을 포함하는 것이 바람직하다.
복합금속입자(140)는 금속입자의 표면을 산화시켜 얻을 수 있다. 코어(142)가 금속인 경우, 금속산화물층(141)의 금속은 코어(142)의 금속과 동일한 금속일 수 있으나, 서로 다른 금속일 수 있다. 금속산화물층(141)의 금속산화물은 소자실장 시 환원물질로 인하여 환원되어 금속층으로 변환될 수 있다. 예를 들어, 제2층(120)이 금속입자만을 포함하는 경우, 금속입자의 특성상 공정 중 산화가능하다. 예를 들어, 제2층(120)이 구리입자를 포함하는 경우, 구리입자는 공정 중에서 자연산화도 가능하고, 구리입자의 실장을 위해 가열소결하는 경우 소결시 산화가 가능하다. 이에 따라 반도체소자가 실장된 후에 소자와 기판 사이의 접합된 영역이 산화된 상태가 되므로 접합신뢰성이 낮아지고 열전도도를 포함하여 물성이 악화될 수 있다.
그러나, 본 실시예에서와 같이 금속입자의 표면에 먼저 금속산화물층을 형성하여 복합금속입자(140)를 얻어 이를 소자 실장에 이용하는 경우, 소자실장공정 중에도 표면에 형성된 금속산화물층 때문에 내부 코어금속입자의 산화를 방지할 수 있고, 소결공정 중에 환원공정을 함께 수행하면 최종 접합층의 접촉면에서의 산화가 발생하지 않는다.
복합금속입자(140)는 코어(142)가 금속을 포함하고 있으나, 코어(142)가 금속산화물입자를 포함할 수 있다. 순수한 금속함량이 낮아지면 재료비를 절감할 수 있고, 추후 환원공정에 따라 코어(142)에 포함된 금속산화물도 함께 환원되므로 실장 후에는 금속성분만을 얻게 되므로 재료비 절감효과를 얻을 수 있다.
그리고, 복합금속입자(140)의 경우, 제1층(110)의 내부로 임베딩된 상태로 반도체소자 실장에 이용되는 경우, 환원되는 영역이 감소되어 환원시간 및 공정면에서 유리하다. 즉, 도 6을 참조하면, 복합금속입자(140)는 제1층(110)의 내부에 위치한 금속산화물층의 환원이 필요없게 되어 환원시간이 단축되고, 환원공정이 간단해질 수 있다. 복합금속입자(140)는 제1층(110) 외부로 노출된 영역이 환원되고, 환원된 금속이 입자간 소결 등을 통해 접합층이 형성되므로 제1층(110) 내부의 금속산화물층이 환원되지 않아도 접합층 형성이 가능하고 반도체소자 실장이 가능하게 되는 것이다.
본 발명의 다른 측면에 따르면, 금속막을 포함하는 제1층을 준비하는 단계; 및 제1층의 일면에 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 도포하여 제2층을 형성하는 단계;를 포함하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재 제조방법이 제공된다.
제1층 상에 제2층을 형성하는 단계는, 스프레이법 또는 롤링법을 이용하여, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 제1층에 도포하여 수행될 수 있다. 즉, 제2층은 제1층에 입자를 기계적 방법으로 코팅하여 입자들만을 층으로 형성할 수 있다.
또는 프린팅법 또는 닥터블레이드를 이용하여, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 페이스트를 제1층에 도포하고 건조하면 제1층 상에 입자들만을 포함하는 제2층이 형성될 수 있다. 페이스트 형성시, 용매나 바인더를 입자와 혼합하여 형성할 수 있다. 사용될 수 있는 용매는 탄화수소계 용매, 염소화탄화수소계 용매, 고리형 에테르계 용매, 케톤계 용매, 알코올계 용매, 다가알코올계 용매, 아세테이트계 용매, 다가알코올의 에테르계 용매 또는 테르펜계 용매 등이 있다.
또한, 본 실시예에서 사용될 수 있는 바인더로는 셀룰로오스계 수지, 폴리 염화비닐수지, 공중합 수지, 폴리비닐알코올계 수지, 폴리비닐피롤리돈계 수지, 아크릴 수지, 아세트산비닐-아크릴산에스테르 공중합 수지, 부티랄 수지, 알키드 수지, 에폭시 수지, 페놀 수지, 로진에스테르 수지, 폴리에스테르 수지 또는 실리콘 등이 있다.
이 때, 스프레이법이나 롤링법의 경우에는 스프레이 강도를 높이거나 롤러에 압력을 가하여 제2층을 구성하는 입자를 제1층의 내부로 박히도록 형성할 수 있다. 프린팅법이나 닥터블레이드를 이용하는 경우에는 압력을 가하여 페이스트 내의 입자를 제1층으로 임베딩되도록 할 수 있다.
도 7은 본 발명의 또다른 실시예에 따른 반도체소자 패키지의 단면도이다. 본 실시예에 따른 반도체소자 패키지(1000)는 기판(300); 및 기판(300) 상에 실장되는 반도체 소자(200);를 포함하고, 반도체소자(200)는 기판(300) 상에 위치한, 금속막을 포함하는 제1층, 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재(100) 상에 위치하여, 반도체소자 실장재(100)의 소결에 의해 기판에 실장된다.
본 발명의 반도체소자 패키지(1000)에 사용될 수 있는 기판(300)으로는 폴리이미드, 폴리우레탄, PMMA 및 PET 중에서 선택되는 합성수지 기판, 스테인레스, 알루미늄, 금 및 은 중에서 선택되는 금속 기판 또는 ITO(Indium Tin Oxide) 및 Al2O3, AlN, 또는 Si3N4와 같은 세라믹, 유리 및 실리콘중에서 선택되는 비금속 기판 등이 있다. 기판(300)은 반도체소자 실장재(100)의 소결온도에 내열성 있는 기판이라면 어떤 것이든 사용될 수 있다.
기판(300) 상에 실장될 수 있는 소자(200)로는 다이오드, IC 및 IGBT, MOSFET 등과 같은 전력소자를 예를 들 수 있다. 특히, 본 발명에 사용될 수 있는 소자는 EV/HEV, 태양광, 풍력발전용 전력변환 모듈 및 LED 등에서 사용되는 IGBT 또는 MOSFET과 같은 전력소자인데, 본 발명에 따른 반도체소자 실장재의 높은 열전도도에 따라 방열특성이 접합면에서 우수해지기 때문이다.
본 발명의 따른 반도체소자 실장방법은 기판 상에 금속막을 포함하는 제1층, 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재를 형성하는 반도체소자 실장재 형성단계; 반도체소자 실장재 상에 소자를 위치시키는 단계; 및 반도체소자 실장재를 소결시키는 단계;를 포함한다.
반도체소자 실장재(100)는 기판(300) 상에 위치하며, 반도체소자 실장재(100)의 상면에 소자(200)가 위치하도록 한 후, 소결공정을 수행한다. 소결공정은 환원공정과 동시에 수행될 수 있다. 반도체소자 실장재(100)의 제2층에 금속산화물 입자나 복합금속입자가 포함되는 경우에는 환원공정을 수행하여 환원과 동시에 소결하여 접합층을 형성할 수 있다. 제2층에 금속산화물이 포함되지 않는 경우에도 공정 중에 금속입자가 산화될 수 있으므로 환원공정을 수행하여 접합의 신뢰성을 높이는 것이 바람직하다.
환원공정은 환원물질의 투입에 따라 수행될 수 있다. 환원물질로는 포름알데하이드, 아세트알데하이드 등의 알데하이드계 화합물, 옥살산(Oxalic acid), 포름산(Formic acid), 아스코르브산(Ascorbic acid), 술폰산(sulfonic acid), 도데실벤젠술폰산(dodecyl benzene sulfonic acid), 말레산(maleic acid), 헥사믹산(hexamic acid), 포스포릭산(phosphoric acid), O-프탈릭산(O-phthalic acid), 또는 아크릴산(acrylic acid) 등의 산이 바람직하게 사용될 수 있다.
금속산화물로 산화구리가 사용되는 경우, 환원물질로는 가스형태의 포름산이 사용될 수 있다. 포름산 가스를 사용하는 경우, 400℃이하의 온도에서 투입하여 환원반응이 진행될 수 있다. 산화구리의 경우 소결온도가 400℃ 이하이므로 소결공정과 함께 포름산 가스를 이용한 환원공정의 수행이 가능하다. 환원물질의 투여는 금속산화물이 모두 환원될 수 있을 정도의 충분한 시간동안 수행된다.
환원공정과 함께 소결공정이 수행된다. 제2층에 포함된 입자들은 환원과 동시에 소결되어 입자들간의 상호확산을 통해 접합을 이루게 된다.
이에 따라, 본 발명의 반도체소자 실장재를 사용하면, 금속산화물을 이용하여 비교적 저가의 금속입자를 사용할 수 있어 비용이 절감되고, 400℃ 이하의 비교적 낮은 온도와 40 MPa 이하의 낮은 압력에서 공정수행이 가능하여 제조비용을 낮출 수 있으며, 소자와 기판 사이의 본딩이 신뢰성이 높고, 반도체소자 실장재의 방열특성도 높일 수 있어 사용될 수 있는 소자의 범위를 넓혀 다양한 분야에 적용가능하다.
이상, 본 발명의 실시예들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100 반도체소자 실장재
110 제1층
120 제2층
130 제3층
140 복합금속입자
141 금속산화물층
142 코어
200 소자
300 기판
1000 반도체소자 패키지

Claims (10)

  1. 기판; 및
    상기 기판 상에 실장되는 소자;를 포함하고,
    상기 소자는 상기 기판 상에 위치한, 금속막을 포함하는 제1층, 및 상기 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재 상에 위치하여, 상기 반도체소자 실장재의 소결에 의해 상기 기판에 실장되고,
    제2층은 상기 소자와 접촉하며, 제2층은 상기 입자만으로 형성된 것을 특징으로 하는 반도체소자 패키지.
  2. 청구항 1에 있어서,
    상기 입자는,
    일부분은 상기 제1층의 내부에 위치하고, 잔여부분은 상기 제1층의 외부에 위치하는 것을 특징으로 하는 반도체소자 패키지.
  3. 청구항 1에 있어서,
    상기 입자 중 어느 하나의 입자를 제1입자라 하고, 다른 하나의 입자를 제2입자라 하면,
    상기 제1입자 및 상기 제2입자는 서로 이격되어 위치하는 것을 특징으로 하는 반도체소자 패키지.
  4. 청구항 1에 있어서,
    상기 금속산화물입자 및 상기 금속산화물층은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나의 산화물을 포함하는 것을 특징으로 하는 반도체소자 패키지.
  5. 기판 상에 금속막을 포함하는 제1층, 및 상기 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재를 형성하는 반도체소자 실장재 형성단계;
    상기 반도체소자 실장재 상에 소자를 위치시키는 단계; 및
    상기 반도체소자 실장재를 소결시키는 단계;를 포함하는 소자실장방법으로서,
    제2층은 상기 소자와 접촉하며, 제2층은 상기 입자만으로 형성된 것을 특징으로 하는 소자실장방법.
  6. 청구항 5에 있어서,
    상기 제2층을 형성하는 단계는,
    상기 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자의 일부분을 상기 제1층 내부로 임베딩하는 단계인 것을 특징으로 하는 소자실장방법.
  7. 청구항 5에 있어서,
    상기 제2층을 형성하는 단계는,
    스프레이법 또는 롤링법을 이용하여, 상기 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 상기 제1층에 도포하는 단계인 것을 특징으로 하는 소자실장방법.
  8. 삭제
  9. 청구항 5에 있어서,
    반도체소자 실장재 형성단계는 금속막을 포함하는 제1층을 준비하는 단계; 및 상기 제1층의 일면에 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 도포하여 제2층을 형성하는 단계;를 포함하는 것을 특징으로 하는 소자실장방법.
  10. 청구항 5에 있어서,
    상기 소결시키는 단계는, 상기 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자의 환원공정을 더 포함하는 것을 특징으로 하는 소자실장방법.
KR1020180116865A 2018-10-01 2018-10-01 반도체소자 실장재 및 제조방법 KR102091938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180116865A KR102091938B1 (ko) 2018-10-01 2018-10-01 반도체소자 실장재 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180116865A KR102091938B1 (ko) 2018-10-01 2018-10-01 반도체소자 실장재 및 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160151794A Division KR20180054174A (ko) 2016-11-15 2016-11-15 반도체소자 실장재 및 제조방법

Publications (2)

Publication Number Publication Date
KR20180123452A KR20180123452A (ko) 2018-11-16
KR102091938B1 true KR102091938B1 (ko) 2020-03-20

Family

ID=64565141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180116865A KR102091938B1 (ko) 2018-10-01 2018-10-01 반도체소자 실장재 및 제조방법

Country Status (1)

Country Link
KR (1) KR102091938B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036277A (ja) * 1999-07-23 2001-02-09 Tomoegawa Paper Co Ltd 電磁波シールドシート及びその製造方法
JP2002164481A (ja) * 2000-11-13 2002-06-07 Three M Innovative Properties Co 熱伝導性シート

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451875B1 (en) * 1999-10-12 2002-09-17 Sony Chemicals Corporation Connecting material for anisotropically electroconductive connection
KR101752829B1 (ko) * 2010-11-26 2017-06-30 삼성전자주식회사 반도체 장치
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036277A (ja) * 1999-07-23 2001-02-09 Tomoegawa Paper Co Ltd 電磁波シールドシート及びその製造方法
JP2002164481A (ja) * 2000-11-13 2002-06-07 Three M Innovative Properties Co 熱伝導性シート

Also Published As

Publication number Publication date
KR20180123452A (ko) 2018-11-16

Similar Documents

Publication Publication Date Title
US9520377B2 (en) Semiconductor device package including bonding layer having Ag3Sn
US8492202B2 (en) Semiconductor device and method of manufacturing the same
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
US20120106109A1 (en) Power module using sintering die attach and manufacturing method thereof
CN1148802C (zh) 电子器件的低α发射互连系统及其形成方法
CN108847395B (zh) 一种用于低温快速连接的预烧结纳米网络银膜制备及封装方法
TW201110253A (en) Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structure
US20140225274A1 (en) Method for Producing Structured Sintered Connection Layers, and Semiconductor Element Having a Structured Sintered Connection Layer
US20150243576A1 (en) Semiconductor device
CN101690442A (zh) 具有屏蔽及散热性的高频模块及其制造方法
CN103681564A (zh) 电子装置和制造电子装置的方法
US10440813B1 (en) Microelectronic modules including thermal extension levels and methods for the fabrication thereof
CN109616460B (zh) 电力用半导体装置
CN110998834A (zh) 包括集成电磁干扰屏蔽件的电子封装件及其制造方法
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
US9153564B2 (en) Power module package and method of manufacturing the same
US9627350B2 (en) Method for manufacturing semiconductor device
CN108807301B (zh) 使用烧结附着的封装微电子组件安装
CN1784784A (zh) 复合材料及电路或电模块
US9589864B2 (en) Substrate with embedded sintered heat spreader and process for making the same
CN1725474A (zh) 电路装置及其制造方法
KR102091938B1 (ko) 반도체소자 실장재 및 제조방법
US9768036B2 (en) Power semiconductor substrates with metal contact layer and method of manufacture thereof
JP6170045B2 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
US9532448B1 (en) Power electronics modules

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant