CN101690442A - 具有屏蔽及散热性的高频模块及其制造方法 - Google Patents

具有屏蔽及散热性的高频模块及其制造方法 Download PDF

Info

Publication number
CN101690442A
CN101690442A CN200880023627A CN200880023627A CN101690442A CN 101690442 A CN101690442 A CN 101690442A CN 200880023627 A CN200880023627 A CN 200880023627A CN 200880023627 A CN200880023627 A CN 200880023627A CN 101690442 A CN101690442 A CN 101690442A
Authority
CN
China
Prior art keywords
resin
shielding
grounding pattern
subregion
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880023627A
Other languages
English (en)
Other versions
CN101690442B (zh
Inventor
杉本健一朗
村上久敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tatsuta Electric Wire and Cable Co Ltd
Original Assignee
DAIZDA SYSTEM ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DAIZDA SYSTEM ELECTRONICS Co Ltd filed Critical DAIZDA SYSTEM ELECTRONICS Co Ltd
Publication of CN101690442A publication Critical patent/CN101690442A/zh
Application granted granted Critical
Publication of CN101690442B publication Critical patent/CN101690442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供屏蔽性和散热性良好并且容易小型化及薄型化且能够低价制造的高频模块及其制造方法。一种高频模块(1)，在基板(2)的主表面上配置包含接地图案(3a)的电路图案及电子部件(4)，并在其上设置了树脂成型体(7)及屏蔽层(8)，其中，屏蔽层(8)为导电性树脂，并且构成为屏蔽层(8)的下端与接地图案(3a)连接。在制造方法中，使用具有多个单位分区的大面积基板，预先在各单位分区形成电路，并在经过树脂的成型和导电性膏的印刷工序后切开。

Description

具有屏蔽及散热性的高频模块及其制造方法
技术领域
本发明涉及用于通信设备、信息设备等的高频模块，尤其涉及要求如便携设备的发送用功率放大器等的小型且低价的高频模块及其制造方法。
背景技术
一直以来，对这种高频模块不仅要求对安装基板的散热效率和电磁屏蔽性良好而且要求是小型的。在专利文献1中公开了这样的高频模块，即，安装半导体元件或被动部件，并具备以覆盖所述半导体元件的方式经由导电性热导电性材料连接的导电性热导电材料构成的屏蔽罩，且通过导电性导热材料来连接到接地层。
此外，在专利文献2中公开了这样的模块部件，即，由安装电子部件的形成有电路单元的电路基板、通过树脂按该电路基板的各电路单元覆盖成一体的封装体、以及形成在该封装体的外表面的用于屏蔽的金属层构成，通过由金属粉和热固化性树脂构成的导电性树脂，将该金属层连接至作为电路基板而形成的接地电极上。
专利文献1：日本特开平10-125830号公报
专利文献2：日本特开2005-251827号公报
但是，在专利文献1所公开的高频模块中，来自半导体元件的热经由导电性导热材料从屏蔽罩传递到电路安装基板。此外，半导体元件或被动部件被罩覆盖，因此被遮蔽。但是由于罩是用金属制成的，所以其小型化和薄型化有界限。
此外，在专利文献2所公开的模块部件中，屏蔽用金属层成为5μm～15μm，可使厚度比金属罩薄。但是，该金属层是通过无电解镀和电镀来由厚度5μm～15μm的Cu导体构成的，虽然能够较薄地形成厚度，但要通过镀敷工序来形成，所以要费工夫且为高价。
发明内容
本发明为解决上述问题构思而成，其目的在于提供屏蔽性和散热性良好而且容易小型化和薄型化且能够低价制造的高频模块及其制造方法。
为了解决上述课题，本发明的具有屏蔽及散热性的高频模块，在基板的主表面上配置包含布线及接地图案的电路图案及电子部件，其上设置树脂成型体(resin mold)及屏蔽层，在背面具有从主表面上的电子部件穿过基板地设置的外部输入/输出用端子，在高频模块中，所述屏蔽层由导电性树脂层构成，所述导电性树脂层覆盖所述树脂成型体，其下端与所述接地图案连接。
依据该结构，能够使屏蔽层的厚度薄于传统的金属罩，因此能够减少使用它的整个装置的空间(space)，并且使从半导体元件等发生的热有效地发散，因此延长电子部件等的寿命。
本发明的具有屏蔽及散热性的高频模块中，形成所述导电性树脂层的导电性膏(paste)含有金属粉和热固化性树脂，所述金属粉是从由银、铜、镀银铜粉组成的组中选择的1种或2种以上的粉末，所述导电性树脂层具有体积电阻率为1×10-4Ω·cm以下、导热率为5W/m·K以上的高导电性和高导热性。由此得到屏蔽性和散热性的更加优越的高频模块。
本发明的具有屏蔽及散热性的高频模块的制造方法，包括：电路形成工序，在具有规定数目的单位分区的大面积基板的主表面上的各单位分区内配置包含规定的布线及接地图案的电路图案及电子部件；成型工序，除了设置在所述主表面上的各单位分区间端的、配置了接地图案的切割部外，实施树脂成型(resin molding)；印刷工序，在所述树脂成型上印刷导电性膏；以及切割工序，在所述切割部切开为各单位分区，所述印刷工序中，使所述导电性膏填充至各单位分区的树脂成型间，且连接至在各单位分区端的切割部露出的接地图案，并以覆盖树脂成型的方式进行印刷，所述切割工序中，在由填充至所述树脂成型间的导电性树脂层和与导电性树脂层连接的接地图案构成的切割部切开为规定数目的单位分区。由此能够在大面积基板上成批地形成多个单位高频模块，因此生产效率良好且单价便宜。
附图说明
图1是表示本发明的具有屏蔽及散热性的高频模块的结构概要的说明图。
图2是本发明的具有屏蔽及散热性的高频模块的制造方法中的电路形成工序的说明图。
图3是本发明的具有屏蔽及散热性的高频模块的制造方法中的成型工序的说明图。
图4是本发明的具有屏蔽及散热性的高频模块的制造方法中的印刷工序和切割工序的说明图。
(符号说明)
1具有屏蔽及散热性的高频模块
2基板
3电路图案
3a接地图案
4电子部件
7树脂成型体
8屏蔽层(导电性树脂层)
9钎焊球
11单位分区
12大面积基板
13切割部
具体实施方式
以下，基于附图，对本发明的实施方式进行说明。图1是本发明的具有屏蔽及散热性的高频模块1的示意图，图2至4是具有屏蔽及散热性的高频模块的制造方法的说明图。
首先，说明具有屏蔽及散热性的高频模块1的结构概要。在图1中，在基板2的主表面2a上，高频模块1利用包含接地图案3a或未图示的信号线等的布线的电路图案3及包含集成电路芯片5或电容器、电感器等的被动部件6(6a、6b、6c)等的电子部件4形成高频电路。此外，在其上实施封入这些电子部件4的树脂成型体7。而且，8是覆盖其上的屏蔽层，下端与接地图案3a连接。
屏蔽层8由导电性树脂构成，具有体积电阻率为1×10-4Ω·cm以下的高导电性，因此从电子部件4放射的不必要的辐射以低阻抗连接至接地图案3a，所以电磁屏蔽效果大。
此外，由于具有导热率为5W/m·K以上的高导热性，将来自集成电路芯片5等的发热经由树脂成型体和屏蔽层有效率地传递到接地图案3a，并加以散热。
用于形成这种屏蔽层的导电性膏的混合例如下。作为热固化性树脂，适当地混合(blend)从环氧树脂、酚醛树脂、醇酸树脂、三聚氰胺树脂、丙烯酸酯树脂、硅树脂中选择的1种或2种以上的树脂而加以使用。从耐热性、密合性的方面来看，优选其中的环氧树脂。
作为金属填料(filler)，使用银粉、铜粉、镀银铜粉、镍粉等的金属粉。优选其中的银粉、铜粉、镀银铜粉。
金属填料的形状没有特别的限制，但是例示了树脂状球状、鳞片状等。此外，粒径优选为1μm～50μm，更优选为2μm～16μm。
金属填料只使用1种，混合2种以上也可。
相对于热固化性树脂的100份，混合上述金属填料为400份～1300份，更优选混合500份～1000份。当小于400份时，导热率变低，若超过1300份则有时会因增粘而作业性降低。
本发明中所使用的环氧树脂的固化剂，优选咪唑(imidazole)类固化剂。
作为咪唑类固化剂的例子，可列举出咪唑、2-十一基咪唑、2-十七基咪唑、2-乙基咪唑、2-苯基咪唑、2-乙基-4-甲基咪唑、1-氰乙基-2-十一基咪唑、2-苯基咪唑、2，4-二氨基-6-[2’-甲基咪唑基-(1’)-乙基-S-三嗪。
相对于100重量比的环氧树脂，混合咪唑类固化剂的优选重量比为1.5～40，更优选的重量比为3～20。当添加份数少于1.5重量比时固化不充分，而超过40重量比时随着时间变化的增粘程度变大，会出现印刷性的降低。此外，在保管过程中因膏增粘而会使作业性恶化。
在基板2的背面2a设有从主表面上的电子部件4穿过基板2地设置的未图示的外部输入/输出用端子，在该端子的前端形成有钎焊球9。
依据该高频模块，能够使导电性膏形成的屏蔽层的厚度最小为20μm，因此能够使屏蔽层的厚度更薄于日本特开平10-125830的金属罩的厚度。此外，如果用粘接性树脂形成导电性树脂层本身，就无需如金属罩或金属镀层那样另外设置与接地图案的粘接剂。
另一方面，虽然如日本特开2005-251827那样能够通过金属镀敷来减薄厚度，但镀敷费工夫且高价，而与之相比，本发明的产品如后述那样能够简单地制造且低价形成。此外，从半导体元件等发生的热的发散良好，因此延长电子部件等的寿命。
接着，基于图2至图4，对该具有屏蔽及散热性的高频模块的制造方法进行说明。
图2是电路形成工序的说明图，图2(a)为正面图，图2(b)为平面图。
在具有规定数目(在此，为了方便说明而设定为4个分区)的单位分区的大面积基板12的主表面上的各单位分区11(11a、11b、11c、11d)内，形成包含规定的接地图案3a或未图示的信号线等的电路图案3，在其上的规定位置上表面安装各电子部件4。
接着，利用众所周知的方法，在穿过大面积基板12的未图示的贯通孔而在背面露出的电子部件4的外部输入/输出端子的前端，形成钎焊球9。
在大面积基板12为多层的情况下，可在最上层的基板上形成规定的接地图案3a，也可以用切割装置切削至形成并压入至多层部分的内层的接地图案处，并在切削部上印刷导电性膏，连接该接地图案端面与屏蔽层。
图3是实施树脂成型的成型工序的说明图，图3(a)为正面图，图3(b)为平面图。
在所述主表面上的各单位分区11a、11b、11c、11d间及周边的接地图案3a上，设置模仿各单位分区的型箱，以覆盖电子部件4上面的方式，例如注入环氧类树脂，放置并固化，形成树脂成型体7。
图4是印刷工序和最后的切割工序的说明图，在该印刷工序中，在所述树脂成型体7上印刷导电性膏，形成屏蔽层8，在该切割工序中，按每个单位分区进行切断，作成高频模块1，图4(a)是正面图，图4(b)是平面图。
导电性膏需要涂敷树脂成型体表层和沟部，但是能够通过一般的网版印刷来形成。实际的印刷可通过1次的印刷来树脂成型，但是也可以通过预先只填埋沟部，接着将整个表层部涂敷印刷的2阶段印刷来形成。
而且，为了避免容易在沟部发生的空穴(void)，有效的方法是使用真空印刷机。如此，通过通用技术即网版印刷法，容易形成屏蔽层8。接着，将印刷的导电性膏加热并固化，则如图4(a)所示形成与接地图案3a电连接的用导电性膏形成的屏蔽层8。
从基座取出形成了屏蔽层8的大面积基板，利用切割装置，在图4(b)所示的、上述各单位分区11a、11b、11c、11d间的切割部13切开，从而如图1所示，完成用屏蔽层即导电性树脂层不仅覆盖模块的表面而且也覆盖侧面的高频模块1。
如上所述，在形成屏蔽层8时，能够通过一般的网版印刷来容易形成，因此能够改善金属罩导致的部件庞大和金属镀敷的成本高这两方面的问题，并且能够容易且低价地制造具有屏蔽及散热性的高频模块。

Claims (3)

1.一种具有屏蔽及散热性的高频模块，在基板的主表面上配置包含布线及接地图案的电路图案及电子部件，其上设置树脂成型体及屏蔽层，在背面具有从主表面上的电子部件穿过基板地设置的外部输入/输出用端子，其特征在于，
所述屏蔽层由导电性树脂层构成，
所述导电性树脂层覆盖所述树脂成型体，其下端与所述接地图案连接。
2.如权利要求1所述的具有屏蔽及散热性的高频模块，其特征在于，形成所述导电性树脂层的导电性膏含有金属粉和热固化性树脂，所述金属粉是从由银、铜、镀银铜粉组成的组中选择的1种或2种以上的粉末，所述导电性树脂层具有体积电阻率为1×10-4Ω·cm以下、导热率为5W/m·K以上的高导电性和高导热性。
3.一种具有屏蔽及散热性的高频模块的制造方法，包括：
电路形成工序，在具有规定数目的单位分区的大面积基板的主表面上的各单位分区内配置包含规定的布线及接地图案的电路图案及电子部件；
成型工序，除了设置在所述主表面上的各单位分区间端的、配置了接地图案的切割部外，实施树脂成型；
印刷工序，在所述树脂成型印刷导电性膏；以及
切割工序，在所述切割部上切开为各单位分区，
在所述印刷工序中，使所述导电性膏填充至各单位分区的树脂成型间，加热并固化，且连接至在各单位分区端的切割部露出的接地图案，并以覆盖树脂成型的方式进行印刷，
在所述切割工序中，在由填充至所述树脂成型间的导电性树脂层和与导电性树脂层连接的接地图案构成的切割部切开为规定数目的单位分区。
CN2008800236271A 2007-07-09 2008-06-13 具有屏蔽及散热性的高频模块及其制造方法 Active CN101690442B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP179473/2007 2007-07-09
JP2007179473A JP2009016715A (ja) 2007-07-09 2007-07-09 シールド及び放熱性を有する高周波モジュール及びその製造方法
PCT/JP2008/060836 WO2009008243A1 (ja) 2007-07-09 2008-06-13 シールド及び放熱性を有する高周波モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
CN101690442A true CN101690442A (zh) 2010-03-31
CN101690442B CN101690442B (zh) 2012-10-10

Family

ID=40228422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800236271A Active CN101690442B (zh) 2007-07-09 2008-06-13 具有屏蔽及散热性的高频模块及其制造方法

Country Status (5)

Country Link
JP (1) JP2009016715A (zh)
KR (1) KR20100045461A (zh)
CN (1) CN101690442B (zh)
TW (1) TWI434377B (zh)
WO (1) WO2009008243A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104159391A (zh) * 2013-05-15 2014-11-19 中兴通讯股份有限公司 一种用于终端的散热装置及终端
CN104347540A (zh) * 2013-08-08 2015-02-11 太阳诱电株式会社 电路模块以及电路模块的制造方法
CN105811891A (zh) * 2016-04-20 2016-07-27 佛山臻智微芯科技有限公司 减低移动通信多级功率放大器中带内噪声的结构和方法
CN106340498A (zh) * 2016-10-20 2017-01-18 江苏长电科技股份有限公司 一种具有电磁屏蔽接地功能的封装结构及其制造方法
CN108493176A (zh) * 2018-03-27 2018-09-04 董秀玲 一种指纹识别芯片装置及其制造方法
TWI692845B (zh) * 2017-12-05 2020-05-01 日商Ｔｄｋ股份有限公司 使用具有導電性的模製材料之電子電路封裝
CN112638716A (zh) * 2018-07-10 2021-04-09 爱尔铃克铃尔股份公司 热屏蔽装置，特别是适合于局部单位面积内出现不同热量输入的热屏蔽装置
CN112701096A (zh) * 2020-12-22 2021-04-23 杰群电子科技（东莞）有限公司 一种半导体模组封装工艺及半导体模组

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
JP5416458B2 (ja) * 2009-04-02 2014-02-12 タツタ電線株式会社 シールドおよび放熱性を有する高周波モジュールの製造方法
JP5045727B2 (ja) 2009-10-21 2012-10-10 ソニー株式会社 高周波モジュールおよび受信装置
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
KR101460271B1 (ko) * 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
JP5633582B2 (ja) * 2011-01-28 2014-12-03 株式会社村田製作所 モジュール基板
JP5624903B2 (ja) * 2011-01-31 2014-11-12 京セラドキュメントソリューションズ株式会社 基板装置
KR20120131530A (ko) 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5278579B2 (ja) * 2012-05-25 2013-09-04 ソニー株式会社 高周波モジュールおよび受信装置
JP2013247339A (ja) * 2012-05-29 2013-12-09 Tdk Corp 電子部品モジュールの製造方法
TWI645773B (zh) 2012-09-28 2018-12-21 西凱渥資訊處理科技公司 用於提供模組內射頻隔離之系統及方法
TWI627256B (zh) 2014-06-02 2018-06-21 大自達電線股份有限公司 導電性黏接膜、印刷電路板及電子設備

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724079B2 (ja) * 1992-10-06 1998-03-09 京セラ株式会社 半導体素子収納用パッケージ
JP2673928B2 (ja) * 1993-05-11 1997-11-05 株式会社巴川製紙所 電子部品素子封止用蓋材
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP3842229B2 (ja) * 2003-02-27 2006-11-08 太陽誘電株式会社 回路モジュール
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法
JP2005019900A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 電子装置
CN101048863B (zh) * 2004-10-28 2010-12-01 京瓷株式会社 电子部件模块以及无线通信设备
CN100584180C (zh) * 2005-02-18 2010-01-20 东洋油墨制造株式会社 电磁波屏蔽性粘合薄膜、其制备方法以及被粘合物的电磁波屏蔽方法
JP2006286915A (ja) * 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd 回路モジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104159391A (zh) * 2013-05-15 2014-11-19 中兴通讯股份有限公司 一种用于终端的散热装置及终端
CN104347540A (zh) * 2013-08-08 2015-02-11 太阳诱电株式会社 电路模块以及电路模块的制造方法
CN105811891A (zh) * 2016-04-20 2016-07-27 佛山臻智微芯科技有限公司 减低移动通信多级功率放大器中带内噪声的结构和方法
CN106340498A (zh) * 2016-10-20 2017-01-18 江苏长电科技股份有限公司 一种具有电磁屏蔽接地功能的封装结构及其制造方法
CN106340498B (zh) * 2016-10-20 2018-11-09 江苏长电科技股份有限公司 一种具有电磁屏蔽接地功能的封装结构及其制造方法
TWI692845B (zh) * 2017-12-05 2020-05-01 日商Ｔｄｋ股份有限公司 使用具有導電性的模製材料之電子電路封裝
CN108493176A (zh) * 2018-03-27 2018-09-04 董秀玲 一种指纹识别芯片装置及其制造方法
CN112638716A (zh) * 2018-07-10 2021-04-09 爱尔铃克铃尔股份公司 热屏蔽装置，特别是适合于局部单位面积内出现不同热量输入的热屏蔽装置
CN112701096A (zh) * 2020-12-22 2021-04-23 杰群电子科技（东莞）有限公司 一种半导体模组封装工艺及半导体模组

Also Published As

Publication number Publication date
TWI434377B (zh) 2014-04-11
TW200917430A (en) 2009-04-16
KR20100045461A (ko) 2010-05-03
CN101690442B (zh) 2012-10-10
JP2009016715A (ja) 2009-01-22
WO2009008243A1 (ja) 2009-01-15

Similar Documents

Publication Publication Date Title
CN101690442B (zh) 具有屏蔽及散热性的高频模块及其制造方法
US6522555B2 (en) Thermally conductive board, method of manufacturing the same, and power module with the same incorporated therein
CN1206732C (zh) 具有集成射频能力的多芯片模块
EP1764834B1 (en) Electromagnetic shielding of packages with a laminate substrate
CN1196392C (zh) 布线基板及其制造方法
CN1320646C (zh) 半导体器件
CN100431074C (zh) 电容器和电容器内置电路基板及其制造方法
US20040217472A1 (en) Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
CN1190999C (zh) 电子元件设备及其制造方法
JP2020529735A (ja) 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法
CN1366444A (zh) 部件内置模块及其制造方法
US10440813B1 (en) Microelectronic modules including thermal extension levels and methods for the fabrication thereof
CN1468448A (zh) 具有埋置电容器的电子封装及其制造方法
CN1906759A (zh) 元器件内组装及其制造方法
EP2763518A1 (en) Component embedded substrate mounting body, method for manufacturing same and component embedded substrate
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN101331605A (zh) 电子部件内置模块和其制造方法
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
CN102498755A (zh) 电子元器件模块及其制造方法
CN103579201B (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
CN1313966C (zh) Ic卡的制造方法
CN101501842B (zh) 半导体封装及其制造方法
CN113438831B (zh) 一种任意层互联内埋芯片微波多功能组件及其制造方法
JP2012015548A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
CN112768362A (zh) 一种嵌入式封装器件制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TATSUTA DENSEN K. K.

Free format text: FORMER OWNER: DAIZDA SYSTEM ELECTRONICS CO., LTD.

Effective date: 20120823

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120823

Address after: Japan Osaka East Osaka Iwata Machiji 3 chome No. 1

Applicant after: Tatsuta Densen K. K.

Address before: Osaka Japan

Applicant before: Daizda System Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant