CN104813753A - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN104813753A
CN104813753A CN201380062130.1A CN201380062130A CN104813753A CN 104813753 A CN104813753 A CN 104813753A CN 201380062130 A CN201380062130 A CN 201380062130A CN 104813753 A CN104813753 A CN 104813753A
Authority
CN
China
Prior art keywords
cavity
conductor
frequency model
noise
interlayer connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380062130.1A
Other languages
English (en)
Other versions
CN104813753B (zh
Inventor
多胡茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104813753A publication Critical patent/CN104813753A/zh
Application granted granted Critical
Publication of CN104813753B publication Critical patent/CN104813753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

高频模块(101)包括：多个绝缘性基材层(1a～1f)，该多个绝缘性基材层(1a～1f)通过层叠构成多层基板(10)，并在内部形成有空腔，且由热塑性树脂构成；IC芯片(20)，该IC芯片(20)配置在空腔内，并包含噪声发生源(NS)；以及平面接地导体(2c、2e)，该平面接地导体(2c、2e)形成在多层基板(10)内。平面接地导体(2c、2e)配置于未露出至空腔的内表面的层，并具备从平面接地导体(2c、2e)朝噪声发生源(NS)方向突出的层间连接导体(3e、3f、3h、3i)。

Description

高频模块
技术领域
本发明涉及在将热塑性树脂等加热加压时具有流动性的树脂作为基材的多层基板上构成的高频模块，尤其涉及在内部包含成为噪声发生源的元器件的高频模块。
背景技术
为了电子设备的小型化，如何将元器件高密度地安装在电子设备内的电路基板上始终是一个技术问题。作为高密度化的方法，使安装在电路基板上的元器件模块化是有效的。在这样的模块元器件中，大多是将贴片元器件内置于多层基板内的类型。
这样，在将IC等贴片元器件内置于多层基板的模块元器件中，例如，在构成内置有具备振荡电路的IC的高频模块的情况下，有时存在由振荡电路产生的高频噪声对外围电路产生影响的问题。为了抑制这样的高频噪声的影响，专利文献1中示出了将接地导体图案在IC芯片的附近接近配置。
现有技术文献
专利文献
专利文献1：日本专利特开2012-190923号公报
发明内容
发明所要解决的问题
然而，近年来，对多层基板的基材层使用热塑性树脂的情况正在受到关注。在该多层基板在热塑性树脂基材的表面粘贴有Cu箔，通过对该Cu箔进行蚀刻来形成电路图案，将多个基材层进行层叠，并进行热压接来形成多层基板。在将元器件内置于该多层基板的内部时，该元器件周围的树脂在上述热压接时产生流动，从而将元器件固定。这样，热塑性树脂的特征在于能以简易的工艺来形成多层基板。
然而，在对基材层使用热塑性树脂并利用上述工艺来构成内置有包含振荡电路的IC芯片的多层基板的情况下，若接近配置用于抑制来自振荡电路附近的噪声辐射的接地导体图案，则有可能产生以下的问题。即，由于IC芯片的周围是预先形成的空腔，因此，尽管需要使大量的树脂流入到该空腔内，但上述接地导体图案会妨碍树脂的环绕。其结果是，有可能因树脂对空腔内的环绕不足而产生间隙，从而产生IC芯片的固定不良。
图9是表示该示例的图。如图9中的(1)所示，通过由形成有开口的基材层1c、1d和不存在开口的基材层1a、1b构成的层叠体形成空腔4，将IC芯片20设置在该空腔4内，之后，如图9中的(2)所示，由基材层1e、1f覆盖层叠体。接着，如图9中的(3)所示地进行加热加压。此时，接地导体图案2i妨碍树脂的环绕，从而残留(形成)间隙Vd。
本发明的目的在于提供一种高频模块，在将包含噪声发生源的元器件配置在包含热塑性树脂的基材层的多层基板的空腔内时，能防止或抑制元器件周围产生间隙。
解决技术问题所采用的技术方案
本发明的高频模块采用以下的结构。
(1)一种高频模块，该高频模块包括：多个绝缘性基材层，该多个绝缘性基材层通过层叠构成多层基板，并且在内部形成有空腔；元器件，该元器件配置在所述空腔内，并包含噪声发生源；以及接地导体，该接地导体形成在所述多层基板内，其特征在于，
所述绝缘性基材层是在加热加压时具有流动性的树脂的层，
所述接地导体配置于未露出至所述空腔内表面的层，
具备从所述接地导体朝所述空腔(噪声发生源)方向突出的层间连接导体。
通过该结构，在空腔的边上不存在接地导体图案，因此，在制造多层基板时，空腔与元器件之间不易产生间隙，能将元器件可靠地固定到空腔内。
(2)优选为所述接地导体是在所述绝缘性基材层的层方向上呈平面状延伸的平面接地导体。通过该结构，能提高接地导体所带来的屏蔽噪声的效果。
(3)优选为所述平面接地导体是在层方向上夹着所述空腔(噪声发生源)的至少两个平面接地导体，所述层间连接导体分别从该两个平面接地导体朝所述空腔方向突出。通过该结构，能进一步抑制从空腔内的元器件产生的噪声的辐射。
(4)优选为所述层间连接导体配置在接近所述元器件内的噪声发生源的位置。通过该结构，能进一步抑制来自噪声发生源的噪声的辐射。
(5)所述噪声发生源例如是振荡电路。
(6)优选为所述层间连接导体呈从所述平面接地导体朝所述空腔的方向前端变粗的形状。由此，容易确保在相接近的位置与噪声发生源相对的导体(层间连接导体)的相对面积，能提高抑制噪声辐射的效果。
发明的效果
根据本发明，包含在加热加压时具有流动性的树脂的基材层，即使在多层基板的空腔内配置有包含噪声发生源的元器件的情况下，也能维持降低噪声的效果，抑制在元器件周围产生间隙。
附图说明
图1是表示实施方式1所涉及的高频模块101的结构的图，是将高频模块101安装在安装基板30上的状态下的剖视图。
图2是表示多层基板内的空腔的一个面与IC芯片20的关系的分解剖视图。
图3是表示形成在构成多层基板的各层上的导体图案的图。
图4是表示高频模块101的制造工序的图。
图5是高频模块101中构成的电路的框图。
图6是表示实施方式2所涉及的高频模块102的结构的剖视图。
图7是表示比较例的高频模块的结构的剖视图。
图8是表示实施方式3所涉及的高频模块103的结构的剖视图。
图9是表示现有的高频模块的结构的剖视图。
具体实施方式
《实施方式1》
图1是表示实施方式1所涉及的高频模块101的结构的图，是将高频模块101安装在安装基板30上的状态下的剖视图。该高频模块101构成为通过将绝缘性基材层1a～1f进行层叠而成的多层基板10。在该多层基板10的内部形成有空腔，将IC芯片20配置(埋设)在空腔内。如后面所示，该IC芯片是包含噪声发生源的元器件。在多层基板10内具备平面状延伸的平面接地导体2c、2e、2f。在多层基板10内具备其它导体图案2a、2b、2d。此外，具备层间连接导体(通孔导体)3a、3b、3c、3d、3e、3f、3g、3h、3i等。
绝缘性基材层1a～1f分别是由热塑性树脂构成的层。平面接地导体2c、2e配置在不露出至空腔内表面的位置(层)。而且，具备从平面接地导体2c、2e朝空腔(IC芯片)方向突出的层间连接导体3e、3f、3h、3i。
在IC芯片20中构成噪声发生源NS。该噪声发生源NS例如为振荡电路。所述层间连接导体3e、3f、3h、3i以特别接近噪声发生源NS的方式从平面接地导体2c、2e突出。
在多层基板10的上表面安装有贴片元器件，但图1中未示出。
在高频模块101安装于安装基板30的表面上的状态下，高频模块101的安装用端子2a、2b与安装用电极31a、31b相连。
图2是表示多层基板内的空腔的一个面与IC芯片20的关系的分解剖视图。在IC芯片20的衬底SU的表面(在图2的方向中为下表面侧)的电路形成层CR构成有规定的高频电路。在该电路形成层CR的表面形成有再布线层RW，电极焊盘PD露出至该再布线层RW的表面。电极焊盘PD与露出至多层基板的空腔内表面的层间连接导体3g电连接。层间连接导体3e、3f并不与IC芯片20的任何电极焊盘导通，而只是接近噪声发生源NS。
图3是表示形成在构成所述多层基板的各层上的导体图案的图。这些图均是关于绝缘性基材层(以下简称为“基材层”)的俯视图。图1是图3中的A-A截面。
基材层1f是最上层，在该基材层1f上形成有用于装载高频滤波器21的电极。在基材层1e的上表面形成有平面接地导体2e，在内部形成有层间连接导体3h、3i等。在基材层1d形成有空腔4(开口)。在基材层1c的下表面形成有平面接地导体2c，在内部形成有层间连接导体3e、3f、3g等。在基材层1b的下表面形成有平面接地导体2f，在内部形成有层间连接导体3c、3d等。在基材层1a的下表面形成有多个安装用端子，在内部形成有层间连接导体3a、3b等。
图4是表示所述高频模块的制造工序的图。在图4中，(1)～(3)是各工序的剖视图，(4)是安装到安装基板上的状态下的剖视图。
通过蚀刻来去除形成在例如粘贴于树脂片材上的铜箔，从而形成于树脂层上的布线图案得以形成。层间连接导体通过以下方法来形成，即，在树脂片材上形成通孔，将导电糊料注入到所形成的通孔内，在一次性层叠时进行加热固化。即，利用该层间连接导体来确保树脂片材的铜箔之间的导通。
如图4中的(1)所示，通过由形成有开口的基材层1d和不存在开口的基材层1a、1b、1c构成的层叠体来形成空腔4，将IC芯片20设置在该空腔4内，之后，如图4中的(2)所示，由基材层1e、1f覆盖层叠体。接着，如图4中的(3)所示地进行加热加压。此时，平面接地导体2c、2e不会妨碍树脂的环绕。因此，基本上不会残留(形成)间隙。
采用以上的方法来构成高频模块101。如图4中的(4)所示，该高频模块101安装在安装基板的表面上。
图5是高频模块101中构成的电路的框图。高频模块101包括IC芯片20、高频滤波器21及串行数据输入输出控制器23。在IC芯片20中构成有平衡-不平衡转换电路20b、模拟前端电路20c、基带电路20d、控制电路20e及振荡电路20a。此处，模拟前端电路20c是通信协议中的物理层的高频电路部，基带电路20d是通信协议中的物理层的基带电路部。
振荡电路20a连接有安装在多层基板上的水晶振动子22以进行振荡，并且通过PLL电路产生规定频率的高频信号及时钟信号。该振荡电路20a相当于上述噪声发生源NS。作为噪声发生源NS，除了振荡电路以外，还可以列举分频电路等。
《实施方式2》
图6是表示实施方式2所涉及的高频模块102的结构的剖视图。与图1中示出的示例的不同之处在于，不具备从平面接地导体2c朝IC芯片20方向突出的层间连接导体(图1中示出的3e、3f)。
即使是这样的结构，由于平面接地导体2c、2e形成在不露出至空腔(IC芯片20的埋设空间)的层上，因此，平面接地导体2c、2e不会妨碍树脂的环绕。
此处，示出本实施方式的高频模块102的噪声降低效果的示例。比较例的高频模块的结构如图7所示。该比较例的高频模块不具备从平面接地导体2c、2e朝IC芯片20方向突出的层间连接导体(图1中示出的3e、3f、3h、3i)。
此处，基于微弱无线电台的规定，利用所谓的“3m法”进行了测定，所述微弱无线电台的规定对与无线电台相距3m的位置上的电场强度的允许值进行确定。
对与高频模块相距3m的位置处的辐射噪声的电场强度进行了测定，发现：比较例的高频模块为34dBμV/m，实施方式1所涉及的高频模块101为26dBμV/m。可见降低了约8dBμV/m。
这样，仅在离构成有IC芯片20的噪声发生源NS(振荡电路)的电路形成层较远的一侧设置层间连接导体3h、3i，但仍具有抑制辐射噪声的效果。
同样，对设置了图1中示出的从平面接地导体2c朝IC芯片20方向突出的层间连接导体3e、3f、而不具备从平面接地导体2e朝IC芯片20方向突出的层间连接导体3h、3i的结构的高频模块也进行了测定。根据该结构的高频模块，辐射噪声的电场强度大约降低了10dBμV/m。因此，根据实施方式1的图1中示出的结构的高频模块，辐射噪声的电场强度大约降低20dBμV/m。
《实施方式3》
图8是表示实施方式3所涉及的高频模块103的结构的剖视图。与图1中示出的示例不同，形成有露出至空腔4内表面的导体图案2g、2h，该导体图案2g与层间连接导体3e、3f导通，导体图案2h与层间连接导体3h、3i导通。根据该结构，与仅有层间连接导体突出的结构相比，接近噪声发生源NS的导体图案的面积较大，因此，抑制辐射噪声的效果较好。
在图8所示的示例中，导体图案2g、2h与空腔4的端缘之间存在尺寸Cg、Ch的间隙。因此，不会妨碍加热、加压时树脂朝空腔4的流动性。
另外，在图8所示的示例中，在多层基板10的上表面安装有高频滤波器21。该芯片21是图5中示出的高频滤波器，通过/阻断所希望的频带的信号。在多层基板上还安装有图5中示出的串行数据输入输出控制器23。
另外，在上面所示的各实施方式中，作为层间连接导体的示例示出了贯通孔，但也可以形成不贯通基材层的孔，并使填充了导电性糊料的层间连接导体朝空腔的方向(噪声发生源方向)突出。
此外，在以上所示的各实施方式中，示出了配置于未露出至空腔内表面的层的接地导体是在绝缘性基材层的层方向上呈平面状延伸的平面接地导体的示例，而大小为阻碍树脂朝空腔环绕的程度的线状接地导体，本发明也同样能适用。
此外，在以上所示的各实施方式中，作为绝缘性基材层，例示了热塑性树脂，而在利用冲压对预浸渍体进行加热加压来构成多层基板的情况下树脂的流动性也会成为问题，因此，本发明在使用预浸渍体的情况下也同样能适用。
此外，在以上所示的各实施方式中示出了以下的示例，即，在树脂片材上形成通孔，将导电糊料注入所形成的通孔内，在一次性层叠时进行加热固化来形成层间连接导体，但也可以是以下的结构：使用金属铆钉的结构、形成通孔，并对其内表面进行镀敷的结构。此外，也可以是通过预先埋设在绝缘层内的导电性凸点来进行层间连接的结构。例如，也可以通过在铜箔上印刷银糊料来形成圆锥状的突起物(凸点)。
标号说明
CR…电路形成层
NS…噪声发生源
PD…电极焊盘
RW…再布线层
SU…衬底
Vd…间隙
1a～1f…绝缘体基材层
2a、2b、2d、2g、2h…导体图案
2c、2e、2f…平面接地导体
3a～3i…层间连接导体
4…空腔
10…多层基板
20…IC芯片
20a…振荡电路
20b…不平衡转换电路
20c…模拟前端电路
20d…基带电路
20e…控制电路
21…高频滤波器
22…水晶振动子
23…串行数据输入输出控制器
30…安装基板
101～103…高频模块

Claims (6)

1.一种高频模块，该高频模块包括：多个绝缘性基材层，该多个绝缘性基材层通过层叠构成多层基板，并且在内部形成有空腔；元器件，该元器件配置在空腔内，并包含噪声发生源；以及接地导体，该接地导体形成在所述多层基板内，其特征在于，
所述绝缘性基材层是在加热加压时具有流动性的树脂的层，
所述接地导体配置于未露出至所述空腔内表面的层，
具备从所述接地导体朝所述空腔的方向突出的层间连接导体。
2.如权利要求1所述的高频模块，其特征在于，
所述接地导体是在所述绝缘性基材层的层方向上呈平面状延伸的平面接地导体。
3.如权利要求2所述的高频模块，其特征在于，
所述平面接地导体是在层方向上夹着所述空腔的至少两个平面接地导体，所述层间连接导体分别从该两个平面接地导体朝所述空腔的方向突出。
4.如权利要求1～3的任一项所述的高频模块，其特征在于，
所述层间连接导体配置在接近所述元器件内的噪声发生源的位置。
5.如权利要求1～4的任一项所述的高频模块，其特征在于，
所述噪声发生源是振荡电路。
6.如权利要求1～5的任一项所述的高频模块，其特征在于，
所述层间连接导体呈从所述接地导体朝所述空腔的方向前端变粗的形状。
CN201380062130.1A 2012-11-29 2013-09-05 高频模块 Active CN104813753B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012261764 2012-11-29
JP2012-261764 2012-11-29
PCT/JP2013/073894 WO2014083908A1 (ja) 2012-11-29 2013-09-05 高周波モジュール

Publications (2)

Publication Number Publication Date
CN104813753A true CN104813753A (zh) 2015-07-29
CN104813753B CN104813753B (zh) 2016-08-24

Family

ID=50827558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380062130.1A Active CN104813753B (zh) 2012-11-29 2013-09-05 高频模块

Country Status (4)

Country Link
US (2) US9743507B2 (zh)
JP (1) JP5664829B2 (zh)
CN (1) CN104813753B (zh)
WO (1) WO2014083908A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110710118A (zh) * 2017-06-02 2020-01-17 株式会社村田制作所 高频模块以及通信装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047446A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法
FR3035739B1 (fr) 2015-04-30 2018-03-09 Thales Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant
JP6912196B2 (ja) * 2016-12-28 2021-08-04 エドワーズ株式会社 真空ポンプ及び該真空ポンプに適用されるコネクタ、制御装置
WO2019146284A1 (ja) 2018-01-25 2019-08-01 株式会社村田製作所 高周波モジュールおよび通信装置
EP3840542A1 (en) 2019-12-18 2021-06-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compact laminated component carrier with front end chip and impedance matching circuitry for antenna communication
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080117609A1 (en) * 2006-11-16 2008-05-22 Denso Corporation Multi-layer electronic part built-in board
JP2009071094A (ja) * 2007-09-14 2009-04-02 Furukawa Electric Co Ltd:The 部品内蔵基板
CN101653053A (zh) * 2008-01-25 2010-02-17 揖斐电株式会社 多层线路板及其制造方法
JP5141084B2 (ja) * 2007-04-19 2013-02-13 大日本印刷株式会社 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5189032B2 (ja) * 2009-06-16 2013-04-24 新光電気工業株式会社 半導体装置および多層配線基板
JP5234527B2 (ja) * 2011-03-09 2013-07-10 Ｔｄｋ株式会社 部品内蔵基板
JP5672091B2 (ja) * 2011-03-17 2015-02-18 株式会社村田製作所 多層基板
US9281269B2 (en) * 2012-11-20 2016-03-08 Texas Instruments Incorporated Integrated circuit package and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080117609A1 (en) * 2006-11-16 2008-05-22 Denso Corporation Multi-layer electronic part built-in board
JP5141084B2 (ja) * 2007-04-19 2013-02-13 大日本印刷株式会社 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
JP2009071094A (ja) * 2007-09-14 2009-04-02 Furukawa Electric Co Ltd:The 部品内蔵基板
CN101653053A (zh) * 2008-01-25 2010-02-17 揖斐电株式会社 多层线路板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110710118A (zh) * 2017-06-02 2020-01-17 株式会社村田制作所 高频模块以及通信装置

Also Published As

Publication number Publication date
WO2014083908A1 (ja) 2014-06-05
US9854663B2 (en) 2017-12-26
US20150237712A1 (en) 2015-08-20
JPWO2014083908A1 (ja) 2017-01-05
CN104813753B (zh) 2016-08-24
JP5664829B2 (ja) 2015-02-04
US20170257941A1 (en) 2017-09-07
US9743507B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
CN104813753A (zh) 高频模块
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
CN104425461B (zh) 电路模块
KR20100045461A (ko) 쉴드 및 방열성을 가지는 고주파 모듈 및 그의 제조 방법
CN102934531A (zh) 印刷电路基板、天线、无线通信装置及其制造方法
CN104471707A (zh) 模块
CN104347540A (zh) 电路模块以及电路模块的制造方法
JP6107941B2 (ja) 複合基板
JP2008258478A (ja) 電子部品装置およびその製造方法
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
EP1951009B1 (en) Printed circuit board
CN203968495U (zh) 高频信号线路及电子设备
CN108900216B (zh) 一种无线传输模组及制造方法
JP4935320B2 (ja) 部品内蔵多層配線基板装置及びその製造方法
CN110114869B (zh) 电路模块及其制造方法
US20180145397A1 (en) High-frequency module
CN112153801B (zh) 电路板及其制作方法
CN101404277A (zh) 多芯片模块
KR101924579B1 (ko) 적층 케이블
JP6016376B2 (ja) 配線板、電子ユニット及び配線板の製造方法
JP2014107515A (ja) モジュール部品
CN110708864B (zh) 一种含有散热介质的印制电路板及其制备方法
CN117238875A (zh) 叉指电容器
CN115361771A (zh) 柔性电路板及其制造方法以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant