JP5664829B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP5664829B2
JP5664829B2 JP2014521768A JP2014521768A JP5664829B2 JP 5664829 B2 JP5664829 B2 JP 5664829B2 JP 2014521768 A JP2014521768 A JP 2014521768A JP 2014521768 A JP2014521768 A JP 2014521768A JP 5664829 B2 JP5664829 B2 JP 5664829B2
Authority
JP
Japan
Prior art keywords
cavity
frequency module
ground conductor
conductor
interlayer connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014521768A
Other languages
English (en)
Other versions
JPWO2014083908A1 (ja
Inventor
茂 多胡
茂 多胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014521768A priority Critical patent/JP5664829B2/ja
Application granted granted Critical
Publication of JP5664829B2 publication Critical patent/JP5664829B2/ja
Publication of JPWO2014083908A1 publication Critical patent/JPWO2014083908A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、熱可塑性樹脂など、加熱加圧時に流動性を有する樹脂を基材とする多層基板に構成される高周波モジュールに関し、特に内部にノイズ発生源となる部品を含む高周波モジュールに関するものである。
電子機器の小型化のため、電子機器内の回路基板に部品を如何に高密度に実装するかは常に技術的な課題とされる。高密度化の手段として、回路基板に実装する部品をモジュール化することは有効である。このようなモジュール部品には、多層基板にチップ部品を内蔵されるタイプが多い。
このように、多層基板にＩＣ等のチップ部品を内蔵されたモジュール部品において、例えば発振回路を備えたＩＣを内蔵する高周波モジュールを構成する場合、発振回路から発生される高周波ノイズによる周辺回路への影響が問題となることがある。このような高周波ノイズの影響を抑制するために、ＩＣチップの近傍にグランド導体パターンを近接配置することが例えば特許文献１に示されている。
特開２０１２−１９０９２３号公報
ところで、多層基板の基材層に熱可塑性樹脂を用いることが近年注目されている。この多層基板は、熱可塑性樹脂基材の表面にＣｕ箔が貼付され、そのＣｕ箔のエッチングにより回路パターンが形成され、複数の基材層が積層されて、熱圧着することで多層基板が形成される。この多層基板の内部に部品が内蔵されるときは、その部品の周りの樹脂が上記熱圧着時に流動して、部品が固定化される。このように熱可塑性樹脂は簡易なプロセスで多層基板を形成できることが特徴である。
しかし、基材層に熱可塑性樹脂を用いて上記工法により、発振回路を含むＩＣチップを内蔵した多層基板を構成しようとした場合、発振回路付近からのノイズ輻射を抑制するグランド導体パターンを近接配置すると次の問題が生じるおそれがある。すなわち、ＩＣチップの周囲は予め形成されたキャビティであるため、そのキャビティに多量の樹脂を流入させる必要があるにもかかわらず、上記グランド導体パターンが樹脂の回り込みを阻害する。その結果、キャビティ内への樹脂の回り込み不足により隙間が発生し、ＩＣチップの固定不良が生じるおそれがあった。
図９はその例を示す図である。図９中の（１）に示すように、開口が形成された基材層１ｃ，１ｄと開口の無い基材層１ａ，１ｂとの積層体によってキャビティ４が形成され、そのキャビティ４内にＩＣチップ２０が設置され、その後、図９中の（２）に示すように基材層１ｅ，１ｆによる積層体が被せられる。続いて、図９中の（３）に示すように加熱加圧する。このとき、グランド導体パターン２ｉが樹脂の回り込みを阻害し、隙間Ｖｄが残る（形成される）。
本発明の目的は、熱可塑性樹脂の基材層を含む多層基板のキャビティ内に、ノイズ発生源を含む部品が配置される場合に、部品周囲の隙間の発生を防止または抑制した高周波モジュールを提供することにある。
本発明の高周波モジュールは次のように構成される。
（１）積層により多層基板を構成するとともに内部にキャビティを形成する複数の絶縁性基材層と、前記キャビティ内に配置される、ノイズ発生源を含む部品と、前記多層基板内に形成されるグランド導体とを備える高周波モジュールにおいて、
前記絶縁性基材層は加熱加圧時に流動性を有する熱可塑性樹脂の層であり、
前記グランド導体は前記キャビティの内面に露出しない層に配置されていて、
前記グランド導体と導通し、前記部品に形成される導体部に導通せずに、前記部品の局部に対向する位置に、前記グランド導体から前記キャビティの方向へ突出する層間接続導体を備えていることを特徴とする。
この構成により、グランド導体パターンがキャビティの直近に存在しないので、多層基板の製造時に、キャビティと部品との間に隙間が発生し難く、部品はキャビティ内へ確実に固定される。
（２）前記グランド導体は、前記絶縁性基材層の層方向に平面状に広がる平面グランド導体であることが好ましい。この構成によりグランド導体によるノイズの遮蔽効果が高まる。
（３）前記平面グランド導体は、前記キャビティ（ノイズ発生源）を層方向に挟む少なくとも２つの平面グランド導体であり、この２つの平面グランド導体から前記キャビティ方向へ前記層間接続導体がそれぞれ突出していることが好ましい。この構成により、キャビティ内の部品から発生されるノイズの輻射をより抑制できる。
（４）前記層間接続導体は前記部品内のノイズ発生源に近接する位置に配置されていることが好ましい。この構成により、ノイズ発生源からのノイズの輻射をより抑制できる。
（５）前記ノイズ発生源は例えば発振回路である。
（６）前記層間接続導体は、前記平面グランド導体から前記キャビティの方向へ先太りの形状であることが好ましい。このことにより、ノイズ発生源に対して近接位置で対向する導体（層間接続導体）の対向面積を確保しやすくなり、ノイズ輻射の抑制効果が高まる。
本発明によれば、加熱加圧時に流動性を有する樹脂の基材層を含み、多層基板のキャビティ内に、ノイズ発生源を含む部品が配置される場合であっても、ノイズ低減効果を維持しつつ、部品周囲の隙間の発生を抑制できる。
図１は第１の実施形態に係る高周波モジュール１０１の構造を示す図であり、高周波モジュール１０１を実装基板３０に実装した状態での断面図である。 図２は、多層基板内のキャビティの一面とＩＣチップ２０との関係を示す分解断面図である。 図３は多層基板を構成する各層に形成されている導体パターンを示す図である。 図４は高周波モジュール１０１の製造工程を示す図である。 図５は高周波モジュール１０１に構成される回路のブロック図である。 図６は第２の実施形態に係る高周波モジュール１０２の構造を示す断面図である。 図７は比較例の高周波モジュールの構造を示す断面図である。 図８は第３の実施形態に係る高周波モジュール１０３の構造を示す断面図である。 図９は従来の高周波モジュールの構造を示す断面図である。
《第１の実施形態》
図１は第１の実施形態に係る高周波モジュール１０１の構造を示す図であり、高周波モジュール１０１を実装基板３０に実装した状態での断面図である。この高周波モジュール１０１は、絶縁性基材層１ａ〜１ｆの積層により形成される多層基板１０に構成されている。この多層基板１０の内部にはキャビティが形成されていて、キャビティ内にＩＣチップ２０が配置（埋設）されている。後に示すように、このＩＣチップはノイズ発生源を含む部品である。多層基板１０内には平面状に広がる平面グランド導体２ｃ，２ｅ，２ｆを備える。多層基板１０にはその他の導体パターン２ａ，２ｂ，２ｄを備えている。また、層間接続導体（ビア導体）３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，３ｉ等を備えている。
絶縁性基材層１ａ〜１ｆはそれぞれ熱可塑性樹脂による層である。平面グランド導体２ｃ，２ｅはキャビティの内面に露出しない位置（層）に配置されている。そして、平面グランド導体２ｃ，２ｅからキャビティ（ＩＣチップ）方向へ突出する層間接続導体３ｅ，３ｆ，３ｈ，３ｉを備えている。
ＩＣチップ２０にはノイズ発生源ＮＳが構成されている。このノイズ発生源ＮＳは例えば発振回路である。前記層間接続導体３ｅ，３ｆ，３ｈ，３ｉは、平面グランド導体２ｃ，２ｅから特にノイズ発生源ＮＳに近接するように突出している。
多層基板１０の上面にはチップ部品が表面実装されているが、図１では表れていない。
高周波モジュール１０１は実装基板３０への表面実装状態で、実装用電極３１ａ，３１ｂに、高周波モジュール１０１の実装用端子２ａ，２ｂが接続される。
図２は、多層基板内のキャビティの一面とＩＣチップ２０との関係を示す分解断面図である。ＩＣチップ２０のサブストレートＳＵの表面（図２の向きでは下面側）の回路形成層ＣＲに所定の高周波回路が構成されている。この回路形成層ＣＲの表面に再配線層ＲＷが形成されていて、この再配線層ＲＷの表面に電極パッドＰＤが露出されている。多層基板のキャビティの内面に露出している層間接続導体３ｇと電気的に接続される。層間接続導体３ｅ，３ｆについては、ＩＣチップ２０の何らかの電極パッドと導通するわけではなく、ノイズ発生源ＮＳに近接するだけである。
図３は前記多層基板を構成する各層に形成されている導体パターンを示す図である。これらの図は、いずれも絶縁性基材層（以下、単に「基材層」）についての上面図である。図１は図３におけるＡ−Ａ断面である。
基材層１ｆは最上層であり、この基材層１ｆには高周波フィルタ２１搭載用の電極が形成されている。基材層１ｅの上面には平面グランド導体２ｅ、内部には層間接続導体３ｈ，３ｉ等が形成されている。基材層１ｄにはキャビティ４（開口）が形成されている。基材層１ｃの下面には平面グランド導体２ｃが形成されていて、内部に層間接続導体３ｅ，３ｆ，３ｇ等が形成されている。基材層１ｂの下面には平面グランド導体２ｆが形成されていて、内部に層間接続導体３ｃ，３ｄ等が形成されている。基材層１ａの下面には複数の実装用端子が形成されていて、内部に層間接続導体３ａ，３ｂ等が形成されている。
図４は前記高周波モジュールの製造工程を示す図である。図４において（１）〜（３）は各過程での断面図、（４）は実装基板への実装状態での断面図である。
樹脂層に形成される配線パターンは、例えば樹脂シートに貼付された銅箔をエッチングにより除去することで形成される。層間接続導体は、樹脂シートにビアホールを形成し、形成されたビアホールに導電ペーストを注入し、一括積層時に加熱固化することで形成される。すなわち、この層間接続導体で樹脂シートの銅箔間の導通が確保される。
図４中の（１）に示すように、開口が形成された基材層１ｄと開口の無い基材層１ａ，１ｂ，１ｃとの積層体によってキャビティ４が形成され、そのキャビティ４内にＩＣチップ２０が設置され、その後、図４中の（２）に示すように基材層１ｅ，１ｆによる積層体が被せられる。続いて、図４中の（３）に示すように加熱加圧する。このとき、平面グランド導体２ｃ，２ｅは樹脂の回り込みを阻害しない。そのため隙間が残る（形成される）ことは殆どない。
以上のようにして高周波モジュール１０１が構成される。この高周波モジュール１０１は、図４中の（４）に示すように実装基板に表面実装される。
図５は高周波モジュール１０１に構成される回路のブロック図である。高周波モジュール１０１はＩＣチップ２０、高周波フィルタ２１およびシリアルデータ入出力コントローラ２３を備えている。ＩＣチップ２０には、平衡・不平衡変換回路２０ｂ、アナログフロントエンド回路２０ｃ、ベースバンド回路２０ｄ、制御回路２０ｅおよび発振回路２０ａが構成されている。ここで、アナログフロントエンド回路２０ｃは通信プロトコルにおけるフィジカル層の高周波回路部、ベースバンド回路２０ｄは通信プロトコルにおけるフィジカル層のベースバンド回路部である。
発振回路２０ａには、多層基板に実装される水晶発振子２２が接続され、発振するとともに、ＰＬＬ回路によって所定周波数の高周波信号およびクロック信号を発生する。この発振回路２０ａが上記ノイズ発生源ＮＳに相当する。ノイズ発生源ＮＳとしては、発振回路以外に分周回路等も挙げられる。
《第２の実施形態》
図６は第２の実施形態に係る高周波モジュール１０２の構造を示す断面図である。図１に示した例と異なり、平面グランド導体２ｃからＩＣチップ２０方向へ突出する層間接続導体（図１に示した３ｅ，３ｆ）は備えていない。
このような構造であっても、平面グランド導体２ｃ，２ｅはキャビティ（ＩＣチップ２０の埋設空間）に露出しない層に形成されているので、平面グランド導体２ｃ，２ｅが樹脂の回り込みを阻害しない。
ここで、この実施形態の高周波モジュール１０２のノイズ低減効果の例を示す。比較例の高周波モジュールの構造は図７に示すとおりである。この比較例の高周波モジュールは、平面グランド導体２ｃ，２ｅからＩＣチップ２０方向へ突出する層間接続導体（図１に示した３ｅ，３ｆ，３ｈ，３ｉ）を備えていない。
ここでは、無線局から３ｍ離れた位置における電界強度の許容値を定める、微弱無線局の規定に基づいて、所謂「３ｍ法」で測定を行った。
高周波モジュールから３ｍ離れた位置での輻射ノイズの電界強度を測定したところ、比較例の高周波モジュールは３４ｄＢμＶ／ｍ、第１の実施形態に係る高周波モジュール１０１では２６ｄＢμＶ／ｍであった。約８ｄＢμＶ／ｍ低減されることがわかる。
このように、ＩＣチップ２０のノイズ発生源ＮＳ（発振回路）が構成されている回路形成層から遠い側にのみ層間接続導体３ｈ，３ｉを設けているが、輻射ノイズの抑制効果はある。
同様に、図１に示した平面グランド導体２ｃからＩＣチップ２０方向へ突出する層間接続導体３ｅ，３ｆを設け、平面グランド導体２ｅからＩＣチップ２０方向へ突出する層間接続導体３ｈ，３ｉを備えない構造の高周波モジュールについても測定を行った。この構造の高周波モジュールであれば、輻射ノイズの電界強度は約１０ｄＢμＶ／ｍ低減された。したがって、第１の実施形態で図１に示した構造の高周波モジュールであれば、輻射ノイズの電界強度は約２０ｄＢμＶ／ｍ低減されることになる。
《第３の実施形態》
図８は第３の実施形態に係る高周波モジュール１０３の構造を示す断面図である。図１に示した例と異なり、キャビティ４の内面に露出する導体パターン２ｇ，２ｈが形成されていて、この導体パターン２ｇに層間接続導体３ｅ，３ｆが導通し、導体パターン２ｈに層間接続導体３ｈ，３ｉが導通する。この構造によれば、層間接続導体のみが突出している構造に比べて、ノイズ発生源ＮＳに近接する導体パターンの面積が大きいので、輻射ノイズの抑制効果は高い。
図８に示した例では、導体パターン２ｇ，２ｈはキャビティ４の端縁から寸法Ｃｇ，Ｃｈのクリアランスがある。そのため、加熱・加圧時のキャビティ４への樹脂の流動性は阻害されない。
なお、図８に示した例では、多層基板１０の上面に高周波フィルタ２１が表面実装されている。このチップ２１は図５に示した高周波フィルタであり、所望の周波数帯域の信号を通過／遮断する。多層基板にはさらに図５に示したシリアルデータ入出力コントローラ２３が実装されている。
なお、以上に示した各実施形態では、層間接続導体の例として貫通ビアを示したが、基材層を貫通しない穴を形成し、導電性ペーストを充填したものをキャビティの方向（ノイズ発生源方向）へ突出させるようにしてもよい。
また、以上に示した各実施形態では、キャビティの内面に露出しない層に配置されているグランド導体は絶縁性基材層の層方向に平面状に広がる平面グランド導体である例を示したが、キャビティへの樹脂の回り込みを阻害する程度の大きさの線状のグランド導体であっても、本発明は同様に適用できる。
また、以上に示した各実施形態では、樹脂シートにビアホールを形成し、形成されたビアホールに導電ペーストを注入し、一括積層時に加熱固化することで層間接続導体が形成される例を示したが、金属リベットを用いる構造や、スルーホールを形成し、その内面をめっきする構造であってもよい。また、予め絶縁層内に埋め込まれた導電性バンプにより層間接続を行なう構造であってもよい。例えば、銅箔上に銀ペーストを印刷することで円錐状の突起物（バンプ）を形成してもよい。
ＣＲ…回路形成層
ＮＳ…ノイズ発生源
ＰＤ…電極パッド
ＲＷ…再配線層
ＳＵ…サブストレート
Ｖｄ…隙間
１ａ〜１ｆ…絶縁性基材層
２ａ，２ｂ，２ｄ，２ｇ，２ｈ…導体パターン
２ｃ，２ｅ，２ｆ…平面グランド導体
３ａ〜３ｉ…層間接続導体
４…キャビティ
１０…多層基板
２０…ＩＣチップ
２０ａ…発振回路
２０ｂ…不平衡変換回路
２０ｃ…アナログフロントエンド回路
２０ｄ…ベースバンド回路
２０ｅ…制御回路
２１…高周波フィルタ
２２…水晶発振子
２３…シリアルデータ入出力コントローラ
３０…実装基板
１０１〜１０３…高周波モジュール

Claims (6)

  1. 積層により多層基板を構成するとともに内部にキャビティを形成する複数の絶縁性基材層と、前記キャビティ内に配置される、ノイズ発生源を含む部品と、前記多層基板内に形成されるグランド導体とを備える高周波モジュールにおいて、
    前記絶縁性基材層は加熱加圧時に流動性を有する熱可塑性樹脂の層であり、
    前記グランド導体は前記キャビティの内面に露出しない層に配置されていて、
    前記グランド導体と導通し、前記部品に形成される導体部に導通せずに、前記部品の局部に対向する位置に、前記グランド導体から前記キャビティの方向へ突出する層間接続導体を備えていることを特徴とする高周波モジュール。
  2. 前記グランド導体は、前記絶縁性基材層の面方向に平面状に広がる平面グランド導体である、請求項１に記載の高周波モジュール。
  3. 前記平面グランド導体は、前記キャビティを積層方向に挟む少なくとも２つの平面グランド導体であり、この２つの平面グランド導体から前記キャビティの方向へ前記層間接続導体がそれぞれ突出している、請求項２に記載の高周波モジュール。
  4. 前記部品の局部は前記部品内のノイズ発生源の位置である、請求項１〜３にいずれかに記載の高周波モジュール。
  5. 前記ノイズ発生源は発振回路である、請求項１〜４にいずれかに記載の高周波モジュール。
  6. 前記層間接続導体は、前記グランド導体から前記キャビティの方向へ先太りの形状である、請求項１〜５のいずれかに記載の高周波モジュール。
JP2014521768A 2012-11-29 2013-09-05 高周波モジュール Active JP5664829B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014521768A JP5664829B2 (ja) 2012-11-29 2013-09-05 高周波モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012261764 2012-11-29
JP2012261764 2012-11-29
JP2014521768A JP5664829B2 (ja) 2012-11-29 2013-09-05 高周波モジュール
PCT/JP2013/073894 WO2014083908A1 (ja) 2012-11-29 2013-09-05 高周波モジュール

Publications (2)

Publication Number Publication Date
JP5664829B2 true JP5664829B2 (ja) 2015-02-04
JPWO2014083908A1 JPWO2014083908A1 (ja) 2017-01-05

Family

ID=50827558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014521768A Active JP5664829B2 (ja) 2012-11-29 2013-09-05 高周波モジュール

Country Status (4)

Country Link
US (2) US9743507B2 (ja)
JP (1) JP5664829B2 (ja)
CN (1) CN104813753B (ja)
WO (1) WO2014083908A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6241554B2 (ja) * 2014-09-26 2017-12-06 株式会社村田製作所 積層モジュールおよび積層モジュールの製造方法
FR3035739B1 (fr) 2015-04-30 2018-03-09 Thales Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant
JP6912196B2 (ja) * 2016-12-28 2021-08-04 エドワーズ株式会社 真空ポンプ及び該真空ポンプに適用されるコネクタ、制御装置
WO2018221273A1 (ja) * 2017-06-02 2018-12-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2019146284A1 (ja) 2018-01-25 2019-08-01 株式会社村田製作所 高周波モジュールおよび通信装置
EP3840542A1 (en) 2019-12-18 2021-06-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compact laminated component carrier with front end chip and impedance matching circuitry for antenna communication
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130612A (ja) * 2006-11-16 2008-06-05 Denso Corp 電子部品内蔵型多層基板
JP2008270479A (ja) * 2007-04-19 2008-11-06 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
JP2009071094A (ja) * 2007-09-14 2009-04-02 Furukawa Electric Co Ltd:The 部品内蔵基板
JP2011003584A (ja) * 2009-06-16 2011-01-06 Shinko Electric Ind Co Ltd 半導体装置
JP2012195468A (ja) * 2011-03-17 2012-10-11 Murata Mfg Co Ltd 多層基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101653053B (zh) * 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法
JP5234527B2 (ja) 2011-03-09 2013-07-10 Ｔｄｋ株式会社 部品内蔵基板
US9281269B2 (en) * 2012-11-20 2016-03-08 Texas Instruments Incorporated Integrated circuit package and method of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130612A (ja) * 2006-11-16 2008-06-05 Denso Corp 電子部品内蔵型多層基板
JP2008270479A (ja) * 2007-04-19 2008-11-06 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
JP2009071094A (ja) * 2007-09-14 2009-04-02 Furukawa Electric Co Ltd:The 部品内蔵基板
JP2011003584A (ja) * 2009-06-16 2011-01-06 Shinko Electric Ind Co Ltd 半導体装置
JP2012195468A (ja) * 2011-03-17 2012-10-11 Murata Mfg Co Ltd 多層基板

Also Published As

Publication number Publication date
US20170257941A1 (en) 2017-09-07
CN104813753B (zh) 2016-08-24
US9743507B2 (en) 2017-08-22
CN104813753A (zh) 2015-07-29
WO2014083908A1 (ja) 2014-06-05
US9854663B2 (en) 2017-12-26
US20150237712A1 (en) 2015-08-20
JPWO2014083908A1 (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
JP5664829B2 (ja) 高周波モジュール
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
JP6626697B2 (ja) 配線基板およびその製造方法
JP5729186B2 (ja) 半導体装置及びその製造方法
WO2013035819A1 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2008258478A (ja) 電子部品装置およびその製造方法
JP2005026263A (ja) 混成集積回路
US8531023B2 (en) Substrate for semiconductor package and method of manufacturing thereof
JP4935320B2 (ja) 部品内蔵多層配線基板装置及びその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP5849874B2 (ja) 半導体装置、基板の製造方法およびシステム
KR20140079204A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
JP6107087B2 (ja) モジュール部品
US20180145397A1 (en) High-frequency module
JP2010258137A (ja) 高周波モジュールおよびその製造方法
JP4609434B2 (ja) 部品内蔵基板と、これを用いた電子機器
JP2014107514A (ja) 高周波モジュールおよびその実装構造
JP6105517B2 (ja) 配線基板
JP2005019730A (ja) 配線基板およびそれを用いた電子装置
JP5949503B2 (ja) 高周波モジュール
JP4508620B2 (ja) 配線基板
JP4349891B2 (ja) 配線基板および電子装置
JP2004327633A (ja) 配線基板
JP5997197B2 (ja) 配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150