JP6241554B2 - 積層モジュールおよび積層モジュールの製造方法 - Google Patents

積層モジュールおよび積層モジュールの製造方法 Download PDF

Info

Publication number
JP6241554B2
JP6241554B2 JP2016550097A JP2016550097A JP6241554B2 JP 6241554 B2 JP6241554 B2 JP 6241554B2 JP 2016550097 A JP2016550097 A JP 2016550097A JP 2016550097 A JP2016550097 A JP 2016550097A JP 6241554 B2 JP6241554 B2 JP 6241554B2
Authority
JP
Japan
Prior art keywords
conductor pattern
insulator
laminated
built
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016550097A
Other languages
English (en)
Other versions
JPWO2016047446A1 (ja
Inventor
茂 多胡
茂 多胡
博史 品川
博史 品川
祐貴 若林
祐貴 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016047446A1 publication Critical patent/JPWO2016047446A1/ja
Application granted granted Critical
Publication of JP6241554B2 publication Critical patent/JP6241554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60195—Applying energy, e.g. for the soldering or alloying process using dynamic pressure, e.g. ultrasonic or thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、積層絶縁体の内部に導体パターンおよび部品を備える積層モジュールおよびその製造方法に関する発明である。
積層絶縁体の内部に導体パターンおよび部品を備える従来の積層モジュール用基板としては、例えば特許文献１に記載の基板が知られている。特許文献１の積層モジュール用基板は、熱可塑性樹脂からなる積層絶縁体と、この積層絶縁体の内部に、チップ状の内蔵部品、配線導体およびビア導体を備え、積層絶縁体の主面に対して垂直方向から視て、内蔵部品を囲む枠状電極を更に備える。
国際公開第２０１２／０４６８２９号
特許文献１に示される積層モジュール用基板では、上記枠状電極の存在により、加熱プレスの際に、積層絶縁体の内部に設けられる内蔵部品の配置位置であるキャビティ方向へ樹脂が必要以上に流動されることが抑制される。
しかし、積層絶縁体のキャビティへ積層方向に樹脂が流動することは抑制できない。このような、絶縁基材の積層方向に樹脂が流動すると、積層絶縁体内部の部品の接続部が接続不良となるおそれが高まる。
また、上記樹脂の流動によって、積層絶縁体の表面が変形すれば、積層絶縁体の表面に搭載される部品（搭載部品）の接合不良が生じやすい。
一方、積層絶縁体の絶縁体層を樹脂シートで構成する場合、積層絶縁体の剛性はセラミックに比べて低いので、積層絶縁体に搭載部品を超音波接合する際に、接合部の信頼性を高め難いという問題もある。
そこで、本発明の目的は、熱可塑性樹脂を主成分とする絶縁体層の熱圧着による内蔵部品の接合部の安定性を高めることにある。また、本発明の他の目的は、積層絶縁体の表面に対する搭載部品の接合部の安定性を高めることにある。
（１）本発明の積層モジュールは、
熱可塑性樹脂を主成分とする複数の絶縁体層が積層された積層絶縁体と、
前記積層絶縁体の内部に、前記絶縁体層に沿って配置される導体パターンと、
前記導体パターンに接続される内蔵部品と、
前記積層絶縁体の表面に搭載される搭載部品と、
前記積層絶縁体の表面に形成され、前記搭載部品のバンプが超音波接合されるパッドと、
前記パッドと前記内蔵部品との間に形成され、前記絶縁体層の積層方向に視て、前記パッドおよび前記内蔵部品を覆う範囲に広がる補助導体パターンと、を備える、
ことを特徴とする。
上記構成により、内蔵部品の実装部の近傍における樹脂の流動が補助導体パターンで抑制されるので、内蔵部品の接合部の安定性が高い。また、パッド直下の剛性が高まるので、搭載部品の接合部の安定性が高い。
（２）上記（１）において、前記補助導体パターンは前記導体パターンの一部であることが好ましい。これにより、補助導体パターンを備える絶縁体層を他の導体パターンを備える絶縁体層と同様に、容易に構成できる。
（３）上記（１）または（２）において、前記補助導体パターンはグランド導体パターンであることが好ましい。これにより、内蔵部品のシールド効果、搭載部品のシールド効果、および内蔵部品と搭載部品との間のアイソレーション効果が得られる。
（４）上記（１）〜（３）のいずれかにおいて、前記内蔵部品の数は複数であり、前記補助導体パターンは前記絶縁体層の積層方向に視て、前記複数の内蔵部品を連続して覆うことが好ましい。これにより、複数の内蔵部品の配置位置を含む広い範囲に亘って樹脂の流動が抑制される。また、複数の内蔵部品の配置位置を含む広い範囲に亘って、搭載部品の搭載位置の剛性が高まる。
（５）上記（１）〜（４）のいずれかにおいて、前記補助導体パターンの厚みは他の前記導体パターンの厚みよりも厚いことが好ましい。このことにより、補助導体パターンの剛性が高まり、加熱プレスで積層絶縁体を構成する際に、補助導体パターンの変形は小さくなって、補助導体パターンと、この補助導体パターンに近接する他の導体との間隔が狭くなったり、短絡したりするなどの不具合が防止される。
（６）上記（１）〜（５）のいずれかにおいて、前記補助導体パターンに対して厚み方向に最も近接する位置に設けられ、平面視で、前記補助導体パターンに重なり、且つ前記補助導体パターンの外側領域に亘るように形成される近接導体パターンと、平面視で、前記補助導体パターンの外側の領域に設けられ、前記近接導体パターンと少なくとも一部が重なる平面導体パターンと、をさらに含むことが好ましい。このことにより、加熱プレスで積層絶縁体を構成する際の、補助導体パターンに近接する他の導体の変形が抑制される。そのため、補助導体パターンと、この補助導体パターンに近接する近接導体パターンとの間隔が狭くなったり、短絡したりするなどの不具合が防止される。
（７）前記平面導体パターンは浮き電極パターンであることが好ましい。このことにより、加熱プレスで積層絶縁体を構成する際の平面導体パターンの変形が大きくても、また、導体パターンと平面導体パターンとの間隔が狭くなっても、電気的特性のばらつきの少ない積層モジュールが得られる。
（８）本発明の積層モジュールの製造方法は、
熱可塑性樹脂を主成分とする複数の絶縁体層が積層された積層絶縁体と、
前記積層絶縁体の内部に、前記絶縁体層に沿って配置される導体パターンと、
前記導体パターンに接続される内蔵部品と、
前記積層絶縁体の表面に搭載される搭載部品と、
を備える、積層モジュールの製造方法であって、
前記導体パターンが形成された絶縁体基材を用意する工程と、
前記搭載部品のバンプが超音波接合されるパッドと前記内蔵部品との間に、補助導体パターンを配置し、前記内蔵部品とともに前記絶縁体基材を積層し、加熱プレスする工程と、
前記搭載部品を前記積層絶縁体の表面に形成された前記パッドに超音波接合により接合する工程と、
を有することを特徴とする。
上記方法により、内蔵部品の接合部の安定性および搭載部品の接合部の安定性が高い積層モジュールが得られる。
（９）上記（８）において、
前記絶縁体基材に内蔵部品収納部を形成する工程と、
前記内蔵部品を前記内蔵部品収納部に配置する工程と、
を更に有することが好ましい。
上記方法により、積層絶縁体内への内蔵部品の埋設が容易となり、不要な樹脂の流動が抑制され、内蔵部品の接合部の安定性をより確保できる。
（１０）上記（８）または（９）において、
前記絶縁体基材に層間接続導体形成用孔を形成する工程と、
前記層間接続導体形成用孔に導電性ペーストを充填する工程と、
前記層間接続導体形成用孔に充填された導電性ペーストに前記内蔵部品の端子を接触させた状態で加熱プレスすることにより、前記層間接続導体と前記内蔵部品とを接合する工程と、を更に有することが好ましい。
上記方法により、層間接続導体に対して内蔵部品の端子を接合する場合でも、その接合部の安定性を確保できる。
本発明によれば、熱可塑性樹脂を主成分とする絶縁体層の熱圧着による内蔵部品の接合部の安定性が高い積層モジュールが得られる。また、積層絶縁体の表面に対する搭載部品の接合部の安定性が高い積層モジュールが得られる。
図１は第１の実施形態に係る積層モジュール用基板１０１の分解断面図である。 図２は積層モジュール用基板１０１の断面図である。 図３は、第２の実施形態に係る積層モジュール２０１を構成する、積層絶縁体１０および搭載部品６１の断面図である。 図４（Ａ）は第２の実施形態に係る積層モジュール２０１の断面図であり、図４（Ｂ）は積層モジュール２０１の底面図である。 図５は積層モジュール２０１の外観斜視図である。 図６は第３の実施形態に係る積層モジュール用基板の比較例としての積層モジュール用基板１０３ＣＥの部分断面図である。 図７（Ａ）は第３の実施形態に係る積層モジュール用基板１０３の分解断面図である。図７（Ｂ）は積層モジュール用基板１０３の断面図である。 図８（Ａ）は第４の実施形態に係る積層モジュール用基板１０４の部分断面図である。図８（Ｂ）は比較例としての積層モジュール用基板１０４ＣＥの部分断面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。第２の実施形態では第１の実施形態と共通の事柄についての記述を省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
図１は第１の実施形態に係る積層モジュール用基板１０１の分解断面図である。図２は積層モジュール用基板１０１の断面図である。この積層モジュール用基板１０１は、絶縁体層１１，１２，１３，１４，１５が積層された積層絶縁体１０を備える。積層絶縁体１０の内部には、絶縁体層１１〜１５に沿って配置される複数の導体パターンと、これら導体パターンのうち所定の導体パターンに接続される内蔵部品５１，５２とを備える。内蔵部品５１，５２は例えば、ランド（Land）型端子を有するチップキャパシタである。
絶縁体層１１〜１５の材料は例えば、液晶ポリマー（ＬＣＰ）やポリイミド（ＰＩ）等の熱可塑性樹脂を主成分とする材料である。
図１に表れるように、絶縁体層１１の上面には、積層絶縁体１０の表面に搭載される搭載部品のバンプが超音波接合されるパッド３１〜３６が形成される。また、絶縁体層１２の上面には、補助導体パターン３０が形成される。絶縁体層１３の上面には、導体パターン２１，２２，２３，２４が形成される。また、絶縁体層１４の上面には、導体パターン２５，２６が形成される。
絶縁体層１２には層間接続導体４７が形成される。絶縁体層１３には層間接続導体４１〜４６が形成される。絶縁体層１４には内蔵部品収納部（キャビティ）ＣＡ１，ＣＡ２が形成される。
上記補助導体パターン３０は、積層絶縁体１０の表面に搭載される搭載部品のバンプが超音波接合されるパッドと内蔵部品５１，５２との間に形成される。この補助導体パターン３０は、絶縁体層１１〜１５の積層方向に視て、パッド３１〜３６および内蔵部品５１，５２を覆う範囲に広がる。また、この補助導体パターン３０は、層間接続導体４７を介して導体パターン２４と導通する。
上記積層モジュール用基板は例えば次の手順で製造される。
（１）導体パターンが形成された熱可塑性樹脂を主成分とする絶縁体基材を用意する。例えば、片面に銅箔が貼られた片面銅貼り絶縁体シートを用い、このシートの銅箔を上記所定の導体パターンになるようにパターンニングする。
（２）絶縁体層１２，１３に相当する絶縁体基材の所定位置にレーザー加工等により貫通孔を開け、それら貫通孔に導電性ペーストを充填する。これらの導電性ペーストが後に層間接続導体４１〜４７となる。
（３）絶縁体層１４に相当する絶縁体基材に、内蔵部品５１，５２を収納する内蔵部品収納部ＣＡ１，ＣＡ２を形成する。
（４）内蔵部品５１，５２を内蔵部品収納部ＣＡ１，ＣＡ２に配置する。例えば、図１に示される絶縁体層１５に相当する絶縁体基材の所定位置に内蔵部品５１，５２を載置し、この絶縁体基材の上面に絶縁体層１４に相当する絶縁体基材を重ねる。または、例えば、絶縁体層１３に相当する絶縁体基材の層間接続導体４２，４３，４４，４５に内蔵部品５１，５２を仮接合し、絶縁体層１３，１４，１５に相当する絶縁体基材を重ねる。
（５）搭載部品６１のバンプ７１〜７６が超音波接合されるパッド３１〜３６と内蔵部品５１，５２との間に、補助導体パターン３０を配置し、絶縁体層１１〜１５に相当する絶縁体基材を積層し、加熱プレスする。このことにより、絶縁体層１１〜１５および内蔵部品５１，５２が加熱プレスにより熱圧着される。
上述のとおり、絶縁体層１１〜１５および内蔵部品５１，５２が積層され、加熱プレスされることで、図２に示される積層絶縁体１０が構成される。この加熱プレスの際に、内蔵部品５１，５２の実装部の近傍における樹脂の流動が補助導体パターン３０で抑制されるので、内蔵部品５１，５２の接合部の安定性は高い。特に、内蔵部品５１，５２を配置するために内蔵部品収納部ＣＡ１，ＣＡ２を設けた場合に、それら内蔵部品収納部ＣＡ１，ＣＡ２への樹脂の流動が生じやすいが、上記補助導体パターン３０の存在により、上記樹脂の流動は抑制される。仮に、補助導体パターン３０が無い場合に、加熱プレス時の樹脂の流動によって、内蔵部品５１，５２が傾きやすい。内蔵部品５１，５２が傾くと、内蔵部品５１，５２の端子と層間接続導体４２，４３，４４，４５との接合面が不安定となる。また、内蔵部品５１，５２の端子が接合する層間接続導体４２，４３，４４，４５となる導電性ペーストが流出し、短絡の原因となるおそれもある。上記補助導体パターン３０を設けることにより、内蔵部品５１，５２の接合部の安定性が確保される。
なお、内蔵部品５１，５２の端子と導体パターンとの接続には層間接続導体を用いないで、はんだにより接合してもよい。
《第２の実施形態》
図３は、第２の実施形態に係る積層モジュール２０１を構成する、積層絶縁体１０および搭載部品６１の断面図である。図４（Ａ）は第２の実施形態に係る積層モジュール２０１の断面図であり、図４（Ｂ）は上記積層モジュール２０１の底面図である。また、図５は積層モジュール２０１の外観斜視図である。
本実施形態の積層モジュール２０１は、第１の実施形態に示される積層モジュール用基板１０１と、搭載部品６１とで構成される。
搭載部品６１は例えばＲＦ−ＩＣや所定の信号処理を行うプロセッサ等である。図３に表れるように、搭載部品６１は、その下面に２列のはんだバンプ７１〜７６等を備えるチップ部品である。この搭載部品６１は積層絶縁体１０の上面に形成されるパッド３１〜３６に対して超音波接合される。
図４（Ａ）（Ｂ）に表れるように、補助導体パターン３０は、積層絶縁体１０の上面のパッド３１〜３６と内蔵部品５１，５２との間に形成され、絶縁体層１１〜１５の積層方向に視て、パッド３１〜３６および内蔵部品５１，５２を覆う範囲に広がる。この補助導体パターン３０の存在により、パッド３１〜３６直下の剛性が高まり、搭載部品６１を超音波接合する際に、パッド３１〜３６およびバンプ７１〜７６の接合部に超音波エネルギーが効率良く印加される。その結果、搭載部品６１の接合部に高い安定性が得られる。
図４（Ｂ）に表れるように、導体パターン２１〜２４に繋がる層間接続導体のうち、内蔵部品５１，５２に接合する層間接続導体以外の層間接続導体４１，４６，４８，４９は、平面視でパッド３１〜３６と重ならないように形成される。このことにより、搭載部品６１の搭載面の平坦性を確保できる。より好ましくは、層間接続導体４１，４６，４８，４９は補助導体パターン３０の平面視での外側に形成される。このことにより、搭載部品６１の搭載面の平坦性をより確保できる。また、層間接続導体４１，４６，４８，４９が平面視で補助導体パターン３０に重なることに起因して補助導体パターン３０の平坦性が損なわれることを防止することができるので、搭載部品６１を超音波接合する際に、パッド３１〜３６およびバンプ７１〜７６の接合部に超音波エネルギーを効率良く印加できる。
本実施形態では、上記補助導体パターン３０はグランド導体パターンである。これにより、内蔵部品５１，５２および搭載部品６１が電界シールドされる。また、内蔵部品５１，５２と搭載部品６１との間のアイソレーションが高まる。例えば、積層絶縁体内に構成される回路に搭載部品６１からの輻射ノイズが伝搬することが抑制される。
なお、積層絶縁体１０のパッド３１〜３６側にはんだボールなどの超音波接合時に溶融する接合材が配置されていれば、搭載部品６１はランド（Land）型の端子を有するチップ部品でもよい。
以上に示した積層モジュールは高周波部品に限らない。例えば搭載部品６１がCMOSイメージセンサであり、このイメージセンサと積層絶縁体１０とで構成されるカメラモジュールにも同様に適用できる。また、積層絶縁体１０に貫通孔が形成され、積層絶縁体１０の裏面側（レンズから離れる側）にイメージセンサが搭載される構造にも同様に適用できる。この場合、イメージセンサが傾いた状態で接合されることによる、カメラモジュールとしての機能低下を抑制することができる。
《第３の実施形態》
第３の実施形態では、補助導体パターンと他の導体パターンとの間隔を確保する構造について示す。
図６は、本発明に係り、第３の実施形態に係る積層モジュール用基板と比較対照するための積層モジュール用基板１０３ＣＥの部分断面図である。この積層モジュール用基板１０３ＣＥの基本的な構成は第１の実施形態で、図２等に示した積層モジュール用基板１０１と同じである。
図６に示す比較例は、加熱プレスで積層絶縁体１０を構成する際に、補助導体パターン３０の変形により、補助導体パターン３０と、この補助導体パターン３０に近接する導体パターン２１との間隔が破線の楕円Ａで示す部分で狭くなった例である。
図６に示すように、導体パターン２１は、補助導体パターン３０に対して厚み方向に最も近接する位置で、且つ平面視で、補助導体パターン３０に重なっており、且つ、補助導体パターン３０の外側領域にも亘るように形成されている。
複数の絶縁体層が積層され、加熱プレスされる際に、剛性の高い層間接続導体４２の付近で導体パターン２１が局部的に変形し、湾曲する場合がある。この場合、層間接続導体４２の付近（図６中、破線の楕円Ａで示す部分）で、導体パターン２１と補助導体パターン３０との間隔が狭くなる。この間隔が狭くなりすぎると、導体パターン２１と補助導体パターン３０とが短絡するおそれが高まる。
図７（Ａ）は第３の実施形態に係る積層モジュール用基板１０３の分解断面図である。図７（Ｂ）は積層モジュール用基板１０３の断面図である。この積層モジュール用基板１０３は、絶縁体層１１，１２，１３，１４，１５が積層された積層絶縁体１０を備える。積層絶縁体１０の内部には、絶縁体層１１〜１５に沿って配置される複数の導体パターンと、これら導体パターンのうち所定の導体パターンに接続される内蔵部品５１，５２とを備える。積層絶縁体１０の上面に形成されるパッド３１〜３６に対して搭載部品（図３参照）６１が超音波接合される。
積層モジュール用基板１０３の補助導体パターン３０の厚みは、第１の実施形態で図１、図２等に示した積層モジュール用基板１０１の補助導体パターン３０より厚い。例えば、補助導体パターン３０の厚さは導体パターン２１の厚さの１．５倍以上である。そのため、補助導体パターン３０の剛性は高い。
図６の比較例と本実施形態の図７（Ｂ）とを比較すると明らかなように、本実施形態に係る積層モジュール用基板１０３においては、補助導体パターン３０の剛性が高いことにより、加熱プレスを行っても導体パターン２１は層間接続導体４２付近で局部的に変形しにくい。したがって、層間接続導体４２の付近（図７（Ｂ）中Ａで示す部分）で、導体パターン２１と補助導体パターン３０との間隔が狭くなりにくい。
また、本実施形態に係る積層モジュール用基板１０３を用いた積層モジュールによれば、この厚みが厚い補助導体パターン３０の存在により、パッド３１〜３６直下の剛性が高まり、搭載部品をパッド３１〜３６にバンプを介して超音波接合する際に、パッド３１〜３６およびバンプの接合部に超音波エネルギーがさらに効率良く印加される。その結果、搭載部品６１の接合部にさらに高い安定性が得られる。
《第４の実施形態》
第４の実施形態では、第３の実施形態とは異なる、補助導体パターンと他の導体パターンとの間隔を確保する構造について示す。
図８（Ａ）は第４の実施形態に係る積層モジュール用基板の積層モジュール用基板１０４の部分断面図である。図８（Ｂ）は本発明に係り、第４の実施形態に係る積層モジュール用基板と比較対照するための積層モジュール用基板１０４ＣＥの部分断面図である。この積層モジュール用基板１０４，１０４ＣＥの基本的な構成は第１の実施形態で、図２等に示した積層モジュール用基板１０１と同じである。導体パターン２１は、平面視で、補助導体パターン３０に重なっており、且つ、補助導体パターン３０の外側領域にも亘るように形成されている。
図８（Ｂ）に示す例では、加熱プレスで積層絶縁体１０を構成する際に、補助導体パターン３０の存在する部分と存在しない部分とで圧力差が生じ、補助導体パターン３０に近接する導体パターン２１の変形により、補助導体パターン３０の外縁（図８（Ｂ）中、破線の楕円Ａで示す部分）と導体パターン２１との間隔が狭くなる。この間隔が狭くなりすぎると、導体パターン２１と補助導体パターン３０との短絡のおそれが高まる。
本実施形態の積層モジュール用基板１０４において、導体パターン２１は本発明に係る「近接導体パターン」の一例である。積層モジュール用基板１０４において、平面導体パターン３７は、平面視で補助導体パターン３０の外側の領域に設けられ、導体パターン２１と少なくとも一部が重なる。このことにより、図８（Ａ）に表れているように、導体パターン２１に平面導体パターン３７が対向しており、それにより補助導体パターン３０の存在する部分と存在しない部分との圧力差が生じにくくなるので、加熱プレスで積層絶縁体を構成する際、導体パターン２１の変形が抑制される。そのため、補助導体パターン３０の外縁（図８（Ａ）中、破線の楕円Ａで示す部分）と導体パターン２１との間隔が極端に狭くはならない。したがって、補助導体パターン３０と導体パターン２１との短絡が防止される。
なお、補助導体パターン３０の存在する部分と存在しない部分とで圧力差は、補助導体パターン３０の厚みが厚いほど生じやすい。したがって、第３の実施形態の積層モジュール用基板１０３において、本実施形態の平面導体パターンを設けることが特に好ましい。
平面導体パターン３７は、浮き電極（他の回路を構成する導体パターンと導通しない独立した電極）であることが好ましい。このことにより、加熱プレスで積層絶縁体を構成する際の平面導体パターン３７の変形が大きくても、また、導体パターン２１と平面導体パターン３７との間隔が狭くなっても、電気的特性のばらつきの少ない積層モジュールが得られる。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能であることは明らかである。例えば異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
ＣＡ１，ＣＡ２…内蔵部品収納部
１０…積層絶縁体
１１〜１５…絶縁体層
２１〜２６…導体パターン
３０…補助導体パターン
３１〜３６…パッド
３７…平面導体パターン
４１〜４９…層間接続導体
５１，５２…内蔵部品
６１…搭載部品
７１〜７６…バンプ
１０１，１０３，１０３ＣＥ，１０４，１０４ＣＥ…積層モジュール用基板
２０１…積層モジュール

Claims (9)

  1. 熱可塑性樹脂を主成分とする複数の絶縁体層が積層された積層絶縁体と、
    前記積層絶縁体の内部に、前記絶縁体層に沿って配置される導体パターンと、
    前記導体パターンに接続される内蔵部品と、
    前記積層絶縁体の表面に搭載される搭載部品と、
    前記積層絶縁体の表面に形成され、前記搭載部品のバンプが超音波接合されるパッドと、
    前記パッドと前記内蔵部品との間に形成され、前記絶縁体層の積層方向に視て、前記パッドおよび前記内蔵部品を覆う範囲に広がる補助導体パターンと、
    前記補助導体パターンに対して厚み方向に最も近接する位置に設けられ、平面視で、前記補助導体パターンに重なり、且つ前記補助導体パターンの外側領域に亘るように形成される近接導体パターンと、
    平面視で、前記補助導体パターンの外側の領域に設けられ、前記近接導体パターンと少なくとも一部が重なる平面導体パターンと、
    を備える、
    積層モジュール。
  2. 前記補助導体パターンは前記導体パターンの一部である、請求項１に記載の積層モジュール。
  3. 前記補助導体パターンはグランド導体パターンである、請求項１または２に記載の積層モジュール。
  4. 前記内蔵部品の数は複数であり、前記補助導体パターンは前記絶縁体層の積層方向に視て、前記複数の内蔵部品を連続して覆う、請求項１から３のいずれかに記載の積層モジュール。
  5. 前記補助導体パターンの厚みは、他の前記導体パターンの厚みよりも厚い、請求項１から４のいずれかに記載の積層モジュール。
  6. 前記平面導体パターンは浮き電極パターンである、請求項１から５のいずれかに記載の積層モジュール。
  7. 熱可塑性樹脂を主成分とする複数の絶縁体層が積層された積層絶縁体と、
    前記積層絶縁体の内部に、前記絶縁体層に沿って配置される導体パターンと、
    前記導体パターンに接続される内蔵部品と、
    前記積層絶縁体の表面に搭載される搭載部品と、
    を備える、積層モジュールの製造方法であって、
    前記導体パターンが形成された絶縁体基材を用意する工程と、
    前記搭載部品のバンプが超音波接合されるパッドと前記内蔵部品との間に、補助導体パターンを配置し、前記補助導体パターンに対して厚み方向に最も近接する位置に、平面視で、前記補助導体パターンに重なり、且つ前記補助導体パターンの外側領域に亘るように近接導体パターンを配置し、平面視で、前記補助導体パターンの外側の領域に、前記近接導体パターンと少なくとも一部が重なる平面導体パターンを配置し、前記内蔵部品とともに前記絶縁体基材を積層し、加熱プレスする工程と、
    前記搭載部品を前記積層絶縁体の表面に形成された前記パッドに超音波接合により接合する工程と、
    を有する積層モジュールの製造方法。
  8. 前記絶縁体基材に内蔵部品収納部を形成する工程と、
    前記内蔵部品を前記内蔵部品収納部に配置する工程と、
    を更に有する、請求項７に記載の積層モジュールの製造方法。
  9. 前記絶縁体基材に層間接続導体形成用孔を形成する工程と、
    前記層間接続導体形成用孔に導電性ペーストを充填する工程と、
    前記層間接続導体形成用孔に充填された導電性ペーストに前記内蔵部品の端子を接触させた状態で加熱プレスすることにより、前記導電性ペーストによる層間接続導体と前記内蔵部品とを接合する工程と、を更に有する、請求項７または８に記載の積層モジュールの製造方法。
JP2016550097A 2014-09-26 2015-09-10 積層モジュールおよび積層モジュールの製造方法 Active JP6241554B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014196768 2014-09-26
JP2014196768 2014-09-26
JP2015051592 2015-03-16
JP2015051592 2015-03-16
PCT/JP2015/075675 WO2016047446A1 (ja) 2014-09-26 2015-09-10 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2016047446A1 JPWO2016047446A1 (ja) 2017-04-27
JP6241554B2 true JP6241554B2 (ja) 2017-12-06

Family

ID=55580973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016550097A Active JP6241554B2 (ja) 2014-09-26 2015-09-10 積層モジュールおよび積層モジュールの製造方法

Country Status (4)

Country Link
US (1) US9922918B2 (ja)
JP (1) JP6241554B2 (ja)
CN (1) CN206879237U (ja)
WO (1) WO2016047446A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017199825A1 (ja) * 2016-05-18 2017-11-23 株式会社村田製作所 部品内蔵基板、および、部品内蔵基板の製造方法
CN213124101U (zh) 2017-11-30 2021-05-04 株式会社村田制作所 多层基板以及多层基板的安装构造
JP7097918B2 (ja) * 2020-01-21 2022-07-08 Ｎｉｓｓｈａ株式会社 シート状デバイス及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003980A (ja) * 1998-04-17 2000-01-07 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板及びその製造方法
JP3867593B2 (ja) * 2001-06-13 2007-01-10 株式会社デンソー プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP4103549B2 (ja) * 2002-10-31 2008-06-18 株式会社デンソー 多層配線基板の製造方法及び多層配線基板
JP4181897B2 (ja) * 2003-02-26 2008-11-19 三菱樹脂株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP4170137B2 (ja) 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
JP2006303202A (ja) * 2005-04-21 2006-11-02 Cmk Corp 部品内蔵型プリント配線板とその製造方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
JP2010021423A (ja) * 2008-07-11 2010-01-28 Tdk Corp Ｉｃ内蔵基板及びその製造方法
US8187920B2 (en) * 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
JP5136632B2 (ja) * 2010-01-08 2013-02-06 大日本印刷株式会社 電子部品
WO2012046829A1 (ja) * 2010-10-08 2012-04-12 株式会社村田製作所 部品内蔵基板およびその製造方法
WO2012117872A1 (ja) * 2011-02-28 2012-09-07 株式会社村田製作所 部品内蔵樹脂基板
JP5672091B2 (ja) * 2011-03-17 2015-02-18 株式会社村田製作所 多層基板
CN103460822B (zh) * 2011-04-04 2016-08-10 株式会社村田制作所 芯片元器件内置树脂多层基板及其制造方法
CN204498488U (zh) * 2012-10-03 2015-07-22 株式会社村田制作所 元器件内置基板
CN204335177U (zh) * 2012-10-22 2015-05-13 株式会社村田制作所 电子元器件内置模块
JP6003532B2 (ja) * 2012-10-25 2016-10-05 株式会社村田製作所 部品内蔵基板およびその製造方法
JP6107087B2 (ja) * 2012-11-29 2017-04-05 株式会社村田製作所 モジュール部品
JP5664829B2 (ja) * 2012-11-29 2015-02-04 株式会社村田製作所 高周波モジュール
JP2014107514A (ja) * 2012-11-29 2014-06-09 Murata Mfg Co Ltd 高周波モジュールおよびその実装構造
JP5574071B1 (ja) * 2012-12-26 2014-08-20 株式会社村田製作所 部品内蔵基板
CN204442844U (zh) * 2013-02-14 2015-07-01 株式会社村田制作所 电路基板
JP5708903B2 (ja) * 2013-02-14 2015-04-30 株式会社村田製作所 回路基板およびその製造方法
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package

Also Published As

Publication number Publication date
US20170179014A1 (en) 2017-06-22
CN206879237U (zh) 2018-01-12
WO2016047446A1 (ja) 2016-03-31
JPWO2016047446A1 (ja) 2017-04-27
US9922918B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
JP5660263B1 (ja) 電子部品、電子部品の製造方法、および、回路基板
JP5418918B2 (ja) 積層されたマイクロエレクトロニクスデバイス、および積層されたマイクロエレクトロニクスデバイスを製造するための方法
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
JP6809544B2 (ja) 電子機器
JP2014107552A (ja) 多層回路基板及びその製作方法
JP6241554B2 (ja) 積層モジュールおよび積層モジュールの製造方法
JP4798237B2 (ja) Ｉｃ搭載基板、及び多層プリント配線板
JP5672091B2 (ja) 多層基板
JP4074040B2 (ja) 半導体モジュール
WO2012120995A1 (ja) 電気素子内蔵型多層基板およびその製造方法
TW541632B (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP5692473B1 (ja) 部品内蔵基板及び通信モジュール
JP6519714B2 (ja) 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法
JP5867614B2 (ja) 部品内蔵基板およびその製造方法
US9437559B2 (en) High-frequency module
JP6558514B2 (ja) 電子機器
JP6593448B2 (ja) 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法
JP2010153778A (ja) 半導体装置
JP4793156B2 (ja) ビルドアッププリント配線板
JP6123915B2 (ja) 樹脂多層基板
JP6890575B2 (ja) 部品実装樹脂基板
US10231342B2 (en) Component built-in substrate
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
JP2016122978A (ja) 電子素子実装用基板および電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171023

R150 Certificate of patent or registration of utility model

Ref document number: 6241554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150