CN112701096A - 一种半导体模组封装工艺及半导体模组 - Google Patents
一种半导体模组封装工艺及半导体模组 Download PDFInfo
- Publication number
- CN112701096A CN112701096A CN202011536519.3A CN202011536519A CN112701096A CN 112701096 A CN112701096 A CN 112701096A CN 202011536519 A CN202011536519 A CN 202011536519A CN 112701096 A CN112701096 A CN 112701096A
- Authority
- CN
- China
- Prior art keywords
- chips
- packaging
- semiconductor module
- chip
- silver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000012858 packaging process Methods 0.000 title claims abstract description 34
- 239000011521 glass Substances 0.000 claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 claims abstract description 35
- 238000005520 cutting process Methods 0.000 claims abstract description 24
- 239000003292 glue Substances 0.000 claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 239000004568 cement Substances 0.000 claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 238000009516 primary packaging Methods 0.000 claims description 6
- 239000002313 adhesive film Substances 0.000 claims description 3
- 238000001746 injection moulding Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000009517 secondary packaging Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 6
- 239000010949 copper Substances 0.000 abstract description 6
- 229910052709 silver Inorganic materials 0.000 abstract description 5
- 239000004332 silver Substances 0.000 abstract description 5
- 239000000243 solution Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Landscapes
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开一种半导体模组封装工艺，用于封装具有若干芯片的半导体器件，将若干所述芯片按预定方位布置后，通过掺杂银的玻璃胶对其进行整体封装，封装后通过切割工艺独立各个芯片，之后于切割位置填充封装树脂对其再次封装，使其所有所述芯片形成一整体。本方案中通过掺杂银的玻璃胶对芯片进行封装，首先掺杂银的玻璃胶能够起到支撑固定芯片的作用，使得若干独立的芯片可以固定为一个整体，同时，在玻璃胶中掺杂银后其散热性能会大幅度提升，由此掺杂银的玻璃胶取代了引线框架的支撑功能同时其散热性能优于铜制引线框架，使得其散热性能更佳。
Description
技术领域
本申请涉及半导体加工领域，尤其涉及一种半导体模组封装工艺及采用该封装工艺封装而成的半导体模组。
背景技术
半导体是一种导电能力介于导体与非导体之间的材料，半导体元件根据半导体材料的特性，属于固态元件，其体积可以缩小到很小的尺寸，因此耗电量少，集成度高，在电子技术领域获得了广泛的应用，而随着半导体元件运行功率的逐渐增加，散热性能成为半导体元件的重要指标之一，在这样的高热量工作环境下，保持半导体元件的工作可靠性是一个非常重要的问题。
发明内容
本发明实施例的目的在于：提供一种半导体模组封装工艺及采用该封装工艺封装而成的半导体模组，其能够半导体产品的散热性能，解决现有技术中存在的上述问题。
为达上述目的，本申请采用以下技术方案：
一方面，提供一种半导体模组封装工艺，用于封装具有若干芯片的半导体器件，将若干所述芯片按预定方位布置后，通过掺杂银的玻璃胶对其进行整体封装，封装后通过切割工艺独立各个芯片，之后于切割位置填充封装树脂对其再次封装，使其所有所述芯片形成一整体。
作为所述的半导体模组封装工艺的一种优选的技术方案，具体包括以下步骤：
步骤1、划片，对粘贴在胶膜上的晶圆进行切割，以使晶圆分割成若干具有独立功能的芯片；
步骤2、芯片组装，将若干芯片按照预定位置进行组装；
步骤3、一次封装，采用掺杂银的玻璃胶对芯片进行封装，使得若干所述芯片被固定在预定的相对位置；
步骤4、切割，在保证芯片间相对位置不变的情况下对芯片之间的掺杂银的玻璃胶进行切割，使芯片之间电隔离；
步骤5、二次封装，采用封装树脂对切割产生的缝隙进行填充，以使若干所述芯片之间绝缘，并保持在预设的相对位置。
作为所述的半导体模组封装工艺的一种优选的技术方案，所述步骤2还包括提供组装治具，通过所述组装治具将所述芯片安装到预定位置。
作为所述的半导体模组封装工艺的一种优选的技术方案，所述组装治具包括玻璃基载体以及设置于所述玻璃基载体上的UV胶，所述UV胶中布置有线路图形。
作为所述的半导体模组封装工艺的一种优选的技术方案，所述一次封装采用膜压工艺或注塑封装工艺进行。
作为所述的半导体模组封装工艺的一种优选的技术方案，所述划片之后还包括步骤值球，于所述芯片上设置锡球。
作为所述的半导体模组封装工艺的一种优选的技术方案，于所述步骤值球之后，还包括步骤填充，采用封装树脂对芯片之间的缝隙进行填充，使得芯片之间以及锡球之间绝缘，并保证锡球远离所述芯片的表面外露于所述封装树脂。
作为所述的半导体模组封装工艺的一种优选的技术方案，于所述步骤填充之后还包括步骤切割，对相邻的芯片进行切割，保证每块芯片的侧面有封装树脂保护。
作为所述的半导体模组封装工艺的一种优选的技术方案，还包括组装治具移除，采用UV胶解胶剂使所述组装治具与所述芯片以及封装树脂分离。
另一方面，提供一种半导体模组，采用如上所述的半导体模组封装工艺加工而成。
本申请的有益效果为：本方案中通过掺杂银的玻璃胶对芯片进行封装，首先掺杂银的玻璃胶能够起到支撑固定芯片的作用，使得若干独立的芯片可以固定为一个整体，同时，在玻璃胶中掺杂银后其散热性能会大幅度提升，由此掺杂银的玻璃胶取代了引线框架的支撑功能同时其散热性能优于铜制引线框架，使得其散热性能更佳。
附图说明
下面根据附图和实施例对本申请作进一步详细说明。
图1为本申请实施例所述半导体模组封装工艺流程图。
图2为本申请实施例所述半导体模组芯片组装后状态示意图。
图3为本申请实施例所述半导体模组一次封装后状态示意图。
图4为本申请实施例所述半导体模组切割后一状态示意图。
图5为本申请实施例所述半导体模组切割后又一状态示意图。
图6为本申请实施例所述半导体模组一次封装并堆叠芯片后状态示意图。
图7为本申请实施例所述半导体模组二次后状态示意图。
图8为本申请实施例所述半导体模组结构示意图。
图中：
100、芯片；200、锡球；300、UV胶；400、玻璃基载体；500、线路图形；600、封装树脂；700、掺杂银的玻璃胶；800、电极。
具体实施方式
为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面对本申请实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，除非另有明确的规定和限定，术语“相连”“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图1-8所示，本实施例提供一种半导体模组封装工艺，用于封装具有若干芯片100的半导体器件，其特征在于，将若干所述芯片100按预定方位布置后，通过掺杂银的玻璃胶700对其进行整体封装，封装后通过切割工艺独立各个芯片100，之后于切割位置填充封装树脂600对其再次封装，使其所有所述芯片100形成一整体。
本方案中通过掺杂银的玻璃胶700对芯片100进行封装，首先掺杂银的玻璃胶700能够起到支撑固定芯片100的作用，使得若干独立的芯片100可以固定为一个整体，同时，在玻璃胶中掺杂银后其散热性能会大幅度提升，由此掺杂银的玻璃胶700取代了引线框架的支撑功能同时其散热性能优于铜制引线框架，使得其散热性能更佳。
如上所述的封装后通过切割工艺独立各个芯片100是指，通过对位于各个芯片100之间的掺杂银的玻璃胶700进行切割，使得相邻的所述芯片100之间处于断路状态，以保证各个芯片100之间的电独立。
具体的，本实施例中所述的半导体模组封装工艺，具体包括以下步骤：
步骤1、划片，对粘贴在胶膜上的晶圆进行切割，以使晶圆分割成若干具有独立功能的芯片100；划片后的芯片100仍然粘结在蓝膜上；
本实施例中采用高速旋转的金刚石刀片在切割道上来回移动来进行划片操作，在其他实施例中还可以采用激光切割实现划片工艺。
步骤2、芯片100组装，将若干芯片100按照预定位置进行组装；
具体的，首先提供组装治具，通过所述组装治具将所述芯片100安装到预定位置，所述组装治具包括：所述组装治具包括玻璃基载体400以及设置于所述玻璃基载体400上的UV胶300，所述UV胶300中布置有线路图形500。
本方案中所述线路图形500采用铜材制成，即，于所述UV胶300中布置有铜线路图形500。
本实施例所述线路图形500仅于组装芯片100的过程中起标识作用，其可在半导体模组封装完成后去除。
步骤3、一次封装，采用掺杂银的玻璃胶700对芯片100进行封装，使得若干所述芯片100被固定在预定的相对位置；
本实施例中所述掺杂银的玻璃胶700固化后起支撑、导电以及导热作用，银具有良好的热传导性能，通过在玻璃胶中掺杂银并使其包裹芯片100，能够快速的将芯片100工作产生的热量散发出去，从而提升半导体产品的散热性能以及使用寿命。
步骤4、切割，在保证芯片100间相对位置不变的情况下对芯片100之间的掺杂银的玻璃胶700进行切割，使芯片100之间电隔离；
本方案中在对掺杂银的玻璃胶700进行切割之后在芯片100撒花姑娘会形成具有导电性能的掺杂银的玻璃胶700保护盖，此保护盖在散热以及支撑的同时能够起到抗EMI干扰的作用。
步骤5、二次封装，采用封装树脂600对切割产生的缝隙进行填充，以使若干所述芯片100之间绝缘，并保持在预设的相对位置。
优选的，所述铜线路图形500远离所述玻璃载体的表面位于所述UV胶300的内部，所述芯片100组装为通过UV胶300将所述芯片100粘结在所述组装治具上的预定位置，所述线路图形500与半导体模组将会应用的PCB相对应，以便于封装完成后的所述半导体模组能够适应相应的PCB上的安装位置。
本方案中，由于掺杂银的玻璃胶700具有导电性，还可以通过其将芯片100背面的电极800连接到芯片100正面，使芯片100所有电极800在同一侧表面，从而简化半导体产品组装工艺
所述一次封装采用膜压工艺或注塑封装工艺进行。
所述划片之后还包括步骤值球，于所述芯片100上设置锡球200。锡球200在后期半导体模组使用过程中起焊接作用，本实施例中在该步骤中设置锡球200，并在设置锡球200之后进行步骤填充，采用封装树脂600对芯片100之间的缝隙进行填充，使得芯片100之间以及锡球200之间绝缘，并保证锡球200远离所述芯片100的表面外露于所述封装树脂600。
本实施例中UV胶300对芯片100起固定作用，其通过自身粘性将芯片100粘结在组装治具中，固化后使得芯片100位置固定。
由此可以使得封装树脂600能够对芯片100设置有锡球200的表面进行覆盖，而仅保留锡球200暴露在外，从而起到更好的绝缘性能。
于所述步骤填充之后还包括步骤切割，对相邻的芯片100进行切割，保证每块芯片100的侧面有封装树脂600保护。
还包括组装治具移除，采用UV胶300解胶剂使所述组装治具与所述芯片100以及封装树脂600分离。本方案中组装治具作为半导体模组封装过程中的辅助元件在封装完成后将其去除即可得到半导体模组产品。
需要指出的是，本方案中还可以通过在掺杂银的玻璃胶700远离芯片100的一侧表面堆叠设置其他芯片100，以形成三维封装体结构。
同时，如图8所示，本实施例中还提供一种半导体模组，其采用如上所述的半导体模组封装工艺加工而成。
于本文的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、等方位或位置关系,仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本申请的技术原理。这些描述只是为了解释本申请的原理，而不能以任何方式解释为对本申请保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本申请的其它具体实施方式，这些方式都将落入本申请的保护范围之内。
Claims (10)
1.一种半导体模组封装工艺，用于封装具有若干芯片(100)的半导体器件，其特征在于，将若干所述芯片(100)按预定方位布置后，通过掺杂银的玻璃胶(700)对其进行整体封装，封装后通过切割工艺独立各个芯片(100)，之后于切割位置填充封装树脂(600)对其再次封装，使其所有所述芯片(100)形成一整体。
2.根据权利要求1所述的半导体模组封装工艺，其特征在于，具体包括以下步骤：
步骤1、划片，对粘贴在胶膜上的晶圆进行切割，以使晶圆分割成若干具有独立功能的芯片(100)；
步骤2、芯片(100)组装，将若干芯片(100)按照预定位置进行组装；
步骤3、一次封装，采用掺杂银的玻璃胶(700)对芯片(100)进行封装，使得若干所述芯片(100)被固定在预定的相对位置；
步骤4、切割，在保证芯片(100)间相对位置不变的情况下对芯片(100)之间的掺杂银的玻璃胶(700)进行切割，使芯片(100)之间电隔离；
步骤5、二次封装，采用封装树脂(600)对切割产生的缝隙进行填充，以使若干所述芯片(100)之间绝缘，并保持在预设的相对位置。
3.根据权利要求2所述的半导体模组封装工艺，其特征在于，所述步骤2还包括提供组装治具，通过所述组装治具将所述芯片(100)安装到预定位置。
4.根据权利要求3所述的半导体模组封装工艺，其特征在于，所述组装治具包括玻璃基载体(400)以及设置于所述玻璃基载体(400)上的UV胶(300)，所述UV胶(300)中布置有线路图形(500)。
5.根据权利要求2所述的半导体模组封装工艺，其特征在于，所述一次封装采用膜压工艺或注塑封装工艺进行。
6.根据权利要求2所述的半导体模组封装工艺，其特征在于，所述划片之后还包括步骤值球，于所述芯片(100)上设置锡球(200)。
7.根据权利要求6所述的半导体模组封装工艺，其特征在于，于所述步骤值球之后，还包括步骤填充，采用封装树脂(600)对芯片(100)之间的缝隙进行填充，使得芯片(100)之间以及锡球(200)之间绝缘，并保证锡球(200)远离所述芯片(100)的表面外露于所述封装树脂(600)。
8.根据权利要求7所述的半导体模组封装工艺，其特征在于，于所述步骤填充之后还包括步骤切割，对相邻的芯片(100)进行切割，保证每块芯片(100)的侧面有封装树脂(600)保护。
9.根据权利要求4所述的半导体模组封装工艺，其特征在于，还包括组装治具移除，采用UV胶(300)解胶剂使所述组装治具与所述芯片(100)以及封装树脂(600)分离。
10.一种半导体模组，其特征在于，采用权利要求1-9中任一项所述的半导体模组封装工艺加工而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011536519.3A CN112701096A (zh) | 2020-12-22 | 2020-12-22 | 一种半导体模组封装工艺及半导体模组 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011536519.3A CN112701096A (zh) | 2020-12-22 | 2020-12-22 | 一种半导体模组封装工艺及半导体模组 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112701096A true CN112701096A (zh) | 2021-04-23 |
Family
ID=75509293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011536519.3A Pending CN112701096A (zh) | 2020-12-22 | 2020-12-22 | 一种半导体模组封装工艺及半导体模组 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112701096A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101675484A (zh) * | 2007-05-09 | 2010-03-17 | 日立化成工业株式会社 | 导电体连接用部件、连接结构和太阳能电池组件 |
| CN101690442A (zh) * | 2007-07-09 | 2010-03-31 | 大自达系统电子株式会社 | 具有屏蔽及散热性的高频模块及其制造方法 |
| CN102244013A (zh) * | 2010-05-14 | 2011-11-16 | 新科金朋有限公司 | 半导体器件及其制造方法 |
| CN103525322A (zh) * | 2012-07-05 | 2014-01-22 | 日东电工株式会社 | 密封树脂片、电子部件封装体的制造方法及电子部件封装体 |
| CN105810666A (zh) * | 2016-03-30 | 2016-07-27 | 江苏长电科技股份有限公司 | 一种具有电磁屏蔽功能的封装结构的制作方法 |
| US20160379935A1 (en) * | 2015-06-24 | 2016-12-29 | Inotera Memories, Inc. | Wafer level package and fabrication method thereof |
| US20180061806A1 (en) * | 2016-08-31 | 2018-03-01 | STATS ChipPAC Pte. Ltd. | Semiconductor Device and Method of Forming SIP with Electrical Component Terminals Extending Out from Encapsulant |
| CN110473859A (zh) * | 2019-07-26 | 2019-11-19 | 南通通富微电子有限公司 | 封装结构 |
| CN110607073A (zh) * | 2019-10-11 | 2019-12-24 | 黑龙江工业学院 | 一种具有导热电磁屏蔽的多功能复合材料的制备方法 |
| CN110660752A (zh) * | 2018-06-29 | 2020-01-07 | 台湾积体电路制造股份有限公司 | 半导体装置封装体及其制造方法 |
-
2020
- 2020-12-22 CN CN202011536519.3A patent/CN112701096A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101675484A (zh) * | 2007-05-09 | 2010-03-17 | 日立化成工业株式会社 | 导电体连接用部件、连接结构和太阳能电池组件 |
| CN101690442A (zh) * | 2007-07-09 | 2010-03-31 | 大自达系统电子株式会社 | 具有屏蔽及散热性的高频模块及其制造方法 |
| CN102244013A (zh) * | 2010-05-14 | 2011-11-16 | 新科金朋有限公司 | 半导体器件及其制造方法 |
| CN103525322A (zh) * | 2012-07-05 | 2014-01-22 | 日东电工株式会社 | 密封树脂片、电子部件封装体的制造方法及电子部件封装体 |
| US20160379935A1 (en) * | 2015-06-24 | 2016-12-29 | Inotera Memories, Inc. | Wafer level package and fabrication method thereof |
| CN105810666A (zh) * | 2016-03-30 | 2016-07-27 | 江苏长电科技股份有限公司 | 一种具有电磁屏蔽功能的封装结构的制作方法 |
| US20180061806A1 (en) * | 2016-08-31 | 2018-03-01 | STATS ChipPAC Pte. Ltd. | Semiconductor Device and Method of Forming SIP with Electrical Component Terminals Extending Out from Encapsulant |
| CN110660752A (zh) * | 2018-06-29 | 2020-01-07 | 台湾积体电路制造股份有限公司 | 半导体装置封装体及其制造方法 |
| CN110473859A (zh) * | 2019-07-26 | 2019-11-19 | 南通通富微电子有限公司 | 封装结构 |
| CN110607073A (zh) * | 2019-10-11 | 2019-12-24 | 黑龙江工业学院 | 一种具有导热电磁屏蔽的多功能复合材料的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102136457B (zh) | 在半导体管芯之间形成保护材料的方法 | |
| CN102543907B (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
| US8163601B2 (en) | Chip-exposed semiconductor device and its packaging method | |
| CN107134438A (zh) | 半导体器件和在半导体管芯周围形成绝缘层的方法 | |
| CN102237343B (zh) | 用连接片实现连接的半导体封装及其制造方法 | |
| CN102543937B (zh) | 一种芯片上倒装芯片封装及制造方法 | |
| US20170148966A1 (en) | Surface-Mountable Semiconductor Component and Method for Producing Same | |
| JPH07321250A (ja) | 熱伝導体を備える玉格子アレー集積回路パッケージ | |
| KR101377176B1 (ko) | 패널 기반 리드 프레임 패키징 방법 및 디바이스 | |
| US20130037309A1 (en) | Terminal-integrated metal base package module and terminal-integrated metal base packaging method | |
| JP2004303992A5 (zh) | ||
| US10600703B2 (en) | Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof | |
| CN102468194A (zh) | 半导体器件封装方法及半导体器件封装 | |
| CN112701096A (zh) | 一种半导体模组封装工艺及半导体模组 | |
| CN212113705U (zh) | 一种功率半导体模块 | |
| CN101764114A (zh) | 一种倒装式封装结构及其制作方法 | |
| CN213635958U (zh) | 复合封装结构及复合封装结构模块 | |
| CN1222996C (zh) | 半导体装置及其制造方法 | |
| CN202495438U (zh) | 一种热增强型四边扁平无引脚倒装芯片封装 | |
| CN111640680A (zh) | 一种半导体封装工艺及半导体产品及电子产品 | |
| CN112289689B (zh) | 半导体封装结构制作方法和半导体封装结构 | |
| CN103824784A (zh) | 用连接片实现连接的半导体封装的方法 | |
| CN108650788A (zh) | 一种电路模组及终端设备 | |
| CN110277321B (zh) | 功率芯片预封装、封装方法及其结构、晶圆预封装结构 | |
| CN216528858U (zh) | 一种连接结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210423 |
|
| RJ01 | Rejection of invention patent application after publication |