KR101377176B1 - 패널 기반 리드 프레임 패키징 방법 및 디바이스 - Google Patents

패널 기반 리드 프레임 패키징 방법 및 디바이스 Download PDF

Info

Publication number
KR101377176B1
KR101377176B1 KR1020127015900A KR20127015900A KR101377176B1 KR 101377176 B1 KR101377176 B1 KR 101377176B1 KR 1020127015900 A KR1020127015900 A KR 1020127015900A KR 20127015900 A KR20127015900 A KR 20127015900A KR 101377176 B1 KR101377176 B1 KR 101377176B1
Authority
KR
South Korea
Prior art keywords
die
leads
conductive
lead
dies
Prior art date
Application number
KR1020127015900A
Other languages
English (en)
Other versions
KR20120095449A (ko
Inventor
첸 룽 차이
롱-칭 왕
체-핀 린
Original Assignee
실리콘 스토리지 테크놀로지 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 스토리지 테크놀로지 인크 filed Critical 실리콘 스토리지 테크놀로지 인크
Publication of KR20120095449A publication Critical patent/KR20120095449A/ko
Application granted granted Critical
Publication of KR101377176B1 publication Critical patent/KR101377176B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

패키지형 반도체 다이는 하나의 중앙 오목 부분에 사전 형성된 하나의 리드 프레임과, 복수의 전도성 리드들을 포함한다. 집적 회로 다이는 탑 표면과 이에 대향한 바닥 표면을 가지고, 탑 표면은 그 다이와의 전기적 접속을 위한 복수의 본딩 패드들을 가진다. 다이는 상측을 향하여 본딩 패드들을 가지는 탑 표면과, 오목 부분과 접촉하는 바닥 표면을 가지는 중앙 오목 부분 내에 배치된다. 리드들 각각은 탑 부분과 바닥 부분을 가진다. 리드들은 중앙 오목 부분으로부터 일정 간격으로 떨어져서 절연되어 있다. 전도성 레이어는 다이의 탑 표면과 리드들의 탑 부분에 마련되고, 다이의 임의 본딩 패드들을 임의 전도성 리드들에 전기적으로 접속시키도록 패터닝된다. 절연체는 전도성 레이어를 커버한다. 또한 본 발명은 이러한 집적 회로 다이를 패키징하는 방법에 관한 것이다.

Description

패널 기반 리드 프레임 패키징 방법 및 디바이스{PANEL BASED LEAD FRAME PACKAGING METHOD AND DEVICE}
본 발명은 리드 프레임을 이용하여 패널 상에서 반도체 다이들을 패키징하는 방법에 관한 것이다. 본 발명은 이 방법에 의해 만들어진 디바이스, 특히 패키지-온-패키지 스태킹(package-on-package stacking)이 가능한 디바이스에 관한 것이다.
리드 프레임을 이용한 반도체 다이들의 패키징은 종래 기술에서 공지되어 있다. 도 1을 참조하면, 리드 프레임을 이용한 패키지형 반도체 다이(packaged semiconductor die)의 단면도를 나타낸다. 종래 기술의 리드 프레임(20)에 대한 평면도는 도 20에 도시되어 있다. 패키지형 다이(10)는 하나의 중앙 오목 부분(14)과, 일정 간격으로 떨어진 복수의 리드들(12)을 가지는 리드 프레임(20)을 포함한다. 집적 회로 다이(22)는 탑 표면(24) 및 바닥 표면(26)을 가지고, 탑 표면(24)은 집적 회로 다이(24) 내에서 다양한 회로 요소들과 전기적으로 접속된 복수의 본딩 패드들을 가진다. 다이(22)는 오목 부분(14) 내에 배치되고, 다이(22)의 바닥 표면(26)은 전도성 페이스트를 개재시켜 오목 부분(14) 상에 마련되고, 오목 부분(14)과 전기적으로 접속된다. 오목 부분(14)은 전도성 물질로 형성된다. 복수의 본딩 와이어들(30)은 다이(22)의 탑 표면 상에서의 임의 본딩 패드들을, 임의 리드들(12)의 탑 측면에 접속시킨다. 리드들(12) 각각은 탑 측면에 대향하는 바닥 측면(32)을 가지고, 시스템 어플리케이션을 위해 인쇄 회로 기판(Printed Circuit Board, PCB) 상에서 다양한 전기적 패드들에 접속될 것이다. 또한, 오목 부분(14)은 리드들(12)의 바닥 측면(32)과 동일한 측면 상에서 PCB 상의 전기적 접촉(일반적으로 그라운드)에 접속된다.
종래 기술의 방법에서, 먼저 다이(22)는 사전 형성된 리드 프레임(20)의 오목 부분(14) 상에 설치된다. 다이(22)는 후속 단계에서 다이(22)의 움직임을 막기 위해 접착제에 의해 오목 부분(14)에 접착된다. 와이어 본딩 머신은 임의 리드들(12)의 탑 측면에 다이(22)의 임의 본딩 패드들을 본딩한다. 모든 와이어들이 본딩되면, 수지를 몰드 체스트(mold chest)에 주입시켜서 다이(22), 와이어들(30), 및 리드들(12)의 탑 측면들을 캡슐화 및 절연화한다. 이러한 구조는 단수화되거나(singulated) 또는 절단되고, 패키지형 다이 각각은 공지된 기술들, 예를 들어 PCB 상에서 패키지형 다이(10)를 납땜하는 것에 의해, 다른 패키지형 반도체 디바이스들과 접속하는데 이용될 수 있다. 이 경우, 리드들(12)의 바닥 측면들(32) 및 오목 부분(14)의 바닥 표면은 PCB에 납땜될 수 있다. 따라서 도 1에 도시된 종래 기술의 패키지형 반도체 다이는 PCB와의 접속을 위해 패키지형 다이의 한 측면과만 전기적 접속을 가진다.
도 2a를 참조하면, 도 1에 도시 및 기술된 방법과 매우 유사한, 다른 종래 기술의 패키지형 반도체 다이(40)를 형성하는 다른 방법에서의 첫 단계가 도시된다. 이 방법은 탑 측면과 바닥 측면을 가지는, 구리 합금(42)의 슬래브(slab)로 시작한다. 포토레지스트(44)는 탑 측면과 바닥 측면 양쪽에 도포되고, 마스킹 단계는 양쪽 측면들 상에서 실시된다. 포토레지스트(44)의 언마스크된(unmasked) 부분들이 제거되고 나면, 예를 들어 주석(tin)과 같은 납땜 가능한 물질(46)이 제거된 부분들을 채우기 위해 스퍼터링된다. 그 결과 구조는 도 2b에 도시된다.
포토레지스트(44)가 제거되고 나면, 납땜 가능한 물질(46)이 구리 합금(42) 상에 남겨진다. 그 결과 구조는 도 2c에 도시된다. 마스크로서 납땜 가능한 물질(46)을 사용하여, 구리의 습식 에칭을 구리 합금(42)의 탑 측면 상에서 실행한다. 에칭은 오목 중앙 부분(50)을 형성한다. 그 결과 구조는 도 2d에 도시된다.
다이(22)는 그 다이(22)의 본딩 패드들이 외부를 향하도록 오목 캐비티(50) 내에 배치된다. 와이어들은 다이(22)의 본딩 패드들에 본딩되고 나서, 탑 측면 상에서 납땜 가능한 포스트들(46)에 본딩된다. 그 다음 절연체 캡슐화 물질은 다이(22)의 탑 측면에, 및 바닥 측면의 에칭된 구리 합금에 도포된다. 그 결과 구조는 단수화되거나 절단되고, 그 결과는 도 2f에 도시된다.
도 1에 도시된 방법과 도 2a 내지 2f에 도시된 방법 사이에서의 차이점들 중 하나는, 도 1의 방법에서 사전 형성된 리드 프레임(20)이 이용된다는 것이다. 반대로, 도 2a 내지 2f에 도시된 방법에서 구리 합금의 슬래브는 리드 프레임을 형성하도록 에칭된다. 그러나 양쪽의 방법들에서, 와이어 본딩은 리드 프레임의 포스트들의 탑 측면들에 다이(22)의 본딩 패드들을 전기적으로 접속시킨다. 그 결과, 얻어진 패키지형 구조는 P-O-P(Packaged-on-Package) 구성에서 전기적으로 접속될 수 없거나, 또는 패키지형 다이가 다른 패키지형 다이에 스택 방식으로 전기적으로 접속되는 구성에 전기적으로 접속될 수 없다.
마지막으로, 스퍼터링이나 도금으로 패터닝되고, 반도체 다이들의 본딩 패드들에 대한 전기적 접속으로서 기능하는 전도체를 가지는 다이들의 패널 기반 패키징은 또한 종래 기술에서 공지되어 있다. 예를 들어 USP 7,224,061; 7,514,767; 및 7,557,437을 참조한다.
따라서 본 발명에서 집적 회로 다이를 패키징하는 방법은 평표면(planar face)을 가지는 제1 기판 상에 복수의 집적 회로 다이들을 배치하는 단계를 포함하고, 복수의 다이들 각각은 탑 표면과 바닥 표면을 가진다. 탑 표면은 다이와의 전기적 접속을 위해 복수의 본딩 패드들을 가진다. 복수의 다이들은 탑 표면이 제1 기판의 평표면과 접촉한 채로 배치된다. 전도성 접착제는 다이들 각각의 바닥 표면에 도포된다. 복수의 사전 형성된 리드 프레임들은 복수의 다이들 상에 배치되고, 각각의 리드 프레임은 중앙 오목 부분과 복수의 전도성 리드들을 갖는다. 각 리드는 탑 측면과 바닥 표면을 가지고, 중앙 오목 부분은 전기 전도성을 위한 접속에 의해 복수의 리드들에 접속된다. 중앙 오목 부분은 바닥 부분과 탑 부분을 가지고, 바닥 부분은 복수 리드들의 바닥 측면과 실질적으로 공동 평면(co-planar)이다. 리드 프레임의 중앙 오목 부분은 오목 부분의 탑 부분이 전도성 접착제와 접촉한 상태로, 각 리드의 탑 측면이 제1 기판의 평표면과 접촉할 때까지, 복수 다이들의 전도성 접착 후방 측면에 배치된다. 그 다음 제1 기판이 제거된다. 복수의 리드 프레임들은, 평표면을 가지는 제2 기판 상에, 복수의 다이들과 함께 배치되고, 각 리드의 바닥 측면과 오목 부분의 바닥 부분은 제2 기판의 평표면 상에 있다. 전도성 레이어는 다이의 탑 표면과 리드들의 탑 측면 상에 마련되고, 복수의 다이들 중 하나의 소정 본딩 패드와 그 하나의 다이에 연관된 소정 전도성 리드들 사이에 전기적 접속을 형성하도록 패터닝된다. 각 리드 프레임의 연결은 자신의 인접하는 리드 프레임들 및 상술한 오목 부분으로부터의 리드로부터 절단된다. 리드들의 바닥 측면들과 중앙 오목 부분은 노출되어 패키지 터미널들을 형성한다.
상술한 방법에 의해 제조된 패키지형 다이도 개시되어 있다.
패키지-온-패키지 스태킹이 가능한 신규의 패널 기반 리드 프레임 패키징 방법과 디바이스가 제공된다.
도 1은 종래 기술의 방법으로 패키지된 리드 프레임을 가지는 패키지형 다이의 단면도.
도 2a 내지 2f는 종래 기술의 다른 방법의 단면도.
도 3은 본 발명의 방법에서 첫 단계의 단면도이다.
도 4는 본 발명의 방법에서 다음 단계의 단면도이다.
도 5는 본 발명의 방법에서 다음 단계의 단면도이다.
도 6은 본 발명의 방법에서 다음 단계의 단면도이다.
도 7은 본 발명의 방법에서 다음 단계의 단면도이다.
도 8은 본 발명의 방법에서 다음 단계의 단면도이다.
도 9는 본 발명의 방법에서 다음 단계의 단면도이다.
도 10은 본 발명의 방법에서 다음 단계의 단면도이다.
도 11은 본 발명의 방법에서 다음 단계의 단면도이다.
도 12는 본 발명의 방법에서 다음 단계의 단면도이다.
도 13은 본 발명의 방법에서 다음 단계의 단면도이다.
도 14는 본 발명의 방법에서 다음 단계의 단면도이다.
도 15는 본 발명의 방법에서 다음 단계의 단면도이다.
도 16은 본 발명의 방법에서 다음 단계의 단면도이다.
도 17은 본 발명의 방법에서 다음 단계의 단면도이다.
도 18은 본 발명의 패키징 다이들을 스태킹하는 한 방법의 단면도이다.
도 19는 본 발명의 패키징 다이들을 스태킹하는 다른 방법의 단면도이다.
도 20은 종래 기술의 사전 형성된 리드 프레임의 상면도이다.
도 21은 본 발명의 방법에서 이용할 수 있는 본 발명의 사전 형성된 리드 프레임의 상면도이다.
도 22는 본 발명의 방법을 이용하여 본 발명의 사전 형성된 리드 프레임으로 패키지되고, 그 패키지에 인덕터가 내장된 다이의 상면도.
도 3을 참조하면, 본 발명의 방법에서 첫 단계의 단면도가 도시된다. 이 방법은 제1 기판(60)에서 시작한다. 제1 기판(60)은 글래스 또는 강체 특성을 가지는 임의의 물질이 될 수 있다. 제1 기판(60)은 탑 표면(62), 이에 대향한 바닥 표면(64)을 가진다. 탑 표면(62)은 복수의 마크들(66)로 마크된다. 마크들(66)은 본딩 패드들(72)이 배치될 집적 회로 다이(70)의 위치에 해당한다. 그 결과 구조는 도 3에 도시된다.
PET 레이어(68)는 제1 기판(60)의 탑 표면(62)에 마련된다. PET 레이어(68)의 물질은 양면 접착 필름이 될 수 있다. 따라서 PET 레이어(68)는 제1 기판(60)에 접착된다. 그 다음 다우 코닝사의 Q2-7406과 같은 인쇄 접착 레이어(69)가 PET 레이어(68)에 접착된다. 접착 레이어(69)는 PET 레이어(68)에 접착된다. 또한 접착 레이어(69)에 의해 다이(70)가 PET 레이어(68)에 접착된다(다음 단계에서 설명). PET 레이어(68)와 접착 레이어(69)를 이용하는 것은 강력한 접착 레이어가 다이(70)를 PET 레이어(68)에 접착시켜서, 다이(70)의 표면과 PET 레이어(68) 사이에서 모든 공극을 확실하게 막기 위함이다. 동시에, 낮은 접착성을 가지는 PET 레이어(68)를 이용함으로써 PET 레이어(68)가 후속 처리에서 제1 기판(60)으로부터 용이하게 제거될 수 있다. 그 결과 구조는 도 4에 도시된다.
그 다음 복수의 집적 회로 다이들(70)은 레이어(69) 상에 배치된다. 집적 회로 다이들(70) 각각은 본딩 패드들(72)을 가지고, 다이(70) 각각은 그 본딩 패드들(72)이 마크들(66)과 정렬된 채로 배치된다. 이것은 공지된 종래의 다이 배치 툴에 의해 이루어진다. 다이들(70) 각각은 전방 표면(74)과 후방 표면(76)을 가진다. 본딩 패드들(72)은 전방 표면(74) 상에 위치된다. 제1 기판(60) 상의 레이어(68)의 위에 있는 레이어(69)에 다이들(70)이 배치된 후, 전도성 실버 페이스트(78)가 다이들(70) 각각의 후방 표면(76)에 도포된다. 그 결과 구조는 도 6에 도시된다.
그 다음, 사전 형성된 리드 프레임(80)이 도 6에 도시된 구조에 적용된다. 사전 형성된 리드 프레임(80, 보다 상세한 것은 후술)은 중앙 오목 부분(14) 및 이격된 복수의 리드들(12)을 가진다. 이격된 복수의 리드들(12) 각각은 바닥 측면(82) 및 탑 측면(84)을 가진다. 오목 캐비티(14) 각각은 바닥 부분과 탑 부분을 가지고, 오목 캐비티(14)의 바닥 부분은 리드들(12)의 바닥 측면(82)과 실질적으로 공동 평면이다. 리드 프레임(80)은 다이들(70) 각각이 그의 전도성 실버 페이스트(78)와 함께 리드 프레임(80)의 오목 캐비티들(14) 내에 배치되어, 오목 캐비티(14)의 탑 부분에 접촉하도록 적용된다. 그 다음 리드 프레임(80)은 하방향으로 "프레스"된다. 즉, 리드 프레임(80)은 전도성 실버 페이스트(78)에 대해 프레스되어, 리드들(12)의 탑 측면(84)이 레이어(69)에 대해 프레스된다. 그 결과 구조는 도 7에 도시된다.
절연체(90)는 도 7에 도시된 구조에 적용된다. 이용할 수 있는 절연체(90)의 예로는 X-35, TC-27이나 EF-342X 또는 기타 에폭시(epoxy) 및 그 화합물을 들 수 있다. 이러한 물질들 모두는 일반적으로 높은 열전도 속성을 가지고 비교적 쉽게 흐르는 속성을 가져서, 액체나 페이스트 형태로 도포될 수 있다. 절연체(90)는 프린트 또는 확산을 포함하는 임의의 수단들에 의해, 도 7 이후에 형성된 구조 상에 도포될 수 있다. 절연체(90)는 모든 위치에 도포되어, 다이(70)와 인접한 리드들(12) 사이의 오목 부분(14)에 들어갈 수 있다. 그 결과 구조는 도 8에 도시된다.
그 다음, 제1 글래스 기판(60)이 제거된다. PET 레이어(68)가 제1 글래스 기판(60)에 가볍게 접착되었기 때문에, 제1 글래스 기판(60)은 간단히 "박리(peeled off)"될 수 있다. 그 결과 구조는 도 9에 도시된다.
그 다음, 레이어(68 및 69)는 통상적인 수단들에 의해 제거된다. 마지막으로, 리드들(12)의 바닥 측면(82)이 있는 리드 프레임(80)의 표면이 평탄화되어 잉여 절연체(90)를 제거한다. 잉여 절연체(90)는, 리드들(12)의 바닥 측면(82)이 노출될 때까지, 리드 프레임(80)의 표면에 대해 사포(또는 다른 연마 물질)의 이용을 포함하는, 예를 들어 임의의 연마 처리와 같은 평탄화 처리에 의해 제거된다. 그 결과 구조는 도 10에 도시된다.
그 다음, 이 구조는 예를 들어 글래스와 같은 제2 기판(92) 상에 장착 또는 배치되며, 리드들(12)의 바닥 측면(82)이 있는 리드 프레임(80)의 표면이 기판(92) 상에 있다. 이 구조는 예를 들어 다우 코닝 주식회사의 Q2-7406과 같은 접착 레이어를 통해 제2 기판(92) 상에 배치될 수 있다. 제2 기판(92)은 후속 처리를 위해서만 견고한 기계적 지원을 제공한다. 그 결과 구조는 도 11에 도시된다.
SINR의 레이어(94)로서, 예를 들어 SINR, PI, PBO 등의 감광성 유전 물질이 도포된다. 레이어(94)는 포토레지스트와 유사하고, 본딩 패드들(72)뿐만 아니라 리드들(12)의 탑 측면(84)도 있는 표면에 도포된다. 레이어(94)는 소정 본딩 패드들(72)과 소정 리드들(12)의 소정 탑 측면들(84) 사이에 소망하는 접속들을 노출하도록 패터닝된다. 그 결과 구조는 도 12에 도시된다.
그 다음, 전도성 레이어(96)가 포토레지스트 레이어(94) 상에 마련된다. 포토레지스트 패턴이 노출되는 곳에서, 전도성 레이어(94)는 소정 본딩 패드들(72)과 소정 리드들(12)의 소정 탑 측면들(84) 사이의 전기적 접속을 형성한다. 소정 본딩 패드들(72)과 소정 리드들(12)의 소정 탑 측면들(84) 사이의 전기적 접속을 형성하는 처리에서, 전도성 레이어(94)는 인덕터(200)를 형성하도록 패터닝될 수 있다. 이것은 도 22에 도시되어 있다. 따라서 본 발명의 방법 및 패키지의 중요한 장점들들 중 하나는, 집적 회로 다이(70)의 패키징 일부로서, 예를 들어 인덕터(200)(또는 저항)와 같은 수동 회로 요소가 형성되어, 커패시터가 또한 집적될 수 있는 동일 패키지 내에 다이(70)와 함께 패키지될 수 있다는 것이다. 그 결과 구조는 도 13에 도시된다.
그 다음, 제2 절연체(98)가 도 13에 형성된 구조에, 특히 전도성 레이어(96)를 커버하도록 도포된다. 그 결과 구조는 도 14에 도시된다. 제2 절연체(98)는 감광성 유전 물질인 SiNR의 다른 레이어일 수 있다. 레이어(98)가 마련된 후, 전도성 레이어(94)의 일부를 노출하도록 레이어(98) 내에 오프닝이 형성될 수 있다.
제2 절연체(98)의 이러한 오프닝 내에, UBM(Under Bump Metallization; 100)이 마련된다. UBM(100)은 전도성 레이어(94)의 노출된 부분과 전기적으로 접속하기 위해 후속 단계에서 형성되는 납땜 볼들(102)에 대한 반응 배리어 레이어를 형성한다. 그 다음, 납땜 볼들(102)은 UBM(100)의 레이어 상에서 제2 절연체(98)의 동일한 오프닝들 내에 배치된다. 납땜 볼들(102)은 통상의 배치 툴 또는 프린팅 방법에 의해 위치될 수 있다. 그 결과 구조는 도 15에 도시된다.
그 후, 제2 글래스 기판(92)이 제거된다. 또한, PET 접착 레이어도 제거된다. 그 다음, 바닥 표면(82)이 세정된다. 그 결과 구조는 도 16에 도시된다.
그 다음, 도 16의 구조는 주석 도금 용액에 침지(immerse)된다. 주석은 노출된 구리 리드 프레임에만 부착되고, 절연체(90)에는 부착되지 않을 것이다. 특히 주석은 리드(12) 각각의 바닥 측면(82)과 오목 캐비티(14)의 바닥 부분에 부착될 것이다. 그 결과 구조는 도 17에 도시된다.
본 발명의 패키지형 집적 회로 다이의 방법 및 구조에는 많은 장점들이 있다. 첫째, 본 발명의 방법과 디바이스로, 레지스터, 인덕터, 커패시터들과 같은 일체화된 수동 요소들을 갖는 패키지형 집적 회로 다이는 그러한 다이와 함께 직접 패키지될 수 있다. 더 나아가 본 발명의 방법 및 디바이스로, P-O-P(Package-On-Package) 디바이스가 달성될 수 있다. 도 18을 참조하면, 본 발명의 디바이스를 이용한 P-O-P 실시예의 제1 실시 형태가 도시된다. 제1 패키지형 집적 회로 다이(150a)는 납땜 가능한 볼들(154a)이 있는 제1 표면(152a)을 가지며, 볼들(154a)은 본딩 패드들(72a)과 전기적으로 접속된다. 제1 표면(152a)에 대향한 제2 표면(160a)은 리드들(12a)의 바닥 측면(82a)과의 전도성 접촉을 가진다. 제2 패키지형 집적 회로 다이(150b)는 납땜 가능한 볼들(154b)이 있는 제1 표면(152b)을 가지며, 볼들(154b)은 본딩 패드들(72b)과 전기적으로 접속된다. 제1 표면(152b)에 대향한 제2 표면(160b)은 리드들(12b)의 바닥 측면(82b)과 전도성 접촉을 가진다. 제1 및 제2 패키지(150a 및 150b)는 납땜 가능한 볼들(154a 및 154b)이 서로 접촉한 상태로, 표면들(152a 및 152b)이 서로 마주하도록 위치된다. 이러한 방식으로, 2개 패키지들(150a 및 150b)은 서로 납땜될 수 있고, 리드들(82a 및 82b)의 바닥을 통해 전기적 접촉을 계속 제공한다.
도 19를 참조하면, 본 발명의 디바이스를 이용한 P-O-P 실시예의 제2 실시 형태가 도시된다. 제1 패키지형 집적 회로 다이(150a)는 납땜 가능한 볼들(154a)이 있는 제1 표면(152a)을 가지고, 볼들(154a)은 본딩 패드들(72a)과 전기적으로 접속된다. 제1 표면(152a)에 대향한 제2 표면(160a)은 리드들(12a)의 바닥 측면(82a)과의 전기적 접촉을 가진다. 제2 패키지형 집적 회로 다이(150b)는 납땜 가능한 볼들(154b)이 있는 제1 표면(152b)을 가지며, 볼들(154b)은 본딩 패드들(72b)과 전기적으로 접속된다. 제1 표면(152b)에 대향한 제2 표면(160b)은 리드들(12b)의 바닥 측면(82b)과의 전도성 접촉을 가진다. 제1 및 제2 패키지(150a 및 150b)는 납땜 가능한 볼들(154a)이 패키지(150b)의 바닥 측면(82b)과 접촉한 상태로, 표면들(152a 및 160b)이 서로 마주하도록 위치된다. 이러한 방식으로, 2개 패키지들(150a 및 150b)은 서로 납땜될 수 있고, 리드들(82a)의 바닥을 통하고 또한 납땜 가능한 볼들(154b)을 통해서 전기적 접촉들을 계속 제공한다.
도 21을 참조하면, 본 발명의 방법과 디바이스에서 이용하기 위한 본 발명의 리드 프레임(80)의 상면도가 도시된다. 본 발명의 방법에 이용되는 리드 프레임(80)은 오목 부분(14)을 포함한다. 오목 부분(14)은 접속 부재(120)에 의해 리드 프레임(80)의 나머지 부분에 접속된다. 리드 프레임(80)은 복수의 리드(12(a-f))와, 오목 부분(14)과 전기적으로 접속된 다른 리드(12g)를 추가로 포함한다. 6개의 리드들(12)만 도시되어 있지만, 본 발명은 임의 개수의 리드들(12)을 가지는 리드 프레임(80)을 이용할 수 있다. 리드 프레임(80)은 단수화될 때, 즉 라인(122)을 따라 절단될 때, 리드들(12(a-f))은 리드(12(g))가 오목 부분(14)과 전기적으로 접속되어 있는 것을 제외하고, 모두 서로 전기적으로 분리된다. 이러한 방식으로, 오목 부분(14)에 대한 전기적 접속은, 오목 부분(14)에 또는 리드(12(g))의 탑 측면에 전기적으로 접속함으로써 이루어질 수 있다. 이 방식에서, 다이(20)의 바닥에 대한 접속들은 패키지형 다이의 어느 측면으로부터 이루어질 수 있다.
상술한 바와 같이, 본 발명의 방법은 집적 회로 다이들을 패키지하는 소형 수단들을 위해 제공하고 있음을 알 수 있으며, 이에 따라 소형 집적 회로 다이가 만들어진다.
12 리드
14 중앙 오목 부분
60 제1 기판
62 제1 기판의 탑 표면
64 제1 기판의 바닥 표면
66 마크들
68 PET 레이어
69 인쇄 접착 레이어
70 집적 회로 다이
72 본딩 패드들
74 다이의 전방 표면
76 다이의 후방 표면
78 전도성 실버 페이스트
80 리드 프레임
82 리드의 바닥 측면
84 리드의 탑 측면
90 절연체

Claims (13)

  1. 패키지형 반도체 다이로서,
    중앙 오목 부분 및 복수의 전도성 리드들-전도성 리드 각각은 탑 부분과 바닥 부분을 가짐-을 구비한 사전 형성된 리드 프레임으로서, 상기 복수의 리드들은 상기 중앙 오목 부분으로부터 이격되어 절연되고, 상기 중앙 오목 부분은 바닥 측면과 탑 측면을 가지고, 상기 바닥 측면은 상기 복수 리드들의 바닥 부분과 공동 평면(co-planar)인 상기 사전 형성된 리드 프레임;
    탑 표면과 이에 대향한 바닥 표면을 가지는 집적 회로 다이로서, 상기 탑 표면은 상기 다이와의 전기적 접속을 위한 복수의 본딩 패드들을 가지고, 상기 다이는 상기 중앙 오목 부분 내에 배치되어, 상기 다이의 바닥 표면이 상기 오목 부분의 탑 측면과 전기적 접촉하는 상기 집적 회로 다이;
    상기 다이의 탑 표면 상과 상기 리드들의 탑 부분 상에 마련되고, 상기 다이의 소정 본딩 패드들을 상기 전도성 리드들의 소정 리드들에 전기적으로 접속시키도록 패터닝된 전도성 레이어; 및
    상기 전도성 레이어를 커버(cover)하는 절연체를 포함하는 패키지형 반도체 다이.
  2. 청구항 1에 있어서,
    상기 사전 형성된 리드 프레임은 탑 부분과 바닥 부분을 갖는 그라운딩 리드를 추가로 포함하고, 상기 그라운딩 리드의 탑 부분은 상기 복수 리드들의 탑 부분과 공동 평면이고, 상기 그라운딩 리드의 바닥 부분은 상기 복수 리드들의 바닥 부분 및 상기 오목 부분의 바닥 측면과 공동 평면이며, 상기 그라운딩 리드는 상기 오목 부분에 전기적으로 접속되는 패키지형 반도체 다이.
  3. 청구항 1에 있어서,
    상기 다이의 탑 표면은 상기 복수 리드들의 탑 부분과 공동 평면인 패키지형 반도체 다이.
  4. 청구항 3에 있어서,
    각 리드의 상기 바닥 부분에 부착된 납땜 물질의 전도성 범프를 추가로 포함하는 패키지형 반도체 다이.
  5. 청구항 4에 있어서,
    각 리드의 상기 탑 부분에 부착된 납땜 물질의 전도성 범프를 추가로 포함하는 패키지형 반도체 다이.
  6. 청구항 1에 있어서,
    상기 다이의 소정 본딩 패드들을 상기 전도성 리드들의 소정 리드들에 접속하는, 상기 전도성 레이어 내에 형성된 수동 전기 회로 요소를 추가로 포함하는 패키지형 반도체 다이.
  7. 집적 회로 다이를 패키징 방법으로서,
    a) 평표면(planar face)을 가지는 제1 기판 상에 복수의 집적 회로 다이들을 배치하는 단계로서, 상기 복수의 다이들 각각은 탑 표면과 바닥 표면을 가지고, 상기 탑 표면에는 상기 다이와의 전기적 접속을 위한 복수의 본딩 패드들이 있고, 상기 복수의 다이들은 상기 탑 표면이 상기 제1 기판의 평표면과 접촉하도록 위치되는 상기 배치하는 단계;
    b) 상기 다이들 각각의 바닥 표면에 전도성 접착제를 도포하는 단계;
    c) 상기 복수의 다이들 상에서 복수의 접속된 리드 프레임들(a plurality of connected lead frames)을 배치하는 단계로서, 각 리드 프레임은 중앙 오목 부분 및 복수의 전도성 리드들을 갖고, 상기 복수의 전도성 리드들 각각은 탑 측면과 바닥 측면을 가지며, 상기 중앙 오목 부분은 접속에 의해 상기 복수의 리드들에 접속되고, 상기 중앙 오목 부분은 탑 부분과 바닥 부분을 가지고 상기 바닥 부분은 상기 복수 리드들의 바닥 측면과 공동 평면이고, 상기 리드 프레임의 상기 중앙 오목 부분은 그 오목 부분의 상기 탑 부분이 상기 전도성 접착제와 접촉한 채로, 상기 복수 다이들의 전도성 접착제 상에 배치되어, 각 리드의 탑 측면이 상기 제1 기판의 평표면과 접촉하는 상기 배치하는 단계;
    d) 상기 제1 기판을 제거하는 단계;
    e) 상기 복수의 다이들과 함께 복수의 리드 프레임들을, 평표면을 가지는 제2 기판 상에 배치하는 단계로서, 상기 각 리드의 바닥 측면과 상기 오목 부분의 바닥 부분은 상기 제2 기판의 평표면 상에 있는 상기 배치하는 단계;
    f) 상기 다이의 탑 표면 상과 상기 리드들의 탑 측면 상에 전도성 레이어를 마련하는 단계;
    g) 상기 복수의 다이들 중 한 다이의 상기 본딩 패드들 중 소정의 패드를 상기 한 다이와 연관된 소정 전도성 리드들에 전기적으로 접속하도록 상기 전도성 레이어를 패터닝하는 단계; 및
    h) 인접하는 리드 프레임들로부터 각 리드 프레임의 상기 접속 각각을 절단하고, 상기 오목 부분으로부터 상기 리드들을 절단하는 단계를 포함하는 집적 회로 다이를 패키징 방법.
  8. 청구항 7에 있어서,
    상기 단계 c) 후에 형성된 구조를, 각 다이와 상기 연관된 리드 프레임의 인접하는 리드 사이의 공간을 채우기 위하여, 절연체로 채우는 단계를 추가로 포함하는 방법.
  9. 청구항 8에 있어서,
    상기 단계 d) 후에 형성된 구조를, 각 리드의 바닥 측면 상 및 상기 오목 부분의 바닥 부분 상의 모든 절연체를 제거하기 위해, 평탄화하는 단계를 추가로 포함하는 방법.
  10. 청구항 8에 있어서,
    상기 마련 단계는 상기 다이의 탑 표면 상과 상기 리드들의 탑 측면 상에 전도성 레이어를 마련하고, 각 다이와 상기 연관된 리드 프레임의 인접 리드의 사이에 있는 상기 절연체 위에 전도성 레이어를 마련하는 방법.
  11. 청구항 10에 있어서,
    상기 전도성 레이어는 상기 복수의 다이들 중 한 다이의 소정 본딩 패드들을 상기 한 다이에 연관된 소정 전도성 리드들에 접속하는 수동 회로 요소들을 형성하도록 패터닝되는 방법.
  12. 청구항 10에 있어서,
    납땜 물질의 전도성 범프를, 각 리드의 상기 바닥 측면에 부착하는 단계를 추가로 포함하는 방법.
  13. 청구항 12에 있어서,
    납땜 물질의 전도성 범프를, 각 리드의 상기 탑 측면에 부착하는 단계를 추가로 포함하는 방법.
KR1020127015900A 2009-12-15 2010-11-17 패널 기반 리드 프레임 패키징 방법 및 디바이스 KR101377176B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/638,827 2009-12-15
US12/638,827 US8435837B2 (en) 2009-12-15 2009-12-15 Panel based lead frame packaging method and device
PCT/US2010/057026 WO2011075263A1 (en) 2009-12-15 2010-11-17 Panel based lead frame packaging method and device

Publications (2)

Publication Number Publication Date
KR20120095449A KR20120095449A (ko) 2012-08-28
KR101377176B1 true KR101377176B1 (ko) 2014-03-25

Family

ID=44141988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015900A KR101377176B1 (ko) 2009-12-15 2010-11-17 패널 기반 리드 프레임 패키징 방법 및 디바이스

Country Status (7)

Country Link
US (1) US8435837B2 (ko)
EP (1) EP2513968B1 (ko)
JP (1) JP5615936B2 (ko)
KR (1) KR101377176B1 (ko)
CN (1) CN102652358B (ko)
TW (1) TWI435428B (ko)
WO (1) WO2011075263A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR102384863B1 (ko) 2015-09-09 2022-04-08 삼성전자주식회사 반도체 칩 패키지 및 이의 제조 방법
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10186467B2 (en) * 2016-07-15 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6851239B2 (ja) 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
CN109065520A (zh) * 2018-06-26 2018-12-21 深圳信炜生物识别科技有限公司 一种芯片封装结构、芯片功能模组及电子设备
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US10991621B2 (en) * 2019-08-05 2021-04-27 Texas Instruments Incorporated Semiconductor die singulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380620B1 (en) 1998-08-31 2002-04-30 Sharp Kabushiki Kaisha Tape ball grid array semiconductor
US20070152308A1 (en) 2004-10-18 2007-07-05 Chippac, Inc Multichip leadframe package
US20090230526A1 (en) 2008-03-14 2009-09-17 Chien-Wen Chen Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796078A (en) 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US6441495B1 (en) 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
US6084297A (en) 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
EP1814154A1 (en) * 2000-02-25 2007-08-01 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit manufacturing method
JP3609684B2 (ja) * 2000-03-28 2005-01-12 三洋電機株式会社 半導体装置およびその製造方法
US6576494B1 (en) * 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7790500B2 (en) 2002-04-29 2010-09-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6784544B1 (en) * 2002-06-25 2004-08-31 Micron Technology, Inc. Semiconductor component having conductors with wire bondable metalization layers
US7514767B2 (en) 2003-12-03 2009-04-07 Advanced Chip Engineering Technology Inc. Fan out type wafer level package structure and method of the same
US7459781B2 (en) 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US7061106B2 (en) * 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
US7224061B2 (en) 2004-08-16 2007-05-29 Advanced Chip Engineering Technology Inc. Package structure
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
US7635910B2 (en) * 2005-01-20 2009-12-22 Infineon Technologies Ag Semiconductor package and method
US7598600B2 (en) * 2005-03-30 2009-10-06 Stats Chippac Ltd. Stackable power semiconductor package system
TWI287275B (en) * 2005-07-19 2007-09-21 Siliconware Precision Industries Co Ltd Semiconductor package without chip carrier and fabrication method thereof
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
US7426117B2 (en) * 2005-12-21 2008-09-16 Xerox Corporation Chip on a board
US20080122074A1 (en) * 2006-11-28 2008-05-29 Silicon Storage Tech., Inc. Multi-chip electronic circuit module and a method of manufacturing
US7906838B2 (en) * 2007-07-23 2011-03-15 Headway Technologies, Inc. Electronic component package and method of manufacturing same
US7838395B2 (en) * 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
US8415789B2 (en) * 2008-05-09 2013-04-09 Kyushu Institute Of Technology Three-dimensionally integrated semicondutor device and method for manufacturing the same
TW200947650A (en) * 2008-05-14 2009-11-16 Harvatek Corp Semiconductor chip package structure for achieving negative face electrical connection without using a wire-bonding process
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380620B1 (en) 1998-08-31 2002-04-30 Sharp Kabushiki Kaisha Tape ball grid array semiconductor
US20070152308A1 (en) 2004-10-18 2007-07-05 Chippac, Inc Multichip leadframe package
US20090230526A1 (en) 2008-03-14 2009-09-17 Chien-Wen Chen Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof

Also Published As

Publication number Publication date
EP2513968A4 (en) 2015-04-01
JP2013513969A (ja) 2013-04-22
EP2513968B1 (en) 2016-03-16
JP5615936B2 (ja) 2014-10-29
CN102652358B (zh) 2016-03-16
TWI435428B (zh) 2014-04-21
KR20120095449A (ko) 2012-08-28
TW201126678A (en) 2011-08-01
EP2513968A1 (en) 2012-10-24
CN102652358A (zh) 2012-08-29
WO2011075263A1 (en) 2011-06-23
US8435837B2 (en) 2013-05-07
US20110140254A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
KR101377176B1 (ko) 패널 기반 리드 프레임 패키징 방법 및 디바이스
KR102402826B1 (ko) 반도체 장치 및 반도체 다이 주위에 절연 층을 형성하는 방법
US7537966B2 (en) Method for fabricating board on chip (BOC) semiconductor package with circuit side polymer layer
US9142473B2 (en) Stacked type power device module
US10276545B1 (en) Semiconductor package and manufacturing method thereof
US8163601B2 (en) Chip-exposed semiconductor device and its packaging method
CN105374693A (zh) 半导体封装件及其形成方法
US8211754B2 (en) Semiconductor device and manufacturing method thereof
CN103681607A (zh) 半导体器件及其制作方法
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
CN203351587U (zh) 半导体器件
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
CN107452635B (zh) 半导体装置封装和其制造方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR101819558B1 (ko) 반도체 패키지 및 그 제조방법
JP3744772B2 (ja) 半導体装置の製造方法
CN117558689A (zh) 电子封装件及其制法与电子结构及其制法
CN115483180A (zh) 焊球、倒装芯片结构、堆叠式封装结构及其制作方法
JP2004071900A (ja) 回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170314

Year of fee payment: 4