CN216528858U - 一种连接结构 - Google Patents

一种连接结构 Download PDF

Info

Publication number
CN216528858U
CN216528858U CN202123028006.4U CN202123028006U CN216528858U CN 216528858 U CN216528858 U CN 216528858U CN 202123028006 U CN202123028006 U CN 202123028006U CN 216528858 U CN216528858 U CN 216528858U
Authority
CN
China
Prior art keywords
semiconductor element
pressing piece
pressing
outer frame
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123028006.4U
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Panyi Microelectronics Technology Co ltd
Original Assignee
Shenzhen Panyi Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Panyi Microelectronics Technology Co ltd filed Critical Shenzhen Panyi Microelectronics Technology Co ltd
Priority to CN202123028006.4U priority Critical patent/CN216528858U/zh
Application granted granted Critical
Publication of CN216528858U publication Critical patent/CN216528858U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种连接结构,为方形扁平封装,包括半导体元件、第一压片、第二压片、外框;半导体元件包括第一表面以及第二表面,第一压片通过第一表面与半导体元件连接,第二压片通过第二表面与半导体元件连接;第一压片的面积大于第一表面的面积,第二压片的面积大于第二表面的面积;第一压片和第二压片四周设置有多个连接筋,半导体元件、第一压片、第二压片位于外框内,连接筋的外表面暴露于外框的表面。通过减少塑封划片后半导体元件/芯片的外露面积,使得在后续的应用中,减少爬锡现象的发生和降低金属离子迁移风险。

Description

一种连接结构
技术领域
本实用新型涉及电子技术领域,具体涉及一种连接结构。
背景技术
电子产品自始至终都是朝着更小的尺寸、更轻的质量、更快的速度、更高的频率、更低的成本、更高的可靠性方向演进。目前在塑封划片后,在后续应用(PCB焊接)过程中,非常容易导致爬锡现象的发生,外露面积越大,爬锡风险越高。同时,在后续应用过程中,随着加电运转以及外界水汽接触,外露的金属连接筋会造成电化学的金属离子迁移,外露面积越大,金属离子迁移风险越高。
实用新型内容
为了解决上述问题,本实用新型提供一种连接结构,适用于多种不同型号的芯片,可以减少塑封后芯片外露的面积,降低爬锡、金属离子迁移的风险。
本实用新型所采用的技术方案是:
一种连接结构,为方形扁平封装,包括半导体元件、第一压片、第二压片、外框;所述半导体元件包括第一表面以及第二表面,所述第一压片通过第一表面与所述半导体元件连接,所述第二压片通过第二表面与所述半导体元件连接;所述第一压片的面积大于第一表面的面积,所述第二压片的面积大于第二表面的面积;所述第一压片和第二压片四周设置有多个连接筋,所述半导体元件、第一压片、第二压片位于所述外框内,所述连接筋的外表面暴露于所述外框的表面。
优选地,所述半导体元件完全被包覆于所述外框内。
优选地,所述第一压片、第二压片的厚度相同。
优选地,所述连接筋的厚度与所述第一压片的厚度相同。
优选地,所述连接筋的宽度为0.2mm。
优选地,所述连接筋均匀设置于所述第一压片和所述第二压片上。
优选地,所述半导体元件通过导电导热层与所述第一压片连接。
优选地,所述半导体元件通过导电导热层与所述第二压片连接。
优选地,所述外框的材质为塑料或陶瓷。
优选地,所述外框的材质为环氧树脂。
与现有技术相比,本实用新型的连接结构,通过减少塑封划片后半导体元件/芯片的外露面积,使得在后续的应用中,减少爬锡现象的发生和降低金属离子迁移风险。
附图说明
为了更清楚地说明本申请实施方式中的技术方案,下面将对本申请实施方式中所需要使用的附图进行说明。
图1是本实用新型实施例提供的一种连接结构封装后的结构示意图;
图2是图1的爆炸图;
图3是本实用新型实施例提供的一种连接结构中外框的结构示意图;
图4是本实用新型实施例提供的一种连接结构封装前的俯视图;
图5是本实用新型实施例提供的一种散热结构的俯视示意图;
图6是本实用新型实施例提供的一种散热结构的结构示意图;
图7是本实用新型实施例提供的一种散热结构的前视示意图;
图8是本实用新型实施例提供的一种倒装封装结构的结构示意图;
图9是本实用新型实施例提供的一种倒装封装结构的爆炸图;
图10是本实用新型实施例提供的一种倒装封装结构中第一压片的结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
本实用新型实施例中的“第一”、“第二”等术语,仅为区别相关技术特征,不表示先后顺序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中,术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例,并非用于限定所指示的装置、元件或组成部分必须具有特定方位,或以特定方位进行构造和操作。
并且,上述部分术语除了可以用于表示方位或位置关系以外,还可能用于表示其他含义,例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言,可以根据具体情况理解这些术语在本申请中的具体含义。
此外,术语“设置”、“连接”、“固定”应做广义理解。例如,“连接”可以是固定连接,可拆卸连接,或整体式构造;可以是机械连接,或电连接;可以是直接相连,或者是通过中间媒介间接相连,又或者是两个装置、元件或组成部分之间内部的连通。
实施例1
本实用新型实施例提供一种连接结构,主要是应用在功率器件封装元件中的芯片,例如应用在大功率晶体管,晶闸管,双向晶闸管GTO(Gate-Turn-Off Thyristor,可关断晶闸管),MOSFET(Metal Oxide Semiconductor Field Effect Transistor),IGBT(Insulated GateBipolar Transistor)等中电子元件中的连接结构。
如图1-4所示,为方形扁平封装,包括半导体元件110、第一压片200、第二压片300、外框600;半导体元件110包括第一表面以及第二表面,第一压片200通过第一表面与半导体元件110连接,第二压片300通过第二表面与半导体元件110连接;第一压片200的面积大于第一表面的面积,第二压片300的面积大于第二表面的面积;第一压片200和第二压片300四周设置有多个连接筋400,半导体元件110、第一压片200、第二压片300位于外框600内,连接筋400的外表面暴露于外框600的表面。
第一压片200的面积大于第一表面的面积,第二压片300的面积大于第二表面的面积,这样可以保证半导体元件110完全被包覆于外框600内。
第一压片200、第二压片300的厚度相同,连接筋400的厚度与第一压片200的厚度相同。
一般是通过冲裁(或冲切)或者是蚀刻技术制成。
连接筋400的宽度为0.1mm-0.5mm,其中优选0.2mm,这个宽度的连接筋400在尽可能小的基础上,还可以具备较好的强度。
连接筋400均匀设置于第一压片200和第二压片300上,这样各个连接筋400受力较为均匀。
半导体元件110通过导电导热层与第一压片200连接,半导体元件110通过导电导热层与第二压片300连接。具体的,是在压片上涂敷或印刷上solder paste(锡膏),具体的,采用如SMT(Surface Mount Technology,表面封装技术)的开钢网进行solderpaste印刷,也可以采用solder paste dispense(焊膏分配)方法进行制作,一般该solderpaste厚度在70um—150um,solder paste的厚度取决于采用的钢网的厚度。
外框600是在通过对连接好后的半导体元件110、第一压片200、第二压片300周围注塑密封,外框600的材质为塑料或陶瓷,其中塑料多是树脂类材料,具体的材料为环氧树脂。具体的,将需要封装的电子元件放入成型模具中,加入环氧树脂材料到入料口,进行高温压力上注塑,环氧树脂材料在高温下融化,进行流动到注塑模具内,对电子元件周围进行包裹成型。
与现有技术相比,本实用新型的连接结构,通过减少塑封划片后半导体元件/芯片的外露面积,使得在后续的应用中,减少爬锡现象的发生和降低金属离子迁移风险。
实施例2
本实用新型实施例提供一种散热结构,主要是应用在功率器件封装元件中的芯片,例如应用在大功率晶体管,晶闸管,双向晶闸管GTO(Gate-Turn-Off Thyristor,可关断晶闸管),MOSFET(Metal Oxide Semiconductor Field Effect Transistor),IGBT(Insulated GateBipolar Transistor)等中电子元件中的散热结构。
如图5-7所示本实用新型实施例的散热结构100,包括半导体元件110、第一导电片140、第二导电片150、第三导电片160;半导体元件110包括第一表面以及第二表面,第一表面上设有S级120和G级130,第一导电片140设于S级120上,第二导电片150设于G级130上,第三导电片160设于第二表面上;S级120与G级130之间不相连且具有间隙。半导体元件110可以简单的理解为“芯片”或者是晶体硅层,还可以是其他可以实现以上两者功能的其他元件,一般是如图2所示的扁平矩形结构,还可以是扁平圆形等结构,具体的形状和构造是可以根据实际的需要和生产变化决定的。第一表面与第二表面一般是如图所示的相对设置的,但是不一定都是相对设置的,在不影响功能的前提下,还可以是相邻设置的。
第一导电片140、第二导电片150、第三导电片160材质为金属银,银的散热性能是目前可以应用于芯片制造中较佳的,选择金属银作为导电片的材料,在提升了芯片的散热能力的同时,还可以用于电路导通。
第一、第二、第三导电片160可以是通过电镀形成的,还可以是压合等方法固定到半导体元件110上。通过这种双面设置,能够增大散热面积,提高芯片运行的性能。
第一导电片140的形状与S级120相同,面积小于S级120,第一导电片140居中设于S级120上。
第二导电片150的形状与G级130相同,面积小于G级130,第二导电片150居中设于G级130上。
第三导电片160的面积与第二表面的面积相同。
S级120的边缘距离第一表面的边缘大于等于0.3mm,当距离第一表面边缘的距离大于或者等于0.6mm时,可以适应高压的需求。
G级130的边缘距离第一表面的边缘大于等于0.3mm,当距离第一表面边缘的距离大于或者等于0.6mm时,可以适应高压的需求。
S极120加上G极130的面积不小于第一表面的80%,具体涂银浆区域、和范围根据实际生产中芯片的规格大小以及芯片焊盘区决定。
尽可能的增大银的覆盖面积,可以增强后续芯片的散热能力以及减少电子传输的距离。
S极120与G级130的间距大于等于0.2mm,并且可以在S极120与G级130包含有绝缘填充物。通过绝缘填充物来保证S极120与G级130之间没有短路。
本实施例的散热结构,通过在设置S极120和G极130的第一表面上设置面积尽可能大的第一、第二导电片,并将第三导电片全覆盖第二表面,进而增大了散热面积,提升了散热能力,进而提高芯片运行的性能;S极与G极之间设置合理的间隔距离可以减少出现短路的可能性。
通过实施例2可以更好的理解实施例1。
实施例3
本实施例提供一种倒装封装结构,主要是应用在功率器件封装元件中的芯片,例如应用在大功率晶体管,晶闸管,双向晶闸管GTO(Gate-Turn-Off Thyristor,可关断晶闸管),MOSFET(Metal Oxide Semiconductor Field Effect Transistor),IGBT(InsulatedGateBipolar Transistor)等中电子元件中的倒装封装。
如图8-10所示,包括半导体元件110、第一导电片140、第二导电片150、第三导电片160,第一压片200、第二压片300;半导体元件110包括第一表面以及第二表面,第一导电片140、第二导电片150设于第一表面上,第三导电片160设于第二表面上;第一压片200上设置有第一导电端220和第二导电端230,第一导电端220与第一导电片140连接,第二导电端230与第二导电片150连接,第二压片300与第三导电片160连接。
半导体元件110可以简单的理解为“芯片”或者是晶体硅层,还可以是其他可以实现以上两者功能的其他元件,一般是如图2所示的扁平矩形结构,还可以是扁平圆形等结构,具体的形状和构造是可以根据实际的需要和生产变化决定的。第一表面与第二表面一般是如图所示的相对设置的,但是不一定都是相对设置的,在不影响功能的前提下,还可以是相邻设置的。其中半导体元件110包括但不限于IGBT,MOSFET,GaN、碳化硅芯片等。
半导体元件110的尺寸和厚度主要取决于封装电子元件的设计。通常情况下,采用半导体元件110(trench工艺)厚度100—200um,采用SGT(保护栅沟槽MOS)的厚度一般可以是50—150um,半导体元件110的尺寸也会从2.0*3.0mm---5.0*6.0mm等。
第一压片200包括第一压片一分片200-1和第一压片二分片200-2,第一压片一分片200-1与第一压片二分片200-2互不相连。这样,第一压片一分片200-1和第一压片二分片200-2分别连接半导体元件110上的不同电极。第一导电端220设于第一压片一分片200-1上,第二导电端230设于第一压片二分片200-2上。
第一导电端220的连接面与第一导电片140的连接面的形状、大小一致,第二导电端230的连接面与第二导电片150的连接面的形状、大小一致。连接两者的连接面的形状大小设置为一样是为了连接更加稳固,也便于生产。
第二压片300上设置有凸起310,凸起310与第三导电片160连接。凸起310的连接面与第三导电片160的连接面的形状、大小一致。第一压片200的一面上设置有第一导电接头和第二导电接头。
这样,在结合图1-图3来看,第二导电接头的可接触面积是要明显大于设于第一压片二分片200-2上的第二导电端230的,这样相当于通过第一压片200将半导体元件110上的电极的可接触面扩大了,进而保证了后续电极位置对位准确,降低后续应用风险。相应的第二压片300上设置有凸起310也起到将半导体元件110上的电极的可接触面扩大的作用。
与现有技术相比,本实施例的倒装封装结构,通过倒装方式进行封装,由半导体元件、第一导电片、第二导电片、第三导电片,第一压片、第二压片上设置的各种结构配合,保证了电极位置对位准确,进而正常连接使用,降低后续应用风险。
通过实施例3可以更好的理解实施例1。
以上所述,仅为本实用新型较佳的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种连接结构,为方形扁平封装,其特征在于,包括半导体元件(110)、第一压片(200)、第二压片(300)、外框(600);
所述半导体元件(110)包括第一表面以及第二表面,所述第一压片(200)通过第一表面与所述半导体元件(110)连接,所述第二压片(300)通过第二表面与所述半导体元件(110)连接;所述第一压片(200)的面积大于第一表面的面积,所述第二压片(300)的面积大于第二表面的面积;
所述第一压片(200)和第二压片(300)四周设置有多个连接筋(400),所述半导体元件(110)、第一压片(200)、第二压片(300)位于所述外框(600)内,所述连接筋(400)的外表面暴露于所述外框(600)的表面。
2.根据权利要求1所述的连接结构,其特征在于,所述半导体元件(110)完全被包覆于所述外框(600)内。
3.根据权利要求1所述的连接结构,其特征在于,所述第一压片(200)、第二压片(300)的厚度相同。
4.根据权利要求3所述的连接结构,其特征在于,所述连接筋(400)的厚度与所述第一压片(200)的厚度相同。
5.根据权利要求4所述的连接结构,其特征在于,所述连接筋(400)的宽度为0.2mm。
6.根据权利要求5所述的连接结构,其特征在于,所述连接筋(400)均匀设置于所述第一压片(200)和所述第二压片(300)上。
7.根据权利要求1-6任一项所述的连接结构,其特征在于,所述半导体元件(110)通过导电导热层与所述第一压片(200)连接。
8.根据权利要求1-6任一项所述的连接结构,其特征在于,所述半导体元件(110)通过导电导热层与所述第二压片(300)连接。
9.根据权利要求1-6任一项所述的连接结构,其特征在于,所述外框(600)的材质为塑料或陶瓷。
10.根据权利要求1-6任一项所述的连接结构,其特征在于,所述外框(600)的材质为环氧树脂。
CN202123028006.4U 2021-12-02 2021-12-02 一种连接结构 Active CN216528858U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202123028006.4U CN216528858U (zh) 2021-12-02 2021-12-02 一种连接结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202123028006.4U CN216528858U (zh) 2021-12-02 2021-12-02 一种连接结构

Publications (1)

Publication Number Publication Date
CN216528858U true CN216528858U (zh) 2022-05-13

Family

ID=81467020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202123028006.4U Active CN216528858U (zh) 2021-12-02 2021-12-02 一种连接结构

Country Status (1)

Country Link
CN (1) CN216528858U (zh)

Similar Documents

Publication Publication Date Title
EP2526565B1 (en) Semiconductor packaging method
US8344499B2 (en) Chip-exposed semiconductor device
US9466542B2 (en) Semiconductor device
EP3690938B1 (en) Semiconductor device and production method therefor
KR20130046117A (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
EP1466357A1 (en) Surface mounted package with die bottom spaced from support board
JP2019186326A (ja) 半導体装置およびその製造方法
CN208111434U (zh) 一种功率模块
CN1342037A (zh) 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法
CN100477517C (zh) 表面安装型saw元件
CN217507316U (zh) 芯片封装结构
CN216528858U (zh) 一种连接结构
US20070158830A1 (en) Circuit module
CN110620094A (zh) 一种功率半导体器件的封装结构及其封装工艺
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
CN216528857U (zh) 一种倒装封装结构
CN216106651U (zh) 一种csp陶瓷基板的组合板
CN216719926U (zh) 一种错位封装结构
CN213905353U (zh) 封装结构
CN210575922U (zh) 一种功率半导体器件的封装结构
CN212485342U (zh) 一种结构可靠的贴片式二极管
CN216488032U (zh) 一种散热结构
CN216528856U (zh) 一种防水封装结构
CN207637790U (zh) 一种系统集成智能功率模块
EP3696853A1 (en) Power semiconductor chip package structure

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant