JP2003152303A - 配線板 - Google Patents

配線板

Info

Publication number
JP2003152303A
JP2003152303A JP2001328793A JP2001328793A JP2003152303A JP 2003152303 A JP2003152303 A JP 2003152303A JP 2001328793 A JP2001328793 A JP 2001328793A JP 2001328793 A JP2001328793 A JP 2001328793A JP 2003152303 A JP2003152303 A JP 2003152303A
Authority
JP
Japan
Prior art keywords
wiring board
layer
hole
conductor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001328793A
Other languages
English (en)
Inventor
Sotaro Ito
宗太郎 伊藤
Shigeki Mori
森  茂樹
Makio Ohata
眞喜生 尾畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001328793A priority Critical patent/JP2003152303A/ja
Publication of JP2003152303A publication Critical patent/JP2003152303A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 電子部品をコンパクトに配置できる配線板を
提供すること。もしくは,電源層とグラウンド層との間
に必要な静電容量を確保した配線板を提供すること。 【解決手段】 配線板100は,スルーホール6を有し
ている。さらに,表面層となる導体層2上には,ICチ
ップ5が実装されている。当該スルーホール6には,抵
抗器,コンデンサ等の電子部品3,9が収納されてい
る。各電子部品の両端子は,半田4,8によりそれぞれ
導体層2,7に接続されている。このため,表面上の電
子部品3,9が少なくてすみ,コンパクトな電子回路と
なる。なお,スルーホール6は,電子部品3,9の収納
後,電子部品3,9とスルーホール6の内壁との隙間を
樹脂等で充填してもよい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,電子部品を搭載し
た配線板に関する。さらに詳細には,電子部品の高密度
配線および高密度実装を実現した配線板に関するもので
ある。もしくは,電源層とグラウンド層との間の静電容
量を確保した配線板に関する。
【0002】
【従来の技術】従来,配線板においては,図19に示す
ように,電子回路を構成する抵抗器,コンデンサ等(以
下,RC部品という。)の部品3や,ICチップ等の電
子部品5を表面上に実装している。また,表面の導体層
はスルーホール6により内層と導通している。そして,
配線板本体の小型化,薄肉化の要請から,よりコンパク
トとなるように電子部品等のレイアウトを行っている。
【0003】
【発明が解決しようとする課題】しかしながら,従来の
配線板には,次のような問題点があった。すなわち,大
きな電子部品を表面上に搭載すると,表面上にスペース
があまり残らない。そのため,他にRC部品3を実装す
る場合は,図20に示すように,一旦,スルーホール6
を経由して他層に迂回し,表面上の空いているスペース
にRC部品3を配置しなければならないことがある。こ
の配置は,回路延長を伴い,伝送ロスや時間ロス等の問
題を引き起こしている。さらには,コンパクトな回路の
実現に対する障害となっている。
【0004】また,導体層と絶縁層とを交互に積層する
配線板では,絶縁層を挟んだ導体層間において静電容量
が存在する。すなわち,層間キャパシタ構造を構成して
いる。特に,電源層とグラウンド層との間の静電容量
は,基板の設計上重要な事項である。しかしながら,通
常の導体層では,静電容量が非常に微々(4mm平方あ
たり1pF程度)であり回路に要求される水準に達しな
い。
【0005】本発明は,前記した従来の配線板が有する
問題点を解決するためになされたものである。すなわち
その課題とするところは,電子部品をコンパクトに配置
できる配線板を提供することにある。もしくは,電源層
とグラウンド層との間に必要な静電容量を確保した配線
板を提供することにある。
【0006】
【課題を解決するための手段】この課題の解決を目的と
してなされた本発明の配線板は,絶縁層と導体層とを有
する配線板であって,少なくとも1の絶縁層を貫通する
貫通孔と,貫通孔に収納された電子部品とを有し,電子
部品の端子が,貫通孔の開口外の導体層と接続されてい
るものである。
【0007】この配線板の貫通孔には,電子部品が収納
されている。当該電子部品の端子は,貫通孔の開口から
導体層に接続している。すなわち,貫通孔の中に電子部
品が配置されている。これにより,従来の配線板の回路
のように,電子部品の配置のための延長回路を組む必要
がなく,電子部品をコンパクトに配置できる。
【0008】また,本発明の配線板は,貫通孔の壁面と
電子部品との間の隙間が充填されているとよりよい。こ
れにより,電子部品の収納後に上層を積層する際に,め
っき液や,エッチング液等が隙間に流れ込むことを防止
することができる。なお,本明細書においては,「貫通
孔」には,充填されているものを含むこととする。
【0009】また,本発明の配線板は,絶縁層と導体層
とを有する配線板であって,少なくとも1の絶縁層を貫
通するとともに第一の電磁気特性材料で充填され,電子
部品としての機能を有する第一の貫通孔と,少なくとも
1の絶縁層を貫通するとともに第二の電磁気特性材料で
充填され,電子部品としての機能を有する第二の貫通孔
とを有するものであるとよい。これにより,貫通孔が電
子部品と同様の機能を有し,複数種類の貫通孔を組み合
わせることで,電子回路を構成することができる。ま
た,表面上の電子部品が少なくてすみ,よりコンパクト
な回路を実現することができる。なお,第一の貫通孔が
形成されている絶縁層と,第二の貫通孔が形成されてい
る絶縁層とは,同一でもよいし,同一でなくてもよい。
【0010】また,本発明の別の配線板は,絶縁層と導
体層とを有する配線板であって,電源層である導体層
と,グラウンド層である導体層と,コンデンサ部品とを
有し,コンデンサ部品の一方の端子は電源層と接続し,
他方の端子はグラウンド層と接続しているものである。
【0011】すなわち,配線板は電源層とグラウンド層
との間においては,絶縁層を挟んで層間キャパシタ構造
を構成している。さらにコンデンサ部品によって,電源
層とグラウンド層との間の静電容量を補充している。な
お,複数のコンデンサ部品を接続してもよい。これによ
り,回路に必要な静電容量を確保できる。
【0012】また,本発明の配線板の有するコンデンサ
部品は,配線板の側面に配置されていることとするとよ
い。これにより,コンデンサ部品の配置のための延長回
路を組む必要がなく,コンデンサ部品をコンパクトに配
置できる。
【0013】また,電源層とグランド層との間の絶縁層
にスルーホールが形成されており,コンデンサ部品は,
スルーホールに縦向きに埋め込まれていることとしても
よい。また,コンデンサ部品は,電源層とグランド層と
の間の絶縁層に横向きに埋め込まれていてもよい。これ
により,複数のコンデンサ部品を配置することができ,
大容量の静電容量を確保できる。また,コンデンサ部品
を縦向きに埋め込むことにより,面積あたりのコンデン
サ部品の個数を多く配置できる。また,コンデンサ部品
を横向きに配置すると,絶縁層を厚くしないで済む。
【0014】
【発明の実施の形態】以下,本発明を具体化した実施の
形態について,添付図面を参照しつつ詳細に説明する。
【0015】[第一の形態]第一の形態に係る配線板1
00は,図1に示す断面構造を有している。図1の配線
板100は,導体層2,7と,層間絶縁層1とを有する
2層配線板である。さらに,導体層2の側の表面上に
は,ICチップ5が実装されている。導体層7は,Vc
c層あるいはGrand層として使用されるものであ
る。勿論,各導体層には,適宜パターニングが施されて
いる。
【0016】また,配線板100は,スルーホール6を
多数有している。各スルーホール6の中には,RC部品
3やRC部品9が入れ込まれている。各RC部品3,9
の両端の端子は半田4,8によりそれぞれ導体層2,7
に接続されている。
【0017】図2は,配線板100における各部品およ
び配線経路を示す図である。図2中のICチップ5の適
宜の端子は導体層2に接続され,RC部品3,9の図2
中上側の端子は導体層2に接続されている。すなわち,
ICチップ5は導体層2および半田4を経由して,RC
部品3,9と導通している。そして,RC部品3,9の
図2中下側の端子は,導体層7に接続されている。すな
わち,ICチップ5の適宜の端子と,導体層7との間に
RC部品3,9が設けられた構造をなしている。配線板
100におけるICチップ5からRC部品3,9までの
配線の長さは,図20の従来の形態の配線板と比較して
短い。また,従来の配線板と比較して,RC部品を搭載
していた表面上のスペースが必要でないため,配線板本
体が小型である。
【0018】次に,配線板100の製造プロセスを説明
する。配線板100は,図3に示すような両面銅付き樹
脂板10を出発材料として製造される。両面銅付き樹脂
板10は,両面に銅箔2,12を有している。銅箔2
は,図1中の導体層2に該当する。両面銅箔付き樹脂板
10の樹脂部1は,厚さ0.1〜3.0mmの範囲内で
ある。まず,銅箔2のパターン形成,および銅箔12全
体のエッチングによる除去を行う。なお,片面銅箔付き
樹脂板を出発材としてもよい。次に,図4に示すよう
に,銅箔12を除去した面に樹脂フィルム11をラミネ
ートする。
【0019】次に,図5に示すように,両面銅付き樹脂
板10および樹脂フィルム11を貫通するスルーホール
6を開ける。スルーホール6は,レーザもしくはドリル
を使用して形成する。スルーホール6の穴径は,0.1
〜5.0mmの範囲内である。次に,図6に示すよう
に,樹脂フィルム11の側の面に銅箔7をラミネートす
る。銅箔7は,図1中の導体層7に該当する。これによ
り,スルーホール6は,銅箔7により樹脂フィルム11
側の開口が塞がり有底となる。ここで,適宜,銅箔7の
パターン形成を行う。
【0020】次に,図7に示すように,スルーホール6
にRC部品3を収納する。収納時には,あらかじめ,ス
ルーホール6の穴底に半田8を入れておく。そして,R
C部品3と銅箔7とを半田8により接続する。なお,図
7には表されていないが,RC部品9も同様である。次
に,図8に示すように,RC部品3の上側の端子を,半
田4により銅箔2と接続する。これにより,銅箔2と銅
箔7との間にRC部品3が設けられた配線板100が製
造される。
【0021】以上詳細に説明したように第一の形態の配
線板100は,スルーホール6を有し,そのスルーホー
ル6にRC部品3,9を収納することとしている。収納
されたRC部品3,9の両端子は,一方の端子が導体層
2に接続し,他方の端子が7に接続することとしてい
る。すなわち,本形態の配線板100は,RC部品3等
を表面上に設置する必要がない。このため,余計なスペ
ースを要しないので,配線板100自体をコンパクトに
設計することができる。また,RC部品3,9を表層面
に設置するための,余計なスルーホール等による複雑な
配線の取り回しを設ける必要が無く,回路自体をシンプ
ルにできる。
【0022】[第二の形態]第二の形態に係る配線板2
00は,図9に示す断面構造を有している。図9の配線
板200は,第一の形態と同様に,導体層2,7と,層
間絶縁層1とを有する2層配線板である。第一の形態と
の相違は,第一の形態が図1の状態のときは有底のスル
ーホールであるのに対し,第二の形態の図9の状態では
スルーホールが貫通穴となる。そのため,RC部品の両
端子とも,配線板200の表面上にて半田で接続してい
る。
【0023】次に,配線板200の製造プロセスを説明
する。配線板200は,図10に示すような両面銅付き
樹脂板10を出発材料として製造される。両面銅付き樹
脂板10は,両面に銅箔2,7を有している。銅箔2,
7は,それぞれ図9中の導体層2,7に該当する。両面
銅箔付き樹脂板10の樹脂部1は,厚さ0.1〜3.0
mmの範囲内である。まず,銅箔2,7のパターン形成
を行う。次に,図11に示すように,両面銅付き樹脂板
10の片面に樹脂フィルム11をラミネートする。
【0024】次に,図12に示すように,両面銅付き樹
脂板10および樹脂フィルム11を貫通するスルーホー
ル6を開ける。スルーホール6は,レーザもしくはドリ
ルを使用して形成する。スルーホール6の穴径は,0.
1〜5.0mmの範囲内である。次に,図13に示すよ
うに,樹脂フィルム11の側の面に銅箔12をラミネー
トする。これにより,スルーホール6は,銅箔12によ
り樹脂フィルム11側の開口が塞がり有底となる。
【0025】次に,図14に示すように,スルーホール
6にRC部品3を収納する。なお,図14には表されて
いないが,RC部品9も同様である。次に,図15に示
すように,RC部品3の上側の端子を,半田4により銅
箔2と接続する。次に,図16に示すように,樹脂フィ
ルム11および銅箔12を剥す。そして,半田8により
銅箔7とRC部品3の下側の端子とを接続する。これに
より,銅箔2と銅箔7との間にRC部品3が設けられた
配線板200が製造される。なお,銅箔12を剥すとき
に銅がRC部品3上に多少残ってしまった場合でも,銅
箔12は導電体であるため導通不良等の不具合を起こす
ことはない。
【0026】以上詳細に説明したように第二の形態の配
線板200は,スルーホール6を有し,そのスルーホー
ル6にRC部品3,9を収納することとしている。収納
されたRC部品3,9の両端子は,一方の端子が導体層
2に接続し,他方の端子が7に接続することとしてい
る。すなわち,本形態の配線板200は,RC部品3等
を表面上に設置する必要がない。このため,余計なスペ
ースを要しないので,配線板200自体をコンパクトに
設計することができる。また,RC部品3,9を表層面
に設置するための,余計なスルーホール等による複雑な
配線の取り回しを設ける必要が無く,回路自体をシンプ
ルにできる。
【0027】[第三の形態]第三の形態に係る配線板3
00は,図17に示す断面構造を有している。本形態
は,スルーホールに特定の電磁気特性を有する物質を充
填することにより,第二の形態のRC部品を入れ込んだ
状態と同様の機能を持たせたものである。本形態の配線
板300は,導体層L1,L2,L3,L4を有する4
層配線板である。さらに,導体層L1の表面上には,I
Cチップ25が実装されている。このICチップ25の
適宜の端子と,導体層L1とは半田24により接続され
ている。各層間の樹脂の厚さは,導体層L1−L2間が
0.06〜0.20mm,導体層L2−L3間が0.1
6〜5.00mm,導体層L3−L4間が0.06〜
0.20mmの範囲内であり,L2−L3間がコア基板
である。勿論,各導体層には,適宜パターニングが施さ
れている。
【0028】さらに,配線板300は,スルーホールを
多数有している。例えば,スルーホール61は,配線板
300を導体層L1から導体層L4までにわたって貫通
している。また,スルーホール62は,隣接した導体層
間を接続するものであり,導体層L3と導体層L4とを
接続している。
【0029】各スルーホールは,それぞれ異なった電磁
気特性を有する物質により充填されている。例えば,ス
ルーホール61の中は,ペースト状の混合物で充填され
ている。ここでの混合物は,銅等の金属粒子を樹脂に分
散させ,一定の抵抗率を有するようにしたものである。
これにより,スルーホール61は抵抗器と同等の機能を
有し,導体層L1と導体層L4とはスルーホール61に
より所定の抵抗値をもって導通している。
【0030】また,スルーホール62の中も,ペースト
状の混合物で充填されている。ここでの混合物は,チタ
ン酸バリウム等の強誘電体の粉末を樹脂に分散させ,一
定の誘電率を有するようにしたものである。これによ
り,スルーホール62はコンデンサと同等の機能を有
し,導体層L3と導体層L4との間に所定の静電容量を
有している。
【0031】次に,配線板300の製造プロセスを簡単
に説明する。まず,内層となる導体層L2−L3間を形
成する。形成手順としては,穴あけ,(めっき,)混合
物の充填,ふためっき,パターン形成の順である。「混
合物の充填」は,スルーホール毎に,充填する混合物を
選択的に版にて充填する。次に,外層となる導体層L1
−L2間および導体層L3−L4間を形成する。形成手
順としては,プレス,穴あけ,(めっき,)混合物の充
填,ふためっき,パターン形成の順である。なお,スル
ーホール61のように複数の層間を接続するものは,接
続するすべての層を積み上げてから充填作業をする。そ
の後,表層面にICチップ25等を搭載して配線板30
0が製造される。
【0032】以上詳細に説明したように第三の形態の配
線板では,多数のスルーホールをそれぞれ異なった電磁
気特性を有する物質で充填することとしている。充填さ
れた各スルーホールは,RC部品が入れ込まれたスルー
ホールと同等の機能を有することとなる。すなわち,R
C部品等を使用することなく,複数のRC部品等が組み
込まれたものと同等の電子回路を有することとなる。よ
って,表面上の電子部品が少なくてすみ,よりコンパク
トな電子回路が実現されている。
【0033】[第四の形態]第四の形態に係る配線板4
00は,図18に示す断面構造を有している。本形態
は,第三の形態のスルーホール61の替わりに,スルー
ホールに抵抗器を入れ,壁面との隙間を樹脂で充填した
スルーホール63を有する配線板である。本形態の配線
板400は,導体層L1,L2,L3,L4を有する4
層配線板である。その他のスルーホールには,第三の形
態と同様に,特定の電磁気特性を有する物質が充填され
ている。
【0034】配線板400のスルーホール63は,配線
板400を貫通したものであり,導体層L1から導体層
L4までにわたって貫通している。このスルーホール6
3の中は,抵抗器が入れ込まれており,さらにスルーホ
ール63の内壁との隙間が樹脂で充填されている。これ
により,導体層L1と導体層L4とは,スルーホール6
3の中にある抵抗器により,所定の抵抗値をもって導通
している。
【0035】次に,配線板400の製造プロセスを簡単
に説明する。まず,内層となる導体層L2−L3間を形
成する。形成手順としては,穴あけ,混合物の充填,ふ
ためっき,パターン形成の順である。次に,外層となる
導体層L1−L2間および導体層L3−L4間を形成す
る。形成手順としては,プレス,穴あけ,部品穴入れ,
混合物の充填,ふためっき,パターン形成の順である。
その後,表層面にICチップ25等を搭載して配線板4
00が製造される。
【0036】以上詳細に説明したように第四の形態の配
線板では,スルーホール63の内壁と,スルーホール6
3に収納された抵抗器との隙間を樹脂で充填することと
している。これにより,電子部品の収納後に絶縁層等を
積層する場合に,樹脂が隙間に流れ込むことを防止する
こととなる。また,電子部品の収納後に上層導体層をエ
ッチング等によりパターニングする場合に,エッチング
液等が隙間に流れ込むことを防止することとなる。
【0037】[第五の形態]第五の形態に係る配線板5
00は,図21に示す断面構造を有している。この配線
板500は,導体層2,7と,絶縁層51,52,53
とを有する多層配線板である。絶縁層51は,誘電材料
としての性質を有しており,エポキシ樹脂(その他,エ
ポキシ系の材料)が使用できる。この導体層2,7は電
源層およびグラウンド層として使用されるものである。
このため,導体層2,7間は,層間キャパシタ構造を構
成している。勿論,各導体層には,適宜パターニングが
施されている。
【0038】また,配線板500は,コンデンサチップ
54を有している。コンデンサチップ54は,配線板5
00の側面に配置されている。さらに,コンデンサチッ
プ54の両端の端子は,それぞれ導体層2,7に接続さ
れている。このコンデンサチップ54により,導体層2
と導体層7との間には一定の静電容量(4mm平方あた
り10pF〜1億pFの範囲内)が確保される。
【0039】次に,配線板500の製造プロセスを簡単
に説明する。配線板500は,樹脂の両面に銅箔が貼り
合わされた樹脂板を出発材とする。当該樹脂は図21中
の絶縁層51に該当し,銅箔は導体層2,7に該当す
る。まず,両面の銅箔上に樹脂層を形成する。次に,コ
ンデンサチップ54を樹脂板の側面に配置し,コンデン
サチップ54の端子を半田付けによりそれぞれの銅箔に
接続する。これにより,側面にコンデンサチップ54を
実装した配線板500が製造される。
【0040】以上詳細に説明したように第五の形態の配
線板500では,コンデンサチップ54を導体層2,7
間に実装することとしている。これにより,導体層2,
7間では,回路に必要な静電容量を確保している。ま
た,コンデンサチップ54を配線板の側面に配置するこ
ととしている。すなわち,コンデンサ部品を表層面に設
置していないため,回路自体がシンプルである。
【0041】[第六の形態]第六の形態に係る配線板6
00は,図22に示す断面構造を有している。この配線
板600は,第五の形態と同じく,導体層2,7と,絶
縁層51,52,53とを有する多層配線板である。こ
の配線板600では,絶縁層51内部に複数のスルーホ
ールが設けられている。そして,コンデンサチップ54
はこれらのスルーホールに縦向きに埋め込まれている。
また,埋め込まれたコンデンサチップ54の端子は導体
層2,7に接続している。よって,導体層2と導体層7
との間には,一定の静電容量が確保されている。なお,
コンデンサチップ54を埋め込むプロセスは,第一の形
態におけるプロセス,もしくは第二の形態におけるプロ
セスと同様である。
【0042】以上詳細に説明したように第六の形態の配
線板600では,複数のコンデンサチップ54を導体層
2,7間に実装することとしている。これにより,導体
層2,7間では,回路に必要な静電容量を確保してい
る。また,コンデンサチップ54を配線板の内部に配置
することとしている。すなわち,コンデンサ部品を表層
面に設置していないため,回路自体がシンプルである。
また,コンデンサチップ54を縦向きに配置することと
している。これにより,面積あたりのコンデンサチップ
54の個数を多く配置することができ,大容量の静電容
量が確保されている。
【0043】[第七の形態]第七の形態に係る配線板7
00は,図23に示す断面構造を有している。この配線
板700は,第五の形態と同じく,導体層2,7と,絶
縁層51,52,53とを有する多層配線板である。こ
の配線板では,複数のコンデンサチップ54が絶縁層5
1の内部に横向きに実装されている。埋め込まれたコン
デンサチップ54の端子は,一方の端子が導体層2,他
方の端子が導体層7に接続している。よって,導体層2
と導体層7との間には,一定の静電容量が確保されてい
る。
【0044】次に,配線板700の製造プロセスを説明
する。配線板700は,樹脂の片面に銅箔が貼り合わさ
れた樹脂板を出発材とする。当該樹脂は図23中の絶縁
層51に該当し,銅箔は導体層7に該当する。まず,銅
箔7をパターニングし,その後,樹脂51に穴を形成す
る。この穴の穴径は,図24に示すようにコンデンサチ
ップ54の全長より大きく,また銅箔7の穴径よりも大
きい。次に,図25に示すようにコンデンサチップ54
を貫通孔内に横向きに配置し,片側の端子のみ銅箔7と
接続する。次に,図26に示すよう銅箔7の表面に樹脂
層53を形成する。ここで,貫通孔は樹脂により充填さ
れる。また,樹脂51上に銅箔2を貼りあわせる。次
に,図27に示すように,すでに銅箔7と接続している
コンデンサチップ54の端子が銅箔2と接続しないよう
に銅箔2のみに穴を形成し,コンデンサチップ54のも
う一方の端子と銅箔2とを接続する。最後に,銅箔2の
表面上に樹脂層52を形成することにより,銅箔2と銅
箔7との間にコンデンサチップ54が設けられた配線板
700が製造される。
【0045】以上詳細に説明したように第七の形態の配
線板700では,複数のコンデンサチップ54を導体層
2,7間に実装することとしている。これにより,導体
層2,7間では,回路に必要なの静電容量を確保してい
る。また,コンデンサチップ54を内部に配置すること
としている。すなわち,コンデンサ部品を表層面に設置
していないため,回路自体がシンプルである。また,コ
ンデンサチップ54を横向きに配置することとしてい
る。これにより,絶縁層51を厚くしなくてよいため,
配線板自体の厚さ方向のサイズがコンパクトになってい
る。
【0046】なお,本実施の形態は単なる例示にすぎ
ず,本発明を何ら限定するものではない。したがって本
発明は当然に,その要旨を逸脱しない範囲内で種々の改
良,変形が可能である。例えば,スルーホール内に収納
する電子部品は,RC部品に限らずダイオード等も可能
である。
【0047】また,RC部品をスルーホールに入れ込
み,両端子を同一の導体層(ただし,パターンとしては
別々である。)に接続するものとしてもよい。この場
合,貫通孔でなく有底穴でも実施できる。このようなス
ルーホール等でも表面上のスペースを確保することがで
きる。この方法を使えば,スルーホールに収納する電子
部品はRC部品に限らず,トランジスタのような三端子
の部品もスルーホールに収納できる。
【0048】また,第三の形態の混合物は,磁性紛を樹
脂に分散させたものとし,周囲の導体層のパターンをコ
イルとしてもよい。これは,小さな電磁石として機能す
る。また,当該混合物は,ペースト状に限らず粉末状や
固体等であってもよく,混合物である必要もない。
【0049】
【発明の効果】以上の説明から明らかなように本発明に
よれば,電子部品をコンパクトに配置できる配線板が提
供されている。もしくは,電源層とグラウンド層との間
に必要な静電容量を確保した配線板が提供されている。
【図面の簡単な説明】
【図1】第一の形態における配線板を示す断面図であ
る。
【図2】第一の形態における配線板の配線構造を示す図
である。
【図3】第一の形態における配線板の製造途上段階の断
面図(工程1)である。
【図4】第一の形態における配線板の製造途上段階の断
面図(工程2)である。
【図5】第一の形態における配線板の製造途上段階の断
面図(工程3)である。
【図6】第一の形態における配線板の製造途上段階の断
面図(工程4)である。
【図7】第一の形態における配線板の製造途上段階の断
面図(工程5)である。
【図8】第一の形態における配線板の製造途上段階の断
面図(工程6)である。
【図9】第二の形態における配線板を示す断面図であ
る。
【図10】第二の形態における配線板の製造途上段階の
断面図(工程1)である。
【図11】第二の形態における配線板の製造途上段階の
断面図(工程2)である。
【図12】第二の形態における配線板の製造途上段階の
断面図(工程3)である。
【図13】第二の形態における配線板の製造途上段階の
断面図(工程4)である。
【図14】第二の形態における配線板の製造途上段階の
断面図(工程5)である。
【図15】第二の形態における配線板の製造途上段階の
断面図(工程6)である。
【図16】第二の形態における配線板の製造途上段階の
断面図(工程7)である。
【図17】第三の形態における配線板を示す断面図であ
る。
【図18】第四の形態における配線板を示す断面図であ
る。
【図19】従来の配線板を示す断面図である。
【図20】従来の配線板の配線構造を示す図である。
【図21】第五の形態における配線板を示す断面図であ
る。
【図22】第六の形態における配線板を示す断面図であ
る。
【図23】第七の形態における配線板を示す断面図であ
る。
【図24】第七の形態における配線板の製造途上段階の
断面図(工程1)である。
【図25】第七の形態における配線板の製造途上段階の
断面図(工程2)である。
【図26】第七の形態における配線板の製造途上段階の
断面図(工程3)である。
【図27】第七の形態における配線板の製造途上段階の
断面図(工程4)である。
【符号の説明】
1,51 層間絶縁層 2,7 導体層(銅箔) 3,9 RC部品 4,8 半田 5 ICチップ 54 コンデンサチップ 6 スルーホール 61 スルーホール(導電体および樹脂を充填) 62 スルーホール(誘電体および樹脂を充填) 63 スルーホール(電子部品および樹脂を充
填) 100 配線板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾畑 眞喜生 岐阜県大垣市青柳町300番地 イビデン株 式会社内 Fターム(参考) 4E351 BB03 BB05 BB31 DD52 EE01 GG06 GG20 5E336 AA07 BB02 BB03 CC01 CC52 CC53 CC57 GG10 GG11 5E338 AA02 AA03 BB75 CC04 CC06 EE11 EE23 EE24 5E346 FF01 FF34 FF45 HH01

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層と導体層とを有する配線板におい
    て,少なくとも1の絶縁層を貫通する貫通孔と,前記貫
    通孔に収納された電子部品とを有し,前記電子部品の端
    子が,前記貫通孔の開口外の導体層と接続されているこ
    とを特徴とする配線板。
  2. 【請求項2】 請求項1に記載する配線板において,前
    記貫通孔の壁面と前記電子部品との間の隙間が充填され
    ていることを特徴とする配線板。
  3. 【請求項3】 絶縁層と導体層とを有する配線板におい
    て,少なくとも1の絶縁層を貫通するとともに第一の電
    磁気特性材料で充填され,電子部品としての機能を有す
    る第一の貫通孔と,少なくとも1の絶縁層を貫通すると
    ともに第二の電磁気特性材料で充填され,電子部品とし
    ての機能を有する第二の貫通孔とを有することを特徴と
    する配線板。
  4. 【請求項4】 絶縁層と導体層とを有する配線板におい
    て,電源層である導体層と,グラウンド層である導体層
    と,コンデンサ部品とを有し,前記コンデンサ部品の一
    方の端子は前記電源層と接続し,他方の端子は前記グラ
    ウンド層と接続していることを特徴とする配線板。
  5. 【請求項5】 請求項4に記載する配線板において,前
    記コンデンサ部品は,配線板の側面に配置されているこ
    とを特徴とする配線板。
  6. 【請求項6】 請求項4に記載する配線板において,前
    記電源層と前記グランド層との間の絶縁層にスルーホー
    ルが形成されており,前記コンデンサ部品は,前記スル
    ーホールに縦向きに埋め込まれていることを特徴とする
    配線板。
  7. 【請求項7】 請求項4に記載する配線板において,前
    記コンデンサ部品は,前記電源層と前記グランド層との
    間の絶縁層に横向きに埋め込まれていることを特徴とす
    る配線板。
JP2001328793A 2001-08-27 2001-10-26 配線板 Pending JP2003152303A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001328793A JP2003152303A (ja) 2001-08-27 2001-10-26 配線板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-255943 2001-08-27
JP2001255943 2001-08-27
JP2001328793A JP2003152303A (ja) 2001-08-27 2001-10-26 配線板

Publications (1)

Publication Number Publication Date
JP2003152303A true JP2003152303A (ja) 2003-05-23

Family

ID=26621015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001328793A Pending JP2003152303A (ja) 2001-08-27 2001-10-26 配線板

Country Status (1)

Country Link
JP (1) JP2003152303A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
CN102737842A (zh) * 2011-03-31 2012-10-17 索尼公司 薄膜电容器、安装基板和安装基板的制造方法
JP2016146733A (ja) * 2015-02-03 2016-08-12 株式会社オートネットワーク技術研究所 回路構成体
JP2017508296A (ja) * 2014-03-12 2017-03-23 インテル コーポレイション 受動マイクロ電子デバイスをパッケージ本体内部に配置したマイクロ電子パッケージ
DE102011054886B4 (de) * 2010-11-26 2021-07-08 Samsung Electronics Co., Ltd. Halbleitervorrichtungen und Verfahren zum Steuern der Temperatur davon

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
DE102011054886B4 (de) * 2010-11-26 2021-07-08 Samsung Electronics Co., Ltd. Halbleitervorrichtungen und Verfahren zum Steuern der Temperatur davon
CN102737842A (zh) * 2011-03-31 2012-10-17 索尼公司 薄膜电容器、安装基板和安装基板的制造方法
JP2017508296A (ja) * 2014-03-12 2017-03-23 インテル コーポレイション 受動マイクロ電子デバイスをパッケージ本体内部に配置したマイクロ電子パッケージ
KR101862496B1 (ko) * 2014-03-12 2018-05-29 인텔 코포레이션 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스
US9997444B2 (en) 2014-03-12 2018-06-12 Intel Corporation Microelectronic package having a passive microelectronic device disposed within a package body
US10522454B2 (en) 2014-03-12 2019-12-31 Intel Corporation Microelectronic package having a passive microelectronic device disposed within a package body
JP2016146733A (ja) * 2015-02-03 2016-08-12 株式会社オートネットワーク技術研究所 回路構成体

Similar Documents

Publication Publication Date Title
US6542379B1 (en) Circuitry with integrated passive components and method for producing
CN101267709B (zh) 电容器嵌入式印刷电路板
CN1316524C (zh) 多层阵列电容及其制作方法
TWI226101B (en) Build-up manufacturing process of IC substrate with embedded parallel capacitor
JP2006196886A (ja) 電力コアデバイス及びその作製方法
WO2008097911A1 (en) Semiconductor package with embedded spiral inductor
JP5182448B2 (ja) 部品内蔵基板
CN100459077C (zh) 基板的制造方法
JP2008028188A (ja) プリント配線板、プリント配線板の製造方法、及び電子機器
KR100847211B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
US7245505B2 (en) Laminated electronic component
JP3436525B2 (ja) 多層基板と電子部品と多層基板の製造方法
US6466113B1 (en) Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices
US20060157792A1 (en) Laminated thin film capacitor and semiconductor apparatus
WO2000044210A9 (en) Multi-layer rf printed circuit architecture
JP2003152303A (ja) 配線板
US7084501B2 (en) Interconnecting component
KR101301373B1 (ko) 커패시터 내장형 인쇄회로기판
WO2021009865A1 (ja) 高密度多層基板、及びその製造方法
US20090021887A1 (en) Multi-layer capacitor and wiring board having a built-in capacitor
JP2000188448A (ja) 配線基板及びその製造方法
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JP2004095851A (ja) 配線基板
JPH06152137A (ja) 多層プリント板構造
KR20150005289A (ko) 다층 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513