DE102007034279A1

DE102007034279A1 - Tester zum Testen einer Halbleitervorrichtung

Info

Publication number: DE102007034279A1
Application number: DE102007034279A
Authority: DE
Inventors: Jong Koo Yongin Kang
Original assignee: UniTest Inc
Current assignee: UniTest Inc
Priority date: 2006-08-01
Filing date: 2007-07-19
Publication date: 2008-02-07
Anticipated expiration: 2027-07-20
Also published as: KR100736673B1; DE102007034279B4; US7739572B2; JP2008039779A; US20080034266A1

Abstract

Ein Tester zum Testen einer Halbleitervorrichtung wird offenbart. Der Tester zum Testen der Halbleitervorrichtung setzt einen Datenauswähler zum Konvertieren von logischen Testmusterdaten, die von einem Mustergenerator gesendet werden, in physische Testmusterdaten und erwartete Daten ein, die auf den logischen Testmusterdaten basieren, wodurch verschiedene Zeitgebungen, basierend auf der Zeitverzögerung statt auf einer Vielzahl von Takten, erzeugt werden, um die Testeffizienz zu erhöhen und die Herstellungskosten zu verringern.

Description

ALLGEMEINER STAND DER TECHNIK ERFINDUNGSGEBIET
Die vorliegende Erfindung betrifft einen Tester zum Testen einer Halbleitervorrichtung und insbesondere einen Tester zum Testen einer Halbleitervorrichtung, bei dem verschiedene Zeitgebungen auf der Basis einer Zeitverzögerung erzeugt werden, statt eine Vielzahl von Takten zu erzeugen, um die Testeffizienz zu verbessern und die Herstellungskosten zu verringern.
BESCHREIBUNG DES STANDS DER TECHNIK
Ein Tester zum Testen einer Halbleitervorrichtung testet, ob die Halbleitervorrichtung defekt ist. Der Tester zum Testen der Halbleitervorrichtung ist auf die Entwicklungsstufe einer Speichervorrichtung ausgelegt und für diese entwickelt worden, insbesondere eines DRAM, der den Großteil der Speichervorrichtung einnimmt, da der Tester zum Testen der Halbleitervorrichtung vor allem zum Testen von Speichervorrichtungen verwendet wird.
Die Entwicklung des DRAM schreitet von einem EDO-(Extended Data Output, Erweiterte Datenausgabe)-DRAM, SDRAM-(Synchroner DRAM), Rambus-DRAM zu einem DDR-(Double Data Rate, Doppelte Datengeschwindigkeit)-DRAM voran.
Um den DRAM zu testen, sind eine hohe Geschwindigkeit und hohe Genauigkeit des Testers vonnöten, so dass er einem Hochgeschwindigkeits-DRAM entspricht. Mit Zunahme der Speicherkapazität erhöht sich auch die zum Testen des DRAM erforderliche Zeit. Daher ist auch ein Anstieg der Testgeschwindigkeit erforderlich. Außerdem sollten die Kosten des Testens des Speichern verringert werden, indem ein miniaturisierter und ökonomischer Tester ausgeführt wird.
Als Tester zum Testen einer Halbleitervorrichtung wird insbesondere der Speichertester zum Testen und Überprüfen eines Speicherbauteils oder eines Speichermoduls in Form eines SIMM oder DIMM verwendet. Der Tester erfasst einen Funktionsdefekt des Speichermoduls oder des Speicherbauteils vor dessen Installation in einem realen Computersystem.
Der Tester wird eingeteilt in einen Hardwaretester für Halbleitervorrichtungen und ein diagnostisches Softwareprogramm, das in einer PC-Umgebung ausgeführt wird. Da das diagnostische Softwareprogramm jedoch einen Speicherzustand diagnostiziert, wenn das Speichermodul oder das Speicherbauteil in den realen Computer installiert ist, wird der Hardwaretester für Halbleitervorrichtungen hauptsächlich während eines Herstellungsprozesses von Halbleitervorrichtungen verwendet.
Der Tester kann als ein High-End-Tester, der als ATE (Automatic Test Equipment, Automatisches Testgerät) bezeichnet wird, als Speichertester aus dem mittleren Bereich und als Low-End-Speichertester klassifiziert werden.
Der ATE, bei dem es sich um einen High-End-Tester handelt, wird typischerweise verwendet, um einen Testprozess der Speichervorrichtung auszuführen. Der herkömmliche ATE führt Tests wie einen DC-Test aus, um zu prüfen, ob ein DC-Parameter für den digitalen Betrieb einer Schaltung, eine Sendeverzögerungszeit von Signalen und eine AC-Marge, die mit einer Hochfahrzeit und einer Haltezeit verbunden ist, geeignet ist. Der ATE erzeugt auch ein Testmuster und eine Zeitgebung für den Test. Die Herstellungskosten des ATE sind jedoch hoch, da der ATE unter Verwendung fest zugewiesener Geräte, wie ein Mainframe mit großer Größe und hohen Kosten, hergestellt wird.
1 ist ein Blockdiagramm, das einen herkömmlichen Tester zum Testen einer Halbleitervorrichtung zeigt.
Wie in 1 gezeigt, umfasst der herkömmliche Tester einen Mustergenerator 110, einen Zeitgebungsgenerator 120, eine Formatsteuerung 130, einen Treiber 140, einen Vergleicher 150 und einen Testergebnisspeicher 160. Zusätzlich zu diesen Bauteilen kann der herkömmliche Tester eine Energiezufuhrsteuerung für den DC-Test, eine Komponente zum Erzeugen eines Taktsignals, eine Komponente zum Zuführen von Energie für einen Betrieb einer DUT (Device Under Test, Zu Testende Vorrichtung) 180, eine Komponente zum Ausgeben von Testmusterdaten zu der DUT 180 und Empfangen eines Testergebnisses von der DUT 180, eine Komponente zum Empfangen eines Testmusterprogramms von außen und eine Komponente zum Senden des Testergebnisses nach außen umfassen. Auf eine Beschreibung davon wird jedoch verzichtet.
Der Mustergenerator 110 erzeugt die Testmusterdaten, die zum Testen der DUT 180 basierend auf dem Testmusterprogramm erforderlich sind. Beispielsweise wird das Testmusterprogramm so geschrieben, dass es eine Anweisung zum Ausführen verschiedener Vorgänge enthält, um den Test auszuführen. Der Mustergenerator 110 erzeugt die Testmusterdaten durch Empfangen und Interpretieren des Testmusterprogramms beispielsweise von einem externen Speicher. Zu den Testmusterdaten gehören beispielsweise ein Befehl, Adresse und Daten, die in die DUT 180 eingegeben sind. Außerdem werden erwartete Daten erzeugt, die den erzeugten Testmusterdaten entsprechen.
Der Zeitgebungsgenerator 120 erzeugt einen Zeitgebungsrand, welcher ein Bezug für die Konvertierung der Testmusterdaten ist, die in dem Mustergenerator 110 in verschiedenen Wellenformen erzeugt werden. Der Zeitgebungsrand wird unter Verwendung einer Vielzahl von Takten für eine nahtlose Konvertierung erzeugt.
Die Formatsteuerung 130 konvertiert die Testmusterdaten in eine erwünschte Wellenform basierend auf dem Zeitgebungsrand.
Die Konvertierung der Testmusterdaten wird unten ausführlich beschrieben.
2 ist ein Diagramm, welches ein Beispiel des Konvertierens einer Testwellenform in einen herkömmlichen Tester zum Testen einer Halbleitervorrichtung veranschaulicht.
Unter Bezugnahme auf 2 erzeugt der Mustergenerator 110 die Testmusterdaten. Andererseits erzeugt der Zeitgebungsgenerator 120 eine Vielzahl von Zeitgebungsrändern unter Verwendung einer Vielzahl von Takten ACLK, BCLK und CCLK wie gezeigt. Da die Formatsteuerung 130 einen Zeitgebungsbezug benötigt, um die Testmusterdaten zu einem erwünschten Zeitpunkt in eine erwünschte Wellenform zu konvertieren, erzeugt der Zeitgebungsgenerator 120 die Vielzahl von Zeitgebungsrändern unter Verwendung der Vielzahl von Takten, um den Zeitgebungsbezug zu konfigurieren. Die Vielzahl von Takten wird insbesondere verwendet, um die Musterdaten für einen Test einer asynchronen Halbleitervorrichtung zu erzeugen.
Die Formatsteuerung 130 konvertiert das Testmuster basierend auf jedem Zeitgebungsrand in die erwünschte Testwellenform. Wenn zum Beispiel der Takt ACLK verwendet wird, kann die Formatsteuerung 130 die Testmusterdaten in die Testwellenform NRZA oder /NRZA konvertieren. „NRZ" steht für eine Konvertierung, bei der ,0' nicht während eines Takts ausgegeben wird, bei dem die Testmusterdaten ,1' sind, ein Zeichen „A" steht dafür, dass die Testmusterdaten durch den Takt ACLK konvertiert werden und ein Zeichen „/" steht dafür, dass die Testmusterdaten invertiert sind. Wenn der Takt BCLK verwendet wird, kann die Formatsteuerung 130 die Testmusterdaten in die Testwellenform von NRZB oder /NRZB konvertieren. Wenn der Takt CCLK verwendet wird, kann die Formatsteuerung 130 die Testmusterdaten in die Testwellenform von NRZC oder /NRZC konvertieren. Wenn die Takte BCLK und CCLK gleichzeitig verwendet werden, kann die Formatsteuerung 130 die Testmusterdaten in die Testwellenform NRZBC oder /NRZBC konvertieren. Wie oben beschrieben können die Testmusterdaten von der Formatsteuerung 130 unter Verwendung der Vielzahl von Takten in die Testwellenform konvertiert werden.
Der Treiber 140 sendet die konvertierte Testwellenform an die DUT 180.
Der Vergleicher 150 testet die DUT 180 durch Vergleichen der Testausgabedaten, die von der DUT 180 ausgegeben wurden, nachdem der Betrieb der DUT 180 vollständig ist, durch die an die DUT 180 angelegte Testwellenform mit den in dem Mustergenerator 110 erzeugten erwarteten Daten.
Der Testergebnisspeicher 160 speichert ein Testergebnis basierend auf einem Ergebnis des Vergleichs des Vergleichers 150. Beispielsweise wird eine Information über eine defekte DUT gespeichert.
Wie oben beschrieben handelt es sich bei dem ATE um ein hochpreisiges Gerät. Daher wird bevorzugt, dass ein Hersteller das kostspielige ATE effizient gestaltet, damit seine Wettbewerbsfähigkeit durch Minimierung seiner Herstellungskosten erhöht wird. Für die effiziente Gestaltung des ATE sollte die Erzeugung des Testmusters und der Zeitgebung optimiert werden.
Insbesondere sind zum Ausführen der Zeitgebungserzeugungsfunktion des Zeitgebungsgenerators 120 kostspielige Bauteile erforderlich. Auch wenn hochpreisige Bauteile verwendet werden, ist eine Funktion des Erzeugens einer genauen Zeitgebung für den Test der bei hoher Geschwindigkeit betriebenen Halbleitervorrichtung schwierig umzusetzen. Die Funktion des Erzeugens der Zeitgebung unter Verwendung der Vielzahl von Takten kann für den Test einer asynchronen Vorrichtung verwendet werden. Die Funktion des Erzeugens der Zeitgebung unter Verwendung der Vielzahl von Takten ist jedoch für eine synchrone Vorrichtung nicht optimal.
Wenn die konvertierte Testwellenform an die DUT 180 gesendet wird, kann die Testwellenform außerdem über einen vorgegebenen Zyklus verzögert werden. Die erwarteten Daten können ebenfalls durch den Vergleicher 150 verzögert werden, um den Vergleich mit den von der DUT 180 ausgegebenen Daten auszuführen. Da die Verzögerungen nach der Konvertierung durch die Formatsteuerung 130 ausgeführt werden, kann der Treiber 140 oder der Vergleicher 150 eine tatsächliche Testwellenform oder die erwarteten Daten wieder unter Berücksichtigung der Verzögerungen konvertieren.
Die in dem Testmustergenerator 110 erzeugten Testmuster sollten außerdem gemäß jedem der Kanäle der DUT 180, d.h. der Anschlüsse der DUT 180, konvertiert werden. Die Konvertierung der Anschlüsse wird ausgeführt, bevor die Testmusterdaten an die Formatsteuerung 130 angelegt werden. In einem solchen Fall wird ein Multiplexen der an jeden der Anschlüsse anzulegenden Testmusterdaten ausgeführt. Da das Multiplexen jedoch ausgeführt wird, um mit jedem der Anschlüsse übereinzustimmen, werden Ressourcen verschwendet.
KURZE DARSTELLUNG DER ERFINDUNG
Eine Aufgabe der Erfindung ist die Bereitstellung eines Testers zum Testen einer Halbleitervorrichtung, wobei verschiedene Zeitgebungen auf der Basis einer Zeitverzögerung erzeugt werden, statt eine Vielzahl von Takten zu verwenden, um die Testeffizienz zu verbessern und die Herstellungskosten zu verringern.
Um die oben genannten Aufgaben der vorliegenden Erfindung zu erreichen, wird ein Tester zum Testen einer DUT bereitgestellt, wobei der Tester Folgendes umfasst: einen Mustergenerator zum Erzeugen logischer Testmusterdaten für einen Test einer DUT basierend auf einem Testmusterprogramm; einen Datenauswähler zum Konvertieren der logischen Testmusterdaten, die von dem Testmustergenerator gesendet werden, in physische Testmusterdaten und erwartete Daten auf der Basis der logischen Testmusterdaten; eine Formatsteuerung zum Konvertieren der physischen Testmusterdaten in eine Testwellenform basierend auf einem Zeitverzögerungswertesatz für den Test; einen Treiber zum Anlegen der Testwellenform an die DUT; einen Ausgabevergleicher zum Empfangen einer Ausgabe, die der Testwellenform von der DUT entspricht, um Testausgabedaten zu erzeugen; und einen Testvergleicher zum Vergleichen der Testausgabedaten mit den erwarteten Daten, um zu bestimmen, ob die DUT eine defekte DUT ist.
Es wird bevorzugt, dass der Test gemäß der vorliegenden Erfindung ferner eine Latenzsteuerung zum Anlegen der physischen Testmusterdaten und der erwarteten Daten an die Formatsteuerung und den Testvergleicher jeweils durch Steuern von Latenzen davon umfasst.
Vorzugsweise umfasst der Test gemäß der vorliegenden Erfindung ferner: einen Multiplexer zum Multiplexen der Testwellenform, so dass sie einer Betriebsgeschwindigkeit der DUT entspricht; und einen Demultiplexer zum Demultiplexen der Testausgabedaten, so dass sie einer Betriebsgeschwindigkeit des Vergleichs der Testausgabedaten mit den erwarteten Daten entsprechen.
Es wird bevorzugt, dass der erfindungsgemäße Test ferner eine Zeitgebungssteuerung zum Ausführen einer Abtastung der Testwellenform vor Anlegen der Testwellenform an den Multiplexer umfasst.
Vorzugsweise umfasst der Test gemäß der vorliegenden Erfindung ferner einen Bitverschieber zum Verschieben der Testwellenform um einen Einheit eines Bits, die nach dem Ausführen des Abtastens an den Multiplexer angelegt werden soll.
Es wird bevorzugt, dass der Test gemäß der vorliegenden Erfindung ferner eine Entversatzsteuerung zum Ausgleichen eines in jedem der Kanäle der DUT vor dem Senden der Testwellenform an die DUT über den Treiber oder nach dem Empfang der Testausgabedaten von der DUT durch den Ausgabevergleicher erzeugten Zeitgebungsversatzes umfasst.
Vorzugsweise umfasst der Test gemäß der vorliegenden Erfindung ferner die Entversatzsteuerung, die den Zeitgebungsversatz ausgleicht, indem sie den Zeitgebungsversatz für jeden der Kanäle einstellt.
Es wird bevorzugt, dass der Test gemäß der vorliegenden Erfindung ferner eine Entversatzsteuerung zum Ausgleichen eines Zeitgebungsversatzes, der in jedem der Kanäle der DUT erzeugt wurde, vor dem Senden der durch den Multiplexer gemultiplexten Testwellenform an die DUT durch den Treiber oder nach dem Empfangen der Testausgabedaten von der DUT durch den Ausgabevergleicher umfasst, und wobei die Entversatzsteuerung mit dem Bitverschieber auf eine Weise verbunden ist, dass der Zeitgebungsversatz zum Teil durch den Bitverschieber ausgeglichen wird, wenn der Zeitgebungsversatz größer als ein vorgegebener Wert ist.
Vorzugsweise umfasst der Test gemäß der vorliegenden Erfindung ferner, dass die Entversatzsteuerung den Zeitgebungsversatz ausgleicht, indem sie den Zeitgebungsversatz für jeden der Kanäle einstellt.
Es wird bevorzugt, dass der Treiber die Testwellenform an die DUT auf eine Weise anlegt, dass die Testwellenform eine der drei Ebenen „hoch", „niedrig" und „Abbruch" aufweist.
Vorzugsweise umfasst der Test gemäß der vorliegenden Erfindung ferner, dass der Ausgabevergleicher die der Testwellenform, die von der DUT empfangen wurde, entsprechende Ausgabe mit einem Schwellwert vergleicht, um die Testausgabedaten auszugeben.
Es wird bevorzugt, dass der Schwellwert variabel ist.
Vorzugsweise umfasst der Test gemäß der vorliegenden Erfindung, dass der Ausgabevergleicher auf der Basis des Schwellwertes ein Fenster konfiguriert ist und einen Ausgabepegel für ein Signal außerhalb des Fensters bestimmt.
Es wird bevorzugt, dass der Testvergleicher Folgendes umfasst: einen Resynchronisator zum Ausführen einer Resynchronisation der Testausgabedaten durch Berücksichtigen einer Rundlaufverzögerung zwischen dem Tester und der DUT; und einen Rundlaufverzögerungsausgleicher zum Verzögern der erwarteten Daten gemäß der Rundlaufverzögerung.
Vorzugsweise umfasst der Test gemäß der vorliegenden Erfindung, dass der Testmustergenerator ein Steuerfeld zur Konvertierung der logischen Testmusterdaten in die physischen Testmusterdaten, die an den Datenauswähler gesendet werden sollen, basierend auf jedem der Kanäle der DUT erzeugt, und wobei der Datenauswähler die logischen Testmusterdaten in die physischen Testmusterdaten, die über jeden der Kanäle der DUT gesendet werden sollen, basierend auf dem Steuerfeld unter Bezug auf eine Vielzahl vorbestimmter Datenauswahltabellen konvertiert.
Es wird bevorzugt, dass der Test gemäß der vorliegenden Erfindung ferner einen Testergebnissender zum Senden eines Ergebnisses des Tests an eine externe Vorrichtung umfasst.
KURZE BESCHREIBUNG DER FIGUREN
1 ist ein Blockdiagramm, das einen herkömmlichen Tester zum Testen einer Halbleitervorrichtung zeigt.
2 ist ein Diagramm, das ein Beispiel des Konvertierens einer Testwellenform in einem herkömmlichen Tester zum Testen einer Halbleitervorrichtung zeigt.
3 ist ein Blockdiagramm, das beispielhaft einen Test zum Testen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
4 ist ein Diagramm, das ein Beispiel des Konvertierens einer Testwellenform in einem Tester zum Testen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
5 ist ein Diagramm, das eine aktuelle Ausführungsform eines Testers zum Testen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die vorliegende Erfindung wird nun ausführlich unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
3 ist ein Blockdiagramm, welches beispielhaft den Test eines Testers zum Testen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
Unter Bezugnahme auf 3 umfasst der Tester einen Mustergenerator 210, einen Datenauswähler 220, eine Formatsteuerung 230, einen Treiber 240, einen Ausgabevergleicher 250 und einen Testvergleicher 260. Außerdem kann der Tester ferner eine Latenzsteuerung 270, einen Multiplexer 280, einen Demultiplexer 290, eine Zeitgebungssteuerung 300, einen Bitverschieber 310, eine Entversatzsteuerung 320 und einen Testergebnissender 330 umfassen.
Der Tester zum Testen der Halbleitervorrichtung gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass eine Funktion zum Ausführen der Erzeugung von Testmusterdaten oder der Konvertierung eines Formats, das für eine effiziente Konfiguration davon optimiert ist, enthalten ist. Dementsprechend enthält der Tester Bauteile zum Anlegen einer Testwellenform, deren Format konvertiert ist, an eine DUT (Device Under Test, zu testende Vorrichtung) 380 und Bestimmen, ob die DUT 380 eine defekte DUT ist, indem von der DUT 380 gesendete Daten mit erwarteten Daten verglichen werden.
Außerdem enthält der Tester Bauteile zum Verteilen der Testwellenform von dem Treiber 240 zu einer Vielzahl von DUT und Empfangen eines Ergebnisses eines Tests von der Vielzahl von DUT. Auf eine ausführliche Beschreibung davon wird jedoch verzichtet.
Der Mustererzeuger 210 erzeugt logische Testmusterdaten für einen Test einer zu testenden Halbleitervorrichtung, d.h. der DUT 380 basierend auf einem Testmusterprogramm. Der Testmustergenerator 210 kompiliert beispielsweise ein Testmusterprogramm, das von einem Programmierer geschrieben wurde, und erzeugt die logischen Testmusterdaten basierend auf dem Testmusterprogramm. Zu den logischen Testmusterdaten gehört ein Befehlssignal, ein Adresssignal und ein Datensignal. Der Mustererzeuger 210 kann auch ein Steuerfeld basierend auf jedem Kanal der DUT 380 erzeugen, d.h. jeden der Anschlüsse der DUT 380, die an den Datenauswähler 220 gesendet werden sollen.
Der Datenauswähler 220 konvertiert die logischen Testmusterdaten, die von dem Mustergenerator 210 gesendet wurden, in physische Testmusterdaten, die an die DUT 380 gesendet werden sollen, und erwartete Daten auf der Basis der logischen Testmusterdaten. Das heißt, die logischen Testmusterdaten, die von dem Testmustergenerator 210 erzeugt wurden, werden nicht an alle Kanäle der DUT 380 als solche gesendet. Die logischen Testmusterdaten werden für jeden der Kanäle konvertiert und an jeden der Kanäle gesendet. Dazu konvertiert der Auswähler 220 die logischen Testmusterdaten in physische Testmusterdaten, die an jeden der Kanäle der DUT 380 gesendet werden sollen.
Außerdem kann der Mustergenerator 210 das Steuerfeld, das an den Datenauswähler 220 gesendet werden soll, erzeugen. Wenn das Steuerfeld verwendet wird, kann der Datenauswähler 220 die logischen Testmusterdaten in die physischen Testmusterdaten basierend auf dem Steuerfeld unter Verwendung einer vorgegebenen Konvertierungsroutine konvertieren. Dadurch wird die Konvertierungsgeschwindigkeit verbessert. Das heißt, der Datenauswähler 220 kann die logischen Testmusterdaten in die physischen Testmusterdaten konvertieren, die an jeden der Kanäle der DUT gesendet werden sollen, basierend auf den Steuerfeld unter Bezug auf eine Vielzahl vorgegebener Datenauswahltabellen. In einem solchen Fall ist eine DUT-Schnittstelle mit einer gemultiplexten Struktur oder einer Protokollstruktur möglich.
Die Formatsteuerung 230 konvertiert die physischen Testmusterdaten in eine Testwellenform basierend auf einem Zeitverzögerungswertesatz zum Ausführen des Tests. Das heißt, die erwünschte Testwellenform wird auf der Basis der physischen Testmusterdaten erzeugt. Der Zeitverzögerungswert kann beim Schreiben des Testmusterprogramms von dem Programmierer eingestellt werden.
Der Treiber 240 legt die Testwellenform, die eine Ausgabe der Formatsteuerung 230 ist, an die DUT 380 an. Der Treiber 240 legt beispielsweise die Testwellenform an die DUT 380 auf eine Weise an, dass die Testwellenform eine von drei Ebenen aufweist „hoch", „niedrig" oder „Abbruch". Das heißt, wenn ein reflektives Bauteil während des Anlegens der Testwellenform an die DUT 380 entfernt wird, wird die Ebene „Abbruch" gewählt. In einem anderen Fall wird die Ebene „hoch" oder „niedrig" ausgewählt.
Der Ausgabevergleicher 250 empfängt ein Ausgabesignal, das der Testwellenform von der DUT 380 entspricht, welche von der Testwellenform, die an die DUT 380 angelegt wurde, entspricht, um Testausgabedaten auszugeben.
Der Ausgabevergleicher 250 kann basierend auf einem vorgegebenen Schwellwert einen Vergleich ausführen. Außerdem kann der Schwellwert gemäß einer Testumgebung, einer Kanalcharakteristik der DUT 380 variiert werden, wodurch die Testausgabedaten effizient erzeugt werden. Wenn der Ausgabevergleicher 250 das Ausgabesignal entsprechend der Testwellenform auf der Basis des Schwellwerts in die Testausgabedaten konvertiert, kann außerdem die Konvertierung eines Signals um den Schwellwert ungenau sein. In einem solchen Fall wird ein Fenster um den Schwellwert konfiguriert, um einen Ausgabepegel eines Signals außerhalb des Fensters zu bestimmen, um die Testausgabedaten zu erzeugen.
Der Testvergleicher 260 vergleicht die von dem Testausgabevergleicher 250 ausgegebenen Testausgabedaten mit den erwarteten Daten in dem Datenauswähler, um zu bestimmen, ob die DUT 380 eine defekte DUT ist.
4 ist ein Diagramm, das ein Beispiel des Umwandelns der Testwellenform in dem Tester zum Testen der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
Ein Muster A und ein Muster B stellen ein Beispiel der physischen Testdaten dar, die durch das Konvertieren der durch den Mustergenerator 210 erzeugten logischen Testmusterdaten durch den Datenauswähler 220 erzeugt wurden.
Ein „Takt" stellt einen Bezugstakt für die Konvertierung der Testwellenform dar und ein „Zeitverzögerungswert" stellt einen Wertesatz für die Konvertierung der Testwellenform durch den Programmierer dar.
Die Formatsteuerung 230 konvertiert die physischen Testmusterdaten in die Testwellenform unter Verwendung des Bezugstakts des Zeitverzögerungswerts. Beispielsweise stellen NRZ, NRZI, RZO und RZOI Beispiele der Testwellenform dar, die auf der Basis von Muster A konvertiert wurde, und DNRZ und DNRZI stellen Beispiele für die auf Basis der Muster A und B konvertierte Testwellenform dar.
Der Tester gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass der Tester keinen Zeitgebungsgenerator enthält, wie er in herkömmlichen Testern verwendet wird. Das heißt, während der in 2 gezeigte Tester die Zeitgebung unter Verwendung der Vielzahl von Takten erzeugt, um die Testwellenform zu erzeugen, verwendet der in 4 gezeigte erfindungsgemäße Tester nur den Bezugstakt statt der Vielzahl von Takten und führt die Konvertierung auf der Basis des Zeitverzögerungswerts aus. Daher ist der hochpreisige Zeitgebungserzeuger nicht notwendig.
Der erfindungsgemäße Tester kann außerdem Bauteile für eine effiziente Ausführung des Testers zusätzlich zu den oben beschriebenen Bauteilen enthalten.
Die Latenzsteuerung 270 legt die physischen Testmusterdaten und die erwarteten Daten an die Formatsteuerung 230 bzw. den Testvergleicher 260 durch Steuerung der Latenzen davon an. Die Latenzen können gesteuert werden, indem die physischen Testmusterdaten und die erwarteten Daten für einen vorbestimmten Zyklus verzögert werden.
Während die physischen Testmusterdaten und die erwarteten Daten gemäß einem herkömmlichen Tester für den vorbestimmten Zyklus verzögert werden, nachdem die Testwellenform erzeugt wird, kann die Testwellenform gemäß der vorliegenden Erfindung nur auf den Bezugstakt und den Zeitverzögerungswert basierend konvertiert werden. Daher werden die physischen Testmusterdaten und die erwarteten Daten für den vorbestimmten Zyklus vor der Konvertierung der Testwellenform in Übereinstimmung mit der vorliegenden Erfindung verzögert. Wenn eine FIFO-(First in First out)-Vorrichtung verwendet wird, wird außerdem automatisch eine Konfiguration der Latenzen gemäß eines Schreibens auf die DUT 380 oder Lesens von der DUT 380 ausgeführt. Daher kann der Programmierer einfach das Programm ohne eine besondere Konfiguration ausführen.
Während bei Zunahme der Betriebsgeschwindigkeit einer Halbleitervorrichtung ein Hochgeschwindigkeitsvorgang erforderlich ist, wird die Testwellenform hauptsächlich für einen Vorgang geringer Geschwindigkeit erzeugt. Daher muss die Testwellenform gemultiplext werden, um einer Betriebsgeschwindigkeit der Halbleitervorrichtung zu entsprechen oder gedemultiplext werden, um den Vergleich der Testausgabedaten mit den erwarteten Daten auszuführen.
Der Multiplexer 280 multiplext die Testwellenform, um mit der Betriebsgeschwindigkeit der DUT 380 übereinzustimmen, und der Demultiplexer 290 demultiplext die Testausgabedaten, um mit einer für den Vergleich der Testausgabedaten mit den erwarteten Daten geeigneten Betriebsgeschwindigkeit übereinzustimmen.
Vor dem Multiplexen durch den Multiplexer 280 kann ein Abtasten der Wellenform ausgeführt werden. Das heißt, der Tester kann die Zeitgebungssteuerung 300 enthalten, welche das Abtasten ausführt, um die Testwellenform geringer Frequenz an den bei hoher Geschwindigkeit betriebenen Multiplexer 280 anzulegen.
Ein Ziel des Abtastens ist das Konvertieren der Daten geringer Frequenz in Daten hoher Frequenz. Daher kann das Abtasten der Testwellenform an den nur für den Betrieb bei hoher Frequenz ausgelegten Multiplexer 280 angelegt werden.
Der Tester kann den Bitverschieber 310 zum Verschieben der Testwellenform um eine Einheit eines Bits, die an den Multiplexer 280 nach Ausführen des Abtastens angelegt werden soll, umfassen. Das heißt, der Bitverschieber 310 kann die Testwellenform um die Einheit von Bits verschieben, um zusätzlich eine erwünschte Testwellenform zu erzeugen oder eine Zeitverzögerung zu setzen.
Andererseits kann ein an den Kanälen der DUT 380 auftretender Zeitgebungsversatz für jeden der Kanäle differieren. Das heißt, da eine Signalsendeumgebung nicht für jeden der Kanäle gleich ist, wird der Zeitgebungsversatz erzeugt. Daher ist ein Funktion des Ausgleiches des Zeitgebungsversatzes für jeden der Kanäle erforderlich, bevor die Testwellenform über den Treiber 240 an die DUT 380 gesendet wird oder nachdem die Testausgabedaten von der DUT 380 über den Ausgabevergleicher 250 empfangen wurden. Um den Zeitgebungsversatz auszugleichen, kann der Tester gemäß der vorliegenden Erfindung Entversatzsteuerungen 320a und 320b enthalten.
Vorzugsweise konfigurieren die Entversatzsteuerungen 320a und 320b den Zeitgebungsversatz für jeden der Kanäle der DUT 380 unter Verwendung einer programmierbaren Zeitverzögerungsvorrichtung.
Die Entversatzsteuerung 320a kompensiert den Zeitgebungsversatz vor dem Senden der Testwellenform an die DUT 380 über den Treiber 240. Wenn der Zeitgebungsversatz jedoch noch sehr groß ist, kann die Entversatzsteuerung 320a nicht in der Lage sein, ihn auszugleichen. Das heißt, ein durch die Entversatzsteuerung 320a kompensierbarer Zeitgebungsversatz differiert in Abhängigkeit von der programmierbaren Zeitgebungsverzögerungsvorrichtung. Die programmierbare Zeitgebungsverzögerungsvorrichtung, die den Zeitgebungsversatz großer Größe kompensieren kann, ist sehr kostspielig und hat schlechte Kompensationseigenschaften. Wenn daher die Entversatzsteuerung 320a den Zeitgebungsversatz, der größer als ein vorbestimmter Wert ist, kompensiert, kann die Entversatzsteuerung 320 so konfiguriert sein, dass sie mit einem Bitverschieber 310 zum Ausgleichen des Zeitgebungsversatzes verbunden ist.
Das heißt, der Bitverschieber 310 kompensiert primär den Zeitgebungsversatz, der außerhalb des von der Entversatzsteuerung 320a auszugleichenden Bereichs liegt. Nach dem Ausführen des ersten Ausgleichs durch den Bitverschieber 310, kann die Entversatzsteuerung 320a den Zeitgebungsversatz in dem Bereich, der durch die Entversatzsteuerung 320a ausgeglichen werden kann, sekundär ausgleichen. Dementsprechend kann der Zeitgebungsversatz großer Größe ausgeglichen werden.
Wenn die Testwellenform zwischen dem Tester gemäß der vorliegenden Erfindung und der DUT 380 gesendet wird, werden außerdem die Ausgabedaten basierend auf der Testwellenform gesendet und die erwarteten Daten und die Ausgabedaten werden von dem Testvergleicher 260 verglichen, wobei der Testvergleicher 260 die Rundlaufverzögerung berücksichtigt. Das heißt, der Testvergleicher 260 berücksichtigt die während des Sendeprozesses der Signale durch verschiedene Strecken variierenden Verzögerungen.
Daher wird die Kompensation für die Rundlaufverzögerung nicht effizient ausgeführt.
In Übereinstimmung mit der vorliegenden Erfindung wird jedoch eine Vorrichtung wie eine FIFO-Vorrichtung verwendet, um die Rundlaufverzögerung effizient zu kompensieren.
Der Testvergleicher 260 kann ferner einen Resynchronisator (nicht gezeigt) zum Ausführen der Resynchronisation der Testausgabedaten durch Berücksichtigen der Rundlaufverzögerung zwischen dem Tester und der DUT 380 und einen Rundlaufausgleicher (nicht gezeigt) zum Verzögern der erwarteten Daten gemäß der Rundlaufverzögerung umfassen. Der Resynchronisator und der Rundlaufausgleicher können jeweils die FIFO-Vorrichtung umfassen.
In einem solchen Fall kann das Testmusterprogramm einfach ohne besondere Konfiguration von dem Programmierer erstellt werden.
Wie oben beschrieben gehört zu den von dem Testmustererzeuger 210 erzeugten Testmusterdaten das Adress- und das Datensignal.
In einem solchen Fall kann der Tester gemäß der vorliegenden Erfindung einen Testergebnisspeicher (nicht gezeigt) zum Speichern von Informationen über die defekte DUT, die durch den Testvergleicher bestimmt wurde, oder von Informationen über das Testmusterprogramm enthalten.
Die Informationen über die defekte DUT können Identifikationsinformationen über eine Position der defekten DUT sein und eine Zelladresse einer defekten Zelle enthalten. Außerdem können die Informationen über das Testmusterprogramm dem Befehl, der Adresse und den Daten, wann die defekte DUT erfasst wurde, entsprechen.
Die in dem (nicht gezeigten) Testergebnisspeicher gespeicherten Informationen können verwendet werden, um die defekte DUT zu entfernen oder ein Debuggen in dem Testmusterprogramm durchzuführen.
Der Tester gemäß der vorliegenden Erfindung kann ferner den Testergebnissender 330 zum Senden der Testergebnisse des Testvergleichers 260, d.h. der Informationen über die defekte DUT und Dateninformationen an eine externe Vorrichtung umfassen, so dass der Nutzer das Testergebnis leicht ansehen kann.
5 ist ein Diagramm, welches eine aktuelle Ausführungsform des Testers zum Testen der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
„ALPG" steht für den Mustererzeuger 210. Der Mustererzeuger 210 umfasst einen „Anweisungsspeicher", in dem eine durch Kompilieren des Testmusterprogramms erhaltene Binärzahl gespeichert wird, „Sequenzsteuerung" steht für das sequentielle Lesen von in dem „Anweisungsspeicher" und einem „Befehlsgenerator" gespeicherten Daten, „Adressgenerator" und „Datengenerator" für das Erzeugen des Befehls, der Adresse oder der Daten, die für den Test der DUT erforderlich sind. Der Mustergenerator 210 erzeugt auch das „Steuerfeld".
„PDS" steht für den Datenauswähler 220. Wie gezeigt konvertiert der Datenauswähler 220 den Befehl, die Adresse und die Daten auf der Basis des „Steuerfelds".
„Latenz" steht für die Latenzsteuerung 270. Die Latenzsteuerung setzt den FIFO ein, um die Verzögerungen anzupassen. Im Fall des Befehls und der Adresse, da nur diese an eine DUT gesendet werden müssen, wird ein DR-(Drive)-FIFO verwendet. Im Falle der Daten, da die Daten an die DUT gesendet und auch mit den erwarteten Daten verglichen werden sollten, wird ein DRE-(Drive Enable)-FIFO und ein CPE-(Compare Enable)-FIFO verwendet.
„FC/TC" steht für die Formatsteuerung 230, den Multiplexer 280, den Demultiplexer 280, die Zeitgebungssteuerung 300 und den Bitverschieber 310.
„FC" steht für die Formatsteuerung 320, „TC" steht für die Zeitgebungssteuerung 300 und den Bitverschieber 310. Außerdem entsprechen „MUX" und „DEMUX" dem Multiplexer 280 bzw. dem Demultiplexer 280.
„Entversatz” entspricht der Entversatzsteuerung 320, „Drive" entspricht dem Treiber 240, „Vergleicher" entspricht dem Ausgabevergleicher 250 und „DCP (Digitaler Vergleicher)" entspricht dem Testvergleicher 260.
„DFM (Data Fail Memory)" und „AFM (Address Fail Memory)" entspricht dem Testergebnisspeicher.
„DCP" und „AFM" umfassen jeweils „Resync FIFO" entsprechend dem Resynchronisator und „RTD FIFO" entsprechend dem Rundlaufverzögerungsvergleicher. Außerdem vergleicht „DCP" die Daten und speichert die Informationen über die defekte DUT in „DFM (Data Fail Memory)" und die entsprechende Adresse wird gesendet und in „AFM" gespeichert.
Während die vorliegende Erfindung insbesondere in Bezug auf die bevorzugten Ausführungsformen davon gezeigt und beschrieben wurde, wird Fachleuten klar sein, dass daran verschiedene Änderungen in Formen und Details vorgenommen werden können, ohne von der Idee und dem Umfang der vorliegenden Erfindung abzuweichen.
Wie oben beschrieben werden in Übereinstimmung mit einem Tester zum Testen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung die verschiedenen Zeitgebungen auf der Basis der Zeitverzögerung statt unter Verwendung der Vielzahl von Takten erzeugt, um die Testeffizienz zu verbessern und die Herstellungskosten zu verringern.

Claims

Tester zum Testen einer DUT, wobei der Tester Folgendes umfasst: einen Mustergenerator zum Erzeugen logischer Testmusterdaten für einen Test der DUT basierend auf einem Testmusterprogramm; einen Datenauswähler zum Konvertieren der logischen Testmusterdaten, die von dem Mustergenerator gesendet werden, in physische Testmusterdaten und erwartete Daten basierend auf den logischen Testmusterdaten; eine Formatsteuerung zum Konvertieren der physischen Testmusterdaten in eine Testwellenform basierend auf einem Zeitverzögerungswertesatz für den Test; einen Treiber zum Anlegen der Testwellenform auf die DUT; einen Ausgabevergleicher zum Empfangen einer Ausgabe, die der Testwellenform entspricht, von der DUT zum Ausgeben von Testausgabedaten; und einen Testvergleicher zum Vergleichen der Testausgabedaten mit den erwarteten Daten, um zu bestimmen, ob die DUT eine defekte DUT ist.
Tester in Übereinstimmung mit Anspruch 1, ferner umfassend eine Latenzsteuerung zum Anlegen der physischen Testmusterdaten und der erwarteten Daten an die Formatsteuerung und den Testvergleicher jeweils durch Steuern von Latenzen davon.
Tester nach Anspruch 1, ferner umfassend: einen Multiplexer zum Multiplexen der Testwellenform, so dass sie einer Betriebsgeschwindigkeit der DUT entspricht; und einen Demultiplexer zum Demultiplexen der Testausgabedaten, so dass sie einer Betriebsgeschwindigkeit des Vergleichs der Testausgabedaten mit den erwarteten Daten entsprechen.
Tester nach Anspruch 3, ferner umfassend eine Zeitgebungssteuerung zum Ausführen einer Abtastung der Testwellenform vor Anlegen der Testwellenform an den Multiplexer.
Tester nach Anspruch 4, ferner umfassend einen Bitverschieber zum Verschieben der Testwellenform um eine Einheit eines Bits, die nach dem Ausführen des Abtastens an den Multiplexer angelegt werden soll.
Tester nach Anspruch 1, ferner umfassend eine Entversatzsteuerung zum Ausgleichen eines in jedem der Kanäle der DUT vor dem Senden der Testwellenform an die DUT durch den Treiber oder nach dem Empfang der Testausgabedaten von der DUT durch den Ausgabevergleicher erzeugten Zeitgebungsversatzes.
Tester nach Anspruch 6, wobei die Entversatzsteuerung den Zeitgebungsversatz ausgleicht, indem sie den Zeitgebungsversatz für jeden der Kanäle einstellt.
Tester nach Anspruch 5, ferner umfassend eine Entversatzsteuerung zum Ausgleichen eines Zeitgebungsversatzes, der in jedem der Kanäle der DUT erzeugt wurde, vor dem Senden der durch den Multiplexer gemultiplexten Testwellenform an die DUT durch den Treiber oder nach dem Empfangen der Testausgabedaten von der DUT durch den Ausgabevergleicher und wobei die Entversatzsteuerung mit dem Bitverschieber auf eine Weise verbunden ist, dass der Zeitgebungsversatz zum Teil durch den Bitverschieber ausgeglichen wird, wenn der Zeitgebungsversatz größer als ein vorgegebener Wert ist.
Tester nach Anspruch 8, wobei die Entversatzsteuerung den Zeitgebungsversatz ausgleicht, indem sie den Zeitgebungsversatz für jeden der Kanäle einstellt.
Tester nach Anspruch 1, wobei der Treiber die Testwellenform an die DUT auf eine Weise anlegt, dass die Wellenform eine der drei Ebenen „hoch", „niedrig" und „Abbruch" aufweist.
Tester nach Anspruch 1, wobei der Ausgabevergleicher die der Testwellenform, die von der DUT empfangen wurde, entsprechende Ausgabe mit einem Schwellwert vergleicht, um die Testausgabedaten auszugeben.
Tester nach Anspruch 11, wobei der Schwellwert variabel ist.
Tester nach Anspruch 11, wobei der Ausgabevergleicher auf der Basis des Schwellwerts als ein Fenster konfiguriert ist und einen Ausgabepegel für ein Signal außerhalb des Fensters bestimmt.
Tester nach Anspruch 1, wobei der Testvergleicher Folgendes umfasst: einen Resynchronisator zum Ausführen einer Resynchronisation der Testausgabedaten durch Berücksichtigen einer Rundlaufverzögerung zwischen dem Tester und der DUT; und einen Rundlaufverzögerungsausgleicher zum Verzögern der erwarteten Daten gemäß der Rundlaufverzögerung.
Tester nach Anspruch 1, wobei der Testmustergenerator ein Steuerfeld zur Konvertierung der logischen Testmusterdaten in die physischen Testmusterdaten, die an den Datenauswähler gesendet werden sollen, basierend auf jedem der Kanäle der DUT, erzeugt, und wobei der Datenauswähler die logischen Testmusterdaten in die physischen Testmusterdaten, die durch jeden der Kanäle der DUT gesendet werden sollen, basierend auf dem Steuerfeld durch Bezugnahme auf eine Vielzahl vorbestimmter Datenauswahltabellen konvertiert.
Tester nach Anspruch 1, ferner umfassend einen Testergebnissender zum Senden eines Ergebnisses des Tests an eine externe Vorrichtung.