DE102005052212A1 - Speicherbauelement, Speicherzellenschaltung und Betriebsverfahren - Google Patents

Speicherbauelement, Speicherzellenschaltung und Betriebsverfahren Download PDF

Info

Publication number
DE102005052212A1
DE102005052212A1 DE102005052212A DE102005052212A DE102005052212A1 DE 102005052212 A1 DE102005052212 A1 DE 102005052212A1 DE 102005052212 A DE102005052212 A DE 102005052212A DE 102005052212 A DE102005052212 A DE 102005052212A DE 102005052212 A1 DE102005052212 A1 DE 102005052212A1
Authority
DE
Germany
Prior art keywords
memory device
memory cell
further characterized
circuit
fuse information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005052212A
Other languages
English (en)
Inventor
Hyun-Duk Suwon Cho
Jin-Yub Lee
Jin-Kook Anyang Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005052212A1 publication Critical patent/DE102005052212A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2216/00Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/26Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability

Landscapes

  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf eine Speicherzellenschaltung, ein Speicherbauelement und ein zugehöriges Betriebsverfahren. DOLLAR A Erfindungsgemäß ist eine schmelzsicherungsfreie Schaltung mit einer NAND-Flashspeicherzelle (110) und einem Schalter (120) vorgesehen, der in Reaktion auf in der NAND-Flashspeicherzelle gespeicherte Daten leitend oder sperrend geschaltet wird. Insbesondere speichert die NAND-Flashspeicherzelle Schmelzsicherungsinformationen. DOLLAR A Verwendung z. B. für nichtflüchtige Halbleiterbauelemente vom Flash-Typ.

Description

  • Die Erfindung bezieht sich auf eine Speicherzellenschaltung, auf ein Speicherbauelement, insbesondere ein nichtflüchtiges Halbleiterspeicherbauelement, und ein zugehöriges Betriebsverfahren.
  • Halbleiterspeicherbauelemente benutzen typischerweise Gleichstrom (DC) bei unterschiedlichen Spannungspegeln, die von einem Gleichspannungsgenerator im Speicherbauelement erzeugt werden. Die vom Speicherbauelement zu benutzenden Gleichspannungs-Sollpegel werden üblicherweise in der Entwurfsphase festgelegt. Im Idealfall sind die tatsächlich vom Gleichspannungsgenerator erzeugten Spannungen identisch mit den Sollspannungen. In der Praxis sind die tatsächlich erzeugten Spannungen jedoch aufgrund von Prozessschwankungen in der Herstellungsphase meist verschieden von den Sollwerten. Daher werden Laserschmelzsicherungen eingesetzt, um die tatsächlichen Spannungen auf die Sollwerte einzustellen, ohne eine Maskenrevision zu benötigen. Laserschmelzsicherungsmethoden erlauben es dem Hersteller, die Spannungs-Istwerte auf die Sollwerte durch selektives Durchtrennen einer oder mehrerer Schmelzsicherungen, die mit dem Gleichspan nungsgenerator verbunden sind, mittels Laserstrahlung einzustellen. Schaltungen, die zum Einstellen der tatsächlichen Spannung unter Verwendung der Laserschmelzsicherungen benutzt werden, werden als Trimmschaltungen bezeichnet.
  • Lasertrimmschaltungen können auch dazu verwendet werden, ein Speicherbauelement mit defekten Speicherzellen zu reparieren, die während des Herstellungsprozesses festgestellt werden. Zusätzliche Speicherzellen, sogenannte Redundanzzellen, werden zum Reparieren des Speicherbauelements benutzt, das defekte Speicherzellen aufweist. Wenn eine Speicherzelle defekt ist, ersetzt die Reparaturschaltung die defekte Speicherzelle durch eine redundante Speicherzelle, indem eine oder mehrere Schmelzsicherungen in einer sogenannten Laserschmelzsicherungsbox durchtrennt werden.
  • Die Verwendung von Laserschmelzsicherungen in Trimm- oder Reparaturschaltungen ist jedoch mit diversen Problemen behaftet. Erstens wird für den Einsatz einer Laserschmelzsicherung eine zusätzliche Maske benötigt. Zweitens gelangen Herstellungsprozesse für Halbleiterspeicherchips immer mehr zu einem Punkt, an dem Laserschmelzsicherungen nicht mehr geeignet sind, da die Halbleiterspeicherchips kontinuierlich einer weiteren Miniaturisierung unterliegen. Denn für die Verringerung der Abmessung von Laserschmelzsicherungen gibt es eine Grenze, und daher ist der Einsatz von Laserschmelzsicherungen mit reduzierten Speicherchipabmessungen weniger effektiv. Drittens werden zum Durchtrennen einer Laserschmelzsicherung einige Testprozeduren bezüglich elektrischer Einzelchipsortierung (EDS) und zugehörige Testausrüstung benötigt. Viertens kann entsprechende Schmelzsicherungsinformation nach Montieren des Speicherbauelements in einer Packung nicht mehr verändert werden. Fünftens kann eine Laserschmelzsicherung nicht mehr wieder leitend gemacht werden, wenn sie durchtrennt worden ist.
  • Der Erfindung liegt daher als technisches Problem die Bereitstellung einer Speicherzellenschaltung, eines Speicherbauelements und eines zugehörigen Betriebsverfahrens zugrunde, welche die oben erwähnten Schwierigkeiten des Standes der Technik von Speicherzellenschaltungen und nichtflüchtigen Speicherbauelementen, die Schmelzsicherungsanordnungen verwenden, ganz oder teilweise vermeiden.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Speicherzellenschaltung mit den Merkmalen des Anspruchs 1, eines Speicherbauelements mit den Merkmalen des Anspruchs 3 oder 8 und eines Betriebsverfahrens mit den Merkmalen des Anspruchs 25.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
  • 1 ein Blockdiagramm einer schmelzsicherungsfreien Speicherzellenschaltung,
  • 2 ein detaillierteres Schaltbild einer schmelzsicherungsfreien Schaltung gemäß 1,
  • 3 ein Blockdiagramm eines schmelzsicherungsfreien Halbleiterspeicherbauelements,
  • 4 ein Blockdiagramm eines schmelzsicherungsfreien nichtflüchtigen Speicherbauelements,
  • 5 ein Blockdiagramm eines weiteren schmelzsicherungsfreien nichtflüchtigen Speicherbauelements,
  • 6 ein Blockdiagramm einer im Speicherbauelement von 5 verwendbaren Zwischenspeicherschaltung,
  • 7 ein Blockdiagramm einer in der Zwischenspeicherschaltung von 6 verwendbaren Zwischenspeicherschaltungseinheit,
  • 8 ein detaillierteres Schaltbild einer möglichen Realisierung für die Zwischenspeicherschaltungseinheit von 7 und
  • 9A bis 9F Schaltbilder verschiedener möglicher Realisierungen von Schaltern zur Verwendung im Speicherbauelement von 5.
  • 1 zeigt eine erfindungsgemäße schmelzsicherungsfreie Schaltung 100 mit einer nichtflüchtigen Speicherzelle 110 und einem Schalter 120. Die nichtflüchtige Speicherzelle 110 speichert Schmelzsicherungsinformation. Der Schalter 120 wird in Reaktion auf die Schmelzsicherungsinformation leitend oder sperrend geschaltet. Beispielsweise wird der Schalter 120 leitend geschaltet, wenn Daten mit logischem Wert „1" in der nichtflüchtigen Speicherzelle 110 gespeichert sind. Dies entspricht dem Fall einer Schmelzsicherung in einem nicht durchtrennten, verbindenden Zustand. Wenn hingegen Daten mit logischem Wert „0" in der nichtflüchtigen Speicherzelle 110 gespeichert sind, ist der Schalter 120 sperrend geschaltet, was dem Fall einer Schmelzsicherung in einem durchtrennten, unterbrechenden Zustand entspricht. Folglich ergibt die schmelzsicherungsfreie Schaltung 100 den gleichen Effekt wie der durchtrennte und der nichtdurchtrennte Zustand einer Schmelzsicherung, wobei ein mit einer nichtflüchtigen Speicherzelle gekoppelter Schalter verwendet wird.
  • 2 zeigt eine mögliche Implementierung einer derartigen schmelzsicherungsfreien Schaltung 200 mit einer Flashspeicherzelle 210 als nicht flüchtige Speicherzelle und mit einem NMOS-Transistor 220 als Schalter. Der NMOS-Transistor 220 wird in Reaktion auf Daten, die in der Flashspeicherzelle 210 gespeichert sind, leitend oder sperrend geschaltet.
  • 3 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen schmelzsicherungsfreien Halbleiterbauelements 300 z.B. in Form einer integrierten Schaltung. Obwohl das schmelzsicherungsfreie Halbleiterbauelement 300 keine Schmelzsicherung benutzt, wird bei ihm der gleiche Effekt wie bei Verwendung einer Schmelzsicherung erzielt. Dazu beinhaltet das schmelzsicherungsfreie Halbleiterbauelement 300 ein nichtflüchtiges Speicherbauelement 310, ein flüchtiges Speicherbauelement 320 und ein Nichtspeicherbauelement 330.
  • Das nichtflüchtige Speicherbauelement 310 speichert Schmelzsicherungsinformation in einer Speicherzelle. Die darin gespeicherte Schmelzsicherungsinformation wird auch dann beibehalten, wenn eine zugeordnete Energieversorgung unterbrochen wird. Die Schmelzsicherungsinformation kann von dem nichtflüchtigen Speicherbauelement 310 bzw. der dieses verkörpernden nichtflüchtigen Speicherzelle beispielsweise während eines Einschaltvorgangs abgegeben werden.
  • Wenn die Energieversorgung unterbrochen wird, verliert das flüchtige Speicherbauelement 320, z.B. ein DRAM oder SRAM, die darin gespeicherten Daten. Das integrierte Halbleiterschaltkreisbauelement 300 beinhaltet das Nichtspeicherbauelement 330 in integrierter Form, wobei das flüchtige Speicherbauelement 320 und/oder das Nichtspeicherbauelement 330 Schalter 321, 331 und einstellbare Schaltungen 322, 323 beinhalten.
  • Die Schalter 321 und 331 werden in Reaktion auf Schmelzsicherungsinformation, die vom nichtflüchtigen Speicherbauelement 310 abgegeben wird, elektrisch leitend oder sperrend geschaltet. Die Ein- und Ausschaltvorgänge der Schalter 321 und 331 emulieren den nichtdurchtrennten bzw. den durchtrennten Zustand einer Schmelzsicherung.
  • Die einstellbaren Schaltungen 322 und 332 dienen z.B. zum Einstellen einer Spannung auf einen Sollpegel oder zum Einstellen einer Adresse einer defekten Speicherzelle in Reaktion auf den Ein- oder Ausschaltvorgang der Schalter 321 und 331. Jede einstellbare Schaltung 322, 332 kann z.B. eine Trimmschaltung oder eine Reparaturschaltung umfassen. Beispielsweise kann eine Trimmschaltung dazu verwendet werden, einen Spannungsgenerator einzustellen, der eine Gleichspannung auf einem konstanten Pegel erzeugt. Die Schalter 321 und 331 können anstelle einer Laserschmelzsicherung in Reaktion auf die Schmelzsicherungsinformation leitend oder sperrend geschaltet werden, wodurch die Ausgangsspannung des Gleichspannungsgenerators auf die Sollspannung eingestellt wird. Als weiteres Beispiel kann die einstellbare Schaltung 322 eine Reparaturschaltung enthalten oder Teil einer solchen sein, die ihrerseits in einem Halbleiterspeicherbauelement enthalten ist, wie einem DRAM oder SRAM. Die Reparaturschaltung kann zum Ersetzen einer defekten Zelle durch eine redundante Zelle benutzt werden. Die defekte Speicherzelle kann unter Verwendung des Schalters 321 ersetzt werden, der abhängig von der Schmelzsicherungsinformation leitend oder sperrend geschaltet ist.
  • Im gezeigten Ausführungsbeispiel kann das integrierte Halbleiterschaltkreisbauelement 300 beispielsweise ein NAND-Flashspeicher mit einer NOR-Schnittstelle sein, wie das Flashbauelement OneNAND® von Samsung. Ein derartiger NAND-Flashspeicher mit NOR-Schnittstelle beinhaltet ein nichtflüchtiges Speicherbauelement z.B. vom NAND-Typ, ein flüchtiges Speicherbauelement, z.B. ein SRAM, und ein Nichtspeicherbauelement wie z.B. ein Register.
  • 4 zeigt im Blockdiagramm ein schmelzsicherungsfreies nichtflüchtiges Speicherbauelement 400 mit einem Speicherzellenfeld 410, Schaltern 421, 422 und 423 und einer internen einstellbaren Schaltung 430. Das Speicherzellenfeld 410 speichert Schmelzsicherungsinformation an einer spezifischen, durch einen Sicherheitsblock 411 definierten Stelle und ist in einem Speicherbereich, auf den ein allgemeiner Nutzer Zugriff hat, und einen spezifischen Speicherbereich aufgeteilt, auf den ein normaler Nutzer keinen Zugriff hat. Auf den Sicherheitsblock 411 kann vom allgemeinen Nutzer nicht zugegriffen werden, d.h. dieser stellt einen spezifischen, vom Hersteller genutzten Bereich dar, z.B. ein sogenannter CDROW-Block oder OTP-Block in einem Flashspeicherbauelement. Die Schalter 421, 422 und 423 werden abhängig von der vom Sicherheitsblock 411 des schmelzsicherungsfreien nichtflüchtigen Speicherbauelements 410 abgegebenen Schmelzsicherungsinformation elektrisch leitend oder sperrend geschaltet. Die Ein- und Ausschaltvorgänge bzw. Ein- und Ausschaltzustände der Schalter 421, 422 und 423 entsprechen den Vorgängen bzw. Zuständen einer nicht durchtrennten bzw. einer durchtrennten Schmelzsicherung.
  • Die interne einstellbare Schaltung 410 ist mit beiden Anschlüssen jedes Schalters 421, 422 und 423 verbunden. Abhängig vom Ein- oder Ausschaltzustand der Schalter 421, 422 und 423 liefert die interne einstellbare Schaltung 430 die gleichen Resultate wie Vorgänge zum Nichtdurchtrennen oder Durchtrennen einer Schmelzsicherung. Die interne einstellbare Schaltung 430 beinhaltet Trimmschaltungen 431 und 433 sowie eine Reparaturschaltung 432. Die Trimmschaltungen 431 und 433 stellen einen Spannungspegel auf einen Sollwert ein. Die Reparaturschaltung 432 ersetzt eine defekte Speicherzelle durch eine redundante Speicherzelle.
  • 5 zeigt ein weiteres schmelzsicherungsfreies nichtflüchtiges Speicherbauelement 500 gemäß der Erfindung mit einem Speicherzellenfeld 510, einer Datenausgabesteuereinheit 520, einer Zwischenspeicherschaltung 530, einer Verwaltungseinheit (Scheduler) 540, Schaltern 551, 552 und 553 und einer internen einstellbaren Schaltung 560. Das Speicherzellenfeld 510, die Schalter 551, 552 und 553 sowie die interne einstellbare Schaltung 560 haben den gleichen Aufbau und die gleiche Betriebsweise wie die entsprechenden Elemente von 4, so dass insoweit auf deren obige Beschreibung verwiesen werden kann.
  • Die Datenausgabesteuereinheit 520 empfängt eine Anzahl n von Bits an Schmelzsicherungsinformation von einem Sicherheitsblock 511 des Speicherzellenfeldes 510, wobei n eine positive ganze Zahl ist, und gibt die n Bits an Schmelzsicherungsinformation in Einheiten von m Bit, mit m als einer positiven ganzen Zahl, in Reaktion auf ein Taktsignal ab. Beispielsweise empfängt die Datenausgabesteuereinheit 520 210 Bit an Schmelzsicherungsinformation, d.h. 1024 Bit, und gibt die Schmelzsicherungsinformation in Einheiten von 10 Bit ab. Beispielsweise empfängt die Datenausgabesteuereinheit 520 die n Bit an Schmelzsicherungsinformation vom Speicherzellen 510 beim Einschalten. Die Datenausgabesteuereinheit 520 empfängt zusätzlich oder alternativ die Schmelzsicherungsinformation des Speicherzellenfeldes beim Lesen von in einem Speicherzellenfeld eines Flashspeicherbauelements vom NAND-Typ gespeichertem Bootcode zwischen dem Zeitpunkt, zu dem ein Einschaltrücksetzsignal (POR-Signal) anliegt, und dem Startzeitpunkt eines Bootcode-Lesevorgangs. Die Datenausgabesteuereinheit 520 empfängt die n Bit an Schmelzsicherungsinformation vom Speicherzellenfeld 510 z.B. simultan. Wenn die Schmelzsicherungsinformation in einer Seite eines Flashspeicherbauelements vom NAND-Typ abgelegt ist, empfängt die Datenausgabesteuereinheit 520 die n Bit an Schmelzsicherungsinformation beispielsweise simultan durch einen Lesevorgang. Die Datenausgabesteuereinheit 520 wird außerdem dazu benutzt, Daten abzugeben, die in einem Speicherbereich abgelegt sind, der einem allgemeinen Benutzer im Normalbetrieb zur Verfügung steht.
  • Die Zwischenspeicherschaltung 530 empfängt die n Bit an Schmelzsicherungsinformation von der Datenausgabesteuereinheit 520 in Einheiten von m Bit in Reaktion auf ein Zwischenspeicherfreigabesignal ENi, mit i als einer ganzen Zahl, und puffert die Schmelzsicherungsinformation. Die Verwaltungseinheit 520 aktiviert sequentiell das Zwischenspeicherfreigabesignal ENi, wodurch die Zwischenspeicherschaltung 530 die n Bit an Schmelzsicherungsinformation in Einheiten von m Bit empfängt.
  • Aufbau und Funktionsweise vorteilhafter Realisierungen entsprechender Zwischenspeicherschaltungen werden nachstehend unter Bezugnahme auf die 6 bis 8 näher erläutert. 6 zeigt eine beispielhafte Zwischenspeicherschaltung, wie sie als Zwischenspeicherschaltung 530 in 5 verwendbar ist. Die Zwischenspeicherschaltung 530 gemäß 6 empfängt Schmelzsicherungsinformation in Einheiten von m Bit in Reaktion auf die Zwischenspeicherfreigabesignale ENi. Wenn das erste Zwischenspeicherfreigabesignal EN1 aktiviert wird, werden die m Bit an Schmelzsicherungsinformation in m Zwischenspeicherschaltungseinheiten 531, 532, ..., 533 gepuffert. Wenn das zweite Zwischenspeicherfreigabesignal EN2 aktiviert wird, werden m Bit an Schmelzsicherungsinformation in m Zwischenspeicherschaltungseinheiten 534, 535, ..., 536 gepuffert. Durch Wiederholen dieser Vorgänge wird die Schmelzsicherungsinformation für alle n Bit in der Zwischenspeicherschaltung 530 gepuffert.
  • 7 veranschaulicht eine beispielhafte Realisierung für die Zwischenspeicherschaltungseinheit 531 von 6 stellvertretend für die übrigen dortigen Zwischenspeicherschaltungseinheiten. Im Beispiel von 7 umfasst die Zwischenspeicherschaltungseinheit 531 einen Rücksetzanschluss RST, der auf ein Einschaltrücksetzsignal POR initialisiert wird, einen Dateneingabeanschluss D zum Empfangen von Schmelzsicherungsinformation, einen Steueranschluss G zum Empfangen des Zwischenspeicherfreigabesignals EN1 und einen Ausgabeanschluss Q zum Ausgeben der Schmelzsicherungsinformation in Reaktion auf das Zwischenspeicherfreigabesignal EN1.
  • 8 zeigt eine beispielhafte schaltungstechnische Realisierung für die Zwischenspeicherschaltungseinheit 531 von 7. Im Beispiel von 8 beinhaltet die Zwischenspeicherschaltungseinheit 531 eine Logikschaltung 801 zum Empfangen von Schmelzsicherungsinformation Data und des Zwischenspeicherfreigabesignals EN1, einen PMOS-Transistor 802 zum Empfangen des Einschaltrücksetzsignals POR und einen NMOS-Transistor 803 zum Empfangen eines Ausgabewertes der Logikschaltung 801 sowie Inverter 804 und 805.
  • Die Zwischenspeicherschaltungseinheit 531 initialisiert eine Zwischenspeicherung in Reaktion auf das Einschaltrücksetzsignal POR, d.h. sie gibt einen Logikwert „0" ab. Während die Schmelzsicherungsinformationsdaten zugeführt werden, ist das Zwischenspeicherfreigabesignal EN1 aktiviert, und der NMOS-Transistor ist leitend geschaltet, wodurch die Zwischenspeicherschaltungseinheit 531 die Schmelzsicherungsinformationsdaten speichert, auf die an einem Ausgangsanschluss desselben zugegriffen werden kann. In einer vorteilhafte Realisierung beinhaltet die Logikschaltung ein UND-Gatter.
  • Die 9A bis 9F zeigen vorteilhafte Realisierungsmöglichkeiten für die Schalter 551, 552 und 553 von 5. Die zugehörigen Schaltbilder sind weitestgehend selbsterklärend und bedürfen insoweit keiner näheren Erläuterungen.
  • Jeder der in den 9A bis 9D gezeigten Schalter ist als Schiebeelement eines hohen Spannungspegels realisiert, wie es in einer Trimmschaltung für hohe Gleichspannung verwendet werden kann. Wenn z.B. ein Gleichspannungsgenerator bei einer Spannung VPP arbeitet, die höher als eine Versorgungsspannung VCC ist, sollte der Schalter vor zugsweise auch bei Anwesenheit von hohen Spannungen leicht eingeschaltet oder ausgeschaltet werden können. Außerdem sollte der Schalter vorzugsweise eine zugeführte hohe Spannung von einem Knoten A zu einem Knoten B möglichst verlustfrei übertragen können. Dementsprechend wird für oder in derartigen Schaltern das Schiebeelement für hohen Spannungspegel benutzt. Der Schalter für höhere Spannung, wie er erfindungsgemäß benutzbar ist, ist jedoch nicht auf ein Schiebeelement für hohen Spannungspegel beschränkt, vielmehr können alle Arten von Schaltern eingesetzt werden, die in der Lage sind, bei hohen Spannungen zu arbeiten.
  • Die in den 9E und 9F gezeigten Schalter sind Beispiele von Schaltern für niedrigere Spannung, wie sie bei Spannungen niedriger als die Versorgungsspannung VCC eingesetzt werden können. Wenn beispielsweise ein Gleichspannungsgenerator bei einer Spannung niedriger als die Versorgungsspannung VCC arbeitet, sollte der Schalter für niedrigere Spannung vorzugsweise eine zugeführte Spannung von einem Knoten A zu einem Knoten B möglichst verlustfrei übertragen. Somit sind einige Schalter, die in der Lage sind, Signale von einem Knoten A zu einem Knoten B verlustfrei zu übertragen, für einen solchen Schalter für niedrigere Spannung gemäß der Erfindung geeignet.
  • Gemäß den Prinzipien der Erfindung können Probleme herkömmlicher Systeme mit Schmelzsicherungsanordnungen gelöst werden, wobei schmelzsicherungsfreie Schaltungen, schmelzsicherungsfreie integrierte Halbleiterschaltungen bzw. nichtflüchtige Speicherbauelemente und schmelzsicherungsfreie Verfahren benutzt werden. Dies macht z.B. eine Maske für eine Laserschmelzsicherung unnötig. Zudem können die Beschränkungen hinsichtlich Reduzierung der Abmessung von Laserschmelzsicherungen überwunden werden. Es ist auch keine EDS-Testprozedur und kein EDS-Testaufbau zum Durchtrennen von Laserschmelzsicherungen nötig. Als weiterer Vorteil kann die Schmelzsiche rungsinformation auch nach Montieren des Bauelements in einer Packung leicht geändert werden. Nichtflüchtige Speicherzellen, die Schmelzsicherungsinformation speichern, können auch wieder neu programmiert werden, im Unterschied zu einer Schmelzsicherung, die nicht mehr umprogrammiert werden kann, wenn sie durchtrennt worden ist.

Claims (27)

  1. Speicherzellenschaltung, dadurch gekennzeichnet, dass sie schmelzsicherungsfrei ausgelegt ist und eine NAND-Flashspeicherzelle (110) und einen Schalter (120) aufweist, der in Reaktion auf in der NAND-Flashspeicherzelle gespeicherte Daten leitend oder sperrend geschaltet wird.
  2. Speicherzellenschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, dass in der NAND-Flashspeicherzelle Schmelzsicherungsinformation gespeichert ist.
  3. Speicherbauelement, insbesondere Halbleiterspeicherbauelement, dadurch gekennzeichnet, dass es schmelzsicherungsfrei ausgelegt ist und folgende Elemente enthält: – ein NAND-Flashspeicherbauelement (310) zum Speichern von Schmelzsicherungsinformation, – einen Schalter (321), der in Reaktion auf die Schmelzsicherungsinformation elektrisch leitend oder sperrend geschaltet wird, und – eine mit dem Schalter gekoppelte, einstellbare Schaltung (322).
  4. Speicherbauelement nach Anspruch 3, weiter gekennzeichnet durch ein flüchtiges Speicherbauelement, das mit dem Schalter und der einstellbaren Schaltung auf einem gemeinsamen Halbleiterbauelement integriert ist.
  5. Speicherbauelement nach Anspruch 4, weiter dadurch gekennzeichnet, dass das flüchtige Speicherbauelement einen SRAM umfasst.
  6. Speicherbauelement nach Anspruch 3, weiter dadurch gekennzeichnet, dass der Schalter (331) und die einstellbare Schaltung (332) in einem Nicht-Speicherbauelement (330) enthalten sind.
  7. Speicherbauelement nach einem der Ansprüche 3 bis 6, weiter dadurch gekennzeichnet, dass es einen NAND-Flashspeicher mit einer NOR-Schnittstelle umfasst.
  8. Speicherbauelement, insbesondere nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass es als schmelzsicherungsfreies nichtflüchtiges Speicherbauelement ausgelegt ist und folgende Elemente enthält: – ein nichtflüchtiges Speicherzellenfeld (410) zum Speichern von Schmelzsicherungsinformation, – einen Schalter (421), der in Reaktion auf die Schmelzsicherungsinformation elektrisch leitend oder sperrend geschaltet wird, und – eine interne einstellbare Schaltung (431), die mit beiden Anschlüssen des Schalters gekoppelt ist.
  9. Speicherbauelement nach Anspruch 8, weiter gekennzeichnet durch – eine Datenausgabesteuereinheit (520) zum Empfangen der Schmelzsicherungsinformation vom Speicherzellenfeld und Ausgeben der Schmelzsicherungsinformation in Reaktion auf ein Taktsignal und – eine Zwischenspeicherschaltung (530) zum Empfangen und Zwischenspeichern der Schmelzsicherungsinformation von der Datenausgabesteuereinheit und Anlegen der Schmelzsicherungsinformation an den Schalter.
  10. Speicherbauelement nach Anspruch 9, weiter dadurch gekennzeichnet, dass die Datenausgabesteuereinheit zum Empfangen einer Anzahl n von Bits an Schmelzsicherungsinformation vom Speicherzellenfeld und zum Ausgeben der Schmelzsicherungsinformation in Einheiten von m Bit an die Zwischenspeicherschaltung ausgelegt ist.
  11. Speicherbauelement nach Anspruch 10, dadurch gekennzeichnet, dass eine Anzahl n von Schaltern vorgesehen ist, die in Reaktion auf die n Bit an Schmelzsicherungsinformation arbeiten.
  12. Speicherbauelement nach Anspruch 10 oder 11, weiter gekennzeichnet durch eine Verwaltungs-/Steuereinheit (540) zum sequentiellen Aktivieren eines Zwischenspeicherfreigabesignals, so dass die Zwischenspeicherschaltung die n Bit an Schmelzsicherungsinformation in Einheiten von m Bit empfängt.
  13. Speicherbauelement nach einem der Ansprüche 10 bis 12, weiter dadurch gekenzeichnet, dass die Datenausgabesteuereinheit die n Bit an Schmelzsicherungsinformation gleichzeitig vom Speicherzellenfeld empfängt.
  14. Speicherbauelement nach einem der Ansprüche 9 bis 13, weiter dadurch gekennzeichnet, dass die Datenausgabesteuereinheit Schmelzsicherungsinformation synchron mit einem Übergang des Taktsignals abgibt.
  15. Speicherbauelement nach einem der Ansprüche 9 bis 14, weiter dadurch gekennzeichnet, dass die Datenausgabesteuereinheit die Schmelzsicherungsinformation vom Speicherzellenfeld bei einem Einschaltvorgang empfängt.
  16. Speicherbauelement nach einem der Ansprüche 9 bis 15, weiter dadurch gekennzeichnet, dass die Datenausgabesteuereinheit während eines Normalbetriebszustands normale, im Speicherzellen gespeicherte Daten ausgibt.
  17. Speicherbauelement nach einem der Ansprüche 10 bis 16, weiter dadurch gekennzeichnet, dass die Datenausgabesteuereinheit n Bit an Schmelzsicherungsinformation vom Speicherzellenfeld zwischen dem Zeitpunkt, zu dem ein Einschaltrücksetzsignal angelegt wird, und dem Zeitpunkt empfängt, zu dem ein Bootcodelesevorgang startet.
  18. Speicherbauelement nach Anspruch 17, weiter dadurch gekennzeichnet, dass die Zwischenspeicherschaltung in Reaktion auf das Einschaltrücksetzsignal initialisiert wird.
  19. Speicherbauelement nach einem der Ansprüche 10 bis 18, weiter dadurch gekennzeichnet, dass die Anzahl n gleich 2m ist.
  20. Speicherbauelement nach einem der Ansprüche 8 bis 19, weiter dadurch gekennzeichnet, dass es ein Flashspeicherbauelement vom NAND-Typ umfasst.
  21. Speicherbauelement nach einem der Ansprüche 3 bis 20, weiter dadurch gekennzeichnet, dass die einstellbare Schaltung darauf ausgelegt ist, einen nicht durchtrennten oder durchtrennten Betriebszustand einer Schmelzsicherung in Reaktion auf den Ein- oder Ausschaltzustand des Schalters zu emulieren.
  22. Speicherbauelement nach einem der Ansprüche 3 bis 21, weiter dadurch gekennzeichnet, dass die einstellbare Schaltung eine Trimmschaltung zum Einstellen einer Spannung auf einen Sollpegel umfasst.
  23. Speicherbauelement nach einem der Ansprüche 3 bis 21, weiter dadurch gekennzeichnet, dass die einstellbare Schaltung eine Reparaturschaltung zum Reparieren einer defekten Speicherzelle umfasst.
  24. Speicherbauelement nach Anspruch 23, weiter dadurch gekennzeichnet, dass die Reparaturschaltung zum Ändern einer Spaltenadresse oder einer Zeilenadresse einer defekten Speicherzelle ausgelegt ist.
  25. Betriebsverfahren, insbesondere für eine schmelzsicherungsfreie Schaltung nach Anspruch 2, gekennzeichnet durch folgende Schritte: – Speichern von Schmelzsicherungsinformation in einer NAND-Flashspeicherzelle, – elektrisches Anschalten oder Abschalten eines Schalters in Reaktion auf die Schmelzsicherungsinformation und – Emulieren eines nicht durchtrennten oder eines durchtrennten Betriebszustands einer Schmelzsicherung in Reaktion auf den Einschalt- oder Ausschaltzustand des Schalters.
  26. Verfahren nach Anspruch 25, weiter dadurch gekennzeichnet, dass das Emulieren des Betriebszustands einer Schmelzsicherung ein Einstellen einer Spannung auf einen Sollpegel in Reaktion auf das Einschalten oder Ausschalten des Schalters umfasst.
  27. Verfahren nach Anspruch 25, weiter dadurch gekennzeichnet, dass das Emulieren des Betriebszustands einer Schmelzsicherung das Ändern einer Spaltenadresse oder einer Zeilenadresse einer defekten Speicherzelle in Reaktion auf das Einschalten oder Ausschalten des Schalters umfasst.
DE102005052212A 2004-10-26 2005-10-26 Speicherbauelement, Speicherzellenschaltung und Betriebsverfahren Ceased DE102005052212A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040085753A KR100634439B1 (ko) 2004-10-26 2004-10-26 퓨즈프리 회로, 퓨즈프리 반도체 집적회로 및 퓨즈프리불휘발성 메모리 장치, 그리고 퓨즈프리 방법
KR10-2004-0085753 2004-10-26

Publications (1)

Publication Number Publication Date
DE102005052212A1 true DE102005052212A1 (de) 2006-05-04

Family

ID=36202085

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005052212A Ceased DE102005052212A1 (de) 2004-10-26 2005-10-26 Speicherbauelement, Speicherzellenschaltung und Betriebsverfahren

Country Status (6)

Country Link
US (1) US20060152991A1 (de)
JP (1) JP2006127739A (de)
KR (1) KR100634439B1 (de)
CN (1) CN1783345A (de)
DE (1) DE102005052212A1 (de)
TW (1) TWI264108B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101193348B1 (ko) * 2006-12-22 2012-10-19 싸이던스 코포레이션 마스크 프로그램 가능한 안티-퓨즈 아키텍처
KR100923818B1 (ko) 2007-08-22 2009-10-27 주식회사 하이닉스반도체 퓨즈 회로와 이를 구비한 플래시 메모리 소자
KR101033489B1 (ko) 2009-11-30 2011-05-09 주식회사 하이닉스반도체 반도체 메모리 장치의 파워 온 리셋 신호 생성 회로

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654168B1 (de) * 1992-08-10 2001-10-31 Monolithic System Technology, Inc. Fehlertolerantes hierarchisiertes Bussystem
JPH07254275A (ja) * 1994-01-31 1995-10-03 Toshiba Corp 半導体記憶装置
KR0146446B1 (ko) * 1995-07-24 1998-08-17 양승택 병렬 공통 버스형 고속 패킷 교환 시스템의 가입자 입출력 장치
JP3780580B2 (ja) * 1995-10-16 2006-05-31 セイコーエプソン株式会社 半導体記憶装置及びそれを用いた電子機器
US6845046B1 (en) * 1997-01-31 2005-01-18 Renesas Technology Corp. Microcomputer and microprocessor having flash memory operable from single external power supply
KR100269299B1 (ko) * 1997-07-14 2000-10-16 윤종용 데이터패쓰(dq)수감소회로및감소방법과이를이용한반도체장치
KR100271840B1 (ko) * 1997-08-27 2000-11-15 다니구찌 이찌로오 회로 면적의 증대를 억제하면서 복수의 전위를 출력할 수 있는내부 전위 발생 회로
US6147908A (en) * 1997-11-03 2000-11-14 Cypress Semiconductor Corp. Stable adjustable programming voltage scheme
KR100333720B1 (ko) * 1998-06-30 2002-06-20 박종섭 강유전체메모리소자의리던던시회로
JP3625383B2 (ja) * 1998-08-25 2005-03-02 シャープ株式会社 不揮発性半導体メモリ装置
JP2001176290A (ja) * 1999-12-10 2001-06-29 Toshiba Corp 不揮発性半導体記憶装置
JP4191355B2 (ja) * 2000-02-10 2008-12-03 株式会社ルネサステクノロジ 半導体集積回路装置
US6430087B1 (en) * 2000-02-28 2002-08-06 Advanced Micro Devices, Inc. Trimming method and system for wordline booster to minimize process variation of boosted wordline voltage
JP2002150789A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 不揮発性半導体記憶装置
US6694448B2 (en) * 2001-03-05 2004-02-17 Nanoamp Solutions, Inc. SRAM row redundancy
JP2002318265A (ja) * 2001-04-24 2002-10-31 Hitachi Ltd 半導体集積回路及び半導体集積回路のテスト方法
KR100393619B1 (ko) * 2001-09-07 2003-08-02 삼성전자주식회사 휴대 단말기의 메모리 장치 및 그 제어방법
JP2003085994A (ja) * 2001-09-13 2003-03-20 Hitachi Ltd 半導体集積回路装置
JP2003233999A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体集積回路及び半導体集積回路の製造方法
US6879530B2 (en) * 2002-07-18 2005-04-12 Micron Technology, Inc. Apparatus for dynamically repairing a semiconductor memory

Also Published As

Publication number Publication date
JP2006127739A (ja) 2006-05-18
US20060152991A1 (en) 2006-07-13
TWI264108B (en) 2006-10-11
KR100634439B1 (ko) 2006-10-16
CN1783345A (zh) 2006-06-07
TW200625595A (en) 2006-07-16
KR20060036684A (ko) 2006-05-02

Similar Documents

Publication Publication Date Title
DE112016006170B4 (de) Puf-werterzeugung unter verwendung einer anti-schmelzsicherungs-speicheranordnung
DE10237995B4 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE102005031524A1 (de) Redundanzprogrammierschaltung und Verfahren
DE102004041020A1 (de) Reparaturvorrichtung und -verfahren und zugehöriger Halbleiterspeicherbaustein
DE69500007T2 (de) Speicherredundanzschaltung
DE10205685B4 (de) Halbleiterspeicherbauelement und Speichersystem
DE102004056088A1 (de) Speichersystem mit Flashspeicher
DE3906897A1 (de) Halbleiterspeichereinrichtung mit verbesserter redundanzschaltung
DE3919185C2 (de)
DE10338273A1 (de) Halbleiterspeicherbauelement und Zugriffsverfahren hierfür
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE102005052212A1 (de) Speicherbauelement, Speicherzellenschaltung und Betriebsverfahren
DE10353852A1 (de) Extern getaktete Programmierung einer elektrischen Sicherung mit asynchroner Sicherungsauswahl
DE10110111A1 (de) Zuverlässig arbeitende Programmierschaltung mit niedrigem Standby-Strom und Halbleiterspeichervorrichtung mit dieser Programmierschaltung
DE4129133C1 (de)
DE19830362A1 (de) Halbleiterspeichervorrichtung
DE10261571B4 (de) Halbleiterspeicherbauelement und Reparaturverfahren
DE112007002700B4 (de) Schaltungsanordnung, umfassend ein Speicherzellenfeld, und Verfahren zu deren Betrieb
DE19843470A1 (de) Integrierter Speicher mit Selbstreparaturfunktion
DE102007006340A1 (de) Elektrische Sicherungsschaltung
DE102004010838B4 (de) Verfahren zum Bereitstellen von Adressinformation über ausgefallene Feldelemente und das Verfahren verwendende Schaltung
DE10341767A1 (de) Halbleitervorrichtung, bei der eine nicht korrekte Bestimmung des Durchschmelzzustandes einer Sicherung unwahrscheinlich ist
DE10201573A1 (de) Redundanter Decoderschaltkreis, zugehöriges Speicherbauelement sowie Zugriffs- und Testverfahren
DE10311373B4 (de) Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers
DE102005045696A1 (de) Verfahren und Schaltung zur Ausfalladressenprogrammierung und Halbleiterspeicherbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection