-
Diese
Anmeldung beansprucht den Nutzen der koreanischen Anmeldung Nr.
P2004-63869, eingereicht am 13. August 2004, die hiermit durch Bezugnahme
in den vorliegenden Text aufgenommen wird, so als sei sie in vollem
Umfang im vorliegenden Text enthalten.
-
ALLGEMEINER
STAND DER TECHNIK
-
Gebiet der
Erfindung
-
Die
vorliegende Erfindung betrifft einen nicht-flüchtigen
Speicherbaustein und insbesondere ein Verfahren zur Herstellung
eines nicht-flüchtigen Speicherbausteins,
der den Stromverbrauch senkt und eine Kontaminierung einer Isolationsschicht
verhindert.
-
Nicht-flüchtige Speicherbausteine
haben den Vorteil, dass auch im Fall einer Stromunterbrechung keine
Daten verloren gehen. Das hat zu ihrem weit verbreiteten Gebrauch
zur Datenspeicherung in BIOS-Chips von Computern, in Set-Top-Boxen,
Druckern, Netzwerkservern, Digitalkameras und Mobiltelefonen geführt. Unter
den nicht-flüchtigen
Speicherbausteinen ermöglicht
ein elektrisch löschbarer
programmierbarer Nur-Lese-Speicherbaustein
(EEPROM) Datenlöschoperationen
aus einzelnen Speicherzellen oder nach Sektoren. Ein Zellentransistor einer
EEPROM-Bausteins wird in der Weise programmiert, dass die Schwellenspannung
des Transistors erhöht
wird, indem heiße
Kanalelektronen auf der Abzugsseite erzeugt werden, die dann in
einem floatenden Gate gespeichert werden, und wird in der Weise
gelöscht, dass
die Schwellenspannung gesenkt wird, indem ein Hochspannungspotenzial
zwischen dem floatenden Gate und der Quelle/dem Substrat erzeugt
wird, um dadurch die gespeicherten heißen Kanalelektronen zu entladen.
-
Inzwischen
ist der Flash-Speicher eine spezifische Form eines nicht-flüchtigen
Speichers, mit dem Datenbits in Einheiten des Speichers oder Speicherzellen
gespeichert werden. Eine Gruppierung von Speicherzellen kann man
als ein "Wort" bezeichnen; eine
Gruppierung von Wörtern
kann man als eine "Seite" bezeichnen; und
eine Gruppierung von Seiten kann man als einen "Sektor" bezeichnen. Auf Daten kann zum Lesen
und Programmieren nach Wort oder Seite zugegriffen werden, während auf
einen ganzen Sektor in der Regel zum Löschen, wie bei einem "Flash", zugegriffen wird.
-
1A und 1B veranschaulichen einen Prozess zum
Herstellen eines Flash-Speicherbausteins nach dem Stand der Technik,
der eine übereinander angeordnete
Gate-Struktur aufweist, die ein floatendes Gate und ein Steuer-Gate
umfasst. Das floatende Gate speichert elektrische Ladungen für das Gate, und
das Steuer-Gate erhält
eine Steuerspannung.
-
Wie
in 1A zu sehen, ist
auf einem zuvor festgelegten Abschnitt eines Halbleitersubstrats 11 eine
Durchtunnelungsoxidschicht 11a ausgebildet, und auf der
Durchtunnelungsoxidschicht ist mittels einer Reihe von Abscheidungsschritten
ein gestapeltes Gate 12 ausgebildet, dergestalt, dass Schichten einer
gestapelten Gate-Struktur entstehen. Das gestapelte Gate 12 umfasst
eine Polysiliciumschicht für die
Ausbildung eines floatenden Gates 12a, eine Gate-Isolierschicht 12b mit
einer Oxid-Nitrid-Oxid-Struktur und eine Polysiliciumschicht für die Ausbildung
eines Steuer-Gates 12c, die nacheinander auf der Durchtunnelungsoxidschicht 11a ausgebildet
sind. Die Polysiliciumschicht für
die Ausbildung eines floatenden Gate hat eine Dicke von 800 bis 1200 Å und ist
durch chemisch-mechanische Niederdruckabscheidung gebildet, und
die Polysiliciumschicht für
die Ausbildung eines Steuer-Gates hat eine Dicke von 2000 bis 2200 Å und ist
ebenfalls durch chemisch-mechanische Niederdruckabscheidung gebildet.
-
Anschließend wird
ein photolithografisches Verfahren angewendet, um die Struktur des
gestapelten Gates 12, die aus dem Steuer-Gate 12c,
der Gate-Isolierschicht 12b und
dem floatenden Gate 12a besteht, mittels Ätzen der
Struktur, die durch die vorangegangenen Abscheidungsschritte erhalten wurde,
auszubilden. Das heißt,
das photolithografische Verfahren wird dafür verwendet, um Abschnitte der
Polysiliciumschicht für
die Ausbildung eines Steuer-Gates, der Gate-Isolierschicht 12b und
der Polysiliciumschicht für
die Ausbildung eines floatenden Gates selektiv zu entfernen (d.
h. zu ätzen),
wodurch das gestapelte Gate 12 entsteht. Dann werden Verkleidungsschichten
(Oxid-Seitenwände) 13 an Seiten
der gestapelten Struktur, d. h. am Steuer-Gate 12c, an
der Gate-Isolierschicht 12b und an dem floatenden Gate 12a,
ausgebildet.
-
Wenden
wir uns 1B zu, wo isolierende Seitenwände 14 auf
der Außenseite
neben den Verkleidungsschichten 13 ausgebildet sind. Dann
werden Störionen
implantiert, wobei das gestapelte Gate 12 und die isolierenden
Seitenwände 14 als
Maske benutzt werden, wodurch die Quellen- und die Abzugsregion 15 bzw. 16 gebildet
werden. Anschließend
wird eine Silizidschicht 17 auf freiliegenden Flächen der
Quellen- und der Abzugsregion 15 bzw. 16 und des
Steuer-Gates 12c ausgebildet. Auf der gesamten Fläche der
resultierenden Struktur wird eine isolierende Zwischenschicht 19 ausgebildet,
und es werden mehrere Kontaktlöcher
in der isolierenden Schicht ausgebildet, um die Silizidschicht 17 oberhalb
der Quellen- und der Abzugsregion 15 bzw. 16 und
des Steuer-Gates 12c freizulegen. Durch Ausfüllen der
Kontaktlöcher
werden mehrere Stopfen 18 ausgebildet.
-
In
dem oben beschriebenen Verfahren zur Herstellung eines Flash-Speicherbausteins
nach dem Stand der Technik beinhaltet das Ätzen des photolithografischen
Verfahrens zur Bildung der gestapelten Gate-Struktur zwei Schritte,
und zwar Nassätzen
und Trockenätzen,
was ein komplexes Verfahren ist. Dieser zweistufige Prozess wird
ausgeführt,
um Plasmaschäden
während
der Photolithografie zu minimieren. Die Gate-Isolierschicht kann
trotzdem infolge einer Plasmaschädigung
oder infolge der mehrstufigen Ätzbedingungen
selbst kontaminiert werden.
-
Um
den oben beschriebenen Flash-Speicherbaustein nach dem Stand der
Technik zu programmieren, wird eine Programmierspannung durch eine
Wortzeile an das Steuer-Gate 12c und durch
eine Bit-Zeile an den Abzug 16 angelegt. Somit werden Elektronen
des Abzugs 16 mittels eines Heiße-Ladungsträger-Verfahrens
in Richtung des floatenden Gates 12a durch die Durchtunnelungsoxidschicht 11a hindurch
injiziert. Beim Löschen
von Daten wird über
eine Quellenleitung eine Löschspannung
an die Quelle 15 angelegt. Somit werden Elektronen, die
zu dem floatenden Gate 12a injiziert wurden, über die
Durchtunnelungsoxidschicht 11a zu dem Kanal entladen.
-
Die
oben beschriebene Operation wird entsprechend einer Kopplung unter
Elementen des gestapelten Gates erreicht, insbesondere zwischen Schnittstellen
des Steuer-Gates und des floatenden Gates und zwischen Schnittstellen
des floatenden Gates und des Abzugs, und das Kopplungsverhältnis sollte
maximiert werden, um den Stromverbrauch zu senken. Darum ist eine
Verbesserung des Kopplungsverhältnisses
erforderlich, um den Stromverbrauch des Bausteins zu senken, damit
ein Flash-Speicherbaustein
mit niedrigem Stromverbrauch für
mobile Produkte, die einen geringen Stromverbrauch erfordern, bereitgestellt
werden kann.
-
KURZDARSTELLUNG
DER ERFINDUNG
-
Dementsprechend
betrifft die vorliegende Erfindung einen nicht-flüchtigen
Speicherbaustein und ein Verfahren zur Herstellung eines solchen nicht-flüchtigen
Speicherbausteins, das ein oder mehrere Probleme, die durch Einschränkungen
und Nachteile des Standes der Technik entstehen, im Wesentlichen
beseitigt.
-
Eine
Aufgabe der vorliegenden Erfindung besteht darin, einen nicht-flüchtigen
Speicherbaustein zum Senken des Stromverbrauchs sowie ein Verfahren
zur Herstellung eines solchen nicht-flüchtigen Speicherbausteins bereitzustellen.
-
Eine
weitere Aufgabe der vorliegenden Erfindung besteht darin, einen
nicht-flüchtigen
Speicherbaustein, bei dem die Kontaminierung einer Isolierschicht
infolge von Plasmaschäden
verhindert wird, sowie ein Verfahren zur Herstellung eines solchen nicht-flüchtigen
Speicherbausteins bereitzustellen.
-
Eine
weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren
zur Herstellung eines nicht-flüchtigen
Speicherbausteins, das einen vereinfachten photolithografischen
Prozess zur Bildung eines gestapelten Gates ermöglicht, sowie einen dafür geeigneten
nicht-flüchtigen
Speicherbaustein bereitzustellen.
-
Weitere
Vorteile, Aufgaben und Merkmale der Erfindung werden zum Teil in
der folgenden Beschreibung dargelegt, und zum Teil gehen sie für den Durchschnittsfachmann
aus dem Studium des Folgenden hervor oder werden aus der praktischen
Umsetzung der Erfindung offenbar. Die Aufgaben und weiteren Vorteile
der Erfindung können
mittels der Struktur realisiert und erreicht werden, die ausdrücklich in
der schriftlichen Beschreibung und den Ansprüchen der vorliegenden Erfindung
sowie in den angehängten
Zeichnungen dargelegt ist.
-
Um
diese Aufgaben und weiteren Vorteile gemäß dem Zweck der Erfindung,
wie er im vorliegenden Text verkörpert
und im weiten Sinne beschrieben ist, zu erreichen, wird ein nicht-flüchtiger Speicherbaustein
bereitgestellt, der Folgendes umfasst: ein Halbleitersubstrat; eine
auf einem zuvor festgelegten Abschnitt des Halbleitersubstrats ausgebildete
Durchtunnelungsoxidschicht; ein auf der Durchtunnelungsoxidschicht
ausgebildetes floatendes Gate, wobei das floatende Gate eine Grabenstruktur
aufweist; ein Steuer-Gate, das im Inneren der Grabenstruktur des
floatenden Gates ausgebildet ist; und eine Gate-Isolierschicht, die zwischen dem floatenden
Gate und dem Steuer-Gate angeordnet ist.
-
Gemäß einem
weiteren Aspekt wird ein Verfahren zur Herstellung eines nicht-flüchtigen Speicherbausteins
bereitgestellt, das Folgendes umfasst: Ausbilden einer Durchtunnelungsoxidschicht auf
einem zuvor festgelegten Abschnitt eines Halbleitersubstrats; Ausbilden
einer ersten Polysiliciumschicht für die Ausbildung eines floatenden
Gates auf der Durchtunnelungsoxidschicht; Ausbilden eines Grabens
in der ersten Polysiliciumschicht für die Ausbildung eines floatenden
Gates, wobei der Graben eine zuvor festgelegte Tiefe aufweist; Ausbilden
einer Gate-Isolierschicht in dem Graben, der in der ersten Polysiliciumschicht
für die
Ausbildung eines floatenden Gates ausgebildet ist; Ausbilden – auf der Gate-Isolierschicht – einer
zweiten Polysiliciumschicht für
die Ausbildung eines Steuer-Gates; Ausführen eines chemisch-mechanischen
Polierens bezüglich
der zweiten Polysiliciumschicht für die Ausbildung eines Steuer-Gates; Ausbilden – über dem
floatenden Gate, der Gate-Isolierschicht
und dem Steuer-Gate – einer
Photoresist-Struktur
für die
Ausbildung des floatenden Gates; und Ätzen der ersten Polysiliciumschicht
für die
Ausbildung eines floatenden Gates unter Verwendung der Photoresist-Struktur.
-
Es
versteht sich, dass sowohl die obige allgemeine Beschreibung als
auch die folgende detaillierte Beschreibung der vorliegenden Erfindung
nur beispielhaft und erklärend
sind und dafür
vorgesehen sind, eine weitere Erläuterung der beanspruchten Erfindung
zu geben.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Die
begleitenden Zeichnungen, die hier enthalten sind, um das Verständnis der
Erfindung zu vertiefen, und die in diese Anmeldung aufgenommen sind
und einen Teil von ihr bilden, veranschaulichen Ausführungsformen
der Erfindung und dienen zusammen mit der Beschreibung der Erläuterung
der Prinzipien der Erfindung.
-
1A und 1B sind
Querschnittsansichten, die ein Verfahren zur Herstellung eines nicht-flüchtigen
Speicherbausteins nach dem Stand der Technik veranschaulichen.
-
2A-2E sind
Querschnittsansichten, die ein Verfahren zur Herstellung eines nicht-flüchtigen
Speicherbausteins gemäß der vorliegenden
Erfindung veranschaulichen.
-
DETAILLIERTE
BESCHREIBUNG DER ERFINDUNG
-
Es
wird nun näher
auf die bevorzugten Ausführungsformen
der vorliegenden Erfindung eingegangen, wovon Beispiele in den begleitenden
Zeichnungen veranschaulicht sind. Wo immer möglich, werden in allen Zeichnungen
gleiche Bezugszahlen verwendet, um gleiche oder ähnliche Teile zu bezeichnen.
-
2A-2E veranschaulichen
ein Verfahren zur Herstellung eines nicht-flüchtigen Speicherbausteins gemäß der vorliegenden
Erfindung. Als ein erster Schritt in dem Verfahren wird ein (nicht
gezeigter) Opfer-Oxidfilm
auf dem Halbleitersubstrat ausgebildet und wird durch Nassätzen entfernt,
nachdem eine Mulde und eine Kanalschicht durch jeweilige Ionenimplantationsverfahren
ausgebildet wurden.
-
Wie
in 2A veranschaulicht, wird eine Durchtunnelungsoxidschicht 22 auf
einem Halbleitersubstrat 21 auf eine Dicke von 90-100 Å ausgebildet, wofür ein thermisches
Ofenverfahren zum Einsatz kommt, das bei einer Temperatur von 700-800 °C durchgeführt wird.
Mittels chemischer Niederdruckaufdampfung wird dann eine erste Polysiliciumschicht 23 mit
einer Dicke von 4500-5500 Å auf
der Durchtunnelungsoxidschicht 22 ausgebildet. Die auf diese
Weise ausgebildete erste Polysiliciumschicht 23 dient später nach
dem Ätzen
als das floatende Gate des nicht-flüchtigen Speicherbausteins.
In der ersten Polysiliciumschicht 23 für die Ausbildung eines floatenden
Gates wird durch Entfernen – unter Verwendung
eines Chlorgasätzverfahrens
(Cl2) – eines
zuvor festgelegten inneren Abschnitts der ersten Polysiliciumschicht
ein Graben 24 ausgebildet, der später als ein Gehäuse für das Steuer-Gate
des nicht-flüchtigen
Speicherbausteins dient. Der Graben 24 hat nach dem Ätzen vorzugsweise
eine Tiefe von 2500-3500 Å,
dergestalt, dass – unter
der Annahme einer ursprünglichen
Ausbildungsdicke von 4500-5500 Å für die erste
Polysiliciumschicht 23 – etwa 1000-3000 Å seiner
Dicke übrig
bleibt, um die Unterseite des Grabens zu bilden.
-
Wie
in 2B dargestellt, wird auf der Oberfläche der
ersten Polysiliciumschicht 23 eine Gate-Isolierschicht 25 dergestalt
ausgebildet, dass die Innenwände
des Grabens 24 mit einer Oxid-Nitrid-Oxid-Struktur bedeckt
werden, die das aufeinanderfolgende Ausbilden einer Oxidschicht,
einer Nitridschicht und einer weiteren (d. h. oberen) Oxidschicht
beispielsweise mittels eines bekannten Verfahrens beinhaltet. Die
untere Oxidschicht der Gate-Isolierschicht 25 wird mittels
chemischer Niederdruckaufdampfung bei einer Temperatur von etwa 700-800 °C auf eine
Dicke von 50-70 Å ausgebildet; die
Nitridschicht der Gate-Isolierschicht wird ebenfalls mittels chemischer
Niederdruckaufdampfung, allerdings bei einer Temperatur von etwa
650-750 °C, auf
eine Dicke von 60-80 Å ausgebildet;
und die weitere Oxidschicht wird mittels eines thermischen Ofenverfahrens
bei einer Temperatur von etwa 800-900 °C ausgebildet. Mittels chemischer
Niederdruckaufdampfung wird eine zweite Polysiliciumschicht 26 für die Ausbildung
eines Steuer-Gates auf der gesamten Oberfläche der resultierenden Struktur
ausgebildet. Die zweite Polysiliciumschicht 26 kann eine
Dicke von 3500-4500 Å aufweisen,
was wesentlich dicker ist als die Tiefe des Grabens 24.
-
Wie
in 2C gezeigt, wird die dick ausgebildete zweite
Polysiliciumschicht 26 mittels chemischmechanischen Polierens
planarisiert, um ein Steuer-Gate 26a zu bilden, das mit
der Oberfläche der
ersten Polysiliciumschicht 23 bündig ist und von der ersten
Polysiliciumschicht durch die Gate-Isolierschicht 25 getrennt
ist. Damit bleiben die jeweiligen Materialien der zweiten Polysiliciumschicht 26 und der
Gate-Isolierschicht 25 in
dem Graben 24, und das Steuer-Gate 26a ist so
angeordnet, dass es in der ersten Polysiliciumschicht 23 eingeschlossen
ist, wobei sich die Gate-Isolierschicht 25 zwischen beiden befindet.
Dabei wird die gegenüberliegende
Oberfläche
der Schnittstelle zwischen dem Steuer-Gate 26a und dem
Material der ersten Polysiliciumschicht 23 für die Ausbildung
eines floatenden Gates vergrößert, wodurch
das Kopplungsverhältnis
des Bausteins entsprechend vergrößert und
der Stromverbrauch des Bausteins entsprechend gesenkt wird.
-
Wie
in 2D dargestellt, wird ein (nicht gezeigter) Photoresist
auf der gesamten Fläche
der resultierenden Struktur von 2C ausgebildet, einschließlich der
freiliegenden Oberseiten des Steuer-Gates 26a, der Gate-Isolierschicht 25 und
der ersten Polysiliciumschicht 23. Dann wird ein Belichtungs-
und Entwicklungsprozess (d. h. Photolithografie) ausgeführt, um
eine Maskenstruktur auszubilden, die zum Ätzen der ersten Polysiliciumschicht 23 verwendet
wird, um ein floatendes Gate 23a auszubilden, dem dadurch
eine Grabenstruktur verliehen wird, deren Inneres mit der Gate-Isolierschicht 25 und
dem Steuer-Gate 26a ausgefüllt wird. Somit wird eine Photoresist-Struktur
für die
Ausbildung des floatenden Gates 23a über dem floatenden Gate, der Gate-Isolierschicht 25 und
dem Steuer-Gate 26a angeordnet, und die erste Polysiliciumschicht 23 für die Ausbildung
eines floatenden Gates wird unter Verwendung der Photoresist-Struktur
isotropisch geätzt. Damit
wird – im
Gegensatz zur Verfahrensweise nach dem Stand der Technik – das Gate
des nicht-flüchtigen
Speicherbausteins durch Ätzen
einer Polysiliciumschicht für
die Ausbildung eines floatenden Gates unter Verwendung eines einstufigen Ätzprozesses ausgebildet,
wodurch das Risiko einer Kontaminierung der Gate-Isolierschicht
vermieden wird, wozu es infolge einer Plasmaschädigung während des Ätzprozesses, der zur Herstellung
des Bausteins nach dem Stand der Technik verwendet wird, kommen kann.
-
Wenden
wir uns 2E zu, wo eine (nicht gezeigte)
Isolierschicht abgeschieden und dann zurückgeätzt wird, so dass isolierende
Seitenwände 27 an
den Seiten des floatenden Gates 23a entstehen, und Störionen implantiert
werden, wobei das floatende Gate und die isolierenden Seitenwände als
Maske verwendet werden, wodurch eine Quellen- und eine Abzugsregion 28 bzw. 29 in
dem Halbleitersubstrat 21 auf beiden Seiten des floatenden
Gates ausgebildet werden. Anschließend wird das Substrat einem Salizidprozess
unterzogen, wodurch auf Oberseiten des floatenden Gates 23a und
des Steuer-Gates 26a und dem Halbleitersubstrat 21 in
Kongruenz mit der Quellen- und der Abzugsregion 28 bzw.
29 eine Silizidschicht 30 gebildet wird. Auf der gesamten
Oberfläche
der resultierenden Struktur wird eine isolierende Zwischenschicht 39 ausgebildet,
und es werden mehrere Kontaktlöcher
in der isolierenden Schicht ausgebildet, um die Silizidschicht 30 oberhalb
der Quellen- und der Abzugsregion 28 bzw. 29 und
des Steuer-Gates 26a freizulegen.
Durch Ausfüllen
der Kontaktlöcher
werden mehrere leitfähige
Stopfen 31 ausgebildet.
-
Dementsprechend
ist in 2E ein nicht-flüchtiger
Speicherbaustein gemäß der vorliegenden
Erfindung gezeigt. Der nicht-flüchtige Speicherbaustein
gemäß der vorliegenden
Erfindung umfasst das Halbleitersubstrat 21; die in einem
zuvor festgelegten Abschnitt der Oberseite des Halbleitersubstrats
ausgebildete Durchtunnelungsoxidschicht 22; das floatende
Gate 23a, das als eine Grabenstruktur mit einem Innenraum
ausgebildet ist, wobei die Grabenstruktur auf der Durchtunnelungsoxidschicht
ausgebildet ist; das Steuer-Gate 26a,
das im Inneren der Grabenstruktur des floatenden Gates ausgebildet
ist; und die Gate-Isolierschicht 25 mit
einer Oxid-Nitrid-Oxid-Struktur, die zwischen dem floatenden Gate
und dem Steuer-Gate angeordnet ist. Somit sind sowohl die Gate-Isolierschicht 25 als
auch das Steuer-Gate 26a im Inneren des Grabens dergestalt
angeordnet, dass sie im Wesentlichen durch das floatende Gate 23a selbst,
d. h. die Grabenstruktur, umschlossen werden. Die isolierenden Seitenwände 27 sind
an den Seiten des floatenden Gates 23a, d. h. außerhalb
des Grabens, ausgebildet, und die Quellen- und die Abzugsregion 28 bzw. 29 sind
in dem Halbleitersubstrat 21 in Kongruenz mit den Außenseiten
des floatenden Gates ausgebildet. Die Silizidschicht 30 ist
auf den oberen (freiliegenden) Flächen des Steuer-Gates 26a und
des floatenden Gates 23a ausgebildet, dergestalt, dass
sie auf den Oberseiten der Grabenstruktur des floatenden Gates angeordnet
ist, und ist außerdem
sowohl über
der Quellen- als auch über
der Abzugsregion 28 bzw. 29, das heißt, in der
Fläche
des Halbleitersubstrats 21 in Kongruenz mit der Quellen-
und der Abzugsregion, angeordnet. Die isolierende Zwischenschicht 39 ist auf
der gesamten resultierenden Fläche
des Halbleitersubstrats 21 ausgebildet. Die mehreren leitfähigen Stopfen 31 sind
durch die isolierende Zwischenschicht 39 hindurch jeweils
mit dem Steuer-Gate 26a und der Quellen- und der Abzugsregion 28 bzw. 29 verbunden,
um einen elektrischen Kontakt mit externen Schaltungen, wie beispielsweise
einer Wortzeile, einer Bitzeile oder einer Quellenzeile (nicht gezeigt), herzustellen.
-
Wie
oben beschrieben, ist es mittels des nicht-flüchtigen
Speicherbausteins und dem Verfahren zur Herstellung eines solchen
nicht-flüchtigen Speicherbausteins
gemäß der vorliegenden
Erfindung möglich,
die Schnittstelle, d. h. die gegenüberliegende Fläche, zwischen
dem Steuer-Gate 26a und dem floatenden Gate 23a zu
vergrößern, wodurch dank
des verbesserten Kopplungsverhältnisses
der Stromverbrauch sinkt. Außerdem
wird die erste Polysiliciumschicht 23 für die Ausbildung eines floatenden
Gates mittels eines einstufigen Ätzprozesses
geätzt,
um das Gate des Bausteins auszubilden, wodurch es möglich wird,
eine Kontaminierung der Gate-Isolierschicht 25 infolge
einer Plasmaschädigung
während
eines Ätzprozesses
für die
Ausbildung eines herkömmlichen
gestapelten Gates für
einen nicht- flüchtigen
Speicherbaustein, wie beispielsweise einen Flash-Speicherbaustein,
zu vermeiden.
-
Dem
Fachmann ist klar, dass verschiedene Modifikationen an der vorliegenden
Erfindung vorgenommen werden können,
ohne vom Geist oder Geltungsbereich der Erfindung abzuweichen. Es
ist daher beabsichtigt, dass derartige Modifikationen von der vorliegenden
Erfindung erfasst werden, sofern sie in den Geltungsbereich der
angehängten
Ansprüche
und ihrer Äquivalente
fallen.