DE102004014709B4 - Halbleiteranordnung mit Abstrahlungsteilen - Google Patents

Halbleiteranordnung mit Abstrahlungsteilen Download PDF

Info

Publication number
DE102004014709B4
DE102004014709B4 DE102004014709A DE102004014709A DE102004014709B4 DE 102004014709 B4 DE102004014709 B4 DE 102004014709B4 DE 102004014709 A DE102004014709 A DE 102004014709A DE 102004014709 A DE102004014709 A DE 102004014709A DE 102004014709 B4 DE102004014709 B4 DE 102004014709B4
Authority
DE
Germany
Prior art keywords
semiconductor switching
switching element
electrode
radiation
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004014709A
Other languages
English (en)
Other versions
DE102004014709A1 (de
Inventor
Shoji Miura
Yoshimi Nakase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102004014709A1 publication Critical patent/DE102004014709A1/de
Application granted granted Critical
Publication of DE102004014709B4 publication Critical patent/DE102004014709B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

Halbleiteranordnung (100) mit einem Halbleiterschaltelement (7), in welchem eine erste Elektrode (7e, 7c) auf einer Oberfläche bloßgelegt ist, eine zweite Elektrode (7e, 7c) auf der anderen Oberfläche bloßgelegt ist, und eine Steuerelektrode (7g) auf einer der Oberflächen bloßgelegt ist; Abstrahlungsteilen (1, 4), welche über und unter dem Halbleiterschaltelement angeordnet sind, um mit der ersten bzw. zweiten Elektrode elektrisch verbunden zu sein; und einem Gussharzteil (11), welches einen Raum zwischen den oben und unten angeordneten Abstrahlungsteilen füllt, dadurch gekennzeichnet, dass eine Isolierschicht (2) auf einer Oberfläche der zwei Abstrahlungsteile (1, 4), welche der Oberfläche des Halbleiterschaltelements (7) gegenüberliegt, wo die Steuerelektrode (7g) bloßgelegt ist, wohingegen ein nicht isolierender Abschnitt, wo die Isolierschicht nicht gebildet ist, in einem Abschnitt vorgesehen ist, welcher der ersten Elektrode oder der zweiten Elektrode des Halbleiterschaltelements zugewandt ist; für eine elektrische Verbindung mit einer der oben und unten angeordneten Abstrahlungsteile ein...

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung, welche in einem Drei-Phasen-Inverterschaltkreis oder dergleichen verwendet wird.
  • Ein Halbleiterleistungselement, welches in einem Inverterschaltkreis zur Ansteuerung eines Kraftfahrzeugmotors verwendet wird, ist verfügbar als Leistungselementebaustein, welcher mit einem Gießharz (mold resin) integriert ist, wobei ein Leistungselement in Sandwichbauart zwischen Wärmesenkeplatten von Abstrahlungsteilen angeordnet ist (siehe JP 2001-156 225 A oder US 2003/0 132 531 A1 ). Das Leistungselement enthält einen IGBT (Insulated Gate Bipolar Transistor) als typisches Leistungselement. Das Leistungselement des IBGTs ist in Sandwichbauart zwischen den Wärmesenkeplatten angeordnet, während ein Emitter oder Kollektor des Leistungselements unter Verwendung eines Lötmittels mit der Wärmesenkeplatte direkt oder über einen Abstandshalter verbunden ist. Dabei arbeitet die Wärmesenkeplatte als Pfad eines großen elektrischen Stroms. Ein Gate (eine Steuerelektrode) des Leistungselements ist elektrisch mit einem Leitungsanschluss für Steuersignale verbunden, welcher nach außen von dem Gießharz über einen Bonddraht herausragt. Das Leistungselement ist somit als Leistungselementebaustein konstruiert. In einer Mehrzahl vorkommende Leistungselementebausteine setzen sich zusammen, um ein Modul einer Inverterschaltung zu bilden.
  • Darüber hinaus wird ein Ansteigen der Dimensionen der Wärmesenkeplatte erwogen, um den thermischen Widerstandswert des Leistungselementebausteins weiter zu verringern. Dieser Vorschlag umfasst eine Schwierigkeit in Verbindung mit der Struktur, bei welcher ein Leistungselement unter Verwendung des Bonddrahts, wie oben erläutert, mit einem Leitungsabschnitt zur Steuerung von Signalen mit dem Leistungselement verbunden ist. Um hier eine Verbindungszuverlässigkeit aufrechtzuerhalten, wird verlangt, dass eine Drahtlänge höchstens 10 mm beträgt. Eine Drahtlänge von mehr als 10 mm umfasst möglicherweise während des Harzgießens einen wechselseitigen Kontakt zwischen den anstoßenden bzw. angrenzenden Drähten oder einen Bruch des Drahts. Die Verbindungsstruktur unter Verwendung des Bonddrahts ist daher ungeeignet für einen Anstieg der Dimensionen der Wärmesenke.
  • Aus der DE 100 58 446 A1 und der JP 2001-308 263 A ist jeweils eine Halbleiteranordnung mit den Merkmalen des Oberbegriffs des Anspruchs 1 (bzw. 7) bekannt. Dabei zeigt die DE 100 58 446 A1 jeweils eine Ausgestaltung, bei der die Steuerelektrode über ein elektrisch leitendes Verbindungsteil mit dem gegenüberliegenden Steuersignaleingangsabschnitt verbunden ist. Darüber hinaus zeigt die DE 100 58 446 A1 eine weitere Ausgestaltung mit einer isolierenden Schicht und einer leitenden Schicht darauf, die mit dem Steuersignaleingangsabschnitt über einen Bonddraht elektrisch verbunden ist.
  • Die US 6 072 240 A und die JP 2002-164 485 A offenbaren Halbleiteranordnungen, bei denen die elektrische Verbindung nicht vorliegt, weil entweder die Abstrahlungsteile Isolatoren sind bzw. eine Isolierschicht dazwischen gefügt ist.
  • Schließlich offenbart die EP 0 381 383 A2 noch eine Halbleiteranordnung, die in einer Öffnung einer isolierenden Schicht angeordnet ist und bei der eine auf der isolierenden Schicht angeordnete elektrisch leitende Schicht zur Verbindung mit nach außen aus einem Gussharzteil herausragenden Leitungsabschnitten vorliegt.
  • Aufgabe der vorliegenden Erfindung ist es, eine aus Harz gegossene Halbleiteranordnung zu schaffen, welche für erhöhte Dimensionen einer Wärmesenke geeignet ist.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale des Anspruchs 1 oder 7.
  • Demgemäß wird es ermöglicht, dass ein Halbleiterschaltelement eines Halbleiterbausteins von sowohl den oberen als auch unteren Oberflächen aus gekühlt wird. Insbesondere wird bei dieser Struktur eine Isolierschicht auf einer inneren Oberfläche eines Abstrahlungsteils gebildet, und danach wird eine leitende Schicht auf der Isolierschicht gebildet. Diese leitende Schicht arbeitet als dazwischenliegende Verdrahtung, welche zwischen dem Halbleiterchip und einem Signalabschnitt als Leitungsabschnitt vorhanden ist, welcher nach außen von dem Gießharzteil aus herausragt. Diese Struktur ist in einem Fall nützlich, bei welchem das Abstrahlungsteil groß wird und ein Abstand zwischen einer Steuerelektrode des Halbleiterschaltelements und der Randoberfläche des Abstrahlungsteils lang wird. Es wird nämlich durch geeignetes Konstruieren der leitenden Schicht die elektrische Verbindung leicht zwischen dem Halbleiterchip und dem Signalanschluss gesichert.
  • Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
  • 1 zeigt eine Querschnittsansicht einer schematischen Struktur eines Leistungselementebausteins einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 zeigt eine vergrößerte Ansicht eines Hauptteils von 1;
  • 3 zeigt eine Draufsicht, welche eine relative Position zwischen einer isolierenden Schicht und einem Halbleiterchip darstellt;
  • 4 zeigt eine Querschnittsansicht einer schematischen Struktur eines Leistungselementebausteins einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 5 zeigt ein Diaphragma einer äquivalenten Schaltung des Leistungselementebausteins der zweiten Ausführungsform;
  • 6 zeigt eine Querschnittsansicht einer schematischen Struktur eines Leistungselementebausteins einer dritten Ausführungsform der vorliegenden Erfindung;
  • 7 zeigt eine aufgespaltene Draufsicht auf den Leistungselementebaustein der dritten Ausführungsform;
  • 8 zeigt eine Querschnittsansicht eines Leistungselementebausteins einer vierten Ausführungsform der vorliegenden Erfindung;
  • 9 zeigt eine Querschnittsansicht eines Leistungselementebausteins einer fünften Ausführungsform der vorliegenden Erfindung;
  • 10 zeigt eine Querschnittsansicht eines Leistungselementebausteins einer sechsten Ausführungsform der vorliegenden Erfindung;
  • 7 zeigt eine Querschnittsansicht eines Leistungselementebausteins einer siebenten Ausführungsform der vorliegenden Erfindung; und
  • 12 zeigt eine Querschnittsansicht eines Leistungselementebausteins einer achten Ausführungsform der vorliegenden Erfindung.
  • Erste Ausführungsform
  • Die vorliegende Erfindung ist auf einen Leistungselementebaustein wie eine Halbleiteranordnung gerichtet. Entsprechend 1 ist ein Leistungselementebaustein 100 einer ersten Ausführungsform der vorliegenden Erfindung ein Baustein, bei welchem ein Halbleiterschaltelement 7 (hiernach als ”Halbleiterchip” bezeichnet) in Sandwichbauart zwischen Abstrahlungsteilen 1, 4 angeordnet und damit integriert ist. Beispielsweise bildet dieser Leistungselementebaustein 100 ein Teil eines Drei-Phasen-Inverterschaltkreises für einen bürstenlosen Motor. Der Halbleiterchip 7 enthält beispielsweise einen IGBT (Insulated Gate Bipolar Transistor) oder einen Leistungs-MOSFET. Der mit einer induktiven Last wie einem Motor verbundene IGBT ist parallel mit einer (in 1 nicht dargestellten) Umkehrfreilaufdiode (reversed free wheel diode) verbunden.
  • Der Leistungselementebaustein 100 enthält einen Chip 7, Abstrahlungsteile 1, 4, ein Gießharzteil (mold resin member) 11, einen Leitungsanschluss 8 für Steuersignale und Leitungsanschlüsse 9, 10 für einen hohen elektrischen Strom. Der Halbleiterchip 7 ist mit den Abstrahlungsteilen 1, 4 durch erste Lötverbindungsteile 5, 6 elektrisch verbunden. Auf einer Wärmeaufnahmeoberfläche 1p des Abstrahlungsteils 1 sind eine Isolierschicht 2 und eine leitende Schicht 3 angeordnet. Der Leitungsanschluss 8 für Steuersignale ist mit einem Gate 7g des Halbleiterchips 7 durch die leitende Schicht 3 verbunden.
  • Wie in einem vergrößerten Hauptteil von 2 dargestellt, besitzt der Halbleiterchip 7 einer dünnen Plattenform ein bloßliegendes Gate 7g und einen bloßliegenden Emitter 7e (oder ein Source) auf der ersten Oberfläche davon und besitzt einen Kollektor 7c (oder ein Drain) in einer gegenüberliegenden zweiten Oberfläche. Das Gate 7g, der Emitter 7e und der Kollektor 7c werden mit einer Oberflächenbehandlung wie einem Ni-Au-Galvanisieren (Ni-Au plating) zur Erhöhung der Benetzung mit dem Lötmittel beaufschlagt. Die erste Oberfläche des Halbleiterchips 7 besitzt einen nicht bloßgelegten Bereich ausschließlich dem Gate 7g und dem Emitter 7e, den nicht bloßgelegten Bereich, welcher von einem Isolierschutzfilm 7a wie einem Polyimidharz überdeckt ist. Demgegenüber besitzt die zweite Oberfläche den bloßgelegten Kollektor 7c, welcher größer als der Emitter 7e ist.
  • Wie oben erläutert, ist das Paar von Abstrahlungsteilen 1, 4 derart angeordnet, dass mit dem Halbleiter 7 eine Sandwich-Anordnung gebildet wird. Der Emitter 7e des Halbleiters 7 ist mit dem Abstrahlungsteil 1 des Paars durch das Lötverbindungsteil 6 elektrisch verbunden. Demgegenüber ist der Kollektor 7c mit dem anderen Abstrahlungsteil 4 durch das Lötverbindungsteil 5 elektrisch verbunden. Bezüglich der Lötverbindungsteile 5, 6 werden die Lötmittelbeträge derart gesteuert, dass die Lötverbindungsteile die gesamten Oberflächen des Kollektors 7c und des Emitters 7e bedecken. Das Lötmittel als leitendes Verbindungsteil kann durch ein bekanntes Ag-Hartlötmaterial ersetzt werden.
  • Die Abstrahlungsteile 1, 4 besitzen komprimierte oder platte Formen; jedes besitzt eine innere Wärmeaufnahmeoberfläche 1b, 4b und eine äußere Wärmeabstrahlungsoberfläche 1q, 4q, von denen beide im wesentlichen eben und zueinander parallel ausgerichtet sind. Die Dimensionen der Wärmeaufnahmeoberflächen 1p, 4p und die Abstrahlungsoberflächen 1q, 4q sind wesentlich größer als jene der Oberflächen des Halbleiterchips 7. Dadurch wird das Kühlvermögen erhöht, wodurch der thermische Widerstand des Leistungselementebausteins 100 auf einen kleinen Wert gesteuert wird. Das Abstrahlungsteil 1, 4 wird vorzugsweise aus einem reinen Metall aus einer Gruppe von Cu, W, Mo und Al oder einer Legierung ausgewählt, welche sich hauptsächlich aus Gründen der thermischen und elektrischen Leitfähigkeit aus den Metallen zusammensetzt, die aus der Gruppe gewählt worden sind.
  • Des Weiteren ist ein Gießharzteil 11 derart gebildet, dass es die Randseiten des Halbleiterchips 7 bedeckt und den durch die Abstrahlungsteile 1, 4 gebildeten Raum füllt. Das Gießharzteil 11 ist beispielsweise aus Epoxidharz gebildet. Das Abstrahlungsteil 1 ist mit dem Leitungsanschluss 9 für einen großen elektrischen Strom integriert, welcher aus dem Gießharzteil 11 herausragt, während das Abstrahlungsteil 4 mit dem Leitungsanschluss 10 für einen großen elektrischen Strom integriert ist, welcher, wie in 1 dargestellt, aus dem Gießharzteil 11 herausragt.
  • Der Halbleiterchip 7 ist zwischen den Abstrahlungsteilen in etwa an einer mittleren Position in einer Seitenrichtung (Rechts-Links-Richtung in 1) angeordnet; daher ist ein Abstand des Rands des Gießharzteils 11 relativ lang. Ein Drahtbonden zwischen dem Gate 7g des Halbleiterchips 7 und dem Leitungsabschnitt 8 für Steuersignale besitzt daher die Schwierigkeit der Zuverlässigkeit. Dabei dient das Drahtbonden der Zufuhr der Steuersignale (Kanalschaltsignale) von dem Leitungsanschluss 8 zu dem Gate 7g.
  • Bei der vorliegenden Erfindung arbeitet die leitende Schicht 3 als Zwischenverdrahtung (relaying wiring) zwischen dem Gate 7g und dem Leitungsanschluss 8. Die leitende Schicht 3 ist auf dem Wärmeaufnahmeteil 1p des Abstrahlungsteils 1 über der Isolierschicht 2 gebildet. Der Leitungsanschluss für die Steuersignale ist ein streifenförmiges oder lineares Teil aus einem hochleitenden metallischen Material wie Kupfer oder einer Kupferlegierung.
  • Wie in 1, 2 des Halbleiterchips 7 dargestellt, befindet sich die erste Oberfläche dort, wo das bloßliegende Gate 7b der leitenden Schicht 3 gegenüberliegt. Der bloßgelegte Bereich W1 des Gates 7g überlappt die leitende Schicht 3, während der bloßgelegte Bereich W2 des Emitters 7e den Abschnitt (nicht isolierenden Abschnitt) des Abstrahlungsteils 1 überlappt, wo keine Isolierschicht 2 auf dem Abstrahlungsteil 1 gebildet ist. Es verbindet nämlich das zweite Lötverbindungsteil 13 direkt das Gate 7g mit der leitenden Schicht 3; das Lötverbindungsteil 6, welches auf dem nicht isolierenden Abschnitt des Verstrahlungsteils 1 befindlich ist, verbindet direkt den Emitter 7e mit dem Abstrahlungsteil 1.
  • Die relative Position des Halbleiterchips 7 und der Isolierschicht 2, welche auf dem Abstrahlungsteil 1 gebildet ist, ist in 3 dargestellt. Die Isolierschicht 2 besitzt eine Öffnung 2p zum Unterbringen des Lötverbindungsteils 6. Wie in 3 dargestellt, liegt der Bereich des Emitters 7e des Halbleiterchips 7 innerhalb demjenigen der Öffnung 2p. Nämlich entsprechend einer Ansicht von oben, wie in 3 dargestellt, umgibt ein Bereich der Öffnung 2p einen Bereich des Emitters 7e. Dies sichert maximal die thermische und elektrische Leitfähigkeit über das Lötverbindungsteil 6. Des Weiteren wird dadurch der Lötmittelausfluss auf eine Außenseite der Öffnung 2p eingeschränkt, wenn ein Reflow-Löten durchgeführt wird. Darüber hinaus ist die Oberfläche des Halbleiterchips 7 durch den Isolierschutzfilm 7a bedeckt, welcher weniger mit dem Lötmittel benetzt ist, so dass verhindert wird, dass das Lötmittel über den Bereich der Öffnung 2p fließt, wenn das Reflow-Löten durchgeführt wird.
  • Die Isolierschicht 2 ist aus einem wärmebeständigen Harz gebildet, welches vorzugsweise eine größere Wärmeresistenztemperatur (heat resisting temperature) (thermische Zersetzungsanfangstemperatur) als die erreichbare Temperatur (von etwa 260°C bei dem typischen Bleifließlöten (lead flow soldering)) bei dem Reflow-Löten besitzt. Dies wird im Hinblick auf ein Verhindern einer Isolierverschlechterung während des Reflow-Lötens oder einer Altersisolierverschlechterung erfordert. Detailliert dargestellt, ein Polyamidharz ist ein geeignetes Material für die Isolierschicht 2. Die Dicke der Isolierschicht 2 muss größer als 10 μm zur Sicherstellung der Isolierung sein. Die Isolierschicht 2 wird gebildet durch Befestigen eines Harzfilms auf der Wärmeaufnahmeoberfläche 1p des Abstrahlungsteils 1, wobei in dem Harzfilm die Öffnung 2p vorausgehend gebildet ist.
  • Die leitende Schicht 3 wird vorzugsweise durch Struktur- bzw. Musterverdrahtung (pattern wiring) eines hochleitenden Materials wie Kupfer oder einer Kupferlegierung gebildet. Die Strukturverdrahtung wird relativ leicht auf der Isolierschicht gebildet, so dass die Herstellungskosten verringert werden können. Die Dicke der leitenden Schicht 3 muss größer als 20 μm zum Sicherstellen der geeigneten Verbindung mit dem Lötmittel sein. Die leitende Schicht 3 wird durch Befestigen einer Kupferfolie auf der Isolierschicht 2 und einem darauffolgenden Struktur- bzw. Musterätzen (pattern etching) der Kupferfolie gebildet. Andererseits kann sie ebenfalls durch Struktur- bzw. Mustermetallgalvanisieren (pattern metal plating) gebildet werden.
  • Die Dicke des Lötverbindungsteils 6 wird auf 80 bis 150 μm nach dem Reflow-Löten gesteuert. Wenn die Dicke 150 μm überschreitet, wird die Steuerung des Lötmittelbetrags schwierig, was zu einem Kurzschluss zwischen dem Gate 7g und dem Emitter 7e führen kann. Des Weiteren wird der Halbleiterchip 7 potentiell derart befestigt, dass der Halbleiterchip 7 in einem großen Umfang gegen beide Abstrahlungsteile 1, 4 geneigt ist, so dass, wie aus 2 angenommen, die Dicke des Lötverbindungsteils 6 vorzugsweise zwischen 80 und 150 μm liegt.
  • Wie in 1 dargestellt, ragt bei dem Leitungsanschluss 8 für Steuersignale, welcher einen elektrischen Anschluss des Gates 7g über die leitenden Schicht 3 bildet, ein Ende aus dem Rand des Gießharzteils 11 heraus. Demgegenüber ist das andere Ende in dem Gießharzteil 11 enthalten und elektrisch mit der leitenden Schicht 3 über das dritte Lötverbindungsteil 12 verbunden. Die leitende Schicht 3 und der Leitungsanschluss 8 können vorausgehend integriert sein, und die leitende Schicht 3 kann ein Eingangssegment zu dem Gate 7g sein. Des Weiteren werden manchmal Leitungsanschlüsse außer für die Steuersignale zur Temperaturerfassung, Bezugsspannungserfassung oder der Erfassung eines elektrischen Stroms bereitgestellt, welche zur Vereinfachung ausgelassen sind.
  • Wie oben erläutert, führt bei dem Leistungselementebaustein 100 ein Auslassen des Bonddrahts zu einer Verringerung des Raums in einer vertikalen Richtung entsprechend 1. Detailliert dargestellt, es kann ein zwischen dem Halbleiterchip 7 und dem Abstrahlungsteil 4 eingesetzter Abstandshalter weggelassen werden. Dieser Abstandshalter dient zur Bildung eines Raums, durch welchen ein Bonddraht hindurchtritt. Kein auftretender Abstandshalter erhöht die thermische Leitfähigkeit von dem Halbleiterchip 7 zu einem der Abstrahlungsteile 1, 4 und die Genauigkeit der relativen Position zwischen dem Halbleiterchip 7 und einem der Abstrahlungsteile 1, 4. Des Weiteren kann eine aufwendige Drahtbondmaschine dadurch unnötig werden. Des Weiteren wird es durch Verwendung eines geeigneten Werkzeugs ermöglicht, dass ein Reflow-Löten lediglich einmal abgeschlossen wird.
  • Des Weiteren kann dann, wenn die Isolierschicht 2 und die leitende Schicht 3 vorgesehen sind, eine Komponente 14 wie ein IC, ein Widerstand oder ein Kondensator ebenfalls auf der Isolierschicht 2, wie durch eine gestrichelte Linie in 1 dargestellt, angeordnet sein. Wenn von oben aus betrachtet die Isolierschicht 2 derart angeordnet ist, dass die Isolierschicht 2 den Halbleiterchip 7 umgibt, kann ein Bereich für die Komponente vorzugsweise erzielt werden.
  • Zweite Ausführungsform
  • Wie in 4 dargestellt, besitzt ein Leistungselementebaustein 101 einer zweiten Ausführungsform eine Struktur, bei welcher zwei in 1 dargestellte Leistungselementebausteine 100 miteinander kombiniert sind. Dabei sind zwei obere und untere Arme eines in 5 dargestellten Inverters durch einen einzigen Baustein gebildet. Dies ermöglicht eine Verringerung der Kosten infolge einer Verringerung der Anzahl von Komponenten im Vergleich mit den zwei Bausteinen, welche jeweils einen einzelnen Halbleiterchip besitzen. Des Weiteren wird dadurch die Einfachheit des Zusammenbaus der Leistungselementebausteine miteinander erhöht, wenn das Invertermodul hergestellt wird. Dabei ist die Freilaufdiode in 4 nicht dargestellt. Der größte Teil der Erklärung für diese Ausführungsform entspricht derjenigen der ersten Ausführungsform, so dass lediglich der Unterschied zu der ersten Ausführungsform im Folgenden erläutert wird.
  • Der Leistungselementebaustein 101 enthält ein Paar von Halbleiterchips 7x, 7y, welche Schaltungen aufweisen, die zueinander äquivalent sind; einzelne Abstrahlungsteile 21, 22, welche den Halbleiterchips 7x, 7y jeweils entsprechen; ein Abstrahlungsteil 20, welches gemeinsam für beide Halbeiterchips 7x, 7y verwendet wird; ein Gießharzteil 23, welches die Randseiten der Chips 7x, 7y bedeckt und den durch die Abstrahlungsteile 20, 21, 22 gebildeten Raum füllt. Die Abstrahlungsteile 21, 22 können auf dieselbe Weise gebildet werden. Der Halbleiterchip 7x und der Halbleiterchip 7y sind derart angeordnet, dass beide voneinander horizontal entsprechend 4 getrennt sind, so dass sich beide niemals vertikal entsprechend 4 überlappen.
  • Der zwischen den Abstrahlungsteilen 20, 21 angeordnete Halbleiterchip 7x ist direkt mit den Abstrahlungsteilen 20, 21 unter Verwendung der ersten Lötverbindungsteile 24, 25 verbunden. Demgegenüber ist der zwischen den Abstrahlungsteilen 20, 22 angeordnete Halbleiterchip 7y direkt mit den Abstrahlungsteilen 20, 22 unter Verwendung der ersten Lötverbindungsteile 28, 29 verbunden. Dabei ist der Halbleiterchip 7y derart angeordnet, dass die Vorder- und Hinterseitenoberflächen des Halbleiterchips 7y umgekehrt zu jenen des Halbleiterchips 7x gebildet sind. Es verhält sich nämlich eine Oben-Unten-Beziehung im Hinblick auf die Vorder- und Hinterseitenoberflächen (oder die ersten und zweiten Oberflächen) des Halbleiterchips 7x umgekehrt zu derjenigen des Halbleiterchips 7y. Daher ist der Emitter des Halbleiterchips 7x elektrisch mit dem Kollektor des Halbleiters 7y über das Abstrahlungsteil 20 derart verbunden, dass zwei IGBTs seriell verbunden sind. Die Bildungsstrukturen des Gates, Emitters und Kollektors sind äquivalent zu denjenigen von 2.
  • Wenn, wie in 5 dargestellt, eine Drei-Phasen-Inverterschaltung aus parallel verbundenen Leistungselementebausteinen 101 gebildet ist, arbeitet das gemeinsam für die Halbleiterchips 7x, 7y verwendete Abstrahlungsteil 20 als mit einer Last wie einem Motor verbundene mittlere bzw. Mittenelektrode. Diese Struktur verringert eine parasitäre Induktivität, welche sich bei der Mittenelektrode zeigt, wodurch ein Rauschen oder ein Ausschaltspannungsstoß (off-surge) verringert wird.
  • Das gemeinsam genutzte Abstrahlungsteil 20 besitzt eine innere Wärmeaufnahmeoberfläche 20p und eine äußere Abstrahlungsoberfläche 20q. Auf der Wärmeaufnahmeoberfläche 20p sind eine Isolierschicht 36 und eine leitende Schicht 38 angeordnet. Die Isolierschicht 36 besitzt Öffnungen 36s, 36t, innerhalb denen Lötverbindungsteile 25, 29 gebildet sind. Auf der Oberfläche, welche dem Abstrahlungsteil 20 gegenüberliegt, besitzt der Halbleiterchip 7x ein Gate, dessen bloßliegender Gatebereich sich mit der leitenden Schicht 38 überlappt und unter Verwendung eines zweiten Lötverbindungsteils 27 damit elektrisch verbunden ist. Die Abstrahlungsteile 21, 22 besitzen innere Wärmeaufnahmeoberflächen 21p bzw. 22p und äußere Abstrahlungsoberflächen 21p bzw. 22p. Auf der Wärmeaufnahmeoberfläche 22p des Abstrahlungsteils 22 sind eine Isolierschicht 37 und eine leitende Schicht 39 angeordnet. Die Isolierschicht 37 besitzt eine Öffnung 37p, innerhalb welcher ein Lötverbindungsteil 28 gebildet ist. Auf der mit dem Abstrahlungsteil 22 verbundenen Oberfläche besitzt der Halbeiterchip 7y ein Gate, dessen bloßliegender Gatebereich mit der leitenden Schicht 39 überlappt ist und unter Verwendung eines zweiten Lötverbindungsteils 30 damit elektrisch verbunden ist.
  • Die obigen leitenden Schichten 38, 39 sind mit Enden der Steuersignalleitungsanschlüsse 34, 35 über dritte Lötverbindungsteile 26 bzw. 31 verbunden; die anderen Enden der Steuersignalleitungsanschlüsse 34, 35 ragen jeweils aus dem Gießharzteil 23 heraus. Jedes der Abstrahlungsteile 20, 21, 22 ist mit dem (nicht dargestellten) Leitungsanschluss für einen großen Strom integriert.
  • Dritte Ausführungsform
  • Wie in 6 dargestellt, besitzt ein Leistungselementebaustein 102 einer dritten Ausführungsform eine Struktur, bei welcher großdimensionierte Abstrahlungsteile sogar mit einer Drahtbondverbindung angeordnet sind. Dabei enthält der Leistungselementebaustein 102 einen Halbleiterchip 7, Abstrahlungsteile 50, 51, welche mit dem Halbleiterchip 7 eine Sandwich-Anordnung bilden; ein Gießharzteil 45, welches die Randseiten des Chips 7 bedeckt und den durch die Abstrahlungsteile 50, 51 gebildeten Raum füllt. Die Abstrahlungsteile 50, 51 sind mit den Leitungsanschlüssen für einen hohen Strom 53, 54 integriert.
  • Auf seiner Oberfläche umgekehrt zu der Oberfläche, wo das Gate bloßliegt, ist der Halbleiterchip 7 direkt mit dem Abstrahlungsteil 50 über ein Lötverbindungsteil 41 verbunden. Auf der Oberfläche, wo das Gate bloßliegt, ist der Halbleiterchip 7 mit dem Abstrahlungsteil 51 über einen Abstandshalter 57 und Lötverbindungsteile 46, 47 verbunden. Das Lötmittelverbindungsteil 46 verbindet den Halbleiterchip 7 und den Abstandshalter 57, während das Lötmittelverbindungsteil 47 den Abstandshalter 57 und das Abstrahlungsteil 51 verbindet.
  • Die Abstrahlungsteile 50, 51 besitzen innere Wärmeaufnahmeoberflächen 50p bzw. 51p und äußere Abstrahlungsoberflächen 50q bzw. 51q. Auf der Wärmeaufnahmeoberfläche 50p des Abstrahlungsteils 50 ist eine Isolierschicht 55 angeordnet. Die Isolierschicht 55 besitzt eine Öffnung 55s, innerhalb welcher der Halbleiterchip untergebracht sein kann. Die Isolierschicht 55 ist dadurch derart angeordnet, dass die Isolierschicht 55 in einer Ansicht von oben aus entsprechend 6 aussieht, als ob sie den Halbleiterchip 7 umgibt.
  • Auf der Isolierschicht 55 ist eine leitende Schicht 56 gebildet. Das Gate 7g des Halbleiterchips 7 (siehe 2) ist auf der Oberfläche gegenüber der Oberfläche gebildet, welche den Abstrahlungsteilen 50 gegenüberliegt. Das Gate 7g ist mit der Endoberfläche der Halbleiterschicht 56 über einen Bonddraht 44 verbunden; die andere Endoberfläche der leitenden Schicht 56 ist mit einem Leitungsanschluss 40 für Steuersignale über einen Bonddraht 43 verbunden. Der Leitungsanschluss 40 erstreckt sich von dem Rand des Gießharzteils 45. Bei dieser Struktur können die Bonddrähte 43, 44 innerhalb einer Länge gebildet sein, welche eine Zuverlässigkeit der Verbindung unter Verwendung der leitenden Schicht 56 sicherstellt, welche die Verbindungslänge ergänzt. Des Weiteren kann sich der Leitungsanschluss 40 für Steuersignale leicht nach außen von dem Gießharzteil 45 aus erstrecken.
  • 7 stellt eine aufgespaltene Draufsicht auf den Leistungselementebaustein 102 dar; es sind nämlich viele äquivalente Halbleiterchips 7, 7 parallel angeordnet, um durch ein Harz vergossen und integriert zu sein. Diese Struktur ist zum Umschalten eines sehr großen elektrischen Stroms geeignet. Dabei befestigt und integriert das Gießharzteil 45 die einzelnen Halbleiterschaltelemente 7, 7 und die Abstrahlungsteile 50, 51.
  • Wie in 7 dargestellt, benutzen die einzelnen Halbleiterchips 7, 7 gemeinsam die Abstrahlungsteile 50, 51. Die Vorder- und Rückseiten-(Emitter- und Kollektor-)Oberflächen beider Chips 7, 7 sind ähnlich angeordnet und sind beide angeordnet, um, wie in der Draufsicht von 7 dargestellt, ausgerichtet zu sein. Es sind nämlich die Oben-Unten-Beziehungen bezüglich den Vorder- und Rückseitenoberflächen beider Chips 7, 7 gleich. Daher sind die zwei Halbleiterchips 7, 7 parallel verbunden. Das auf dem Abstrahlungsteil 40 gebildete Isolierteil 55 besitzt Öffnungen 55s, 55t, deren Anzahl gleich der Anzahl der Halbleiterchips 7, 7 ist, welche durch das Gießharzteil 45 integriert sind.
  • Den Halbleiterchips 7, 7 werden Steuersignale durch die Gates 7g, 7g von dem einzigen Leitungsanschluss 40 für Steuersignale zugeführt. Detailliert dargestellt, die leitende Schicht 56, welche einen Anschluss zu dem Leitungsanschluss 40 bildet, verzweigt sich derart, dass die Steuersignale den Halbleiterchips 7, 7 zugeführt werden, deren Anzahl (zwei bei dieser Ausführungsform) größer als diejenige des Leitungsanschlusses 40 ist. Es verzweigt sich nämlich die Steuersignalleitung innerhalb des Bausteins.
  • Des Weiteren werden Widerstände 62, 62, welche auf der leitenden Schicht 56 angeordnet sind, als Abgleichswiderstände (balance resistors) zum Verhindern eines Unterschieds einer Schaltgeschwindigkeit infolge einer Abweichung zwischen den Halbleiterchips 7, 7 und zum Stabilisieren des Betriebs verwendet. Es wird angenommen, dass die vielen Halbleiterchips 7, 7 wechselweise parallel angeschlossen sind, um als Baustein integriert zu sein. Dabei ermöglicht es eine Annahme der Struktur der vorliegenden Erfindung, wobei eine Isolierschicht und eine leitende Schicht auf einem Abstrahlungsteil gebildet sind, dass Widerstände 62, 62 leichter bereitgestellt werden. Darüber hinaus ist ein in 7 dargestellter Emitter 7Ke eine Bezugsspannungselektrode für eine elektrische Verbindung mit Bonddrähten 67, 67, einer leitenden Schicht 64, einem Bonddraht 69 und einem Leitungsanschluss 60 zum Erfassen der Bezugsspannung.
  • Des Weiteren ist, wie in 7 dargestellt, die Isolierschicht 55 gebildet, um die Halbleiterchips 7, 7 zu umgeben, es gibt jedoch einen großen Raum für andere Verwendungen. Die leitenden Schichten 56, 64 der Verdrahtungsstruktur können daher geeignet modifiziert werden. Beispielsweise können die sich erstreckenden Richtungen der Leitungsanschlüsse 40, 60 von dem Gießharzteil 45 aus differenziert sein. Des Weiteren kann ein Raum für die Widerstände 62, 62 hinreichend erzielt werden.
  • Vierte Ausführungsform
  • Es wird ein Leistungselementebaustein 103 einer vierten Ausführungsform im Vergleich mit der ersten Ausführungsform anhand von 8 erläutert. Es besitzen dabei Abstrahlungsteile 1, 4 Löcher 20; ein Polyamidharz 21 ist zwischen den Abstrahlungsteilen 1, 4 und dem Gießharzteil 11 vorgesehen. Diese Merkmale dienen der Verbesserung der Haftung zwischen den Abstrahlungsteilen 1, 4 und dem Gießharzteil 11. Diese Merkmale können ebenfalls auf die zweiten und dritten Ausführungsformen angewandt werden.
  • Fünfte Ausführungsform
  • Es wird ein Leistungselementebaustein 104 einer fünften Ausführungsform im Vergleich mit der ersten Ausführungsform anhand von 9 erläutert. Dabei besitzt ein Abstrahlungsteil 1 einen konvexen Abschnitt (oder einen herausragenden Abschnitt) 1b, welcher mit dem Halbleiterchip 7 über ein Lötverbindungsteil 6 verbunden ist. Des Weiteren liegt ein Lötverbindungsteil 13 zwischen einem Steueranschluss eines Halbleiterchips 7 und einer leitenden Schicht 3; das Lötverbindungsteil 6 liegt zwischen einer primären Elektrode des Halbleiterchips 7 und dem Abstrahlungsteil 6. Diese Struktur ermöglicht es, dass die Mengen bzw. Beträge von Lötverbindungsteilen 6, 13 geeignet gesteuert werden, wodurch das Lötmittel daran gehindert wird, von der primären Elektrode des Halbleiterchips 7 aus herauszufließen. Daher kann ein Fehler wie ein Bruch in dem Lötprozess verringert werden, und es kann die Betriebsfähigkeit verbessert werden. Dieses Merkmal ist ebenfalls auf die zweite Ausführungsform anwendbar.
  • Sechste Ausführungsform
  • Es wird ein Leistungselementebaustein 106 einer sechsten Ausführungsform im Vergleich mit der ersten Ausführungsform anhand von 10 erläutert. Dabei sind Leitungsanschlüsse 9, 10 für einen elektrischen Stromausgang auf derselben Seite des Bausteins 105 zusammen mit einem Leitungsanschluss 8 für Steuersignale angeordnet. In Abhängigkeit des Bausteintyps wird es bevorzugt, dass dieselbe Seite des Bausteins die Leitungsanschlüsse 9, 10 für einen Stromausgang zusammen mit dem Leitungsanschluss für Steuersignale aufweist. Dieses Merkmal kann ebenfalls auf die zweiten und dritten Ausführungsformen angewandt werden.
  • Siebente Ausführungsform
  • Es wird ein Leistungselementebaustein 106 einer sechsten Ausführungsform im Vergleich mit der ersten Ausführungsform unter Verwendung von 11 erläutert. Dabei sind Leitungsanschlüsse 9, 10 für einen elektrischen Stromausgang zusammen mit einem Leitungsanschluss 8 für Steuersignale gebogen, um für eine Oberflächenanbringung geeignet zu sein. Dieses Merkmal kann ebenfalls auf die zweiten und dritten Ausführungsformen angewandt werden.
  • Achte Ausführungsform
  • Es wird ein Leistungselementebaustein 107 einer sechsten Ausführungsform im Vergleich mit der ersten Ausführungsform anhand von 12 erläutert. Abstrahlungsteile 1, 4 sind außen mit Isolierschichten 22 bzw. 23 verbunden. Die Isolierschichten 22, 23 sind außen mit Metallschichten 24 bzw. 25 verbunden. Typischerweise ist ein Baustein der vorliegenden Erfindung derart installiert, dass sein Abstrahlungsteil an eine Kühleinheit anstößt, wobei eine Isolierung zwischen dem Abstrahlungsteil und der Kühleinheit benötigt wird. Bei dieser Ausführungsform wird diese Isolierung vorausgehend auf dem Baustein als die Isolierschichten 22, 23 gebildet. Des Weiteren arbeiten die Metallschichten 24, 25 beispielsweise aus Kupfer als Schutzschicht für die Isolierschichten 22, 23. Dieses Merkmal kann ebenfalls auf die zweiten und dritten Ausführungsformen angewandt werden.
  • Es ist für den Fachmann ersichtlich, dass verschiedene Änderungen bei den oben beschriebenen Ausführungsformen der vorliegenden Erfindung gemacht werden können. Der Rahmen der vorliegenden Erfindung wird jedoch durch die beigefügten Ansprüche bestimmt.
  • Ein Leistungselementebaustein (100) enthält einen Halbleiterchip (7), Abstrahlungsteile (1, 4), ein Gießharzteil (11), einen Leitungsanschluss (8) für Steuersignale und Leitungsanschlüsse (9, 10) für einen großen elektrischen Strom. Auf einer Wärmeaufnahmeoberfläche (1p) des Abstrahlungsteils sind eine Isolierschicht (2) und eine leitende Schicht (3) angeordnet. Der Leitungsanschluss für Steuersignale ist mit einem Gate (7g) des Halbleiterchips durch die leitende Schicht elektrisch verbunden. Ein Emitter (7e) des Halbleiterchips ist durch ein Lötverbindungsteil (6) mit einem nicht isolierenden Abschnitt (1p) der Wärmeaufnahmeoberfläche elektrisch verbunden.
  • Vorstehend wurde eine Halbleiteranordnung offenbart. Ein Leistungselementebaustein (100) enthält einen Halbleiterchip (7), Abstrahlungsteile (1, 4), ein Gießharzteil (11), einen Leitungsanschluss (8) für Steuersignale und Leitungsanschlüsse (9, 10) für einen großen elektrischen Strom. Auf einer Wärmeaufnahmeoberfläche (1p) des Abstrahlungsteils sind eine Isolierschicht (2) und eine leitende Schicht (3) angeordnet. Der Leitungsanschluss für Steuersignale ist mit einem Gate (7g) des Halbleiterchips durch die leitende Schicht elektrisch verbunden. Ein Emitter (7e) des Halbleiterchips ist durch ein Lötverbindungsteil (6) mit einem nicht isolierenden Abschnitt (1p) der Wärmeaufnahmeoberfläche elektrisch verbunden.

Claims (8)

  1. Halbleiteranordnung (100) mit einem Halbleiterschaltelement (7), in welchem eine erste Elektrode (7e, 7c) auf einer Oberfläche bloßgelegt ist, eine zweite Elektrode (7e, 7c) auf der anderen Oberfläche bloßgelegt ist, und eine Steuerelektrode (7g) auf einer der Oberflächen bloßgelegt ist; Abstrahlungsteilen (1, 4), welche über und unter dem Halbleiterschaltelement angeordnet sind, um mit der ersten bzw. zweiten Elektrode elektrisch verbunden zu sein; und einem Gussharzteil (11), welches einen Raum zwischen den oben und unten angeordneten Abstrahlungsteilen füllt, dadurch gekennzeichnet, dass eine Isolierschicht (2) auf einer Oberfläche der zwei Abstrahlungsteile (1, 4), welche der Oberfläche des Halbleiterschaltelements (7) gegenüberliegt, wo die Steuerelektrode (7g) bloßgelegt ist, wohingegen ein nicht isolierender Abschnitt, wo die Isolierschicht nicht gebildet ist, in einem Abschnitt vorgesehen ist, welcher der ersten Elektrode oder der zweiten Elektrode des Halbleiterschaltelements zugewandt ist; für eine elektrische Verbindung mit einer der oben und unten angeordneten Abstrahlungsteile ein erstes leitendes Verbindungsteil (6), welches auf einer der ersten und zweiten Elektroden positioniert ist, in dem nicht isolierenden Abschnitt angeordnet ist; eine leitende Schicht (3) auf der Isolierschicht (2) gebildet ist, welche der Steuerelektrode (7g) außerhalb des nicht isolierenden Abschnitts gegenüberliegt; ein Steuersignaleingangsabschnitt (8) mit der leitenden Schicht (3) elektrisch verbunden ist und von dem Gussharzteil (11) nach außen herausragt; die Steuerelektrode (7g) mit der leitenden Schicht (3) über ein dazwischen gebrachtes zweites leitendes Verbindungsteil (13) elektrisch verbunden ist; und der Steuersignaleingangsabschnitt (8) mit der Steuerelektrode (7g) über die leitende Schicht (3) und das zweite leitende Verbindungsteil (13) elektrisch verbunden ist.
  2. Halbleiteranordnung (100) nach Anspruch 1, dadurch gekennzeichnet, dass der Steuersignaleingangsabschnitt (8) einen Leitungsanschluss enthält; und ein Ende des Leitungsanschlusses aus dem Gussharzteil (11) nach außen herausragt, während das andere Ende des Leitungsanschlusses direkt mit der auf der Isolierschicht (2) gebildeten leitenden Schicht (3) unter Verwendung eines dritten leitenden Verbindungsteils (12) verbunden ist.
  3. Halbleiteranordnung (100) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die leitende Schicht eine Strukturverdrahtung (3) enthält, welche aus Kupfer oder einer Kupferlegierung gebildet ist.
  4. Halbleiteranordnung (100) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass: die Isolierschicht aus einem wärmebeständigen Harz (2) gebildet ist.
  5. Halbleiteranordnung (100) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Isolierschicht eine Öffnung (2p) aufweist, welche eine elektrisch leitende Verbindung zwischen dem Halbleiterschaltelement und den Abstrahlungsteilen sicherstellt; das Halbleiterschaltelement derart angeordnet ist, dass es mit der Öffnung überlappt und von der Isolierschicht umgeben ist.
  6. Halbleiteranordnung (101) nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleiterschaltelement ein erstes Halbleiterschaltelement (7x) und ein zweites Halbleiterschaltelement (7y) enthält, welche zueinander äquivalente Schaltungen aufweisen; die Abstrahlungsteile erste Abstrahlungsteile (21, 22), welche jeweils für das erste Halbleiterschaltelement und das zweite Halbleiterschaltelement verwendet werden, und ein zweites Abstrahlungsteil (20) enthält, welches gemeinsam für das erste Halbleiterschaltelement und das zweite Halbleiterschaltelement verwendet wird; das Gussharzteil (23) die jeweiligen Halbleiterschaltelemente, die ersten Abstrahlungsteile und das zweite Abstrahlungsteil als einen Körper befestigt; (i) wenigstens eines der ersten Abstrahlungsteile und (ii) das zweite Abstrahlungsteil jeweils mit den Isolierschichten (37, 36) und den leitenden Schichten (39, 38) versehen sind; das erste Halbleiterschaltelement und das zweite Halbleiterschaltelement direkt mit dem zweiten Abstrahlungsteil über leitende Verbindungsteile (25, 29) verbunden sind und seriell elektrisch miteinander derart verbunden sind, dass das erste Halbleiterschaltelement und das zweite Halbleiterschaltelement getrennt voneinander in einer Richtung der Oberflächen der ersten und zweiten Halbleiterschaltelemente angeordnet sind, das erste Halbleiterschaltelement eine Oben-Unten-Beziehung aufweist, die umgekehrt zu derjenigen des zweiten Halbleiterschaltelements ist; das erste Halbleiterschaltelement die Steuerelektrode in einer Oberfläche aufweist, die mit dem zweiten Abstrahlteil verbunden ist, wobei ein bloßgelegter Bereich der Steuerelektrode und die auf dem zweiten Abstrahlungsteil gebildete leitende Schicht (38) einander in vertikaler Richtung überlappen und ein bloßgelegter Bereich der ersten Elektrode oder der zweiten Elektrode, die in derselben Oberfläche wie die Steuerelektrode bloßgelegt sind, mit dem nicht isolierenden Abschnitt des zweiten Abstrahlungsteils in einer vertikalen Richtung überlappt; das zweite Halbleiterschaltelement die Steuerelektrode in einer Oberfläche aufweist, welche mit dem ersten Abstrahlungsteil (22) verbunden ist, das lediglich für das zweite Halbleiterschaltelement verwendet wird, wobei ein bloßgelegter Bereich der Steuerelektrode mit der leitenden Schicht (39), welche auf dem ersten Abstrahlungsteil (22) gebildet ist, in einer vertikalen Richtung überlappt, und ein bloßgelegter Bereich der ersten Elektrode oder der zweiten Elektrode, die in derselben Oberfläche wie die Steuerelektrode bloßgelegt sind, mit dem nicht isolierenden Abschnitt in dem ersten Abstrahlungsteil (22) in einer vertikalen Richtung überlappt; die jeweiligen Halbleiterschaltelemente direkt mit dem ersten Abstrahlungsteil unter Verwendung der leitenden Verbindungsteile (24, 28) in Oberflächen verbunden sind, die Oberflächen gegenüberliegen, welche dem zweiten Abstrahlungsteil zugewandt sind; und das zweite Abstrahlungsteil eine mittlere Elektrode bildet, welche mit einer Last wie einem Motor zu verbinden ist.
  7. Halbleiteranordnung (102) mit: einem Halbleiterschaltelement (7), in welchem eine erste Elektrode (7e, 7c) auf einer Oberfläche bloßgelegt ist, eine zweite Elektrode (7e, 7c) auf der anderen Oberfläche bloßgelegt ist, und eine Steuerelektrode (7g) auf wenigstens einer der Oberflächen bloßgelegt ist; Abstrahlungsteilen (50, 51) die über und unter dem Halbleiterschaltelement angeordnet sind, um mit der ersten bzw. zweiten Elektrode elektrisch verbunden sein; und einem Gussharzteil (45), welches einen Raum zwischen den oben und unten angeordneten Abstrahlungsteilen füllt, dadurch gekennzeichnet, dass eine Isolierschicht (55) von den zwei Abstrahlungsteilen auf einer Oberfläche gebildet ist, welche der Oberfläche des Halbleiterschaltelements zugewandt ist, wo die Steuerelektrode bloßgelegt ist, wohingegen ein nicht isolierender Abschnitt, wo die Isolierschicht nicht gebildet ist, in einem Abschnitt vorgesehen ist, welcher der ersten Elektrode oder der zweiten Elektrode des Halbleiterschaltelements zugewandt ist; für eine elektrische Verbindung mit einem der oben und unten angeordneten Abstrahlungsteile ein leitendes Verbindungsteil (41), welches auf einer der ersten und zweiten Elektroden positioniert ist, in dem nicht isolierenden Abschnitt angeordnet ist; eine leitende Schicht (56) auf der Isolierschicht außerhalb des nicht isolierenden Abschnitts gebildet ist; ein Steuersignaleingangsabschnitt, welcher elektrisch mit der leitenden Schicht verbunden ist, aus dem Gussharzteil nach außen herausragt; ein Bonddraht (44) für eine elektrische Verbindung der leitenden Schicht (56) mit der Steuerelektrode vorgesehen ist; der Steuersignaleingangsabschnitt einen Leitungsanschluss (40) enthält; wobei ein Ende des Leitungsanschlusses aus dem Gussharzteil (45) herausragt, während das andere Ende des Leitungsanschlusses elektrisch mit der leitenden Schicht auf der Isolierschicht unter Verwendung eines Bonddrahts (43) verbunden ist und durch das Gussharzteil bedeckt ist.
  8. Halbleiteranordnung (102) nach Anspruch 7, dadurch gekennzeichnet, dass eine Mehrzahl von gleichen Halbleiterschaltelementen (7) angeordnet ist, um gemeinsam die Abstrahlungsteile (50, 51) zu verwenden; die Halbleiterschaltelemente in einer Richtung der Oberflächen der Halbleiterschaltelemente voneinander getrennt sind, während deren Vorder- und Rückseiten auf der selben Seite befindlich sind, wodurch sie elektrisch parallel geschaltet sind; und die leitende Schicht (56), welche mit dem Leitungsanschluss (40) verbunden ist, derart konfiguriert ist, dass sie sich in die Halbleiterschaltelemente verzweigt, wodurch die Bildung von Strecken zum Zuführen von Steuersignalen den Halbleiterschaltelementen ermöglicht wird, deren Anzahl größer als die Anzahl der Leitungsanschlüsse ist.
DE102004014709A 2003-03-26 2004-03-25 Halbleiteranordnung mit Abstrahlungsteilen Expired - Fee Related DE102004014709B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-84434 2003-03-26
JP2003084434A JP3879688B2 (ja) 2003-03-26 2003-03-26 半導体装置

Publications (2)

Publication Number Publication Date
DE102004014709A1 DE102004014709A1 (de) 2004-10-21
DE102004014709B4 true DE102004014709B4 (de) 2011-12-08

Family

ID=33028141

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004014709A Expired - Fee Related DE102004014709B4 (de) 2003-03-26 2004-03-25 Halbleiteranordnung mit Abstrahlungsteilen

Country Status (4)

Country Link
US (1) US7247929B2 (de)
JP (1) JP3879688B2 (de)
CN (1) CN1319161C (de)
DE (1) DE102004014709B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009044389B4 (de) 2009-11-02 2024-06-06 Witte-Velbert Gmbh & Co. Kg Tür- oder Heckklappenöffnungseinrichtung

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203548A (ja) * 2004-01-15 2005-07-28 Honda Motor Co Ltd 半導体装置のモジュール構造
JP4575034B2 (ja) * 2004-06-03 2010-11-04 株式会社東芝 インバータ装置
CN100373617C (zh) * 2004-11-08 2008-03-05 吴才荣 一种配对晶体管及其制造方法
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
US7508067B2 (en) 2005-10-13 2009-03-24 Denso Corporation Semiconductor insulation structure
JP4742989B2 (ja) 2006-05-26 2011-08-10 株式会社日立製作所 モータ駆動用半導体装置とそれを有するモータ及びモータ駆動装置並びに空調機
JP4858290B2 (ja) * 2006-06-05 2012-01-18 株式会社デンソー 負荷駆動装置
CN101819965B (zh) * 2006-06-09 2013-01-16 本田技研工业株式会社 半导体装置
JP5232367B2 (ja) * 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
EP2051301A4 (de) * 2006-08-09 2010-06-16 Honda Motor Co Ltd Halbleiterbauelement
JP4984730B2 (ja) * 2006-08-09 2012-07-25 富士電機株式会社 半導体装置
JP4769752B2 (ja) * 2007-03-23 2011-09-07 トヨタ自動車株式会社 半導体装置および電動車両
JP4910889B2 (ja) * 2007-05-31 2012-04-04 株式会社デンソー 半導体装置
JP5013314B2 (ja) * 2007-06-18 2012-08-29 日立工機株式会社 電動工具
JP5067267B2 (ja) 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
EP2270855A1 (de) * 2009-06-29 2011-01-05 ABB Research Ltd. Elektrisches Modul
JP2011044452A (ja) * 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法
WO2011092859A1 (ja) * 2010-02-01 2011-08-04 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
JP5402778B2 (ja) * 2010-03-30 2014-01-29 株式会社デンソー 半導体モジュールを備えた半導体装置
WO2011142013A1 (ja) * 2010-05-12 2011-11-17 トヨタ自動車株式会社 半導体装置
JP2012033559A (ja) * 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
TWI455286B (zh) * 2010-10-11 2014-10-01 Delta Electronics Inc 功率模組及功率模組之製造方法
ITMI20111214A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza a spessore ridotto
ITMI20112300A1 (it) * 2011-12-19 2013-06-20 St Microelectronics Srl Realizzazione di dispositivi elettronici di tipo dsc tramite inserto distanziatore
ITMI20120713A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Sistema elettronico a montaggio attraverso fori passanti con elementi di dissipazione serrati tra loro contro corpo isolante
CN102637611A (zh) * 2012-04-27 2012-08-15 昆山晨伊半导体有限公司 一种aap功率模块的制造方法
ITMI20120712A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo elettronico a montaggio passante con doppio dissipatore di calore
ITMI20120711A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo di potenza
CN102931104A (zh) * 2012-11-12 2013-02-13 杭州士兰集成电路有限公司 一种紧凑型智能功率驱动模块及其封装方法
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP6152842B2 (ja) * 2014-11-04 2017-06-28 トヨタ自動車株式会社 半導体装置とその製造方法
DE102014227025A1 (de) * 2014-12-30 2016-06-30 Robert Bosch Gmbh Parametrierbares Leistungsbauteil und Verfahren zu dessen Betrieb
CN107636827B (zh) * 2015-04-13 2020-05-12 Abb瑞士股份有限公司 功率电子设备模块
JP6697944B2 (ja) * 2016-04-27 2020-05-27 三菱電機株式会社 電力用半導体装置
KR20180038597A (ko) * 2016-10-06 2018-04-17 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
JP6698569B2 (ja) * 2017-03-10 2020-05-27 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP7042651B2 (ja) * 2018-02-28 2022-03-28 三菱電機株式会社 電力用半導体装置および電力変換装置
KR102552077B1 (ko) * 2018-04-23 2023-07-06 현대자동차주식회사 적층형 파워 모듈 및 이의 제조 방법
JP7159620B2 (ja) 2018-05-30 2022-10-25 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP7351209B2 (ja) 2019-12-17 2023-09-27 富士電機株式会社 半導体装置
JP7484156B2 (ja) 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
WO2021161526A1 (ja) * 2020-02-14 2021-08-19 トヨタ自動車株式会社 半導体装置
CN112771665B (zh) * 2020-04-16 2024-05-24 华为数字能源技术有限公司 封装结构、电动车辆和电子装置
TWI727861B (zh) 2020-07-23 2021-05-11 朋程科技股份有限公司 晶片封裝結構及其製造方法
DE102020211631A1 (de) * 2020-09-17 2022-03-17 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleitermodul für einen schweisstransformator und verfahren zum herstellen eines solchen halbleitermoduls
US11224147B1 (en) * 2020-11-19 2022-01-11 GM Global Technology Operations LLC Direct cooling of inverter switches

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0381383A2 (de) * 1989-01-30 1990-08-08 Kabushiki Kaisha Toshiba Halbleitervorrichtung mit auf ein leitendes Substrat aufgeklebtem isolierenden Substrat
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
DE10058446A1 (de) * 1999-11-24 2001-05-31 Denso Corp Halbleitervorrichtung mit Abstrahlungsstruktur, sowie Verfahren zu ihrer Herstellung
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2002164485A (ja) * 2000-11-28 2002-06-07 Toyota Industries Corp 半導体モジュール
US20030132531A1 (en) * 2001-03-28 2003-07-17 Martin Standing Surface mounted package with die bottom spaced from support board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878599A (ja) 1994-09-05 1996-03-22 Goto Seisakusho:Kk 集積回路パッケージ及びその製造方法
JP3379349B2 (ja) 1996-09-05 2003-02-24 株式会社日立製作所 モールド型電子部品及びその製法
AU705177B1 (en) 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
JP2000174180A (ja) 1998-12-02 2000-06-23 Shibafu Engineering Kk 半導体装置
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP4253992B2 (ja) * 2000-03-16 2009-04-15 株式会社デンソー 樹脂封止型半導体装置
EP2244289B1 (de) 2000-04-19 2014-03-26 Denso Corporation Kühlmittelgekühltes Halbleiterbauelement
JP4631205B2 (ja) * 2001-04-27 2011-02-16 株式会社デンソー 半導体装置及びその製造方法
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0381383A2 (de) * 1989-01-30 1990-08-08 Kabushiki Kaisha Toshiba Halbleitervorrichtung mit auf ein leitendes Substrat aufgeklebtem isolierenden Substrat
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
DE10058446A1 (de) * 1999-11-24 2001-05-31 Denso Corp Halbleitervorrichtung mit Abstrahlungsstruktur, sowie Verfahren zu ihrer Herstellung
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2002164485A (ja) * 2000-11-28 2002-06-07 Toyota Industries Corp 半導体モジュール
US20030132531A1 (en) * 2001-03-28 2003-07-17 Martin Standing Surface mounted package with die bottom spaced from support board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009044389B4 (de) 2009-11-02 2024-06-06 Witte-Velbert Gmbh & Co. Kg Tür- oder Heckklappenöffnungseinrichtung

Also Published As

Publication number Publication date
US7247929B2 (en) 2007-07-24
CN1542957A (zh) 2004-11-03
JP3879688B2 (ja) 2007-02-14
US20040195649A1 (en) 2004-10-07
DE102004014709A1 (de) 2004-10-21
JP2004296588A (ja) 2004-10-21
CN1319161C (zh) 2007-05-30

Similar Documents

Publication Publication Date Title
DE102004014709B4 (de) Halbleiteranordnung mit Abstrahlungsteilen
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE69832359T2 (de) Halbleitervorrichtung -anordnung und -schaltungen
DE102015121680B4 (de) Leistungshalbleitermodul, das eine flexible leiterplattenverbindung mit einer niedrigen gate-treiberinduktivität aufweist und verfahren zum herstellen
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE112006002488B4 (de) Halbleiter-Baueinheit
DE112014005415B4 (de) Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
DE102014113787B4 (de) Elektronische Vorrichtung und Leistungsvorrichtung mit einer Transistoranordnung mit Halbleiterchips zwischen zwei Substraten und Verfahren zu deren Herstellung
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102007001455A1 (de) Elektronisches Bauelement und Verfahren für dessen Montage
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE112017001646T5 (de) Leistungsmodul und verfahren zum herstellen desselben, sowie leistungselektronik-vorrichtung und verfahren zum herstellen derselben
DE102017203024A1 (de) Leistungshalbleitermodul
DE10301091B4 (de) Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen
DE10312238A1 (de) Leistungshalbleitereinrichtung
DE212021000169U1 (de) Halbleiterbauteil
DE112021000605T5 (de) Halbleiterbauteil
DE112020002920T5 (de) Halbleitervorrichtung und produktionsverfahren für halbleitervorrichtung
DE102018220949C5 (de) Halbleitervorrichtung
DE112016006331B4 (de) Halbleitervorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120309

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee