DE10134018A1 - Halbleitervorrichtung, die eine interne Spannung wirksam erzeugen kann - Google Patents
Halbleitervorrichtung, die eine interne Spannung wirksam erzeugen kannInfo
- Publication number
- DE10134018A1 DE10134018A1 DE10134018A DE10134018A DE10134018A1 DE 10134018 A1 DE10134018 A1 DE 10134018A1 DE 10134018 A DE10134018 A DE 10134018A DE 10134018 A DE10134018 A DE 10134018A DE 10134018 A1 DE10134018 A1 DE 10134018A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- voltage
- node
- power supply
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Abstract
In einem Steuerungsspannungserzeugungsabschnitt (30) zum Anlegen einer Spannung an einen Steuerungsanschluss eines Ladungsübertragungsgatters (Q6) zur Übertragung von aus einem Kondensator (C6) empfangenen Ladungen zu einem Ausgangsknoten (NO), um eine interne Spannung (VBB) zu erzeugen, wird die Amplitude des Steuerungssignals entsprechend einem Schaltsignal (PHISW) geschaltet. Somit wird eine interne Spannungserzeugungsschaltung bereitgestellt, die eine Verbesserung der Effektivität der Entwicklung, der Zuverlässigkeit und Ausbeute sowie eine Verringerung des Energieverbrauchs ermöglicht.
Description
Die Erfindung betrifft eine Halbleitervorrichtung und ge
nau eine Halbleitervorrichtung zur Erzeugung einer in
ternen Spannung durch einen Pumpvorgang. Insbesondere be
trifft die Erfindung eine Substratvorspannungserzeugungs
schaltung zur Erzeugung einer Vorspannung, die an einen
Substratbereich anzulegen ist.
Gemäß dem Stand der Technik ist eine Halbleitervorrich
tung mit einer internen Spannungserzeugungsschaltung ver
sehen, damit der Energieverbrauch eines gesamten Systems
verringert wird und eine Spannung mit einem gewünschten
Pegel erzeugt wird. Eine interne Spannung ist klassifi
ziert in eine hohe Spannung, die höher als eine externe
Energieversorgungsspannung ist, eine Referenzspannung auf
einem Pegel zwischen der Massespannung und der Energie
versorgungsspannung, eine negative Vorspannung, die an
einen Substratbereich der Halbleitervorrichtung angelegt
wird, usw. Insbesondere wird in einer Halbleiterspeicher
vorrichtung eine Vorspannung VBB an den Substratbereich
angelegt, um die Schwellwertspannung von aus MOS-
Transistoren (Feldeffekttransistoren mit isoliertem Gate)
zusammengesetzten Speicherzellentransistoren zu stabili
sieren und deren Sperrschichtkapazität zu verringern.
Fig. 14 zeigt ein Blockschaltbild, das eine herkömmliche
Vorspannungserzeugungsschaltung schematisch darstellt.
Gemäß Fig. 14 weist die Vorspannungserzeugungsschaltung
eine Aktiv-Vorspannungserzeugungsschaltung, die in einem
aktiven Zyklus 102 aktiviert ist, zur Erzeugung der Vor
spannung VBB, eine Bereitschafts-
Vorspannungserzeugungsschaltung 104 zur Erzeugung der
Vorspannung VBB in einem Bereitschaftszyklus und eine Pe
gelerfassungsschaltung 100 zur Erfassung, ob der Pegel
der Vorspannung VBB einen vorbestimmten Spannungspegel
erreicht, um entsprechend dem Erfassungsergebnis die Ak
tiv-Vorspannungserzeugungsschaltung 102 oder die Bereit
schafts-Vorspannungserzeugungsschaltung 104 wahlweise zu
aktivieren. Diese Pegelerfassungsschaltung 100 weist eine
Pegelerfassungseinrichtung für die aktiven Zyklen und ei
ne Pegelerfassungseinrichtung für die Bereitschaftszyklen
auf, die jeweils ein aktives Aktivitätssteuerungssignal
ϕAL und ein Bereitschaftsaktivitätssteuerungssignal ϕSL
erzeugen. Die Vorspannung VBB ist eine negative Spannung.
Falls diese Vorspannung VBB unter einem vorbestimmten
Wert abfällt, stoppt die Pegelerfassungsschaltung 100 den
Vorspannungserzeugungsvorgang der Vorspannungserzeugungs
schaltung(en) 102 und/oder 104.
Die Aktiv-Vorspannungserzeugungsschaltung 102 weist eine
große Ladungsversorgungsfähigkeit auf und verhindert eine
Fluktuation des Pegels der Vorspannung VBB während des
Betriebs einer internen Schaltung in einem aktiven Zyk
lus. Die Bereitschafts-Vorspannungserzeugungsschaltung
104 weist eine relative geringe Ladungszufuhrfähigkeit
auf und unterdrückt eine Fluktuation in der Vorspannung
VBB aufgrund eines Reststroms in einem Bereitschaftszu
stand.
Die Aktiv-Vorspannungserzeugungsschaltung 102 weist einen
Aktiv-Ringoszillator 102a auf, der wahlweise in Abhängig
keit von dem Aktivitätssteuerungssignal ϕAL aus der Pe
gelerfassungsschaltung 100 eine Oszillationsbetrieb wahl
weise ausführt, und eine Aktiv-Pumpschaltung 102b, die
einen Ladepumpvorgang eines Kondensators verwendet und
Ladungen in Abhängigkeit von einem Oszillationssignal aus
dem Aktiv-Ringoszillator 102a einem Ausgabeknoten zu
führt. Wenn das Aktivitätssteuerungssignal ϕAL sich in
einem aktiven Zustand befindet und anweist, dass die Vor
spannung VBB einen vorbestimmten Spannungspegel nicht er
reicht, führt der Aktiv-Ringoszillator 102a einen Oszil
lationsbetrieb durch. Wenn die Vorspannung VBB den vorbe
stimmten Pegel erreicht, stoppt der Oszillator 102 den
Oszillationsbetrieb.
Die Bereitschafts-Vorspannungserzeugungsschaltung weist
einen Bereitschafts-Ringoszillator 104a auf, der in Ab
hängigkeit von dem Aktivitätssteuerungssignal ϕSL aus der
Pegelerfassungsschaltung 100 einen Oszillationsbetrieb
wahlweise durchführt, und eine Bereitschafts-
Pumpschaltung 104b auf, die einen Ladepumpvorgang über
einen Kondensator ausführt und die Vorspannung VBB in Ab
hängigkeit von einem Oszillationssignal aus dem Bereit
schafts-Ringoszillator 104a erzeugt. Wenn das Aktivitäts
steuerungssignal ϕSL anweist, dass die Vorspannung VBB
einen vorbestimmten Spannungspegel nicht erreicht, führt
der Bereitschafts-Ringoszillator 104a ebenfalls einen Os
zillationsbetrieb durch. Wenn das Aktivitätssteuerungs
signal ϕSL angibt, dass die Vorspannung VBB den vorbe
stimmten Pegel erreicht, stoppt die Oszillator 104a den
Oszillationsbetrieb.
Durch Vorsehen einer Vorspannungserzeugungsschaltung je
weils für einen aktiven Zyklus und einen Bereitschafts
zyklus (Wartezyklus, Ruhezustandszyklus) wird der Betrieb
der Aktiv-Vorspannungserzeugungsschaltung 102, die eine
große Ladungszufuhrfähigkeit hat, in einem Bereitschafts
zyklus zur Verringerung des Energieverbrauchs gestoppt.
Die Aktiv-Pumpschaltung 102b und die Bereitschafts-
Pumpschaltung 104b verwenden einen Ladungspumpenvorgang von
Kondensatoren. Die Kapazitätswerte dieser Kondensatoren
unterscheiden sich voneinander und die Ladezufuhrfähig
keit der Bereitschaftspumpenschaltung 104b ist geringer
ausgeführt. In der den Ladungspumpvorgang eines Kondensa
tors nutzenden Ladungspumpschaltung ist deren Ladungszu
fuhrfähigkeit proportional zu der Frequenz eines Oszilla
tionssignals und der Kapazität des Kondensators, der den
Ladungspumpvorgang ausführt.
Eine einen Kondensator verwendende Ladungspumpschaltung
kann in verschiedenen Strukturen ausgebildet sein. Typi
sche Beispiele für die Ladungspumpschaltungsstruktur sind
eine Ladungspumpschaltung der Bauart mit einfacher Ver
stärkung bzw. Anhebung (single boost type) und eine La
dungspumpschaltung der Bauart mit doppelter Verstärkung
bzw. Anhebung (double boost type).
Fig. 15 zeigt ein Blockschaltbild einer herkömmlichen La
dungspumpschaltung der Einzelverstärkungsbauart. Gemäß
Fig. 15 weist die Ladungspumpschaltung der Einzelverstär
kungsbauart auf: eine Inverterschaltung IV1, die ein
Taktsignal CLK aus einem Ringoszillator empfängt, eine
Verzögerungsschaltung DL1 zur Verzögerung eines Ausgangs
signals der Inverterschaltung IV1, eine Verzögerungs
schaltung DL2 zur weiteren Verzögerung eines Ausgangssig
nals aus der Verzögerungsschaltung DL1, ein NOR-Gatter
NG1, das Ausgangssignale aus den Verzögerungsschaltungen
DL1 und DL2 empfängt, eine NAND-Schaltung NG2, die das
Ausgangssignal der Inverterschaltung IV1 und das Aus
gangssignal der Verzögerungsschaltung DL2 empfängt, ein
NOR-Gatter NG3, das die Ausgangssignale der Inverter
schaltung IV1 und der Verzögerungsschaltung DL2 empfängt,
eine Verzögerungsschaltung DL3 zur Verzögerung des Aus
gangssignals aus dem NOR-Gatter NG1, eine Pufferschaltung
DL4 zur Verzögerung des Ausgangssignals der NAND-
Schaltung NG2, einen Inverter IV2 zur Invertierung des
Ausgangssignals des NOR-Gatters NG3, einen Kondensator
C1, bei dem Elektrodenanschluss zum Empfang des Ausgangs
signals aus der Verzögerungsschaltung DL3 gekoppelt ist,
einen Kondensator C2, von dem ein Elektrodenanschluss zum
Empfang des Ausgangssignals der Verzögerungsschaltung DL4
gekoppelt ist, einen Kondensator C3, bei dem ein Elektro
denanschluss zum Empfang eines Ausgangssignal der Inver
terschaltung IV2 beschaltet ist, einen P-Kanal-MOS-
Transistor Q1, der zwischen dem anderen Elektrodenan
schluss (Knoten NF) des Kondensators C3 und dem Massekno
ten geschaltet ist, P-Kanal-MOS-Transistoren Q2 und Q3,
die zwischen dem Knoten NF und dem Masseknoten in Reihe
geschaltet sind, einen P-Kanal-MOS-Transistor Q4, der
zwischen dem anderen Elektrodenknoten (NB) des Kondensa
tors C1 und dem Masseknoten geschaltet ist und bei dem
ein Gate mit dem Knoten NF verbunden ist, einen P-Kanal-
MOS-Transistor Q5, der zwischen dem anderen Elektroden
knoten (Knoten NE) des Kondensators C2 und dem Massekno
ten geschaltet ist und bei dem ein Gate mit dem Knoten NF
verbunden ist, und einen P-Kanal-MOS-Transistor Q6, der
wahlweise in den leitenden Zustand in Abhängigkeit von
dem Spannungspegel des Knotens NE gebracht wird, um La
dungen zwischen den Knoten ND und NO auszutauschen.
Ein Gate des P-Kanal-MOS-Transistors Q1 ist mit dem Mas
seknoten verbunden, so dass der Transistor Q1 in einer
Diodenbetriebsart arbeitet, um den Spannungspegel des
Knotens NF auf einen absoluten Wert Vthp seiner Schwell
wertspannung festzuklemmen. Die MOS-Transistoren Q2 und
Q3 sind jeweils in Vorwärtsrichtung von dem Masseknoten
zu dem Knoten NF diodenmäßig geschaltet, so dass der
Spannungspegel des Knotens NF auf -2 × Vthp festgeklemmt
wird, wobei Vthp den absoluten Wert der Schwellwertspan
nung jedes Transistors Q1 bis Q3 darstellt. Nachstehend
ist der Betrieb der in Fig. 15 gezeigten Ladungspump
schaltung der Einzelverstärkungsbauart beschrieben.
Es sei ein derartiger anfänglicher Zustand gegeben, dass
die Knoten NA-NF auf dem Pegel der Massespannung von Vss
(= 0 V) sich befinden, und dass das Taktsignal CLK auf ei
nen hohen Pegel ansteigt. In diesem Fall fällt das Aus
gangssignal der Inverterschaltung IV1 auf einen niedrigen
Pegel. Die Spannung des Knotens NB steigt auf die Ener
gieversorgungsspannung Vcc an, nachdem die Verzögerungs
zeit der Verzögerungs-(Puffer-)Schaltung DL4 verstri
chen ist. Wenn die Verzögerungszeiten der Verzögerungs
schaltung DL1 und DL2 verstreichen, befinden sich zwei
Eingänge des NOR-Gatters NG1 auf den niedrigen Pegel.
Wenn die Verzögerungszeit der Verzögerungsschaltung DL3
weiter verstreicht, steigt der Spannungspegel des Knotens
NA auf den Pegel der Energieversorgungsspannung Vcc an.
Der Knoten NC befindet sich in dem anfänglichen Zustand
auf einem Spannungspegel von 0 V. Dann steigt der Knoten
NC auf eine Spannung mit einem hohen Pegel an, wenn die
Energie eingeschaltet wird. Nach dem Verstreichen der
Verzögerungszeit der Verzögerungsschaltung DL1 wird der
Knoten NC durch die Inverterschaltung IV2 auf den Masse
spannungspegel angesteuert, da das NOR-Gatter NG3 die
Signale auf niedrigem Pegel an beiden Eingängen empfängt,
so dass ein Signal auf hohem Pegel ausgegeben wird. Im
Ansprechen auf den Einstieg der Spannung des Knotens NA
bewegt sich der Spannungspegel des Knotens ND zu der Energie
versorgungsspannung Vcc, durch den Ladungspumpvor
gang des Kondensators C1. Jedoch befindet sich der Span
nungspegel des Knotens NF auf dem Massespannungspegel und
befindet sich der MOS-Transistor Q4 in einem eingeschal
teten Zustand, so dass der Spannungspegel des Knotens ND
herabgesetzt wird, bis der MOS-Transistor Q4 ausschaltet.
In ähnlicher Weise bewegt sich der Spannungspegel des
Knotens NE auf die Energieversorgungsspannung Vcc über
den Ladungspumpvorgang des Kondensators C2 zu. Jedoch be
findet sich der MOS-Transistor Q5 in einem eingeschalte
ten Zustand und fällt der Spannungspegel an dem Knoten NE
ab, bis der MOS-Transistor Q5 zu einem ausgeschalteten
Zustand wechselt.
Wenn das Taktsignal CLK von dem Energieversorgungsspan
nungspegel Vcc auf die Massespannung abfällt, ändert sich
das Ausgangssignal der Inverterschaltung IV1 auf einem
Pegel der Energieversorgungsspannung Vcc derart, dass das
Ausgangssignal des NOR-Gatters NG3 auf den niedrigen Pe
gel wechselt (den Massespannungspegel). Der Spannungspe
gel des Knotens NC erreicht den Energieversorgungsspan
nungspegel Vcc durch die Inverterschaltung IV2. Der Span
nungspegel des Knotens NF ist dementsprechend durch den
Ladepumpbetrieb des Kondensators C3 anzuheben. Jedoch
schaltet im Ansprechen auf den Anstieg der Spannung des
Knotens NF der MOS-Transistör Q1 ein, so dass der Span
nungspegel des Knotens NF auf den absoluten Wert Vthp
seiner Schwellwertspannung festgeklemmt wird. Wenn die
Spannung des Knotens NF auf den absoluten Wert Vthp der
Schwellwertspannung festgeklemmt ist, schalten die MOS-
Transistoren Q4 und Q5 aus (da die Knoten ND und NE auf
einen Pegel nahe an der Massespannung entladen werden).
Darauffolgend steigt das Ausgangssignal der Verzögerungs
schaltung DL1 auf den Energieversorgungsspannungspegel
an, so dass das Ausgangssignal des NOR-Gatters NG1 auf
den Massespannungspegel abfällt. Nach dem Verstreichen
der Verzögerungszeit der Verzögerungsschaltung DL3 fällt
die Spannung des Knotens NA von dem Energieversorgungs
spannungspegel Vcc auf den Massespannungspegel ab. Durch
den Ladungspumpbetrieb des Kondensators C1 fällt der
Spannungspegel des Knotens ND auf einen Pegel von -Vcc
ab.
Wenn die Verzögerungszeit in der Verzögerungsschaltung
DL1 und DL2 verstreichen, ändert sich das Ausgangssignal
des NAND-Gatters NG2 auf den niedrigen Pegel und fällt
der Spannungspegel des Knotens NB von der Energieversor
gungsspannung Vcc auf den Massespannungspegel ab. Der
Spannungspegel des Knotens NE fällt dementsprechend auf
einen Pegel von -Vcc ab. Wenn der Spannungspegel des Kno
tens NE im Wesentlichen auf einen Pegel von -Vcc abfällt,
schaltet der MOS-Transistor Q6 ein, da der Ausgangsknoten
NO sich auf einem Pegel nahe der Massespannung in dem an
fänglichen Zustand befindet, und negative Ladungen
(Elektronen) werden von dem Knoten ND dem Ausgangsknoten
NO zugeführt.
Danach steigt das Taktsignal CLK erneut auf den Energie
versorgungsspannungspegel Vcc an, so dass der Knoten NB
von dem Massespannungspegel auf den Pegel der Energiever
sorgungsspannung Vcc sich ändert. Dementsprechend steigt
der Spannungspegel des Knotens NE um Vcc durch den La
dungspumpbetrieb des Kondensators C2 an, so dass der MOS-
Transistor Q6 ausschaltet. Somit wird die Zufuhr der ne
gativen Ladungen zu dem Ausgangsknoten NO gestoppt.
Darauffolgend wird das Ausgangssignal der Verzögerungs
schaltung DL1 auf den Massespannungspegeln geändert, so
dass der Spannungspegel des Knotens NC von dem Pegel der
Energieversorgungsspannung Vcc auf den Massespannungspe
gel abfällt. Die Spannung des Knotens NF ist um die Ener
gieversorgungsspannung Vcc durch den Ladungspumpbetrieb
des Kondensators C3 zu verringern. Jedoch wird die Span
nung des Knotens NF durch die MOS-Transistoren Q2 und Q3
auf einen Spannungspegel von -2 × Vthp festgeklemmt.
Danach wird das Ausgangssignal der Verzögerungsschaltung
DL2 auf den niedrigen Pegel geändert, so dass die Span
nung des Knotens NA von dem Massespannungspegel auf dem
Pegel der Energieversorgungsspannung Vcc ansteigt und
dementsprechend Ladungen dem Ladungen ND zugeführt wer
den. Jedoch befindet sich der MOS-Transistor Q4 in einem
eingeschalteten Zustand und wird die Spannung des Knotens
ND auf den Massespannungspegel gehalten.
Durch Wiederholung des vorstehend beschriebenen Betriebs
wird der Pegel der Spannung VBB aus dem Ausgangsknoten NO
herabgesetzt. Der Betrieb, wenn dieser Zustand zum Errei
chen eines stationären Zustands wiederholt wird, ist un
ter Bezugnahme auf die in Fig. 16 gezeigten Signalverläu
fe beschrieben.
Das Taktsignal CLK steigt anfänglich zu einem Zeitpunkt
(ta) auf dem Pegel der Energieversorgungsspannung Vcc an,
so dass die Knoten NA und NB sich auf dem Massespannungs
pegel befinden, der Knoten NC sich auf dem Pegel der Energie
versorgungsspannung Vcc befindet und der Knoten NE
sich auf einem Pegel von -Vcc befindet.
Wenn die Verzögerungszeit der Verzögerungsschaltung DL4
verstrichen ist, nachdem das Taktsignal CLK auf den Pegel
der Energieversorgungsspannung Vcc zu dem Zeitpunkt ta
ansteigt, steigt der Spannungspegel des Knotens NB auf
den Pegel der Energieversorgungsspannung Vcc zu dem Zeit
punkt tb an. Dementsprechend steigt der Spannungspegel
des Knotens NE von -Vcc auf den Massespannungspegel an
und schaltet der MOS-Transistor Q6 aus.
Darauffolgend fällt, wenn die Verzögerungszeit der Verzö
gerungsschaltung DL1 verstrichen ist und zwei Eingänge
des NOR-Gatters NG3 auf den niedrigen Pegel zu dem Zeit
punkt tc abfallen, der Spannungspegel des Knotens NC von
dem Pegel der Energieversorgungsspannung Vcc auf den Mas
sespannungspegel ab. Darauffolgend fällt der Spannungspe
gel des Knotens NF ebenfalls um den Pegel der Energiever
sorgungsspannung Vcc ab. Die Spannung des Knotens NF wird
auf den absoluten Wert Vthp einer Schwellwertspannung
durch den MOS-Transistor Q1 festgeklemmt. Daher fällt der
Spannungspegel des Knotens NF in Richtung auf einen Span
nungspegel von Vthp-Vcc ab, jedoch wird dessen Spannungs
pegel durch die MOS-Transistoren Q2 und Q3 auf -2 × Vthp
festgeklemmt. Im Ansprechen auf den Abfall des Spannungs
pegels des Knotens NF schalten die MOS-Transistoren Q4
und Q5 ein, um die Spannung des Knotens NE zuverlässig
auf den Massespannungspegel zu halten. Folglich schaltet
der MOS-Transistor Q6 aus, so dass der Betrieb zur Zufuhr
von Elektronen zu dem Ausgangsknoten NO gestoppt wird.
Dieser Knoten ND wird durch den Transistor Q4, der sich
in einem eingeschalteten Zustand befindet, auf den Masse
spannungspegel festgehalten (in Fig. 16 ist eine Verzöge
rung der Reaktion (des Ansprechens) gezeigt).
Wenn die Verzögerungszeiten der Verzögerungsschaltungen
DL1-DL3 verstreichen, steigt der Spannungspegel des Kno
tens NA auf den Pegel der Energieversorgungsspannung Vcc
an. Selbst falls der Spannungspegel des Knotens ND zu
steigen beginnt, befindet sich der MOS-Transistor Q4 in
einem eingeschalteten Zustand, so dass die Spannung des
Knotens ND auf dem Massespannungspegel gehalten wird.
Wenn das Taktsignal CLK auf den Massespannungspegel zu
dem Zeitpunkt te abfällt, steigt der Spannungspegel des
Knotens NC zunächst auf den Pegel der Energieversorgungs
spannung Vcc an. Der Spannungspegel des Knotens NF steigt
dementsprechend an und wird durch dem MOS-Transistor Q1
auf den Pegel der Spannung Vthp festgeklemmt (Zeitpunkt
tf).
Darauffolgend fällt, wenn die Verzögerungszeiten der Ver
zögerungsschaltungen DL1 und DL3 verstreichen, der Span
nungspegel des Knotens NA zu dem Zeitpunkt tg auf dem
Massespannungspegel ab. Dementsprechend fällt der Span
nungspegel des Knotens ND auf einen Pegel von -Vcc ab.
Der Spannungspegel des Knotens NE ist die Massespannung
und der MOS-Transistor Q6 wird in dem ausgeschalteten Zu
stand gehalten.
Weiterhin ändert sich, wenn die Verzögerungszeit der Ver
zögerungsschaltung DL2 verstreicht und der Spannungspegel
des Knotens NB auf den Massespannungspegel zu dem Zeit
punkt th abfällt, der Spannungspegel des Knotens NE im
Ansprechen darauf auf einen Pegel -Vcc. Weiterhin schal
tet der MOS-Transistor Q6 ein und werden dem Ausgangskno
ten NO negative Ladungen zugeführt, so dass der Span
nungspegel des Knotens ND entsprechend der Zufuhr der ne
gativen Ladungen ansteigt.
Daher ändert sich in der in Fig. 15 gezeigten Ladungs
pumpschaltung der Einzelverstärkungsbauart die Spannung
an dem Gate (Knoten NE) des MOS-Transistors Q6, bei dem
es sich um ein Übertragungsgatter zur Zufuhr negativer
Ladungen zu dem Ausgangsgatter handelt, mit der Amplitude
der Energieversorgungsspannung Vcc. Eine derartige Schal
tung wird Einzelverstärkungsbauart auf der Grundlage die
ser Spannungsamplitude genannt.
Durch die Drei-Phasen-Ansteuerung der Knoten NA-NC werden
die folgenden Vorgänge aufeinanderfolgend und genau aus
geführt: Vorbereiten der negativen Spannung in dem Knoten
ND, Zufuhr negativer Ladungen nach Stabilisierung der ne
gativen Spannung und vorbereitende Anordnung eines nega
tive Ladungen zuführenden Knotens nach dem Stopp der Zu
fuhr der negativen Ladungen. Somit können die negativen
Ladungen wirksam zugeführt werden.
Fig. 17 zeigt ein Blockschaltbild eines Hauptabschnitts
einer Ladungspumpschaltung der Doppelverstärkungsbauart.
Dieser in Fig. 14 gezeigte Block entspricht dem Block,
der durch die abwechselnd lang- und kurzgestrichelte Li
nie in der Ladungspumpschaltung der Einzelverstärkungs
bauart gemäß Fig. 15 dargestellt ist, d. h., dem Abschnitt
zum Empfang des Ausgangssignals der NAND-Schaltung NG2
zur Ansteuerung des Knotens NE. Das heißt, durch Ersetzen
des durch die abwechselnd lang- und kurzgestrichelten Li
nie dargestellten Blocks in Fig. 15 durch den Block der
Schaltung gemäß Fig. 17 arbeitet der Ladungspumpenblock
gemäß Fig. 15 als Ladungspumpenschaltung der Doppelver
stärkungsbauart.
Gemäß Fig. 17 weist die Ladungspumpenschaltung der Dop
pelverstärkungsbauart eine Inverterschaltung DIV3 zur An
steuerung eines Knotens NG entsprechend dem Ausgangssig
nal des NAND-Gatters NG2, eine Verzögerungsschaltung DL5
zur Ansteuerung eines Knotens NH entsprechend dem Aus
gangssignal des NAND-Gatters NG2, eine Inverterschaltung
DIV4 zur Ansteuerung eines Knotens NI entsprechend dem
Ausgangssignal des NAND-Gatters NG2, einen Kondensator
C4, der zwischen dem Knoten NG und einem Knoten NJ ge
schaltet ist, einen Kondensator C5, der zwischen dem Kno
ten NH und einem Knoten NG geschaltet ist, einen N-Kanal-
MOS-Transistor NG4 zur Verbindung eines Energieversor
gungsknotens mit dem Knoten NK entsprechend der Spannung
an dem Knoten Nt einen N-Kanal-MOS-Transistor NG1, der
zwischen dem Knoten NJ und dem Energieversorgungsknoten
geschaltet ist, und N-Kanal-MOS-Transistoren NQ3 und NQ2
auf, die zwischen dem Energieversorgungsknoten und dem
Knoten NJ in Reihe geschaltet sind.
Der MOS-Transistor NQ1 weist ein rückseitiges Gate (back
gate) und ein Gate auf, die zusammen mit dem Energiever
sorgungsknoten verbunden sind. Jeder der MOS-Transistoren
NQ2 und NQ3 weist eine rückseitiges Gate auf, das mit dem
Energieversorgungsknoten verbunden ist, und ein Gate auf,
das mit dessen Source verbunden ist. Der MOS-Transistor
NQ1 klemmt den Spannungspegel des Knotens NJ auf einen
Pegel von
Vcc-Vthn fest. MOS-Transistoren NQ3 und NQ2 klemmen den
Spannungspegel des Knotens NG auf Vcc + 2 × Vthn, wobei
Vthn der Schwellwert jedes der MOS-Transistoren NQ1 bis
NQ3 ist.
Jede der Verzögerungsschaltungen DIV3 und DIV4 weist eine
Verzögerungszeit auf. Die Ladungspumpschaltung der Dop
pelverstärkungsbauart weist weiterhin einen P-Kanal-MOS-
Transistor PQ zur Zufuhr von Ladungen an dem Knoten NK zu
einem Knoten NL entsprechend dem Ausgangssignal der In
verterschaltung DIV4, und N-Kanal-MOS-Transistoren NQ5
und NQ6 auf, die zwischen dem Knoten NL und dem Massekno
ten in Reihe geschaltet sind. Der MOS-Transistor NQ5
weist ein Gate auf, das zum Empfang der Energieversor
gungsspannung Vcc verschaltet ist, um als Widerstand zur
Entspannung des elektrischen Feldes zu funktionieren. Der
MOS-Transistor NQ6 weist ein Gate auf, das zum Empfang
des Ausgangssignals der Inverterschaltung DIV4 verschal
tet ist. Ein Kondensator C6 ist zwischen den Knoten NL
und NE geschaltet.
Fig. 18 zeigt Signalverläufe, die den Betrieb des in Fig.
17 gezeigten Doppelverstärkungsabschnitts darstellen. Un
ter Bezugnahme auf Fig. 18 ist nachstehend der Betrieb
der in Fig. 17 gezeigten Schaltung beschrieben.
Die Inverterschaltung DIV3 weist eine längere Verzöge
rungszeit als die Inverterschaltung DIV4 auf. Die Verzö
gerungsschaltung DL5 weist eine längere Verzögerungszeit
als die Inverterschaltungen DIV3 und DIV4 auf.
Ein Signal ϕ aus dem NAND-Gatter NG2 steigt auf den Pegel
der Energieversorgungsspannung Vcc zu dem Zeitpunkt Ta
an. Wenn die Verzögerungszeit der Inverterschaltung DIV4
verstreicht, fällt der Spannungspegel des Knotens NI von
dem Pegel der Energieversorgungsspannung Vcc auf den Mas
sespannungspegel ab, so dass der MOS-Transistor PQ ein
schaltet und der MOS-Transistor NG6 ausschaltet. Die
Spannung an dem Knoten NK wird auf den Knoten NL dement
sprechend übertragen. Der Knoten NK befindet sich auf dem
Pegel der Energieversorgungsspannung Vcc. Zu dem Zeit
punkt Tb steigt der Spannungspegel des Knotens NL auf den
Pegel der Energieversorgungsspannung Vcc an. Der Span
nungspegel des Knotens NE steigt dementsprechend um den
Pegel der Energieversorgungsspannung Vcc an, um auf einem
Pegel von -Vcc sich zu ändern.
Wenn die Verzögerungszeit der Inverterschaltung DIV3 ver
streicht, fällt der Spannungspegel des Knotens NG auf den
Massespannungspegel zu dem Zeitpunkt Tc ab. Die Spannung
des Knotens NJ wird sich dementsprechend um den Pegel der
Energieversorgungsspannung Vcc ändern. Jedoch wird der
Spannungspegel des Knotens NJ durch den MOS-Transistor
NQ1 festgeklemmt, um auf einen Spannungspegel von Vcc-
Vthn abzufallen. Wenn der Spannungspegel des Knotens NJ
einen Pegel von Vcc-Vthn erreicht, schaltet der MOS-
Transistor NQ4 aus.
Zu dem Zeitpunkt Td verstreicht die Verzögerungszeit der
Verzögerungsschaltung DL5 und erreicht der Spannungspegel
des Knotens NH den Pegel der Energieversorgungsspannung
Vcc. Folglich steigt der Spannungspegel des Knotens NK
von dem Pegel der Energieversorgungsspannung Vcc auf 2 ×
Vcc durch den Ladungspumpvorgang des Kondensators C5 an.
Der Spannungspegel des Knotens NL steigt dementsprechend
auf 2 × Vcc an. Durch den Kondensator C6 steigt der Span
nungspegel des Knotens NE um die Energieversorgungsspan
nung Vcc an und der Spannungspegel des Knotens NE er
reicht den Massespannungspegel.
Das Signal ϕ aus dem NAND-Gatter NG2 fällt zu dem Zeit
punkt Te auf dem Massespannungspegel ab. Folglich er
reicht der Spannungspegel des Knotens NI den Pegel Vcc zu
dem Zeitpunkt Tf durch die Inverterschaltung DIV4, so
dass der MOS-Transistor NQ6 einschaltet. Ladungen des
Knotens NL werden dementsprechend entladen, so dass der
Knoten NL den Massespannungspegel erreicht. Der Span
nungspegel des Knotens NI steigt von dem Massepegel auf
den Pegel der Energieversorgungsspannung Vcc an, so dass
der Spannungspegel des Knotens NK 2 × Vcc beträgt und der
MOS-Transistor PQ sich in einem eingeschalteten Zustand
befindet. Daher werden Ladungen aus dem Knoten NK zu dem
Masseknoten über den MOS-Transistor PQ und den MOS-
Transistor NQ6 entladen. Der Spannungspegel des Knotens
NK fällt auf die Energieversorgungsspannung Vcc durch die
Entladung ab, so dass die Spannungspegel des Gates und
der Source des MOS-Transistors PQ gleich werden, so dass
der MOS-Transistor ausschaltet. Daher wird die Entladung
fortgesetzt, bis der Spannungspegel des Knotens NK von 2 ×
Vcc auf die Energieversorgungsspannung Vcc abfällt.
Die Spannung des Knotens NE fällt auf -2 × Vcc im Anspre
chen auf den Abfall des Spannungspegels des Knotens NL
ab.
Zu dem Zeitpunkt Tg steigt der Spannungspegel des Knotens
NG auf die Energieversorgungsspannung Vcc an, und der
Spannungspegel des Knotens NJ steigt durch den Ladungs
pumpvorgang des Kondensators C4 an. Jedoch wird der Span
nungspegel des Knotens NJ auf einen Pegel von Vcc + 2 ×
Vthn durch die MOS-Transistoren NQ2 und NQ3 festgeklemmt.
Der Knoten NK befindet sich auf einen Spannungspegel von
2 × Vcc und der MOS-Transistor NQ4 wird in einem ausge
schalteten Zustand gehalten.
Zu dem Zeitpunkt Th fällt der Spannungspegel des Knotens
NH von der Energieversorgungsspannung Vcc auf den Masse
spannungspegel ab, entsprechend dem Ausgangssignal aus
der Verzögerungsschaltung DL5. Zu dem vorstehend be
schriebenen Zeitpunkt Tg ist die Spannung des Knotens NJ
bereits auf einem Pegel eingestellt, der höher als die
Energieversorgungsspannung ist, und befindet sich der N-
Kanal-MOS-Transistor NQ4 in einem ausgeschalteten Zu
stand. Dieser Knoten ist über den N-Kanal-Transistor NQ4
mit dem Energieversorgungsknoten verbunden. Daher kompen
sieren die aus dem Energieversorgungsknoten zugeführten
Ladungen den Abfall in der Spannung des Knotens NK durch
den Ladungspumpvorgang des Kondensators C5, so dass der
Spannungspegel des Knotens NK auf den Pegel der Energie
versorgungsspannung Vcc gehalten wird.
Dementsprechend beträgt in dem in Fig. 17 gezeigten Dop
pelverstärkungsabschnitt die Amplitude der Spannung an
dem Knoten NE 2 × Vcc. Die Schaltung dieser Bauart wird
Doppelverstärkungsbauart genannt. In der Ladungspump
schaltung der Doppelverstärkungsbauart wird die Gate-
Source-Spannung des MOS-Transistors Q6, der Ladungen zu
führt, groß, so dass dessen Ladungszufuhrfähigkeit eben
falls groß wird. Daher können Ladungen mit höherer Ge
schwindigkeit zugeführt werden.
Die Anzahl der Bestandteile der Ladungspumpschaltung der
Einzelverstärkungsbauart ist geringer als die der Be
standteile der Ladungspumpschaltung der Doppelverstär
kungsbauart. Somit weist die Einzelverstärkungsbauart
Vorteile dahingehend auf, dass deren Schaltungsbelegungs
bereich klein ist und dass aufgrund des einfachen Schal
tungsaufbaus die Zuverlässigkeit und Ausbeute hoch sind.
Jedoch kann die Gate-Spannung des Transistors Q6 zur Ü
bertragung von Ladungen auf -Vcc als niedrigste Spannung
angesteuert werden, und die negative Spannung, die er
zeugt werden kann, beträgt -Vcc + Vthp. Somit kann keine
negative Spannung mit einem ausreichenden Spannungspegel
erzeugt werden. In dem Fall, in dem beispielsweise die
Energieversorgungsspannung Vcc 1,5 V beträgt und der ab
solute Wert Vthp der Schwellwertspannung 0,2 V beträgt,
können keine niedrigeren Spannungen als -0,8 V erzeugt
werden.
Demgegenüber fällt in dem Fall der Ladungspumpschaltung
der Doppelverstärkungsbauart die Gatespannung des Tran
sistors Q6 zur Übertragung von Ladungen auf -2 × Vcc ab.
Daher ist es möglich, eine negative Spannung mit einem
ausreichenden Spannungspegel selbst unterhalb einer nied
rigen Energieversorgungsspannung stabil zu erzeugen und
zuzuführen. In dem in Fig. 17 gezeigten Doppelverstär
kungsabschnitt ändert sich die Spannung von dessen inter
nen Knoten mit einer Amplitude von 2 × Vcc. Daher fällt
in dem Fall, dass die Energieversorgungsspannung Vcc hoch
ist, die Zuverlässigkeit des Elements (die Zuverlässig
keit des Gate-Isolierfilms) ab, so dass ein Problem auf
tritt, dass die Energieversorgungsspannung nicht hoch aus
geführt werden kann. Daher ist es in dem Fall, dass der
Energieversorgungsspannungspegel hoch ist, notwendig,
dass eine Spannung als Pump-Energieversorgungsspannung
verwendet wird, die durch einen internen Spannungsherab
setzer herabgesetzt wurde. Somit kann lediglich eine ne
gative Spannung mit einem Pegel erzeugt werden, die ähn
lich zu dem in der Schaltung der Einzelverstärkungsbauart
erzeugt wird. Kurz gesagt, geht so der Vorteil der Dop
pelverstärkungsbauart verloren. In dem Fall, dass der in
terne Spannungsherabsetzer für eine Substratvorspannung
vorgesehen ist, besteht ein Problem dahingehend, dass der
Belegungsbereich dieser Schaltung ansteigt und sich der
Energieverbrauch erhöht.
Bei einem Test (dem 100%-Test, screening test) einer
Halbleitervorrichtung wird die Vorrichtung unter ver
schiedenen Energieversorgungsspannungspegeln zur Erfas
sung eines Fehlers betrieben. Wenn die Ladungspumpschal
tung der Doppelverstärkungsbauart in einem derartigen
Test verwendet wird, ist dessen höchste Energieversor
gungsspannungspegel durch die dielektrische Durchbruchs
spannung der Elemente von deren Doppelverstärkungsab
schnitt begrenzt, so dass eine angelegte Spannung nicht
adäquat hoch gemacht werden kann. Somit kann die Zuver
lässigkeit von deren interner Schaltung nicht ausreichend
gewährleistet werden. In dem Fall, dass die Energiever
sorgungsspannung der Ladungspumpschaltung der Einzelver
stärkungsbauart niedrig gemacht wird, kann eine negative
Spannung VBB mit einem adäquaten Spannungspegel nicht er
zeugt werden, so dass der Betrieb von deren interner
Schaltung nicht stabilisiert werden kann. Somit kann der
Test nicht präzise ausgeführt werden. Daher entstehen
Probleme dahingehend, dass der Test unzureichend ist und
die Zuverlässigkeit sowie die Ausbeute der Halbleitervor
richtungen abfallen.
Daher wird in dem Fall, dass eine Ladungspumpschaltung
für eine Substratvorspannung an einem Halbleiterchip an
gebracht wird, nach entsprechender Betrachtung von dessen
Spezifikation entschieden, welche Bauart für die Ladungs
pumpschaltung verwendet wird, in Abhängigkeit von dem Ener
gieversorgungsspannungspegel der Spezifikation ent
schieden. Somit ist es notwendig, die Schaltungsauslegung
zu ändern, wann immer die Spezifikation verändert wird.
Somit entsteht ein Problem dahingehend, das es unmöglich
ist, Änderungen in der Spezifikation flexibel zu handha
ben. Die Energieversorgungsspannung der Ladungspumpschal
tung wird hauptsächlich durch die Energieversorgungsspan
nung des Systems entschieden, indem die Halbleiterspei
chervorrichtung verwendet wird. Somit ist es in dem Fall,
dass die Ladungspumpschaltung in Abhängigkeit von deren
Verwendung ausgelegt wird, es notwendig, die Auslegung
der Schaltung in Abhängigkeit von der spezifizierten Ener
gieversorgungsspannung zu ändern. Somit wird der Wir
kungsgrad der Auslegung verringert, was zu dem Problem
führt, dass die Kosten der Vorrichtung ansteigen.
Die vorstehend beschriebenen Probleme treten nicht nur in
der Ladungspumpschaltung zur Erzeugung einer negativen
Spannung auf, sondern ebenfalls in einer internen Span
nungserzeugungsschaltung zur Erzeugung einer hohen Span
nung auf, die an Voltleitungen in einer Halbleiterspei
chervorrichtung angelegt wird, und dergleichen.
Der Erfindung liegt die Aufgabe zugrunde, eine Halblei
terspeichervorrichtung zu schaffen, die eine interne
Spannung mit einem gewünschten Spannungspegel stabil er
zeugen kann, ungeachtet des Spannungspegels einer Ener
gieversorgungsspannung.
Diese Aufgabe wird durch eine Halbleitervorrichtung wie
in Patentanspruch 1 definiert gelöst, und alternativ
durch eine Halbleitervorrichtung wie in Patentanspruch 13
oder 14 definiert gelöst.
Weitere vorteilhafte Ausgestaltungen sind in den Unteran
sprüchen angegeben.
Erfindungsgemäß wird somit eine Halbleitervorrichtung ge
schaffen, die an Änderungen in der Spezifikation einer
externen Energieversorgung leicht angepasst werden kann.
Darüber hinaus wird erfindungsgemäß eine Halbleitervor
richtung geschaffen, die eine verbesserte Zuverlässigkeit
und Ausbeute aufweist.
Weiterhin wird eine Halbleitervorrichtung geschaffen, die
eine Substratvorspannung stabil und wirksam erzeugen
kann.
Die Halbleitervorrichtung gemäß einer Ausgestaltung der
Erfindung weist eine erste interne Spannungserzeugungs
schaltung in einer ersten Betriebsart zur Erzeugung einer
internen Spannung mit einem vorbestimmten Spannungspegel
und eine zweite interne Spannungserzeugungsschaltung in
einer zweiten Betriebsart auf, die sich von der ersten
Betriebsart unterscheidet, zur Erzeugung einer internen
Spannung mit dem vorbestimmten Spannungspegel. Die erste
interne Spannungserzeugungsschaltung oder die zweite in
terne Spannungserzeugungsschaltung können wahlweise be
trieben werden bzw. arbeiten.
Die Halbleitervorrichtung gemäß einer weiteren Ausgestal
tung der Erfindung weist eine interne Spannungserzeu
gungsschaltung zum Anlegen eines Steuerungssignals mit
einer ersten Amplitude an einen Steuerungsanschluss einer
Übertragungsgatters zur Übertragung von Ladungen an einen
Ausgangsknoten, um an dem Ausgangsknoten eine interne
Spannung mit einem Spannungspegel zu erzeugen, deren ma
ximaler absoluter Wert durch die Amplitude des Steue
rungssignals definiert ist, und eine Schaltung zur Ände
rung der Amplitude des Steuerungssignals der internen
Spannungserzeugungsschaltung auf eine zweite Amplitude,
die sich von der ersten Amplitude unterscheidet, im An
sprechen auf ein Schaltsignal aufweist.
Die Halbleitervorrichtung gemäß einer anderen Ausgestal
tung der Erfindung weist eine interne Spannungserzeu
gungsschaltung zum Anlegen eines Steuerungssignals an ei
nen Steuerungsanschluss einer Übertragungsgatters zur Über
tragung von Ladungen an einen Ausgangsknoten, um an
dem Ausgangsknoten eine Spannung mit einem vorbestimmten
Spannungspegel zu erzeugen, und eine Schaltung zur Ein
stellung der Amplitude des Steuerungssignals der internen
Spannungserzeugungsschaltung entweder auf eine erste Amp
litude oder auf eine zweite Amplitude, die kleiner als
die erste Amplitude ist, im Ansprechen auf ein Schaltsig
nal aufweist.
Vorzugsweise sind eine Substratvorspannungserzeugungs
schaltung der Einzelverstärkungsbauart zur Erzeugung ei
ner an einen Substratbereich angelegten Vorspannung durch
einen Ladungspumpvorgang sowie eine Substratvorspannungs
erzeugungsschaltung der Doppelverstärkungsbauart zur Er
zeugung der an einen Substratbereich angelegten Vorspan
nung durch eine Ladungspumpvorgang angeordnet. Die zweite
interne Spannungserzeugungsschaltung ist zusammen mit der
Substratvorspannungserzeugungsschaltung der Einzelver
stärkungsbauart auf einem gemeinsamen Halbleiterchip an
geordnet. In praktischer Verwendung kann entweder die
Substratvorspannungserzeugungsschaltung der Einzelver
stärkungsbauart oder die Substratvorspannungserzeugungs
schaltung der Doppelverstärkungsbauart verwendet werden.
Durch wahlweisen Betrieb der internen Spannungserzeu
gungsschaltungen mit unterschiedlichen, zusammen vorgese
henen Betriebsarten ist es möglich, die optimale interne
Spannungserzeugungsschaltung in Abhängigkeit von dem
Spannungspegel einer externen Energieversorgung zu ver
wenden, weshalb eine Änderung in der Spezifikation der
Energieversorgung flexibel gehandhabt werden kann. In ei
nem Test kann durch Zulassen der internen Spannungserzeu
gungsschaltung, die für einen Betrieb mit einem Test-
Energieversorgungsspannungspegel geeignet ist, die inter
ne Schaltung präzise getestet werden, so dass Zuverläs
sigkeit und Ausbeute verbessert werden können.
Ungeachtet eines Spannungspegels einer externen Energie
versorgung kann eine interne Spannung unter Verwendung
der externen Energieversorgung erzeugt werden. Somit ist
es unnötig, einen internen Spannungsherabsetzer zur Er
zeugung einer internen Spannung zu verwenden, und es wird
ebenfalls möglich, den Energieverbrauch zu senken.
Durch Ausbilden der internen Spannungserzeugungsschaltun
gen in unterschiedlichen Betriebsformen in derselben
Schaltung können deren Bestandteile gemeinsam aufgebaut
werden. In diesem Fall kann der Belegungsbereich der in
ternen Spannungserzeugungsschaltung kleiner als in dem
Fall ausgeführt werden, dass die Schaltungen getrennt
ausgebildet sind.
In dem Fall, dass diese interne Spannungserzeugungsschal
tung eine Substratvorspannungserzeugungsschaltung ist,
können im Wesentlichen dieselben Vorteile erhalten wer
den.
Die Erfindung ist nachstehend anhand von Ausführungsbei
spielen unter Bezugnahme auf die beiliegende Zeichnung
näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild einer Substratvorspannungs
schaltung gemäß einem ersten Ausführungsbeispiel,
Fig. 2 ein Blockschaltbild einer Modifikation der Sub
stratvorspannungsschaltung gemäß dem ersten Ausführungs
beispiel,
Fig. 3 ein Blockschaltbild einer Substratvorspannungs
schaltung gemäß einem zweiten Ausführungsbeispiel,
Fig. 4 ein Schaltbild eines Hauptteils einer Substratvor
spannungsschaltung gemäß einem dritten Ausführungsbei
spiel,
Fig. 5 ein Schaltbild eines Hauptteils einer Substratvor
spannungsschaltung gemäß einem vierten Ausführungsbei
spiel,
Fig. 6 ein Schaltbild einer Modifikation 1 des vierten
Ausführungsbeispiels,
Fig. 7 ein Schaltbild einer Modifikation 2 des vierten
Ausführungsbeispiels,
Fig. 8 ein Schaltbild eines Hauptteils einer Substratvor
spannungsschaltung gemäß einem fünften Ausführungsbei
spiel,
Fig. 9 Signalverläufe, die den Betrieb der in Fig. 8
gezeigten Schaltung darstellen,
Fig. 10 ein Schaltbild eines Beispiels für einen Ab
schnitt, der eine Substratvorspannung empfängt,
Fig. 11 ein Blockschaltbild, das den Aufbau einer Halb
leitervorrichtung gemäß einer Modifikation eines sechsten
Ausführungsbeispiels darstellt,
Fig. 12A-12D Schaltbilder, die jeweils einen Abschnitt
darstellen, der ein Schaltsignal erzeugt,
Fig. 13 ein Schaltbild einer internen Spannungserzeu
gungsschaltung gemäß einem siebten Ausführungsbeispiel,
Fig. 14 ein Blockschaltbild, das den Aufbau einer her
kömmlichen Substratvorspannungsschaltung darstellt,
Fig. 15 ein Schaltbild, das einen Aufbau einer Substrat
vorspannungsschaltung der Einzelverstärkungsbauart dar
stellt,
Fig. 16 Signalverläufe, die den Betrieb der in Fig. 15
gezeigten Schaltung darstellen,
Fig. 17 ein Schaltbild, das den Aufbau einer herkömmli
chen Substratvorspannungsschaltung der Doppelverstär
kungsbauart darstellt und
Fig. 18 Signalverläufe, die den Betrieb der in Fig. 17
gezeigten Schaltung darstellen.
Fig. 1 zeigt ein Blockschaltbild, das den Aufbau einer
Substratvorspannungsschaltung gemäß einem ersten Ausfüh
rungsbeispiel darstellt. Gemäß Fig. 1 weist die Substrat
vorspannungsschaltung eine (nachstehend als Einzel
verstärkungs-Substratvorspannungsschaltung bezeichnete)
Substratvorspannungsschaltung der Einzelverstärkungsbau
art (Einzelanhebungsbauart) 1 sowie eine (nachstehend als
Doppelverstärkungs-Substratvorspannungsschaltung bezeich
nete) Substratvorspannungsschaltung der Doppelverstär
kungsbauart (Doppelanhebungsbauart) 10 auf. Die Einzel
verstärkungs-Substratvorspannungsschaltung 1 und die Dop
pelverstärkungs-Substratvorspannungsschaltung 10 sind auf
demselben Chip ausgebildet und gemeinsam mit einem Aus
gangsknoten 2 verbunden. Zur wahlweisen Aktivierung der
Substratvorspannungsschaltung 1 oder 10 ist eine Inver
terschaltung 5 vorgesehen, die ein Schaltsignal ϕSW emp
fängt. Durch dieses Schaltsignal ϕSW wird eine der Sub
stratvorspannungsschaltungen 1 und 10 aktiviert und wird
die andere deaktiviert.
Die Einzelverstärkungs-Substratvorspannungsschaltung 1
weist auf: Eine Pegelerfassungsschaltung 1a zur Erfassung
des Spannungspegels einer Substratvorspannung VBB des
Ausgangsknotens 2, einen Aktiv-Ringoszillator 1b, der ei
nen Oszillationsbetrieb in einem vorbestimmten Zyklus bei
Aktivierung ausführt, eine aktive Pumpenschaltung 1c, die
das Oszillationssignal aus dem Aktiv-Ringoszillator 1b
empfängt und einen Ladungspumpvorgang zur Erzeugung einer
negativen Spannung durchführt, einen Bereitschafts-
Ringoszillator 1d, der einen Oszillationsbetrieb in einem
Bereitschaftszustand ausführt, eine Bereitschafts-
Pumpschaltung 1e, die das Oszillationssignal aus dem Be
reitschafts-Ringoszillator 1d empfängt und einen Ladungs
pumpvorgang zur Erzeugung einer negativen Spannung aus
führt, eine Gatterschaltung 1f, die ein aktives Pegeler
fassungssignal ϕAL1 aus der Pegelerfassungsschaltung 1a
und das Ausgangssignal aus der Inverterschaltung 5a emp
fängt, um den Aktiv-Ringoszillator 1b wahlweise zu akti
vieren, und eine Gatterschaltung 1g, die ein Bereit
schaftspegelerfassungssignal ϕSL1 aus der Pegelerfas
sungsschaltung 1a und das Ausgangssignal aus der Inver
terschaltung 5 empfängt, um den Bereitschafts-
Ringoszillator 1d wahlweise zu aktivieren. Jede der Gat
terschaltungen 1f und 1g bestehen beispielsweise aus ei
ner UND-Schaltung.
Die Doppelverstärkungs-Substratvorspannungsschaltung 10
weist auf: Eine Pegelerfassungsschaltung 10a, einen Ak
tiv-Ringoszillator 10b, der einen Oszillationsbetrieb in
einem vorbestimmten Zyklus bei Aktivierung in einem akti
ven Zyklus durchführt, eine Aktiv-Pumpschaltung 10c, die
einen Ladungspumpvorgang entsprechend dem Oszillations
signal aus dem Aktiv-Ringoszillator 10b ausführt, um eine
negative Spannung zu erzeugen, einen Bereitschafts-
Ringoszillator 10b, der einen Oszillationsbetrieb in ei
nem vorbestimmten Zyklus in einem Bereitschaftszyklus
ausführt, eine Bereitschafts-Pumpschaltung 1e, die einen
Ladungspumpvorgang entsprechend dem Oszillationssignal
aus dem Bereitschafts-Ringoszillator 10d zur Erzeugung
einer negativen Spannung ausführt, eine Gatterschaltung
10f, die das Schaltsignal ϕSW und ein aktives Pegelerfas
sungssignal ϕAL2 aus der Pegelerfassungsschaltung 10a zur
wahlweisen Aktivierung des Aktiv-Ringoszillators 10b emp
fängt, und eine Gatterschaltung 10g, die ein Bereit
schaftspegelerfassungssignal ϕSL2 aus der Pegelerfas
sungsschaltung 10a und das Schaltsignal ϕSW empfängt, um
den Bereitschafts-Ringoszillator 10d wahlweise zu akti
vieren. Jede der Gatterschaltungen 10f und 10g besteht
beispielsweise aus einer UND-Schaltung.
Wenn die Ausgangssignale der Gatterschaltungen 1f, 1g,
10f und 10g sich auf dem hohen Pegel befinden, werden die
entsprechenden Ringsoszillatoren 1b, 1d, 10b und 10d zur
Durchführung des Oszillationsbetriebs aktiviert. Jeder
dieser Ringoszillatoren 1b, 1d, 10b und 10d besteht bei
spielsweise aus in Kaskade geschalteten Invertern einer
geraden Stufenanzahl und einer NAND-Schaltung, die das
Ausgangssignal des Inverters an der letzten Stufe in der
Kaskade und das Ausgangssignal der entsprechenden Gatter
schaltung empfängt, um das Ausgangssignal davon dem In
verter an der ersten Stufe in der Kaskade zuzuführen. Die
Pegelerfassungsschaltungen 1a und 10a sowie die Pump
schaltungen 1c, 1e, 10c und 10e weisen dieselben Aufbau
ten wie gemäß dem Stand der Technik auf.
In dem Aufbau gemäß Fig. 1 erreicht, wenn das Schaltsig
nal ϕSW sich auf einem niedrigen Pegel befindet, das Aus
gangssignal der Inverterschaltung 5 einen hohen Pegel, so
dass die Gatterschaltungen 1f und 1g in die Lage versetzt
werden, die Ringoszillatoren 1b und 1d wahlweise entspre
chend dem Pegelerfassungssignalen ϕAL1 und ϕSL1 zu akti
vieren. Demgegenüber sind die Ausgangssignale der Gatter
schaltungen 10f und 10g auf den niedrigen Pegel festge
legt, ungeachtet des logischen Pegels der Pegelerfas
sungssignale ϕAL2 und ϕSL2 aus der Pegelerfassungsschal
tung 10a, um den Oszillationsbetrieb der Ringoszillatoren
10b und 10d zu stoppen. Dementsprechend wird, wenn das
Schaltsignal ϕSW sich auf dem niedrigen Pegel befindet,
die Vorspannung VBB durch die Einzelverstärkungs-
Substratvorspannungsschaltung 1 erzeugt.
Wenn im Gegensatz dazu das Schaltsignal ϕSW sich auf dem
hohen Pegel befindet, erreicht das Ausgangssignal des In
verters 5 einen niedrigen Pegel, und werden die Gatter
schaltungen 1f und 1g deaktiviert, um auf einen niedrigen
Pegel festgelegte Signale auszugeben, damit der Oszilla
tionsbetrieb der Oszillatoren 1b und 1d gestoppt wird. In
der Doppelverstärkungs-Substratvorspannungsschaltung 10
werden die Gatterschaltungen 10f und 10g in die Lage ver
setzt, die Ringoszillatoren 10b und 10d wahlweise ent
sprechend den Pegelerfassungssignalen ϕAL2 und ϕSL2 zu
aktivieren. In diesem Fall wird daher die Vorspannung VBB
durch die Doppelverstärkungs-
Substratvorspannungsschaltung 10 erzeugt.
Dieses Schaltsignal ϕSW aktiviert eine der Substratvor
spannungsschaltungen 1 und 10 entsprechend dem Spannungs
pegel der verwendeten Energieversorgungsspannung
(externen Energieversorgungsspannung) Vcc. Wenn der Span
nungspegel der Energieversorgungsspannung Vcc beispiels
weise niedrig ist, wird die Substratvorspannungsschaltung
10 der Doppelverstärkungsbauart verwendet, um die Versor
gungsfähigkeit der Vorspannung VBB zu gewährleisten. Wenn
die Energieversorgungsspannung Vcc hoch ist, wird die
Substratvorspannungsschaltung 1 verwendet, um einen die
lektrischen Durchbruch der Gate-Isolierfilme der Transis
toren zu vermeiden und die Vorspannung VBB stabil zu er
zeugen. Auf diese Weise ist es möglich, die Zuverlässig
keit der Transistoren beizubehalten und deren Zuverläs
sigkeit und Ausbeute zu verbessern.
In Abhängigkeit von dem Spannungspegel der verwendeten
Energieversorgungsspannung wird lediglich eine der Sub
stratvorspannungsschaltungen 1 und 10 verwendet, so dass
die Vorspannung VBB in jedem Fall direkt unter Verwendung
der externen Energieversorgungsspannung erzeugt werden
kann. Daher ist es unnötig, dass irgendeine interne Span
nungsherabsetzschaltung angeordnet wird. Somit ist es
möglich, den Belegungsbereich der Schaltung und den Ener
gieverbrauch zu verringern sowie die Ausbeute von Chips
pro Wafer zu verbessern.
Bei einem Testbetrieb ist es durch Ändern des Spannungs
pegels des Schaltsignals ϕSW mit einer Testeinrichtung
möglich, eine der Substratvorspannungsschaltungen 1 und
10 entsprechend dem Spannungspegel der Testenergieversor
gungsspannung zu betreiben, um die Vorspannung VBB stabil
zu erzeugen, damit ein beschleunigter Test der internen
Schaltung durchgeführt wird, was zu einer verbesserten
Zuverlässigkeit der gesamten Schaltung führt.
Fig. 2 zeigt eine Blockschaltbild des Aufbaus einer Modi
fikation der Energieversorgungselemente der Substratvor
spannungsschaltung gemäß dem ersten Ausführungsbeispiel.
Gemäß Fig. 2 weist eine Energieversorgungssteuerungs
schaltung auf: Eine Inverterschaltung 12, die das Schalt
signal ϕSW empfängt, einen P-Kanal-MOS-Transistor 13, der
leitet, wenn das Schaltsignal ϕSW sich auf einem niedri
gen Pegel befindet, um einen externen Energieversorgungs
knoten 11 mit einer Energieversorgungsleitung 14 zu ver
binden, und einen P-Kanal-MOS-Transistor 15, der leitet,
wenn das Ausgangssignal der Inverterschaltung 12 sich auf
einem niedrigen Pegel befindet, um den externen Energie
versorgungsknoten 11 mit einer Energieversorgungsleitung
16 zu verbinden. Die Energieversorgungsspannung wird an
die Einzelverstärkungs-Substratvorspannungsschaltung 1
über die Energieversorgungsspannung 14 angelegt, und wird
an die Doppelverstärkungs-Substratvorspannungsschaltung
10 über die Energieversorgungsleitung 16 angelegt. Die
Inverterschaltung 12 empfängt die externe Energieversor
gungsschaltung Vcc als eine Betriebs-
Energieversorgungsspannung zum Betrieb.
In dem in Fig. 2 gezeigten Aufbau wird die Energieversor
gungsspannung lediglich an die Substratvorspannungsschal
tung gelegt, die tatsächlich entsprechend dem Schaltsig
nal ϕSW arbeitet. Genauer schaltet, wenn das Schaltsignal
ϕSW sich auf einem niedrigen Pegel befindet und die Ein
zelverstärkungs-Substratvorspannungsschaltung 1 in den
freigegebenen oder betriebsfähigen Zustand versetzt ist,
der MOS-Transistor 13 ein, so dass die Energieversor
gungsleitung 14 mit dem externen Energieversorgungsknoten
11 verbunden ist. In diesem Zustand schaltet der MOS-
Transistor 15 aus, so dass der externe Energieversor
gungsknoten 11 von der Energieversorgungsleitung 16 iso
liert ist. Somit wird keine Energieversorgungsspannung an
die Doppelverstärkungs-Substratvorspannungsschaltung 10
angelegt, wodurch das Phänomen verhindert wird, dass bei
einer hohen Energieversorgungsspannung Vcc eine Spannung
auf einem unnötig hohen Pegel in der Doppelverstärkungs-
Substratvorspannungsschaltung 10 erzeugt wird, um einen
internen Knoten auf einem hohen Spannungspegel festzu
klemmen. Die Energieversorgungsspannung wird lediglich an
die Schaltung angelegt, die tatsächlich arbeitet, um den
Energieverbrauch zu verringern.
Durch Schalten des Energieversorgungsspannungspegelzu
fuhrwegs durch das Schaltsignal ϕSW ist es möglich bei
einem Test davon eine der Substratvorspannungsschaltung 1
und 10 wahlweise entsprechend dem Spannungspegel der
Test-Energieversorgungsspannung zu aktivieren und einen
beschleunigten Test einer internen Schaltung genau durch
zuführen.
Die Energieversorgungsleitungen der Substratvorspannungs
schaltungen 1 und 10 können wahlweise mit einem Energie
versorgungsfeld durch eine Maskierungsverschaltung ver
bunden werden.
Wie vorstehend beschrieben sind gemäß dem ersten Ausfüh
rungsbeispiel die Einzelverstärkungs-
Substratvorspannungsschaltung und die Doppelverstärkungs-
Substratvorspannungsschaltung angeordnet und jeweils eine
wird in den betriebsfähigen Zustand versetzt, weshalb es
möglich ist, eine Vorspannung ungeachtet des Spannungspe
gels der Energieversorgungsspannung stabil zu erzeugen
und die Zuverlässigkeit sowie Ausbeute zu verbessern.
Fig. 3 zeigt ein Blockschaltbild einer Substratvorspan
nungsschaltung gemäß einem zweiten Ausführungsbeispiel.
Gemäß Fig. 3 sind eine Pegelerfassungsschaltung 20, ein
aktiver Ringoszillator 21 und ein Bereitschafts-
Ringoszillator 22 gemeinsam bei einer Einzelverstärkungs-
Substratvorspannungsschaltung und einer Doppelverstär
kungs-Substratvorspannungsschaltung angeordnet.
Zur Implementierung der Einzelverstärkungsbauart und der
Doppelverstärkungsbauart sind eine Aktiv-Pumpschaltung
der Einzelverstärkungsbauart 1c, eine Aktiv-Pumpschaltung
der Doppelverstärkungsbauart 10c, eine Bereitschafts-
Pumpschaltung der Einzelverstärkungsbauart 1e und eine
Bereitschafts-Pumpschaltung der Einzelverstärkungsbauart
10e angeordnet.
Zur wahlweisen Aktivierung dieser Pumpschaltungen sind
CMOS-Übertragungsgatter 23-26 angeordnet, die wahlweise
entsprechend dem Schaltsignal ϕSW und einem komplementä
ren Schaltsignal auf der Inverterschaltung 19 arbeiten,
die das Schaltsignal ϕSW empfängt. Die CMOS-
Übertragungsgatter 23 und 24 leiten komplementär zueinan
der. Das heißt, wenn einer von diesen leitet, wird das
Oszillationssignal aus dem Aktiv-Ringoszillator 21 zu der
entsprechenden Pumpschaltung 1c oder 10c übertragen. Die
CMOS-Übertragungsgatter 25 und 26 leiten komplementär zu
einander im Ansprechen auf das Schaltsignal ϕSW. Das
heißt, wenn eines von diesen leitet, wird das Oszillati
onssignal von dem Bereitschafts-Ringoszillator 22 zu der
entsprechenden Pumpschaltung 1e oder 10c übertragen. Die
Pumpschaltungen 1c, 10c, 1e und 10e sind gemeinsam mit
einem Ausgangsknoten 2 verbunden, um eine Vorspannung VBB
an dem Ausgangsknoten 2 zu erzeugen.
Wenn das Schaltsignal ϕSW sich auf dem niedrigen Pegel
befindet, erreicht das Ausgangssignal der Inverterschal
tung 19 einen hohen Pegel, so dass die Übertragungsgatter
23 und 25 den leitenden Zustand erreichen, und die Über
tragungsgatter 24 und 25 einen nicht leitenden Zustand
erreichen. Folglich werden die Oszillationssignale aus
dem Ringoszillatoren 21 und 22 zu den Pumpschaltungen der
Einzelverstärkungsbauart (Einzelverstärkungs-
Pumpschaltungen) 1c und 1e übertragen. Die Ringoszillato
ren 21 und 22 werden entsprechend den Pegelerfassungssig
nalen ϕAl und ϕSL aus der Pegelerfassungsschaltung 20 zur
Durchführung eines Oszillationsbetriebs wahlweise akti
viert. Die Einzelverstärkungs-Pumpschaltungen 1c und 1e
führen einen Pumpvorgang entsprechend dieser Oszillati
onssignale durch, um Ladungen zur Erzeugung der Vorspan
nung VBB zuzuführen. Somit wird eine Einzelverstärkungs-
Substratvorspannungsschaltung implementiert.
In diesem Zustand befinden sich die CMOS-
Übertragungsgatter 24 und 26 in einem nicht leitenden Zu
stand. Somit werden keine Oszillationssignale zu den
Pumpschaltungen der Doppelverstärkungsbauart 10c und 10e
übertragen, so dass die Pumpschaltungen 10c und 10e kei
nen Pumpvorgang ausführen. Dabei kann das Anlegen der E
nergieversorgungsspannung an die Pumpschaltungen der Dop
pelverstärkungsbauart 10c und 10e durch das Schaltsignal
ϕSW in derselben Weise wie in Fig. 2 gezeigt gestoppt
werden.
Wenn sich das Schaltsignal ϕSW auf dem hohen Pegel befin
det, erreichen die Übertragungsgatter 24 und 26 einen
leitenden Zustand und erreichen die Übertragungsgatter 23
und 25 einen nicht leitenden Zustand, so dass die Oszil
lationssignale aus den Ringoszillatoren 21 und 22 zu den
Pumpschaltungen der Doppelverstärkungsbauart 10c und 10e
übertragen werden. Daher wird in diesem Fall eine Doppel
verstärkungs-Substratvorspannungsschaltung implementiert.
Die in Fig. 3 gezeigte Schaltung stellt die Vorteile ge
mäß dem ersten Ausführungsbeispiel und darüber hinaus die
folgenden zusätzlichen Vorteile bereit. Die Einzelver
stärkungsbauart und die Doppelverstärkungsbauart nutzen
gemeinsam die Pegelerfassungsschaltung 20 und die Ringos
zillatoren 21 und 22, so dass der Belegungsbereich der
Schaltung verringert werden kann und die Ausbeute von
Chips pro Wafer verbessert werden kann, so dass die Kos
ten für Halbleitervorrichtungen verringert werden können.
Fig. 4 zeigt ein Schaltbild eines Hauptteils einer Sub
stratvorspannungsschaltung gemäß einem dritten Ausfüh
rungsbeispiel. Fig. 4 zeigt einen Doppelverstärkungsab
schnitt einer Pumpschaltung der Doppelverstärkungsbauart.
Der Doppelverstärkungsabschnitt 30 entspricht dem Be
reich, der mit abwechselnd lang- und kurzgestrichelter
Linien in dem in Fig. 15 gezeigten Pumpschaltung der Ein
zelverstärkungsbauart dargestellt ist. Ein Knoten NE in
dem Doppelverstärkungsabschnitt 30 ist mit dem Gate eines
Ladung übertragenden P-Kanal-MOS-Transistors Q6 verbun
den. Andere Elemente sind dieselben wie diejenigen gemäß
Fig. 15.
In dem in Fig. 4 gezeigten Doppelverstärkungsabschnitt 30
ist anstelle der Verzögerungs-Inverterschaltung DIV3 in
dem in Fig. 17 gezeigten herkömmlichen Doppelverstär
kungsabschnitt eine NAND-Schaltung 31 angeordnet, die das
Schaltsignal ϕSW und ein Ausgangssignal ϕ aus dem NAND-
Gatter NG2 (vergleiche Fig. 15) an der vorhergehenden
Stufe empfängt. Eine Verzögerungsschaltung DL5 besteht
aus einer NAND-Schaltung 32, die das Schaltsignal ϕSW und
das (nachstehend als Taktsignal bezeichnete) Ausgangssig
nal ϕ aus dem NAND-Gatter NG2 empfängt, und einer Inver
terschaltung 33, die das Ausgangssignal der NAND-
Schaltung 32 empfängt, anstelle der in Kaskadenschaltung
angeordneten Inverter.
Andere Elemente sind dieselben wie diejenigen gemäß Fig.
17. Den entsprechenden Elementen sind gleiche Bezugszei
chen zugeordnet, weshalb eine ausführliche Beschreibung
davon entfällt.
In dem in Fig. 4 gezeigten Aufbau des Doppelverstärkungs
abschnitts 30 ist, wenn das Schaltsignal ϕSW sich auf dem
niedrigen Pegel befindet, das Ausgangssignal der NAND-
Schaltung 31 auf einen hohen Pegel festgelegt und ist das
Ausgangssignal der Verzögerungsschaltung DL5 auf einen
niedrigen Pegel festgelegt. Daher ist die Spannung des
Knotens NG auf die Energieversorgungsspannung Vcc des ex
ternen Energieversorgungsknotens festgelegt, wobei die
Spannung des Knotens NJ auf die Energieversorgungsspan
nung Vcc gehalten wird. Somit wird der MOS-Transistor NQ4
in dem eingeschalteten Zustand gehalten und liegt die
Spannung des Knotens NK im Wesentlichen auf die externe
Energieversorgungsspannung (d. h. die Energieversorgungs
spannung) Vcc. In diesem Fall ist der Knoten NH auf einen
niedrigen Pegel festgelegt, jedoch werden Ladungen aus
dem MOS-Transistor NQ4 zu dem Knoten NK zugeführt, so
dass der Knoten NK im Wesentlichen auf den Pegel der Ener
gieversorgungsspannung gehalten wird.
In dem Fall, dass die Inverterschaltung DIV4 entsprechend
dem Taktsignal ϕ arbeitet, schaltet der MOS-Transistor
NQ6 aus, wenn der P-Kanal-MOS-Transistor PQ einschaltet.
Im Ansprechen darauf wird die Spannung des Knotens NK auf
den Knoten NL übertragen, so dass die Spannung des Kno
tens NL im Wesentlichen die Energieversorgungsspannung
Vcc erreicht.
In dem Fall, dass der MOS-Transistor NQ6 entsprechend dem
Ausgangssignal der Inverterschaltung DIV4 einschaltet,
schaltet der MOS-Transistor PQ aus und erreicht die Span
nung des Knotens NL den Massespannungspegel. Daher ändert
sich die Spannung des Knotens NL zwischen der Massespan
nung und der Energieversorgungsspannung Vcc, so dass sich
die Gatespannung des Ladung übertragenden MOS-Transistors
Q6 zwischen der Massespannung und der negativen Spannung
-Vcc ändert (aufgrund des Betriebs der anderen Teile der
Schaltung). Dieser Doppelverstärkungsabschnitt 30 arbei
tet als Schaltung der Einzelverstärkungsbauart.
Demgegenüber arbeitet, wenn sich das Schaltsignal ϕSW auf
einem hohen Pegel befindet, die NAND-Schaltung 31 als
Verzögerungs-Inverterschaltung und arbeitet die NAND-
Schaltung 32 ebenfalls als Verzögerungs-
Inverterschaltung. Somit arbeitet dieser Doppelverstär
kungsabschnitt 30 in derselben Weise wie der in Fig. 17
gezeigte Doppelverstärkungsabschnitt.
Bei dieser Substratvorspannungsschaltung ist lediglich
die Doppelverstärkungs-Substratvorspannungsschaltung an
geordnet, und wird der Doppelverstärkungsabschnitt wahl
weise als Einzelverstärkungsabschnitt entsprechend dem
Schaltsignal ϕSW betrieben. Die einzige Substratvorspan
nungsschaltung der Doppelverstärkungsbauart wird als
Grundaufbau verwendet, so dass der Schaltungsbelegungsbe
reich verringert werden kann. Dementsprechend kann mit
der Schaltung gemäß dem dritten Ausführungsbeispiel der
Belegungsbereich davon verringert werden und kann der Be
reich des Chips weiter verringert werden als im Vergleich
zu der Schaltung gemäß dem dritten Ausführungsbeispiel.
Fig. 5 zeigt ein Schaltbild des Aufbaus eines Hauptteils
einer Substratvorspannungsschaltung gemäß einem vierten
Ausführungsbeispiel. Fig. 5 zeigt ebenfalls einen Doppel
verstärkungsabschnitt. Als Substratvorspannungsschaltung
ist eine Doppelverstärkungs-Substratvorspannungsschaltung
angeordnet, und dieser Doppelverstärkungsabschnitt wird
wahlweise auf die Schaltung der Einzelverstärkungsbauart
oder der Doppelverstärkungsbauart entsprechend dem
Schaltsignal ϕSW eingestellt.
Gemäß Fig. 5 weist der Doppelverstärkungsabschnitt 30 zu
sätzlich zu den Elementen des in Fig. 17 gezeigten Dop
pelverstärkungsabschnitts auf: Einen N-Kanal-MOS-
Transistor NQ7, der zwischen einem Knoten NN und einer
externe Energieversorgungsspannung empfangenen Energie
versorgungsknoten geschaltet ist sowie ein Gate aufweist,
das mit dem Energieversorgungsknoten verbunden ist, N-
Kanal-MOS-Transistoren NQ8 und NQ9, die zwischen dem E
nergieversorgungsknoten und dem Knoten NN in Reihe ge
schaltet sind, einen N-Kanal-MOS-Transistor NQ10 zur
wahlweisen Verbindung des Energieversorgungsknotens mit
dem Knoten NK im Ansprechen auf die Spannung an dem Kno
ten NN, eine EXNOR-(Exklusiv-Nicht-Oder-)Schaltung 40,
die ein Taktsignal ϕ (Ausgangssignal ϕ eines NAND-Gatters
NG2 in der vorhergehenden Stufe) und das Schaltsignal ϕSW
empfängt, und einen Kondensator C7 zur Zufuhr von Ladun
gen zu dem Knoten NN entsprechend dem Ausgangssignal aus
der EXNOR-Schaltung 40. Die EXNOR-Schaltung 40 arbeitet
als Konsistenzerfassungsschaltung
(Übereinstimmungserfassungsschaltung) und gibt einen ho
hen Pegel (Pegel der Energieversorgungsspannung Vcc) aus,
wenn logische Pegel des Taktsignals ϕ und des Schaltsig
nals ϕSW zueinander gleich sind.
Wenn das Schaltsignal ϕSW auf einen niedrigen Pegel in
dem in Fig. 5 gezeigten Doppelverstärkungsabschnitt 30
eingestellt ist, wird aus der EXNOR-Schaltung 40 ein Sig
nal auf dem hohen Pegel ausgegeben, wenn sich das Takt
signal ϕ auf dem niedrigen Pegel befindet. Aus der EXNOR-
Schaltung 40 wird ein Signal auf dem niedrigen Pegel aus
gegeben, wenn sich das Taktsignal ϕ auf dem hohen Pegel
befindet. Daher wird zu dem Knoten NM ein Signal übertra
gen, dessen Phase in Bezug auf das Taktsignal ϕ um 180°
verschoben ist. Das heißt, dass die EXNOR-Schaltung 40
als Inverterschaltung arbeitet, wenn sich das Schaltsig
nal ϕSW auf dem hohen Pegel befindet, so dass die Span
nungen an den Knoten NG und NM sich in der gemeinsamen
Phase ändern. Daher erreichen die MOS-Transistoren NQ4
und NQ10 einen leitenden oder nicht leitenden Zustand in
derselben Phase und es wird maximal eine Spannung von 2 ×
Vcc an den Knoten NK angelegt. Dieser Doppelverstärkungs
abschnitt 30 gibt ein Signal mit einer Amplitude von 2 ×
Vcc an einen Knoten NE aus.
Wenn demgegenüber das Schaltsignal ϕSW auf einen hohen
Pegel eingestellt ist, arbeitet die EXNOR-Schaltung 40
als Pufferschaltung. Daher ändert sich das Signal eines
Ausgangsknotens NM der EXNOR-Schaltung 40 phasengegenläu
fig zu dem Signal an dem Ausgangsknoten NG der Inverter
schaltung DIV3. Das heißt, wenn ein Knoten NJ sich auf
dem hohen Pegel (Vcc + 2 × Vthn) befindet, wird der Kno
ten NN auf einen niedrigen Pegel (Vcc - Vthn) einge
stellt. Umgekehrt, wenn sich der Knoten NJ auf den nied
rigen Pegel befindet, geht der Knoten NN auf den hohen
Pegel über. Daher befindet sich, wenn der MOS-Transistor
NQ4 sich in einem ausgeschalteten Zustand befindet, der
MOS-Transistor NQ10 in einem eingeschalteten Zustand. Um
gekehrt befindet sich, wenn der MOS-Transistor NQ4 sich
in einem eingeschalteten Zustand befindet, der MOS-
Transistor NQ10 in einem ausgeschalteten Zustand.
Das heißt, dass der Knoten NK konstant mit dem Energie
versorgungsknoten verbunden ist, so dass alle eingeführ
ten Ladungen zu dem externen Energieversorgungsknoten
entladen werden, selbst wenn ein Kondensator C5 einen La
dungspumpvorgang ausführt. Der Spannungspegel des Knotens
NK wird auf den Pegel der Energieversorgungsspannung Vcc
gehalten. Die Spannung auf einem hohen Pegel der Gates
der MOS-Transistoren NQ4 und NQ10 beträgt Vcc + 2 × Vthn,
weshalb die Energieversorgungsspannung Vcc zu dem Knoten
NK übertragen wird, ohne dass diese durch die Schwell
wertspannungen dieser MOS-Transistoren beeinträchtigt
wird. Dementsprechend beträgt die Amplitude des Signals
des Knotens NE in dem Doppelverstärkungsabschnitt 30 Vcc.
Dieser Doppelverstärkungsabschnitt 30 arbeitet als Schal
tung der Einzelverstärkungsbauart. Wie in Fig. 15 ge
zeigt, ist ein MOS-Transistor NQ5 mit dem Knoten NE ver
bunden, wobei die Spannung des Knotens NE zwischen der
Massespannung und einer negativen Spannung -Vcc wechselt.
In dieser Doppelverstärkungs-
Substratvorspannungsschaltung kann deren Doppelverstär
kungsabschnitt als Schaltung der Einzelverstärkungsbauart
betrieben werden, weshalb es möglich ist, diese Schaltung
in Abhängigkeit von dem Spannungspegel der Energieversor
gungsspannung Vcc entweder als Einzelverstärkungsbauart
oder als Doppelverstärkungsbauart zu betreiben, ohne dass
der Aufbau dieser Schaltung geändert wird. Gemäß diesem
Aufbau ist es möglich, den Schaltungsbelegungsbereich und
den Chipbereich kleiner als im Vergleich zu dem Aufbau
auszuführen, bei dem die Substratvorspannungserzeugungs
schaltungen einer Einzelverstärkungsbauart und einer Dop
pelverstärkungsbauart getrennt angeordnet sind. Dieselben
Vorteile wie diejenigen gemäß dem ersten bis dritten Aus
führungsbeispielen können erreicht werden.
Fig. 6 zeigt ein Schaltbild eines Aufbaus einer Modifika
tion des vierten Ausführungsbeispiels. Gemäß Fig. 6 ist
anstelle der EXNOR-Schaltung 40 gemäß Fig. 5 eine NAND-
Schaltung 42 angeordnet. Andere Elemente sind dieselben
wie diejenigen gemäß Fig. 5, weshalb gleiche Bezugszei
chen die entsprechenden Elemente bezeichnen, und eine
ausführliche Beschreibung davon entfällt.
In dem Fall der Schaltung gemäß Fig. 6 ist der Spannungs
pegel eines Ausgangsknotens NM der NAND-Schaltung 42 auf
einem hohen Pegel (Energieversorgungsspannung Vcc) fest
gelegt, wenn sich das Schaltsignal ϕSW auf dem niedrigen
Pegel befindet. Daher wird der Knoten NN ebenfalls auf
den Pegel der Energieversorgungsspannung Vcc gehalten.
Folglich ist der MOS-Transistor NQ10 konstant in einem
eingeschalteten Zustand, um den externen Energieversor
gungsknoten mit dem Knoten NK zu verbinden. Falls das
Spannungspegel des Knotens NN nicht geringer als Vcc +
Vthn ist, überträgt der MOS-Transistor NQ10 die Energie
versorgungsspannung Vcc zu dem Knoten NK wobei Vthn die
Schwellwertspannung des MOS-Transistors NQ10 ist. Dement
sprechend wird, selbst wenn der Kondensator C5 einen La
dungspumpvorgang ausführt, der Knoten NK auf die Energie
versorgungsspannung Vcc gehalten, so dass der Doppelver
stärkungsabschnitt 30 als Schaltung der Einzelverstär
kungsbauart arbeitet.
Wenn demgegenüber das Schaltsignal ϕSW sich auf einem ho
hen Pegel (Pegel der Energieversorgungsspannung Vcc) be
findet, arbeitet die NAND-Schaltung 42 als Verzögerungs-
Inverterschaltung und ändert sich die Spannung an dem
Knoten NM in Phase mit der Spannung an dem Knoten NG. Der
MOS-Transistor NQ10 schaltet in Phase mit dem Energiever
sorgungstransistor NQ4 wiederholt ein bzw. aus. Daher
steigt der Spannungspegel des Knotens NK auf 2 × Vcc
durch den Ladungspumpvorgang des Kondensators C5 an, so
dass dieser Doppelverstärkungsabschnitt 30 ein Signal mit
einer Amplitude von 2 × Vcc erzeugt. Folglich ändert sich
durch den Entladevorgang des MOS-Transistors Q5 gemäß
Fig. 15 die Spannung des Knotens NE zwischen der Masse
spannung und einer negativen Spannung -2 × Vcc. Daher
wird eine Doppelverstärkungs-
Substratvorspannungsschaltung implementiert.
Fig. 7 zeigt ein Schaltbild eines Aufbaus einer Modifika
tion 2 des vierten Ausführungsbeispiels. In dem Doppel
verstärkungsabschnitt 30 gemäß Fig. 7 ist anstelle der in
Fig. 5 gezeigten EXNOR-Schaltung eine Auswahleinrichtung
44 angeordnet, die ein Taktsignal ϕ und das Ausgangssig
nal der des Taktsignals ϕ empfangenen Inverterschaltung
45 empfängt. Andere Elemente sind dieselben wie diejeni
gen gemäß Fig. 5. Wenn das Schaltsignal ϕSW sich auf ei
nem niedrigen Pegel befindet und eine Einzelverstärkungs
bauart angibt, wählt die Auswahleinrichtung 44 das Takt
signal ϕ aus. In diesem Fall ändern sich die Knoten NG
und NM phasenversetzt zueinander, so dass die MOS-
Transistoren NQ4 und NQ10 komplementär zueinander ein
schalten. Folglich ist der Knoten NK konstant mit dem Ener
gieversorgungsknoten verbunden. Daher wird an dem Kno
ten NE ein Signal mit einer Amplitude von Vcc erzeugt.
Wenn sich demgegenüber das Schaltsignal ϕSW auf einem ho
hen Pegel befindet und eine Doppelverstärkungsbauart an
gibt, wählt die Auswahleinrichtung 44 das Ausgangssignal
der Inverterschaltung 45. In diesem Fall ändern sich die
Knoten NG und NM in Phase, so dass die MOS-Transistoren
NQ4 und NQ10 in Phase ein- bzw. ausschalten. Dementspre
chend wird maximal eine Spannung von 2 × Vcc an dem Kno
ten NK durch den Ladungspumpvorgang des Kondensators C5
erzeugt. Somit wird ein Signal mit einer Amplitude von 2 ×
Vcc aus dem Knoten NE ausgegeben, so dass dieser Dop
pelverstärkungsabschnitt 30 als Schaltung der Doppelver
stärkungsbauart arbeitet.
Wie vorstehend beschrieben wird gemäß dem vierten Ausfüh
rungsbeispiel die Amplitude des in dem Doppelverstär
kungsabschnitt erzeugten Signals entsprechend dem Schalt
signal geändert, weshalb es möglich wird, den Schaltungs
belegungsbereich und den Chipbereich zu verringern, um
die Chipausbeute zu verbessern. Es können ebenfalls die
selben Vorteile wie gemäß den ersten bis dritten Ausfüh
rungsbeispielen erreicht werden.
Fig. 8 zeigt ein Schaltbild des Aufbaus eines Hauptteils
einer Substratvorspannungsschaltung gemäß einem fünften
Ausführungsbeispiel. Fig. 8 zeigt ein Doppelverstärkungs
abschnitt 30 einer Doppelverstärkungs-
Substratvorspannungsschaltung. Gemäß Fig. 8 weist der
Doppelverstärkungsabschnitt 30 eine Auswahleinrichtung 50
auf, die entweder das Ausgangssignal der Inverterschal
tung DIV3 oder das Taktsignal ϕ entsprechend dem Schalt
signal ϕSW auswählt, um das ausgewählte Signal dem Kon
densator C4 zuzuführen. Andere Elemente sind dieselben
wie diejenigen gemäß Fig. 17, weshalb gleiche Bezugszei
chen den entsprechenden Elementen zugeordnet sind und de
ren ausführliche Beschreibung entfällt.
Wenn das Schaltsignal ϕSW sich auf einem hohen Pegel be
findet und einen Doppelverstärkungsbetrieb angibt, wählt
die Auswahleinrichtung 50 das Ausgangssignal der Verzöge
rungs-Inverterschaltung DIV3 aus, das an einem Eingang A
davon angelegt wird. In diesem Fall wird derselbe Doppel
verstärkungsbetrieb wie durch die in Fig. 17 gezeigte
Schaltung ausgeführt implementiert, da das Ausgangssignal
der Verzögerungs-Inverterschaltung DIV3 dem Kondensator
C4 zugeführt wird.
Wenn demgegenüber das Schaltsignal ϕSW auf einem niedri
gen Pegel eingestellt ist, um eine Einzelverstärkungsbe
triebsart anzugeben, wählt die Auswahleinrichtung 50 das
an deren Eingang B angelegte Taktsignal ϕ aus. Nachste
hend ist der Betrieb in dieser Einzelverstärkungsbe
triebsart unter Bezugnahme auf in Fig. 9 gezeigte Signal
verläufe beschrieben.
Wenn das Taktsignal ϕ von einem niedrigen Pegel auf einem
hohen Pegel ansteigt, steigt der Spannungspegel des Kno
tens NG auf einen hohen Pegel an. In diesem Fall ändert
sich der Spannungspegel des Knotens NG mit einem geeigne
ten Zeitverlauf innerhalb der durch den in Fig. 9 gezeig
ten Doppelpfeil angegebenen Zeitdauer um die Verzöge
rungszeit einer nicht gezeigten Pufferschaltung, die an
der vorhergehenden Stufe des Eingangs B der Auswahlein
richtung 50 angeordnet ist.
Wenn der Spannungspegel dieses Knotens NG auf den Pegel
der Energieversorgungsspannung Vcc ansteigt, steigt der
Spannungspegel des Knotens NJ durch den Kondensator C4
an. Zu dem Zeitpunkt des Anstiegs des Spannungspegels
wird der Knoten NJ auf einen Spannungspegel von
Vcc + 2 × Vthn durch den Klemmvorgang der MOS-
Transistoren NQ3 und NQ2 gehalten. Wenn der Spannungspe
gel des Knotens NJ ansteigt, schaltet der MOS-Transistor
NQ4 ein, um den Knoten NK mit dem externen Energieversor
gungsknoten zu verbinden.
Selbst falls danach das Ausgangssignal der Verzögerungs
schaltung DL5 in diesem Zustand auf einem hohen Pegel an
steigt und Ladungen über den Kondensator C5 dem Knoten NK
zugeführt werden, ist dieser Knoten NK mit dem externen
Energieversorgungsknoten verbunden, weshalb der Span
nungspegel des Knotens NK lediglich auf den Pegel der Ener
gieversorgungsspannung Vcc ansteigt.
Wenn danach das Ausgangssignal des Inverters DIV4 auf ei
nen niedrigen Pegel abfällt, schaltet der MOS-Transistor
PQ ein und wird die Energieversorgungsspannung Vcc an dem
Knoten NK zu dem Knoten NL übertragen. Folglich steigt
der Spannungspegel des Knotens NL von dem Massespannungs
pegel auf den Pegel der Energieversorgungsspannung Vcc.
Entsprechend dem Anstieg der Spannung des Knotens NL
steigt der Spannungspegel des Knotens NE um Vcc an, um
den Massespannungspegel zu erreichen.
Wenn das Taktsignal ϕ auf einen niedrigen Pegel abfällt,
fällt der Spannungspegel des Knotens NG. Dementsprechend
fällt der Spannungspegel des Knotens NJ. In diesem Fall
wird der Spannungspegel des Knotens NJ auf einen Span
nungspegel von Vcc-Vthn durch den MOS-Transistor NQ1
festgeklemmt, und schaltet der MOS-Transistor NQ4 aus.
Danach oder gleichzeitig fällt das Ausgangssignal der
Verzögerungsschaltung DL5 auf einen niedrigen Pegel ab,
so dass der Spannungspegel des Knotens NK durch den Kon
densator C5 abfällt. In dem Fall, dass der Spannungspegel
des Knotens NK abfällt, beträgt der Spannungspegel des
Knotens NJ Vcc-Vthn, wobei der MOS-Transistor NQ4 sich in
einem eingeschalteten Zustand befindet, um den Knoten NK
Ladungen zuzuführen. In diesem Fall fällt daher der Span
nungspegel des Knotens NK lediglich auf einen Spannungs
pegel von Vcc - 2 × Vthn ab. Zu dem Zeitpunkt des Abfalls
des Spannungspegels an dem Knoten NK liegt der Spannungs
pegel des Knotens NI auf einem hohen Pegel und findet
sich der MOS-Transistor PQ in einem ausgeschalteten Zu
stand. Der MOS-Transistor NQ6 befindet sich in einem ein
geschalteten Zustand, weshalb der Knoten NL auf dem Mas
sespannungspegel abfällt. Folglich fällt der Spannungspe
gel des Knotens NE um Vcc ab, um sich zu einer negativen
Spannung -Vcc zu ändern. Daher wird an den Knoten NE ein
Signal nur mit einer Amplitude Vcc angelegt, die sich
zwischen der Massespannung und der negativen Spannung -Vcc
ändert.
Für den Zeitverlauf der Änderung der Spannung des Knotens
NG sollte der MOS-Transistor NQ4 in einem eingeschalteten
Zustand sein, wenn der Spannungspegel des Knotens NH an
steigt, und der MOS-Transistor NQ4 sollte in einem ausge
schalteten Zustand sein, wenn der Spannungspegel des Kno
tens NH abfällt.
Daher kann in der in Fig. 8 gezeigten Schaltung der Dop
pelverstärkungsabschnitt entweder in der Doppelverstär
kungsbetriebsart oder der Einzelverstärkungsbetriebsart
betrieben werden. Somit kann eine einzelne Substratvor
spannungsschaltung als Doppelverstärkungs-
Substratvorspannungsschaltung und Einzelverstärkungs-
Substratvorspannungsschaltung betrieben werden. Daher
können dieselben Vorteile wie durch die ersten bis vier
ten Ausführungsbeispiele erreicht werden.
Nachstehend ist ein sechstes Ausführungsbeispiel be
schrieben.
Fig. 10 zeigt eine Darstellung eines Beispiels für eine
Schaltung, die eine Substratvorspannung VBB verwendet.
Gemäß Fig. 10 ist diese Halbleitervorrichtung eine dyna
mische Halbleiterspeichervorrichtung, in der eine Spei
cherzelle MC einen Kondensator Ms zum Speichern von Daten
und einen N-Kanal-MOS-Transistor MT zur Verbindung des
Speicherzellenkondensators Ms mit einer Bitleitung BL
(oder /BL) in Ansprechen auf ein Signal auf einer Wort
leitung WL aufweist. Die Vorspannung VBB wird an das
rückseitige Gate (Substratbereich) dieses MOS-Transistors
MT angelegt, um die Schwellwertspannung des Speicherzel
lentransistors zu stabilisieren und dessen Sperrschicht
kapazität zu verringern. Somit ist es möglich, eine Spei
cherzelle zu implementieren, die stabil arbeitet. Als
Schaltung zur Erzeugung der Substratvorspannung VBB kann
irgendeine Substratvorspannungsschaltung gemäß dem ersten
bis fünften Ausführungsbeispielen zur Implementierung ei
ner Halbleiterspeichervorrichtung mit einem kleinen Bele
gungsbereich verwendet werden.
Fig. 11 zeigt ein Blockschaltbild eines Hauptteils einer
Halbleitervorrichtung gemäß einer Modifikation des sechs
ten Ausführungsbeispiels. Gemäß Fig. 11 weist die Halb
leitervorrichtung eine Negativspannungserzeugungseinrich
tung 60 auf, die eine externe Energieversorgungsspannung
Vcc als Betriebsenergieversorgungsspannung zur Erzeugung
einer negativen Spannung VBB über einen Ladungspumpvor
gang empfängt, und eine Negativspannungsverbrauchsschal
tung 61 auf, die die negative Spannung VBB aus der Nega
tivspannungserzeugungsschaltung verbraucht. Diese Nega
tivspannungsverbrauchsschaltung 61 weist eine Wortlei
tungsansteuerungsschaltung auf, beispielsweise, falls
nicht ausgewählte Wortleitungen auf einen negativen Span
nungspegel angesteuert werden, um einen Reststrom von
Speicherzellentransistoren in einer Halbleiterspeicher
vorrichtung zu verringern.
In dieser Negativspannungserzeugungsschaltung 60 wird de
ren interne Betriebsart zwischen einer Einzelverstär
kungsbetriebsart und einer Doppelverstärkungsbetriebsart
entsprechend dem Schaltsignal ϕSW umgeschaltet. Die nega
tive Spannung VBB wird wirksam entsprechend der Energie
versorgungsspannung Vcc erzeugt, so dass die Negativspan
nungsverbrauchsschaltung 61 stabil betrieben werden kann.
Fig. 12A-12D zeigen jeweils eine Darstellung einer Schal
tung zur Erzeugung des Schaltsignals ϕSW. Gemäß Fig. 12A
wird ein Anschlussfeld (bonding pad) 73 wahlweise mit ei
nem Energieversorgungsstift 71 oder einem Massestift 72
über ein Bondingdraht verbunden, um das Schaltsignal ϕSW
auf einen hohen Pegel oder einen niedrigen Pegel einzu
stellen.
Gemäß Fig. 12B ist ein Widerstandselement 74 mit einem
hohen Widerstand zwischen einem Feld 73 und einem Masse
knoten geschaltet. Eine Inverterschaltung 75, die das
Signal dieses Feldes empfängt, ist zur Erzeugung des
Schaltsignals ϕSW angeordnet. In der in Fig. 12B gezeig
ten Schaltung erreicht das Schaltsignal ϕSW einen niedri
gen Pegel, wenn das Feld 73 mit dem Energieversorgungs
stift 71 verbunden ist. Folglich wird die Einzelverstär
kungsbetriebsart festgelegt. Wenn demgegenüber das Feld
offengelassen wird, erreicht der Spannungspegel des Fel
des 73 durch das Widerstandselement 74 mit einem hohen
Widerstand den Massepegel. Folglich erreicht das Schalt
signal ϕSW einen hohen Pegel, um die Doppelverstärkungs
betriebsart festzulegen.
In der in Fig. 12C gezeigten Schaltung sind ein Siche
rungselement 76 und ein Widerstandselement 77 mit einem
hohen Widerstand in Reihe zwischen einem Energieversor
gungsknoten und einem Masseknoten geschaltet. Die Inver
terschaltung 78 empfängt ein Signal eines Verbindungskno
tens 79 zwischen diesem Sicherungselement 76 und dem Wi
derstandselement 77, um das Schaltsignal ϕSW zu erzeugen.
Das Sicherungselement 76 kann durch einen Energiestrahl
wie einem Laserstrahl zerstört werden. Wenn das Siche
rungselement 76 zerstört wird, erreicht der Knoten 79 den
Massespannungspegel, so dass das Schaltsignal ϕSW einen
hohen Pegel erreicht. Somit wird die Doppelverstärkungs
betriebsart festgelegt. Wenn demgegenüber das Sicherungs
element 76 nicht zerstört wird, befindet sich der Knoten
79 auf der Energieversorgungsspannung Vcc, so dass sich
das Schaltsignal ϕSW auf einem niedrigen Pegel befindet.
Somit wird die Einzelverstärkungsbetriebsart festgelegt.
In den in Fig. 12A-12C gezeigten Schaltungen wird der
Spannungspegel des Schaltsignals ϕSW festgelegt, nachdem
die Vorrichtung in ein Gehäuse bzw. Bauteil zusammenge
baut worden ist. Daher wird, wenn es erforderlich ist,
den logischen Pegel des Schaltsignals ϕSW zwangsweise auf
die Einzelbetriebsart in einem Einbrenntest (burn-in
test) oder dergleichen nach dem Einbau in ein Gehäuse
einzustellen, das Schaltsignal ϕSW zwangsweise auf einen
niedrigen Pegel durch ein anderes Schaltelement entspre
chend einem Einbrennanweisungssignal eingestellt, das die
Einbrenntestbetriebsart anweist. Auf diese Weise wird die
Energieversorgungsspannung hoch eingestellt und eine ne
gative Spannung VBB wird erzeugt, so dass die interne
Schaltung in einem beschleunigten Test wie einem Ein
brenntest nach dem Einbau in das Gehäuse betrieben werden
kann. Bei dem Einbrenntest der negativen Spannungserzeu
gungsschaltung selbst wird die Substratvorspannungsschal
tung in der Einzelverstärkungsbetriebsart betrieben oder
in der Doppelverstärkungsbetriebsart betrieben. Dies wird
in Abhängigkeit von dem beschleun 08724 00070 552 001000280000000200012000285910861300040 0002010134018 00004 08605igten Spannungspegel der
Energieversorgungsspannung entschieden.
In der in Fig. 12D gezeigten Schaltung werden Daten zur
Festlegung einer Einzelverstärkungsbetriebsart oder einer
Doppelverstärkungsbetriebsart in einem Register 81 durch
eine Betriebsarteinstellschaltung 80 gespeichert, die ei
nen externen Befehl CMD empfängt. Das Schaltsignal ϕSW
wird entsprechend dem in diesem Register 81 gespeicherten
Signal eingestellt. In diesem Register 81 werden als Vor
gabewert Daten zur Festlegung der Einzelbetriebsart ge
speichert. Wenn die Energieversorgungsspannung niedrig
ist, wird der Betriebsarteinstellbefehl CMD zum Einstel
len des Signals von einem vorbestimmten Stiftanschluss in
das Register 81 angelegt, und wird das Schaltsignal ϕSW
auf einen hohen Pegel eingestellt. Auf diese Weise kann
der logische Pegel des Schaltsignals ϕSW leicht entspre
chend einem externen Signal selbst nach Einbauen in einem
Gehäuse eingestellt werden.
Gemäß diesem sechsten Ausführungsbeispiel kann das
Schaltsignal ϕSW durch einen einfachen Schaltungsaufbau
leicht erzeugt werden, und die Substratvorspannungsschal
tung kann in der Einzelverstärkungsbetriebsart oder der
Doppelverstärkungsbetriebsart betrieben werden. Der Span
nungspegel des Schaltsignals ϕSW kann durch eine Maskie
rungsverschaltung eingestellt werden.
Fig. 13 zeigt ein Schaltbild eines Aufbaus einer Halblei
tervorrichtung gemäß einem siebten Ausführungsbeispiel.
Fig. 13 zeigt eine Hochspannungserzeugungsschaltung zur
Erzeugung von Vpp, die höher als die Energieversorgungs
spannung Vcc ist. Gemäß Fig. 13 weist die Hochspannungs
erzeugungsschaltung auf: Einen Kondensator 90, der einen
Ladungspumpvorgang entsprechend einem Taktsignal CLK aus
führt, eine Steuerungsspannungserzeugungsschaltung 91,
die eine Steuerungsspannung aus der externen Energiever
sorgungsspannung Vcc entsprechend dem Taktsignal CLK und
dem Schaltsignal ϕSW erzeugt, und einen Ladung übertra
genden MOS-Transistor 92 mit einem Gate, das zum Empfang
der Steuerungsspannung aus dieser Steuerungsspannungser
zeugungsschaltung 91 verschaltet ist, um Ladungen des
Kondensators 90 zu einem Ausgabeknoten zu übertragen, da
mit die Hochspannung Vpp erzeugt wird. Dieser Ladung über
tragender MOS-Transistor 92 ist als aus einem N-Kanal-
MOS-Transistor ausgebildet gezeigt. Alternativ dazu kann
dieser Ladung übertragende MOS-Transistor 92 aus einem P-
Kanal-MOS-Transistor aufgebaut sein.
Die Steuerungsspannungserzeugungsschaltung 91 ändert die
Amplitude der an den MOS-Transistor 92 angelegten Steue
rungsspannung entsprechend dem logischen Pegel des
Schaltsignals ϕSW. Das heißt, dass, wenn das Schaltsignal
ϕSW eine Einzelverstärkungsbetriebsart angibt, die Steue
rungsspannung mit einer Amplitude von Vcc an das Gate des
MOS-Transistors 92 angelegt wird. Wenn demgegenüber das
Schaltsignal ϕSW eine Doppelverstärkungsbetriebsart an
gibt, wird eine Steuerungsspannung mit einer Amplitude
von 2 × Vcc an das Gate des MOS-Transistors 92 angelegt.
Die Hochspannung Vpp wird beispielsweise zur Ansteuerung
einer ausgewählten Wortleitung in einen Auswahlzustand in
einer Halbleitervorrichtung verwendet. In dem Fall eines
so genannten "gemeinsam genutzten Leseverstärkers" in ei
ner Halbleitervorrichtung (DRAM) wird die Hochspannung
Vpp zur Verbindung einer Bitleitung dieses ausgewählten
Speicherblocks mit dem Leseverstärker und zur Erzeugung
eines Bitleitungsisoliersignals zur Isolierung der Bit
leitung des nicht ausgewählten Speicherblocks zusammen
mit dem ausgewählten Speicherblock und dem Leseverstärker
verwendet.
Dadurch ist es durch Änderung der Amplitude der Steue
rungsspannung entsprechend dem Spannungspegel der Ener
gieversorgungsspannung Vcc in der Schaltung, die eine
derartige Hochspannung Vpp erzeugt, ebenfalls möglich,
eine Hochspannungserzeugungsschaltung zur wirksamen Zu
fuhr von Ladungen in Abhängigkeit von dem Spannungspegel
der Energieversorgungsspannung zu implementieren und die
Zuverlässigkeit der Hochspannungserzeugungsschaltung zu
gewährleisten.
Als Steuerungsspannungserzeugungsschaltung 21 kann ir
gendeine gemäß den ersten bis dritten Ausführungsbeispie
len verwendet werden. Alternativ kann das Folgende ver
wendet werden: Eine Hochspannungserzeugungsschaltung in
einer Einzelverstärkungsbetriebsart und eine Hochspan
nungserzeugungsschaltung in einer Doppelverstärkungsbe
triebsart können getrennt angeordnet sein, und eine von
diesen wird wahlweise entsprechend dem Schaltsignal ϕSW
aktiviert.
Gemäß dem siebten Ausführungsbeispiel wird in einer Hoch
spannungserzeugungsschaltung die Amplitude der Steue
rungsspannung durch das Schaltsignal geschaltet. Somit
ist es möglich, einen Energieversorgungsspannungspegel in
einem Test der gesamten Halbleitervorrichtung zu be
schleunigen, die Zuverlässigkeit der gesamten Vorrichtung
zu gewährleisten und die Ausbeute zu verbessern.
Selbst falls die verwendete Energieversorgungsspannung
geändert wird, ist es möglich, diese Änderung durch einen
einzelnen Chip zu handhaben, wodurch die Effektivität der
Entwicklung bzw. des Designs verbessert wird.
Nachstehend ist ein achtes Ausführungsbeispiel beschrie
ben.
In den in Fig. 4-8 gezeigten Schaltungen wird die Ampli
tude der Gate-Spannung des Ladung übertragenden MOS-
Transistors Q6 zwischen Vcc und 2 × Vcc geschaltet. Je
doch kann der Aufbau der Verzögerungsschaltung DL3 und
des Ladungspumpkondensators C1 gemäß Fig. 15 durch jede
der in Fig. 4-8 gezeigten Aufbauten ersetzt werden. Ge
nauer ist es durch Ersetzen des Knotens NA gemäß Fig. 15
durch den Knoten NL jeweils gemäß der Fig. 4-8 und durch
Ersetzen des Ladungspumpkondensators C1 gemäß Fig. 15
durch den Kondensator C6 gemäß jeweils den Fig. 4-8 es
möglich, die Amplitude des Knotens NA gemäß Fig. 15 zwi
schen Vcc und 2 × Vcc zu schalten, die Ladungsmenge zu
ändern, die der Ladung übertragene MOS-Transistor Q6 in
einem Übertragungsvorgang übertragen kann, und Ladungs
pumpschaltungen, die unterschiedliche Ladungsansteue
rungsfähigkeiten aufweisen, mit einem einzelnen Schal
tungsaufbau zu implementieren.
Durch Kombination des Aufbaus zum Schalten der Amplitude
der durch den Ladungspumpkondensator übertragenen Span
nung mit dem Aufbau zum Schalten der Amplitude der Gate-
Spannung des Ladung übertragenen MOS-Transistors Q6 ist
es in diesem Fall eine Anpassbarkeit an verschiedene Ener
gieversorgungsspannungen durch einen einzigen Schal
tungsaufbau möglich, und deren Ladungszufuhrfähigkeit un
ter demselben Energieversorgungsspannungszustand zu
schalten.
Wie vorstehend beschrieben wird erfindungsgemäß die Be
triebsart oder Schaltungsaufbau einer internen Spannungs
erzeugungsschaltung entsprechend dem Spannungspegel einer
Energieversorgungsspannung geschaltet. Daher ist es mög
lich, die interne Spannungserzeugungsschaltung als opti
malen Aufbau zu betreiben, der an den Spannungspegel der
Energieversorgungsspannung angepasst ist, und eine Halb
leitervorrichtung zu implementieren, die eine hohe Ent
wicklungseffektivität aufweist und eine hohe Zuverlässig
keit aufweist.
Obwohl die vorliegende Erfindung ausführlich beschrieben
und veranschaulicht wurde, ist es verständlich, dass die
se nur als Veranschaulichung und Beispiel dient, und
nicht als Beschränkung verstanden werden sollte. Der Um
fang der Erfindung ist lediglich durch die beigefügten
Ansprüche eingeschränkt.
Wie vorstehend beschrieben, wird in einem Steuerungsspan
nungserzeugungsabschnitt 30 zum Anlegen einer Spannung an
einen Steuerungsanschlusses eines Ladungsübertragungsgat
ters Q6 zur Übertragung von aus einem Kondensator C6 emp
fangenen Ladungen zu einem Ausgangsknoten NO, um eine in
terne Spannung VBB zu erzeugen, die Amplitude des Steue
rungssignals entsprechend einem Schaltsignal ϕSW ge
schaltet. Somit wird eine interne Spannungserzeugungs
schaltung bereitgestellt, die eine Verbesserung der Ef
fektivität der Entwicklung, der Zuverlässigkeit und Aus
beute sowie eine Verringerung des Energieverbrauchs er
möglicht.
Claims (15)
1. Halbleitervorrichtung mit
einer ersten internen Spannungserzeugungsschaltung (1; 1b-1e; 1c, 1e; 30) mit einer ersten Betriebsart zur Erzeugung einer internen Spannung mit einem vorbestimmten Spannungspegel, und
einer zweiten internen Spannungserzeugungsschaltung (10; 10b-10e; 10c, 10e; 30) mit einer zweiten Betriebs art, die sich von der ersten Betriebsart unterscheidet, zur Erzeugung einer internen Spannung mit dem vorbestimm ten Spannungspegel, wobei die erste interne Spannungser zeugungsschaltung oder die zweite interne Spannungserzeu gungsschaltung wahlweise betriebsfähig eingestellt wird.
einer ersten internen Spannungserzeugungsschaltung (1; 1b-1e; 1c, 1e; 30) mit einer ersten Betriebsart zur Erzeugung einer internen Spannung mit einem vorbestimmten Spannungspegel, und
einer zweiten internen Spannungserzeugungsschaltung (10; 10b-10e; 10c, 10e; 30) mit einer zweiten Betriebs art, die sich von der ersten Betriebsart unterscheidet, zur Erzeugung einer internen Spannung mit dem vorbestimm ten Spannungspegel, wobei die erste interne Spannungser zeugungsschaltung oder die zweite interne Spannungserzeu gungsschaltung wahlweise betriebsfähig eingestellt wird.
2. Halbleitervorrichtung nach Anspruch 1, wobei die
erste interne Spannungserzeugungsschaltung (1; 1b-1e; 1c,
1e) und die zweite interne Spannungserzeugungsschaltung
(10; 1b-1e; 10c, 10e) getrennt angeordnet sind, und
die Halbleitervorrichtung weiterhin eine Schaltung
(5; 19) zur Erzeugung eines Signals zur Aktivierung ent
weder der ersten internen Spannungserzeugungsschaltung
oder der zweiten internen Spannungserzeugungsschaltung
aufweist.
3. Halbleitervorrichtung nach Anspruch 1, wobei die
erste interne Spannungserzeugungsschaltung (1; 1b-1e) ei ne erste Oszillationsschaltung (1b, 1d) zur Durchführung einer Oszillation in einem vorbestimmten Zyklus, wenn ak tiviert, um ein Oszillationssignal zu erzeugen, und eine Ladungspumpschaltung (1c, 1e) zur Durchführung eines La dungspumpvorgangs entsprechend dem Oszillationssignal aus der ersten Oszillationsschaltung zur Erzeugung der inter nen Spannung aufweist, und
die zweite interne Spannungserzeugungsschaltung (10; 10b-10e) eine zweite Oszillationsschaltung (10b, 10d) zur Durchführung einer Oszillation in einem vorbestimmten Zyklus, wenn aktiviert, um ein Oszillationssignal zu er zeugen, und eine zweite Ladungspumpschaltung (10c, 10e) zur Durchführung eines Ladungspumpvorgangs entsprechend dem Oszillationssignal aus der zweiten Oszillationsschal tung zur Erzeugung der internen Spannung aufweist, und
entweder die erste Oszillationsschaltung oder die zweite Oszillationsschaltung wahlweise aktiviert wird.
erste interne Spannungserzeugungsschaltung (1; 1b-1e) ei ne erste Oszillationsschaltung (1b, 1d) zur Durchführung einer Oszillation in einem vorbestimmten Zyklus, wenn ak tiviert, um ein Oszillationssignal zu erzeugen, und eine Ladungspumpschaltung (1c, 1e) zur Durchführung eines La dungspumpvorgangs entsprechend dem Oszillationssignal aus der ersten Oszillationsschaltung zur Erzeugung der inter nen Spannung aufweist, und
die zweite interne Spannungserzeugungsschaltung (10; 10b-10e) eine zweite Oszillationsschaltung (10b, 10d) zur Durchführung einer Oszillation in einem vorbestimmten Zyklus, wenn aktiviert, um ein Oszillationssignal zu er zeugen, und eine zweite Ladungspumpschaltung (10c, 10e) zur Durchführung eines Ladungspumpvorgangs entsprechend dem Oszillationssignal aus der zweiten Oszillationsschal tung zur Erzeugung der internen Spannung aufweist, und
entweder die erste Oszillationsschaltung oder die zweite Oszillationsschaltung wahlweise aktiviert wird.
4. Halbleitervorrichtung nach Anspruch 1, mit einer Os
zillationsschaltung (21, 22) zur Durchführung einer Os
zillation in einem vorbestimmten Zyklus, wenn aktiviert,
wobei die erste interne Spannungserzeugungsschaltung (1c, 1e) eine erste Ladungspumpschaltung (1c, 1e) zur Durchführung eines Ladungspumpvorgangs entsprechend dem Oszillationssignal aus der Oszillationsschaltung zur Er zeugung der internen Spannung aufweist, und
die zweite interne Spannungserzeugungsschaltung (10c, 10e) eine zweite Ladungspumpschaltung (10c, 10e) aufweist, die sich in dem Schaltungsaufbau von der ersten Ladungspumpschaltung unterscheidet, zur Durchführung ei nes Ladungspumpvorgangs entsprechend dem Oszillations signal auf der Oszillationsschaltung zur Erzeugung der internen Spannung aufweist und
das Oszillationssignal aus der Oszillationsschaltung wahlweise entweder an die erste Ladungspumpschaltung oder an die zweite Ladungspumpschaltung angelegt wird.
wobei die erste interne Spannungserzeugungsschaltung (1c, 1e) eine erste Ladungspumpschaltung (1c, 1e) zur Durchführung eines Ladungspumpvorgangs entsprechend dem Oszillationssignal aus der Oszillationsschaltung zur Er zeugung der internen Spannung aufweist, und
die zweite interne Spannungserzeugungsschaltung (10c, 10e) eine zweite Ladungspumpschaltung (10c, 10e) aufweist, die sich in dem Schaltungsaufbau von der ersten Ladungspumpschaltung unterscheidet, zur Durchführung ei nes Ladungspumpvorgangs entsprechend dem Oszillations signal auf der Oszillationsschaltung zur Erzeugung der internen Spannung aufweist und
das Oszillationssignal aus der Oszillationsschaltung wahlweise entweder an die erste Ladungspumpschaltung oder an die zweite Ladungspumpschaltung angelegt wird.
5. Halbleitervorrichtung nach Anspruch 1, wobei die
erste interne Spannungserzeugungsschaltung Komponenten
mit der zweiten internen Spannungserzeugungsschaltung ge
meinsam verwendet, und
die Halbleitervorrichtung weiterhin eine Gatter
schaltung (31, 32; 40; 42; 44; 50) zum Betrieb der zwei
ten internen Spannungserzeugungsschaltung als die erste
interne Spannungserzeugungsschaltung im Ansprechen auf
ein Schaltsignal (ϕSW) aufweist.
6. Halbleitervorrichtung nach Anspruch 5, wobei die
zweite interne Spannungserzeugungsschaltung einen La
dungspumpkondensator (C6) zur Durchführung eines Ladungs
pumpvorgangs entsprechend auf ein Taktsignal, ein Über
tragungsgatter (Q6) zur Ertragung von Ladungen aus dem
Ladungspumpkondensator zu einem Ausgangsknoten (NO) und
eine Spannungssteuerungsschaltung (30; NQ1-NQ4; NQ1-NQ10,
PQ) zur Einstellung einer Spannung eines Steuerungsan
schlusses des Übertragungsgatters im Ansprechen auf das
Taktsignal aufweist, und
die Spannungssteuerungsschaltung eine Amplitude der
an den Steuerungsanschluss des Übertragungsgatters ange
legten Spannung im Ansprechen auf ein Ausgangssignal aus
der Gatterschaltung (31, 32; 40; 42; 44; 50) ändert.
7. Halbleitervorrichtung nach Anspruch 6, wobei die
Spannungssteuerungsschaltung (NQ1-NQ10; PQ) eine erste
Schaltung (PQ, NQ5, NQ6) zur Ausgabe einer Spannung eines
internen Energieversorgungsknotens (NK) im Ansprechen auf
das Taktsignal und eine Energieversorgungssteuerungs
schaltung (NQ1-NQ4; NQ1-NQ4, NQ7-NQ10) zur Einstellung
eines Spannungspegels des internen Energieversorgungskno
tens im Ansprechen auf das Taktsignal aufweist, und
die Energieversorgungssteuerungsschaltung die Span nung des internen Energieversorgungsknotens auf einen ersten Spannungspegel im Ansprechen auf einen ersten lo gischen Pegel des Ausgangssignals der Gatterschaltung (40; 42; 44; 50) einstellt und einen maximalen Pegel der Spannung des Energieversorgungsknotens auf einen Span nungspegel, der höher als der erste Spannungspegel ist, im Ansprechen auf einen zweiten logischen Pegel des Aus gangssignals der Gatterschaltung einstellt.
die Energieversorgungssteuerungsschaltung die Span nung des internen Energieversorgungsknotens auf einen ersten Spannungspegel im Ansprechen auf einen ersten lo gischen Pegel des Ausgangssignals der Gatterschaltung (40; 42; 44; 50) einstellt und einen maximalen Pegel der Spannung des Energieversorgungsknotens auf einen Span nungspegel, der höher als der erste Spannungspegel ist, im Ansprechen auf einen zweiten logischen Pegel des Aus gangssignals der Gatterschaltung einstellt.
8. Halbleitervorrichtung nach Anspruch 7, wobei die Ener
gieversorgungssteuerungsschaltung (NQ1-NQ4; NQ1-NQ4,
NQ7-NQ10) eine Spannung, die sich entsprechend dem Takt
signal ändert, im Ansprechen auf den zweiten logischen
Pegel des Ausgangssignals der Gatterschaltung (40; 42;
44; 50) zu dem internen Energieversorgungsknoten (NK) über
trägt.
9. Halbleitervorrichtung nach Anspruch 6, wobei die
Spannungssteuerungsschaltung (NQ1-NQ10; PQ) eine erste
Energieversorgungsschaltung (NQ1-NQ4) zur wahlweisen
Verbindung eines internen Energieversorgungsknotens (NK)
mit einem externen Energieversorgungsknoten im Ansprechen
auf das Taktsignal, und eine zweite Energieversorgungs
steuerungsschaltung (NQ7-NQ10), die im Ansprechen auf ei
nen ersten logischen Pegel eines Schaltsignals (ϕSW) in
einer gemeinsamen Phase mit der ersten Energieversor
gungsschaltung arbeitet und im Ansprechen auf einen zwei
ten logischen Pegel eines Schaltsignals (ϕSW) komplemen
tär zu der ersten Energieversorgungsschaltung arbeitet,
um den externen Energieversorgungsknoten mit dem internen
Energieversorgungsknoten zu verbinden, und eine Span
nungsanlegeschaltung (PQ, NQ5, NQ6) aufweist, die die
Spannung des internen Energieversorgungsknotens als eine
Betriebsenergieversorgungsspannung empfängt, um eine
Spannung an den Steuerungsanschluss des Übertragungsgat
ters (Q6) im Ansprechen auf das Taktsignal anzulegen, und
die erste Spannungserzeugungsschaltung die Span
nungsanlegeschaltung aufweist.
10. Halbleitervorrichtung nach Anspruch 9, wobei die
Gatterschaltung (40; 42; 44; 50) ein logisches Gatter
(42) zum Puffern des Taktsignal aufweist, um es im An
sprechen auf den ersten logischen Pegel des Schaltsignals
(ϕSW) an die zweite Energieversorgungsschaltung (NQ7-NQ10)
anzulegen und im Ansprechen auf den zweiten logi
schen Pegel des Schaltsignals an die zweite Energiever
sorgungsschaltung anzulegen.
11. Halbleitervorrichtung nach Anspruch 9, wobei die
Gatterschaltung (40; 42; 44; 50) eine Auswahlschaltung
(44) zur Auswahl entweder des Taktsignals oder des inver
tierten Signals des Taktsignals zum Anlegen an die zweite
Energieversorgungsschaltung (NQ7-NQ10) im Ansprechen auf
das Schaltsignal (ϕSW) aufweist.
12. Halbleitervorrichtung nach Anspruch 6, wobei die
Spannungssteuerungsschaltung (NQ1-NQ4; NQ1-NQ10) eine
erste Energieversorgungsschaltung (NQ1-NQ4) zur wahl
weisen Verbindung eines internen Energieversorgungskno
tens (NK) mit einem externen Energieversorgungsknoten im
Ansprechen auf das Taktsignal, eine Schaltung (DL5, CL5)
zum Anlegen einer Energieversorgungsspannung im Anspre
chen auf das Taktsignal an den internen Energieversor
gungsknoten, eine Spannungsanlegeschaltung (PQ, NQ5,
NQ6), die die Spannung des internen Energieversorgungs
knotens als eine Betriebsenergieversorgungsspannung emp
fängt, um eine Spannung an den Steuerungsanschluss des
Übertragungsgatters (Q6) im Ansprechen auf das Taktsignal
anzulegen, und eine Auswahlschaltung (50) zum Anlegen
entweder des Taktsignals oder des invertierten Signals
des Taktsignals (ϕ) im Ansprechen auf ein Schaltsignal
(ϕSW) an die erste Energieversorgungsschaltung, und
die erste Spannungserzeugungsschaltung die Span
nungsanlegeschaltung aufweist.
13. Halbleitervorrichtung mit
einer internen Spannungserzeugungsschaltung (30) zum Anlegen eines Steuerungssignals mit einer ersten Amplitu de an einen Steuerungsanschluss einer Übertragungsgatters (Q6) zur Übertragung von Ladungen an einen Ausgangsknoten (NO), um ein Spannung an dem Ausgangsknoten zu erzeugen, wobei ein maximaler absoluter Wert durch die Amplitude des Steuerungssignals definiert ist, und
einer Schaltung (31, 32; NQ1-NQ4; NQ7-NQ10, 40, 42, 44; NQ1-NQ4, 50) zur Änderung der Amplitude des Steue rungssignals der internen Spannungserzeugungsschaltung auf eine zweite Amplitude, die sich von der ersten Ampli tude unterscheidet, im Ansprechen auf ein Schaltsignal.
einer internen Spannungserzeugungsschaltung (30) zum Anlegen eines Steuerungssignals mit einer ersten Amplitu de an einen Steuerungsanschluss einer Übertragungsgatters (Q6) zur Übertragung von Ladungen an einen Ausgangsknoten (NO), um ein Spannung an dem Ausgangsknoten zu erzeugen, wobei ein maximaler absoluter Wert durch die Amplitude des Steuerungssignals definiert ist, und
einer Schaltung (31, 32; NQ1-NQ4; NQ7-NQ10, 40, 42, 44; NQ1-NQ4, 50) zur Änderung der Amplitude des Steue rungssignals der internen Spannungserzeugungsschaltung auf eine zweite Amplitude, die sich von der ersten Ampli tude unterscheidet, im Ansprechen auf ein Schaltsignal.
14. Halbleitervorrichtung mit
einer internen Spannungserzeugungsschaltung (30) zum Anlegen eines Steuerungssignals an einen Steuerungsan schluss einer Übertragungsgatters (Q6) zur Übertragung von Ladungen an einen Ausgangsknoten (NO), um eine Span nung an dem Ausgangsknoten zu erzeugen, wobei ein maxima ler absoluter Wert durch die Amplitude des Steuerungssig nals definiert ist, und
einer Schaltung (31, 32; NQ1-NQ4; NQ7-NQ10, 40, 42, 44; NQ1-NQ4, 50) zur Einstellung der Amplitude des Steue rungssignals der internen Spannungserzeugungsschaltung entweder auf eine erste Amplitude oder auf eine zweite Amplitude, die kleiner als die erste Amplitude ist, im Ansprechen auf ein Schaltsignal.
einer internen Spannungserzeugungsschaltung (30) zum Anlegen eines Steuerungssignals an einen Steuerungsan schluss einer Übertragungsgatters (Q6) zur Übertragung von Ladungen an einen Ausgangsknoten (NO), um eine Span nung an dem Ausgangsknoten zu erzeugen, wobei ein maxima ler absoluter Wert durch die Amplitude des Steuerungssig nals definiert ist, und
einer Schaltung (31, 32; NQ1-NQ4; NQ7-NQ10, 40, 42, 44; NQ1-NQ4, 50) zur Einstellung der Amplitude des Steue rungssignals der internen Spannungserzeugungsschaltung entweder auf eine erste Amplitude oder auf eine zweite Amplitude, die kleiner als die erste Amplitude ist, im Ansprechen auf ein Schaltsignal.
15. Halbleitervorrichtung nach Anspruch 1, wobei die
erste interne Spannungserzeugungsschaltung (1; 1b-1d; 1c,
1e) eine Substratvorspannungserzeugungsschaltung der Ein
zelverstärkungsbauart zur Erzeugung einer an einen Sub
stratbereich angelegten Vorspannung (VBB) durch einen La
dungspumpvorgang ist,
die zweite interne Spannungserzeugungsschaltung (10;
10b-10d; 10c, 10e) eine Substratvorspannungserzeugungs
schaltung der Doppelverstärkungsbauart zur Erzeugung der
an einen Substratbereich angelegten Vorspannung (VBB)
durch eine Ladungspumpvorgang aufweist, wobei die zweite
interne Spannungserzeugungsschaltung mit der Substratvor
spannungserzeugungsschaltung der Einzelverstärkungsbauart
auf einem gemeinsamen Halbleiterchip ausgebildet ist, und
in praktischer Verwendung entweder die Substratvor spannungserzeugungsschaltung der Einzelverstärkungsbauart oder die Substratvorspannungserzeugungsschaltung der Dop pelverstärkungsbauart verwendet wird.
in praktischer Verwendung entweder die Substratvor spannungserzeugungsschaltung der Einzelverstärkungsbauart oder die Substratvorspannungserzeugungsschaltung der Dop pelverstärkungsbauart verwendet wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000266986A JP2002074956A (ja) | 2000-09-04 | 2000-09-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10134018A1 true DE10134018A1 (de) | 2002-05-08 |
Family
ID=18753976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10134018A Ceased DE10134018A1 (de) | 2000-09-04 | 2001-07-12 | Halbleitervorrichtung, die eine interne Spannung wirksam erzeugen kann |
Country Status (4)
Country | Link |
---|---|
US (1) | US6414881B1 (de) |
JP (1) | JP2002074956A (de) |
KR (1) | KR100470615B1 (de) |
DE (1) | DE10134018A1 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100353538B1 (ko) * | 2000-10-24 | 2002-09-27 | 주식회사 하이닉스반도체 | 반도체 장치의 전압 발생 조절 회로 |
JP2003110028A (ja) * | 2001-10-01 | 2003-04-11 | Hitachi Ltd | データ処理装置 |
US7212022B2 (en) * | 2002-04-16 | 2007-05-01 | Transmeta Corporation | System and method for measuring time dependent dielectric breakdown with a ring oscillator |
ITMI20021902A1 (it) * | 2002-09-06 | 2004-03-07 | Atmel Corp | Architettura di pompa di carica modulare |
KR20040047173A (ko) * | 2002-11-29 | 2004-06-05 | 주식회사 하이닉스반도체 | 노이즈를 감소시킨 전압 발생장치 |
US7469697B2 (en) * | 2003-09-18 | 2008-12-30 | Cardiac Pacemakers, Inc. | Feedback system and method for sleep disordered breathing therapy |
KR100623616B1 (ko) * | 2004-12-28 | 2006-09-14 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
KR100680441B1 (ko) * | 2005-06-07 | 2007-02-08 | 주식회사 하이닉스반도체 | 안정적인 승압 전압을 발생하는 승압 전압 발생기 |
US7248531B2 (en) * | 2005-08-03 | 2007-07-24 | Mosaid Technologies Incorporated | Voltage down converter for high speed memory |
JP2007251351A (ja) * | 2006-03-14 | 2007-09-27 | Renesas Technology Corp | 半導体装置 |
KR100770217B1 (ko) * | 2006-06-12 | 2007-10-26 | 삼성전자주식회사 | 포토레지스트 제거용 조성물 및 이를 이용한 범프 전극의형성 방법 |
KR100849718B1 (ko) * | 2006-12-29 | 2008-08-01 | 주식회사 하이닉스반도체 | 전압 펌핑 장치 |
KR100909637B1 (ko) * | 2008-03-18 | 2009-07-27 | 주식회사 하이닉스반도체 | 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법 |
US8068356B2 (en) * | 2008-05-28 | 2011-11-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low power one-shot boost circuit |
JP5361346B2 (ja) * | 2008-11-21 | 2013-12-04 | 株式会社東芝 | 半導体集積回路 |
US8013666B1 (en) * | 2009-07-31 | 2011-09-06 | Altera Corporation | Low ripple charge pump |
TWI481163B (zh) * | 2012-02-24 | 2015-04-11 | Novatek Microelectronics Corp | 充電幫浦裝置及其驅動能力調整方法 |
US9257905B1 (en) * | 2013-11-02 | 2016-02-09 | Sridhar Kotikalapoodi | Method and apparatus for power supply with fast transient response |
US9337724B2 (en) * | 2013-11-19 | 2016-05-10 | Globalfoundries Inc. | Load sensing voltage charge pump system |
KR102581100B1 (ko) * | 2019-03-07 | 2023-09-20 | 삼성전기주식회사 | 차지 펌프 기반의 네가티브 전압 회로 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0732238B2 (ja) | 1987-05-09 | 1995-04-10 | 三菱電機株式会社 | 半導体装置の基板電圧発生回路 |
KR910004737B1 (ko) * | 1988-12-19 | 1991-07-10 | 삼성전자 주식회사 | 백바이어스전압 발생회로 |
JPH04318393A (ja) | 1991-04-17 | 1992-11-09 | Mitsubishi Electric Corp | 半導体記憶装置の基板電位発生回路 |
JP3181640B2 (ja) | 1991-09-24 | 2001-07-03 | 三星電子株式会社 | データ出力バッファ |
US5337284A (en) * | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
JP3068450B2 (ja) | 1996-01-17 | 2000-07-24 | 日本電気アイシーマイコンシステム株式会社 | 基板電圧発生回路 |
KR100223770B1 (ko) * | 1996-06-29 | 1999-10-15 | 김영환 | 반도체 장치의 문턱전압 제어회로 |
TW423162B (en) * | 1997-02-27 | 2001-02-21 | Toshiba Corp | Power voltage supplying circuit and semiconductor memory including the same |
JP2001211640A (ja) * | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
-
2000
- 2000-09-04 JP JP2000266986A patent/JP2002074956A/ja not_active Withdrawn
-
2001
- 2001-06-08 US US09/876,078 patent/US6414881B1/en not_active Expired - Lifetime
- 2001-07-12 DE DE10134018A patent/DE10134018A1/de not_active Ceased
- 2001-07-13 KR KR10-2001-0042228A patent/KR100470615B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2002074956A (ja) | 2002-03-15 |
US20020027809A1 (en) | 2002-03-07 |
KR100470615B1 (ko) | 2005-03-08 |
US6414881B1 (en) | 2002-07-02 |
KR20020018943A (ko) | 2002-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10134018A1 (de) | Halbleitervorrichtung, die eine interne Spannung wirksam erzeugen kann | |
DE3032657C2 (de) | ||
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE69924173T2 (de) | Integrierte Halbleiterschaltung mit Schlafmodus mit geringem Stromverbrauch und geringem Flächenbedarf | |
DE4439661C5 (de) | Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung | |
DE10237995B4 (de) | Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren | |
DE10322733A1 (de) | Halbleiterspeichervorrichtung mit stabil erzeugter interner Spannung | |
DE4442848C2 (de) | Spannungsabwärtswandler für eine Halbleiterspeichervorrichtung | |
DE3924952C2 (de) | Dynamischer Schreib-Lese-Speicher mit einer Selbstauffrischfunktion und Verfahren zum Anlegen einer Halbleitersubstratvorspannung | |
DE19549532B4 (de) | Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion | |
DE10235425A1 (de) | Ausgangsschaltung | |
DE10220561B4 (de) | Generator für negative Spannung für ein Halbleiterspeicherbauelement | |
DE19749602C2 (de) | Substratspannungs-Generatorschaltung | |
DE4332452A1 (de) | Schaltung und Verfahren zum Halten eines Boost-Signals | |
DE10022665A1 (de) | Halbleitereinrichtung | |
DE69530748T2 (de) | Spannungsregler für einen Ausgangstreiber mit verringerter Ausgangsimpedanz | |
DE19642942A1 (de) | Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung | |
DE10157997A1 (de) | Ladungspumpschaltung und zugehöriges Betriebsverfahren | |
DE102005063049A1 (de) | NAND-Flashspeicherbauelement und Programmierverfahren | |
DE10003059A1 (de) | Ladungspumpenschaltung mit variabler Schwingungsperiode | |
DE4201785C2 (de) | Halbleiterspeichereinrichtung und Verfahren zur Initialisierung einer internen Schaltung einer Halbleiterspeichereinrichtung | |
DE19757959A1 (de) | Integrierte Halbleiterschaltungseinrichtung | |
DE10238040A1 (de) | Integrierte Halbleiterschaltungseinrichtung | |
DE102004024612A1 (de) | Spannungserzeugungsschaltung | |
DE19954564A1 (de) | Steuerungsschaltung für die CAS-Verzögerung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |