DE10006523A1 - Implantationsmaske für Hochenergieionenimplantation - Google Patents

Implantationsmaske für Hochenergieionenimplantation

Info

Publication number
DE10006523A1
DE10006523A1 DE2000106523 DE10006523A DE10006523A1 DE 10006523 A1 DE10006523 A1 DE 10006523A1 DE 2000106523 DE2000106523 DE 2000106523 DE 10006523 A DE10006523 A DE 10006523A DE 10006523 A1 DE10006523 A1 DE 10006523A1
Authority
DE
Germany
Prior art keywords
implantation
implantation mask
wafer
mask
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2000106523
Other languages
English (en)
Inventor
Michael Rueb
Volker Lehmann
Jenoe Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000106523 priority Critical patent/DE10006523A1/de
Priority to PCT/DE2001/000596 priority patent/WO2001061735A2/de
Publication of DE10006523A1 publication Critical patent/DE10006523A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Die Erfindung betrifft eine wiederverwendbare Implantationsmaske (5) aus vorzugsweise Silizium mit speziell strukturierten Gräben und Löchern (2 bzw. 3), die direkt oder im Abstand von einem Devicewafer (7) vorgesehen wird, sowie ein Verfahren zum Justieren einer Weiterbehandlungsebene auf einer Implantationsebene bei einem mit einer solchen Implantationsmaske behandelten Halbleiterwafer (7).

Description

Die vorliegende Erfindung betrifft eine Implantationsmaske für Hochenergieionenimplantation nach dem Oberbegriff des Pa­ tentanspruches 1 bzw. 2 sowie ein Verfahren zum Justieren ei­ ner Weiterbehandlungsebene auf eine Implantationsebene nach dem Oberbegriff des Patentanspruches 3.
Ein grundsätzliches Problem in der Halbleitertechnik besteht darin, Dotierstoff, wie beispielsweise Bor oder Phosphor, in einer vorgegebenen Tiefe in einem Halbleitermaterial, wie insbesondere Silizium, zu deponieren. Zur Lösung dieses Pro­ blemes gibt es derzeit drei grundsätzlich voneinander ver­ schiedene Möglichkeiten bzw. Kombinationen dieser drei Mög­ lichkeiten: (a) Ionenimplantation, (b) Belegung der Oberflä­ che eines Halbleiterkörpers mit Dotierstoff bzw. Implantation und anschließende Diffusion und (c) schichtweiser Aufbau ei­ nes herzustellenden Halbleiterbauelementes mittels Epitaxie, wobei die Dotierung in jeder einzelnen Schicht durch die Mög­ lichkeiten (a) und (b) realisiert werden kann.
Für sehr große Eindringtiefen im Bereich über 10 µm in einen Halbleiterkörper wird derzeit die Variante c bevorzugt: mit dieser kann ein nahezu beliebiges vertikales und/oder latera­ les Dotierungsprofil eingestellt werden. Abhängig von den An­ forderungen eines auf diese Weise hergestellten Halbleiter­ bauelementes kann dabei mehrmaliges, aufwendiges und kost­ spieliges Abscheiden einer epitaktischen Schicht in Kombina­ tion mit Implantation und Diffusion notwendig sein. Die Mög­ lichkeit (b) führt bei den angegebenen großen Tiefen über 10 µm zu vertikalen Dotierungsprofilen mit unter Umständen störenden großen Gradienten und gegebenenfalls großen latera­ len Ausdiffusionen mit entsprechendem Platzbedarf.
Die Möglichkeit (a) ist nach derzeitigem Stand der Technik nur für Eindringtiefen des Dotierstoffes in Tiefen bis einige µm geeignet. Die Gründe hierfür liegen einerseits darin, daß derzeit keine Ionenimplanter verfügbar sind, die in der Lage sind, Ionen mit ausreichend großer kinetischer Energie zu liefern, und andererseits darin, daß bisher keine befriedi­ gende Technik entwickelt wurde, mit der Ionen mit Energien von einigen 10 oder 100 MeV kostengünstig maskiert werden können.
Es besteht daher grundsätzlich ein erheblicher Bedarf an ei­ ner Implantationsmaske, die in der Lage ist, Ionen mit Ener­ gien im Bereich von einigen 10 oder 100 MeV kostengünstig zu maskieren.
Als Beispiel für die derzeitige Technologie von Implantati­ onsmasken sei kurz auf die Standard-CMOS-Technik eingegangen. Hier werden relativ geringe Ionenenergien eingesetzt, so daß eine Maskierung von Ionenimplantationen durch strukturierte Schichten aus Photolacken, polykristallinem Silizium, Silizi­ umdioxid, Siliziumnitrid und ähnlichem vorgenommen werden kann. Sind für die Ionenimplantation höhere Energie notwen­ dig, so ist es üblich, die Schichtdicken der strukturierten Schichten entsprechend zu erhöhen.
Als konkretes Beispiel zum Stand der Technik sei auf US 5 030 579 verwiesen: dort ist eine halbtransparente Implanta­ tionsmaske beschrieben, die als Hartmaske in üblicher Weise direkt auf einem Wafer ausgebildet wird.
Insgesamt läßt sich feststellen, daß derzeit Implantations­ masken wafergebunden sind: sie werden direkt auf einem Wafer oder Halbleiterkörper durch Schichtabscheidung und Struktu­ rierung hergestellt und definiert und nach der vorgenommenen Ionenimplantation gegebenenfalls wieder abgetragen. Eine Wie­ derverwendbarkeit dieser Implantationsmasken ist nicht gege­ ben.
Ein weiteres wesentliches Bedürfnis besteht also in einer wiederverwendbaren Implantationsmaske für Hochenergieimplan­ tationen.
Als Beispiel für Halbleiterbauelemente, bei deren Dotierung hohe Ionenenergien notwendig sind, seien Kompensationsbauele­ mente (COOLMOS) genannt: wird vorausgesetzt, daß Dünnwafer mit einer Schichtdicke bis etwa 50 µm beherrschbar sind, so bedeutet dies, daß für die Durchdringung von "transparenten" Maskenstellen eine Implantationsenergie von etwa 35 MeV für Bor notwendig ist. Um nun bis in eine Tiefe von etwa 40 µm, die für ein COOLMOS-Bauelement für 600 V gefordert ist, in einem Device- bzw. Bauelementwafer implantieren zu können, ist also eine Gesamtenergie von etwa 50 MeV notwendig. Ener­ gien im Bereich von 30 bis 60 MeV lassen Sich mit einem al­ lerdings relativ geringen Teilchenstrom derzeit realisieren.
Die bereits erwähnten COOLMOS-Bauelemente ermöglichen eine erhebliche Reduzierung des Einschaltwiderstandes speziell bei Leistungstransistoren. Sie erfordern aber infolge ihres vom üblichen vollkommen abweichenden Aufbaues besondere Herstel­ lungsmethoden. Als Vertikaltransistoren ausgeführte COOLMOS- Transistoren haben nämlich vertikal zur Waferoberfläche ange­ ordnete, tief reichende, exakt strukturierte und einander ab­ wechselnde p- und n-leitende Gebiete, deren Ladungen sich im Sperrfall des COOLMOS-Transistors exakt kompensieren. Diese abwechselnden p- und n-dotierten Gebiete führen zu der er­ wünschten Absenkung des Einschaltwiderstandes Ron und sollten sich in vertikaler Richtung in einen möglichst großen Bereich der Raumladungszone erstrecken. Für beispielsweise einen COOLMOS-Transistor für 600 V müssen die p- und n-leitenden Gebiete bis in eine Tiefe von etwa 40 µm strukturiert vorlie­ gen, wie es bereits oben erwähnt wurde. Mit der obigen Vari­ ante (c) lassen sich solche Strukturen - allerdings kosten­ aufwendig - herstellen.
Eine Alternative zu dieser recht kostenintensiven Methode ge­ mäß der Variante (c) besteht in der Verwendung von sogenann­ ten Stencilmasken in Kombination mit einer Hochenergieionen­ implantation, bei der die kinetische Energie von zu implan­ tierenden Borionen für einen COOLMOS-Transistor für 600 V in der Größenordnung von 35 MeV liegen sollte. Als Stencilmasken werden dabei Implantationsmasken bezeichnet, die meist aus Silizium hergestellt sind und ähnlich wie eine konventionelle Photomaske in der Belichtungsausrichtung zum Halbleiterwafer justiert werden.
Eine Hochenergieionenimplantation wird insbesondere zu Beginn eines Dotierungsprozesses eingesetzt. Es ergibt sich somit ein Problem, nachfolgende Photoebenen auf eine reine Implan­ tationsebene zu justieren. Das heißt, nachfolgende Dotierun­ gen müssen genau auf den "Unterbau" der tief liegenden Dotie­ rungsgebiete ausgerichtet sein.
Da bisher für die Herstellung von Dotierungsgebieten in Halb­ leiterwafern kaum Energien über 7 MeV eingesetzt wurden, ist die Problematik der Justage von nachfolgenden Photoebenen auf eine reine Hochenergie-Ionenimplantationsebene noch nicht aufgetreten. Mit der fortschreitenden Entwicklung von COOLMOS-Bauelementen besteht aber ein Bedarf an einem Verfah­ ren, mit dem nachfolgende Photoebenen zu einer wiederverwend­ baren Implantationsmaske für Hochenergieionenimplantation ju­ stiert werden können.
Es ist daher Aufgabe der vorliegenden Erfindung, eine auf einfache Weise herstellbare und wiederverwendbare Implantati­ onsmaske für Hochenergieionenimplantation zu schaffen und ein Verfahren anzugeben, mit dem bei einer solchen Implantations­ maske eine Weiterbehandlungsebene auf eine Implantationsebene justiert werden kann.
Diese Aufgabe wird erfindungsgemäß durch eine Implantations­ maske mit den Merkmalen des Patentanspruches 1 bzw. 2 und durch ein Verfahren mit den Merkmalen des Patentanspruches 3 gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
In einem ersten Ausführungsbeispiel zeichnet sich die erfin­ dungsgemäße Implantationsmaske also durch einen Siliziumwafer aus, der in seinem Querschnitt eine Kammstruktur mit dicken, Ionenstrahlen absorbierenden Bereichen und mit dünnen, Ionen­ strahlen durchlassenden Bereichen, aufweist. Eine solche Im­ plantationsmaske ist in der Lage, hochenergetische Ionen über 10 MeV zu maskieren. Der Siliziumwafer kann mit Hilfe der üb­ lichen Standard-Siliziumtechnologie auf kostengünstige Weise realisiert werden. Die Implantationsmaske ist daher für eine Massenproduktion geeignet. Ein weiterer Vorteil der erfin­ dungsgemäßen Implantationsmaske ist darin zu sehen, daß das Layout der Maske, also die Anordnung der Ionenstrahlen absor­ bierenden Bereiche und der Ionenstrahlen durchlassenden Be­ reiche, praktisch beliebig gestaltet werden kann. Dies gilt für herkömmliche, d. h. durchgeätzte Stencilmasken nicht.
Die erfindungsgemäße Implantationsmaske kann neben der Dotie­ rung von Halbleitern auch für andere Anwendungen in vorteil­ hafter Weise zur Ionenstrahlimplantation eingesetzt werden. Als Beispiel sei hier die Amorphisierung von kristallinem Ma­ terial genannt.
Nach einem zweiten Ausführungsbeispiel der Erfindung zeichnet sich die Implantationsmaske für Hochenergieionenimplantation durch einen Wafer, der mit Porenkanälen versehen ist, aus. Der Wafer kann dabei aus einer Siliziumscheibe bestehen, die in der in DE 37 17 851 beschriebenen Weise hergestellt ist. Der Porendurchmesser kann zwischen 1 und 5 µm liegen, während der Abstand zwischen den Poren 10 bis 50 µm beträgt und die Maske etwa 0,2 mm dick ist. Selbstverständlich sind aber auch andere Abmessungen für Porendurchmesser, Abstand und Masken­ dicke möglich.
Mit der Implantationsmaske dieses zweiten Ausführungsbei­ spiels sind beispielsweise auf mehrere Ebenen verteilte ku­ gelförmige hochdotierte Gebiete des einen Leitungstyps in ei­ ner epitaktischen Driftzone des anderen Leitungstyps her­ stellbar, wie sie in durch Feldeffekt steuerbaren Halbleiter­ bauelementen vorgesehen sind, welche trotz hoher Sperrspan­ nung einen niedrigen Durchlaßwiderstand haben (vgl. hierzu DE 196 04 044 A1).
An der erfindungsgemäßen Implantationsmaske ist von besonde­ rem Vorteil, daß diese nicht auf den Devicewafer durch Schichtabscheidung und Strukturierung aufgebaut wird, sondern getrennt hergestellt ist und ohne weiteres mehrfach verwendet werden kann. Diese separate Implantationsmaske kann gegebe­ nenfalls auf den Devicewafer geklebt werden, wie dies weiter unten noch näher erläutert werden wird. Jedenfalls ist sie auch als Hartmaske fest mit dem Devicewafer für eine genaue Justierung und Einstellung verbindbar.
Das Verfahren zum Justieren einer Weiterbehandlungsebene auf eine Implantationsebene, bei dem in einem Halbleiterwafer durch Ionenimplantation Dotierungen vorgenommen werden, zeichnet sich dadurch aus, daß mittels einer vom Halbleiter­ wafer separaten Implantationsmaske, vorzugsweise einer Im­ plantationsmaske gemäß dem ersten oder zweiten Ausführungs­ beispiel, in einem ersten niederenergetischen Implantations­ schritt in der Oberflächenschicht des Halbleiterwafers eine eine Strukturierung der Oberfläche des Halbleiterwafers er­ laubende Degradation eingebracht wird, die die Ausbildung von als Justagemarken dienenden Strukturen erlaubt, und daß dann mittels derselben Implantationsmaske in einem zweiten hochen­ ergetischen Implantationsschritt die Dotierungen des Halblei­ terwafers vorgenommen werden.
Das erfindungsgemäße Verfahren beruht auf den folgenden Über­ legungen:
Schwerionen-Implantationen sehr hoher Dosis können Materiali­ en, wie beispielsweise Oxide, in ihren Eigenschaften degra­ dieren. So wird seit längerem der Effekt erhöhter Ätzraten bei Oxiden nach Argonimplantationen mit Dosen über 1,0 × 1014 Ionen/cm2 ausgenutzt.
Ionenimplanter sind abhängig vom Aufbau ihrer Ionisations­ quellen oft in der Lage, verschiedenste Elemente zu liefern. So ist beispielsweise in einem Ionenimplanter ein Umschalten von Borionen auf Argonionen relativ einfach zu bewerkstelli­ gen.
Die Ionenenergien sind selbst bei großen Beschleunigern, wie beispielsweise Tandembeschleunigern, in einem weiten Bereich wählbar. Extremfälle der Beschleunigungsspannung in einem Tandembeschleuniger können wie folgt angegeben werden:
In einem niederenergetischen Bereich erfolgt bei abgeschalte­ ter Terminalspannung eine Ionenbeschleunigung durch eine Ex­ traktionsspannung aus der Ionenquelle mit Spannungswerten in der Größenordnung von einigen 10 kV.
Im hochenergetischen Bereich liegt dagegen eine volle Termi­ nalspannung von beispielsweise einigen 10 MV zusammen mit Um­ ladeeffekten in einem Strippergas vor.
Das erfindungsgemäße Verfahren sieht insbesondere die folgen­ den Verfahrensschritte vor:
Zunächst wird eine Implantationsmaske, die beispielsweise ei­ ne Implantationsmaske nach dem ersten oder zweiten Ausfüh­ rungsbeispiel oder eine Stencilmaske im Strahlengang des Io­ nenimplanters positioniert und grob auf den Devicewafer ju­ stiert. Dann erfolgt eine niederenergetische Schwerionenimplantation, die in einer auf dem Wafer abgeschiedenen Oxidschicht an den implantierten Stellen zu einer Materialde­ gradation führt. Anschließend wird mit hoher Energie die ei­ gentliche Ionenimplantation zur Herstellung von tiefen Dotie­ rungsgebieten vorgenommen. Der nächste Schritt besteht sodann in einer isotropen teilweisen Entfernung der oberflächlichen Oxidschicht. An den Stellen, die dem Schwerionen-Bombardement ausgesetzt waren, erhält die isotrope Ätzung auch eine an­ isotrope Komponente, d. h., es tritt eine Strukturierung der Oxidschicht ein. Diese Strukturierung kann für nachfolgende Photolithographien als Justagemarken dienen.
Das erfindungsgemäße Verfahren ermöglicht so eine einfache Positionierung der Implantationsmaske im Strahlengang des Io­ nenimplanters, da eine aus apparativer Sicht aufwendige Vor­ richtung zur genauen Justage der Implantationsmaske in bezug auf den Wafer nicht mehr erforderlich ist. Vielmehr ist eine Vorjustage mit einer Genauigkeit von einigen Millimetern vollkommen ausreichend.
Eine weitere Möglichkeit, Implantationsmasken für Hochener­ gieionenimplantation heranzuziehen, besteht darin, die Im­ plantationsmasken mit Hilfe einer Rückseiten-Justiereinrich­ tung auf den Devicewafer aufzukleben. Nachteilhaft an einem solchen Vorgehen ist, daß für jeden Wafer eines Loses eine gesonderte Implantationsmaske benötigt wird. Dennoch ist auch hier das erfindungsgemäße Verfahren von Vorteil, da es eine genaue Justage von Devicewafer und Implantationsmaske er­ laubt, wobei die Genauigkeit Bruchteile von µm erreicht.
Bei dem erfindungsgemäßen Verfahren dient in bevorzugter Wei­ se die Ebene der Hochenergieionenimplantation als Erstebene, auf die nachfolgende Ebenen justiert werden können. Dies ist insbesondere bei der Herstellung von COOLMOS-Bauelementen von Vorteil.
Das erfindungsgemäße Verfahren ist auch bei herkömmlichen Lackmasken anwendbar, die aber an sich schon mit guten Justa­ gesystemen arbeiten, so daß es hier weniger Vorteile mit sich bringt.
An dem erfindungsgemäßen Verfahren ist zunächst von Bedeu­ tung, daß entweder eine wiederverwendbare Implantationsmaske, beispielsweise eine Implantationsmaske nach den obigen beiden Ausführungsbeispielen, die nicht auf dem Devicewafer defi­ niert ist, sondern separat von diesem aufgebaut ist, oder ei­ ne konventionelle, auf dem Devicewafer definierte Implantati­ onsmaske aus beispielsweise Lack dazu verwendet wird, zu­ nächst durch eine niederenergetische Schwerionenimplantation mit hoher Dosis eine Degradation einer oberflächennahen Schicht derart herbeizuführen, daß in den implantierten Ge­ bieten eine deutlich erhöhte Sensibilität gegenüber ätzenden Medien entsteht und somit eine Strukturierung der Oberfläche eintritt, wobei diese Strukturen so ausgebildet sind, daß sie als Justagemarken für nachfolgende Weiterbehandlungen, wie beispielsweise Photolithographieschritte, dienen können, und sodann durch eine hochenergetische Implantation vorgegebener Dosis durch die gleiche Implantationsmaske die gewünschten tiefliegenden Dotierungsgebiete hergestellt werden, auf die dann aufgrund des obigen ersten Schrittes nachfolgende Wei­ terbehandlungsebenen justiert werden.
Mit anderen Worten, bei dem erfindungsgemäßen Verfahren wer­ den zwei aufeinanderfolgende Ionenimplantationen durch eine gemeinsame, gegebenenfalls separate Implantationsmaske vorge­ nommen, wobei die erste Ionenimplantation den Zweck einer oberflächennahen Materialdegradation hat, weshalb schwere Io­ nen mit niedriger kinetischer Energie und hoher Dosis einge­ setzt werden, und die zweite Ionenimplantation schließlich die eigentlichen Dotierungsgebiete festlegt. Wichtig ist da­ bei auch die Kombination der ersten Ionenimplantation mit ei­ ner geeigneten isotropen Ätzung zur Strukturierung der ober­ flächennahen Schicht.
Bei dem erfindungsgemäßen Verfahren wird so eine reine Im­ plantationsebene, mit der die Schwerionenimplantation vorge­ nommen wird, als Erstebene in einem gesamten Prozeßablauf verwendet.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 bis 3 schematische Schnittdarstellungen zur Erläute­ rung eines Herstellungsverfahrens für eine Im­ plantationsmaske nach dem ersten Ausführungsbei­ spiel der Erfindung,
Fig. 4 eine schematische Schnittdarstellung zur Erläute­ rung einer kontaktlosen Implantation mittels der Implantationsmaske nach dem ersten Ausführungs­ beispiel,
Fig. 5 bis 8 schematische Schnittdarstellungen zur Erläute­ rung einer Ionenimplantation, bei der eine Im­ plantationsmaske nach dem ersten Ausführungsbei­ spiel in Berührung mit einem Devicewafer ist,
Fig. 9 bis 11 schematische Schnittdarstellungen zur Erläute­ rung der Herstellung einer Implantationsmaske nach dem ersten Ausführungsbeispiel, bei dem ein "Ätzstop" verwendet wird,
Fig. 12 eine Anordnung mit einer Implantationsmaske nach dem zweiten Ausführungsbeispiel der Erfindung und
Fig. 13 bis 16 schematische Schnittdarstellungen von Implan­ tationsmasken und Devicewafer zur Erläuterung des erfindungsgemäßen Verfahrens.
Fig. 1 zeigt einen Siliziumwafer 1, in welchen mittels geeig­ neter Ätzverfahren Gräben oder Rillen oder Löcher 2, 3 in ei­ nem gewünschten Muster eingebracht werden, wie dies in Fig. 2 angedeutet ist. Das heißt, die Gräben oder Rillen bzw. Löcher 2 und 3 können verschiedene Gestalten haben und gerade oder gekrümmt verlaufen. Auch ist es möglich, daß die Löcher 2, 3 unterschiedliche Eindringtiefen haben, obwohl die Figuren nur Beispiele zeigen, bei denen diese Gräben bzw. Löcher 2, 3 ei­ ne einheitliche Eindringtiefe besitzen.
Alternativ kann anstelle eines Ätzverfahrens die Strukturie­ rung auch durch selektive Abscheidung auf einem Wafer vorge­ nommen werden.
In jedem Fall entsteht aber eine Kammstruktur, die, wie aus der Fig. 2 zu ersehen ist, "Täler" (vgl. Bezugszeichen 2, 3) und "Berge" in den Bereichen zwischen den Tälern aufweist. Diese Berge sollen die Ionenimplantation abschatten.
Der Höhenunterschied zwischen den Bergen und Tälern ent­ spricht wenigstens der angestrebten Implantationstiefe.
Nach der Ätzung der Rillen bzw. Löcher 2, 3 wird der Silizi­ umwafer von seiner Rückseite 4 her auf eine noch handhabbare Dicke rückgedünnt, so daß schließlich die in Fig. 3 gezeigte Struktur erhalten wird.
Damit ist die gewünschte Implantationsmaske fertiggestellt. Voraussetzung für eine befriedigende Maskenfunktion ist al­ lerdings, daß Ionen vorliegen, die auf so große Energien be­ schleunigt sind, daß sie das Restsilizium, das sich noch un­ terhalb der Rillen bzw. Löcher 2, 3, also unterhalb der Täler befindet, durchdringen können.
Für den Einsatz dieser Implantationsmaske gibt es nun zwei grundsätzlich verschiedene Möglichkeiten: die Implantations­ maske und ein Devicewafer sind getrennt voneinander vorgesehen (Möglichkeit 1) oder die Implantationsmaske ist in Berüh­ rung mit dem Devicewafer (Möglichkeit 2)
Fig. 4 zeigt ein Beispiel für eine kontaktlose Implantation (Möglichkeit 1): eine Implantationsmaske 5 der in Fig. 3 ge­ zeigten Art ist mittels einer Justiervorrichtung 6 in Abstand und oberhalb von einem Devicewafer 7 vorgesehen, in welchem implantierte Bereiche 8 erzeugt werden sollen. Die Implanta­ tionsmaske 5 wird zusammen mit dem Devicewafer 7 und der Ju­ stiervorrichtung 6 in der Prozeßkammer eines Implanters posi­ tioniert. Hochenergetische Ionen (vgl. Pfeile 9) werden auf die Implantationsmaske 5 gerichtet. Diese hochenergetischen Ionen durchdringen die Implantationsmaske 5 lediglich an der Stelle der Rillen bzw. Löcher 2, 3, so daß auf der Rückseite der Implantationsmaske 5 maskierte Ionen (vgl. Zeile 10) an der Stelle der Rillen bzw. Löcher 2, 3 erhalten werden. Diese maskierten Ionen 10 erzeugen dann die implantierten Bereiche 8 im Devicewafer 7. Es werden also nur jene Bereiche des De­ vicewafers implantiert, die entlang der Strahlachse (vgl. Pfeile 9) auf ein "Maskental" schauen.
Anhand der Fig. 5 bis 8 wird im folgenden die Verwendung der Implantationsmaske des ersten Ausführungsbeispiels für eine Implantation erläutert, bei der die Implantationsmaske in Kontakt mit dem Devicewafer 7 ist.
Hier wird zunächst auf der Rückseite der Implantationsmaske 5 eine dünne Oxidschicht 11 aus beispielsweise TEOS (Tetraethy­ lenorthosilikat) abgeschieden. Auch auf den zu implantieren­ den Devicewafer 7 wird eine Oxidschicht 12 aufgebracht, was wahlweise durch thermische Oxidation oder durch Abscheidung von beispielsweise TEOS geschehen kann. Damit liegt die in Fig. 5 gezeigte Struktur vor.
Die Implantationsmaske 5 und der Devicewafer 7 werden sodann mittels eines Waferbondverfahrens aufeinander "geklebt", wo­ durch die in Fig. 6 gezeigte Struktur erhalten wird.
Es ist nun für Ionen, deren Energie ausreichend ist, auch noch die Oxidschichten 11, 12 zu durchdringen, eine maskierte Implantation möglich, um implantierte Bereiche 8 zu erzeugen (vgl. Fig. 7).
Nach Durchführung der Ionenimplantation zur Erzeugung der do­ tierten Gebiete 8 wird die Implantationsmaske 5 naßchemisch wieder abgelöst, was durch Angriff eines Ätzmittels (vgl. Pfeil 13), wie beispielsweise FAEL, auf die Oxidschichten 11, 12 möglich ist (vgl. Fig. 8). Auf diese Weise kann die Im­ plantationsmaske 5 für weitere Ionenimplantationen wiederver­ wendet werden. Sie ist daher als eine "Hartmaske" zu bezeich­ nen.
Die Fig. 9 bis 11 zeigen schematische Schnittdarstellungen zur Erläuterung eines Verfahrens zur Herstellung einer Im­ plantationsmaske mit Hilfe eines "Ätzstops".
Ausgangsbasis ist hier ein Wafer 1 aus beispielsweise Silizi­ um mit einem Ätzstop 14 aus beispielsweise einer Siliziumdi­ oxidschicht, die sich in einer definierten Tiefe des Wafers 1 befindet. Es liegt also eine SOI-Struktur vor (SOI = Silicon on Insulator; Silizium-auf-Isolator).
Das Silizium des Wafers 1 kann einkristallin oder polykri­ stallin sein.
Selbstverständlich können auch andere Materialien als Silizi­ um verwendet werden. Wichtig ist hier lediglich, daß als Aus­ gangsmaterial ein Wafer verwendet wird, der in einer ge­ wünschten Tiefe einen definierten Ätzstop hat.
Der Vorteil eines solchen Ätzstops 14 liegt darin, daß alle geätzten Gräben bzw. Rillen oder Löcher 2, 3 die gleiche Tie­ fe erreichen. Der für Plasmaätzverfahren bekannte Effekt, daß Strukturen mit großen Öffnungen (vgl. Bezugszeichen 3) tiefer geätzt werden als solche mit kleineren Öffnungen (vgl. Be­ zugszeichen 2) kann damit umgangen werden. Für die Implanta­ tion von hochenergetischen Ionen ergibt sich daher für alle Strukturen die gleiche Eindringtiefe.
Der in Fig. 9 gezeigte Wafer 1 wird in gleicher Weise struk­ turiert wie der Wafer 1 der Fig. 1 und 2. Das heißt, es wer­ den in ihm die Gräben bzw. Löcher 2, 3 durch Ätzen an defi­ nierten Stellen bis zu dem Ätzstop 14 eingebracht.
Es schließt sich sodann noch ein Rückdünnen von der Rückseite 4 bis zu dem Ätzstop 14 an, wodurch die in Fig. 11 gezeigte Struktur für die Implantationsmaske 5 erhalten wird.
Für diese Rückseitendünnung ist der Ätzstop 14 von großem Vorteil: die Dicke der Restschicht, also der Implantations­ maske 5, ist damit weitgehend unabhängig von den Schwankungen des Rückdünnungsprozesses, da der Wafer 1 genau bis zu dem Ätzstop 14 abgeätzt wird.
Schwankungen in der Ioneneindringtiefe von Implantationsmaske zu Implantationsmaske können durch Verwendung der Ätzstops 14 minimiert werden. Restschwankungen in der Eindringtiefe sind dann allein noch auf technisch gut beherrschbare Schwankungen in der Dicke der Ätzstopschicht 14 zurückzuführen.
Für im Handel erhältliches SOI-Material werden Oxidschicht­ dicken im Bereich von einigem µm angeboten. Es können also in diesem Fall nur Masken-Layouts verwendet werden, die der Im­ plantationsmaske 5 ausreichende mechanische Stabilität belas­ sen, da die Oxidschicht (Ätzstop 14) in mechanischer Hinsicht nicht bzw. nur wenig stabilisierend wirkt. Mit den gleichen Einschränkungen ist auch beim Masken-Layout für das Ausfüh­ rungsbeispiel der Fig. 1 bis 3 eine Reduktion der Rest­ schichtdicke und damit eine Reduktion der benötigten minima­ len Implantationsenergie möglich.
Fig. 12 zeigt ein zweites Ausführungsbeispiel der erfindungs­ gemäßen Implantationsmaske. Dieses Ausführungsbeispiel sieht eine beispielsweise aus Silizium bestehende Implantationsmas­ ke 5 vor, in der sich Porenkanäle 15 befinden. Der Poren­ durchmesser kann dabei beispielsweise zwischen 1 bis 5 µm liegen, während der Abstand zwischen benachbarten Poren 15 zwischen 10 und 50 µm betragen kann. Die Dicke der Implanta­ tionsmaske 5 kann im Bereich von 0,1 bis 0,5 mm und bei­ spielsweise bei 0,2 mm liegen.
Mit einer solchen Implantationsmaske 5 ist mittels eines Io­ nenstrahles 9 in einem schematisch angedeuteten Implanter 16 eine Punkt-Ionenimplantation in einem Devicewafer 7 möglich, welcher sich in einem Target-Magazin 17 befindet. Den Device­ wafer 7 erreichen nur die maskierten Ionen 10, welche durch die Porenkanäle 15 verlaufen sind.
Mit einer derartigen Implantationsmaske 5 können ohne weite­ res Strukturen hergestellt werden, wie diese in der bereits genannten DE 196 04 044 A1 beschrieben sind: es ist so die Erzeugung von kleinen kugelförmigen Gebieten des einen Lei­ tungstyps in beispielsweise einer epitaktischen Schicht mög­ lich, wobei diese Gebiete den gleichen Leitungstyp wie die epitaktische Schicht oder den hierzu entgegengesetzten Lei­ tungstyp haben können und im letzteren Fall höher dotiert als die epitaktische Schicht sind. Eine solche Implantationsmaske mit Porenkanälen ist daher besonders dazu geeignet, auf meh­ reren Ebenen eines Devicewafers in bestimmter Weise dotierte Gebiete, die mehr oder weniger punktförmig gestaltet sind, zu erzeugen.
Die Fig. 13 bis 16 zeigen schematische Schnittdarstellungen zur Erläuterung des erfindungsgemäßen Verfahrens zum Justie­ ren einer Weiterbehandlungsebene auf eine Implantationsebene.
Fig. 13 zeigt zunächst einen Devicewafer 7 aus beispielsweise Silizium, auf dem sich eine Oxidschicht 18 aus beispielsweise TEOS befindet. Diese Oxidschicht 18 kann durch thermische Oxidation des Wafers 7 oder durch Oxidabscheidung gebildet werden. Ihre Schichtdicke kann bei einigen 100 nm liegen.
Mit Hilfe einer Implantationsmaske 5, die den oben beschrie­ benen Aufbau gemäß den Ausführungsbeispielen 1 und 2 haben kann, wird sodann Argon mit niedriger Energie und hoher Dosis (über 1,0 × 1014 Argonionen/cm2) implantiert. Dabei sollten die Implantationsmaske 5 und der Devicewafer 7 zumindest auf einige mm genau zueinander justiert sein. Die Energie dieser Ionenimplantation wird so gewählt, daß nur die Oxidschicht 18 maximal geschädigt wird. Das heißt, die Ionen (vgl. Pfeile 9) sollten innerhalb der Oxidschicht 18 vollständig abgestoppt werden.
Auf diese Weise entstehen in der Oxidschicht 18 Degradationen 19.
Es schließt sich eine hochenergetische Implantation zur Her­ stellung der tiefliegenden Dotierungsgebiete 8 in Devicewafer 7 an. Die Oxidschicht 18 ist dabei so dimensioniert, daß die hochenergetischen Ionen dieser Implantation nicht merklich abgebremst werden. Damit wird die in Fig. 14 gezeigte Struk­ tur erhalten.
Es folgt sodann ein teilweise isotropes Abätzen der Oxid­ schicht 18, wobei in den mit Argon implantierten, also in den von der Implantationsmaske 5 nicht abgedeckten Bereichen an der Ätzfront auch eine anisotrope Komponente vorliegt, da an diesen Stellen die Oxidätzrate aufgrund der Degradationen 19 erhöht ist. Damit entsteht eine strukturierte Oxidoberfläche 20, welche mit Vertiefungen 21 an der Stelle der Degradatio­ nen 19 versehen ist. Diese Vertiefungen 21 können nun als Marken für nachfolgende Weiterbehandlungsprozesse herangezo­ gen werden. Das heißt, nachfolgende Phototechniken können an den Vertiefungen 21 ausgerichtet werden, wie dies in Fig. 16 schematisch für eine Photolackschicht 22 angedeutet ist.
Die Oxidschicht 18 kann, sofern sie im nachfolgenden Prozeß­ ablauf nicht benötigt wird, an bestimmten Stellen auch abge­ löst werden. Jedenfalls können nachfolgende Ebenen mittels der genau definierten Justagemarken, die durch die Vertiefun­ gen 21 an gewünschten Stellen vorgegeben sind, in bezug auf die tiefen Implantationsprofile der Dotierungsgebiete 8 ju­ stiert werden.
Anstelle von Argon können auch andere Stoffe zur Ionenimplan­ tation herangezogen werden. Die Degradation von Materialei­ genschaften, wie beispielsweise einen verbesserten Ätzan­ griff, nach Ionenbeschuß liegt bei einer Vielzahl von Mate­ rialien vor. Das erfindungsgemäße Verfahren ist daher auf verschiedenste Schichten, wie etwa Siliziumnitride oder ande­ re halbleitende Materialien, wie beispielsweise Siliziumcar­ bid oder AIIIBV-Halbleitermaterialien zusätzlich zu Silizium anwendbar.
Bezugszeichenliste
1
Siliziumwafer
2
Graben
3
Loch
4
Rückseite von Siliziumwafer
5
Implantationsmaske
6
Justiervorrichtung
7
Devicewafer
8
Dotierungsgebiet
9
Ionenimplantation mit hochenergetischen Ionen
10
maskierte Ionen
11
Oxidschicht
12
Oxidschicht
13
Angriff von Ätzmedium
14
Ätzstop
15
Porenkanal
16
Implanter
17
Targetmagazin
18
Oxidschicht
19
Degradation
20
strukturierte Oberfläche
21
Vertiefung
22
Photolackschicht

Claims (19)

1. Implantationsmaske für Hochenergieionenimplantationen, gekennzeichnet durch einen Wafer (1), der in seinem Querschnitt eine Kamm­ struktur mit dicken, Ionenstrahlen (9) absorbierenden Be­ reichen und mit dünnen, Ionenstrahlen durchlassenden Be­ reichen aufweist.
2. Implantationsmaske für Hochenergieionenimplantation, gekennzeichnet durch einen Wafer (1), der mit Porenkanälen (15) versehen ist.
3. Verfahren zum Justieren einer Weiterbehandlungsebene auf eine Implantationsebene, bei dem in einem Halbleiterwafer (7) durch Ionenimplantation Dotierungen (8) vorgenommen werden, dadurch gekennzeichnet, daß mittels einer vom Halbleiterwafer separaten Implantati­ onsmaske (5), vorzugsweise ausgebildet nach Anspruch 1 oder 2, in einem ersten niederenergetischen Implantati­ onsschritt in der Oberflächenschritt (18) des Halbleiter­ wafers (7) eine eine Strukturierung der Oberfläche des Halbleiterwafers (7) erlaubende Degradation (19) einge­ bracht wird, die die Ausbildung von als Justagemarken (21) dienenden Strukturen erlaubt, und daß dann mittels derselben Implantationsmaske (5) in einem zweiten hochen­ ergetischen Implantationsschritt die Dotierungen (8) des Halbleiterwafers (7) vorgenommen werden.
4. Implantationsmaske nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Wafer aus Silizium besteht.
5. Implantationsmaske nach Anspruch 1, dadurch gekennzeichnet, daß der Höhenunterschied zwischen den dicken, Ionenstrahlen absorbierenden Bereichen und den dünnen, Ionenstrahlen durchlassenden Bereichen mindestens der angestrebten Im­ plantationstiefe in einem Devicewafer (7) aus dem glei­ chen Material wie der Wafer (1) der Implantationsmaske (5) entspricht.
6. Implantationsmaske nach einem der Ansprüche 1, 4 und 5, dadurch gekennzeichnet, daß die dicken, Ionenstrahlen absorbierenden Bereiche und die dünnen, Ionenstrahlen durchlassenden Bereiche durch Lö­ cher oder Gräben (2, 3) mit unterschiedlichen Strukturie­ rungen gebildet sind.
7. Implantationsmaske nach Anspruch 6, dadurch gekennzeichnet, daß die Löcher oder Gräben (2, 3) eine im wesentlichen glei­ che Eindringtiefe im Wafer (1) haben.
8. Verfahren zum Herstellen der Implantationsmaske nach ei­ nem der Ansprüche 1 und 4 bis 7, dadurch gekennzeichnet, daß der Wafer (1) in seiner Schichtdicke durch Einbringen von Löchern oder Gräben (2, 3) strukturiert wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Wafer vor seiner Strukturierung mit einem Ätzstop (14) versehen wird.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Implantationsmaske auf ihrer den Gräben oder Löchern (2, 3) gegenüberliegenden Oberfläche mit einer Oxid­ schicht (11) versehen wird.
11. Verwendung der Implantationsmaske nach einem der Ansprü­ che 1 und 5 bis 7 für eine Ionenimplantation in Kontakt mit einem Devicewafer (7).
12. Implantationsmaske nach Anspruch 2, dadurch gekennzeichnet, daß die Porenkanäle (15) einen Durchmesser von 1 bis 5 µm be­ sitzen.
13. Implantationsmaske nach einem der Ansprüche 2 und 12, dadurch gekennzeichnet, daß der Abstand zwischen den Porenkanälen (15) 10 bis 50 µm beträgt.
14. Implantationsmaske nach einem der Ansprüche 2, 12 und 13, dadurch gekennzeichnet, daß die Schichtdicke der Implantationsmaske 0,1 bis 0,5 mm beträgt.
15. Implantationsmaske nach Anspruch 14, dadurch gekennzeichnet, daß die Schichtdicke der Implantationsmaske (5) etwa 0,2 mm beträgt.
16. Verwendung der Implantationsmaske nach einem der Ansprü­ che 2 und 12 bis 15 für eine Punkt-Implantation.
17. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß für den ersten niederenergetischen Implantationsschritt Argonionen verwendet werden.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Argonionen mit einer Dosis von über 1,0 × 1014 Io­ nen/cm2 implantiert werden.
19. Verfahren nach einem der Ansprüche 3, 17 und 18, dadurch gekennzeichnet, daß die Implantationsenergie im ersten niederenergetischen Im­ plantationsschritt derart gewählt ist, daß die Oberflächen­ schicht (18) des Halbleiterwafers (7) maximal geschädigt wird.
DE2000106523 2000-02-15 2000-02-15 Implantationsmaske für Hochenergieionenimplantation Ceased DE10006523A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2000106523 DE10006523A1 (de) 2000-02-15 2000-02-15 Implantationsmaske für Hochenergieionenimplantation
PCT/DE2001/000596 WO2001061735A2 (de) 2000-02-15 2001-02-15 Implantationsmaske für hochenergieionenimplantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000106523 DE10006523A1 (de) 2000-02-15 2000-02-15 Implantationsmaske für Hochenergieionenimplantation

Publications (1)

Publication Number Publication Date
DE10006523A1 true DE10006523A1 (de) 2001-08-23

Family

ID=7630866

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000106523 Ceased DE10006523A1 (de) 2000-02-15 2000-02-15 Implantationsmaske für Hochenergieionenimplantation

Country Status (2)

Country Link
DE (1) DE10006523A1 (de)
WO (1) WO2001061735A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10314596B3 (de) * 2003-03-31 2004-11-25 Infineon Technologies Ag MOS-Kompensationstransistorbauelement und Herstellungsverfahren dafür
DE10143515B4 (de) * 2001-09-05 2006-09-07 Infineon Technologies Ag Maskenanordnung für einen Abbildungsprozess, Verfahren zu deren Herstellung sowie Verfahren zum optischen Abbilden bzw. zum Herstellen eines Kompensationsbauelements

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111812941B (zh) * 2019-04-11 2023-10-10 中国科学院金属研究所 一种高精度硅物理掩膜版及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2454714B2 (de) * 1974-11-19 1978-08-17 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V., 8000 Muenchen Maskierverfahren zur Herstellung periodischer Strukturen in einem Substrat mittels Ionenimplantation
DE3123949A1 (de) * 1980-06-17 1982-02-04 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Verfahren zur herstellung von halbleiteranordnungen durch ionenimplantation
EP0078336B1 (de) * 1981-10-30 1988-02-03 Ibm Deutschland Gmbh Schattenwurfmaske für die Ionenimplantation und die Ionenstrahllithographie
DE19838263A1 (de) * 1998-08-22 1999-03-04 Georg Prof Dr Ing Grathwohl Verfahren zur Herstellung von Keramiken mit Mikroporenkanälen und nanoporöser Matrix durch Pyrolyse präkeramischer Precursoren mit eingelagerten Polymerfasern

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021276A (en) * 1975-12-29 1977-05-03 Western Electric Company, Inc. Method of making rib-structure shadow mask for ion implantation
US4256532A (en) * 1977-07-05 1981-03-17 International Business Machines Corporation Method for making a silicon mask
US4293374A (en) * 1980-03-10 1981-10-06 International Business Machines Corporation High aspect ratio, high resolution mask fabrication
JPS58106822A (ja) * 1981-12-18 1983-06-25 Hitachi Ltd 不純物導入方法
EP0974158B1 (de) * 1998-02-09 2010-03-31 Nxp B.V. Verfahren zur herstellung einer halbleiteranordnung
DE19835528A1 (de) * 1998-08-06 2000-02-10 Asea Brown Boveri Verfahren zur Einstellung der Trägerlebensdauer in einem Halbleiterbauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2454714B2 (de) * 1974-11-19 1978-08-17 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V., 8000 Muenchen Maskierverfahren zur Herstellung periodischer Strukturen in einem Substrat mittels Ionenimplantation
DE3123949A1 (de) * 1980-06-17 1982-02-04 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Verfahren zur herstellung von halbleiteranordnungen durch ionenimplantation
EP0078336B1 (de) * 1981-10-30 1988-02-03 Ibm Deutschland Gmbh Schattenwurfmaske für die Ionenimplantation und die Ionenstrahllithographie
DE19838263A1 (de) * 1998-08-22 1999-03-04 Georg Prof Dr Ing Grathwohl Verfahren zur Herstellung von Keramiken mit Mikroporenkanälen und nanoporöser Matrix durch Pyrolyse präkeramischer Precursoren mit eingelagerten Polymerfasern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10143515B4 (de) * 2001-09-05 2006-09-07 Infineon Technologies Ag Maskenanordnung für einen Abbildungsprozess, Verfahren zu deren Herstellung sowie Verfahren zum optischen Abbilden bzw. zum Herstellen eines Kompensationsbauelements
DE10314596B3 (de) * 2003-03-31 2004-11-25 Infineon Technologies Ag MOS-Kompensationstransistorbauelement und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
WO2001061735A3 (de) 2002-07-18
WO2001061735A2 (de) 2001-08-23

Similar Documents

Publication Publication Date Title
DE112004001441B4 (de) Verfahren zur Herstellung Asymmetrischer Seitenwand-Abstandshalter eines Halbleiterbauelements
DE112011105681B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE19820223C1 (de) Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
DE2046833C3 (de) Verfahren zur Herstellung elektrisch isolierter Halbleiterzonen
DE2652253C2 (de) Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes
DE3734304A1 (de) Verfahren zur herstellung einer integrierten mos-halbleiterschaltung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE10134444B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit örtlich ausgebildeten Kanal-Stop-Fremdstoffzonen.
EP1817792B1 (de) Mehrfachmaske und verfahren zur herstellung unterschiedlich dotierter gebiete
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE10239312B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone
DE10245608A1 (de) Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE102008038342B4 (de) Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
DE10006523A1 (de) Implantationsmaske für Hochenergieionenimplantation
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
DE102004063991B4 (de) Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
EP2661768B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem lateralen widerstandsbereich
DE102004057809B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen
DE2139631B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE10239868B4 (de) Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern und hierdurch hergestellte Trench-Transistoranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection