CN205080908U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN205080908U
CN205080908U CN201520569236.7U CN201520569236U CN205080908U CN 205080908 U CN205080908 U CN 205080908U CN 201520569236 U CN201520569236 U CN 201520569236U CN 205080908 U CN205080908 U CN 205080908U
Authority
CN
China
Prior art keywords
weld pad
substrate
interface portion
semiconductor device
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520569236.7U
Other languages
English (en)
Inventor
松本学
小泽勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of CN205080908U publication Critical patent/CN205080908U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

本实用新型的实施方式提供一种可谋求容易确认产品性能的半导体装置。根据一实施方式，半导体装置包括：第一衬底，具有第一面、及位于与该第一面相反侧的第二面；电子零件，设置在所述第一衬底的所述第一面；第一焊垫，设置在所述第一衬底的第一面；以及第二焊垫，设置在所述第一衬底的第二面，且电连接于所述第一焊垫。

Description

半导体装置
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2015年3月4日、申请号为201520126695.8、发明名称为“半导体装置”的实用新型专利申请案。
[相关申请案]
本申请案享有以日本专利申请案2014-134515号(申请日：2014年6月30日)为基础申请案的优先权。本申请案是通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本实用新型的实施方式涉及一种半导体装置。
背景技术
本实用新型的实施方式提供一种具有控制器及半导体存储器的存储卡。
实用新型内容
半导体装置期望能容易确认产品性能。
本实用新型的实施方式提供一种可谋求容易确认产品性能的半导体装置。
第一实施方式的半导体装置包括：衬底，具有第一面、及位于与该第一面相反侧的第二面；接口部，设置在所述衬底，且能于与主机装置之间流通信号；多个第一焊垫，设置在所述衬底的第一面，且电连接于所述接口部；多个第二焊垫，设置在所述衬底的第一面，且与所述接口部电绝缘；电子零件，具有半导体存储器、控制器、密封部、多个第一焊料部、及多个第二焊料部，该控制器控制该半导体存储器，该密封部一体地密封所述半导体存储器及所述控制器，该多个第一焊料部电连接于所述控制器且设置在所述第一焊垫，该多个第二焊料部电连接于所述控制器且设置在所述第二焊垫；以及多个第三焊垫，设置在所述衬底的第二面，且分别电连接于所述多个第二焊垫。
第二实施方式的半导体装置是：所述衬底为单面安装衬底，所述第二面为非零件安装面。
第三实施方式的半导体装置是：所述控制器可根据从所述多个第三焊垫的至少一个输入的测试命令而动作。
第四实施方式的半导体装置是：所述多个第三焊垫在所述衬底上位于被所述电子零件覆盖的区域的背面侧。
第五实施方式的半导体装置是：所述第三焊垫的数量多于所述第一焊垫的数量。
第六实施方式的半导体装置是：所述多个第三焊垫的配置与所述多个第二焊垫的配置对应。
第七实施方式的半导体装置是：所述控制器具有连接于所述接口部的主机接口部、及连接于所述半导体存储器的存储器接口部，所述多个第三焊垫的至少一个可不经由所述主机接口部而在所述控制器的内部电连接于所述存储器接口部。
第八实施方式的半导体装置是：所述控制器具有CPU、及电连接于所述半导体存储器的存储器接口部，所述多个第三焊垫的至少一个可不经由所述CPU而在所述控制器的内部电连接于所述存储器接口部。
第九实施方式的半导体装置是：所述多个第三焊垫由绝缘层覆盖。
第十实施方式的半导体装置还包括一体地覆盖所述多个第三焊垫的片材。
第十一实施方式的半导体装置包括：衬底，具有第一面、及位于与该第一面相反侧的第二面；接口部，设置在所述衬底，且能于与主机装置之间流通信号；第一焊垫，设置在所述衬底的第一面，且与所述接口部电绝缘；电子零件，具有设置在所述第一焊垫的焊料部；以及第二焊垫，设置在所述衬底的第二面，且电连接于所述第一焊垫。
第十二实施方式的半导体装置是：所述电子零件可根据从所述第二焊垫输入的测试命令而动作。
第十三实施方式的半导体装置是：所述第二焊垫在所述衬底上位于被所述电子零件覆盖的区域的背面侧。
第十四实施方式的半导体装置还包括覆盖所述第二焊垫的绝缘部。
第十五实施方式的半导体装置包括：第一衬底，具有第一面、及位于与该第一面相反侧的第二面；第一焊垫，设置在所述第一衬底的第一面；电子零件，具有设置在所述第一焊垫的第一焊料部；以及第二焊垫，设置在所述第一衬底的第二面，且电连接于所述第一焊垫。
第十六实施方式的半导体装置还包括接口部，所述接口部是设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与主机装置之间流通信号。
第十七实施方式的半导体装置还包括：接口部，设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与主机装置之间流通信号；以及第三焊垫，设置在所述第一衬底的第一面，且电连接于该接口部。
第十八实施方式的半导体装置还包括：接口部，设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与主机装置之间流通信号；第三焊垫，设置在所述第一衬底的第一面，且电连接于该接口部；以及第二焊料部，设置在该第三焊垫；且该第二焊料部位于所述电子零件的中心与所述接口部之间。
第十九实施方式的半导体装置是：所述电子零件可根据从所述第二焊垫输入的测试命令而动作，且对所述第二焊垫输出响应。
第二十实施方式的半导体装置是：所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面。
第二十一实施方式的半导体装置是：所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面，并且所述第二焊垫的配置与所述第一焊垫的配置对应。
第二十二实施方式的半导体装置是：所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面，且所述第二焊垫由绝缘层覆盖。
第二十三实施方式的半导体装置是：所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面，且该半导体装置还包括一体地覆盖所述第二焊垫的片材。
第二十四实施方式的半导体装置是所述电子零件包括：第二衬底，具有第三面、及位于与该第三面相反侧并且与所述焊料部抵接的第四面；控制器，位于该第三面侧；以及密封部，密封该控制器。
第二十五实施方式的半导体装置是所述电子零件包括：第二衬底，具有第三面、及位于与该第三面相反侧并且与所述焊料部抵接的第四面；半导体存储器，位于该第三面侧；以及密封部，密封该半导体存储器。
第二十六实施方式的半导体装置是所述电子零件包括：第二衬底，具有第三面、及位于与该第三面相反侧并且与所述焊料部抵接的第四面；半导体存储器，位于该第三面侧；控制器，位于所述第三面侧并且控制所述半导体存储器；以及密封部，一体地密封所述半导体存储器及所述控制器。
第二十七实施方式的半导体装置是所述电子零件包括：第二衬底，具有第三面、及位于与该第三面相反侧并且与所述焊料部抵接的第四面；多个NAND存储器，位于该第三面侧；控制器，位于所述第三面侧并且控制所述多个NAND存储器；以及密封部，一体地密封所述半导体存储器及所述控制器。
第二十八实施方式的半导体装置还包括接口部，所述接口部是设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与主机装置之间流通信号，且所述控制器具有连接于所述接口部的主机接口部、及连接于所述电子零件的存储器接口部，所述第二焊垫可不经由所述主机接口部而在所述电子零件的内部电连接于所述存储器接口部。
第二十九实施方式的半导体装置是：所述控制器具有CPU、及电连接于所述多个NAND存储器的存储器接口部，所述第二焊垫可不经由所述CPU而在所述控制器的内部电连接于所述存储器接口部。
第三十实施方式的半导体装置还包括接口部，所述接口部是设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与主机装置之间流通信号；且所述半导体装置还包括：第三焊垫，设置在所述第一衬底的第一面，且电连接于所述接口部；以及第二焊料部，设置在该第三焊垫；且该第二焊料部位于所述电子零件的中心与所述接口部之间。
第三十一实施方式的半导体装置是：所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面，并且所述第二焊垫的配置与所述第一焊垫的配置对应。
第三十二实施方式的半导体装置是：所述控制器具有连接于所述接口部的主机接口部、及连接于所述电子零件的存储器接口部，所述第二焊垫可不经由所述主机接口部而在所述电子零件的内部电连接于所述存储器接口部。
第三十三实施方式的半导体装置是：所述控制器具有CPU、及电连接于所述多个NAND存储器的存储器接口部，所述第二焊垫可不经由所述CPU而在所述控制器的内部电连接于所述存储器接口部。
第三十四实施方式的半导体装置还包括：接口部，设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与主机装置之间流通信号；第三焊垫，设置在所述第一衬底的第一面，且电连接于所述接口部；以及第二焊料部，设置在该第三焊垫；且该第二焊料部位于所述电子零件的中心与所述接口部之间，所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面，并且所述第二焊垫的配置与所述第一焊垫的配置对应。
第三十五实施方式的半导体装置包括：第一衬底，具有第一面、及位于与该第一面相反侧的第二面；电子零件，设置在所述第一衬底的所述第一面；第一焊垫，设置在所述第一衬底的第一面；以及第二焊垫，设置在所述第一衬底的第二面，且电连接于所述第一焊垫。
根据实施方式，提供一种可谋求容易确认产品性能的半导体装置。
附图说明
图1是例示第一实施方式的半导体装置的立体图。
图2(a)-(c)是例示图1中所示的半导体装置的图。
图3是例示图2中所示的半导体封装体的系统构成的框图。
图4是例示图1中所示的半导体装置的剖视图。
图5是例示图4中所示的控制器的系统构成的框图。
图6是示意性地表示图1中所示的半导体装置的电连接关系的剖视图。
图7是表示图1中所示的半导体装置的测试动作的一例的流程图。
图8是示意性地例示图1中所示的半导体装置的测试装置的剖视图。
图9是例示图1中所示的半导体装置的第三焊垫的周围的剖视图。
图10是例示图1中所示的半导体装置的背面的立体图。
图11是例示图1中所示的半导体装置的变化例的第三焊垫的周围的剖视图。
图12(a)-(c)是例示第二实施方式的半导体装置的图。
图13是例示第三实施方式的半导体装置的背面的立体图。
具体实施方式
以下，参照附图对实施方式进行说明。
在本说明书中，对几个要素附加多个表达方式的例。此外，这些表达方式的例子只是例示，而并非否定所述要素可通过其他表达方式来表达。而且，关于未附加多个表达方式的要素，也可以通过其他表达方式来表达。
而且，附图是示意图，有厚度与平面尺寸的关系或各层的厚度的比率等与实物不同的情况。而且，还有包含附图相互之间彼此的尺寸的关系或比率不同的部分的情况。
(第一实施方式)
图1至图11表示第一实施方式的半导体装置1。半导体装置1是“半导体模块”及“半导体存储装置”的各一例。本实施方式的半导体装置1例如为SSD(SolidStateDrive，固态驱动器)，但并不限于此。
本实施方式的半导体装置1例如为相对较为小型的模块，其外形尺寸的一例为22mm×30mm。此外，半导体装置1的大小并不限于此，本实施方式的构成可适当应用于各种大小的装置。
如图1所示，半导体装置1例如可安装在如服务器的主机装置2而使用。主机装置2例如具有在上方开口的多个连接器3(例如插槽)。多个半导体装置1分别安装在主机装置2的连接器3，且以在大致铅垂方向立起的姿势相互排列而被支撑。根据这种构成，可紧凑地集中安装多个半导体装置1，可谋求主机装置2的小型化。此外，半导体装置1例如也可以作为如笔记本型便携式计算机或平板终端的电子设备的存储装置而使用。
图2表示半导体装置1的具体的一例。在图2中，(a)是俯视图，(b)是仰视图，(c)是侧视图。如图2所示，半导体装置1包括衬底11、半导体封装体12及多个电子零件13。
衬底11例如为大致矩形状的电路衬底，且规定半导体装置1的外形尺寸。衬底11具有第一面11a、及位于与该第一面11a相反侧的第二面11b。第一面11a是供安装半导体封装体12及电子零件13的零件安装面。本实施方式的衬底11例如为单面安装衬底，包括半导体封装体12及电子零件13在内的大致所有零件集中安装在第一面11a。另一方面，第二面11b是不供安装零件的非零件安装面。由此，可谋求半导体装置1的薄型化。
衬底11具有第一端部11c、及位于与该第一端部11c相反侧的第二端部11d。第一端部11c具有接口部15(衬底接口部、端子部、连接部)。接口部15例如具有多个连接端子15a(金属端子)。接口部15插入到主机装置2的连接器3中，电连接于连接器3。接口部15是在该接口部15能于与主机装置2之间交换信号(控制信号及数据信号)。
本实施方式的接口部15是例如依据PCIExpress(PeripheralComponentInterconnectExpress，外围组件互连高速)(以下为PCIe)的标准的接口。也就是说，在接口部15能于与主机装置2之间流通依据PCIe的标准的高速信号(高速差动信号)。此外，接口部15例如也可以依据其他标准。半导体装置1经由接口部15从主机装置2接受电源的供给。
如图2所示，衬底11的第一面11a例如具有第一零件安装区域21及一对第二零件安装区域22a、22b。第一零件安装区域21位于半导体封装体12与接口部15之间。第二零件安装区域22a、22b位于半导体封装体12与衬底11的第二端部11d之间。
安装在衬底11的电子零件13包含电源零件24(电源IC(integratedcircuit，集成电路))、温度传感器25、电容器及电阻等。电源零件24例如安装在第一零件安装区域21。电源零件24例如为DC(directcurrent，直流电)-DC转换器，从自主机装置2供给的电源产生半导体封装体12等所需的特定电压。温度传感器25例如安装在第二零件安装区域22a。此外，这些零件配置并不限于所述例，可进行各种变化而实施。
其次，对搭载在衬底11的半导体封装体12进行详细说明。
本实施方式的半导体封装体12为SiP(SysteminPackage，系统级封装)型的模块，多个半导体芯片密封在一个封装体内。进一步来说，半导体封装体12是所谓BGA-SSD(BallGridArray-SolidStateDrive，球栅阵列-固态驱动器)，多个半导体存储器与控制器一体地构成为一个BGA型的封装体。
图3表示半导体封装体12的系统构成的一例。半导体封装体12具有控制器31、多个半导体存储器32、DRAM33(DynamicRandomAccessMemory，动态随机存取存储器)、振荡器34(OSC，oscillator)、EEPROM35(ElectricallyErasableandProgrammableROM，电可擦编程只读存储器)及温度传感器36。
控制器31控制多个半导体存储器32的动作。也就是说，控制器31控制对多个半导体存储器32的数据的写入、读取及删除。多个半导体存储器32分别例如为NAND(notand，与非)存储器(NAND型闪存)。NAND存储器为非易失性存储器的一例。DRAM33为易失性存储器的一例，用于半导体存储器32的管理信息的保管或数据的缓存等。
振荡器34将特定频率的动作信号供给到控制器31。EEPROM35将控制程序等作为固定信息而存储。温度传感器36检测半导体封装体12内的温度，通知给控制器31。
图4表示半导体封装体12的截面。半导体封装体12具有衬底41(封装衬底)、控制器31、多个半导体存储器32、键合线42、43、密封部44、安装膜(mountfilm)45及多个焊料球46。
衬底41例如为多层的布线衬底，具有电源层47a及接地层47b。衬底41具有第一面41a、及位于与该第一面41a相反侧的第二面41b。控制器31载置在衬底41的第一面41a，例如利用安装膜45固定在衬底41。控制器31是利用键合线42电连接于衬底41。
多个半导体存储器32积层在衬底41的第一面41a。多个半导体存储器32是利用安装膜45固定在衬底41，并且利用键合线43电连接于衬底41。半导体存储器32经由衬底41电连接于控制器31。
在衬底41的第一面41a上设置着密封部44(模塑材料)。密封部44集中密封(一体地覆盖)控制器31、多个半导体存储器32、键合线42、43、DRAM33、振荡器34、EEPROM35及温度传感器36。
如图4所示，在衬底41的第二面41b设置着多个焊料球46。多个焊料球46例如格子状地配置在衬底41的第二面41b。此外，多个焊料球46无须完全地配置在衬底41的第二面41b的整体，也可以部分地配置。
图5表示控制器31的系统构成的一例。如图5所示，控制器31具有缓冲器51、CPU52(CentralProcessingUnit，中央处理器)、主机接口部53及存储器接口部54。
缓冲器51在将从主机装置2传送来的数据写入到半导体存储器32时，暂时存储固定量的数据，或在将从半导体存储器32读取的数据送出到主机装置2时，暂时存储固定量的数据。
CPU52管理半导体封装体12及半导体装置1的整体的控制。CPU52例如从主机装置2接收写入命令、读取命令、删除命令而执行对半导体存储器32的相应区域的访问，或控制利用缓冲器51进行的数据传送处理。
主机接口部53位于衬底11的接口部15与CPU52及缓冲器51之间。主机接口部53进行控制器31与主机装置2之间的接口处理。在主机接口部53与主机装置2之间例如流通PCIe高速信号。
存储器接口部54位于半导体存储器32与CPU52及缓冲器51之间。主机接口部53进行控制器31与半导体存储器32之间的接口处理。
此处，半导体封装体12的多个焊料球46包含多个第一焊料球61及多个第二焊料球62。多个第一焊料球61经由主机接口部53电连接于控制器31的内部。基于PCIe高速信号的控制信号或数据信号从主机装置2流到几个第一焊料球61。而且，对另外几个第一焊料球61供给电源电流。
例如流通信号的第一焊料球61在衬底41的第二面41b，比半导体封装体12的中心更靠近衬底11的接口部15的附近而配置。由此，可缩短第一焊料球61与衬底11的接口部15之间的布线长度，可提升半导体封装体12的高速动作性。
另一方面，多个第二焊料球62未连接于主机接口部53。多个第二焊料球62不经由主机接口部53而电连接于控制器31的内部。第二焊料球62是半导体封装体12的测试用的输入端子。
详细来说，第二焊料球62的至少一个可不经由主机接口部53而在控制器31的内部电连接于存储器接口部54。也就是说，第二焊料球62的至少一个例如在半导体封装体12的测试动作时，例如切换控制器31内部的电连接，由此，不经由主机接口部53而电连接于存储器接口部54。
而且，就另一观点来说，第二焊料球62的至少一个可不经由CPU52及缓冲器51而在控制器31的内部电连接于存储器接口部54。也就是说，第二焊料球62的至少一个例如在半导体封装体12的测试动作时，例如切换控制器31内部的电连接，由此，不经由CPU52及缓冲器51而电连接于存储器接口部54。
如图4所示，衬底11的第一面11a具有供载置半导体封装体12的焊料球46的多个焊垫70。多个焊垫70包含多个第一焊垫71及多个第二焊垫72。第一焊垫71电连接于衬底11的接口部15。第一焊垫71载置有半导体封装体12的第一焊料球61。第二焊垫72与衬底11的接口部15电绝缘。第二焊垫72载置有半导体封装体12的第二焊料球62。
如图2及图4所示，衬底11的第二面11b具有多个第三焊垫73。多个第三焊垫73对应于多个第二焊垫的配置而配置。也就是说，多个第三焊垫73的大小及配置例如与多个第二焊垫72的大小及配置大致相同。换句话说，第三焊垫73位于第二焊垫72的正下方。多个第三焊垫73在衬底11上位于被半导体封装体12覆盖的区域的背面侧。
图6示意性地表示衬底11及半导体封装体12的电连接关系。衬底11具有将多个第二焊垫72与多个第三焊垫73以一对一的形式电连接的连接部74。连接部74例如为通孔(throughhole)或导通孔(via)。由此，多个第三焊垫73分别电连接于多个第二焊垫72。也就是说，多个第三焊垫73分别经由连接部74、第二焊垫72及第二焊料球62而电连接于控制器31。
第三焊垫73是“测试焊垫”的一例。也就是说，在进行半导体装置1的测试的情况下，经由第三焊垫73对控制器31输入测试命令(测试信号)。例如，经由第三焊垫73对控制器31输入测试命令，且从第三焊垫73获取其响应，由此判定是否正常进行半导体存储器32的写入或读取。
详细来说，控制器31及半导体存储器32例如可分别为单独体，根据从第三焊垫73的至少一个输入的测试命令而动作。半导体装置1通过对第三焊垫73输入各种测试命令，可进行如下等功能检查或可靠性检查，也就是：控制器31是否正常动作，半导体存储器32是否正常动作，半导体封装体12的电源是否正常发挥作用，半导体封装体12是否整体上正常发挥作用。
在本实施方式中，第三焊垫73的数量多于第一焊垫71的数量。第三焊垫73例如设置着20个以上。由此，可对控制器31输入多种测试命令，可实施细致的测试。
在本实施方式中，半导体装置1的测试模式例如包含第一模式及第二模式。第一模式是可进行控制器31的单独测试的状态。另一方面，第二模式是例如切换控制器31内部的电连接，第三焊垫73的至少一个不经由CPU52及缓冲器51而电连接于存储器接口部54的状态。也就是说，第二模式是设定有可从第三焊垫73的至少一个直接访问半导体存储器32的访问路径的状态，且是可进行半导体存储器32的单独测试的状态。
图7表示半导体装置1的测试动作的流程的一例。
首先，在步骤ST1中，判定在控制器31中是否执行半导体存储器32的单独测试。在执行半导体存储器32的单独测试的情况(步骤ST1：YES(是))下，进行到步骤ST2。在不执行半导体存储器32的单独测试的情况(步骤ST1：NO(否))下，进行到步骤ST5。
在步骤ST1中，控制器31将该控制器31的动作模式设定为所述第二模式。如果将控制器31的动作模式设定为第二模式，那么进行到步骤ST3。在步骤ST3中，执行半导体存储器32的单独测试。在半导体存储器32的单独测试中，例如从第三焊垫73输入写入数据，从相同或另一第三焊垫73获取读取数据，确认写入数据与读取数据的匹配性，由此判定半导体存储器32是否包含不良部位。
结果，在半导体存储器32中，判定保持错误数据的比特(失效比特)或无法写入及读取的比特(坏块)等不良情况。
如果半导体存储器32的单独测试结束，那么进行到步骤ST4。在步骤ST4中，控制器31使该控制器31的动作模式返回所述第一模式。如果控制器31的动作模式返回第一模式，那么进行到步骤ST5。在步骤ST5中，判定是否执行控制器31的单独测试。在执行控制器31的单独测试的情况(步骤ST5：YES)下，进行到步骤ST6。在不执行控制器31的单独测试的情况(步骤ST5：NO)下，进行到步骤ST7。
在步骤ST6中，半导体装置1执行控制器31的单独测试。在该单独测试的一例中，执行从第三焊垫73对控制器31输入任意命令，控制器31是否正常响应等测试。控制器31的单独测试结束后，进行到步骤ST7。
在步骤ST7中，判定在控制器31中是否执行半导体存储器32的单独测试。在执行半导体存储器32的单独测试的情况(步骤ST7：YES)下，返回步骤ST2。在不执行半导体存储器32的单独测试的情况(步骤ST7：NO)下，结束测试动作。此外，半导体装置1的测试并不限于所述例，也可以进行半导体封装体12的整体的测试或其他测试。
此外，图8表示用于测试半导体装置1的测试装置81的一例。测试装置81具有测试器82、载台83及多个测试引脚84(探针)。测试器82连接于载台83。多个测试引脚84竖立设置在载台83上，经由载台83连接于测试器82。多个测试引脚84对应于第三焊垫73而配置。
在进行半导体装置1的测试的情况下，使测试引脚84与第三焊垫73接触。而且，将测试命令从测试器82经由第三焊垫73输入到控制器31，利用测试器82来判定来自控制器31的响应。半导体装置1例如可通过更换测试器82而进行多种测试。半导体装置1例如也可以分开进行控制器31的测试及半导体存储器32的测试。
图9表示衬底11的一例。如图9所示，第三焊垫73也可以从设置在衬底11的第二面11b的阻焊剂91的开口部91a露出。阻焊剂91为“绝缘层”及“绝缘部”的各一例。
图10表示衬底11的第二面11b。如图10所示，也可以在衬底11的第二面11b安装一体地覆盖多个第三焊垫73的贴条92。贴条92是“片材”、“绝缘片材”及“绝缘部”的各者的一例。贴条92例如由导热性优于阻焊剂91的材料所形成。贴条92例如为碳石墨制。
第三焊垫73是例如利用导热性优异的连接部74连接于控制器31的焊料球46，所以一部分热量容易从控制器31转移。因此，如果例如设置着导热性优于阻焊剂91的贴条92，便可提高半导体装置1的散热性。
图11表示衬底11的变化例。如图11所示，第三焊垫73也可以被设置在衬底11的第二面11b的阻焊剂91覆盖，并且以在使用时使第三焊垫73露出的方式除去阻焊剂91。而且，第三焊垫73例如也可以在测试结束后由阻焊剂91覆盖。
此外，在以上的构成中，为便于说明，也可以将第二焊垫72称为“第一焊垫”，将第三焊垫73称为“第二焊垫”。
根据这种构成的半导体装置1，可谋求容易进行该半导体装置1的性能确认及半导体装置1中所包含的各零件的性能确认。也就是说，本实施方式的半导体装置1包括衬底11、半导体封装体12及焊垫72、73。衬底11具有第一面11a、及位于与该第一面11a相反侧的第二面11b。焊垫72设置在衬底11的第一面11a。半导体封装体12具有控制器31、及载置在焊垫72且电连接于控制器31的焊料球62。焊垫73设置在衬底11的第二面11b，且电连接于焊垫72。
根据这种构成，可利用设置在衬底11的第二面11b的焊垫73，进行控制器31的动作确认或半导体封装体12的动作确认。由此，可谋求半导体装置1的可靠性的提升。
在本实施方式中，半导体装置1具有设置在衬底11且能于与主机装置2之间流通信号的接口部15。焊垫72、73与接口部15电绝缘。根据这种构成，可不经由接口部15而直接访问控制器31，因此可容易地进行控制器31的测试。
在本实施方式中，控制器31可根据从焊垫73输入的测试命令而动作。根据这种构成，通过将各种测试命令输入到焊垫73，可容易地进行半导体装置1的细致的测试动作。由此，可谋求半导体装置1的测试的容易化及可靠性的提升。
在本实施方式中，焊垫73在衬底11上位于被半导体封装体12覆盖的区域的背面侧。根据这种构成，可简化焊垫73与半导体封装体12的焊料球62的位置关系。这对半导体装置1的测试的容易化做出贡献，并且测试装置81的测试引脚84的配置等也变得容易。
在本实施方式中，还包括覆盖焊垫73的绝缘部(贴条92或阻焊剂91)。根据这种构成，可防止在正常使用时基于从焊垫73错误输入信号的误动作。
近年来，谋求半导体装置1的进一步小型薄型化、高密度安装，例如谋求22mm×30mm尺寸的外形尺寸且单面安装。
此处，为进行比较，考虑将控制器及半导体存储器分开安装在衬底的半导体装置。在这种半导体装置中，如果衬底的尺寸变小为某一程度，那么将难以利用个别的封装体来配置控制器及半导体存储器，而且，即使能够进行配置，也难以设置用来测试产品性能的测试焊垫。
因此，在本实施方式中，半导体封装体12是将半导体存储器32及控制器31利用密封部44集中密封而成的所谓SiP零件。根据这种构成，即使衬底11的尺寸变小为某一程度，也可以高密度地配置控制器31及半导体存储器32。
而且，在本实施方式中，衬底11为单面安装衬底，第二面11b为非零件安装面。也就是说，在本实施方式中，利用单面安装衬底的非零件安装面而配置有测试用的焊垫73。根据这种构成，可利用相对较大的区域而配置焊垫73，因此可配置数量足够多的焊垫73。由此，可进行半导体装置1的更细致的测试。而且，通过利用相对较大的区域，能以有裕度的间隔配置多个焊垫73，因此也可以谋求容易进行测试装置81的测试引脚84的配置、或使测试引脚84与焊垫73接触的作业等。
例如在本实施方式中，第三焊垫73的数量多于第一焊垫71的数量。根据这种构成，可进行半导体装置1的更细致的测试。而且，在本实施方式中，多个第三焊垫73的配置与多个第二焊垫72的配置对应。根据这种构成，可更加简化焊垫73与半导体封装体12的焊料球62的位置关系，可使半导体装置1的测试更容易。
此处，为进行比较，考虑从衬底11的接口部15与控制器31之间的信号线的中途拉出用于测试的连接于焊垫的线的半导体装置。根据这种构成，通过设置所述测试用的线，信号线的阻抗发生变化，例如在流通高速差动信号时等，可能会对该信号的信号品质产生影响。
另一方面，在本实施方式中，控制器31具有连接于衬底11的接口部15的主机接口部53、及连接于半导体存储器32的存储器接口部54。多个第三焊垫73的至少一个可不经由主机接口部53而在控制器31的内部电连接于存储器接口部54。根据这种构成，不会对衬底11的接口部15与控制器31之间的信号线的阻抗造成影响，因此可将信号线中流通的信号的信号品质维持为较高。
在本实施方式中，控制器31具有CPU52、及电连接于半导体存储器32的存储器接口部54。多个第三焊垫73的至少一个可不经由CPU52而在控制器31的内部电连接于存储器接口部54。根据这种构成，可直接访问存储器接口部54，因此可谋求容易进行半导体存储器32的单独测试，并且可提升其精度。
其次，对第二及第三实施方式的半导体装置1进行说明。此外，具有与第一实施方式的构成相同或类似的功能的构成是标附相同的符号且省略其说明。而且，下述说明以外的构成与第一实施方式相同。
(第二实施方式)
图12表示第二实施方式的半导体装置1的一例。在图12中，(a)是俯视图，(b)是仰视图，(c)是侧视图。本实施方式的衬底11的多个第三焊垫73分别形成为在角部具有弧度的大致矩形状。根据这种构成，也可以实现与第一实施方式大致相同的功能。
(第三实施方式)
图13表示第三实施方式的半导体装置1的一例。本实施方式的半导体装置1具有金属制的散热板95代替贴条92。散热板95的导热性例如高于阻焊剂91。散热板95例如一体地覆盖多个第三焊垫73，并且热连接于第三焊垫73。根据这种构成，可经由第二焊料球62、第二焊垫72、连接部74及第三焊垫73，使控制器31与散热板95相对牢固地热连接，因此可进一步提高半导体装置1的散热性。
以上，对第一至第三实施方式及变化例进行了说明，但半导体装置1的实施方式并不限于这些。例如，控制器31及半导体存储器32也可以个別地安装在衬底11。第三焊垫73的数量或配置并不限定于特定例，可适当设定而实施。
此外，本实用新型并不直接限定于所述实施方式，可在实施阶段在不脱离其主旨的范围内使构成要素变化而实现。而且，可通过所述实施方式所揭示的多个构成要素的适当的组合而形成各种实用新型。例如，也可以从实施方式所示的全部构成要素中删除几个构成要素。进而，也可以适当组合涉及不同实施方式的构成要素。
[符号的说明]
1半导体装置
2主机装置
11衬底
11a第一面
11b第二面
12半导体封装体
15接口部
31控制器
32半导体存储器
44密封部
52CPU
53主机接口部
54存储器接口部
61第一焊料球
62第二焊料球
71第一焊垫
72第二焊垫
73第三焊垫
91阻焊剂
92贴条

Claims (35)

1.一种服务器系统，其特征在于包括：
第一半导体装置、第二半导体装置以及分别连接所述第一半导体装置与所述第二半导体装置的主机装置；
所述第一半导体装置包括：
第一衬底，包括第一面、及位于与该第一面相反侧的第二面；
第一接口部，在所述第一衬底与所述主机装置之间收发信号；
多个第一焊垫，设置在所述第一衬底的第一面，并且电连接于所述第一接口部；
多个第二焊垫，设置在所述第一衬底的第一面，并且与所述第一接口部电绝缘；
电子零件，包括：半导体存储器；第一控制器，控制该半导体存储器；密封部，一体地密封所述半导体存储器及所述第一控制器；多个第一焊料部，电连接于所述第一控制器并且设置在所述第一焊垫；以及多个第二焊料部，电连接于所述第一控制器并且设置在所述第二焊垫；以及
多个第三焊垫，设置在所述第一衬底的第二面，并且分别电连接于所述多个第二焊垫。
2.根据权利要求1所述的服务器系统，其特征在于：
所述第一衬底为单面安装衬底，所述第二面为非零件安装面。
3.根据权利要求1所述的服务器系统，其特征在于：
所述第一控制器可根据从所述多个第三焊垫的至少一个输入的测试命令而动作。
4.根据权利要求1所述的服务器系统，其特征在于：
所述多个第三焊垫在所述第一衬底上位于被所述电子零件覆盖的区域的背面侧。
5.根据权利要求1所述的服务器系统，其特征在于：
所述第三焊垫的数量多于所述第一焊垫的数量。
6.根据权利要求1所述的服务器系统，其特征在于：
所述多个第三焊垫的配置与所述多个第二焊垫的配置对应。
7.根据权利要求1所述的服务器系统，其特征在于：
所述第一控制器包括连接于所述第一接口部的第一主机接口部、以及连接于所述半导体存储器的第一存储器接口部；并且
所述多个第三焊垫的至少一个可不经由所述第一主机接口部而在所述第一控制器的内部电连接于所述第一存储器接口部。
8.根据权利要求1所述的服务器系统，其特征在于：
所述第一控制器包括中央处理器、及电连接于所述半导体存储器的第一存储器接口部；并且
所述多个第三焊垫的至少一个可不经由所述中央处理器而在所述第一控制器的内部电连接于所述第一存储器接口部。
9.根据权利要求1所述的服务器系统，其特征在于：
所述多个第三焊垫由绝缘层覆盖。
10.根据权利要求1所述的服务器系统，其特征在于还包括：
一体地覆盖所述多个第三焊垫的片材。
11.一种服务器系统，其特征在于包括：
第一半导体装置、第二半导体装置以及分别连接所述第一半导体装置与所述第二半导体装置的主机装置；
所述第一半导体装置包括：
第一衬底，包括第一面、及位于与该第一面相反侧的第二面；
第一接口部，介于所述第一衬底与所述主机装置之间；
第一焊垫，设置在所述第一衬底的第一面，并且与所述第一接口部电绝缘；
第一电子零件，经由焊料部连接在所述第一焊垫；以及
第二焊垫，设置在所述第一衬底的第二面，并且电连接于所述第一焊垫。
12.根据权利要求11所述的服务器系统，其特征在于：
所述第一电子零件可根据从所述第二焊垫输入的测试命令而动作。
13.根据权利要求11所述的服务器系统，其特征在于：
所述第二半导体装置包括：
第二衬底，包括面向所述第一衬底的第二面的第三面、及位于与该第三面相反侧的第四面；
第二接口部，介于所述第二衬底与所述主机装置之间；
第三焊垫，设置在所述第二衬底的第三面，并且与所述第二接口部电绝缘；
第二电子零件，经由焊料部连接在所述第三焊垫；以及
第四焊垫，设置在所述第二衬底的第四面，并且电连接于所述第三焊垫。
14.根据权利要求13所述的服务器系统，其特征在于还包括：
覆盖所述第二焊垫的绝缘部。
15.一种服务器系统，其特征在于包括：
第一半导体装置、第二半导体装置以及分别连接所述第一半导体装置与所述第二半导体装置的主机装置；
所述第一半导体装置包括：
第一衬底，包括第一面、及位于与该第一面相反侧的第二面；
第一焊垫，设置在所述第一衬底的第一面；
电子零件，包括设置在所述第一焊垫的第一焊料部；以及
第二焊垫，设置在所述第一衬底的第二面，并且电连接于所述第一焊垫。
16.根据权利要求15所述的服务器系统，其特征在于还包括：
接口部，设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与所述主机装置之间流通信号。
17.根据权利要求15所述的服务器系统，其特征在于还包括：
接口部，设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与所述主机装置之间收发信号；以及
第三焊垫，设置在所述第一衬底的第一面，并且电连接于该接口部。
18.根据权利要求15所述的服务器系统，其特征在于还包括：
接口部，设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与所述主机装置之间收发信号；第三焊垫，设置在所述第一衬底的第一面，并且电连接于该接口部；以及第二焊料部，设置在该第三焊垫；并且
该第二焊料部位于所述电子零件的中心与所述接口部之间。
19.根据权利要求15所述的服务器系统，其特征在于：
所述电子零件可根据从所述第二焊垫输入的测试命令而动作，并且对所述第二焊垫输出响应。
20.根据权利要求15所述的服务器系统，其特征在于：
所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面。
21.根据权利要求15所述的服务器系统，其特征在于：
所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面；并且
所述第二焊垫的配置与所述第一焊垫的配置对应。
22.根据权利要求15所述的服务器系统，其特征在于：
所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面；并且
所述第二焊垫由绝缘层覆盖。
23.根据权利要求15所述的服务器系统，其特征在于：
所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面；并且
还包括一体地覆盖所述第二焊垫的片材。
24.根据权利要求15所述的服务器系统，其特征在于：
所述电子零件包括：第二衬底，其包括第三面、以及位于与该第三面相反侧并且与所述焊料部抵接的第四面；控制器，位于该第三面侧；以及密封部，密封该控制器。
25.根据权利要求15所述的服务器系统，其特征在于：
所述电子零件包括：第二衬底，其包括第三面、以及位于与该第三面相反侧并且与所述焊料部抵接的第四面；半导体存储器，位于该第三面侧；以及密封部，密封该半导体存储器。
26.根据权利要求15所述的服务器系统，其特征在于：
所述电子零件包括：第二衬底，其包括第三面、以及位于与该第三面相反侧并且与所述焊料部抵接的第四面；半导体存储器，位于该第三面侧；控制器，位于所述第三面侧并且控制所述半导体存储器；以及密封部，一体地密封所述半导体存储器及所述控制器。
27.根据权利要求15所述的服务器系统，其特征在于：
所述电子零件包括：第二衬底，其包括第三面、及位于与该第三面相反侧并且与所述焊料部抵接的第四面；多个与非存储器，位于该第三面侧；控制器，位于所述第三面侧并且控制所述多个与非存储器；以及密封部，一体地密封所述半导体存储器及所述控制器。
28.根据权利要求27所述的服务器系统，其特征在于还包括：
接口部，设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与所述主机装置之间收发信号；
所述控制器包括连接于所述接口部的主机接口部、及连接于所述电子零件的存储器接口部；并且
所述第二焊垫可不经由所述主机接口部而在所述电子零件的内部电连接于所述存储器接口部。
29.根据权利要求27所述的服务器系统，其特征在于：
所述控制器包括中央处理器、及电连接于所述多个与非存储器的存储器接口部；并且
所述第二焊垫可不经由所述中央处理器而在所述控制器的内部电连接于所述存储器接口部。
30.根据权利要求27所述的服务器系统，其特征在于还包括：
接口部，设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与所述主机装置之间收发信号；
第三焊垫，设置在所述第一衬底的第一面，并且电连接于所述接口部；以及
第二焊料部，设置在所述第三焊垫；并且
该第二焊料部位于所述电子零件的中心与所述接口部之间。
31.根据权利要求30所述的服务器系统，其特征在于：
所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面；并且
所述第二焊垫的配置与所述第一焊垫的配置对应。
32.根据权利要求31所述的服务器系统，其特征在于：
所述控制器包括连接于所述接口部的主机接口部、以及连接于所述电子零件的存储器接口部；并且
所述第二焊垫可不经由所述主机接口部而在所述电子零件的内部电连接于所述存储器接口部。
33.根据权利要求31所述的服务器系统，其特征在于：
所述控制器包括中央处理器、以及电连接于所述多个与非存储器的存储器接口部；并且
所述第二焊垫可不经由所述中央处理器而在所述控制器的内部电连接于所述存储器接口部。
34.根据权利要求27所述的服务器系统，其特征在于还包括：
接口部，设置在所述第一衬底，并且与所述第一焊垫电绝缘，能于与所述主机装置之间收发信号；第三焊垫，设置在所述第一衬底的第一面，并且电连接于所述接口部；以及第二焊料部，设置在所述第三焊垫；
所述第二焊料部位于所述电子零件的中心与所述接口部之间；
所述第二焊垫位于所述第一衬底的所述第一面上被所述电子零件覆盖的区域的背面侧的所述第二面；并且
所述第二焊垫的配置与所述第一焊垫的配置对应。
35.根据权利要求27所述的服务器系统，其特征在于包括：
所述第二半导体装置包括：
第二衬底，包括面向第二面的第三面、及位于与该第三面相反侧的第四面；
第三焊垫，设置在所述第二衬底的第三面；
第二电子零件，与所述第三焊垫电连接；以及
第四焊垫，设置在所述第二衬底的第四面，并且电连接于所述第三焊垫。
CN201520569236.7U 2014-06-30 2015-03-04 半导体装置 Expired - Fee Related CN205080908U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014134515A JP6235423B2 (ja) 2014-06-30 2014-06-30 半導体装置
JP2014-134515 2014-06-30
CN201520126695.8U CN204614457U (zh) 2014-06-30 2015-03-04 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201520126695.8U Division CN204614457U (zh) 2014-06-30 2015-03-04 半导体装置

Publications (1)

Publication Number Publication Date
CN205080908U true CN205080908U (zh) 2016-03-09

Family

ID=53966992

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201520126695.8U Expired - Fee Related CN204614457U (zh) 2014-06-30 2015-03-04 半导体装置
CN201520569236.7U Expired - Fee Related CN205080908U (zh) 2014-06-30 2015-03-04 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201520126695.8U Expired - Fee Related CN204614457U (zh) 2014-06-30 2015-03-04 半导体装置

Country Status (4)

Country Link
US (1) US10204661B2 (zh)
JP (1) JP6235423B2 (zh)
CN (2) CN204614457U (zh)
TW (1) TWI574351B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620102A (zh) * 2018-06-19 2019-12-27 东芝存储器株式会社 半导体存储装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160119582A (ko) * 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20170053416A (ko) * 2015-11-06 2017-05-16 주식회사 엘지화학 반도체 장치 및 반도체 장치의 제조 방법
DE102016114143A1 (de) * 2016-08-01 2018-02-01 Endress+Hauser Flowtec Ag Testsystem zur Überprüfung von elektronischen Verbindungen von Bauteilen mit einer Leiterplatte und Leiterplatte
KR20180055635A (ko) * 2016-11-14 2018-05-25 삼성전자주식회사 반도체 모듈
JP6991014B2 (ja) 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置
JP2019197866A (ja) * 2018-05-11 2019-11-14 株式会社デンソー 基板
US11071206B2 (en) 2019-10-17 2021-07-20 Infineon Technologies Austria Ag Electronic system and processor substrate having an embedded power device module
US11147165B2 (en) 2019-10-17 2021-10-12 Infineon Technologies Austria Ag Electronic system and interposer having an embedded power device module
US11183934B2 (en) 2019-10-17 2021-11-23 Infineon Technologies Americas Corp. Embedded substrate voltage regulators
CN115176235A (zh) * 2020-02-28 2022-10-11 铠侠股份有限公司 半导体存储装置
WO2021171639A1 (ja) * 2020-02-28 2021-09-02 キオクシア株式会社 半導体記憶装置
JP7434114B2 (ja) * 2020-08-31 2024-02-20 キオクシア株式会社 メモリシステム
JP2022056688A (ja) * 2020-09-30 2022-04-11 キオクシア株式会社 半導体装置
JP2023031558A (ja) * 2021-08-25 2023-03-09 キオクシア株式会社 半導体記憶装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2672924B2 (ja) 1992-07-30 1997-11-05 三菱電機株式会社 非接触ｉｃカードとその製造方法及びテスト方法
JPH06169058A (ja) * 1992-11-30 1994-06-14 Fujitsu Ltd 半導体装置
JP2630295B2 (ja) * 1995-02-28 1997-07-16 日本電気株式会社 マルチ・チップ・モジュール
JP2000260772A (ja) 1999-03-11 2000-09-22 Toshiba Microelectronics Corp 半導体集積回路装置
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2002164633A (ja) 2000-11-29 2002-06-07 Mitsubishi Electric Corp メモリモジュール
JP4540223B2 (ja) 2000-12-26 2010-09-08 京セラ株式会社 電子部品搭載基板
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
JP2004158098A (ja) 2002-11-06 2004-06-03 Renesas Technology Corp システム・イン・パッケージ型半導体装置
US8102657B2 (en) * 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
JP3892851B2 (ja) 2004-02-04 2007-03-14 株式会社東芝 メモリカード及び半導体装置
US7324352B2 (en) * 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
JP2007213212A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp Ｉｃカードおよびその製造方法
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
KR100828956B1 (ko) 2006-06-27 2008-05-13 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
US20090063895A1 (en) * 2007-09-04 2009-03-05 Kurt Smith Scaleable and maintainable solid state drive
RU2470494C2 (ru) 2008-04-22 2012-12-20 Нтт Досомо, Инк. Способ мобильной связи, мобильная станция и базовая станция радиосвязи
KR101479509B1 (ko) * 2008-08-29 2015-01-08 삼성전자주식회사 반도체 패키지
JP2011048756A (ja) 2009-08-28 2011-03-10 Toshiba Corp メモリモジュール
WO2011030467A1 (ja) * 2009-09-14 2011-03-17 株式会社日立製作所 半導体装置
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8664656B1 (en) 2012-10-04 2014-03-04 Apple Inc. Devices and methods for embedding semiconductors in printed circuit boards
KR101909202B1 (ko) * 2012-10-08 2018-10-17 삼성전자 주식회사 패키지-온-패키지 타입의 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620102A (zh) * 2018-06-19 2019-12-27 东芝存储器株式会社 半导体存储装置
CN110620102B (zh) * 2018-06-19 2023-10-03 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
TW201601249A (zh) 2016-01-01
US10204661B2 (en) 2019-02-12
JP2016012693A (ja) 2016-01-21
CN204614457U (zh) 2015-09-02
US20150380061A1 (en) 2015-12-31
JP6235423B2 (ja) 2017-11-22
TWI574351B (zh) 2017-03-11

Similar Documents

Publication Publication Date Title
CN205080908U (zh) 半导体装置
KR102287396B1 (ko) 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
CN101341414B (zh) 连接验证技术
US10409338B2 (en) Semiconductor device package having an oscillator and an apparatus having the same
CN102541120B (zh) 半导体器件以及控制其温度的方法
CN109524368B (zh) 半导体装置
KR101726262B1 (ko) 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
JP2004006889A (ja) フレキシブル相互接続パッケージシステム
CN100477141C (zh) 半导体封装器件及其制造和测试方法
CN104465436B (zh) 衬底检查装置
CN107134667A (zh) 电子机器
CN101166986A (zh) Ic芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面
JP2006074031A (ja) 回路モジュールシステムおよび方法
KR100843274B1 (ko) 양면 접촉 패드를 갖는 메모리 카드 및 그것의 제작 방법
EP2390911A2 (en) Electronic device having electrically grounded heat sink and method of manufacturing the same
US9543271B2 (en) Semiconductor device having a sealing layer covering a semiconductor memory unit and a memory controller
US11700696B2 (en) Buried electrical debug access port
US10028380B2 (en) Semiconductor package with dual second level electrical interconnections
CN104752401B (zh) 柔性微电子组件和方法
US20170109098A1 (en) Semiconductor device
CN105990725A (zh) 半导体装置及插头用端子零件的制造方法
JP2009141082A (ja) 半導体装置
KR20080090859A (ko) 마더보드를 활용한 메모리모듈 번인 테스트 장치
US9121900B2 (en) Systems and methods for sensing signals communicated with a host device or on an interface of plug-in card when there is lack of access to sensing points
JP2007109050A (ja) ディジタル保存装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170809

Address after: Tokyo, Japan

Patentee after: Toshiba Storage Corporation

Address before: Tokyo, Japan

Patentee before: Toshiba Corp

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160309

Termination date: 20190304

CF01 Termination of patent right due to non-payment of annual fee