JP2002164633A - メモリモジュール - Google Patents
メモリモジュールInfo
- Publication number
- JP2002164633A JP2002164633A JP2000362969A JP2000362969A JP2002164633A JP 2002164633 A JP2002164633 A JP 2002164633A JP 2000362969 A JP2000362969 A JP 2000362969A JP 2000362969 A JP2000362969 A JP 2000362969A JP 2002164633 A JP2002164633 A JP 2002164633A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- substrate
- waveform
- module
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 各ＩＣに入力されるクロック信号等の波形測
定を容易に行うことができるメモリモジュールを得る。 【解決手段】 モジュール基板２２に搭載され波形測定
を行う必要がある各ＩＣごとに、波形測定を行うＩＣピ
ン、例えばクロック信号入力されるＩＣピン２３が接続
されるパッド２４の直下の裏面に、スルーホール２５で
接続された波形測定用パッド２６をそれぞれ設けるよう
にした。
定を容易に行うことができるメモリモジュールを得る。 【解決手段】 モジュール基板２２に搭載され波形測定
を行う必要がある各ＩＣごとに、波形測定を行うＩＣピ
ン、例えばクロック信号入力されるＩＣピン２３が接続
されるパッド２４の直下の裏面に、スルーホール２５で
接続された波形測定用パッド２６をそれぞれ設けるよう
にした。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリモジュール
におけるモジュール基板上の信号波形測定を簡略化する
パターン配線に関するものである。
におけるモジュール基板上の信号波形測定を簡略化する
パターン配線に関するものである。
【０００２】
【従来の技術】従来、メモリモジュールのプリント配線
基板上に設けられたメモリ単体、ＰＬＬ及びレジスター
ドバッファ（Registered Buffer）と呼ばれる素子等の
各ＩＣに入力される波形、例えばクロック信号の波形等
を測定する際には、小型の測定用プローブを被測定ＩＣ
のＩＣピンに直接接触させるか、又は被測定ＩＣのＩＣ
ピンにリード線をはんだ付けして、該リード線に測定用
プローブを接続して測定を行っていた。
基板上に設けられたメモリ単体、ＰＬＬ及びレジスター
ドバッファ（Registered Buffer）と呼ばれる素子等の
各ＩＣに入力される波形、例えばクロック信号の波形等
を測定する際には、小型の測定用プローブを被測定ＩＣ
のＩＣピンに直接接触させるか、又は被測定ＩＣのＩＣ
ピンにリード線をはんだ付けして、該リード線に測定用
プローブを接続して測定を行っていた。
【０００３】
【発明が解決しようとする課題】しかし、近年のＩＣに
おいて、多ピン化が進むと共にＩＣピンのピッチが小さ
くなっていることから、測定用プローブをＩＣピンに直
接接触させたり、ＩＣピンにリードをはんだ付けするこ
とが困難になってきている。かろうじて測定用プローブ
をＩＣピンに接触させることができたとしても、測定用
プローブの接地用ピンと被測定ＩＣの接地用ＩＣピンが
離れ過ぎており安定した接地を行うことが困難な場合が
あった。
おいて、多ピン化が進むと共にＩＣピンのピッチが小さ
くなっていることから、測定用プローブをＩＣピンに直
接接触させたり、ＩＣピンにリードをはんだ付けするこ
とが困難になってきている。かろうじて測定用プローブ
をＩＣピンに接触させることができたとしても、測定用
プローブの接地用ピンと被測定ＩＣの接地用ＩＣピンが
離れ過ぎており安定した接地を行うことが困難な場合が
あった。
【０００４】本発明は、上記のような問題を解決するた
めになされたものであり、メモリモジュールのプリント
配線基板上に波形測定用のパッドを設けることによっ
て、各ＩＣに入力されるクロック信号等の波形測定を容
易に行うことができるメモリモジュールを得ることを目
的とする。
めになされたものであり、メモリモジュールのプリント
配線基板上に波形測定用のパッドを設けることによっ
て、各ＩＣに入力されるクロック信号等の波形測定を容
易に行うことができるメモリモジュールを得ることを目
的とする。
【０００５】なお、参考までに、実開平６−４１１５４
号公報では、不揮発性メモリ基板上に電位差測定用のパ
ターン２２ａ、２３ａを設けて、プローブが接触できる
ようにした例が開示されており、実開平６−７２２４２
号公報では、マルチチップモジュールにおいて、スルー
ホール上にテスト用端子を備え、該端子にプローブを接
触できるようにした例が開示されている。また、特開平
５−５２８６９号及び実登第３００５４９６号公報で
は、プローブピン間の距離を調整できるようにしている
例がそれぞれ開示されており、実開平６−７３９１１号
公報では、水晶発振器の周波数を調整するために、トリ
マコンデンサや厚膜トリミングコンデンサを使用してい
る例が開示されている。
号公報では、不揮発性メモリ基板上に電位差測定用のパ
ターン２２ａ、２３ａを設けて、プローブが接触できる
ようにした例が開示されており、実開平６−７２２４２
号公報では、マルチチップモジュールにおいて、スルー
ホール上にテスト用端子を備え、該端子にプローブを接
触できるようにした例が開示されている。また、特開平
５−５２８６９号及び実登第３００５４９６号公報で
は、プローブピン間の距離を調整できるようにしている
例がそれぞれ開示されており、実開平６−７３９１１号
公報では、水晶発振器の周波数を調整するために、トリ
マコンデンサや厚膜トリミングコンデンサを使用してい
る例が開示されている。
【０００６】
【課題を解決するための手段】この発明に係るメモリモ
ジュールは、プリント配線基板で形成されたモジュール
基板上にメモリＩＣ等の各ＩＣを設けてなるメモリモジ
ュールにおいて、各ＩＣのそれぞれのＩＣピンを対応し
て接続するためにモジュール基板上に設けられた各パッ
ドと、該各パッドが設けられた面と相反する面であるモ
ジュール基板の裏面に設けられた、波形測定を行うため
の少なくとも１つの波形測定用パッドと、各パッドにお
けるクロック信号が入力されるＩＣピンが接続されるパ
ッドと該波形測定用パッドとを接続するためにモジュー
ル基板に設けられた少なくとも１つのスルーホールとを
備えるものである。
ジュールは、プリント配線基板で形成されたモジュール
基板上にメモリＩＣ等の各ＩＣを設けてなるメモリモジ
ュールにおいて、各ＩＣのそれぞれのＩＣピンを対応し
て接続するためにモジュール基板上に設けられた各パッ
ドと、該各パッドが設けられた面と相反する面であるモ
ジュール基板の裏面に設けられた、波形測定を行うため
の少なくとも１つの波形測定用パッドと、各パッドにお
けるクロック信号が入力されるＩＣピンが接続されるパ
ッドと該波形測定用パッドとを接続するためにモジュー
ル基板に設けられた少なくとも１つのスルーホールとを
備えるものである。
【０００７】具体的には、上記波形測定用パッドは、ク
ロック信号が入力されるＩＣピンが接続されるパッドの
直下に配置されると共に、該パッドと１つのスルーホー
ルで接続されるようにした。
ロック信号が入力されるＩＣピンが接続されるパッドの
直下に配置されると共に、該パッドと１つのスルーホー
ルで接続されるようにした。
【０００８】また、上記モジュール基板は、積層基板で
形成され、上記クロック信号が入力されるＩＣピンが接
続されるパッドの直下に形成された第１スルーホール
と、上記波形測定用パッドの直下に形成された第２スル
ーホールが、積層基板の積層面に形成された配線で接続
されるようにしてもよい。
形成され、上記クロック信号が入力されるＩＣピンが接
続されるパッドの直下に形成された第１スルーホール
と、上記波形測定用パッドの直下に形成された第２スル
ーホールが、積層基板の積層面に形成された配線で接続
されるようにしてもよい。
【０００９】この場合、具体的には、上記モジュール基
板は、各層の基板ごとにスルーホール及び配線を形成し
た後、該各層の基板を積層するビルドアップ基板で形成
されるようにする。
板は、各層の基板ごとにスルーホール及び配線を形成し
た後、該各層の基板を積層するビルドアップ基板で形成
されるようにする。
【００１０】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明を適用するメモリモジュ
ールの回路構成例を示した概略のブロック図である。な
お、図１では、汎用のＤＲＡＭモジュールを例にしてク
ロック信号の伝送経路を示しており、その他の部分につ
いては省略している。図１において、メモリモジュール
１は、ＤＤＲ(double data rate) ＳＤＲＡＭ等のメモ
リＩＣからなるメモリ部２と、レジスタードバッファ(r
egistered buffer)部３と、ＰＬＬ(phase-locked loop)
回路部４とを備えている。また、ＰＬＬ回路部４には、
外部からコネクタピン５を介してクロック信号Ｃｌｋが
入力され、メモリ部２、レジスタードバッファ部３及び
ＰＬＬ回路部４は、それぞれ対応する独立したＩＣで形
成されている。
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明を適用するメモリモジュ
ールの回路構成例を示した概略のブロック図である。な
お、図１では、汎用のＤＲＡＭモジュールを例にしてク
ロック信号の伝送経路を示しており、その他の部分につ
いては省略している。図１において、メモリモジュール
１は、ＤＤＲ(double data rate) ＳＤＲＡＭ等のメモ
リＩＣからなるメモリ部２と、レジスタードバッファ(r
egistered buffer)部３と、ＰＬＬ(phase-locked loop)
回路部４とを備えている。また、ＰＬＬ回路部４には、
外部からコネクタピン５を介してクロック信号Ｃｌｋが
入力され、メモリ部２、レジスタードバッファ部３及び
ＰＬＬ回路部４は、それぞれ対応する独立したＩＣで形
成されている。
【００１１】ＰＬＬ回路部４には、配線６によってＰＬ
Ｌフィードバック回路が形成されており、該配線６と接
地との間に、クロック信号のスキュー調整用のコンデン
サ７が設けられている。また、ＰＬＬ回路部４は、外部
からのクロック信号Ｃｌｋから生成した内部クロック信
号を、配線８を介してレジスタードバッファ部３に、配
線９を介してメモリ部２にそれぞれ出力する。更に、配
線８と接地との間には、クロック信号のスキュー調整用
のコンデンサ１０が設けられている。一方、レジスター
ドバッファ部３とメモリ部２は、アドレス信号及びコン
トロール信号等を伝送するための配線１１で接続されて
いる。
Ｌフィードバック回路が形成されており、該配線６と接
地との間に、クロック信号のスキュー調整用のコンデン
サ７が設けられている。また、ＰＬＬ回路部４は、外部
からのクロック信号Ｃｌｋから生成した内部クロック信
号を、配線８を介してレジスタードバッファ部３に、配
線９を介してメモリ部２にそれぞれ出力する。更に、配
線８と接地との間には、クロック信号のスキュー調整用
のコンデンサ１０が設けられている。一方、レジスター
ドバッファ部３とメモリ部２は、アドレス信号及びコン
トロール信号等を伝送するための配線１１で接続されて
いる。
【００１２】ここで、汎用のＤＲＡＭモジュールでは、
ＰＬＬ回路部４とメモリ部２との間のクロックスキュ
ー、及びＰＬＬ回路部４とレジスタードバッファ部３と
の間のクロックスキューを所定の値に合わせることが規
定されている。該各クロックスキューは、それぞれ対応
するコンデンサ７及び１０の値を変えることによって調
整が行われる。通常は、メモリ部２及びレジスタードバ
ッファ部３の各ＩＣに入力されるクロック信号の波形を
測定しながら、該各コンデンサ７及び１０の値を変えて
クロックスキューを最適値に調整する。
ＰＬＬ回路部４とメモリ部２との間のクロックスキュ
ー、及びＰＬＬ回路部４とレジスタードバッファ部３と
の間のクロックスキューを所定の値に合わせることが規
定されている。該各クロックスキューは、それぞれ対応
するコンデンサ７及び１０の値を変えることによって調
整が行われる。通常は、メモリ部２及びレジスタードバ
ッファ部３の各ＩＣに入力されるクロック信号の波形を
測定しながら、該各コンデンサ７及び１０の値を変えて
クロックスキューを最適値に調整する。
【００１３】図２は、本発明の実施の形態１におけるメ
モリモジュールの例を示した概略の断面図である。な
お、図２では、図１で示したメモリモジュール１におけ
る波形測定が行われる１つのＩＣの周辺構造を例にして
示しており、その他の部分は省略している。図２におい
て、ＩＣ２１を搭載するために、プリント配線基板で形
成されたモジュール基板２２上に各パッドが設けられ、
該各パッドの内、波形測定を行うクロック信号が入力さ
れるＩＣ２１のＩＣピン２３が接続されるパッド２４の
下にはスルーホール２５が形成されている。
モリモジュールの例を示した概略の断面図である。な
お、図２では、図１で示したメモリモジュール１におけ
る波形測定が行われる１つのＩＣの周辺構造を例にして
示しており、その他の部分は省略している。図２におい
て、ＩＣ２１を搭載するために、プリント配線基板で形
成されたモジュール基板２２上に各パッドが設けられ、
該各パッドの内、波形測定を行うクロック信号が入力さ
れるＩＣ２１のＩＣピン２３が接続されるパッド２４の
下にはスルーホール２５が形成されている。
【００１４】更に、該スルーホール２５の他方の開口部
には、波形測定を行うためのプローブを接続する波形測
定用パッド２６が、モジュール基板２２におけるＩＣ２
１の搭載面と相反する面（以下、この面を裏面と呼ぶ）
に設けられている。すなわち、パッド２４と波形測定用
パッド２６は、スルーホール２５によって電気的に接続
されている。また、ＩＣ２１のＩＣピン２３は、半田ペ
ースト２７によってパッド２４に接続される。
には、波形測定を行うためのプローブを接続する波形測
定用パッド２６が、モジュール基板２２におけるＩＣ２
１の搭載面と相反する面（以下、この面を裏面と呼ぶ）
に設けられている。すなわち、パッド２４と波形測定用
パッド２６は、スルーホール２５によって電気的に接続
されている。また、ＩＣ２１のＩＣピン２３は、半田ペ
ースト２７によってパッド２４に接続される。
【００１５】波形測定装置のプローブ（図示せず）を波
形測定用パッド２６に接続することによって、ＩＣ２１
に入力されるクロック信号の波形を容易に測定すること
ができる。このように、メモリ部２をなすＩＣ、レジス
タードバッファ部３をなすＩＣ、及びＰＬＬ回路部４を
なすＩＣを、それぞれＩＣ２１と同様の構造でモジュー
ル基板２２に搭載することにより、各ＩＣに入力される
クロック信号の波形を容易に測定することができる。こ
のため、各ＩＣに入力されるそれぞれのクロック信号に
おけるスキューの調整を容易に行うことができる。な
お、図２では、モジュール基板２２を積層基板で形成さ
れている場合を例にして示しているが、モジュール基板
２２に単層のプリント配線基板を使用してもよい。
形測定用パッド２６に接続することによって、ＩＣ２１
に入力されるクロック信号の波形を容易に測定すること
ができる。このように、メモリ部２をなすＩＣ、レジス
タードバッファ部３をなすＩＣ、及びＰＬＬ回路部４を
なすＩＣを、それぞれＩＣ２１と同様の構造でモジュー
ル基板２２に搭載することにより、各ＩＣに入力される
クロック信号の波形を容易に測定することができる。こ
のため、各ＩＣに入力されるそれぞれのクロック信号に
おけるスキューの調整を容易に行うことができる。な
お、図２では、モジュール基板２２を積層基板で形成さ
れている場合を例にして示しているが、モジュール基板
２２に単層のプリント配線基板を使用してもよい。
【００１６】上記のように、本実施の形態１におけるメ
モリモジュールは、モジュール基板２２に搭載され波形
測定を行う必要がある各ＩＣごとに、波形測定を行うＩ
Ｃピン、例えばクロック信号が入力されるＩＣピン２３
が接続されるパッド２４の直下の裏面に、スルーホール
２５で接続された波形測定用パッド２６をそれぞれ設け
るようにした。このことから、配線が密集するＩＣの周
辺に波形測定用パッドを設けることなく、更に、余分な
配線を引き回すことなく、波形測定装置のプローブを接
続するための波形測定用パッドを設けることができ、ク
ロック信号のスキュー調整を行うためのクロック信号の
波形測定等における波形測定を容易かつ正確に行うこと
ができる。
モリモジュールは、モジュール基板２２に搭載され波形
測定を行う必要がある各ＩＣごとに、波形測定を行うＩ
Ｃピン、例えばクロック信号が入力されるＩＣピン２３
が接続されるパッド２４の直下の裏面に、スルーホール
２５で接続された波形測定用パッド２６をそれぞれ設け
るようにした。このことから、配線が密集するＩＣの周
辺に波形測定用パッドを設けることなく、更に、余分な
配線を引き回すことなく、波形測定装置のプローブを接
続するための波形測定用パッドを設けることができ、ク
ロック信号のスキュー調整を行うためのクロック信号の
波形測定等における波形測定を容易かつ正確に行うこと
ができる。
【００１７】実施の形態２．上記実施の形態１では、パ
ッド２４の直下の裏面に波形測定用パッド２６を設ける
ようにしたが、このような波形測定用パッド２６の位置
に、配線又は他のパッド等がすでに設けられ、波形測定
用パッド２６を設けることができない場合がある。この
ような場合、モジュール基板２２にビルドアップ（Buil
d-up）基板を使用して、波形測定用パッド２６をモジュ
ール基板２２の裏面の最適な位置に設けるようにしても
よく、このようにしたものを本発明の実施の形態２とす
る。
ッド２４の直下の裏面に波形測定用パッド２６を設ける
ようにしたが、このような波形測定用パッド２６の位置
に、配線又は他のパッド等がすでに設けられ、波形測定
用パッド２６を設けることができない場合がある。この
ような場合、モジュール基板２２にビルドアップ（Buil
d-up）基板を使用して、波形測定用パッド２６をモジュ
ール基板２２の裏面の最適な位置に設けるようにしても
よく、このようにしたものを本発明の実施の形態２とす
る。
【００１８】図３は、本発明の実施の形態２におけるメ
モリモジュールの例を示した概略の断面図である。な
お、図３においても、図１で示したメモリモジュール１
における波形測定が行われる１つのＩＣの周辺構造を例
にして示しており、その他の部分は省略している。ま
た、図３では、図２と同じものは同じ符号で示してお
り、ここではその説明を省略する。
モリモジュールの例を示した概略の断面図である。な
お、図３においても、図１で示したメモリモジュール１
における波形測定が行われる１つのＩＣの周辺構造を例
にして示しており、その他の部分は省略している。ま
た、図３では、図２と同じものは同じ符号で示してお
り、ここではその説明を省略する。
【００１９】図３において、モジュール基板３２は、第
１層基板３２ａ、第２層基板３２ｂ及び第３層基板３２
ｃの３層からなる積層構造をなすプリント配線基板であ
る積層基板をなしている。第１層基板３２ａには、パッ
ド２４が形成され該パッド２４の直下に第１スルーホー
ル３５ａが形成されている。また、モジュール基板３２
の裏面をなす第３層基板３２ｃには波形測定用パッド２
６が形成され、該波形測定用パッド２６の直下には第２
層基板３２ｂと第３層基板３２ｃを貫通させて形成した
第２スルーホール３５ｂが形成されている。更に、第１
スルーホール３５ａと第２スルーホール３５ｂは、内層
配線３６で電気的に接続されている。
１層基板３２ａ、第２層基板３２ｂ及び第３層基板３２
ｃの３層からなる積層構造をなすプリント配線基板であ
る積層基板をなしている。第１層基板３２ａには、パッ
ド２４が形成され該パッド２４の直下に第１スルーホー
ル３５ａが形成されている。また、モジュール基板３２
の裏面をなす第３層基板３２ｃには波形測定用パッド２
６が形成され、該波形測定用パッド２６の直下には第２
層基板３２ｂと第３層基板３２ｃを貫通させて形成した
第２スルーホール３５ｂが形成されている。更に、第１
スルーホール３５ａと第２スルーホール３５ｂは、内層
配線３６で電気的に接続されている。
【００２０】すなわち、パッド２４は、第１スルーホー
ル３５ａ、内層配線３６及び第２スルーホール３５ｂを
介して波形測定用パッド２６に電気的に接続されてい
る。このようなモジュール基板３２の構造は、積層基板
の各層基板３２ａ〜３２ｃを積層する前に、各層基板３
２ａ〜３２ｃのスルーホールを形成した後に各層基板３
２ａ〜３２ｃを積層するビルドアップ基板を使用するこ
とによって実現することができる。なお、図３では、モ
ジュール基板３２に３層の積層基板を使用した場合を例
にして示したが、これは一例であり、モジュール基板３
２に積層基板を使用すればよい。
ル３５ａ、内層配線３６及び第２スルーホール３５ｂを
介して波形測定用パッド２６に電気的に接続されてい
る。このようなモジュール基板３２の構造は、積層基板
の各層基板３２ａ〜３２ｃを積層する前に、各層基板３
２ａ〜３２ｃのスルーホールを形成した後に各層基板３
２ａ〜３２ｃを積層するビルドアップ基板を使用するこ
とによって実現することができる。なお、図３では、モ
ジュール基板３２に３層の積層基板を使用した場合を例
にして示したが、これは一例であり、モジュール基板３
２に積層基板を使用すればよい。
【００２１】このように、本実施の形態２におけるメモ
リモジュールは、メモリモジュールを形成するモジュー
ル基板３２にビルドアップ基板を使用して、波形測定用
パッド２６をモジュール基板３２の裏面における所望の
位置に設けるようにした。このことから、上記実施の形
態１と同様の効果を得ることができると共に、波形測定
用パッドをモジュール基板裏面の所望の位置に設けるこ
とができ、メモリモジュールの設計効率を向上させるこ
とができる。
リモジュールは、メモリモジュールを形成するモジュー
ル基板３２にビルドアップ基板を使用して、波形測定用
パッド２６をモジュール基板３２の裏面における所望の
位置に設けるようにした。このことから、上記実施の形
態１と同様の効果を得ることができると共に、波形測定
用パッドをモジュール基板裏面の所望の位置に設けるこ
とができ、メモリモジュールの設計効率を向上させるこ
とができる。
【００２２】なお、上記実施の形態１及び実施の形態２
では、各ＩＣのクロック信号の波形を測定する場合を例
にして説明したが、各ＩＣにおける波形を測定したいＩ
Ｃピンに対して図２及び図３で示したような構造で波形
測定用パッドを形成することによって、波形測定を容易
に行うことができる。
では、各ＩＣのクロック信号の波形を測定する場合を例
にして説明したが、各ＩＣにおける波形を測定したいＩ
Ｃピンに対して図２及び図３で示したような構造で波形
測定用パッドを形成することによって、波形測定を容易
に行うことができる。
【００２３】
【発明の効果】請求項１に係るメモリモジュールは、モ
ジュール基板に搭載され波形測定を行う必要がある各Ｉ
Ｃごとに、クロック信号が入力されるＩＣピンが接続さ
れるパッドと、モジュール基板の裏面に設けられた波形
測定用パッドを、少なくとも１つのスルーホールで接続
するようにした。このことから、配線が密集するＩＣの
周辺に波形測定用パッドを設けることなく、波形測定装
置のプローブを接続するための波形測定用パッドを設け
ることができ、クロック信号のスキュー調整を行うため
のクロック信号の波形測定を容易かつ正確に行うことが
できる。
ジュール基板に搭載され波形測定を行う必要がある各Ｉ
Ｃごとに、クロック信号が入力されるＩＣピンが接続さ
れるパッドと、モジュール基板の裏面に設けられた波形
測定用パッドを、少なくとも１つのスルーホールで接続
するようにした。このことから、配線が密集するＩＣの
周辺に波形測定用パッドを設けることなく、波形測定装
置のプローブを接続するための波形測定用パッドを設け
ることができ、クロック信号のスキュー調整を行うため
のクロック信号の波形測定を容易かつ正確に行うことが
できる。
【００２４】請求項２に係るメモリモジュールは、請求
項１において、上記波形測定用パッドが、クロック信号
が入力されるＩＣピンが接続されるパッドの直下に配置
され、該パッドと１つのスルーホールで接続されるよう
にした。このことから、余分な配線を引き回すことな
く、クロック信号が入力されるＩＣピンが接続されるパ
ッドと波形測定用パッドを接続することができる。
項１において、上記波形測定用パッドが、クロック信号
が入力されるＩＣピンが接続されるパッドの直下に配置
され、該パッドと１つのスルーホールで接続されるよう
にした。このことから、余分な配線を引き回すことな
く、クロック信号が入力されるＩＣピンが接続されるパ
ッドと波形測定用パッドを接続することができる。
【００２５】請求項３に係るメモリモジュールは、請求
項１において、モジュール基板を積層基板で形成し、ク
ロック信号が入力されるＩＣピンが接続されるパッドの
直下に形成された第１スルーホールと、波形測定用パッ
ドの直下に形成された第２スルーホールが、積層基板の
積層面に形成された配線で接続されるようにした。この
ことから、波形測定用パッドをモジュール基板裏面の所
望の位置に設けることができ、メモリモジュールの設計
効率を向上させることができる。
項１において、モジュール基板を積層基板で形成し、ク
ロック信号が入力されるＩＣピンが接続されるパッドの
直下に形成された第１スルーホールと、波形測定用パッ
ドの直下に形成された第２スルーホールが、積層基板の
積層面に形成された配線で接続されるようにした。この
ことから、波形測定用パッドをモジュール基板裏面の所
望の位置に設けることができ、メモリモジュールの設計
効率を向上させることができる。
【００２６】請求項４に係るメモリモジュールは、請求
項３において、具体的には、モジュール基板をビルドア
ップ基板で形成するようにした。このことから、波形測
定用パッドをモジュール基板裏面の所望の位置に設ける
ことができる。
項３において、具体的には、モジュール基板をビルドア
ップ基板で形成するようにした。このことから、波形測
定用パッドをモジュール基板裏面の所望の位置に設ける
ことができる。
【図１】 本発明を適用するメモリモジュールの回路構
成例を示した概略のブロック図である。
成例を示した概略のブロック図である。
【図２】 本発明の実施の形態１におけるメモリモジュ
ールの例を示した概略の断面図である。
ールの例を示した概略の断面図である。
【図３】 本発明の実施の形態２におけるメモリモジュ
ールの例を示した概略の断面図である。
ールの例を示した概略の断面図である。
１ メモリモジュール、 ２ メモリ部、 ３ レジス
タードバッファ部、４ ＰＬＬ回路部、 ５ コネクタ
ピン、 ６ ＰＬＬフィードバック回路、２１ ＩＣ、
２２，３２ モジュール基板、 ２３ ＩＣピン、
２４ パッド、 ２５ スルーホール、 ２６ 波形測
定用パッド、 ２７ 半田ペースト、 ３２ａ 第１層
基板、 ３２ｂ 第２層基板、 ３２ｃ 第３層基板、
３５ａ 第１スルーホール、 ３５ｂ 第２スルーホ
ール、 ３６ 内層配線。
タードバッファ部、４ ＰＬＬ回路部、 ５ コネクタ
ピン、 ６ ＰＬＬフィードバック回路、２１ ＩＣ、
２２，３２ モジュール基板、 ２３ ＩＣピン、
２４ パッド、 ２５ スルーホール、 ２６ 波形測
定用パッド、 ２７ 半田ペースト、 ３２ａ 第１層
基板、 ３２ｂ 第２層基板、 ３２ｃ 第３層基板、
３５ａ 第１スルーホール、 ３５ｂ 第２スルーホ
ール、 ３６ 内層配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｑ Ｇ０１Ｒ 31/28 Ｂ Ｐ Ｆターム(参考） 2G032 AA04 AA07 AD07 AG07 AK03 AL03 AL05 5E317 AA02 AA24 CD29 GG16 5E346 AA43 BB01 EE31 GG31 HH40
Claims (4)
- 【請求項１】 プリント配線基板で形成されたモジュー
ル基板上にメモリＩＣ等の各ＩＣを設けてなるメモリモ
ジュールにおいて、 上記各ＩＣのそれぞれのＩＣピンを対応して接続するた
めに上記モジュール基板上に設けられた各パッドと、 該各パッドが設けられた面と相反する面である上記モジ
ュール基板の裏面に設けられた、波形測定を行うための
少なくとも１つの波形測定用パッドと、 上記各パッドにおけるクロック信号が入力されるＩＣピ
ンが接続されるパッドと該波形測定用パッドとを接続す
るために上記モジュール基板に設けられた少なくとも１
つのスルーホールと、を備えることを特徴とするメモリ
モジュール。 - 【請求項２】 上記波形測定用パッドは、クロック信号
が入力されるＩＣピンが接続されるパッドの直下に配置
されると共に、該パッドと１つのスルーホールで接続さ
れることを特徴とする請求項１記載のメモリモジュー
ル。 - 【請求項３】 上記モジュール基板は、積層基板で形成
され、上記クロック信号が入力されるＩＣピンが接続さ
れるパッドの直下に形成された第１スルーホールと、上
記波形測定用パッドの直下に形成された第２スルーホー
ルが、積層基板の積層面に形成された配線で接続される
ことを特徴とする請求項１記載のメモリモジュール。 - 【請求項４】 上記モジュール基板は、各層の基板ごと
にスルーホール及び配線を形成した後、該各層の基板を
積層するビルドアップ基板で形成されることを特徴とす
る請求項３記載のメモリモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362969A JP2002164633A (ja) | 2000-11-29 | 2000-11-29 | メモリモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362969A JP2002164633A (ja) | 2000-11-29 | 2000-11-29 | メモリモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002164633A true JP2002164633A (ja) | 2002-06-07 |
Family
ID=18834158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000362969A Pending JP2002164633A (ja) | 2000-11-29 | 2000-11-29 | メモリモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002164633A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093207A (ja) * | 2008-10-10 | 2010-04-22 | Mitsubishi Electric Corp | プリント配線板のはんだ接合検査用配線構造 |
| US8853694B2 (en) | 2012-01-09 | 2014-10-07 | Samsung Electronics Co., Ltd. | Chip on film package including test pads and semiconductor devices including the same |
| US10204661B2 (en) | 2014-06-30 | 2019-02-12 | Toshiba Memory Corporation | Semiconductor device |
-
2000
- 2000-11-29 JP JP2000362969A patent/JP2002164633A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093207A (ja) * | 2008-10-10 | 2010-04-22 | Mitsubishi Electric Corp | プリント配線板のはんだ接合検査用配線構造 |
| US8853694B2 (en) | 2012-01-09 | 2014-10-07 | Samsung Electronics Co., Ltd. | Chip on film package including test pads and semiconductor devices including the same |
| US10204661B2 (en) | 2014-06-30 | 2019-02-12 | Toshiba Memory Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576992B1 (en) | Chip scale stacking system and method | |
| US7495334B2 (en) | Stacking system and method | |
| US5396102A (en) | Semiconductor device | |
| KR100403621B1 (ko) | 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법 | |
| US6756661B2 (en) | Semiconductor device, a semiconductor module loaded with said semiconductor device and a method of manufacturing said semiconductor device | |
| US7113418B2 (en) | Memory systems and methods | |
| US5103247A (en) | Semiconductor device | |
| KR100880054B1 (ko) | 회로 모듈 시스템 및 방법 | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| JP2003108512A (ja) | データバス配線方法、メモリシステム及びメモリモジュール基板 | |
| US8709832B2 (en) | Chip on film (COF) package having test line for testing electrical function of chip and method for manufacturing same | |
| JP2002164633A (ja) | メモリモジュール | |
| US5142351A (en) | Via-less two-metal tape-automated bonding system | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| JP2014212215A (ja) | 配線基板ユニットの製造方法、挿入用台座の製造方法、配線基板ユニット、および挿入用台座 | |
| JP2001119120A (ja) | フレキシブル配線板パッケージ及びその製造方法 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3914456B2 (ja) | システム | |
| JP2935920B2 (ja) | 半導体装置モジュールの製造方法 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP2515755B2 (ja) | 半導体装置 | |
| JPS62134939A (ja) | 混成集積回路 | |
| JPH11177015A (ja) | 半導体パッケージおよび半導体パッケージ実装用中間基板 | |
| JP2003168852A (ja) | 電子部品の実装方法 | |
| JPH02288292A (ja) | 半導体装置 |