JP2935920B2 - 半導体装置モジュールの製造方法 - Google Patents
半導体装置モジュールの製造方法Info
- Publication number
- JP2935920B2 JP2935920B2 JP3257331A JP25733191A JP2935920B2 JP 2935920 B2 JP2935920 B2 JP 2935920B2 JP 3257331 A JP3257331 A JP 3257331A JP 25733191 A JP25733191 A JP 25733191A JP 2935920 B2 JP2935920 B2 JP 2935920B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- chip capacitor
- circuit
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置とチップコ
ンデンサなどの部品を実装する半導体装置モジュールの
製造方法に係り、特に、シングル・インライン・メモリ
・モジュール（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｍｅｍｏ
ｒｙ Ｍｏｄｕｌｅ：以下、ＳＩＭＭという）の製造方
法に関するものである。
ンデンサなどの部品を実装する半導体装置モジュールの
製造方法に係り、特に、シングル・インライン・メモリ
・モジュール（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｍｅｍｏ
ｒｙ Ｍｏｄｕｌｅ：以下、ＳＩＭＭという）の製造方
法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。
例えば、以下に示すようなものがあった。
【０００３】図５はかかる従来のＳＩＭＭが回路基板上
に実装された平面図、図６はそのＳＩＭＭの実装側面図
を示している。
に実装された平面図、図６はそのＳＩＭＭの実装側面図
を示している。
【０００４】これらの図に示すように、従来は、配線パ
ターンが形成された回路基板１上にＱＦＪ（Ｑｕａｄ
Ｆｌａｔ Ｊ−Ｌｅａｄ）２を実装すると同時に、チッ
プコンデンサ等のチップ部品３をＱＦＪ２の直下やＱＦ
Ｊ２の近傍に配置するようにしていた。
ターンが形成された回路基板１上にＱＦＪ（Ｑｕａｄ
Ｆｌａｔ Ｊ−Ｌｅａｄ）２を実装すると同時に、チッ
プコンデンサ等のチップ部品３をＱＦＪ２の直下やＱＦ
Ｊ２の近傍に配置するようにしていた。
【０００５】以下、ＳＩＭＭの製造方法について詳細に
説明すると、回路基板の形成については、まず、図７
（ａ）に示すように、基板１１の両面にラミネートされ
た銅フィルム１２を形成する。次に、図７（ｂ）に示す
ように、その銅フィルム１２上にフォトレジスト１３を
形成し、図７（ｃ）に示すように、パターンエッチング
を行い、図７（ｄ）に示すように、フォトレジスト１３
を除去して、図７（ｅ）に示すように、銅フィルム１２
のパターン上にメッキ１４を施し、半導体装置あるいは
受動・能動部品を搭載する配線パターンを形成するよう
にしていた。
説明すると、回路基板の形成については、まず、図７
（ａ）に示すように、基板１１の両面にラミネートされ
た銅フィルム１２を形成する。次に、図７（ｂ）に示す
ように、その銅フィルム１２上にフォトレジスト１３を
形成し、図７（ｃ）に示すように、パターンエッチング
を行い、図７（ｄ）に示すように、フォトレジスト１３
を除去して、図７（ｅ）に示すように、銅フィルム１２
のパターン上にメッキ１４を施し、半導体装置あるいは
受動・能動部品を搭載する配線パターンを形成するよう
にしていた。
【０００６】そこで、回路基板上の配線パターン上へ部
品を実装するには、図８（ａ）に示すように、回路基板
２０上の配線パターン２１上の必要部分へ、スクリーン
印刷方法やディスペンス方法を用いて半田ペースト２２
を施す。次に、図８（ｂ）に示すように、その半田ペー
スト２２上に半導体装置２３やチップコンデンサ２４な
どの受動・能動素子を載せ、図８（ｃ）に示すように、
リフローを行ない、図８（ｄ）に示すように、半導体装
置２３の端子やチップコンデンサ２４などの受動・能動
素子の端子と、回路基板２０の所定の配線パターン２１
との接続を行なうようにしていた。
品を実装するには、図８（ａ）に示すように、回路基板
２０上の配線パターン２１上の必要部分へ、スクリーン
印刷方法やディスペンス方法を用いて半田ペースト２２
を施す。次に、図８（ｂ）に示すように、その半田ペー
スト２２上に半導体装置２３やチップコンデンサ２４な
どの受動・能動素子を載せ、図８（ｃ）に示すように、
リフローを行ない、図８（ｄ）に示すように、半導体装
置２３の端子やチップコンデンサ２４などの受動・能動
素子の端子と、回路基板２０の所定の配線パターン２１
との接続を行なうようにしていた。
【０００７】
【発明が解決しようとする課題】従来のＱＦＪを用いた
実装方式では完成品の幅方向が厚く、また、ＳＩＭＭを
基板に実装する場合には、せいぜい１０ｍｍ〜１２ｍｍ
ピッチ程度である。しかしながら、最低の装置の小型化
などから実装されるＳＩＭＭのピッチも６〜７ｍｍ程度
が要求されており、従来のＱＦＪを用いたＳＩＭＭでは
実装できないという問題があった。
実装方式では完成品の幅方向が厚く、また、ＳＩＭＭを
基板に実装する場合には、せいぜい１０ｍｍ〜１２ｍｍ
ピッチ程度である。しかしながら、最低の装置の小型化
などから実装されるＳＩＭＭのピッチも６〜７ｍｍ程度
が要求されており、従来のＱＦＪを用いたＳＩＭＭでは
実装できないという問題があった。
【０００８】このような状況から、この６〜７ｍｍピッ
チで実装するために、図９に示すように、回路基板３１
に搭載されるＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）３２という、ガルウィング
形状リードを備えたＱＦＪに比べ大変薄いパッケージを
用いたＳＩＭＭが開発されている。このパッケージを用
いたＳＩＭＭはＴＳＯＰ３２のスタンドオフが、チップ
コンデンサ３３の厚さより小さいために、チップコンデ
ンサ３３はＴＳＯＰ３２の直下ではなく、近傍に配置す
る構造をとらざるを得なかった。これによれば、厚みは
満足したとしても、ＴＳＯＰ３２の近傍にチップコンデ
ンサ３３を配置するために回路基板３１の面積は大きく
なるといった問題点があった。
チで実装するために、図９に示すように、回路基板３１
に搭載されるＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）３２という、ガルウィング
形状リードを備えたＱＦＪに比べ大変薄いパッケージを
用いたＳＩＭＭが開発されている。このパッケージを用
いたＳＩＭＭはＴＳＯＰ３２のスタンドオフが、チップ
コンデンサ３３の厚さより小さいために、チップコンデ
ンサ３３はＴＳＯＰ３２の直下ではなく、近傍に配置す
る構造をとらざるを得なかった。これによれば、厚みは
満足したとしても、ＴＳＯＰ３２の近傍にチップコンデ
ンサ３３を配置するために回路基板３１の面積は大きく
なるといった問題点があった。
【０００９】本発明は、上記したような、半導体装置の
直下の回路基板上にチップ部品を搭載することができ
ず、半導体装置の近傍に配置するため、その実装面積が
大きくなるといった問題点を除去し、予め穴あけ加工を
施した回路基板へチップコンデンサなどの部品を搭載
し、部品の搭載時の振動による脱落を防止するととも
に、高密度実装可能な半導体装置モジュールの製造方法
を提供することを目的とする。
直下の回路基板上にチップ部品を搭載することができ
ず、半導体装置の近傍に配置するため、その実装面積が
大きくなるといった問題点を除去し、予め穴あけ加工を
施した回路基板へチップコンデンサなどの部品を搭載
し、部品の搭載時の振動による脱落を防止するととも
に、高密度実装可能な半導体装置モジュールの製造方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、〔１〕 半導体装置モジュールの製造方法において、表面
と裏面とを貫通する貫通穴と、前記表面に形成された回
路パターンと、前記裏面に形成された前記貫通穴内に突
出すると共に所定間隔をあけて配置される回路パターン
とを有する回路基板の前記貫通穴に、その少なくとも一
辺が前記裏面に形成された回路パターン間の所定間隔よ
りも大きく、その少なくとも他辺が前記裏面に形成され
た回路パターン間の所定間隔よりも小さい部品の前記他
辺を前記回路パターン間を通して前記部品を前記貫通穴
に配置する工程と、前記部品を回転させ、前記一辺と前
記裏面に形成された回路パターンの前記突出部分とを接
続する工程と、前記貫通穴に対応する前記回路基板表面
に半導体素子を接続する工程とを設けるようにしたもの
である。
成するために、〔１〕 半導体装置モジュールの製造方法において、表面
と裏面とを貫通する貫通穴と、前記表面に形成された回
路パターンと、前記裏面に形成された前記貫通穴内に突
出すると共に所定間隔をあけて配置される回路パターン
とを有する回路基板の前記貫通穴に、その少なくとも一
辺が前記裏面に形成された回路パターン間の所定間隔よ
りも大きく、その少なくとも他辺が前記裏面に形成され
た回路パターン間の所定間隔よりも小さい部品の前記他
辺を前記回路パターン間を通して前記部品を前記貫通穴
に配置する工程と、前記部品を回転させ、前記一辺と前
記裏面に形成された回路パターンの前記突出部分とを接
続する工程と、前記貫通穴に対応する前記回路基板表面
に半導体素子を接続する工程とを設けるようにしたもの
である。
【００１１】
【作用】本発明によれば、予め回路基板にチップコンデ
ンサなどの部品を搭載する貫通穴を設けておき、この貫
通穴内にチップコンデンサなどの部品を実装し、これと
立体的に半導体装置を実装する。したがって、高密度実
装を可能にすることができる。また、搭載時に部品類の
振動による脱落を防止することができる。
ンサなどの部品を搭載する貫通穴を設けておき、この貫
通穴内にチップコンデンサなどの部品を実装し、これと
立体的に半導体装置を実装する。したがって、高密度実
装を可能にすることができる。また、搭載時に部品類の
振動による脱落を防止することができる。
【００１２】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。
がら詳細に説明する。
【００１３】図１は本発明の実施例を示す半導体装置モ
ージュルの断面図である。
ージュルの断面図である。
【００１４】図中、４０は回路基板、４１は貫通穴、４
２は回路基板４０の底面に配線される回路パターン、４
３は回路基板４０の上面に配線される回路パターン、４
４，４８は半田、４５は半導体装置（ＱＦＪ）、４６は
貫通穴４１に搭載されるチップコンデンサ、４７はその
チップコンデンサ４６の端子である。
２は回路基板４０の底面に配線される回路パターン、４
３は回路基板４０の上面に配線される回路パターン、４
４，４８は半田、４５は半導体装置（ＱＦＪ）、４６は
貫通穴４１に搭載されるチップコンデンサ、４７はその
チップコンデンサ４６の端子である。
【００１５】図に示すように、半導体装置４５が搭載さ
れるべき直下の回路基板４０にチップコンデンサ４６な
どの電子部品が搭載されるべき貫通穴４１が予め形成さ
れている。ここでは、半導体装置４５の端子は回路基板
４０の上面に形成された回路パターン４３に接続されて
おり、一方、チップコンデンサ４６の端子４７は回路基
板４０の底面に形成された回路パターン４２に半田４８
により接続されており、チップコンデンサ４６は半導体
装置４５に接続しない構造となっている。
れるべき直下の回路基板４０にチップコンデンサ４６な
どの電子部品が搭載されるべき貫通穴４１が予め形成さ
れている。ここでは、半導体装置４５の端子は回路基板
４０の上面に形成された回路パターン４３に接続されて
おり、一方、チップコンデンサ４６の端子４７は回路基
板４０の底面に形成された回路パターン４２に半田４８
により接続されており、チップコンデンサ４６は半導体
装置４５に接続しない構造となっている。
【００１６】また、図２に示すように、回路基板５０の
表裏にチップコンデンサ５６に接続すべき回路パターン
５２，５３と貫通穴５１を設けておき、この貫通穴５１
中にチップコンデンサ５６を搭載し、そのチップコンデ
ンサ５６の端子５７を回路パターン５２，５３に接続す
る。なお、半導体装置５５は前記同様にチップコンデン
サ５６上部に実装する。また、５４，５８は半田であ
る。
表裏にチップコンデンサ５６に接続すべき回路パターン
５２，５３と貫通穴５１を設けておき、この貫通穴５１
中にチップコンデンサ５６を搭載し、そのチップコンデ
ンサ５６の端子５７を回路パターン５２，５３に接続す
る。なお、半導体装置５５は前記同様にチップコンデン
サ５６上部に実装する。また、５４，５８は半田であ
る。
【００１７】なお、上記チップコンデンサの搭載の場
合、回路パターンの先端部５３ａには、図３に示すよう
に、凹凸を設けることにより、半田ペースト印刷時に十
分な量の半田ペーストが端子部分に供給されるように構
成している。
合、回路パターンの先端部５３ａには、図３に示すよう
に、凹凸を設けることにより、半田ペースト印刷時に十
分な量の半田ペーストが端子部分に供給されるように構
成している。
【００１８】なお、チップコンデンサ５６を実装する部
位において、少なくともチップコンデンサ５６が挿入さ
れる面の対向する回路パターンの間隔、ここでは、回路
パターン５３と５３との間隔はチップコンデンサ５６の
少なくとも一辺よりは大きくなるようにして、チップコ
ンデンサ５６が容易に貫通穴５１に挿入できるように構
成する。したがって、まず、チップコンデンサ５６を回
路パターン５３と５３との間に直交するように挿入し、
その後、９０度回転して、図３に示すように向きを変え
て、回路パターン５３と５３の凹凸が形成された先端部
に接続する。
位において、少なくともチップコンデンサ５６が挿入さ
れる面の対向する回路パターンの間隔、ここでは、回路
パターン５３と５３との間隔はチップコンデンサ５６の
少なくとも一辺よりは大きくなるようにして、チップコ
ンデンサ５６が容易に貫通穴５１に挿入できるように構
成する。したがって、まず、チップコンデンサ５６を回
路パターン５３と５３との間に直交するように挿入し、
その後、９０度回転して、図３に示すように向きを変え
て、回路パターン５３と５３の凹凸が形成された先端部
に接続する。
【００１９】更に、図４に示すように、チップコンデン
サ６６は貫通穴６１内に縦形に実装するようにしてもよ
い。すなわち、チップコンデンサ６６の上下に端子６７
が設けられ、接続すべき回路基板６０の回路パターン６
２，６３にチップコンデンサ６６を縦にして接続するこ
とができる。なお、６４，６８は半田、６５は半導体装
置である。
サ６６は貫通穴６１内に縦形に実装するようにしてもよ
い。すなわち、チップコンデンサ６６の上下に端子６７
が設けられ、接続すべき回路基板６０の回路パターン６
２，６３にチップコンデンサ６６を縦にして接続するこ
とができる。なお、６４，６８は半田、６５は半導体装
置である。
【００２０】上記のように、チップコンデンサは、回路
基板に形成された貫通穴内に実装され、回路基板の少な
くとも裏面に形成される回路パターンに半田ペーストに
より確実に接続することができる。
基板に形成された貫通穴内に実装され、回路基板の少な
くとも裏面に形成される回路パターンに半田ペーストに
より確実に接続することができる。
【００２１】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、チップコンデンサなどの部品を回路基板内に実
装する半導体モジュールにおいて、予め穴あけ加工を施
した回路基板へチップコンデンサなどの部品を搭載し、
高密度実装することができる。
よれば、チップコンデンサなどの部品を回路基板内に実
装する半導体モジュールにおいて、予め穴あけ加工を施
した回路基板へチップコンデンサなどの部品を搭載し、
高密度実装することができる。
【００２３】また、かかる半導体モジュールをパーソナ
ルコンピュータなどに実装することにより、装置の小型
化・軽量化を実現することができる。
ルコンピュータなどに実装することにより、装置の小型
化・軽量化を実現することができる。
【００２４】更に、搭載時に部品類の振動による脱落を
防止することができる。
防止することができる。
【００２５】また、部品上に回路パターンがオーバーハ
ングすることにより、半田ペーストなどの印刷を容易に
し、接続の信頼性の向上を図ることができる。
ングすることにより、半田ペーストなどの印刷を容易に
し、接続の信頼性の向上を図ることができる。
【図１】本発明の実施例を示す半導体装置モージュルの
断面図である。
断面図である。
【図２】本発明の他の実施例を示す半導体装置モージュ
ルの断面図である。
ルの断面図である。
【図３】図２の半導体装置モージュルのチップコンデン
サの搭載状態を示す底面図である。
サの搭載状態を示す底面図である。
【図４】本発明の更なる他の実施例を示す半導体装置モ
ージュルの断面図である。
ージュルの断面図である。
【図５】従来のＳＩＭＭが回路基板上に実装された平面
図である。
図である。
【図６】従来のＳＩＭＭの実装側面図である。
【図７】従来の回路基板の製造工程断面図である。
【図８】従来のＳＩＭＭの実装工程図である。
【図９】従来のＴＳＯＰを搭載したＳＩＭＭの実装構成
図である。
図である。
４０，５０，６０ 回路基板 ４１，５１，６１ 貫通穴 ４２，４３，５２，５３，６２，６３ 回路パターン ４４，４８，５４，５８，６４，６８ 半田 ４５，５５，６５ 半導体装置（ＱＦＪ） ４６，５６，６６ チップコンデンサ（部品） ４７，５７，６７ チップコンデンサの端子 ５３ａ 回路パターンの先端部
Claims (1)
- 【請求項１】 表面と裏面とを貫通する貫通穴と、前記
表面に形成された回路パターンと、前記裏面に形成され
た前記貫通穴内に突出すると共に所定間隔をあけて配置
される回路パターンとを有する回路基板の前記貫通穴
に、その少なくとも一辺が前記裏面に形成された回路パ
ターン間の所定間隔よりも大きく、その少なくとも他辺
が前記裏面に形成された回路パターン間の所定間隔より
も小さい部品の前記他辺を前記回路パターン間を通して
前記部品を前記貫通穴に配置する工程と、 前記部品を回転させ、前記一辺と前記裏面に形成された
回路パターンの前記突出部分とを接続する工程と、 前記貫通穴に対応する前記回路基板表面に半導体素子を
接続する工程とを備えたことを特徴とする半導体装置モ
ジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257331A JP2935920B2 (ja) | 1991-10-04 | 1991-10-04 | 半導体装置モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257331A JP2935920B2 (ja) | 1991-10-04 | 1991-10-04 | 半導体装置モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251840A JPH05251840A (ja) | 1993-09-28 |
| JP2935920B2 true JP2935920B2 (ja) | 1999-08-16 |
Family
ID=17304880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3257331A Expired - Fee Related JP2935920B2 (ja) | 1991-10-04 | 1991-10-04 | 半導体装置モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2935920B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043987A (en) * | 1997-08-25 | 2000-03-28 | Compaq Computer Corporation | Printed circuit board having a well structure accommodating one or more capacitor components |
| KR100429878B1 (ko) * | 2001-09-10 | 2004-05-03 | 삼성전자주식회사 | 메모리 모듈과 그에 사용되는 인쇄회로기판 |
| FR2897503B1 (fr) * | 2006-02-16 | 2014-06-06 | Valeo Sys Controle Moteur Sas | Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante |
| JP2017126710A (ja) * | 2016-01-15 | 2017-07-20 | 株式会社村田製作所 | 複合電子部品 |
-
1991
- 1991-10-04 JP JP3257331A patent/JP2935920B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05251840A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0527044B1 (en) | Memory package | |
| US5396102A (en) | Semiconductor device | |
| US4984064A (en) | Semiconductor device | |
| US6933209B2 (en) | Stacking memory chips using flat lead-frame with breakaway insertion pins and pin-to-pin bridges | |
| JP2935920B2 (ja) | 半導体装置モジュールの製造方法 | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| EP1460888A1 (en) | Low-profile electronic circuit module and method for manufacturing the same | |
| JPH0677644A (ja) | 三次元構造電子部品の端子部形成方法 | |
| US20060273468A1 (en) | Configuration for multi-layer ball grid array | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JP2866465B2 (ja) | 電子部品 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JP2705468B2 (ja) | 混成集積回路装置 | |
| JPH05327161A (ja) | 電子回路モジュール | |
| JPH0823163A (ja) | 基板の実装方法 | |
| JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
| JPS6057999A (ja) | 多層配線板 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPH04105390A (ja) | 基板機構 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JP3239461B2 (ja) | プリント基板 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH062276Y2 (ja) | 電子部品実装構造 | |
| KR20070082136A (ko) | 보조 기판을 갖는 반도체 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |