CN110620102B - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN110620102B
CN110620102B CN201910143423.1A CN201910143423A CN110620102B CN 110620102 B CN110620102 B CN 110620102B CN 201910143423 A CN201910143423 A CN 201910143423A CN 110620102 B CN110620102 B CN 110620102B
Authority
CN
China
Prior art keywords
region
pad
electrode
edge
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910143423.1A
Other languages
English (en)
Other versions
CN110620102A (zh
Inventor
熊谷建吾
田沼大吾
水野仁博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN110620102A publication Critical patent/CN110620102A/zh
Application granted granted Critical
Publication of CN110620102B publication Critical patent/CN110620102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的实施方式提供一种能够抑制电容器的位置偏移的半导体存储装置。实施方式的半导体存储装置具备衬底、半导体存储器零件及电容器。所述衬底具有第1焊垫与第2焊垫。所述第1焊垫具有第1区域与第2区域。在将从所述第1焊垫朝向所述第2焊垫的方向设为第1方向，将与所述第1方向交叉的方向设为第2方向的情况下，所述第2区域的所述第2方向的尺寸与所述第1电极的所述第2方向的尺寸的差小于所述第1区域的所述第2方向的尺寸与所述第1电极的所述第2方向的尺寸的差。所述第1电极遍及所述第1区域的至少一部分与所述第2区域的至少一部分地配置。

Description

半导体存储装置
[相关申请案]
本申请案享有将日本专利申请案2018-116469号(申请日：2018年6月19日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体存储装置。
背景技术
已知有具备衬底、半导体存储器零件及电容器的半导体存储装置。
发明内容
实施方式提供一种能够抑制电容器的位置偏移的半导体存储装置。
实施方式的半导体存储装置具备衬底、半导体存储器零件及电容器。所述衬底具有第1焊垫与第2焊垫。所述半导体存储器零件安装在所述衬底。所述电容器具有利用焊料固定在所述第1焊垫的第1电极、及利用焊料固定在所述第2焊垫的第2电极。所述第1焊垫具有第1区域、及相对于所述第1区域位于所述第2焊垫侧的第2区域。在将从所述第1焊垫朝向所述第2焊垫的方向设为第1方向，将与所述第1方向交叉的方向设为第2方向的情况下，所述第2区域的所述第2方向的尺寸与所述第1电极的所述第2方向的尺寸的差小于所述第1区域的所述第2方向的尺寸与所述第1电极的所述第2方向的尺寸的差。所述第1电极遍及所述第1区域的至少一部分与所述第2区域的至少一部分地配置。
附图说明
图1是表示第1实施方式的半导体存储装置的俯视图。
图2是表示第1实施方式的第1电容器的背面的仰视图。
图3是表示第1实施方式的第2电容器的背面的仰视图。
图4是表示第1实施方式的设置在衬底的焊垫的俯视图。
图5是表示第1实施方式的焊垫与第1电容器的关系的剖视图。
图6是沿图5中所示的半导体存储装置的F6-F6线的剖视图。
图7是表示第1实施方式的焊垫与第2电容器的关系的剖视图。
图8是表示第2实施方式的焊垫与第1电容器的关系的剖视图。
图9是表示第2实施方式的焊垫与第2电容器的关系的剖视图。
图10是表示第3实施方式的焊垫与第1电容器的关系的剖视图。
图11是表示第3实施方式的焊垫与第2电容器的关系的剖视图。
图12是表示第3实施方式的变化例的焊垫与第1电容器的关系的剖视图。
具体实施方式
以下，参照附图对实施方式的半导体存储装置进行说明。此外，以下的说明中，对具有相同或类似的功能的构成标注相同的符号。而且，有省略这些构成的重复说明的情况。本说明书中，有使用“下表面”及“背面”等表达的情况。但是，这些是为了方便说明而使用的，并非是要特定出半导体存储装置的重力方向。另外，本说明书中，所谓“重叠”是指2个对象物的假想投影像彼此重叠，也包括2个对象物不相互直接相接的情况。另外，所谓“重叠”还包括至少局部地重叠的情况。另外，本说明书中，所谓“宽度”是指2个缘(或边界)之间的开度，而并非是以“短边方向的宽度”这种含义使用的。因此，“宽度”也可以替换为“尺寸”。本说明书中，所谓“表面”是指外表面(surface)，而并不限定于正面(front face)。本说明书中，所谓尺寸或宽度“大致相同”，是指例如2个比较对象的尺寸或宽度的差异为两者中任一者的尺寸或宽度的1/10以下。另外，本说明书中，“宽度”也可以替换为“尺寸”。
另外，首先对+X方向、-X方向、+Y方向、-Y方向、+Z方向及-Z方向进行定义。+X方向、-X方向、+Y方向及-Y方向为沿下述衬底11的第1面11a的方向。+X方向为从设置在衬底11的第1焊垫51朝向第2焊垫52的方向(参照图4)。+X方向为“第1方向”的一个例子。-X方向为与+X方向相反的方向。在不区分+X方向与-X方向的情况下，简称为“X方向”。+Y方向及-Y方向为与X方向交叉(例如大致正交)的方向。+Y方向为“第2方向”的一个例子。+Y方向为从焊垫51的第3缘51c朝向第4缘51d的方向(参照图4)。-Y方向为与+Y方向相反的方向。在不区分+Y方向与-Y方向的情况下，简称为“Y方向”。+Z方向及-Z方向为与X方向及Y方向交叉(例如大致正交)的方向，例如为衬底11的厚度方向。+Z方向为从衬底11的第2面11b朝向第1面11a的方向(参照图6)。-Z方向为与+Z方向相反的方向。在不区分+Z方向与-Z方向的情况下，简称为“Z方向”。
(第1实施方式)
参照图1至图7，对第1实施方式的半导体存储装置1进行说明。半导体存储装置1是例如SSD(Solid State Drive，固态驱动器)这样的存储装置。半导体存储装置1例如安装在服务器装置或个人计算机等信息处理装置，用作信息处理装置的存储区域。以下，将安装了半导体存储装置1的信息处理装置称为“主机装置”。
图1是表示半导体存储装置1的俯视图。半导体存储装置1例如具有衬底11、端子部(连接器)12、控制器13、DRAM(Dynamic Random Access Memory，动态随机存取存储器)14、多个NAND(Not AND，与非)型闪速存储器15(以下称为“NAND15”)及多个电容器16。但是，半导体存储装置1并不限定于所述例子。半导体存储装置1广义上包括各种半导体存储装置，也可以具有图示以外的尺寸或形状的衬底，另外也可以不搭载DRAM。
衬底(配线衬底、印刷衬底)11具有绝缘体、及设置在绝缘体的导体图案。导体图案包含下述多个焊垫51、52(参照图4)。另外，衬底11具有第1面11a、及位于第1面11a的相反侧的第2面11b(参照图6)。
端子部12例如具有多个金属端子(未图示)，连接在主机装置的插槽。半导体存储装置1经由端子部12从主机装置接受供电。半导体存储装置1经由端子部12从主机装置接收各种指令，并基于所接收到的指令，进行数据的写入、读出或删除等。
控制器13例如安装在衬底11的第1面11a。控制器13统一控制半导体存储装置1整体。例如，控制器13是以SoC(System on a Chip，系统芯片)形式构成的，所谓SoC是将针对主机装置的主机接口电路、控制DRAM14的控制电路、及控制多个NAND15的控制电路等集成在1个半导体芯片上而成。
DRAM14例如安装在衬底11的第1面11a。DRAM14为易失性半导体存储器芯片的一个例子。DRAM14作为临时存储从主机装置接收到的写入对象数据、及从NAND15读出的读出对象数据的数据缓冲器发挥功能。
多个NAND15安装在衬底11的第1面11a及第2面11b中的至少一者。NAND15为非易失性半导体存储器芯片的一个例子，且为“半导体存储器零件”的一个例子。此外，“半导体存储器零件”并不限定于所述例子，也可以是磁阻存储器(Magnetoresistive Random AccessMemory：MRAM，磁阻随机存取存储器)、或可变电阻式存储器(Resistive Random AccessMemory：ReRAM，电阻随机存取存储器)等。
此处，对半导体存储装置1中的数据写入动作进行说明。要使数据存储到半导体存储装置1的情况下，控制器13将从主机装置接收到的写入对象数据临时存储到DRAM14。然后，控制器13通过将存储在DRAM14的写入对象数据从DRAM14传输到NAND15，而使写入对象数据存储到NAND15。半导体存储装置1通过所述动作来提高写入速度。
多个电容器16安装在衬底11的第1面11a及第2面11b中的至少一者。电容器16例如为PLP(Power Loss Protection，断电保护)用电容器，担负以电源意外断开时的数据保护为目的的电源备份功能。例如，在来自主机装置的供电意外中断的情况下，多个电容器16在从DRAM14读出临时存储在DRAM14的写入对象数据，并将该写入对象数据传输到NAND15这一系列动作完成为止的期间，对控制器13、DRAM14及NAND15等供给电力。
本实施方式中，通过将多个电容器16电并联连接，来确保所述电源备份功能所需的静电电容。作为电容器16的一个例子，采用导电性高分子铝电解电容器、或导电性高分子钽固体电解电容器等。多个电容器16是在Y方向上排列而配置。
此处，本实施方式中，将从多种(例如2种)电容器中选择出来的1种以上电容器作为所述电容器16而安装在衬底11。在多种电容器中，例如电极的位置、形状、大小中的至少一者以上互不相同。以下，对该内容进行详细说明。
图2是表示第1电容器16A的背面的仰视图。第1电容器16A是所述多种电容器中包含的一种电容器。图2中，以第1电容器16A安装在衬底11的状态为基准来定义各种方向(X方向、Y方向等)。第1电容器16A例如具有外装体30、正极电极31及负极电极32。“正极电极31”及“负极电极32”分别为“第1电极”及“第2电极”的一个例子。
外装体30收容构成第1电容器16A的功能材，并且形成第1电容器16A的外轮廓。外装体30例如由树脂或陶瓷等绝缘材料形成。外装体30例如形成为大致长方体状。外装体30具有第1端部30a与第2端部30b作为外装体30的长度方向(X方向)的端部。外装体30具有宽度W30x作为X方向的宽度。外装体30具有宽度W30y作为Y方向的宽度。
正极电极31设置在外装体30的表面。正极电极31的至少一部分设置在外装体30的第1端部30a。图2中，将正极电极31的形状示意性地以四边形形状表示。但是，正极电极31的形状并不限定于四边形形状，也可以是设置着凸部或凹部的四边形形状、或者其他多边形形状。另外，正极电极31的外形的至少一部分也可以形成为曲线状。这些变化例中，第1电容器16A的负极电极32以及第2电容器16B的正极电极41及负极电极42也同样如此。
正极电极31具有第1～第4缘(电极缘)31a、31b、31c、31d。第1及第2缘31a、31b在X方向上相互隔开，并且分别在Y方向上延伸。第1缘31a是正极电极31中位于最靠+X方向侧的缘。第2缘31b是正极电极31中位于最靠-X方向侧的缘。第1及第2缘31a、31b例如在Y方向上呈直线状延伸。本说明书中，所谓“直线”是指宏观观察时呈直线状延伸的状态，也可以伴有因制造方面或其他方面的原因而产生的微观凹凸、阶差或曲部。在图2所示的例子中，第1及第2缘31a、31b并未遍及外装体30的Y方向大致全宽地设置，但也可以遍及外装体30的Y方向大致全宽地设置。另外，第1及第2缘31a、31b无需遍及正极电极31的Y方向大致全宽地设置，但也可以遍及正极电极31的Y方向大致全宽地设置。
第3及第4缘31c、31d在Y方向上相互隔开，并且分别在X方向上延伸。第3缘31c是正极电极31中位于最靠-Y方向侧的缘。第4缘31d是正极电极31中位于最靠+Y方向侧的缘。第3及第4缘31c、31d例如在X方向上呈直线状延伸。此外，第3及第4缘31c、31d无需遍及正极电极31的X方向大致全宽地设置，但也可以遍及正极电极31的X方向大致全宽地设置。
此处，对关于正极电极31的各种尺寸进行定义。正极电极31具有宽度W31x作为X方向的宽度。宽度W31x为第1缘31a与第2缘31b之间的距离。正极电极31具有宽度W31y作为Y方向的宽度。宽度W31y为第3缘31c与第4缘31d之间的距离。
同样地，负极电极32设置在外装体30的表面。负极电极32的至少一部分设置在外装体30的第2端部30b。
负极电极32具有第1～第4缘(电极缘)32a、32b、32c、32d。第1及第2缘32a、32b在X方向上相互隔开，并且分别在Y方向上延伸。第1缘32a是负极电极32中位于最靠-X方向侧的缘。第2缘32b是负极电极32中位于最靠+X方向侧的缘。第1及第2缘32a、32b例如在Y方向上呈直线状延伸。此外，在图2所示的例子中，第1及第2缘32a、32b并未遍及外装体30的Y方向大致全宽地设置，但也可以遍及外装体30的Y方向大致全宽地设置。第1及第2缘32a、32b无需遍及负极电极32的Y方向大致全宽地设置，但也可以遍及负极电极32的Y方向大致全宽地设置。
第3及第4缘32c、32d在Y方向上相互隔开，并且分别在X方向上延伸。第3缘32c是负极电极32中位于最靠-Y方向侧的缘。第4缘32d是负极电极32中位于最靠+Y方向侧的缘。第3及第4缘32c、32d例如在X方向上呈直线状延伸。此外，第3及第4缘32c、32d无需遍及负极电极32的X方向大致全宽地设置，但也可以遍及负极电极32的X方向大致全宽地设置。
此处，对关于负极电极32的各种尺寸进行定义。负极电极32具有宽度W32x作为X方向的宽度。宽度W32x为第1缘32a与第2缘32b之间的距离。负极电极32具有宽度W32y作为Y方向的宽度。宽度W32y为第3缘32c与第4缘32d之间的距离。本实施方式中，正极电极31与负极电极32例如为大致相同尺寸。也就是说，负极电极32的X方向的宽度W32x与正极电极31的X方向的宽度W31x大致相同。负极电极32的Y方向的宽度W32y与正极电极31的Y方向的宽度W31y大致相同。
图3是表示第2电容器16B的背面的仰视图。第2电容器16B是所述多种电容器中包含的另一种电容器。图3中，以第2电容器16B安装在衬底11的状态为基准来定义各种方向(X方向、Y方向等)。第2电容器16B例如具有外装体40、正极电极41及负极电极42。从某种观点来说，“正极电极41”及“负极电极42”分别为“第3电极”及“第4电极”的一个例子。另外，从另一种观点来说，“正极电极41”及“负极电极42”分别为“第1电极”及“第2电极”的一个例子。
外装体40收容构成第2电容器16B的功能材，并且形成第2电容器16B的外轮廓。外装体40例如由树脂或陶瓷等绝缘材料形成。外装体40例如形成为大致长方体状。外装体40具有第1端部40a与第2端部40b作为外装体40的长度方向(X方向)的端部。外装体40具有宽度W40x作为X方向的宽度。外装体40具有宽度W40y作为Y方向的宽度。
正极电极41设置在外装体40的表面。正极电极41的至少一部分设置在外装体40的第1端部40a。
正极电极41具有第1～第4缘(电极缘)41a、41b、41c、41d。第1及第2缘41a、41b在X方向上相互隔开，并且分别在Y方向上延伸。第1缘41a是正极电极41中位于最靠+X方向侧的缘。第2缘41b是正极电极41中位于最靠-X方向侧的缘。第1及第2缘41a、41b例如在Y方向上呈直线状延伸。此外，在图3所示的例子中，第1及第2缘41a、41b并未遍及外装体40的Y方向大致全宽地设置，但也可以遍及外装体40的Y方向大致全宽地设置。另外，第1及第2缘41a、41b无需遍及正极电极41的Y方向大致全宽地设置，但也可以遍及正极电极41的Y方向大致全宽地设置。
第3及第4缘41c、41d在Y方向上相互隔开，并且分别在X方向上延伸。第3缘41c是正极电极41中位于最靠-Y方向侧的缘。第4缘41d是正极电极41中位于最靠+Y方向侧的缘。第3及第4缘41c、41d例如在X方向上呈直线状延伸。此外，第3及第4缘41c、41d无需遍及正极电极41的X方向大致全宽地设置，但也可以遍及正极电极41的X方向大致全宽地设置。
此处，对关于正极电极41的各种尺寸进行定义。正极电极41具有宽度W41x作为X方向的宽度。宽度W41x为第1缘41a与第2缘41b之间的距离。正极电极41具有宽度W41y作为Y方向的宽度。宽度W41y为第3缘41c与第4缘41d之间的距离。
同样地，负极电极42设置在外装体40的表面。负极电极42的至少一部分设置在外装体40的第2端部40b。
负极电极42具有第1～第4缘(电极缘)42a、42b、42c、42d。第1及第2缘42a、42b在X方向上相互隔开，并且分别在Y方向上延伸。第1缘42a是负极电极42中位于最靠-X方向侧的缘。第2缘42b是负极电极42中位于最靠+X方向侧的缘。第1及第2缘42a、42b例如在Y方向上呈直线状延伸。此外，在图3所示的例子中，第1及第2缘42a、42b并未遍及外装体40的Y方向大致全宽地设置，但也可以遍及外装体40的Y方向大致全宽地设置。另外，第1及第2缘42a、42b无需遍及负极电极42的Y方向大致全宽地设置，但也可以遍及负极电极42的Y方向大致全宽地设置。
第3及第4缘42c、42d在Y方向上相互隔开，并且分别在X方向上延伸。第3缘42c是负极电极42中位于最靠-Y方向侧的缘。第4缘42d是负极电极42中位于最靠+Y方向侧的缘。第3及第4缘42c、42d例如在X方向上呈直线状延伸。此外，第3及第4缘42c、42d无需遍及负极电极42的X方向大致全宽地设置，但也可以遍及负极电极42的X方向大致全宽地设置。
此处，定义关于负极电极42的各种尺寸。负极电极42具有宽度W42x作为X方向的宽度。宽度W42x为第1缘42a与第2缘42b之间的距离。负极电极42具有宽度W42y作为Y方向的宽度。宽度W42y为第3缘42c与第4缘42d之间的距离。本实施方式中，负极电极42的尺寸大于正极电极41的尺寸。例如，负极电极42的X方向的宽度W42x大于正极电极41的X方向的宽度W41x。此外，本实施方式中，负极电极42的Y方向的宽度W42y与正极电极41的Y方向的宽度W41y大致相同。
接下来，对第1电容器16A与第2电容器16B的各种尺寸进行比较说明。本实施方式中，第1电容器16A与第2电容器16B例如为大致相同的尺寸。也就是说，第2电容器16B的外装体40的X方向的宽度W40x与第1电容器16A的外装体30的X方向的宽度W30x大致相同。第2电容器16B的外装体40的Y方向的宽度W40y与第1电容器16A的外装体30的Y方向的宽度W30y大致相同。
第2电容器16B的正极电极41的尺寸大于第1电容器16A的正极电极31的尺寸。例如，第2电容器16B的正极电极41的X方向的宽度W41x大于第1电容器16A的正极电极31的X方向的宽度W31x。第2电容器16B的正极电极41的Y方向的宽度W41y大于第1电容器16A的正极电极31的Y方向的宽度W31y。
第2电容器16B的负极电极42的尺寸大于第1电容器16A的负极电极32的尺寸。例如，第2电容器16B的负极电极42的X方向的宽度W42x大于第1电容器16A的负极电极32的X方向的宽度W32x。第2电容器16B的负极电极42的Y方向的宽度W42y大于第1电容器16A的负极电极32的Y方向的宽度W32y。
接下来，对设置在衬底11表面的焊垫51、52(共用焊垫)进行说明。焊垫51、52具有能够与第1电容器16A及第2电容器16B两者对应的形状。以下的说明中，在不区分第1电容器16A与第2电容器16B的情况下，称为电容器16。另外，在不区分第1电容器16A的正极电极31与第2电容器16B的正极电极41的情况下，称为正极电极21。在不区分第1电容器16A的负极电极32与第2电容器16B的负极电极42的情况下，称为负极电极22。
图4是表示设置在衬底11的一对焊垫51、52(第1焊垫51、第焊垫52)的俯视图。一对焊垫51、52相对于各电容器16而设置。衬底11的表面在与焊垫51、52不同的位置具有绝缘部53。绝缘部53分别包围焊垫51、52。
一对焊垫51、52在X方向上相互隔开而配置。第1焊垫51在衬底11的表面上与电容器16的正极电极21对应地配置，且正极电极21利用焊料S(参照图6)而固定。另一方面，第2焊垫52在衬底11的表面上与电容器16的负极电极22对应地配置，且负极电极22利用焊料S而固定。
首先，对第1焊垫51进行说明。第1焊垫51包含第1～第6缘(焊垫缘)51a、51b、51c、51d、51e、51f。第1及第2缘51a、51b在X方向上相互隔开，并且分别在Y方向上延伸。第1缘51a是第1焊垫51中位于最靠+X方向侧的缘。第2缘51b是第1焊垫51中位于最靠-X方向侧的缘。第1及第2缘51a、51b例如在Y方向上呈直线状延伸。
第3及第4缘51c、51d在Y方向上相互隔开，并且分别在X方向上延伸。第3及第4缘51c、51d例如在X方向上呈直线状延伸。第3及第4缘51c、51d连接在第2缘51b。第3缘51c是第1焊垫51中位于最靠-Y方向侧的缘。第4缘51d是第1焊垫51中位于最靠+Y方向侧的缘。
第5及第6缘51e、51f相对于第3及第4缘51c、51d位于+X方向侧。第5及第6缘51e、51f在Y方向上相互隔开，并且分别在X方向上延伸。第5及第6缘51e、51f例如在X方向上呈直线状延伸。第5及第6缘51e、51f连接在第1缘51a。第5缘51e是第1焊垫51中位于-Y方向侧的缘。第6缘51f是第1焊垫51中位于+Y方向侧的缘。
本实施方式中，第1焊垫51形成为朝向第2焊垫52的凸形。详细叙述的话，即：第1焊垫51具有第1区域61、及相对于第1区域61位于第2焊垫52侧的第2区域62。第1区域61是被规定在第3缘51c与第4缘51d之间的区域。第2区域62是被规定在第5缘51e与第6缘51f之间的区域。第2区域62的Y方向的宽度W62y(也就是第5缘51e与第6缘51f之间的距离)小于第1区域61的Y方向的宽度W61y(也就是第3缘51c与第4缘51d之间的距离)。另一方面，第2区域62的X方向的宽度W62x大于第1区域61的X方向的宽度W61x。
接下来，对第2焊垫52进行说明。第2焊垫52包含第1～第6缘(焊垫缘)52a、52b、52c、52d、52e、52f。第1及第2缘52a、52b在X方向上相互隔开，并且分别在Y方向上延伸。第1缘52a是第2焊垫52中位于最靠-X方向侧的缘。第2缘52b是第2焊垫52中位于最靠+X方向侧的缘。第1及第2缘52a、52b例如在Y方向上呈直线状延伸。
第3及第4缘52c、52d在Y方向上相互隔开，并且分别在X方向上延伸。第3及第4缘52c、52d例如在X方向上呈直线状延伸。第3及第4缘52c、52d连接在第2缘52b。第3缘52c是第2焊垫52中位于最靠-Y方向侧的缘。第4缘52d是第2焊垫52中位于最靠+Y方向侧的缘。
第5及第6缘52e、52f相对于第3及第4缘52c、52d位于-X方向侧。第5及第6缘52e、52f在Y方向上相互隔开，并且分别在X方向上延伸。第5及第6缘52e、52f例如在X方向上呈直线状延伸。第5及第6缘52e、52f连接在第1缘52a。第5缘52e是第2焊垫52中位于-Y方向侧的缘。第6缘52f是第2焊垫52中位于+Y方向侧的缘。
本实施方式中，第2焊垫52形成为朝向第1焊垫51的凸形。详细叙述的话，即：第2焊垫52具有第3区域63、及相对于第3区域63位于第1焊垫51侧的第4区域64。第3区域63是被规定在第3缘52c与第4缘52d之间的区域。第4区域64是被规定在第5缘52e与第6缘52f之间的区域。而且，第4区域64的Y方向的宽度W64y(也就是第5缘52e与第6缘52f之间的距离)小于第3区域63的Y方向的宽度W63y(也就是第3缘52c与第4缘52d之间的距离)。另一方面，第4区域64的X方向的宽度W64x大于第3区域63的X方向的宽度W63x。
接下来，对焊垫51、52与第1电容器16A的关系进行说明。图5是表示焊垫51、52与第1电容器16A的关系的剖视图。此外，图5中，关于第1电容器16A，选取正极电极31及负极电极32进行表示。另外，图5中，省略焊料S的图示。在图7、图8、图9～图12中，图示方法也同样如此。
首先，对第1焊垫51与第1电容器16A的正极电极31的关系进行说明。
第1焊垫51的第1区域61的Y方向的宽度W61y大于正极电极31的Y方向的宽度W31y。另一方面，第1焊垫51的第2区域62的Y方向的宽度W62y与正极电极31的Y方向的宽度W31y大致相同。换句话说，第1焊垫51的第2区域62的Y方向的尺寸(宽度W62y)与正极电极31的Y方向的尺寸(宽度W31y)的差小于第1焊垫51的第1区域61的Y方向的尺寸(宽度W61y)与正极电极31的Y方向的尺寸(宽度W31y)的差。例如，第1焊垫51的第5及第6缘51e、51f各自的一部分位于正极电极31的第3及第4缘31c、31d附近，与正极电极31的第3及第4缘31c、31d大致平行地延伸。
本实施方式中，第1区域61的X方向的宽度W61x小于正极电极31的X方向的宽度W31x。正极电极31遍及第1区域61的至少一部分与第2区域62的至少一部分地配置。也就是说，正极电极31通过焊料S固定在第1区域61的至少一部分与第2区域62的至少一部分。例如，第1区域61的X方向的宽度W61x为正极电极31的X方向的宽度W31x的大致1/2。
更详细说明的话，即：正极电极31具有在衬底11的厚度方向上与第1区域61重叠的第1部分71、及在衬底11的厚度方向上与第2区域62重叠的第2部分72。本实施方式中，第2部分72的X方向的宽度W72x大于第1部分71的X方向的宽度W71x。换句话说，正极电极31的第3及第4缘31c、31d各自的1/2以上沿着第1焊垫51的第5及第6缘51e、51f。
接下来，对第2焊垫52与第1电容器16A的负极电极32的关系进行说明。
第2焊垫52的第3区域63的Y方向的宽度W63y大于负极电极32的Y方向的宽度W32y。另一方面，第2焊垫52的第4区域64的Y方向的宽度W64y与负极电极32的Y方向的宽度W32y大致相同。换句话说，第2焊垫52的第4区域64的Y方向的尺寸(宽度W64y)与负极电极32的Y方向的尺寸(宽度W32y)的差小于第2焊垫52的第3区域63的Y方向的尺寸(宽度W63y)与负极电极32的Y方向的尺寸(宽度W32y)的差。例如，第2焊垫52的第5及第6缘52e、52f各自的一部分位于负极电极32的第3及第4缘32c、32d附近，与负极电极32的第3及第4缘32c、32d大致平行地延伸。
本实施方式中，第3区域63的X方向的宽度W63x小于负极电极32的X方向的宽度W32x。负极电极32遍及第3区域63的至少一部分与第4区域64的至少一部分地配置。也就是说，负极电极32通过焊料S固定在第3区域63的至少一部分与第4区域64的至少一部分。例如，第3区域63的X方向的宽度W63x为负极电极32的X方向的宽度W32x的大致1/2。
更详细说明的话，即：负极电极32具有在衬底11的厚度方向上与第3区域63重叠的第3部分73、及在衬底11的厚度方向上与第4区域64重叠的第4部分74。本实施方式中，第4部分74的X方向的宽度W74x大于第3部分73的X方向的宽度W73x。换句话说，负极电极32的第3及第4缘32c、32d各自的1/2以上沿着第2焊垫52的第5及第6缘52e、52f。
图6是沿图5中所示的半导体存储装置1的F6-F6线的剖视图。本实施方式中，在第1焊垫51的第1区域61，形成着焊料S的第1内圆角Sa。在第1区域61，第1内圆角Sa形成在比正极电极31更靠-X方向侧的区域，与第1电容器16A的-X方向侧的侧面相接。另一方面，在第2焊垫52的第3区域63，形成着焊料S的第2内圆角Sb。在第3区域63，第2内圆角Sb形成在比负极电极32更靠+X方向侧的区域，与第1电容器16A的+X方向侧的侧面相接。
接下来，对焊垫51、52与第2电容器16B的关系进行说明。图7是表示焊垫51、52与第2电容器16B的关系的剖视图。
首先，对第1焊垫51与第2电容器16B的正极电极41的关系进行说明。
第1焊垫51的第1区域61的Y方向的宽度W61y与正极电极41的Y方向的宽度W41y大致相同。换句话说，第1焊垫51的第1区域61的Y方向的尺寸(宽度W61y)与正极电极41的Y方向的尺寸(宽度W41y)的差小于第1焊垫51的第2区域62的Y方向的尺寸(宽度W62y)与正极电极41的Y方向的尺寸(宽度W41y)的差。例如，第1焊垫51的第3及第4缘51c、51d各自的一部分位于正极电极41的第3及第4缘41c、41d附近，与正极电极41的第3及第4缘41c、41d大致平行地延伸。
本实施方式中，第2区域62的X方向的宽度W62x小于正极电极41的X方向的宽度W41x。正极电极41遍及第1区域61的至少一部分与第2区域62的至少一部分地配置。也就是说，正极电极41通过焊料S固定在第1区域61的至少一部分与第2区域62的至少一部分。
另一方面，第1焊垫51的第2区域62的Y方向的宽度W62y小于正极电极41的Y方向的宽度W41y。因此，正极电极41的一部分在俯视下伸出至第1焊垫51的外侧。也就是说，正极电极41具有在衬底11的厚度方向上与第1焊垫51重叠的接合部81、及在衬底11的厚度方向上与绝缘部53重叠的非接合部82。
另外，本实施方式中，第1焊垫51的第1缘51a位于正极电极41的第1缘41a附近，与正极电极41的第1缘41a大致平行地延伸。从另一种观点来说，第1焊垫51的第1缘51a与正极电极41的第1缘41a之间的X方向的距离小于第1焊垫51的第2缘51b与正极电极41的第2缘41b之间的X方向的距离。
接下来，对第2焊垫52与第2电容器16B的负极电极42的关系进行说明。
第2焊垫52的第3区域63的Y方向的宽度W63y与负极电极42的Y方向的宽度W42y大致相同。换句话说，第2焊垫52的第3区域63的Y方向的尺寸(宽度W63y)与负极电极42的Y方向的尺寸(宽度W42y)的差小于第2焊垫52的第4区域64的Y方向的尺寸(宽度W64y)与负极电极42的Y方向的尺寸(宽度W42y)的差。例如，第2焊垫52的第3及第4缘52c、52d各自的一部分位于负极电极42的第3及第4缘42c、42d附近，与负极电极42的第3及第4缘42c、44d大致平行地延伸。
本实施方式中，第4区域64的X方向的宽度W64x小于负极电极42的X方向的宽度W42x。负极电极42遍及第3区域63的至少一部分与第4区域64的至少一部分地配置。也就是说，负极电极42通过焊料S固定在第3区域63的至少一部分与第4区域64的至少一部分。
另一方面，第2焊垫52的第4区域64的Y方向的宽度W64y小于负极电极42的Y方向的宽度W42y。因此，负极电极42的一部分在俯视下伸出至第2焊垫52的外侧。也就是说，负极电极42具有在衬底11的厚度方向上与第2焊垫52重叠的接合部83、及在衬底11的厚度方向上与绝缘部53重叠的非接合部84。
另外，本实施方式中，第2焊垫52的第1缘52a位于负极电极42的第1缘42a附近，与负极电极42的第1缘42a大致平行地延伸。从另一种观点来说，第2焊垫52的第1缘52a与负极电极42的第1缘42a之间的X方向的距离小于第2焊垫52的第2缘52b与负极电极42的第2缘42b之间的X方向的距离。
另外，在安装了第2电容器16B的情况下，也在第1焊垫51的第1区域61，形成着焊料S的第1内圆角Sa。在第1区域61，第1内圆角Sa形成在比正极电极41更靠-X方向侧的区域，与第2电容器16B的-X方向侧的侧面相接。另一方面，在第2焊垫52的第3区域63，形成着焊料S的第2内圆角Sb。在第3区域63，第2内圆角Sb形成在比负极电极42更靠+X方向侧的区域，与第2电容器16B的+X方向侧的侧面相接。
根据此种构成，可以提供一种能够抑制第1电容器16A及第2电容器16B两者的位置偏移的半导体存储装置1。也就是说，本实施方式中，第1焊垫51具有Y方向的宽度互不相同的第1区域61与第2区域62。第2区域62的Y方向的宽度W62y与第1电容器16A的正极电极31的Y方向的宽度W31y对应。因此，在将第1电容器16A安装在衬底11的情况下，会通过第2区域62产生自对准效应，从而能够抑制第1电容器16A在安装时旋转(倾斜的位置偏移)。另一方面，第1区域61的Y方向的宽度W61y与第2电容器16B的正极电极41的Y方向的宽度W41y对应。因此，在将第2电容器16B安装在衬底11的情况下，会通过第1区域61产生自对准效应，从而能够抑制第2电容器16B在安装时旋转(倾斜的位置偏移)。由此，能够将具有不同电极形状的多种电容器以抑制位置偏移的方式安装到衬底11。
在第1及第2电容器16A、16B具有所述电极形状的情况下，也可以考虑将Y方向的宽度较大的第1区域61配置在电容器16的中心侧，将Y方向的宽度较小的第2区域62配置在从电容器16的中心来看的外侧，以此代替此前所说明的焊垫51的形状。但是，本实施方式中，却是将第2区域62配置在电容器16的中心侧，将第1区域61配置在从电容器16的中心来看的外侧。而且，本实施方式中，将第1区域61的X方向的宽度W61x设定成小于第1电容器16A的正极电极31的X方向的宽度W31x。根据此种构成，能够使由自对准效应所产生的限制力作用于第1电容器16A的接近端部30a的位置，并且能够使由自对准效应所产生的限制力作用于第2电容器16B的接近端部40a的位置，在第1及第2电容器16A、16B想要旋转的情况下能够使相对较大的对抗转矩(由力矩所产生的限制力)发挥作用。由此，能够更确实地抑制第1及第2电容器16A、16B的位置偏移。
本实施方式中，第1电容器16A的正极电极31包含与第1焊垫51的第1区域61重叠的第1部分71、及与第1焊垫51的第2区域62重叠的第2部分72。而且，第2部分72的X方向的宽度W72x大于第1部分71的X方向的宽度W71x。根据此种构成，能够使针对第1电容器16A、产自第1焊垫51的自对准效应增加，从而能够更确实地抑制第1电容器16A的位置偏移。
另外，本实施方式中，第1焊垫51具有在X方向上位于第2焊垫52侧的第1缘51a。第2电容器16B的正极电极41具有在X方向上位于负极电极42侧的第1缘41a。而且，第1焊垫51的第1缘51a位于正极电极41的第1缘41a附近。根据此种构成，关于第2电容器16B，在第1焊垫51的第1缘51a也能够产生自对准效应。由此，能够更确实地抑制第2电容器16B的位置偏移。由此，例如在以使第1电容器16A的第2部分72的X方向的宽度W72x大于第1部分71的X方向的宽度W71x(参照图5)的方式，将第1焊垫51的第1区域61的X方向的宽度W61x设定得相对较小的情况下，也能够更确实地抑制第2电容器16B的位置偏移。由此，能够更确实地抑制第1及第2电容器16A、16B两者的位置偏移。
(第2实施方式)
接下来，对第2实施方式进行说明。本实施方式与第1实施方式的不同点在于：第1焊垫51及第2焊垫52相对于沿X方向的假想中心线非对称地形成。此外，以下所说明的构成以外的构成与第1实施方式相同。
图8是表示本实施方式的焊垫51、52与第1电容器16A的关系的剖视图。本实施方式中，第1焊垫51的第4缘51d及第6缘51f的Y方向的位置大致相同。例如，第4缘51d及第6缘51f在X方向上呈直线状相互连续地延伸。因此，第1区域61相对于第2区域62仅向-Y方向侧突出。在该情况下，第1电容器16A的正极电极31的一部分也沿第1焊垫51的第4缘51d配置。另外，本实施方式中，第2焊垫52的第3缘52c及第5缘52e的Y方向的位置大致相同。例如，第3缘52c及第5缘52e在X方向上呈直线状相互连续地延伸。因此，第3区域63相对于第4区域64仅向+Y方向侧突出。在该情况下，第1电容器16A的负极电极32的一部分也沿第2焊垫52的第3缘52c配置。本实施方式中，安装第1电容器16A的情况下的作用与第1实施方式相同。
图9是表示本实施方式的焊垫51、52与第2电容器16B的关系的剖视图。如上所述，第1焊垫51的第4缘51d及第6缘51f的Y方向的位置大致相同。因此，在安装第2电容器16B的情况下，第4缘51d不位于第2电容器16B的正极电极41的第4缘41d附近。另一方面，第1焊垫51的第3缘51c位于第2电容器16B的正极电极41的第3缘41c附近，产生自对准效应。
同样地，如上所述，第2焊垫52的第3缘52c及第5缘52e的Y方向的位置大致相同。因此，在安装第2电容器16B的情况下，第2焊垫52的第3缘52c不位于第2电容器16B的负极电极42的第3缘42c附近。另一方面，第2焊垫52的第4缘52d位于第2电容器16B的负极电极42的第4缘42d附近，产生自对准效应。
通过此种构成，无论在安装了第1电容器16A及第2电容器16B中的哪一者的情况下都能够产生自对准效应，从而能够将具有不同电极形状的多种电容器以抑制位置偏移的方式安装到衬底11。
(第3实施方式)
接下来，对第3实施方式进行说明。本实施方式与第1实施方式的不同点在于：第2区域62相对于第1区域61配置在第2焊垫52的相反侧，及第4区域64相对于第3区域63配置在第1焊垫51的相反侧。此外，以下所说明的构成以外的构成与第1实施方式相同。
首先，对本实施方式的焊垫51、52与第1电容器16A的关系进行说明。图10是表示焊垫51、52与第1电容器16A的关系的剖视图。
第1焊垫51具有第1区域61与第2区域62。第2区域62相对于第1区域61位于第2焊垫52的相反侧。第3及第4缘51c、51d连接在第1缘51a。第5及第6缘51e、51f相对于第3及第4缘51c、51d位于-X方向侧。第5及第6缘51e、51f连接在第2缘51b。第2区域62的Y方向的宽度W62y(也就是第5缘51e与第6缘51f之间的距离)小于第1区域61的Y方向的宽度W61y(也就是第3缘51c与第4缘51d之间的距离)。
第1焊垫51的第1区域61的Y方向的宽度W61y大于正极电极31的Y方向的宽度W31y。另一方面，第1焊垫51的第2区域62的Y方向的宽度W62y与正极电极31的Y方向的宽度W31y大致相同。换句话说，第1焊垫51的第2区域62的Y方向的尺寸(宽度W62y)与正极电极31的Y方向的尺寸(宽度W31y)的差小于第1焊垫51的第1区域61的Y方向的尺寸(宽度W61y)与正极电极31的Y方向的尺寸(宽度W31y)的差。例如，第1焊垫51的第5及第6缘51e、51f分别位于正极电极31的第3及第4缘31c、31d附近，与正极电极31的第3及第4缘31c、31d大致平行地延伸。
第2焊垫52具有第3区域63与第4区域64。第4区域64相对于第3区域63位于第1焊垫51的相反侧。第3及第4缘52c、52d连接在第1缘52a。第5及第6缘52e、52f相对于第3及第4缘52c、52d位于+X方向侧。第5及第6缘52e、52f连接在第2缘52b。第4区域64的Y方向的宽度W64y(也就是第5缘52e与第6缘52f之间的距离)小于第3区域63的Y方向的宽度W63y(也就是第3缘52c与第4缘52d之间的距离)。
第2焊垫52的第3区域63的Y方向的宽度W63y大于负极电极32的Y方向的宽度W32y。另一方面，第2焊垫52的第4区域64的Y方向的宽度W64y与负极电极32的Y方向的宽度W32y大致相同。换句话说，第2焊垫52的第4区域64的Y方向的尺寸(宽度W64y)与负极电极32的Y方向的尺寸(宽度W32y)的差小于第2焊垫52的第3区域63的Y方向的尺寸(宽度W63y)与负极电极32的Y方向的尺寸(宽度W32y)的差。例如，第2焊垫52的第5及第6缘52e、52f分别位于负极电极32的第3及第4缘32c、32d附近，与负极电极32的第3及第4缘32c、32d大致平行地延伸。
接下来，对本实施方式的焊垫51、52与第2电容器16B的关系进行说明。图11是表示焊垫51、52与第2电容器16B的关系的剖视图。
第1焊垫51的第1区域61的Y方向的宽度W61y与正极电极41的Y方向的宽度W41y大致相同。换句话说，第1焊垫51的第1区域61的Y方向的尺寸(宽度W61y)与正极电极41的Y方向的尺寸(宽度W41y)的差小于第1焊垫51的第2区域62的Y方向的尺寸(宽度W62y)与正极电极41的Y方向的尺寸(宽度W41y)的差。例如，第1焊垫51的第3及第4缘51c、51d分别位于正极电极41的第3及第4缘41c、41d附近，与正极电极41的第3及第4缘41c、41d大致平行地延伸。
本实施方式中，第1区域61的X方向的宽度W61x小于正极电极41的X方向的宽度W41x。正极电极41遍及第1区域61的至少一部分与第2区域62的至少一部分地配置。也就是说，正极电极41通过焊料S固定在第1区域61的至少一部分与第2区域62的至少一部分。
另一方面，第1焊垫51的第2区域62的Y方向的宽度W62y小于正极电极41的Y方向的宽度W41y。因此，正极电极41的一部分在俯视下伸出至第1焊垫51的外侧。也就是说，正极电极41具有在衬底11的厚度方向上与第1焊垫51重叠的接合部81、及在衬底11的厚度方向上与绝缘部53重叠的非接合部82。
另外，本实施方式中，第1焊垫51的第1缘51a位于正极电极41的第1缘41a附近，与正极电极41的第1缘41a大致平行地延伸。从另一种观点来说，第1焊垫51的第1缘51a与正极电极41的第1缘41a之间的X方向的距离小于第1焊垫51的第2缘51b与正极电极41的第2缘41b之间的X方向的距离。
接下来，对第2焊垫52与第2电容器16B的负极电极42的关系进行说明。
第2焊垫52的第3区域63的Y方向的宽度W63y与负极电极42的Y方向的宽度W42y大致相同。换句话说，第2焊垫52的第3区域63的Y方向的尺寸(宽度W63y)与负极电极42的Y方向的尺寸(宽度W42y)的差小于第2焊垫52的第4区域64的Y方向的尺寸(宽度W64y)与负极电极42的Y方向的尺寸(宽度W42y)的差。例如，第2焊垫52的第3及第4缘52c、52d分别位于负极电极42的第3及第4缘42c、42d附近，与负极电极42的第3及第4缘42c、44d大致平行地延伸。
本实施方式中，第1区域61的X方向的宽度W61x小于负极电极42的X方向的宽度W42x。负极电极42遍及第3区域63的至少一部分与第4区域64的至少一部分地配置。也就是说，负极电极42通过焊料S固定在第3区域63的至少一部分与第4区域64的至少一部分。
另一方面，第2焊垫52的第4区域64的Y方向的宽度W64y小于负极电极42的Y方向的宽度W42y。因此，负极电极42的一部分在俯视下伸出至第2焊垫52的外侧。也就是说，负极电极42具有在衬底11的厚度方向上与第2焊垫52重叠的接合部83、及在衬底11的厚度方向上与绝缘部53重叠的非接合部84。
另外，本实施方式中，第2焊垫52的第1缘52a位于负极电极42的第1缘42a附近，与负极电极42的第1缘42a大致平行地延伸。从另一种观点来说，第2焊垫52的第1缘52a与负极电极42的第1缘42a之间的X方向的距离小于第2焊垫52的第2缘52b与负极电极42的第2缘42b之间的X方向的距离。
根据此种构成，可以提供一种能够抑制第1电容器16A及第2电容器16B两者的位置偏移的半导体存储装置1。本实施方式中，第1焊垫51具有Y方向的宽度互不相同的第1区域61与第2区域62。第2区域62的Y方向的宽度W62y与第1电容器16A的正极电极31的Y方向的宽度W31y对应。因此，在将第1电容器16A安装在衬底11的情况下，会通过第2区域62产生自对准效应，从而能够抑制第1电容器16A在安装时旋转。另一方面，第1区域61的Y方向的宽度W61y与第2电容器16B的正极电极41的Y方向的宽度W41y对应。因此，在将第2电容器16B安装在衬底11的情况下，会通过第1区域61产生自对准效应，从而能够抑制第2电容器16B在安装时旋转。由此，能够将具有不同电极形状的多种电容器以抑制位置偏移的方式安装到衬底11。
本实施方式中，将第1区域61配置在电容器16的中心侧，将第2区域62配置在从电容器16的中心来看的外侧。由此，能够使由自对准效应所产生的限制力作用于第1电容器16A的接近端部30a的位置，在第1电容器16A想要旋转的情况下能够使相对较大的对抗转矩发挥作用。由此，能够更确实地抑制第1电容器16A的位置偏移。
另外，本实施方式中，第1焊垫51的第1缘51a位于正极电极41的第1缘41a附近。根据此种构成，关于第2电容器16B，在第1焊垫51的第1缘51a也能够产生自对准效应。由此，也能够抑制第2电容器16B的位置偏移。由此，能够有效地抑制第1电容器16A及第2电容器16B两者的位置偏移。
(第3实施方式的变化例)
接下来，对第3实施方式的变化例进行说明。此外，以下所说明的构成以外的构成与所述第3实施方式相同。图12是表示第1变化例的焊垫51、52与第1电容器16A的关系的剖视图。本变化例中，第1焊垫51的第2区域62的X方向的宽度W62x小于正极电极31的X方向的宽度W31x。正极电极31遍及第1区域61的至少一部分与第2区域62的至少一部分地配置。也就是说，正极电极31通过焊料S固定在第1区域61的至少一部分与第2区域62的至少一部分。
本变化例中，正极电极31具有在衬底11的厚度方向上与第1区域61重叠的第1部分71、及在衬底11的厚度方向上与第2区域62重叠的第2部分72。例如，第2部分72的X方向的宽度W72x大于第1部分71的X方向的宽度W71x。换句话说，正极电极31的第3及第4缘31c、31d各自的1/2以上沿着第1焊垫51的第5及第6缘51e、51f。
另外，本变化例中，第4区域64的X方向的宽度W64x小于负极电极32的X方向的宽度W32x。负极电极32遍及第3区域63的至少一部分与第4区域64的至少一部分地配置。也就是说，负极电极32通过焊料S固定在第3区域63的至少一部分与第4区域64的至少一部分。
本变化例中，负极电极32具有在衬底11的厚度方向上与第3区域63重叠的第3部分73、及在衬底11的厚度方向上与第4区域64重叠的第4部分74。例如，第4部分74的X方向的宽度W74x大于第3部分73的X方向的宽度W73x。换句话说，负极电极32的第3及第4缘32c、32d各自的1/2以上沿着第2焊垫52的第5及第6缘52e、52f。
根据此种构成，能够使由自对准效应所产生的限制力作用于第2电容器16B的接近端部40a的位置，在第2电容器16B想要旋转的情况下能够使相对较大的对抗转矩发挥作用。由此，能够更确实地抑制第2电容器16B的位置偏移。另外，本变化例中，关于第1电极31，第2部分72的X方向的宽度W72x大于第1部分71的X方向的宽度W71x。根据此种构成，也能够在相对较大程度上确保针对第1电容器16A的自对准效应，从而也能够更确实地抑制第1电容器16A的位置偏移。
此外，变化例的构成并不限定于所述例子。例如，关于正极电极31，第2部分72的X方向的宽度W72x也可以小于第1部分71的X方向的宽度W71x。另外，关于负极电极32，第4部分74的X方向的宽度W74x也可以小于第3部分73的X方向的宽度W73x。
另外，第3实施方式的构成也可以与第2实施方式加以组合来实现。也就是说，在第3实施方式的构成中，第1及第2焊垫51、52也可以与第2实施方式同样地，相对于沿X方向的假想中心线非对称地形成。
根据以上所说明的至少一种实施方式，通过使衬底具备具有宽度互不相同的第1区域与第2区域的焊垫，能够抑制电容器的位置偏移。
对本发明的若干实施方式进行了说明，但这些实施方式是作为例子提出的，并非意图限定发明的范围。这些实施方式能够通过其他各种方式来实施，能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含于发明的范围或主旨内，同样包含于权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1 半导体存储装置
11 衬底
16 电容器
16A 第1电容器
16B 第2电容器
21、31、41 正极电极
22、32、42 负极电极
51 第1焊垫
52 第2焊垫
61 第1区域
62 第2区域
63 第3区域
64 第4区域
71 第1部分
72 第2部分
73 第3部分
74 第4部分
81 接合部
82 非接合部
S 焊料

Claims (14)

1.一种半导体存储装置，其特征在于具备：
衬底，具有第1焊垫与第2焊垫；
半导体存储器零件，安装在所述衬底；以及
第1电容器，具有固定在所述第1焊垫的第1电极、及固定在所述第2焊垫的第2电极；
所述第1焊垫具有第1区域、及相对于所述第1区域位于所述第2焊垫侧的第2区域；
在将从所述第1焊垫朝向所述第2焊垫的方向设为第1方向，将与所述第1方向交叉的方向设为第2方向的情况下，
所述第2区域的所述第2方向的尺寸小于所述第1区域的所述第2方向的尺寸，且所述第1区域与所述第2区域彼此连续，
所述第2区域的所述第2方向的所述尺寸与所述第1电极的所述第2方向的尺寸的差小于所述第1区域的所述第2方向的所述尺寸与所述第1电极的所述第2方向的所述尺寸的差；且
在正交于所述衬底的方向观察时，所述第1电极覆盖所述第1区域的至少一部分与所述第2区域的至少一部分。
2.根据权利要求1所述的半导体存储装置，其特征在于：
所述第1区域的所述第1方向的尺寸小于所述第1电极的所述第1方向的尺寸。
3.根据权利要求1所述的半导体存储装置，其特征在于：
所述第1电极包含在所述衬底的厚度方向上与所述第1区域重叠的第1部分、及在所述衬底的所述厚度方向上与所述第2区域重叠的第2部分，且
所述第2部分的所述第1方向的尺寸大于所述第1部分的所述第1方向的尺寸。
4.根据权利要求1所述的半导体存储装置，其特征在于：
所述第2焊垫具有第3区域、及相对于所述第3区域位于所述第1焊垫侧的第4区域，
所述第4区域的所述第2方向的尺寸与所述第2电极的所述第2方向的尺寸的差小于所述第3区域的所述第2方向的尺寸与所述第2电极的所述第2方向的所述尺寸的差，且
在正交于所述衬底的所述方向观察时，所述第2电极覆盖所述第3区域的至少一部分与所述第4区域的至少一部分。
5.根据权利要求4所述的半导体存储装置，其特征在于：
所述第2电极包含在所述衬底的厚度方向上与所述第3区域重叠的第3部分、及在所述衬底的所述厚度方向上与所述第4区域重叠的第4部分，且
所述第4部分的所述第1方向的尺寸大于所述第3部分的所述第1方向的尺寸。
6.根据权利要求1所述的半导体存储装置，其特征在于：
所述第1区域的所述第2方向侧的缘与所述第2区域的所述第2方向侧的缘呈直线状连续。
7.一种半导体存储装置，其特征在于具备：
衬底，具有第1焊垫与第2焊垫；
半导体存储器零件，安装在所述衬底；以及
电容器，具有固定在所述第1焊垫的第1电极、及固定在所述第2焊垫的第2电极；
所述第1焊垫具有第1区域、及相对于所述第1区域位于所述第2焊垫侧的第2区域；
在将从所述第1焊垫朝向所述第2焊垫的方向设为第1方向，将与所述第1方向交叉的方向设为第2方向的情况下，
所述第2区域的所述第2方向的尺寸小于所述第1区域的所述第2方向的尺寸，且所述第1区域与所述第2区域彼此连续，
所述第1区域的所述第2方向的所述尺寸与所述第1电极的所述第2方向的尺寸的差小于所述第2区域的所述第2方向的所述尺寸与所述第1电极的所述第2方向的所述尺寸的差；且
在正交于所述衬底的方向观察时，所述第1电极覆盖所述第1区域的至少一部分与所述第2区域的至少一部分。
8.根据权利要求7所述的半导体存储装置，其特征在于：
所述第1焊垫具有在所述第1方向上位于所述第2焊垫侧的第1焊垫缘，
所述第1电极具有在所述第1方向上位于所述第2电极侧的第1电极缘，且所述第1焊垫缘位于所述第1电极缘附近。
9.根据权利要求7所述的半导体存储装置，其特征在于：
所述第1焊垫具有在所述第1方向上位于所述第2焊垫侧的第1焊垫缘、及在所述第1方向上位于所述第1焊垫缘的相反侧的第2焊垫缘，
所述第1电极具有在所述第1方向上位于所述第2电极侧的第1电极缘、及在所述第1方向上位于所述第1电极缘的相反侧的第2电极缘，且
所述第1焊垫缘与所述第1电极缘之间的所述第1方向的距离小于所述第2焊垫缘与所述第2电极缘之间的所述第1方向的距离。
10.根据权利要求7所述的半导体存储装置，其特征在于：
所述衬底的表面在与所述第1焊垫及所述第2焊垫不同的位置具有绝缘部，且所述第1电极具有在所述衬底的厚度方向上与所述第1焊垫重叠的部分、及在所述衬底的所述厚度方向上与所述绝缘部重叠的部分。
11.根据权利要求7所述的半导体存储装置，其特征在于：
所述第2焊垫具有第3区域、及相对于所述第3区域位于所述第1焊垫侧的第4区域，
所述第3区域的所述第2方向的尺寸与所述第2电极的所述第2方向的尺寸的差小于所述第4区域的所述第2方向的尺寸与所述第2电极的所述第2方向的尺寸的差，且
在正交于所述衬底的方向观察时，所述第2电极覆盖所述第3区域的至少一部分与所述第4区域的至少一部分地配置。
12.根据权利要求7所述的半导体存储装置，其特征在于：
所述第1区域的所述第2方向侧的缘与所述第2区域的所述第2方向侧的缘呈直线状连续。
13.一种半导体存储装置，其特征在于具备：
衬底，具有第1焊垫与第2焊垫；
半导体存储器零件，安装在所述衬底；以及
电容器，具有固定在所述第1焊垫的第1电极、及固定在所述第2焊垫的第2电极；
所述第1焊垫具有第1区域、及相对于所述第1区域位于所述第2焊垫的相反侧的第2区域；且
在将从所述第1焊垫朝向所述第2焊垫的方向设为第1方向，将与所述第1方向交叉的方向设为第2方向的情况下，
所述第2区域的所述第2方向的尺寸小于所述第1区域的所述第2方向的尺寸，且所述第1区域与所述第2区域彼此连续，
所述第1区域的所述第2方向的所述尺寸与所述第1电极的所述第2方向的尺寸的差小于所述第2区域的所述第2方向的所述尺寸与所述第1电极的所述第2方向的所述尺寸的差，
在正交于所述衬底的方向观察时，所述第1电极覆盖所述第1区域的至少一部分与所述第2区域的至少一部分。
14.根据权利要求13所述的半导体存储装置，其特征在于：
所述第1区域的所述第1方向的宽度小于所述第1电极的所述第1方向的宽度。
CN201910143423.1A 2018-06-19 2019-02-26 半导体存储装置 Active CN110620102B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018116469A JP7271094B2 (ja) 2018-06-19 2018-06-19 半導体記憶装置
JP2018-116469 2018-06-19

Publications (2)

Publication Number Publication Date
CN110620102A CN110620102A (zh) 2019-12-27
CN110620102B true CN110620102B (zh) 2023-10-03

Family

ID=68840614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910143423.1A Active CN110620102B (zh) 2018-06-19 2019-02-26 半导体存储装置

Country Status (4)

Country Link
US (1) US11006526B2 (zh)
JP (1) JP7271094B2 (zh)
CN (1) CN110620102B (zh)
TW (1) TWI719414B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362447B2 (en) * 2020-05-20 2022-06-14 SK Hynix Inc. Storage device with detachable capacitor connection structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204614457U (zh) * 2014-06-30 2015-09-02 株式会社东芝 半导体装置
CN105990487A (zh) * 2015-03-16 2016-10-05 株式会社东芝 半导体发光元件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162277U (zh) * 1988-04-22 1989-11-10
US5303122A (en) * 1991-10-31 1994-04-12 Ford Motor Company Printed circuit board having a commonized mounting pad which different sized surface mounted devices can be mounted
US5683788A (en) * 1996-01-29 1997-11-04 Dell Usa, L.P. Apparatus for multi-component PCB mounting
JP2001308503A (ja) 2000-04-26 2001-11-02 Koichi Yamazaki はんだ付け用電極構造
JP2003243814A (ja) 2002-02-21 2003-08-29 Hitachi Ltd チップ部品の実装用ランド
JP3976020B2 (ja) * 2004-02-12 2007-09-12 株式会社豊田自動織機 表面実装用電子部品の表面実装構造
TWI271135B (en) * 2005-10-14 2007-01-11 Hon Hai Prec Ind Co Ltd Pad for printed circuit board
JP2007258605A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP4243621B2 (ja) * 2006-05-29 2009-03-25 エルピーダメモリ株式会社 半導体パッケージ
TWI337055B (en) * 2007-06-22 2011-02-01 Delta Electronics Inc Universal solder pad structure
US9095066B2 (en) * 2008-06-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Printed board
KR20110028999A (ko) * 2009-09-14 2011-03-22 삼성전자주식회사 이종의 커넥터를 선택적으로 적용할 수 있는 메모리 장치
JP2012064720A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 電子機器
JP6476871B2 (ja) * 2014-05-22 2019-03-06 株式会社村田製作所 回路基板、蓄電装置、電池パックおよび電子機器
JP2016004986A (ja) * 2014-06-19 2016-01-12 トヨタ自動車株式会社 プリント配線基板の半田ランド
US10079192B2 (en) * 2015-05-05 2018-09-18 Mediatek Inc. Semiconductor chip package assembly with improved heat dissipation performance
US10139884B2 (en) 2015-12-23 2018-11-27 Toshiba Memory Corporation Power loss protection for solid state drives
JP6728676B2 (ja) * 2015-12-26 2020-07-22 日亜化学工業株式会社 発光装置
US10470294B2 (en) * 2017-05-01 2019-11-05 Octavo Systems Llc Reduction of passive components in system-in-package devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204614457U (zh) * 2014-06-30 2015-09-02 株式会社东芝 半导体装置
CN205080908U (zh) * 2014-06-30 2016-03-09 株式会社东芝 半导体装置
CN105990487A (zh) * 2015-03-16 2016-10-05 株式会社东芝 半导体发光元件

Also Published As

Publication number Publication date
JP7271094B2 (ja) 2023-05-11
JP2019220562A (ja) 2019-12-26
CN110620102A (zh) 2019-12-27
US20190387628A1 (en) 2019-12-19
US11006526B2 (en) 2021-05-11
TWI719414B (zh) 2021-02-21
TW202001876A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
JP6381480B2 (ja) 半導体装置
CN104952840B (zh) 薄的堆叠封装
US11547018B2 (en) Semiconductor storage device
KR102671248B1 (ko) 메모리 카드 및 단말
CN110620102B (zh) 半导体存储装置
US11844180B2 (en) Semiconductor storage device
JP2019106227A (ja) 半導体記憶装置
JP2017027540A (ja) 半導体装置及び電子機器
JP2017027541A (ja) 半導体装置及び電子機器
US20210103791A1 (en) Card type solid state drive
JP4864140B2 (ja) Ｅｓｄ保護付きコネクタ
US20230240049A1 (en) Semiconductor storage device
JP2017135322A (ja) 電子機器及び半導体記憶装置
US11307637B2 (en) Universal flash storage memory card
TWI837656B (zh) 基板及記憶體系統
JP5269747B2 (ja) 半導体記憶装置
US20240206074A1 (en) Semiconductor storage device
CN116826416A (zh) 基板及存储系统
US20240098930A1 (en) Semiconductor storage device
US10276517B2 (en) Semiconductor device
US20230156921A1 (en) Self-guided placement of memory device component packages
US20240196568A1 (en) Semiconductor memory device
US12022618B2 (en) Printed circuit board with stacked passive components
JP2020155465A (ja) 半導体装置
US20060285303A1 (en) Housing of a memory card capable of containing a plurality of memory chips

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

GR01 Patent grant
GR01 Patent grant