CN1937022A - 扫描驱动电路及使用该电路的有机发光显示器 - Google Patents

扫描驱动电路及使用该电路的有机发光显示器 Download PDF

Info

Publication number
CN1937022A
CN1937022A CNA2006101542741A CN200610154274A CN1937022A CN 1937022 A CN1937022 A CN 1937022A CN A2006101542741 A CNA2006101542741 A CN A2006101542741A CN 200610154274 A CN200610154274 A CN 200610154274A CN 1937022 A CN1937022 A CN 1937022A
Authority
CN
China
Prior art keywords
signal
transistor
level
clock
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101542741A
Other languages
English (en)
Other versions
CN100479019C (zh
Inventor
申东蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1937022A publication Critical patent/CN1937022A/zh
Application granted granted Critical
Publication of CN100479019C publication Critical patent/CN100479019C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Shift Register Type Memory (AREA)

Abstract

公开了一种扫描驱动电路和使用该扫描驱动电路的有机发光显示器。该电路通过从每一单元的级去除静态电流的流通路径来有效地减少功耗。所述扫描驱动电路与输入信号线或前一级的输出电压线连接，并且包括与二相时钟信号输入线连接的多个级。第一扫描驱动器通过所述多个级依次输出选择信号和/或提升信号。第二扫描驱动器通过所述多个级依次输出发光信号。第一扫描驱动器包括：扫描驱动单元，输出选择信号；第一提升驱动单元，输出奇数提升信号；以及第二提升驱动单元，输出偶数提升信号。

Description

扫描驱动电路及使用该电路的有机发光显示器
本申请要求于2005年9月20日在韩国知识产权局提交的第2005-87426号韩国专利申请的利益，该申请公开于此以资参考。
                          技术领域
本发明涉及一种有机发光显示器，更具体地说，涉及一种用于电流编程类型的有机发光显示器的扫描驱动电路。
                          背景技术
通常，有机发光显示器电激发磷光体有机化合物来发光，并且用电压或电流驱动有机发光单元的阵列来显示图像。这种有机发光单元包括：铟锡氧化物(ITO)阳极、有机薄膜和金属阴极层。
有机薄膜具有多层结构，它包括：发光层(EML)、电子传输层(ETL)和空穴传输层(HTL)，从而保持电子和空穴之间的平衡并改善发光效率，并且还包括电子注入层(EIL)和空穴注入层(HIL)。
用于驱动有机发光单元的方法包括：无源矩阵驱动方法以及使用薄膜晶体管(TFT)或金属氧化物半导体场效应晶体管(MOSFET)的有源矩阵驱动方法。无源矩阵显示器包括相互交错的阴极线和阳极线的阵列。有源矩阵显示器包括像素阵列，其中，每个像素都具有TFT、电容器和ITO像素电极以保持电容器上的电压。
有源矩阵驱动方法可根据用于对电容器充电的信号类型被分类为电压编程方法和电流编程方法。
有机发光显示器的有源矩阵类型包括：显示面板、数据驱动电路、扫描驱动电路和定时控制器。扫描驱动电路从定时控制器接收扫描驱动控制信号，产生扫描信号，并依次将扫描信号提供给显示面板的扫描线。也就是说，为了驱动包括在显示面板中的像素，扫描驱动电路运行来依次产生将提供给显示面板的扫描信号。
图1是显示传统的扫描驱动电路的框图。参照图1，传统的扫描驱动电路包括与开始脉冲SP输入线连接的ST1至STn的多个级。ST1至STn的多个级响应于开始时钟SP依次切换时钟信号C，从而产生输出信号SO1至SOn。第二级ST2到第n级STn中的每个级都接收并切换作为下一级的开始脉冲的前一级的输出信号。因此，所述级以依次切换开始脉冲这样的方式产生输出信号SO1至SOn，并向矩阵像素阵列提供输出信号。
图2是在图1所示的扫描驱动电路中的级的电路图。图3是图2所示的级的输入/输出波形图。参照图2和图3，传统地，组成扫描驱动电路的每个级使用主从触发器。当时钟clk处于低电平时，这样的触发器在保持先前输出的同时继续接收输入。与其相反，当时钟clk处于高电平时，触发器保持当时钟clk处于低电平时接收的输入IN，并且输出接收的输入，而不再接收输入。
在上述的电路中，包括在触发器中的反相器具有包括当其输入处于低电平时流过静态电流的缺点。此外，在触发器中，已经接收低电平输入的反相器的数量与已经接收高电平输入的反相器的数量相同。因此，静态电流流过触发器中的所有反相器的一半，从而引起过多的功耗。
另外，图2显示反相器电路的实施例。根据这个实施例，根据第一PMOS晶体管M1和第二PMOS晶体管M2的电阻值的比率来确定反相器的高电平输出。根据第一PMOS晶体管M1的阈值电压确定反相器的低电平输出。
由于制造变化，各个晶体管的电阻和阈值参数差别很大。因为用于有机发光显示器的晶体管经常使用具有高制造可变性的晶体管，所以这是重要的问题。结果，图2的电路的性能不确定。例如，阈值变化引起每个反相器的低电平输出不同。结果，当将来自具有不确定值的第一反相器的低电平输出作为输入提供给第二反相器时，因为不确定的低电平值导致第二反相器的第一PMOS晶体管中不确定的上拉电阻，所以第二反相器可能具有降低的高输出电平。
此外，在反相器中，当输出高电平时，恒电流流过第一PMOS晶体管M1和第二PMOS晶体管M2。这样导致了恒定功耗。另外，在第二PMOS晶体管M2中流过的恒电流引起反相器输出信号的较慢的上升时间。
                       发明内容
因此，一方面在于提供一种扫描驱动电路和使用该电路的有机发光显示器，通过从每一单元的级去除静态电流的电流流通路径来减少功耗，其中，所述扫描驱动电路包括：第一扫描驱动器，用于提供选择信号和/或提升信号；以及第二扫描驱动器，用于提供发光信号，其中，第一扫描驱动器包括：扫描驱动单元，用于输出选择信号；第一提升驱动单元，用于输出奇数提升信号；以及第二提升驱动单元，用于输出偶数提升信号。
                        附图说明
通过下面结合附图对优选的实施例进行的描述，本发明的这些和/或其它方面和优点将会变得清楚而且更加容易理解，其中：
图1是显示传统的扫描驱动电路的框图；
图2是在图1所示的扫描驱动电路中的级的电路图；
图3是图2所示的级的输入/输出波形图；
图4是显示根据一个实施例的有机发光显示器的框图；
图5是显示布置在图4所示的有机发光显示器的每个像素区域的像素电路的示例的电路图；
图6是提供给图5所示的像素电路的选择、发光和提升信号的波形图；
图7是显示根据实施例的扫描驱动电路的第一扫描驱动器的结构的框图；
图8是根据第一实施例的扫描驱动电路的第一扫描驱动器中的级的电路图；
图9是图8所示的级的输入/输出波形图；
图10是显示根据实施例的扫描驱动电路的第一扫描驱动器的结构的框图；
图11是根据另一实施例的扫描驱动电路的第一扫描驱动器中的级的电路图；
图12是图11所示的级的输入/输出波形图；
图13是显示根据另一实施例的扫描驱动电路的第一扫描驱动器的结构的框图；
图14是根据另一实施例的扫描驱动电路的第一扫描驱动器中的级的电路图；
图15是图14所示的级的输入/输出波形图；
图16是显示根据另一实施例的扫描驱动电路的第一扫描驱动器的结构的框图；
图17是根据另一实施例的扫描驱动电路的第一扫描驱动器中的级的电路图；
图18是图17所示的级的输入/输出波形图。
                        具体实施方式
以下，参照附图来详细说明特定的发明方面。在这里，当第一部件连接到第二部件时，第一部件可直接地连接到第二部件，或者可经由第三部件间接地连接到第二部件。此外，为了清楚，省略了不相关的部件。另外，相同的标号始终表示相同的部件。
图4是显示根据一个实施例的有机发光显示器的框图。
如图4所示，根据一个实施例的有机发光显示器包括：有机发光显示面板(以下称为“显示面板”)100、数据驱动电路200和扫描驱动电路。所述扫描驱动电路包括：第一扫描驱动器310和第二扫描驱动器320。第一扫描驱动器310提供选择信号和/或提升信号。第二扫描驱动器320提供发光信号。
可将第一扫描驱动器310配置成分为分别用于输出选择信号和提升信号的扫描驱动单元和提升驱动单元。在这种情况下，所述提升驱动单元可被进一步分为奇数提升信号和偶数提升信号。
显示面板100包括：多个数据线D1至Dn、多个信号线S1至Sm、E1至Em、B1至Bm和多个像素电路11。将多个数据线D1至Dn布置为列方向。将多个信号线S1至Sm和E1至Em布置为行方向。将多个像素电路11布置在阵列中。
在这里，信号线S1至Sm和E1至Em包括：多个选择信号线S1至Sm，用于传送选择信号以选择像素行；多个发光信号线E1至Em，用于传送发光信号来控制像素行的发光周期；以及多个提升信号线B1至Bm，用于传送提升信号来设置像素行中的驱动薄膜晶体管的栅极电压。
此外，像素电路11在由数据线D1至Dn、选择线S1至Sm、发光信号线E1至Em和提升信号线B1至Bm定义的像素区域形成。
数据驱动电路200将数据电流IDATA应用于数据线D1至Dn。扫描驱动电路300的第一扫描驱动器310依次将用于选择像素电路11的选择信号应用于选择信号线S1至Sm。此外，第一扫描驱动器310依次将提升信号应用于提升信号线B1至Bm来设置每个像素行的驱动薄膜晶体管的栅极电压。
此外，扫描驱动电路300的第二扫描驱动器320将用于控制像素电路11的亮度的发光信号应用于发光信号线E1至Em。
图5是显示图4所示布置的像素电路的示例的电路图。然而，为了帮助理解像素电路，在图5中仅显示连接到第j数据线Dj及第i信号线Si和Ei的像素电路。
如图5所示，根据一个实施例的像素电路包括：有机发光二极管OLED、晶体管m1至m4和第一电容器C1与第二电容器C2。在这里，尽管每个晶体管m1至m4都使用PMOS晶体管，但是也可用NMOS和CMOS来代替。
第一晶体管m1连接在电源VDD和有机发光二极管OLED之间，并且控制通过有机发光二极管OLED的电流。详细地，第一晶体管m1的源极连接到电源VDD，其漏极通过第三晶体管m3连接到有机发光二极管OLED的阴极。
此外，响应于选择信号线Si的选择信号，第二晶体管m2将电压从数据线Dj传送到第一晶体管m1栅极。第四晶体管m4响应于选择信号二极管连接第一晶体管m1。
此外，第一电容器C1连接在第一晶体管的栅极和源极之间，并且当数据电流IDATA流入数据线Dj时，以与第一晶体管m1的栅极电压相应的电压对电容器C1充电。第三晶体管m3响应于发光信号线Ei的发光信号将流过第一晶体管m1的电流传送到有机发光二极管OLED。
此外，第二电容器C2连接在第一晶体管m1的栅极和提升信号线Bj之间。
在这里，第二电容器C2的电压增加了提升信号线Bj上的提升信号的电压增量ΔVB，并且产生第一晶体管m1的栅极电压VG的增量ΔVG。可通过下面的等式1来评价VG。
Δ V G = Δ V B C 2 C 1 + C 2 - - - ( 1 )
如等式1所示，通过将提升信号的电压增加ΔVB，栅极电压VG根据第一和第二电容器的电容值增加了ΔVG。晶体管m1、m2和m4的寄生电容及相互连接也将影响ΔVG。寄生电容减少了与相对于第一和第二电容器的和的寄生电容量相关量的ΔVG。因此，提供给有机发光二极管OLED的电流IOLED可被设置在期望的值。
图6是提供给图5所示的像素电路的选择信号、发光信号和提升信号的时序图。
参照图5和图6，在第一晶体管m1、第而晶体管m2和第四晶体管m4导通，并且由第一晶体管m1流出数据电流IDATA时，第三晶体管m3截止。在这种状态中，通过第二晶体管m2和第四晶体管m4等效二极管连接第一晶体管。因此，第一晶体管m1的栅极电压达到与数据电流IDATA相应的值，并且被存储在电容器C1中。
如图6所示，通过控制在选择信号线Si的脉冲结束之后被产生的发光信号线Ei的发光信号的脉冲结束，在第二晶体管m2导通的同时第三晶体管m3没有导通。
也就是，在图5和图6的实施例中，选择信号以选择信号的低电平的脉冲在水平周期之前大概2微秒结束的方式被施加。又如图6所示，发光信号以发光信号的高电平的脉冲宽度跨过选择信号的低电平的脉冲宽度的方式被应用。
此外，当在选择信号的脉冲结束之后产生来自提升信号线Bi的提升信号的脉冲结束时，当第二电容器C2的节点电压增加时，完成数据电流IDATA的编程，并且消除了增加第二电容器C2的节点电压的影响。因此，在这个实施例中，如图6所示，通过控制传送到选择信号线Sn的选择信号的脉冲结束在传送到提升信号线Bn的提升信号的脉冲结束之前产生，在编程数据电流IDATA之后第二电容器C2的节点电压增加。
此外，通过控制提升信号的脉冲开始在选择信号的脉冲开始之前产生，在第一电容器C1中对电压编程时，由于第二电容器C2的节点电压的下降，第一电容器C1的电压变化。如前面记录地，当第一电容器C1的电压改变时，应该再次执行第一电容器C1的电压编程操作，因此需要在第一电容器C1中对电压编程的时间。因此，如图6所示，通过控制传送到选择信号线Sn的选择信号的开始在传送到提升信号线Bn的提升信号的开始之后产生，在第二电容器C2的节点电压下降之后执行数据电流IDATA的编程操作。
由于连接到提升信号线Bn的负载和连接到发光信号线En的负载之间的差异，先于提升信号的脉冲结束产生发光信号的脉冲结束，在发光信号的脉冲结束和提升信号的脉冲结束之间的时间段期间，在第二电容器C2的节点电压增加之前的电流流过有机发光二极管OLED，从而在有机发光二极管OLED中产生应力。当重复这种操作时，可缩短有机发光二极管OLED的使用时间。因此，如图6所示，通过在传送到发光信号线En的发光信号的脉冲结束之前产生传送到提升信号线Bn的提升信号的脉冲结束，在已经增加第二电容器C2的节点电压之后电流流过有机发光二极管OLED。
此外，如果在提升信号的脉冲开始之后产生发光信号的脉冲开始，则在发光信号的脉冲开始和提升信号的脉冲开始之间的时间段期间，由于第二电容器C2的节点电压的下降导致的电流流过有机发光二极管OLED，从而导致有机发光二极管OLED中的应力。当重复这种操作时，可缩短有机发光二极管OLED的使用时间。因此，如图6所示，通过在提升信号的脉冲开始之前产生发光信号的脉冲开始，在第三晶体管m3截止之后第二电容器C2的节点电压下降。
也就是，在这个实施例中，提升信号以提升信号的低电平的脉冲宽度跨过选择信号的低电平的脉冲宽度并且小于发光信号的高电平的脉冲宽度的方式被施加。
如图4所示，将提供给面板的选择信号、提升信号和发光信号通过第一扫描驱动器310和第二扫描驱动器320输出。
现在将给出用于输出具有如图6所示的波形的选择信号和提升信号的一个实施例的扫描驱动电路的结构和操作。
也就是，将仅描述扫描驱动电路的第一扫描驱动器。由于从第一扫描驱动器的描述可以很容易地获得第二扫描驱动器的描述，所以将不提供进一步的详细描述。
图7是根据一个实施例的第一扫描驱动器的结构的框图。
在这里，根据一个实施例的第一扫描驱动器310被分为扫描驱动单元312和提升驱动单元314与316，以便扫描驱动单元312和提升驱动单元314与316分别输出选择信号和提升信号。此外，提升驱动单元包括分别输出奇数提升信号和偶数提升信号的第一提升单元314和第二提升单元316。
扫描驱动单元312、第一提升单元314和第二提升单元316包括分别从属地连接其输入信号IN1、IN2和IN3线的n级。
扫描驱动单元312的n级的第一输出线连接到包括在像素阵列中的n行线S1至Sn，并且将选择信号提供给定义像素阵列的各像素。提升驱动单元314与316的n级的第二输出线连接到包括在像素阵列中的n行线B1至Bn，并且将提升信号提供给定义像素阵列的各像素。
在这里，将第一输入信号IN1提供给包括在扫描驱动单元312中的第一级，将第一输入信号IN2提供给包括在第一提升驱动单元314中的第一级，并且将第一输入信号IN3提供给包括在第二提升驱动单元316中的第一级。将第一至第(n-1)级的输出信号作为输入信号提供给各自的下一级。
此外，扫描驱动单元312的每一级包括第一时钟端CLKa和第二时钟端CLKb。分别将高电平部分相互重叠的第一和第二反相时钟信号CLK1和CLK2提供给第一时钟端CLKa和第二时钟端CLKb。将第一时钟信号CLK1提供给第一扫描驱动器310中奇数级的第一时钟端CLKa，并将第二时钟信号CLK2提供给第二时钟端CLKb。与此相比，将第二时钟信号CLK2提供给偶数级的第一时钟端CLKa，并将第一时钟信号CLK1提供给偶数级的第二时钟端CLKb。
也就是，当每一级接收第一输出信号IN1或前一级的输出电压gi、以及第一时钟信号CLK1和第二时钟信号CLK2时，以第一和第二时钟信号在高电平相互重叠的时间间隔通过其输出线依次输出低电平信号。
以与上面相同的方式，第一提升驱动单元314和第二提升驱动单元316的各级包括第一时钟端CLKa和第二时钟端CLKb。将相位被反转并且高电平部分相互重叠的第三时钟信号CLK3和第四时钟信号CLK4以及第五时钟信号CLK5和第六时钟信号CLK6提供给第一时钟端CLKa和第二时钟端CLKb。
在这里，如所示，将第三时钟信号CLK3或第五时钟信号CLK5提供给奇数级的第一时钟端CLKa，将第四时钟信号CLK4或第六时钟信号CLK6提供给其第二时钟端CLKb。
与此相比，将第四时钟信号CLK4或第六时钟信号CLK6提供给偶数级的第一时钟端CLKa，将第三时钟信号CLK3或第五时钟信号CLK5提供给偶数级的第二时钟端CLKb。
也就是，当每一级接收第一输入信号IN2或IN3或前一级的输出电压gi、以及第三时钟信号CLK3和第四时钟信号CLK4或第五时钟信号CLK5和第六时钟信号CLK6时，以第三时钟信号CLK3和第四时钟信号CLK4或第五时钟信号CLK5和第六时钟信号CLK6在高电平相互重叠的时间间隔通过其输出线依次将低电平信号输出到各自的奇数或偶数提升线。
如图6所示，以提升信号的低电平的脉冲宽度跨过选择信号的低电平的脉冲宽度并且小于发光信号的高电平的脉冲宽度的方式输出提升信号。此外，输出具有小于水平周期的脉冲宽度的低电平的脉冲宽度的选择信号。
也就是，在这个实施例中，为了设置大于水平周期的脉冲宽度的提升信号的脉冲宽度，提升驱动单元被配置为分为奇数输出单元314和偶数输出单元316。
图8是在图7所示的扫描驱动电路中的级的实施例的电路图，其中，显示了扫描驱动单元、第一和第二提升驱动单元的奇数级的详细电路布置。图9是图8所示的级的输入/输出波形图。
参照图8和图9，在具有相互反相的第一时间周期期间，扫描驱动单元、第一和第二提升驱动单元的每个奇数级预充电到第一和第二输入时钟信号CLK1和CLK2、CLK3和CLK4或CLK5和CLK6。在具有与第一时间周期的相位反转的相位的第二周期期间，奇数级执行评价操作，以在高电平的时钟信号的重叠时间间隔依次输出低电平脉冲。
也就是，在预充电周期期间奇数级输出高电平信号，在评价周期期间输出与在预充电周期期间接收的输入信号相应的信号。
此外，指定奇数级的评价周期来与偶数级的预充电周期相符。
以下，将通过参照图8所示的奇数级的电路布置来详细描述级的操作。
现在将PMOS薄膜晶体管作为包括在级中的晶体管的示例来描述。然而，其它实现也是可行的，诸如NMOS或CMOS的实施例。
参照图8，根据一个实施例的奇数级400包括第一PMOS晶体管M1、第二PMOS晶体管M2、第三PMOS晶体管M3、第四PMOS晶体管M4和第五PMOS晶体管M5。第一PMOS晶体管M1接收前一级的输出电压gi或第一输入信号IN1或IN2。第一PMOS晶体管M1的栅极端连接到第一时钟端。第二PMOS晶体管M2连接到第二时钟端和输出线OUT，并且其栅极端连接到第一PMOS晶体管M1的输出端。第三PMOS晶体管M3连接在第二电源VSS和第一节点N1之间，其栅极端与第一时钟端连接。第四PMOS晶体管M4连接在第一时钟端和第一节点之间，并且其栅极端连接到第一PMOS晶体管M1的输出端。第五PMOS晶体管M5连接在第一电源VDD和输出线OUT之间，并且其栅极端连接到第一节点。
扫描驱动电路还包括第一电容器C1，它连接在第一PMOS晶体管M1的输出端和输出线OUT之间。
如所示，当所述级是扫描驱动单元的奇数级时，将第一时钟信号CLK1提供给第一时钟端，并且将第二时钟信号提供给第二时钟端。相反，当所述级是扫描驱动单元的偶数级322时，将第二时钟信号CLK2提供给第一时钟端，并且将第一时钟信号CLK1提供给第二时钟端。
与此相比，如所示，当所述级是第一提升驱动单元314的奇数级时，将第三时钟信号CLK3提供给第一时钟端，并且将第四时钟信号CLK4提供给第二时钟端。相反，当所述级是第一提升驱动单元314的偶数级时，将第四时钟信号CLK4提供给第一时钟端，并且将第三时钟信号CLK3提供给第二时钟端。
此外，如所示，当所述级是第二提升驱动单元316的奇数级时，将第五时钟信号CLK5提供给第一时钟端，并且将第六时钟信号CLK6提供给第二时钟端。相反，当所述级是第二提升驱动单元316的偶数级时，将第六时钟信号CLK6提供给第一时钟端，并且将第五时钟信号CLK5提供给第二时钟端。
此外，可将负电压应用于第二电源VSS，但是如图8所示，第二电源VSS可以接地。在一个实施例中，显示第二电源VSS被实施为接地。
每一级包括：传送单元、反相单元和缓冲单元。传送单元包括：第一PMOS晶体管M1、第二PMOS晶体管M2和第一电容器C1。反相单元包括：第一PMOS晶体管M1、第三PMOS晶体管M3和第四PMOS晶体管M4。缓冲单元包括第五PMOS晶体管M5。
假设所述级是第一扫描驱动器的奇数级312，第一时钟信号CLK1具有低电平而第二时钟信号CLK2具有高电平的时间段变为预充电周期。第一时钟信号CLK1具有高电平而第二时钟信号CLK2具有低电平的时间段变为评价周期。第一扫描驱动器的奇数级312在预充电周期期间输出高电平信号，并且在评价周期期间输出与在预充电周期期间接收的输入相应的信号。
在这个实施例中，如所示，第一和第二时钟信号、第三和第四时钟信号或第五和第六时钟信号作为每一级的输入信号被提供，从而在部分高电平相互重叠。
每一级输出一对时钟信号CLK1和CLK2、CLK3和CLK4或CLK5和CLK6，以便具有与在高电平的第一和第二时钟信号CLK1和CLK2的重叠时间相应的时间间隔。在每一级的输出信号之间具有预定的时间间隔是为了保证时钟偏移或延迟的余地。
将参照图8和图9解释奇数级的操作。首先，在预充电周期期间，也就是，在输入低电平的第一时钟信号CLK1和高电平的第二时钟信号CLK2时，第一晶体管M1和第三晶体管M3导通，从而输入信号IN1被传送到第二晶体管M2和第四晶体管M4的栅极端。
因此，由于前一级的输出电压或输入信号IN1作为输入信号被存储在第一电容器C1中，并且第一节点N1由第二时钟信号CLK2或来自第二电源VSS的低电平信号进行充电，所以第五晶体管M5导通，伴随的结果是通过输出端OUT输出高电平的第一电源VDD。
也就是，在预充电周期期间，所述级的缓冲单元的输出变为高电平。此外，在评价周期期间，第一晶体管M1截止，从而阻断了输入信号IN1，并且第三晶体管M3和第四晶体管M4也相应地截止。
当在预充电周期期间接收的信号，也就是，前一级的输出电压或输入信号IN1是高电平时，接收的信号保持在预充电周期期间预充电的信号的电平，从而缓冲器输出不变的高电平信号。
与此相比，当在预充电周期期间接收的信号，也就是，前一级的输出电压或输入信号IN1是低电平时，根据在第一电容器C1中存储的低电平信号第二晶体管M2导通。因此，在传送单元中，由于第二晶体管M2导通，所以通过输出端OUT输出低电平的第二时钟信号CLK2。
也就是，在评价周期期间，当在预充电周期期间接收的信号，也就是，前一级的输出电压或输入信号IN1是低电平时，所述级输出低电平信号。当接收的信号是高电平时，所述级输出高电平信号。
如前面记录地，如图9所示，第一和第二时钟信号作为每一级的输入信号被提供以在部分高电平相互重叠。
在第一时钟信号CLK1和第二时钟信号CLK2是高电平的情况下，当先前周期是预充电周期时，由第一时钟信号CLK1控制的第一晶体管M1和第三晶体管M3都截止，并且电容器C1的电压保持不变，从而保持先前的输出。
与此相比，当先前周期是评价周期时，第一晶体管M1和第三晶体管M3截止，第二晶体管M2保持先前状态。当第二晶体管M2截止时，所述级接收高电平信号，伴随的结果是由第五晶体管M5保持高电平输出。
相反，当第三晶体管M3导通时，由于所述级接收低电平信号，也就是，第二晶体管M2的栅极端处于浮动状态，所以电容器C1的电压保持不变，并且第二晶体管M2继续处于导通，使得高电平的第二时钟信号作为输出信号被输出。
从上面的描述可以看到，在第一时钟信号CLK1和第二时钟信号CLK2是高电平的情况下，当先前周期是预充电周期时，输出保持先前状态。当先前周期是评价周期时，输出具有高电平。因此，通过在第一时钟信号CLK1和第二时钟信号CLK2的高电平中的重叠的时间，在相邻级的输出脉冲之间可减小时间间隔。
尽管上面的描述是基于第一扫描驱动器的奇数级状态的结果，但是基于第一提升驱动单元或第二提升驱动单元的奇数级能获得相同的结果。
因此，当图7的第一提升驱动单元314和第二提升驱动单元316分别接收第三时钟信号CLK3和第四时钟信号CLK4，及输入信号IN2；和第五时钟信号CLK5和第六时钟信号CLK6，及输入信号IN3时，它们在高电平的一对时钟信号CLK3和CLK4或时钟信号CLK5和CLK6的重叠的时间间隔依次输出低电平脉冲。
如图9所示，输入第三时钟信号CLK3和第四时钟信号CLK4，或第五时钟信号CLK5和第六时钟信号CLK6以具有与第一时钟信号CLK1和第二时钟信号CLK2相比更长的重叠时间、预充电周期和评价周期。此外，分别输入到第一和第二提升驱动单元的输入信号IN1和输入信号IN3具有与输入到扫描驱动单元的输入信号IN1的低电平宽度相比更宽的低电平宽度。
此外，与将第三时钟信号CLK3和第四时钟信号CLK4及输入信号IN3输入到第一提升驱动单元314的级相比，将第五时钟信号CLK5和第六时钟信号CLK6及输入信号IN2输入到将被延迟大约一个水平周期的第二提升驱动单元316的级。
如图6所示，执行这个操作以使提升信号以提升信号的高电平的脉冲宽度保持相应的选择信号的低电平的脉冲宽度的方式被应用。
也就是，在一个实施例中，为了使输出的提升信号具有大于相应的选择信号的脉冲宽度的脉冲宽度，提升驱动单元被配置为分为奇数输出单元和偶数输出单元。调整应用于各提升驱动单元的时钟信号CLK3、CLK4、CLK5和CLK6的时间周期和输入信号IN1和输入信号IN2的低电平宽度。
图10是显示根据另一实施例的扫描驱动电路的第一扫描驱动器的结构的框图。
然而，将省略与图7所示的第一实施例的结构和操作相同的第二实施例的结构和操作的描述。
以与图7中的第一实施例中相同的方式，第一实施例的第一扫描驱动器被配置成分为分别用于输出选择信号和提升信号的扫描驱动单元和提升驱动单元。具体地说，提升驱动单元包括用于分别输出奇数提升信号和偶数提升信号的第一提升驱动单元和第二提升驱动单元。
然而，除了时钟信号CLK3、CLK4、CLK5和CLK6及输入信号IN2和输入信号IN3之外，控制信号D1、D2和D3也被应用到第一和第二提升驱动单元以调整输出脉冲的摆动。
将第一控制信号D1和第三控制信号D3输入到第一和第二提升驱动单元的奇数级，而将第二控制信号D2和第四控制信号D4输入到第一和第二提升驱动单元的偶数级。
图11是扫描驱动电路的第一扫描驱动器的级的实施例的电路图，其中，显示图10所示的扫描驱动单元、第一和第二提升驱动单元的奇数级的详细电路布置。图12是图11所示的级的输入/输出波形图。
图11所示的扫描驱动单元的级400的部分，及其信号输入的时序图与图9所示的第一实施例相同，因此省略对其的描述。
然而，在第一和第二提升驱动单元的情况下，第六PMOS薄膜晶体管M6和第七PMOS薄膜晶体管M7在图8所示的第一实施例的结构中被另外设置。此外，为了调整输出提升信号的摆动，将控制信号D1、D2、D3和D4输入到第六晶体管M6的输入端。
在这里，分别将第一控制信号D1和第二控制信号D2输入到第一提升驱动单元的奇数和偶数级，而分别将第三控制信号D3和第四控制信号D4输入到第二提升驱动单元的奇数和偶数级。
在详细的描述中，如图11所示，提升驱动单元的奇数级500包括：第一晶体管M1至第五晶体管M5、第六PMOS晶体管M6和第七PMOS晶体管M7。第六PMOS晶体管M6连接到控制信号D1或控制信号D3输入线和提升信号输出线BST，并且其栅极端连接到第一晶体管M1的输出端。第七PMOS晶体管M7连接在第一电源VDD和提升信号输出线BST之间。
如前面记录地，另外包括第六PMOS晶体管M6和第七PMOS晶体管M7。由于控制信号通过第六PMOS晶体管M6被施加，所以由控制信号控制从每一级输出的提升信号中高电平和低电平之间的差，也就是，输出脉冲的摆动。
也就是，与第一实施例相似，通过将被输入到下一级的级的输出端输出相同的信号。然而，根据控制信号的摆动电平通过每一级的提升信号输出线BST输出相应的提升信号。
如图12所示，与被应用于第一提升驱动单元的第三时钟信号CLK3和第四时钟信号CLK4的高电平和低电平的差相比，具有较小的高电平和低电平的差的第一控制信号D1和第二控制信号D2被施加于第一提升驱动单元。也就是，第一和第二控制信号具有比第三时钟信号CLK3和第四相应的时钟信号CLK4小的摆动。
与上面的描述相似，由于提升信号的脉冲宽度大于相应的选择信号的脉冲宽度，并且由于控制信号的脉冲具有较小的高电平和低电平的差，所以通过图11所示的提升驱动单元的级输出提升信号。
也就是，这个实施例具有可以调整输出提升信号的脉冲摆动的优点。
图13是显示根据另一实施例的扫描驱动电路的第一扫描驱动器的结构的框图。
在上述讨论的实施例中，第一扫描驱动器被分为扫描驱动单元、第一和第二提升驱动单元。在其它实施例中，扫描驱动单元可被配置成分为奇数和偶数扫描驱动单元，并且奇数和偶数扫描驱动单元连接到第一和第二提升驱动单元。
换句话说，如图13所示，第一扫描驱动器310包括：第一扫描/提升驱动单元318和第二扫描/提升驱动单元319。第一扫描/提升驱动单元318输出奇数选择信号的提升信号。第二扫描/提升驱动单元319输出偶数选择信号的提升信号。
除了时钟信号CLK7、CLK8、CLK9、CLK10、输入信号IN4、IN5、及具有与上面讨论的相应信号相似的功能的用于调整输出脉冲的摆动的控制信号D1、D2、D3、D4之外，用于依次输出奇数和偶数选择信号的选择控制信号A1、A2、A3和A4被另外应用于第一扫描/提升驱动单元318和第二扫描/提升驱动单元319。
分别将第一选择控制信号A1和第三选择控制信号A3输入到第一扫描/提升驱动单元318和第二扫描/提升驱动单元319的奇数级。分别将第二选择控制信号A2和第四选择控制信号A4输入到第一扫描/提升驱动单元318和第二扫描/提升驱动单元319的偶数级。
图14是扫描驱动电路的第一扫描驱动器中的级的电路图，其中，显示了如图13所示的第一扫描/提升驱动单元318和第二扫描/提升驱动单元319的奇数级的详细电路布置。此外，图15是图14所示的级的输入/输出波形图。
如图14和图15所示，通过将第八PMOS晶体管M8和第九PMOS晶体管M9添加到图11所示的第二实施例的布置中来配置扫描/提升驱动单元。为了依次输出奇数和偶数选择信号，将选择控制信号A1、A2、A3和A4输入到第八PMOS晶体管M8的输入端。
在这里，分别将第一选择控制信号A1和第二选择控制信号A2输入到第一扫描/提升驱动单元的奇数和偶数级。此外，分别将第三选择控制信号A3和第四选择控制信号A4输入到第二扫描/提升驱动单元的奇数和偶数级。
如图14所示，扫描/提升驱动单元的奇数级600还包括：第一至第七晶体管M1至M7、第一电容器C1、第八PMOS晶体管M8和第九PMOS晶体管M9。第八PMOS晶体管M8连接到选择控制信号A1或选择控制信号A3输入线和选择信号输出线SEL，并且其栅极端连接到第一晶体管M1的输出端。第九PMOS晶体管M9连接在第一电源VDD和选择信号输出线SEL之间，并且其栅极端连接到第一节点N1。
如前面记录地，另外包括第八PMOS晶体管M8和第九PMOS晶体管M9。如图15所示，由于选择控制信号通过第八PMOS晶体管M8被施加，所以可输出从奇数和偶数级的输出的选择信号。
也就是，这个实施例具有可以调整提升信号的脉冲宽度和脉冲摆动并且可减少驱动单元的数量的优点。
图16是显示根据另一实施例的扫描驱动电路的第一扫描驱动器的结构的框图。
在这个实施例中，没有必要在每一级输入控制信号D1、D2、D3和D4。
图17是扫描驱动电路的第一扫描驱动器中的级的电路图，其中，显示了第一和第二扫描/提升驱动单元的奇数级的详细电路布置。图18是图17所示的级的输入/输出波形图。
如图17和图18所示，扫描/提升驱动单元具有与图14所示的结构相同的结构。
区别在于，取代控制信号D1、D2、D3和D4的第三电源VL被施加于第六PMOS晶体管M6的输入端。第三电源VL提供与控制信号的低电平值相应的负电压。在这种情况下，如图18所示，第四实施例仍然可获得与第三
实施例相似的波形。
如上面的描述，依照具有用于提供选择信号和/或提升信号的第一扫描驱动器及用于提供发光信号的第二扫描驱动器的扫描驱动电路，通过自由地调整提升信号的脉冲宽度和摆动，可将提供给有机发光二极管的电流IOLED设置在期望值。
此外，从使功耗减小的扫描驱动电路去除静态电流的流通路径。
另外，当扫描驱动电路输出高电平信号时，输出端不改变，从而使漏电流最小化。当扫描驱动电路输出低电平信号时，对输出端进行充电的电流的减少被最小化以提高操作速度。
尽管显示和描述了本发明的几个实施例，但本领域的技术人员应该理解，在不脱离本发明的精神和原则的情况下，可以对实施例进行改变。

Claims (28)

1、一种与输入信号线连接并且包括与二相时钟信号输入线连接的多个级的扫描驱动电路，所述电路包括：
第一扫描驱动器，被配置为通过所述多个级的两个级或更多级依次输出选择信号和提升信号中的至少一个；以及
第二扫描驱动器，被配置为通过所述多个级的两个级或更多级依次输出发光信号，
其中，所述第一扫描驱动器包括：
扫描驱动单元，被配置为输出选择信号；
第一提升驱动单元，被配置为输出奇数提升信号；以及
第二提升驱动单元，被配置为输出偶数提升信号。
2、如权利要求1所述的扫描驱动电路，其中所述多个级中的每一级包括：
第一晶体管，被配置为接收前一级的输出电压或第一输入信号，包括与第一时钟端连接的栅极端；
第二晶体管，连接到第二时钟端和输出线，包括与第一晶体管的输出端连接的栅极端；
第三晶体管，连接在第二电源和第一节点之间，包括与第一时钟端连接的栅极端；
第四晶体管，连接到第一时钟端和第一节点，包括与第一晶体管的输出端连接的栅极端；以及
第五晶体管，连接在第一电源和输出线之间，包括与第一节点连接的栅极端。
3、如权利要求2所述的扫描驱动电路，还包括：第一电容器，连接在第一晶体管的输出端和输出线之间。
4、如权利要求1所述的扫描驱动电路，还包括：第一和第二时钟信号线，被配置为将第一和第二反相时钟信号提供给所述多个级，其中，所述多个级的每一级包括：第一和第二时钟端，被配置为接收第一和第二反相时钟信号，其中，第一反相时钟信号的部分高电平与第二反相时钟信号的部分高电平重叠。
5、如权利要求4所述的扫描驱动电路，其中，将第一时钟信号和第二时钟信号提供给所述多个级的奇数级的第一和第二时钟端。
6、如权利要求5所述的扫描驱动电路，其中，所述扫描驱动电路被配置为在第一时钟信号具有低电平和第二时钟信号具有高电平的输入时间周期期间执行预充电操作，并且在第一时钟信号具有高电平和第二时钟信号具有低电平的输入时间周期期间执行评价操作。
7、如权利要求6所述的扫描驱动电路，被配置为：
在预充电周期期间输出高电平；
在评价周期期间输出具有与在预充电周期期间接收的输入相应的电平的信号；
当第一和第二时钟信号的每一个在预充电周期之后都具有高电平时，保持输出信号电平；以及
当第一和第二时钟信号的每一个在评价周期之后都具有高电平时，输出高电平信号。
8、如权利要求4所述的扫描驱动电路，其中，将第一和第二时钟信号提供给所述多个级的偶数级的第一和第二时钟端。
9、如权利要求7所述的扫描驱动电路，其中，所述扫描驱动电路被配置为在第一时钟信号具有高电平和第二时钟信号具有低电平的输入时间周期期间执行预充电操作，并且在第一时钟信号具有低电平和第二时钟信号具有高电平的输入时间周期期间执行评价操作。
10、如权利要求9所述的扫描驱动电路，被配置为：
在预充电周期期间输出高电平；
在评价周期期间输出具有与在预充电周期期间接收的输入相应的电平的信号；
当第一和第二时钟信号的每一个在预充电周期之后都具有高电平时，保持输出信号电平；以及
当第一和第二时钟信号的每一个在评价周期之后都具有高电平时，输出高电平信号。
11、如权利要求1所述的扫描驱动电路，还包括：第三、第四、第五和第六时钟信号线，被配置为提供第三和第四反相时钟信号及第五和第六反相时钟信号，其中，第一和第二提升驱动单元包括：偶数和奇数级、第一和第二时钟端，所述电路被配置为接收第三和第四反相时钟信号及第五和第六反相时钟信号，其中，第三反相时钟信号的部分高电平与第四反相时钟信号的部分高电平重叠，并且第五反相时钟信号的部分高电平与第六反相时钟信号的部分高电平重叠。
12、如权利要求10所述的扫描驱动电路，其中，将第三和第五时钟信号提供给第一和第二提升驱动单元的奇数级的第一时钟端，并且将第四和第六时钟信号提供给第一和第二提升驱动单元的奇数级的第二时钟端。
13、如权利要求10所述的扫描驱动电路，其中，将第四和第六时钟信号提供给第一和第二提升驱动单元的偶数级的第一时钟端，并且将第三和第五时钟信号提供给第一和第二提升驱动单元的偶数级的第二时钟端。
14、如权利要求10所述的扫描驱动电路，其中，第一反相时钟信号的部分高电平与第二反相时钟信号的部分高电平的重叠比第三反相时钟信号的部分高电平与第四反相时钟信号的部分高电平的重叠持续时间短。
15、如权利要求10所述的扫描驱动电路，其中，将第三和第四时钟信号及第二输入信号输入到第一提升驱动单元的级，并且将第五和第六时钟信号及第三输入信号输入到第二提升驱动单元的级，其中，第五时钟信号实际上是延迟一个水平周期的第三时钟信号的版本，第六时钟信号实际上是延迟一个水平周期的第四时钟信号的版本，并且第三时钟信号实际上是延迟一个水平周期的第二输入信号的版本。
16、如权利要求15所述的扫描驱动电路，其中，第二和第三输入信号具有比输入到所述扫描驱动单元第一输入信号更长持续时间的低电平。
17、如权利要求2所述的扫描驱动电路，其中，第一和第二提升驱动单元的级还包括：
第六晶体管，连接到控制信号输入线和提升信号输出线，包括与第一晶体管的输出端连接的栅极端；
第七晶体管，连接在第一电源和提升信号输出线之间，包括与第一节点连接的栅极端。
18、如权利要求16所述的扫描驱动电路，还包括：第一和第三控制信号线，被配置为将第一和第三控制信号提供给第一和第二提升驱动单元的奇数级；以及第二和第四控制信号线，被配置为将第二和第四控制信号提供给第一和第二提升驱动单元的偶数级。
19、如权利要求18所述的扫描驱动电路，被配置为将第一和第二控制信号以及第三和第四时钟信号提供给第一提升驱动单元，其中，第一和第二控制信号的每一个的高电平和低电平之间的电压差比第三和第四时钟信号的每一个的高电平和低电平之间的差小。
20、如权利要求18所述的扫描驱动电路，被配置为将第三和第四控制信号，以及第五和第六时钟信号提供给第二提升驱动单元，其中，第三和第四控制信号的每一个的高电平和低电平之间的电压差比第五和第六时钟信号的每一个的高电平和低电平之间的差小。
21、一种与输入信号线连接并且包括与二相时钟信号输入线连接的多个级的扫描驱动电路，所述电路包括：
第一扫描驱动器，被配置为通过所述多个级的两个级或更多级依次输出选择信号和提升信号中的至少一个；以及
第二扫描驱动器，被配置为通过所述多个级的两个级或更多级输出发光信号，
其中，所述第一扫描驱动器包括：
第一扫描/提升驱动单元，被配置为输出奇数选择信号和奇数提升信号；以及
第二扫描/提升驱动单元，被配置为输出偶数选择信号和偶数提升信号。
22、如权利要求21所述的扫描驱动电路，其中，第一和第二扫描/提升驱动单元的每个都包括至少一个级，所述级包括：
第一晶体管，被配置为接收前一级的输出电压或第一输入信号，第一晶体管包括与第一时钟端连接的栅极端；
第二晶体管，连接到第二时钟端和输出线，第二晶体管包括与第一晶体管的输出端连接的栅极端；
第三晶体管，连接在第二电源和第一节点之间，第三晶体管包括与第一时钟端连接的栅极端；
第四晶体管，连接到第一时钟端和第一节点，第四晶体管包括与第一晶体管的输出端连接的栅极端；以及
第五晶体管，连接在第一电源和输出线之间，第五晶体管包括与第一节点连接的栅极端；
第六晶体管，连接到控制信号输入线和提升信号输出线，第六晶体管包括与第一晶体管的输出端连接的栅极端；
第七晶体管，连接在第一电源和提升信号输出线之间，第七晶体管包括与第一节点连接的栅极端；
第八晶体管，连接到选择控制信号输入线和选择信号输出线，第八晶体管包括与第一晶体管的输出端连接的栅极端；
第九晶体管，连接在第一电源和选择信号输出线之间，第九晶体管包括与第一节点连接的栅极端。
23、如权利要求22所述的扫描驱动电路，还包括：第一电容器，连接在第一晶体管的输出端和输出线之间。
24、如权利要求22所述的扫描驱动电路，其中，所述至少一个级被配置为接收控制信号，从而调整提升信号脉冲的摆动。
25、如权利要求22所述的扫描驱动电路，还包括：第三电源，被配置为将负电压提供给控制信号输入线。
26、如权利要求22所述的扫描驱动电路，被配置为将选择控制信号应用于选择控制信号输入线，并且响应于选择控制信号依次输出奇数和偶数选择信号。
27、一种有机发光显示器，包括：
面板部分，包括连接到选择信号线、数据线、发光信号线和提升信号线的多个像素；
数据驱动电路，被配置为将数据信号提供给数据线；以及
扫描驱动电路，与输入信号线连接，并且包括与二相时钟信号输入线连接的多个级，所述扫描驱动电路包括：
第一扫描驱动器，被配置为通过所述多个级的两个级或更多级依次输
出选择信号和提升信号中的至少一个；以及
第二扫描驱动器，被配置为通过所述多个级的两个级或更多级依次输
出发光信号，
其中，所述第一扫描驱动器包括：
扫描驱动单元，被配置为输出选择信号；
第一提升驱动单元，被配置为输出奇数提升信号；以及
第二提升驱动单元，被配置为输出偶数提升信号。
28、一种有机发光显示器，包括：
面板部分，包括连接到选择信号线、数据线、发光信号线和提升信号线的多个像素；
数据驱动电路，被配置为将数据信号提供给数据线；以及
扫描驱动电路，与输入信号线连接，并且包括与二相时钟信号输入线连接的多个级，所述扫描驱动电路包括：
第一扫描驱动器，被配置为通过所述多个级的两个级或更多级依次
输出选择信号和提升信号中的至少一个；以及
第二扫描驱动器，被配置为通过所述多个级的两个级或更多级输出
发光信号，
其中，所述第一扫描驱动器包括：
第一扫描/提升驱动单元，被配置为输出奇数选择信号和奇数提
升信号；以及
第二扫描/提升驱动单元，被配置为输出偶数选择信号和偶数提
升信号。
CNB2006101542741A 2005-09-20 2006-09-19 扫描驱动电路及使用该电路的有机发光显示器 Active CN100479019C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050087426 2005-09-20
KR1020050087426A KR100658269B1 (ko) 2005-09-20 2005-09-20 주사 구동회로와 이를 이용한 유기 전계발광 장치

Publications (2)

Publication Number Publication Date
CN1937022A true CN1937022A (zh) 2007-03-28
CN100479019C CN100479019C (zh) 2009-04-15

Family

ID=37398406

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101542741A Active CN100479019C (zh) 2005-09-20 2006-09-19 扫描驱动电路及使用该电路的有机发光显示器

Country Status (5)

Country Link
US (1) US8692741B2 (zh)
EP (1) EP1764773B1 (zh)
JP (1) JP4612581B2 (zh)
KR (1) KR100658269B1 (zh)
CN (1) CN100479019C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096721A1 (zh) * 2013-12-25 2015-07-02 昆山工研院新型平板显示技术中心有限公司 扫描驱动器及使用该扫描驱动器的有机发光显示器
CN108074527A (zh) * 2016-11-17 2018-05-25 上海和辉光电有限公司 一种双向扫描驱动电路、工作方法及显示装置
CN114694606A (zh) * 2020-12-25 2022-07-01 夏普株式会社 扫描信号线驱动电路以及显示装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108341A (ja) * 2005-10-12 2007-04-26 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置
KR100776510B1 (ko) 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
JP4944689B2 (ja) * 2007-03-02 2012-06-06 三星モバイルディスプレイ株式會社 有機電界発光表示装置及びその駆動回路
JP2008216961A (ja) 2007-03-02 2008-09-18 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動回路
TW200918993A (en) * 2007-10-23 2009-05-01 Chunghwa Picture Tubes Ltd Active device array for reducing delay of scan signal and flat panel display using the same
US9070323B2 (en) * 2009-02-17 2015-06-30 Global Oled Technology Llc Chiplet display with multiple passive-matrix controllers
TW202309859A (zh) 2009-09-10 2023-03-01 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
KR101581401B1 (ko) * 2009-11-06 2015-12-31 삼성디스플레이 주식회사 주사 구동 장치
KR101108172B1 (ko) * 2010-03-16 2012-01-31 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
WO2011129134A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 表示パネル
CN103155202B (zh) * 2010-10-15 2016-06-08 全球Oled科技有限责任公司 具有多个无源矩阵控制器的芯片显示器
KR101739805B1 (ko) * 2010-10-28 2017-05-26 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101906929B1 (ko) * 2011-10-26 2018-10-12 삼성디스플레이 주식회사 표시장치
KR101900694B1 (ko) 2011-10-28 2018-09-20 엘지디스플레이 주식회사 액정표시장치
CN102867481B (zh) * 2012-09-06 2016-05-04 福州华映视讯有限公司 有机发光元件的驱动电路及其操作方法
WO2014057650A1 (ja) * 2012-10-09 2014-04-17 パナソニック株式会社 画像表示装置
JP6248268B2 (ja) 2012-10-17 2017-12-20 株式会社Ｊｏｌｅｄ 画像表示装置
JP6248941B2 (ja) 2012-10-17 2017-12-20 株式会社Ｊｏｌｅｄ Ｅｌ表示装置
JP6281141B2 (ja) * 2013-07-18 2018-02-21 株式会社Ｊｏｌｅｄ ゲートドライバ回路およびそれを用いた画像表示装置
KR102127902B1 (ko) * 2013-10-14 2020-06-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN104036714B (zh) * 2014-05-26 2017-02-01 京东方科技集团股份有限公司 Goa电路、显示基板及显示装置
CN105206246B (zh) * 2015-10-31 2018-05-11 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN107633834B (zh) * 2017-10-27 2020-03-31 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
US10643528B2 (en) * 2018-01-23 2020-05-05 Valve Corporation Rolling burst illumination for a display
CN114141199B (zh) * 2021-12-03 2024-03-15 湖畔光电科技（江苏）有限公司 微显示无源像素电路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898479A (en) * 1973-03-01 1975-08-05 Mostek Corp Low power, high speed, high output voltage fet delay-inverter stage
JPH0468714A (ja) * 1990-07-04 1992-03-04 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US5222082A (en) * 1991-02-28 1993-06-22 Thomson Consumer Electronics, S.A. Shift register useful as a select line scanner for liquid crystal display
DE4307177C2 (de) * 1993-03-08 1996-02-08 Lueder Ernst Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen
US5510805A (en) 1994-08-08 1996-04-23 Prime View International Co. Scanning circuit
US5648790A (en) * 1994-11-29 1997-07-15 Prime View International Co. Display scanning circuit
JP4181710B2 (ja) * 1998-10-21 2008-11-19 エルジー ディスプレイ カンパニー リミテッド シフトレジスタ
KR100281336B1 (ko) 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
KR100430099B1 (ko) * 1999-03-02 2004-05-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP3482910B2 (ja) * 1999-05-28 2004-01-06 日本電気株式会社 走査回路
JP2002203397A (ja) * 2000-10-24 2002-07-19 Alps Electric Co Ltd シフトレジスタ回路、表示装置およびイメージセンサ
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP3658349B2 (ja) * 2001-09-20 2005-06-08 松下電器産業株式会社 信号伝送回路、固体撮像装置、カメラおよび液晶表示装置
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4195337B2 (ja) * 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP3884998B2 (ja) * 2002-06-24 2007-02-21 三菱電機株式会社 電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置
TW586105B (en) * 2002-07-09 2004-05-01 Au Optronics Corp Continuous pulse array generator using low-voltage clock signal
JP4460822B2 (ja) * 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
KR20040097503A (ko) 2003-05-12 2004-11-18 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
TWI220051B (en) * 2003-05-22 2004-08-01 Au Optronics Corp Shift register circuit
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
TWI229341B (en) * 2003-08-13 2005-03-11 Toppoly Optoelectronics Corp Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display
KR100959775B1 (ko) 2003-09-25 2010-05-27 삼성전자주식회사 스캔 드라이버와, 이를 갖는 평판표시장치 및 이의 구동방법
KR100515305B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR101012972B1 (ko) * 2003-12-30 2011-02-10 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
KR101030528B1 (ko) * 2004-05-27 2011-04-26 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 사용한 액정표시장치
KR101056369B1 (ko) * 2004-09-18 2011-08-11 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
KR101078454B1 (ko) * 2004-12-31 2011-10-31 엘지디스플레이 주식회사 잡음이 제거된 쉬프트레지스터구조 및 이를 구비한액정표시소자

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096721A1 (zh) * 2013-12-25 2015-07-02 昆山工研院新型平板显示技术中心有限公司 扫描驱动器及使用该扫描驱动器的有机发光显示器
US9847062B2 (en) 2013-12-25 2017-12-19 Kunshan New Flat Panel Display Technology Center Co., Ltd. Scan driver and organic light-emitting display using same
USRE48737E1 (en) 2013-12-25 2021-09-14 Kunshan New Flat Panel Display Technology Center Co., Ltd. Scan driver and organic light-emitting display using same
CN108074527A (zh) * 2016-11-17 2018-05-25 上海和辉光电有限公司 一种双向扫描驱动电路、工作方法及显示装置
CN114694606A (zh) * 2020-12-25 2022-07-01 夏普株式会社 扫描信号线驱动电路以及显示装置

Also Published As

Publication number Publication date
EP1764773B1 (en) 2015-04-08
EP1764773A3 (en) 2008-01-23
US8692741B2 (en) 2014-04-08
US20070063950A1 (en) 2007-03-22
KR100658269B1 (ko) 2006-12-14
CN100479019C (zh) 2009-04-15
EP1764773A2 (en) 2007-03-21
JP4612581B2 (ja) 2011-01-12
JP2007086728A (ja) 2007-04-05

Similar Documents

Publication Publication Date Title
CN100479019C (zh) 扫描驱动电路及使用该电路的有机发光显示器
CN100541577C (zh) 扫描驱动电路和使用该扫描驱动电路的有机发光显示器
CN100449596C (zh) 显示设备和显示面板及其驱动方法
CN100399399C (zh) 光发射显示器、其驱动方法以及光发射显示板
CN100487774C (zh) 电致发光显示器件及其驱动方法
CN101174382B (zh) 有机发光二极管显示器及其驱动方法
CN100520889C (zh) 扫描驱动电路以及采用其的有机发光显示器
US7982704B2 (en) Data driving circuit and electroluminescent display using the same
JP4284558B2 (ja) 表示駆動装置及び表示装置並びにその駆動制御方法
CN101410884B (zh) 显示设备
US8130183B2 (en) Scan driver and scan signal driving method and organic light emitting display using the same
KR20200135633A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
EP1610293A2 (en) Light emitting display and driving device and method thereof
KR100803412B1 (ko) 표시장치 및 표시장치 구동방법
US8952943B2 (en) Scan driving device and driving method thereof
CN101256735A (zh) 有机发光显示器及其驱动电路
US7920118B2 (en) Scan driving circuit comprising a plurality of stages, each stage configured to receive multiple clocks
US20230178027A1 (en) Gate driver and display device including the same
JP4103079B2 (ja) 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
KR100658270B1 (ko) 주사 구동회로와 이를 이용한 유기 전계발광 장치
KR100662983B1 (ko) 주사 구동회로와 이를 이용한 유기 전계발광 장치
CN116386512A (zh) 扫描驱动电路、驱动控制器和包括它们的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121113

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121113

Address after: South Korea Gyeonggi Do Yongin

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung Mobile Display Co., Ltd.