KR100658270B1 - 주사 구동회로와 이를 이용한 유기 전계발광 장치 - Google Patents
주사 구동회로와 이를 이용한 유기 전계발광 장치 Download PDFInfo
- Publication number
- KR100658270B1 KR100658270B1 KR1020050087427A KR20050087427A KR100658270B1 KR 100658270 B1 KR100658270 B1 KR 100658270B1 KR 1020050087427 A KR1020050087427 A KR 1020050087427A KR 20050087427 A KR20050087427 A KR 20050087427A KR 100658270 B1 KR100658270 B1 KR 100658270B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock
- transistor
- boost
- terminal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
Claims (25)
- 입력 신호라인 또는 이전단 출력전압 라인에 종속 접속되고, 2상 클럭신호 입력라인에 각각 접속된 다단의 스테이지들로 구성된 주사 구동회로에 있어서,상기 다단의 스테이지를 통해 순차적으로 선택 신호 및/또는 부스트 신호를 출력하는 제 1주사 구동부와;상기 다단의 스테이지를 통해 순차적으로 발광 신호를 출력하는 제 2주사 구동부를 포함하며,상기 제 1주사 구동부는 상기 선택 신호를 출력하는 주사 구동 유닛과; 부스트 신호를 출력하는 부스트 구동 유닛으로 구성됨을 특징으로 하는 주사 구동회로.
- 제 1항에 있어서,상기 주사 구동 유닛 및 부스트 구동 유닛에 구비되는 각 스테이지는, 이전단 출력전압 또는 최초 입력 신호(IN1 or IN2)를 입력 받고, 제 1클럭단자에 게이트 단자가 접속된 제 1트랜지스터(M1)와;상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 제 2클럭단자 및 출력라인(OUT)에 접속된 제 2트랜지스터(M2)와;상기 제 1클럭단자에 게이트 단자가 접속되고, 제 2전원(VSS) 및 제 1노드(N1) 사이에 접속된 제 3트랜지스터(M3)와;상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 제 1클럭단자 및 제 1노드 사이(N1)에 접속된 제 4트랜지스터(M4)와;상기 제 1노드(N1)에 게이트 단자가 접속되고, 제 1전원(VDD) 및 상기 출력 라인(OUT) 사이에 접속된 제 5트랜지스터(M5)가 포함되어 구성됨을 특징으로 하는 주사 구동회로.
- 제 2항에 있어서,상기 제 1트랜지스터(M1)의 출력단 및 상기 출력 라인(OUT) 사이에 접속된 제 1캐패시터(C1)가 더 포함되어 구성됨을 특징으로 하는 주사 구동회로.
- 제 1항에 있어서,상기 주사 구동 유닛를 구성하는 각 스테이지들은, 위상이 반전되고 하이 레벨에서 소정부분 오버랩되어 제공되는 제1 및 제2 클럭신호(CLK1,CLK2)를 각각 입력받는 제1 클럭단자(CLKa)와 제2 클럭단자(CLKb)를 구비함을 특징으로 하는 주사 구동회로.
- 제 4항에 있어서,상기 주사 구동 유닛를 구성하는 각 스테이지들 중 기수번째 스테이지들의 제1 클럭단자(CLKa)에는 제1클럭신호(CLK1)가 공급되고, 제2 클럭단자(CLKb)에는 제2 클럭신호(CLK2)가 공급됨을 특징으로 하는 주사 구동회로.
- 제 5항에 있어서,상기 제 1클럭신호(CLK1)가 로우 레벨로, 상기 제 2클럭신호(CLK2)가 하이 레벨로 입력되는 기간에 프리차지(Precharge)가 수행되고, 상기 제 1클럭신호(CLK1)가 하이 레벨로, 상기 제 2클럭신호(CLK2)가 로우 레벨로 입력되는 기간에 평가(Evaluation) 수행됨을 특징으로 하는 주사 구동회로.
- 제 4항에 있어서,상기 주사 구동 유닛를 구성하는 각 스테이지들 중 우수번째 스테이지들의 제1 클럭단자(CLKa)에는 제2클럭신호(CLK2)가 공급되고, 제2 클럭단자(CLKb)에는 제1 클럭신호(CLK1)가 공급됨을 특징으로 하는 주사 구동회로.
- 제 7항에 있어서,상기 제 1클럭신호(CLK1)가 하이 레벨로, 상기 제 2클럭신호(CLK2)가 로우 레벨로 입력되는 기간에 프리차지(Precharge)가 수행되고, 상기 제 1클럭신호(CLK1)가 로우 레벨로, 상기 제 2클럭신호(CLK2)가 하이 레벨로 입력되는 기간에 평가(Evaluation) 수행됨을 특징으로 하는 주사 구동회로.
- 제 6항 또는 제 8항에 있어서,상기 프리차지 기간에는 하이 레벨이 출력되고, 상기 평가 기간에는 상기 프리차지 기간에 받은 입력에 해당하는 레벨의 신호가 출력되며,상기 제 1, 2클럭신호(CLK1,CLK2)가 하이 레벨일 때 이전이 프리차지 기간이면 이전 출력을 유지하고, 평가 기간이면 하이 레벨이 출력됨을 특징으로 하는 주사 구동회로.
- 제 1항에 있어서,상기 부스트 구동 유닛을 구성하는 각 스테이지에는 위상이 반전되고 하이 레벨에서 소정부분 오버랩되어 제공되는 제 3, 4, 5, 6클럭신호(CLK3, CLK4, CLK5, CLK6) 중 2개의 클럭신호가 번갈아 가며 순차적으로 인가됨을 특징으로 하는 주사 구동회로.
- 제 10항에 있어서,상기 부스트 구동 유닛을 구성하는 각 스테이지 중 i번째(i는 기수) 스테이지의 제1 클럭단자(CLKa)에는 제3 클럭신호(CLK3)가 공급되고, 제2 클럭단자(CLKb)에는 제5 클럭신호(CLK5)가 공급되며, 제 i+1 번째 스테이지의 제1 클럭단자(CLKa)에는 제4 클럭신호(CLK4)가 공급되고, 제2 클럭단자(CLKb)에는 제6 클럭신호(CLK6)가 공급됨을 특징으로 하는 주사 구동회로.
- 제 11항에 있어서,상기 부스트 구동 유닛을 구성하는 각 스테이지 중 i+2번째 스테이지의 제1 클럭단자(CLKa)에는 제5 클럭신호(CLK5)가 공급되고, 제2 클럭단자(CLKb)에는 제3 클럭신호(CLK3)가 공급되며, 제 i+3 번째 스테이지의 제1 클럭단자(CLKa)에는 제6 클럭신호(CLK6)가 공급되고, 제2 클럭단자(CLKb)에는 제4 클럭신호(CLK4)가 공급됨을 특징으로 하는 주사 구동회로.
- 제 10항에 있어서,상기 제 3 내지 제 6클럭신호(CLK3,CLK4,CLK5,CLK6)는 주사 구동 유닛에 제공되는 제 1, 2클럭신호(CLK1,CLK2)에 비해 하이 레벨에서 오버랩되는 기간이 길고, 프리차지 및 평가 기간이 길도록 입력됨을 특징으로 하는 주사 구동회로.
- 제 2항에 있어서,상기 부스트 구동 유닛에 입력되는 입력신호(IN2)는 주사 구동 유닛에 입력되는 입력신호(IN1)에 비해 넓은 폭의 로우 레벨을 갖음을 특징으로 하는 주사 구동회로.
- 제 2항에 있어서,상기 부스트 구동 유닛을 구성하는 스테이지는, 상기 M1의 출력단에 게이트 단자가 접속되고, 조절신호 입력라인 및 부스트 신호 출력라인(BST)에 접속된 제 6트랜지스터(M6)와;상기 제 1노드(N1)에 게이트 단자가 접속되고, 제 1전원(VDD) 및 상기 부스트 신호 출력 라인(BST) 사이에 접속된 제 7트랜지스터(M7)가 더 포함되어 구성됨 을 특징으로 하는 주사 구동회로.
- 제 15항에 있어서,상기 부스트 구동 유닛을 구성하는 스테이지에 대해 상기 최초 입력신호(IN2) 및 제 1, 2클럭단자에 입력되는 클럭신호(CLK3,CLK4,CLK5,CLK6) 외에 부스트 신호 펄스의 스윙을 조정하는 소정의 조절신호(D1,D2,D3,D4)가 상기 조절신호 입력라인을 통해 더 인가됨을 특징으로 하는 주사 구동회로.
- 제 16항에 있어서,상기 D1 내지 D4의 조절신호는 상기 부스트 구동 유닛의 i 내지 i+3번째(i는 기수) 스테이지에 각각 입력됨을 특징으로 하는 주사 구동회로.
- 제 16항에 있어서,상기 부스트 구동 유닛에 인가되는 조절신호(D1, D2, D3, D4)는 상기 부스트 구동 유닛에 인가되는 클럭신호(CLK3,CLK4,CLK5,CLK6)와 비교할 때 하이 레벨과 로우 레벨의 절대값 차이가 적은 펄스로 인가됨을 특징으로 하는 주사 구동회로.
- 입력 신호라인 또는 이전단 출력전압 라인에 종속 접속되고, 2상 클럭신호 입력라인에 각각 접속된 다단의 스테이지들로 구성된 주사 구동회로에 있어서,상기 다단의 스테이지를 통해 순차적으로 선택 신호 및 부스트 신호를 출력 하는 주사/부스트 구동 유닛을 구비하는 제 1주사 구동부와; 상기 다단의 스테이지를 통해 순차적으로 발광 신호를 출력하는 제 2주사 구동부를 포함하며,상기 주사/부스트 구동 유닛에 구비되는 각 스테이지는, 이전단 출력전압 또는 최초 입력 신호(IN3)를 입력 받고, 제 1클럭단자에 게이트 단자가 접속된 제 1트랜지스터(M1)와;상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 제 2클럭단자 및 출력라인(OUT)에 접속된 제 2트랜지스터(M2)와;상기 제 1클럭단자에 게이트 단자가 접속되고, 제 2전원(VSS) 및 제 1노드(N1) 사이에 접속된 제 3트랜지스터(M3)와;상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 제 1클럭단자 및 제 1노드 사이(N1)에 접속된 제 4트랜지스터(M4)와;상기 제 1노드(N1)에 게이트 단자가 접속되고, 제 1전원(VDD) 및 상기 출력 라인(OUT) 사이에 접속된 제 5트랜지스터(M5)와;상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 조절신호 입력라인 및 부스트 신호 출력라인(BST)에 접속된 제 6트랜지스터(M6)와;상기 제 1노드(N1)에 게이트 단자가 접속되고, 제 1전원(VDD) 및 상기 부스트 신호 출력 라인(BST) 사이에 접속된 제 7트랜지스터(M7)와;상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 선택 제어신호 입력라인 및 선택 신호 출력라인(SEL)에 접속된 제 8트랜지스터(M8)와;상기 제 1노드(N1)에 게이트 단자가 접속되고, 제 1전원(VDD) 및 상기 선택 신호 출력 라인(SEL) 사이에 접속된 제 9트랜지스터(M9)가 포함되어 구성됨을 특징으로 하는 주사 구동회로.
- 제 19항에 있어서,상기 제 1트랜지스터(M1)의 출력단 및 상기 출력 라인(OUT) 사이에 접속된 제 1캐패시터(C1)가 더 포함되어 구성됨을 특징으로 하는 주사 구동회로.
- 제 19항에 있어서,상기 조절신호 입력라인으로 부스트 신호 펄스의 스윙을 조정하는 소정의 조절신호가 인가됨을 특징으로 하는 주사 구동회로.
- 제 19항에 있어서,상기 조절신호 입력라인으로 소정의 음의 전압을 제공 하는 제 3전원(VL)이 인가됨을 특징으로 하는 주사 구동회로.
- 제 19항에 있어서,상기 선택 제어신호 입력라인으로 기수번째 및 우수번째 선택 신호를 순차적으로 출력케 하기 위한 선택 제어신호가 인가됨을 특징으로 하는 주사 구동회로.
- 선택 신호선들, 데이터선들, 발광 신호선들 및 부스트 신호선들과 접속되도 록 위치되는 복수의 화소를 포함하는 화소부와;상기 데이터선들로 데이터신호를 공급하는 데이터 구동회로와;2상 클럭신호 입력라인에 각각 접속된 다단의 스테이지들로 구성되며, 상기 다단의 스테이지를 통해 순차적으로 선택 신호 및/또는 부스트 신호를 출력하는 제 1주사 구동부와; 상기 다단의 스테이지를 통해 순차적으로 발광 신호를 출력하는 제 2주사 구동부로 구성되는 주사 구동회로가 포함되며,상기 제 1주사 구동부는 상기 선택 신호를 출력하는 주사 구동 유닛과; 부스트 신호를 출력하는 부스트 구동 유닛으로 구성됨을 특징으로 하는 유기 전계발광 장치.
- 선택 신호선들, 데이터선들, 발광 신호선들 및 부스트 신호선들과 접속되도록 위치되는 복수의 화소를 포함하는 화소부와;상기 데이터선들로 데이터신호를 공급하는 데이터 구동회로와;2상 클럭신호 입력라인에 각각 접속된 다단의 스테이지들로 구성되며 상기 다단의 스테이지를 통해 순차적으로 선택 신호 및 부스트 신호를 출력하는 주사/부스트 구동 유닛을 구비하는 제 1주사 구동부와; 상기 다단의 스테이지를 통해 순차적으로 발광 신호를 출력하는 제 2주사 구동부를 포함하며,상기 주사/부스트 구동 유닛에 구비되는 각 스테이지는, 이전단 출력전압 또는 최초 입력 신호(IN3)를 입력 받고, 제 1클럭단자에 게이트 단자가 접속된 제 1트랜지스터(M1)와; 상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 제 2클럭단자 및 출력라인(OUT)에 접속된 제 2트랜지스터(M2)와; 상기 제 1클럭단자에 게이트 단자가 접속되고, 제 2전원(VSS) 및 제 1노드(N1) 사이에 접속된 제 3트랜지스터(M3)와; 상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 제 1클럭단자 및 제 1노드 사이(N1)에 접속된 제 4트랜지스터(M4)와; 상기 제 1노드(N1)에 게이트 단자가 접속되고, 제 1전원(VDD) 및 상기 출력 라인(OUT) 사이에 접속된 제 5트랜지스터(M5)와; 상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 조절신호 입력라인 및 부스트 신호 출력라인(BST)에 접속된 제 6트랜지스터(M6)와; 상기 제 1노드(N1)에 게이트 단자가 접속되고, 제 1전원(VDD) 및 상기 부스트 신호 출력 라인(BST) 사이에 접속된 제 7트랜지스터(M7)와; 상기 제 1트랜지스터(M1)의 출력단에 게이트 단자가 접속되고, 선택 제어신호 입력라인 및 선택 신호 출력라인(SEL)에 접속된 제 8트랜지스터(M8)와; 상기 제 1노드(N1)에 게이트 단자가 접속되고, 제 1전원(VDD) 및 상기 선택 신호 출력 라인(SEL) 사이에 접속된 제 9트랜지스터(M9)가 포함되어 구성됨을 특징으로 하는 유기 전계발광 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050087427A KR100658270B1 (ko) | 2005-09-20 | 2005-09-20 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050087427A KR100658270B1 (ko) | 2005-09-20 | 2005-09-20 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100658270B1 true KR100658270B1 (ko) | 2006-12-14 |
Family
ID=37733502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050087427A KR100658270B1 (ko) | 2005-09-20 | 2005-09-20 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100658270B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8922471B2 (en) | 2010-08-11 | 2014-12-30 | Samsung Display Co., Ltd. | Driver and display device using the same |
-
2005
- 2005-09-20 KR KR1020050087427A patent/KR100658270B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8922471B2 (en) | 2010-08-11 | 2014-12-30 | Samsung Display Co., Ltd. | Driver and display device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100658269B1 (ko) | 주사 구동회로와 이를 이용한 유기 전계발광 장치 | |
KR100729099B1 (ko) | 주사 구동회로와 이를 이용한 유기 전계발광 장치 | |
EP1847983B1 (en) | Scan driving circuit and organic light emitting display using the same | |
KR100838649B1 (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
EP1783739B1 (en) | Data driving circuit and electroluminescent display using the same | |
KR100857479B1 (ko) | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 | |
KR100748321B1 (ko) | 주사 구동회로와 이를 이용한 유기 전계발광 표시장치 | |
JP4990034B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
KR100658284B1 (ko) | 주사 구동회로와 이를 이용한 유기 전계발광 장치 | |
KR100722124B1 (ko) | 주사 구동회로와 이를 이용한 유기 전계발광 장치 | |
KR101212139B1 (ko) | 발광표시장치 | |
KR100786467B1 (ko) | 주사구동회로 및 이를 이용한 유기발광표시장치 | |
CN115731839B (zh) | 显示驱动电路及显示装置 | |
EP1848000B1 (en) | Scan driving circuit and organic light emitting display using the same | |
JP5207865B2 (ja) | シフトレジスタ | |
KR100759672B1 (ko) | 주사 구동회로와 이를 이용한 유기 전계발광 장치 | |
KR100658270B1 (ko) | 주사 구동회로와 이를 이용한 유기 전계발광 장치 | |
KR100662983B1 (ko) | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 14 |