CN1913363A - 连续近似模数转换器 - Google Patents

Abstract

一种连续近似A/D转换器包括以下部件：取样保持放大器电路，其被配置用来取样并保持输入模拟电压，以在输出节点处产生正比于输入模拟电压的内部模拟电压，且电压增益小于1；耦合到取样保持放大器电路的开关电容器D/A转换器，其包括用于存储响应于内部模拟电压的电荷的多个电容器，所述开关电容器D/A转换器被配置用来响应于控制信号而切换电容器的耦合，以产生响应于内部模拟电压和控制信号的比较模拟电压；耦合到开关电容器D/A转换器的比较器，其用来产生响应于比较模拟电压的比较结果信号；以及耦合到比较器的控制电路，其用来将响应于比较结果信号的控制信号提供给开关电容器D/A转换器。

Description

连续近似模数转换器

技术领域

本发明一般地涉及连续近似A/D转换器，更具体地，本发明涉及采用开关电容器D/A转换器的连续近似A/D转换器。

背景技术

连续近似A/D转换器可以利用相对简单的电路配置实现，并且可以在提供适度转换时间和适度转换精度的同时以相对较低的成本制造，这是由于其适于用CMOS工艺制造。这就是为什么连续近似A/D转换器被用在各个领域中的原因。图1示出了用在相关技术的电荷重新分配型A/D转换器中的差分开关电容器DAC，电荷重新分配型A/D转换器是连续近似A/D转换器的代表性配置。专利文献1公开了类似的电路。

下面将简要描述图1中所示电路的配置和操作。图1的电路包括开关SW1至SW4、电容器C1至C12以及比较器COMP1。VIN+指示正侧模拟输入(+)，VIN-指示负侧模拟输入(-)，两者一起形成了差分输入。此外，TOP+指示电容器阵列的正侧顶板，TOP-指示电容器阵列的负侧顶板。Vref+是正侧参考电位(5V)，Vref-是负侧参考电位(0V)。GND是该电路的信号地的电位(2.5V)。此外，VCM2是取样时施加到顶板的偏置电位，COUT1是比较器的输出。

电容器C1至C6分别具有相对电容1C、1C、2C、4C、8C和16C。同样，电容器C7至C12分别具有相对电容1C、1C、2C、4C、8C和16C。

图1中所示的开关位置示出了其在取样时的位置。在取样时，在电容器C1至C6中对电位VIN+充电，在电容器C7至C12中对电位VIN-充电。在取样结束后，开关SW13和SW14断开，并且操作开关SW1至SW12。通过开关SW1至SW12的操作，电容器C1至C12底板处(即，电容器连接到开关SW1至SW12的那些端)的电位被有选择地设为Vref+、Vref-和GND中的任何一个。

下面将以正侧作为具体示例进行描述。在取样时，所有的电容器C1至C6被充电到模拟输入电位VIN+。取样后，开关SW13断开，以使TOP+处于浮动状态。然后例如，电容器C1至C5分别经由开关SW1至SW5耦合到GND，而电容器C6经由开关SW6耦合到参考电位Vref+。通过这些耦合，在取样时由输入电位VIN+所积累的电荷在取样电容器C1至C6之间重新分配，导致TOP+的电位为((Vref+)-GND)/2-VIN+。也即，这种情况下，Vref+和GND之间的电压被电容器C6的电容16C和作为电容器C1至C5的总电容的电容16C对半分割。然后从分割后的电位中减去输入电位VIN+以生成TOP+的电位。

操作开关SW1至SW6的耦合使得可以改变Vref+和GND之间的电压被电容器分割的比率，从而调整TOP+的电位。在负侧的情形相同。操作开关SW7至SW12的耦合使得可以改变Vref-和GND之间的电压被电容器分割的比率，从而调整TOP-的电位。比较器COMP1接收TOP+的电位和TOP-的电位作为其输入，并生成响应于这两个电位之间差值的输出COUT1。根据输出COUT1连续改变开关SW1至SW12的耦合，从而控制开关的耦合直到获得期望的结果。这种情况下，通过基于输出COUT1的控制，来搜索与模拟输入电位VIN+和VIN-之间的差值相对应的数字代码(开关状态)。

图2示出了连续近似A/D转换器的另一个电路示例。在图2中，与图1中相同的元件以相同的标号指代，因而这里省略其描述。

在图2所示的电路配置中，在输入一侧上提供了放大器AMP1。放大器AMP1放大模拟输入电位VIN+和VIN-，以产生放大后的电位IVINP和IVINN。然后，放大后的电位IVINP和IVINN被电容器阵列取样，从而执行与前述相同的A/D转换操作。使用如图2所示的电路配置使得可以实现更快的取样速度，这是通过在取样时经由放大器AMP1对电容器C1至C12充电而实现的。

连续近似A/D转换器可以实现适度的转换时间和适度的转换精度，并且可适用于广泛的各种领域。在需要较高速度(较高取样速率)和低功耗的应用领域中，采用了流水线A/D转换器。流水线A/D转换器使用取样保持放大器电路来对模拟信号取样以实现更高的取样速率。

图3示出了相关技术的取样保持放大器电路的配置示例。非专利文献3公开了类似的电路。

图3中所示的电路包括开关SW15至SW23、电容器C13至C16以及放大器AMP2。VIN+指示正侧模拟输入，VIN-指示负侧模拟输入。VOP是正侧输出，VON是负侧输出。而且，节点1至节点4指示内部节点。此外，BIAS1是取样时电容器C15和C16的底板的偏置电位。

图3中所示的开关位置示出了其在取样时的位置。在取样时，在电容器C13中对电位VIN+充电，在电容器C14中对电位VIN-充电。在保持状态中，开关SW18、SW19、SW20和SW21断开，开关SW17、SW22和SW23闭合。这种情况下，存储在电容器C13和C14中的对应于VIN+和VIN-之间的电位差的那一部分电荷被转移到电容器C15和C16中，从而VIN+和VIN-之间的电位差被输出作为正侧输出VOP和负侧输出VON。

利用如图3所示的取样保持放大器电路，流水线A/D转换器实现了高速取样操作。

人们试图实现这样的电路配置，该配置将取样保持放大器的功能并入到连续近似A/D转换器中。图4示出了并入了取样保持放大器的功能的连续近似A/D转换器的示例(见专利文献2)。

图4中所示的电路包括开关SW24至SW26、电容器C17至C24以及放大器AMP3和AMP4。VIN是模拟输入，COUT2是比较器的输出。节点5至节点7指示内部节点。BOT1至BOT5是电容器的底板。而且，Vdd/2对应于电源电压电位的一半。以与图1和图2中相同的方式，图中电容器C17至C24旁边的值nC(n是整数)指示每个电容器的相对大小。

在图4的电路中，由电容器C17和C18以及放大器AMP3组成的反转放大电路充当取样保持放大器电路。该电路部分消除了由模拟输入信号直接对由电容器C19至C24组成的开关电容器DAC的电容器充电的必要。通过减小电容器C17的电容，可以作出这样的设计，在该设计中，从VIN角度看的输入电容很小。这带来了高速取样的优点。

随着电路的进一步小型化，将CMOS数字电路和CMOS模拟电路实现在同一芯片上的需求正日益增加。要求以尽可能低的成本集成实现高性能的CMOS模拟电路，这种性能与精细的CMOS数字电路的高速性能相匹配。

在该上下文中，使具有低成本、小电路尺寸的实现适度转换时间和适度转换精度的连续近似A/D转换器更快的需求也正日益增加。为了使连续近似A/D转换器更快，提高比较器处执行的检查速度并缩短取样时间是非常重要的。

然而，在如图1所示的相关技术的配置中，利用外部模拟输入信号对取样电容器充电，从而取样时间受限于取样电容器的电容。从而很难充分缩短取样时间。在如图2所示的相关技术的配置中，可以通过在取样时利用缓冲放大器对电容器充电来提高取样速度。然而，不能对落在缓冲放大器的输出信号范围外的输入信号取样。在最一般的电路配置中，缓冲放大器的电压增益为1。这种情况下，施加电压等于电源电压的输入信号不会产生幅度等于电源电压的缓冲放大器的输出信号。输出信号将变得略小于电源电压。由于此原因，不能在输入信号的幅度等于电源电压时执行正确的A/D转换。

与图2中所示的相关技术电路类似，图3中所示的相关技术取样保持放大器电路充当模拟输入信号的缓冲放大器，从而实现了更高的取样速度。非专利文献3公开了一种对流水线A/D转换器的应用，但缺少对在考虑到对连续近似A/D转换器的应用时成为问题的配置、问题和解决方案的描述。

公开了图4中所示的相关技术电路的专利文献2仅仅示出了电压增益等于1的放大器。如同图2中所示的相关技术电路的情形那样，专利文献2缺少对与幅度等于电源电压的信号输入的A/D转换相关联的问题和解决方案的描述。另外，只公开了单端开关电容器缓冲放大器的电路配置。而没有对差分电路上的应用给出示例，差分电路在抵抗系统LSI中的数字电路所生成的噪声方面是有利的。

[专利文献1]美国专利No.4,803,462

[专利文献2]日本专利申请公开No.10-336033

[非专利文献1]R.K.Hester等人，“Fully Differential ADC with Rail-to-Rail Common-Mode Range and Nonlinear Capacitor Compensation”，IEEEJournal of Solid-State Circuits，Vol.25，No.1，pp.173-183，1990年2月。

[非专利文献2]G.Promitzer，“12-bit Low-Power Fully DifferentialSwitched Capacitor Noncalibrating Scucessive Approximation ADC with1MS/s”，IEEE Journal of Solid-State Circuits，Vol.36，No.7，pp.1138-1143，2001年7月。

[非专利文献3]L.A.Singer等人，“A14-Bit10-MHz Calibration-FreeCMOS Pipelined A/D Converter”，Symposium on VLSI Circuits，pp.94-95，1996。

因此，需要这样一种连续近似A/D转换器，其能够对幅度等于电源电压的输入信号执行A/D转换，并且具有用于缩短取样时间的取样保持放大器电路。

另外，需要上述取样保持放大器电路的一种具体电路配置。

而且，需要一种适合于上述连续近似A/D转换器的双级D/A转换器。

发明内容

本发明的一般目的是提供一种连续近似A/D转换器，其基本克服了由相关技术的限制和缺点引起的一个或多个问题。

本发明的特征和优点将清楚地表现在下面的描述中，并且将部分地从说明书和附图中变得清楚，或者可以通过根据说明书中提供的教导实践本发明而获知。本发明的目的以及其他的特征和优点将通过在说明书中具体指出的连续近似A/D转换器来实现和获得，说明书以完全、清楚、简明和准确的术语描述了该连续近似A/D转换器，以使本领域的普通技术人员能够实践本发明。

为了根据本发明的目的实现这些和其他的优点，本发明提供了一种连续近似A/D转换器，其包括以下部件：取样保持放大器电路，其被配置用来取样并保持输入模拟电压，以在输出节点处产生正比于输入模拟电压的内部模拟电压，且电压增益小于1；耦合到取样保持放大器电路的输出节点的开关电容器D/A转换器，其包括用于存储响应于内部模拟电压的电荷的多个电容器，所述开关电容器D/A转换器被配置用来响应于控制信号而切换电容器的耦合，以在输出节点处产生响应于内部模拟电压和控制信号的比较模拟电压；耦合到开关电容器D/A转换器的输出节点的比较器，其用来在输出节点处产生响应于比较模拟电压的比较结果信号；以及耦合到比较器的输出节点的控制电路，其用来将响应于比较结果信号的控制信号提供给开关电容器D/A转换器。

根据本发明的至少一个实施例，耦合到开关电容器取样保持放大器电路的输出节点的电容器具有比耦合到输入节点的电容器更大的电容。这提供了电压增益小于1的取样保持放大器电路。

根据本发明的至少一个实施例，电阻器D/A转换器的输出耦合到开关电容器D/A转换器的电容器中具有最小电容的那一个。这提供了双级型D/A转换器。

根据本发明的至少一个实施例，提供了电压增益小于1的取样保持放大器电路和对取样保持放大器电路的输出取样的开关电容器D/A转换器。这种情况下，即使当模拟输入电位差等于电源电压时，正比于模拟输入电位差的电位差也可以从放大器电路提供到开关电容器D/A转换器。而且，利用取样保持放大器电路对模拟信号取样的配置，可以独立于开关电容器D/A转换器设计取样保持放大器电路的输入电容。该输入电容的减小使得可以提高连续近似A/D转换器的速度。

附图说明

本发明的其他目的和特征将从下面结合附图的详细描述中变清楚，在附图中：

图1示出了用在相关技术电荷重新分配型A/D转换器中的差分开关电容器DAC；

图2示出了连续近似A/D转换器的另一个电路示例；

图3示出了相关技术取样保持放大器电路的配置示例；

图4示出了并入了取样保持放大器的功能的连续近似A/D转换器的示例；

图5A和5B的电路图示出了根据本发明的连续近似A/D转换器的第一实施例；

图6示出了出现在图5所示的电路中的电位之间的关系；

图7的示例性图示出了对VOP电位进行取样的正侧开关电容器DAC的操作概况；

图8的示例性图示出了在VIN+＝VIN-＝VCM的情况下正侧开关电容器DAC的操作概况；

图9的示例性图示出了正侧开关电容器DAC中的电容分配；

图10示出了图5A中所示的取样保持放大器电路的更具体的电路配置示例；

图11的信号时序图示出了用在图10所示的取样保持放大器电路中的时序信号；

图12是晶体管级的图10中所示的第一级放大器的电路图；

图13是晶体管级的图10中所示的第二级放大器的电路图；

图14示出了提供偏置电位到图12和图13的电路的电路示例；

图15示出了提供偏置电位VCM到图5A和5B、图10、图12以及图13的电路的偏置电路示例；

图16示出了图5中所示的连续近似A/D转换器的通用电路配置；

图17A和17B的电路图示出了根据本发明的连续近似A/D转换器的另一个实施例的配置；

图18A和18B的电路图示出了根据本发明的连续近似A/D转换器的另一个实施例的配置；

图19示出了检测开关电容器DAC的输出之间的电位差的比较器的电路配置示例；

图20的时序图示出了用在图19所示电路中的时序信号的时序；

图21的框图示出了根据本发明的连续近似A/D转换器的配置示例；

图22的时序图示出了图21电路的操作时序的示例；

图23A-23D示出了图示根据本发明的连续近似A/D转换器的操作的信号波形；

图24A-24C示出了图示根据本发明的连续近似A/D转换器的操作的信号波形；

图25A-25C示出了图示根据本发明的连续近似A/D转换器的操作的信号波形；

图26A和26B的电路图示出了根据本发明的连续近似A/D转换器的另一个实施例的配置；以及

图27的电路图示出了根据本发明的连续近似A/D转换器的另一个实施例的配置。

具体实施方式

下面将参考附图描述本发明的实施例。

图5A和5B的电路图示出了根据本发明的连续近似A/D转换器的第一个实施例。图5A图示了对应于取样保持放大器电路的电路部分，图5B图示了对应于耦合到取样保持放大器电路的输出的电容器阵列单元的电路部分。电容器阵列单元的输出以与图1所示相同的方式耦合到比较器。

图5A和5B所示的电路包括开关SW13、SW14、SW15至SW23和SW24至SW42、电容器C25至C28、电容器C30至C45以及放大器电路AMP2。VIN+是正侧模拟输入电位，VIN-是负侧模拟输入电位。VOP和VON分别是正侧和负侧内部模拟信号，这两个信号是取样保持放大器电路的输出。TOP+指示电容器阵列的正侧顶板，TOP-指示电容器阵列的负侧顶板。而且，Vref+是正侧参考电位(5V)，Vref-是负侧参考电位(0V)。此外，VCM是取样时顶板的偏置电位(例如2.5V)。节点1至节点4是内部节点。在每个电容器Cn(n是整数)旁边示出的值kC(k是整数)表明每个电容的相对大小。

图5A中所示的开关位置示出了其在取样保持放大器电路的取样操作期间的位置。下面，将对取样保持放大器电路的取样操作进行描述。

开关SW18和SW19闭合，以将节点3和节点4设置为约等于电源电压Vdd的1/2的电位。而且，开关SW20和SW21闭合，以将等于电源电压Vdd的1/2的偏置电位VCM(2.5V)提供到电容器C27和C28的底板。如果放大器AMP2有理想特性，并且偏移量为0，则节点3和节点4的电位被设为1/2Vdd。此时，在电容器C27和C28中没有存储电荷(即，存储在C27和C28中的电荷为0)。如果放大器AMP2不是理想的，则节点3的电位不等于节点4的电位，且其电位差近似等于转换成输入等效的放大器AMP2的偏移电压。被提供给电容器C27和C28的底板的电位VCM的目的是将偏移电压存储在电容器C27和C28中，接着在以后去除该偏移电压的影响。

同时，开关SW15和SW16闭合，以将电位VIN+和VIN-分别提供到电容器C25和C26的底板。如果放大器AMP2有理想特性，则节点3和节点4的电位被设为等于1/2Vdd，从而电容器C25和C26存储了等同于VIN+和VIN-之间的电位差的电荷。

通过将1/2Vdd表达为VCM，存储在电容器C25的顶板中的电荷Q25表示如下：

Q25＝-16C((VIN+)-VCM)    (1)

同样，存储在电容器C26的顶板中的电荷Q26表示如下：

Q26＝-16C((VIN-)-VCM)    (2)

下面，将对这样的操作进行描述，通过该操作，利用电荷转移在输出VOP和VON处产生了电压。

在上述的取样状态后操作开关，从而利用电荷转移在输出VOP和VON处产生期望的输出电位。在VIN+和VIN-之间的电位差被存储到电容器C25和C26中后，开关SW18和SW19断开，以使节点3和节点4(电容器C25至C28的顶板)处于浮动状态。另外，开关SW20和SW21断开，以停止向电容器C27和C28的底板提供VCM电位。此外，开关SW17、SW22和SW23闭合。

利用该配置，节点1的电位和节点2的电位变得相等。彼此相等的节点1的电位和节点2的电位表示为VCMB。另外，假定AMP2的电压增益足够大，并且节点3的电位和节点4的电位可被认为即使在取样保持放大器电路执行取样后仍然保持在电位VCM。节点3和节点4的电位不从VCM变化，而节点1和节点2的电位是VCMB。由于保留了节点3和节点4的电荷，所以对于电容器C25满足下面的方程(3)：

-16C((VIN+)-VCM)＝-16C(VCMB-VCM)-24C(VOP-VCM)(3)

而且，对于电容器C26满足下面的方程(4)：

-16C((VIN-)-VCM)＝-16C(VCMB-VCM)-24C(VON-VCM)(4)

这里，节点VOP的电位表示为VOP，节点VON的电位表示为VON。以方程(3)减去方程(4)，获得了下面的方程(5)和(6)。

-16C((VIN+)-(VIN-))＝-24C(VOP-VON)    (5)

16((VIN+)-(VIN-))/24＝(VOP-VON)       (6)

也即，电荷被从电容器C25和C26转移到了电容器C27和C28，从而在VOP和VON处产生了正比于((VIN+)-(VIN-))的电位差，其中((VIN+)-(VIN-))是模拟输入信号的电位差。通过调整电容器C25、C26、C27和C28的大小，可以将电压增益设为小于1。在该示例中，增益被设为16/24(＝2/3)。通常，增益可被设为n/m(n＜m)。而且，执行控制使得VOP和VON的公共电位(common potential)与VCM一致。

以这种方式，通过将取样保持放大器电路的电压增益设计为小于1，即使当模拟输入信号之间的电位差等于电源电压时，也可以避免放大器AMP2的输出饱和。因此，可以处理电位差等于电源电压的模拟输入信号，即在轨对轨(rail-to-rail)范围内变化的模拟输入信号。

下面将对放大器AMP2是非理想(具有不可忽略的偏移)的情形进行描述。在取样时存储在电容器C25的顶板中的电荷Q25表示为：

Q25＝-16C((VIN+)-VCMNODE3)    (7)

这里，VCMNODE3是取样时节点3的电位。同样，存储在电容器C26的顶板中的电荷Q26表示为：

Q26＝-16C((VIN-)-VCMNODE4)    (8)

这里，VCMNODE4是取样时节点4的电位。

在这种非理想情形中，电荷也被存储在电容器C27和C28的顶板中。这些电荷Q27和Q28表示为：

Q27＝24C(VCMNODE3-VCM)    (9)

Q28＝24C(VCMNODE4-VCM)    (10)

在该取样状态后，操作开关以转移电荷，从而在输出VOP和VON处产生期望的输出电位。

这种情况下，节点1的电位和节点2的电位变得相等。彼此相等的节点1的电位和节点2的电位表示为VCMB。另外，假定AMP2的电压增益足够大，并且节点3的电位和节点4的电位可被认为即使在取样保持放大器电路执行取样后仍然保持在电位VCM。

节点3和节点4的电位不从各自的电位VCMNODE3和VCMNODE4变化，而节点1和节点2的电位是VCMB。由于保留了节点3和节点4的电荷，所以对于节点3满足下面的方程(11)：

-16C((VIN+)-VCMNODE3)+24C(VCMNODE3-VCM)＝-16C(VCMB-VCMNODE3)-24C(VOP-VCMNODE3)  (11)

而且，对于节点4满足下面的方程(12)：

-16C((VIN-)-VCMNODE4)+24C(VCMNODE4-VCM)＝-16C(VCMB-VCMNODE4)-24C(VON-VCMNODE4)  (12)

这里，节点VOP的电位表示为VOP，节点VON的电位表示为VON。

以方程(11)减去方程(12)，获得了下面的方程(13)和(14)。

-16C((VIN+)(VIN))+(16C)(VCMNODE3)+(24C)(VCMNODE3)-(16C)(VCMNODE4)-(24C)(VCMNODE4)

＝(16C)(VCMNODE3)+(24C)(VCMNODE3)-(16C)(VCMNODE4)-(24C)(VCMNODE4)-24C(VOP-VON)    (13)

16((VIN+)-(VIN-))/24＝(VOP-VON)    (14)

也即，即使在非理想(偏移不可忽略)情况下，放大器AMP2的足够大的电压增益也可以在VOP和VON处产生正比于((VIN+)-(VIN-))的电位差，其中((VIN+)-(VIN-))是模拟输入信号之间的电位差。这是通过将电荷从电容器C25和C26转移到电容器C27和C28来完成的。

以上述方式，取样保持放大器电路在输出VOP和VON处产生了正比于((VIN+)-(VIN-))的电位差，其中((VIN+)-(VIN-))是模拟输入信号之间的电位差。然后出现在输出VOP和VON处的电位差被图5B中所示的开关电容器DAC所取样。

图5B中所示的开关位置示出了其在开关电容器DAC的取样操作期间的位置，其中开关电容器DAC对取样保持放大器电路的输出VOP和VON进行取样。下面将对开关电容器DAC的取样操作进行描述，其中开关电容器DAC对取样保持放大器电路的输出VOP和VON进行取样。

控制开关SW27至SW34使得电容器C30至C37的底板耦合到VOP。而且，开关SW13闭合，以将VCM提供到电容器C30至C37的顶板(TOP+)。即，等同于VCM和VOP之间的电位差的电荷被存储在电容器C30至C37中。

控制开关SW35至SW42使得电容器C38至C45的底板耦合到VON。而且，开关SW14闭合，以将VCM提供到电容器C38至C45的顶板(TOP-)。即，等同于VCM和VON之间的电位差的电荷被存储在电容器C38至C45中。

在上述的取样操作结束后，开关SW13和SW14断开。另外，操作开关SW27至SW32和开关SW35至SW40使得电容器C30至C35和电容器C38至C43的底板(即，在连接到SW27至SW32和SW35至SW40一侧上的电容器的末端节点)有选择地耦合到Vref+或Vref-。这种情况下，搜索出了对应于取样后的模拟电位差((VIN+)-(VIN-))的数字代码。

如前所述，图5A中所示的取样保持放大器电路的电压增益被设为小于1，从而需要对由该电压增益引起的电位差的减小进行补偿。下面将对该补偿进行描述。

为了简化说明，使用了这样的特定示例，在该示例中，电源电压Vdd被设为5V，参考电压Vref+被设为5V，Vref-被设为0V，VCM被设为2.5V，VIN+被设为5V，VIN-被设为0V。参考电压Vref+(5V)和Vref-(0V)之间的电位差(即，等于电源电压5V的电位差)可被输入到VIN+和VIN-中。即使在这种情况下，图5A中所示放大器AMP2的输出也不应当饱和，从而在图5的示例中所使用的电压增益被设为2/3(＝n/m)。由于此，如图6所示，取样保持放大器电路的输出VOP和VON的信号幅度为以偏置电位VCM为中心的电源电压的2/3。

在VIN+＝5V且VIN-＝0V的情形中，VOP的电位被设为(1/2+n/2m)(Vdd)＝(5Vdd)/6(n＝2，m＝3)，如图6所示。同样，VON的电位被设为Vdd/6，从而产生了等于2Vdd/3的电位差。在开关电容器DAC取样时，VOP和VON的电位被开关电容器DAC所取样。图7的示例性图示出了对VOP电位进行取样的正侧开关电容器DAC的操作概况。

图7的左侧图示了VIN+＝5V的情况下正侧开关电容器DAC的操作。在取样时，开关电容器DAC的顶板(TOP+)被设为VCM(＝2.5V)，而底板被设为5Vdd/6。图7中所示的Cs指示正侧开关电容器DAC(即，图5中所示的C30至C37)的总取样电容。

在取样结束时，底板的电位被设为Vref+(5V)或Vref-(0V)。由此，搜索使底板的电位等同于VOP的数字代码，并且所识别出的数字代码被用作AD转换的结果。在图7的右侧示为X的是在转换结束时的总电容Cs中底板耦合到Vref+(5V)＝Vdd的总电容。底板耦合到Vref-(0V)的总电容为Cs-X。设计电路使得转换结束时正侧开关电容器DAC的顶板电位等于VCM＝2.5V，这就是取样时顶板的电位。

设计负侧DAC使得其以相对于电位范围中心处的VCM对称的方式工作，其中正侧开关电容器DAC的Vref+被替代为Vref-，Vref-被替代为Vref+。这使得可以设计电路使得在转换结束时正侧开关电容器DAC的顶板电位(TOP+)等于负侧开关电容器DAC的顶板电位(TOP-)。

当在图7中X小于其最终值时，正侧顶板的电位小于其最终值，而负侧顶板的电位大于其最终值。该电位差被比较器检测，从而在下一比较周期中增大X以使两个顶板之间的电位差更接近于0。该操作是通过将图5中所示的TOP+和TOP-提供到比较器从而检查TOP+和TOP-哪一个更大来执行的。

当在图7中X大于其最终值时，正侧顶板的电位大于其最终值，而负侧顶板的电位小于其最终值。该电位差被比较器检测，从而在下一比较周期中减小X以使两个顶板之间的电位差更接近于0。以这种方式，在检测顶板之间电位差的同时搜索电容的期望的重新分配，从而确定了A/D转换结果。

图8的示例性图示出了在VIN+＝VIN-＝VCM的情况下正侧开关电容器DAC的操作概况。在VIN+＝VIN-＝VCM的情况下，满足VOP＝VON＝VCM＝Vdd/2＝2.5V，从而在取样时开关电容器DAC的底板被设为Vdd/2。在取样时开关电容器DAC的顶板(TOP+)被设为VCM＝2.5V。

图8的右侧图示了转换结束时电容的连接情况。图中的Y是转换结束时总电容Cs中底板耦合到Vref+(5V)＝Vdd的总电容。底板耦合到Vref-(0V)的总电容为Cs-Y。设计电路使得转换结束时正侧开关电容器DAC的顶板电位等于VCM＝2.5V，这就是取样时顶板的电位。设计负侧DAC使得其以相对于电位范围中心处的VCM对称的方式工作，其中正侧开关电容器DAC的Vref+被替代为Vref-，Vref-被替代为Vref+。这与已经描述的情况相同。

从图8中可以理解，如果电压增益n/m＝2/3(n＝2，m＝3)，则Y变为Cs/2。图9的示例性图示出了正侧开关电容器DAC中的电容分配。

在图9中，“A”指示无论比较的输入代码如何底板耦合到Vref+(5V)＝Vdd的总电容。在图9中，“B”指示无论比较的输入代码如何底板耦合到Vref-＝0V的总电容。余下的“D”指示响应于比较的代码输入底板有选择地耦合到Vref+(5V)＝Vdd或Vref-＝0V的总电容。

通过比较图9、图8和图7，可以确定图9中的A、B和D。由于图8是针对VIN+＝VIN-＝VCM的情形，所以VIN+和VIN-之间的电位差为0。结果，正侧开关电容器DAC的最终输入代码由所有位全0组成。即，当VIN+和VIN-之间的电位差为0时，图9中所示的所有D连接到Vref-＝0V。由于从图8可见Y必须为Cs/2，所以A应当为Cs/2。

如图7中所示，在VOP＝5Vdd/6的情况下，X等于5Cs/6。进行设计使得在A＝Cs/2且VOP＝5Vdd/6时正侧开关电容器DAC的最终输入代码是全比例代码(所有位为“1”)。从而可以确定B＝Cs/6。结果，电容部分“D”等于Cs-Cs/2-Cs/6＝Cs/3，其中“D”指示响应于开关电容器DAC的输入代码底板有选择地耦合到Vref+(5V)＝Vdd或Vref-＝0V的电容。

再次参考图5，图5图示了开关电容器DAC是5位的示例。当要实现具有二进制权重的最基本配置的5位开关电容器DAC时，通常将C30和C31设为1C，将C32设为2C，将C33设为4C，将C34设为8C，将C35设为16C。由于该部分对应于图9中所示的部分D，所以该部分的总电容32C等于上面导出的Cs/3。即，在Cs/3＝32C时，可以确定每个部分的电容使得Cs＝96C，A＝Cs/2＝48C且B＝Cs/6＝16C。

无论比较的输入代码如何底板耦合到Vref+(5V)＝Vdd的电容部分A＝48C被示为图5B中的电容器C36。另外，无论比较的输入代码如何底板耦合到Vref-＝0V的电容部分B＝16C被示为电容器C37。

在对VOP和VON的电位取样后，开关SW13和SW14断开，以使TOP+和TOP-处于浮动状态，接着开始比较器的比较操作。这样一来，开关SW33被操作以将电容器C36的底板耦合到Vref+(5V)。另外，开关SW34被操作以将电容器C37的底板耦合到Vref-＝0V。在负侧的对称方式中，电容器C44的底板耦合到Vref-＝0V，而电容器C45的底板耦合到Vref+(5V)。

响应于开关电容器DAC的输入代码，电容器C30至C35的底板有选择地耦合到Vref+(5V)或Vref-(0V)。例如，如果开关电容器DAC的输入代码是01000，则电容器C35、C33、C32、C31和C30的底板耦合到Vref-＝0V，而电容器C34的底板耦合到Vref+(5V)。在负侧DAC上，操作与此对称。即，如果开关电容器DAC的输入代码是01000，则电容器C43、C41、C40、C39和C38的底板耦合到Vref+(5V)，而电容器C42的底板耦合到Vref-(0V)。

给定到DAC的输入代码被连续改变，以搜索出使TOP+和TOP-之间的电位差最小的数字代码。所识别的数字代码被用作A/D转换的结果。

如以上在获得图9的A和B的过程期间所描述的，在VIN+＝5V且VIN-＝0V的情况下，VOP的电位是(1/2+n/2m)(Vdd)＝5Vdd/6(n＝2，m＝3)。在电容器C36被设为48C且电容器C37被设为16C时(同时电容器C44被设为48C且电容器C45被设为16C)，TOP+的电位和TOP-的电位被设为几乎彼此相等，这是通过将电容器C31至C35的底板耦合到Vref+(5V)并将电容器C39至C43的底板耦合到Vref-(0V)来实现的。因此，即使取样保持放大器电路的电压增益被设为n/m＝2/3，也可以获得数字转换值“11111”。

在该配置中，电容器C36、C37、C44和C45充当(电压)缩放电路，其将VOP和VON的(最大)值转换为开关电容器DAC的全比例值。同样，可以证明在VIN+＝VIN-＝VCM时也可以以与上述相同的方式执行正确的操作。

如上所述，图5中所示的电路具有电压增益小于1的取样保持放大器电路和用于对其输出VOP和VON的电位进行取样的开关电容器DAC。另外，提供电容器(C36、C37、C44、C45)以调整(改变其比例)A/D转换器的数字输出，从而使响应于到取样保持放大器电路的参考电压输入(即，Vref+和Vref-之间的电位差)的取样保持放大器电路的输出对应于A/D转换器的数字输出的最大值。这种情况下，即使当参考电压(即，Vref+和Vref-之间的电位差)和模拟输入电位差都等于电源电压时，正比于模拟输入电位差的电位差也可以从放大器电路提供到开关电容器DAC。另外，小于1的电压增益被补偿，从而产生了正确的数字输出值。

另外，使用取样保持放大器电路来对模拟信号进行取样。这使得可以设计小输入电容的独立于开关电容器DAC的取样保持放大器电路。该输入电容的减小用来提高连续近似A/D转换器的速度。

结合图5所进行的描述是针对电压增益为n/m＝2/3的示例。很清楚，也可以对于不同的电压增益设计基于相同原理操作的电路。

图10示出了图5A中所示的取样保持放大器电路的更具体电路配置的示例。在图10中，与图5A中相同的元件以相同的标号指代，这里省略其描述。

图10中所示的电路包括开关SW15至SW23、开关SW43至SW46、电容器C25至C28、电容器C46至C49以及放大器电路AMP5和AMP6。VIN+指示正侧模拟输入，VIN-指示负侧模拟输入。VOP和VON分别是取样保持放大器电路的正侧输出和负侧输出(内部模拟信号(+)，内部模拟信号(-))。VCM是取样时施加到电容器C27和C28的底板上的偏置电位(例如2.5V)。而且，节点1至节点4、节点8和节点9是内部节点。vocm是VOP和VON的公共电位。此外，φ1、φ2和φ3是图11中所示的时序信号，其被用来控制各个开关的断开和闭合。每个电容器Cn(n是整数)旁边示出的值kC(k是整数)表明每个电容的相对大小。

在图5A中，放大器电路被给定为单个放大器AMP2。或者如图10中所示，放大器电路可以实现为分割后的电路AMP5和AMP6。图10中所示的开关位置示出了其在对电位VIN+和VIN-取样时的位置。下面将对该取样操作进行描述。

在取样时，φ1是H。旁边示出φ1和φ2的开关闭合，旁边示出φ3的开关断开。以结合图5A所述相同的方式，SW15和SW16在取样时闭合，以将电位VIN+和VIN-分别提供到C25和C26的底板(节点1和节点2)。图10的电路与图5A的电路不同之处在于，节点3和节点4的电位分别经过SW18和SW19充当AMP5的输出节点8和节点9。放大器的输出经由SW18和SW19被输入到其输入中，从而存储了偏移电压，这在图5A中已经描述。当放大器的输出被提供到其输入时，创造了一个反馈环路。因此必须进行设计使得增益和相位特性是稳定抗振荡的。在结合图5A的描述中，假定AMP2的电压增益足够大。然而实践中，有时很难同时实现环路的稳定和足够大的电压增益。

这种情况下，图5A的AMP2可以被划分为AMP5和AMP6，如图10所示。当使输出电位转移到VOP和VON时，对应于图5A的AMP2的部分的电压增益必须足够大。考虑到这一点，设计电路使得AMP5的电压增益和AMP6的电压增益的乘积确定了总的增益。在将电位提供到节点3和节点4的反馈操作期间，AMP5的输出分别经由SW18和SW19被提供到节点3和节点4。这种情况下，在取样时AMP5的增益和相位特性相对于反馈是稳定的就足够了。这使得可以与AMP6的增益和相位特性无关地实现环路的稳定性。

在图10的电路中，具有相对较小增益(与图5A中所示的AMP2相比)的AMP5的输出分别经由SW18和SW19被提供到节点3和节点4。从而很容易确保环路的稳定性。另外，执行反馈控制使得节点8和节点9的公共电位被设为接近于VCM，从而理想情况下节点8和节点9的电位在取样时被设为VCM。这将在下面详细描述。

由于在取样保持放大器电路执行取样时节点8和节点9的电位被设为接近于VCM，所以VOP和VON也被设为接近于VCM(假定VOP和VON受到反馈控制从而其公共电位被设为VCM)。由于SW45和SW46闭合，所以vocm接收电位VOP和VON之间的中间电位。

下面将对在图10所示的电路中的取样结束后输出电位到VOP和VON的操作进行描述。

在将约等于VCM的电位提供到节点3和节点4以在C25、C26、C27和C28中存储电荷后，SW18和SW19断开。这导致节点3和节点4处于浮动状态，从而保留了节点3和节点4的电荷。其后，SW20和SW21断开，SW45和SW46也断开。作为SW45和SW46断开的结果，vocm处的电位被设为VOP和VON的公共电位，这是通过利用电容器C46和C47分割VOP和VON处的电位来获得的。这里，C46和C47的电容彼此相等，并且其顶板耦合到vocm。

SW17闭合，SW43、SW44、SW22和SW23闭合。作为SW43和SW44闭合的结果，C48耦合在第一级放大器的输出节点9和VOP之间，C49耦合在第一级放大器的输出节点8和VON之间。这些电容器以相同的方式充当第二级放大器的镜像补偿电容器，并用作镜像电容器以确保环路的稳定性。尽管在该示例中示出C48和C49的大小等于32C，但是应当注意，这些电容器的大小需要在考虑负载电容的情况下确定以维持环路的稳定性。作为SW22和SW23闭合的结果，保留了节点3和节点4的电荷，并且确定了VOP和VON处的电位使得节点3和节点4的电位充当虚拟接地点。这与图5A所示的电路情形相同。

将图5A的AMP2实现为如图10的电路中所示的分割后的放大器AMP5和AMP6带来的优点是更容易实现稳定的环路设计。

图12是晶体管级的图10的AMP5的电路图。图12中所示的电路包括PMOS晶体管PM1至PM12、NMOS晶体管NM1至NM11。VDD是正电源电压(例如5V)，GND是0V。“inp”和“inn”指示到放大器的输入，“outlm”和“outlp”指示放大器的输出。NB和NBC是施加到NMOS晶体管的偏置电位，PB和PBC是施加到PMOS晶体管的偏置电位。VCM是用于共模反馈的公共电位输入。ND1、ND2、PD1、PD2、PG1、PG2和NG1指示放大器的内部节点。每个MOS晶体管旁边示出的“×d”(d是整数)表明相应MOS晶体管的相对大小的示例。每个电路分支旁边示出的电流值表明相应电流的量的示例。

在图12中，与图10中所示的电路节点和电路元件相对应的电路节点和电路元件以相同的标号指代。图10的AMP5所必需的功能例如是产生输出outlm和outlp，并控制这些输出电位的公共电位以使其等于VCM。下面将对这些操作进行描述。

图12中所示的电路是通过将共模反馈电路与折叠式共发共基放大器电路相组合来实现的。折叠式共发共基放大器电路由PM1、PM2、PM3、PM4、PM5、PM6、PM7、NM3、NM4、NM5和NM6组成。余下的电路部分构成了共模反馈电路。折叠式共发共基放大器电路用来放大输入inp和inn之间的电位差，从而在输出outlm和outlp产生放大后的电位差。

折叠式共发共基放大器电路是公知的，这里省略其描述。下面将对附接的共模反馈电路进行描述。输出电位outlp和outlm分别被施加到NM8和NM9的栅极。与此同时，在其栅极处接收VCM的NM10构成了差分电路。在取样保持放大器电路执行取样时，电位outlm和outlp基本彼此相等。因而下面的描述将针对电位outlm和outlp彼此相等的情形。如果电位outlm和outlp等于电位VCM，则PM10和PM11允许相同量的电流流动。在图12所示的示例中，100μA的电流流经PM10和PM11中的每一个。由于100μA的电流流经PM11，所以PM8和PM9中的每一个都允许200μA的电流流经其中。由于100μA的电流流经PM10，所以NM1和NM2中的每一个都允许200μA的电流流经其中。

200μA的电流提供自PM8和PM9中的每一个，并且200μA的电流流经NM1和NM2中的每一个。因此，在这种情况下，PM8、PM9、NM1和NM2不影响电位outlm和outlp。为了提供这些电流，PM6、PM7、NM3和NM4的大小要从正常的折叠式共发共基放大器电路中的相应大小改变，以计入电流的增加。

如果电位outlm和outlp低于电位VCM，则大的电流流经NM10。这导致PM8和PM9的电流大于NM1和NM2的电流。因此，电位outlm和outlp将上升。如果电位outlm和outlp高于电位VCM，则流经NM10的电流减小。结果，NM1和NM2的电流变得大于PM8和PM9的电流。

以这种方式，共模电位的反馈功能使得电路工作在这样的方式，该方式使得输出电位outlm和outlp的共模电位与VCM一致。如上利用示例所述，图12中所示的电路配置提供了图10中所示AMP5的具体实现方式。基于类似的原理，图10中所示的AMP6可以实现为图13中所示的具体电路配置。

图13中所示的电路包括PMOS晶体管PM24至PM28和NMOS晶体管NM12至NM28。VDD是正电源电压(例如5V)，GND是0V。“inp”和“inn”指示到放大器的输入，“outlm”和“outlp”指示放大器的输出。NB和NBC是施加到NMOS晶体管的偏置电位，PB和PBC是施加到PMOS晶体管的偏置电位。VCM是用于共模反馈的公共电位输入。ND3、ND4、PD3、PD4、PG3、PG4、PG5、NG2、NG3和NG4指示放大器的内部节点。每个MOS晶体管旁边示出的“×d”(d是整数)表明相应MOS晶体管的相对大小的示例。每个电路分支旁边示出的电流值表明相应电流的量的示例。

在图13中，与图10中所示的电路节点和电路元件相对应的电路节点和电路元件以相同的标号指代。图13中由PM13、PM14、PM15、PM16、NM12、NM13、NM14、PM19、PM20、PM21、NM15、NM16、NM17、NM18、PM22、PM23、PM24、PM25、NM19、NM20、NM21和NM22组成的电路部分充当差分放大器电路，其放大输入信号outlm和outlp以提供到输出out2m和out2p。推挽配置被用来增大负载电流向输出的供应。另外，响应于用于输出的推挽配置，对于NMOS部分和PMOS部分中的每一个提供了输入差分对。在恰当考虑这两点的情况下，应当相对容易理解电路的操作，因而这里省略该电路部分操作的详细描述。下面将对充当共模反馈电路的余下电路部分的操作进行描述。

NM23的栅极接收输出电位的公共电位vocm，NM24的栅极接收VCM。这些NM23和NM24一起构成了差分电路。如果电位vocm等于电位VCM，则PM26和PM27允许相同量的电流流过。在图13所示的示例中，100μA的电流流经PM26和PM27中的每一个。由于100μA的电流流经PM27，所以PM17和PM18中的每一个都允许200μA的电流流经其中。由于100μA的电流流经PM26，所以NM26和NM27中的每一个都允许200μA的电流流经其中。

200μA的电流提供自PM17和PM18中的每一个，并且200μA的电流流经NM26和NM27中的每一个。因此，在这种情况下，PM17、PM18、NM26和NM27不影响电位out2m和out2p。如果电位vocm低于电位VCM，则大的电流流经NM24。这导致PM17和PM18的电流大于NM26和NM27的电流。因此，电位out2m和out2p将上升。如果电位vocm高于电位VCM，则流经NM24的电流减小。结果，NM26和NM27的电流变得大于PM17和PM18的电流。

以这种方式，共模电位的反馈功能使得电路操作在这样的方式，该方式使得输出电位out2m和out2p的共模电位与VCM一致。如上利用示例所述，图13中所示的电路配置提供了图10中所示AMP6的具体实现方式。

图14示出了提供偏置电位到图12和图13的电路的电路示例。图14中所示的电路包括PMOS晶体管PM29至PM33、NMOS晶体管NM29至NM32和电阻器R1至R3。VDD是正电源电压，GND是0V。NB和NBC是施加到NMOS晶体管的偏置电位，PB和PBC是施加到PMOS晶体管的偏置电位。PD是用于低功率(power-down)控制的控制信号输入。每个MOS晶体管旁边示出的“×d”(d是整数)表明相应MOS晶体管的相对大小的示例。每个电路分支旁边示出的电流值表明相应电流的量的示例。每个电阻器旁边示出的电阻值表明相应电阻器的电阻的示例。

图14中所示的电路充当偏置电路，其提供图12和图13的电路中的偏置电位PB、PBC、NB和NBC。

利用电流镜像电路，与流经电阻器R1的电流等量的电流流经PM32，从而产生NB。利用电阻器R2对NB进行电平移置(在图14的示例中是500mV＝10k×50μA)，从而产生NBC，NBC是用于共发共基放大器的偏置电位。偏置电位PB和PBC也以相同的方式产生。利用诸如图14所示示例的偏置电路，可以将偏置电位提供到图12和图13中所示的放大器电路。

图15示出了将偏置电位VCM提供到图5A和5B、图10、图12以及图13中的电路的偏置电路示例。如前所述，VCM是被设为接近于电源电压Vdd的1/2的偏置电位。在原理上，电源电压可以用电阻器加以分割，以通过直接的方式产生期望的电位。然而，从图5中所示的电路配置可以理解，需要在开关电容器DAC的取样操作期间将所有顶板充电到电位VCM，在取样保持放大器电路的取样操作期间将C27和C28的底板充电到VCM，等等。为了创造这些节点具有足够小的时间常数的设计，将电源电位对半分割的电阻器的电阻需要被设为足够小。这带来了功耗增加的问题。从而优选地使用如图15所示的偏置电路，以在保持低功耗的同时减小VCM的等效电阻。

图15的电路包括PMOS晶体管PM34至PM37、NMOS晶体管NM33和NM34以及电阻器R4至R7。VDD是正电源电压，GND是0V。VCM是约等于电源电压Vdd的1/2的偏置电位。PD是用于低功率控制的控制信号输入。节点10指示内部节点。每个MOS晶体管旁边示出的“×d”(d是整数)表明相应MOS晶体管的相对大小的示例。每个电阻器旁边示出的电阻值表明相应电阻器的电阻的示例。

利用电阻器R4和R5，节点10的电位被设为约等于电源电压的1/2。假定PM34和PM35的有效电阻足够小。流经R6、NM33、PM36和R7的电流小于流经R4和R5的电流，从而R6、NM33、PM36和R7对节点10几乎没有影响。结果，确信节点10处的电位被设为约等于电源电压的1/2。VCM是通过将节点10的电位经由PMOS和NMOS源极跟随器输出而获得的，从而电位VCM也被设为约等于电源电压的1/2。使用推挽型源极跟随器的输出使得可以设计这样的电路，在该电路中，稳态电流很小，而且充电时的时间常数也很小。

图16示出了图5中所示的连续近似A/D转换器的通用电路配置。在图16中，与图5中相同的元件以相同的标号指代。

图16的电路包括开关SW13、SW14和SW27至SW42、电容器C30至C45以及取样保持放大器电路AMP7。VIN+指示正侧模拟输入，VIN-指示负侧模拟输入。VOP和VON分别是取样保持放大器电路的正侧输出和负侧输出(内部模拟信号(+)，内部模拟信号(-))。TOP+指示电容器阵列的正侧顶板，TOP-指示电容器阵列的负侧顶板。Vref+是正侧参考电位(5V)，Vref-是负侧参考电位(0V)。VCM是取样时施加到顶板的偏置电位(2.5V)。CDAC+是正侧开关电容器DAC，CDAC-是负侧开关电容器DAC。SCL1是缩放电路，其调整A/D转换器的数字输出，从而使响应于到取样保持放大器电路的参考电压输入(即，Vref+和Vref-之间的电位差)的取样保持放大器电路的输出与A/D转换器的数字输出的最大值相对应。在每个电容器Cn(n是整数)旁边示出的值kC(k是整数)表明相应电容的相对大小。

图16中所示的放大器AMP7是图5所示的取样保持放大器电路(AMP2、C25至C28、开关等等)的通用版本。从精度的观点来看，优选地使用开关电容器取样保持放大器电路，在该电路中可以通过电容的相对比率控制电压增益。然而，以基于DC的方式通过电阻比率确定电压放大因子的放大器电路也可用作AMP7，并且其操作不存在相关的问题。这里的重要一点是将电压放大因子设为小于1的值。在电压放大因子被设为n/m(n＜m)，且VOP和VON的公共电位被控制等于VCM的情况下，图16的电路可以产生与图5A和5B的电路相同的结果，而不用考虑AMP7的具体电路配置。

也即，在放大器AMP7的电压增益被设为小于1的情况下，即使当模拟输入信号之间的电位差等于电源电压时，也可以避免放大器AMP7的输出饱和。从而可以处理电位差等于电源电压的模拟输入信号，即在轨对轨范围内变化的模拟输入信号。另外，提供了电容器(C36、C37、C44、C45)(SCL1)，其调整(执行缩放)A/D转换器的数字输出，从而使响应于到取样保持放大器电路的参考电压输入(即，Vref+和Vref-之间的电位差)的取样保持放大器电路的输出与A/D转换器的数字输出的最大值相对应。这种情况下，无论是否使用电压增益小于1(n/m，n＜m)的放大器AMP7，都获得了正确的数字输出值(即，利用开关电容器DAC对模拟信号直接取样所获得的相同数字输出值)。

而且，模拟信号经由放大器AMP7被传输到开关电容器DAC，这使得可以独立于开关电容器DAC而设计放大器AMP7的输入电容。输入电容的减小使得可以提高连续近似A/D转换器的速度。

在图16中，放大器AMP7旁边示出的“A＝n/m”代表放大器AMP7的电压增益，并且当采用与图5中相同的设计时为2/3。这种条件下(A＝2/3)，如果正侧(或负侧)开关电容器DAC的总电容为32C，则电容器C36和C44为48C，电容器C37和C45为16C。这已经结合图5A和5B、图6、图7、图8和图9进行了描述。下面将对用来确定用于缩放目的的电容的通用方法进行描述。

考虑到在图16的电路中，VOP和VON的公共电位被以与图5的电路相同的方式控制等于VCM。放大器AMP7将正比于模拟输入信号之间的差值((VIN+)-(VIN-))的电位差传送到VOP和VON，该电位差被开关电容器DAC取样。以与图5相同的方式，图16所示的开关位置示出了其在取样操作期间的位置，在取样操作中，VOP和VON被开关电容器DAC(正侧开关电容器DAC和负侧开关电容器DAC)取样。

再次回到图6，下面将对电压增益与电位VOP和VON之间的关系进行描述。放大器AMP7的电压增益是n/m。为了简化说明，使用了这样的具体示例，在该示例中，电源电压Vdd被设为5V，参考电压Vref+被设为5V，Vref-被设为0V，VCM被设为2.5V，VIN+被设为5V，VIN-被设为0V。

如果放大器AMP7的电压增益被设为n/m，则电位VOP是1/2+n/2m＝(m+n)/2m(×Vdd)。从而在该示例中，图7中的电位VOP被替代为(m+n)/2m。在全比例操作的情况下(即，输入电位差等于电源电压时)，开关电容器DAC的顶板电位是Vdd/2，底板电位是Vdd(m+n)/2m。

存储在顶板中的电荷表示为：

-CsVdd((m+n)/2m-1/2)＝(-CsVdd)(n/2m)    (15)

假定保留了该电荷，则可以获得图7中的X。从而获得了全比例输入情况下的转换结束时的电容连接的比率。

(-X+Cs-X)Vdd/2＝(-CsVdd)(n/2m)    (16)

解以上方程获得了下面的结果。

X＝Cs(m+n)/2m    (17)

当模拟输入信号之间的电位差((VIN+)-(VIN-))为0时，VOP等于VCM，Y＝1/2(Cs/2)(见图8)。

由于图9中的B等于图7中的Cs-X(如果数字代码的所有位为1，则对应于图9中的D的部分都耦合到Vdd)，所以导出下面的结果。

B＝Cs-X

＝Cs-Cs(m+n)/2m

＝Cs(m-n)/2m    (18)

另外，图8中的Y(＝1/2)等于B+D。这是因为如果数字代码的所有位为0，则对应于图9中的D的部分都耦合到0V。因此，获得了下面的方程。

Cs/2＝Cs(m-n)/2m+D    (19)

因此，获得了下面的结果。

D＝(Cs)(n/2m)    (20)

再次回到图16。方程(20)提供了总电容Cs和底板响应于开关电容器DAC的数字代码而有选择地耦合的电容器的电容D之间的关系。将部分D表示为CB，则总电容表示如下。

Cs＝(CB)(2m/n)    (21)

将方程(21)代入方程(18)，获得了B(B是图16中所示电容器C37和C45的电容)的普通解。

B＝Cs(m-n)/2m

＝(CB)(2m/n)(m-n)/2m

＝(CB)(m-n)/n    (22)

在图16中也示出了表达式(22)所获得的结果。如果CB＝32C，m＝3且n＝2，则B等于16C，这与结合图5A和5B所述的电容器C37和C45的电容相同。

另外，图8中的Y(＝1/2)等于图9中的A。这是因为如果数字代码的所有位为0，则对应于图9中的D的部分都耦合到0V。因此，获得了下面的方程。

A＝Cs/2＝(CB)(m/n)    (23)

这对应于图16中所示电容器C36和C44的电容。在图16中也示出了该结果。如果CB＝32C，m＝3且n＝2，则A等于48C，这与结合图5A和5B所述的电容器C36和C44的电容相同。

基于上述步骤，在放大器AMP7的电压增益为n/m时，可以从正侧开关电容器DAC和负侧开关电容器DAC的总电容确定缩放电路SCL1的电容器C36、C37、C44和C45的电容。图16中所示电路的取样操作和数字值搜索操作与图5的电路相同，这里省略其描述。

图17A和17B的电路图示出了根据本发明的连续近似A/D转换器的另一个实施例的配置。该电路包括图17A中所示的SW13、SW14、SG3、SG4、SG1和SG2以及电容器C30至C45，还包括图17B中所示的寄存器DAC(RDAC1)。VOP和VON分别是取样保持放大器电路的正侧输出和负侧输出(内部模拟信号(+)，内部模拟信号(-))。TOP+指示电容器阵列的正侧顶板，TOP-指示电容器阵列的负侧顶板。Vref+是正侧参考电位(5V)，Vref-是负侧参考电位(0V)。VCM是取样时施加到顶板的偏置电位(2.5V)。电阻器DAC(RDAC1)包括电阻器RD0至RD7以及选择器SEL1和SEL2，并生成RDACP和RDACN。NRD1至NRD7是电阻器DAC的内部节点。在每个电容器Cn(n是整数)旁边示出的值kC(k是整数)表明相应电容的相对大小。

图17A中所示的开关位置示出了其在对VOP和VON取样时的位置。在图17中，执行与图5和图16相同功能的电路部分以相同的标号指代。图17的电路与图5和图16的电路的不同之处在于，高序位由开关电容器DAC确定，而低序位由图17电路中的电阻器DAC确定，而在图5和图16的电路中，只有开关电容器DAC构成了A/D转换器电路。如图17中所示，本发明可应用于由电容器和电阻器组成的混合DAC。

在图5和图16所示的电路中，当搜索对应于模拟输入的数字代码时，电容器C30的底板固定地耦合到Vref-，而电容器C38的底板固定地耦合到Vref+。在这些底板如上所述耦合的情况下，电容器C31至C35的底板在数字代码的相应位为1时耦合到Vref+，而在数字代码的相应位为0时耦合到Vref-。在负侧开关电容器DAC中，与正侧开关电容器DAC对称，底板在数字代码的相应位为1时耦合到Vref-，而在数字代码的相应位为0时耦合到Vref+。

例如，如果需要10位的解析度，则在一侧上需要1024个单位电容器。这带来了占据尺寸巨大的问题。这种占据面积尺寸的问题可以通过将DAC实现为双级DAC来解决。

CR双级DAC是通过将电阻器DAC的输出RDACP耦合到电容器C30的底板来实现的。另外，相对于负侧开关电容器DAC的CR双级DAC也是通过将电阻器DAC的输出RDACN耦合到电容器C38的底板来实现的。

RDAC1是转换三个低序位的电阻器DAC的示例。单位电阻器RD0至RD7将参考电压(Vref+和Vref-之间的电位差)分为8份。NRD1至NRD7以递增顺序被分配以这八个所得到的电位。选择器SEL1响应于输入数字值选择Vref-和与电阻器DAC的内部节点NRD1至NRD7相对应的电位中的一个，并将所选择的输出提供到RDACP。例如，如果输入数字值是000，则输出Vref-。随着数字值连续增大，输出以递增顺序选择的NRD1至NRD7中的一个。

选择器SEL2响应于输入数字值选择Vref+和与内部节点NRD7至NRD1相对应的电位中的一个，并将所选择的输出提供到RDACN。与RDACP对称的，如果输入数字值是000，则输出Vref+。随着数字值连续增大，输出以递减顺序选择的NRD7至NRD1中的一个。

即使当DAC被实现为由图17A和17B所示的电容器和电阻器组成的双级DAC时，VOP和VON的最大值与需要的转换结果之间的关系仍然与图5和图16的电路相同。因此，结合图16所述的缩放电路SCL1的配置原理可以不加改变地适用于此。例如，如果输出VOP和VON的电路的电压增益是2/3，则电容器C36和C44的电容是48C，电容器C37和C45的电容是16C。

如上所述，本发明的电压增益和缩放电路的原理可以等同地适用于采用CR双级DAC的配置。因此，可以获得双级DAC占据面积尺寸可以很小的优点，同时本发明的连续近似A/D转换器还有输入电容可以很小的优点。

图18A和18B的电路图示出了根据本发明的连续近似A/D转换器的另一个实施例的配置。该电路包括图18A中所示的SW13、SW14、SG5、SG6、SG1和SG2以及电容器C31至C37、C39至C45和C50至C53，还包括图18B中所示的寄存器DAC(RDAC2)。VOP和VON分别是取样保持放大器电路的正侧输出和负侧输出(内部模拟信号(+)，内部模拟信号(-))。TOP+指示电容器阵列的正侧顶板，TOP-指示电容器阵列的负侧顶板。Vref+是正侧参考电位(5V)，Vref-是负侧参考电位(0V)。VCM是取样时施加到顶板的偏置电位(2.5V)。电阻器DAC(RDAC2)包括电阻器RU1至RU14和RH1至RH8以及选择器SEL3、SEL4、SEL5和SEL6。RDACUP、RDACUN、RDACLP和RDACLN是电阻器DAC的输出。VOFFP和VOFFN是给转换结果提供偏移的偏置电位。而且，NRU1至NRU4、NRU8和NRU12至NRU15是电阻器DAC的内部节点。在每个电容器Cn(n是整数)旁边示出的值kC(k是整数)表明相应电容的相对大小。

图18A中所示的开关位置示出了其在对VOP和VON取样时的位置。在图18A和18B中，执行与图5、图16以及图17A和17B相同功能的电路部分以相同的标号指代。在图17A和17B的电路中，电阻器DAC的输出被提供给电容器C30和C38的底板。而在图18A和18B的电路中，提供了电容器C50、C51、C52和C53来替代电容器C30和C38，并且电阻器DAC的输出被提供给电容器C50、C51、C52和C53的底板。在这种电路配置中，电容器C50和C51或者电容器C52和C53被用来相加电阻器DAC的输出。

下面将对电阻器DAC的配置进行描述。图18B中的RDAC2充当用于转换四个低序位的电阻器DAC。RU1至RU14和RH1至RH8每一个都代表具有相同电阻的单位电阻器。RH1至RH4被配置使得并联的两个单位电阻器串联连接，从而使四个电阻器总体等效于单个单位电阻器。同样，四个电阻器RH5至RH8创造了等效于单个单位电阻器的组合电阻。因此，RU1至RU14和RH1至RH8将参考电压(Vref+和Vref-之间的电位差)分为16份。NRUe(e是整数)被以电位递增顺序分配到电阻器DAC的内部节点。这里，NRUe的“e”对应于参考电位的e/16。

VOFFN是通过利用电阻器RH5至RH8将NRU15和Vref+之间的电位差对半分割而获得的，并且比Vref+低((Vref+)-(Vref-))/32。VOFFP是通过利用电阻器RH1至RH4将NRU1和Vref-之间的电位差对半分割而获得的，并且比Vref-高((Vref+)-(Vref-))/32。

一旦接收到四位数字信号，RDAC2就将对应于两个高序位的电位提供给RDACUN和RDACUP，并将对应于两个低序位的电位提供给RDACLN和RDACLP。即，RDAC2充当4位输入4输出DAC电路。

选择器SEL5选择电位Vref-、NRU1、NRU2和NRU3中的一个以提供给RDACLP。如果到RDAC2的输入的两个低序位是00，则选择Vref-。分别响应于01、10和11选择更高的电位NRU1、NRU2和NRU3。

RDACLN输出与RDACLP对称的电位。选择器SEL4选择电位Vref+、NRU15、NRU14和NRU13中的一个以提供给RDACLN。如果到RDAC2的输入的两个低序位是00，则选择Vref+。分别响应于01、10和11选择更低的电位NRU15、NRU14和NRU13。

下面将对RDACUP处的电位进行描述。选择器SEL6选择电位Vref-、NRU4、NRU8和NRU12中的一个以提供给RDACUP。如果到RDAC2的输入的两个高序位是00，则选择Vref-。分别响应于01、10和11选择更高的电位NRU4、NRU8和NRU12。

下面将对RDACUN处的电位进行描述。RIDACUN输出与RDACUP对称的电位。选择器SEL3选择电位Vref+、NRU12、NRU8和NRU4中的一个以提供给RDACUN。如果到RDAC2的输入的两个高序位是00，则选择Vref+。分别响应于01、10和11选择更低的电位NRU12、NRU8和NRU4。

如上所述获得的RDACUP、RDACUN、RDACLP和RDACLN分别被提供给电容器C51、C53、C50和C52的底板，这些电容器是开关电容器DAC中最小的电容器，如图18所示。以这种方式，实现了经由电容器将电阻器DAC的输出相加的CR双级DAC。

电容器C51和C53等同于图17A中所示的电容器C30和C38，并且也充当取样电容器。与其并联地提供了电容器C50和C52。电容器C50和C52不被用来对VOP和VON取样。由于此原因，当考虑到电容器C51、C31至C35、C53和C39至C43时，开关电容器DAC的操作等同于图17A的电路的操作。因此，可以基于与图17A的电路情形中相同的原理设计用于电压缩放的电容器C36、C37、C44和C45。

在图18A的电路中，电容器C50和C52被加入到图17A的电路中，并且RDACLP和RDACLN的电位分别经由电容器C50和C52被加到顶板电位TOP+和TOP-上。在图7或图8中，在顶板和预定电位之间存在的寄生电容不影响结果。即，无论是否提供电容器C50和C52，开关电容器DAC的操作和A/D转换结果都与图18A中的基本相同。从而当附加提供了电容器C50和C52，且电阻器DAC的输出被施加到其底板以将RDACLP和RDACLN的电位分别加到顶板电位TOP+和TOP-上(根据基于总电容和1C确定的权重因子)时，不会存在任何问题。

下面将对VOFFP和VOFFN的重要性进行描述。在A/D转换电路中，有时由于模拟输入电位和数字转换结果的输入/输出特性，希望将图5或图16中所示的电路所获得的数字代码(转换结果)跳变点移置0.5LSB。为此，在图18中提供了电容器C50和C52，并且在取样时VOFFP和VOFFN被提供到其底板。如前所述，电位VOFFN比Vref+低((Vref+)-(Vref-))/32，VOFFP比Vref-高((Vref+)-(Vref-))/32。通过RDAC2的16折分割所获得的每个电压NRUe(e是整数)对应于图18A和18B的A/D转换电路的LSB。从而，在取样时被提供给电容器C50和C52的底板的VOFFP和VOFFN比起正和负参考电压偏移了0.5LSB。这种情况下，在开始转换时取样结果被移置了0.5LSB(LSB/2)。

图18A和18B针对这样的示例，即开关电容器DAC的解析度是5位，而电阻器DAC的解析度是4位(2位+2位)。然而应当注意，本发明可适用于任何解析度的配置，这种情形相对于图18A和18B所示的配置是如此，相对于图5、图16以及图17A和17B所示的配置也是如此。

在图5、图16、图17A和17B以及图18A和18B中，已经描述了到开关电容器DAC为止的电路配置。图19示出了检测作为开关电容器DAC的输出的TOP+和TOP-之间的电位差的比较器的电路配置示例。

图19的电路包括开关SW47至SW56、电容器CC1至CC5以及放大器AMP8至AMP11。TOP+指示电容器阵列的正侧顶板，TOP-指示电容器阵列的负侧顶板。VCM是取样时施加到顶板的偏置电位(2.5V)。“early”、“late”、“conv”是如图20中所示的时序信号。NC1至NC12是内部节点。COUT3是比较器的比较结果。图19中所示的开关位置示出了其在通过开关电容器DAC对电位VOP和VON取样时的位置。

下面将对通过开关电容器DAC对电位VOP和VON取样的操作进行描述。开关电容器DAC的顶板TOP+和TOP-被开关SW48控制在相同电位。在开关电容器DAC所执行的取样结束时，TOP+和TOP-处的电位是VCM。从而希望通过记忆该条件下比较器的偏移电压来执行自动归零操作。

可以进行设置使得TOP+和OTP1被直接输入到比较器中。然而，这种直接输入需要通过开关电容器DAC对VOP和VON取样的某一时间段，该时间段由用于对TOP+和TOP-充电的时间常数和用于执行比较器的自动归零的时间之和所定义。

为了缩短该时间段，图19的电路被配置使得VCM在对VOP和VON取样的取样操作期间单独输入到比较器中，并且TOP+和TOP-只在转换开始时耦合到比较器的输入。这种情况下，直到等到TOP+和TOP-处的电位足够稳定后电位VOP和VON才被开关电容器DAC所取样，与此同时，完成了用于执行比较器的自动归零的偏移电压的记忆。

为此提供了图19中所示的开关SW47、SW49、SW50和SW51。开关SW47和SW49用来断开比较器的输入与TOP+和TOP-之间的连接，并且VCM被单独提供。

如果AMP8有偏移，则施加相同的VCM电位到NC1和NC2并不导致输出NC3和NC4有相同的电位。这些电位存储在CC1和CC2中，从而抵消了偏移电压。在VOP和VON被开关电容器DAC取样的同时，SW52、SW53、SW54和SW56闭合。SW52和SW53的闭合使NC5和NC6之间的电位差与AMP9的偏移电压基本相同。类似地，偏移电压存储在相对于AMP10和AMP11耦合的电容器中。

在开关电容器DAC中对VOP和VON取样后，旁边示出“early”的开关SW48、SW52和SW53断开。其后，旁边示出“late”的开关SW50、SW51、SW54、SW55和SW56断开，紧接着旁边示出“conv”的开关SW47和SW49闭合。

利用图19所示的电路，可以检测作为开关电容器DAC的输出的TOP+和TOP-之间的电位差以确定哪一个更大。也即，图19中所示的电路可用作用在根据本发明的连续近似A/D转换器中的比较器。

图21的框图示出了根据本发明的连续近似A/D转换器的配置示例。图22的时序图示出了图21的电路的操作时序的示例。

图21中所示的连续近似A/D转换器包括具有电压增益A＝n/m的取样保持放大器电路SHA1、开关电容器D/A转换器(CDAC)CDAC1、比较器COMP、电阻器D/A转换器(RDAC)RDAC3以及控制连续近似(连续比较)的控制电路CNT。尽管该示例包括电阻器D/A转换器，但是也可以采用没有电阻器D/A转换器的配置。

VIN+是正侧模拟输入，VIN-是负侧模拟输入。VOP和VON分别是取样保持放大器电路的正侧输出和负侧输出(内部模拟信号(+)，内部模拟信号(-))。TOP+指示电容器阵列的正侧顶板，TOP-指示电容器阵列的负侧顶板。

COUT是比较器电路的输出，RDO是电阻器DAC的输出。控制电路CNT响应于比较器电路的输出COUT进行操作，以经由控制信号CNTR控制电阻器DAC，并经由控制信号CNTC控制开关电容器DAC。具体而言，根据控制信号CNTC控制与开关电容器D/A转换器CDAC1的电容器阵列中的电容器相连的开关的断开/闭合。

CLK是定义A/D转换电路的时序的时钟输入。SPC1是定义取样保持放大器电路的取样周期的信号。SPC2是定义开关电容器DAC对VOP和VON取样的时间段(即，VOP和VON被转移到开关电容器DAC的时间段)的信号。作为非限制性示例的D[11:0]代表12位A/D转换结果。

下面将参考图22描述图21的电路的操作。如图22所示提供时钟信号CLK。在控制信号SPC1为H的时间段期间内，取样保持放大器电路SHA1对VIN+和VIN-取样。当SPC1变为L时，取样后的电位差出现在取样保持放大器电路的输出VOP和VON处，然后被开关电容器DAC(CDAC1)取样。即，取样保持放大器电路的输出VOP和VON被转移到CDAC1。用于该转移操作的时间段在图22中被示为转移时间段。

在控制信号SPC2从H变为L的一个时钟周期后，转移时间段(VOP和VON被CDAC1取样的时间段)结束。此后，控制输入到开关电容器DAC(CDAC1)和电阻器DAC(RDAC3)中的信号，以从MSB到LSB顺序确定转换结果。用于该操作的时间段在图22中被示为比较时间段。在确定LSB后，转换结果D[11:0]变得有效。

在图22所示的操作示例中，只在MSB(D11)的比较上花费了两个时钟周期，以确保比较器比较每位的时间足够。在从转移时间段(VOP和VON被CDAC1取样的时间段)变到比较器的比较开始的过程中，通常要求一个时序容限以避免所存储的电荷丢失。这种情况下，如果可用于比较的时间被均匀分配到从MSB到LSB的每一位，则用于比较MSB的有效时间段可能过短。为了避免这种情况，只为从转移时间段(VOP和VON被CDAC1取样的时间段)变到比较器的比较开始后的第一比较时间段分配了相对较长的时间段。

图23A至23D、图24A至24C和图25A至25C示出了通过电路仿真所获得的波形示例，在该电路仿真中，图21的电路被设计为按照如图22所示的时序操作。

图23A-23D的波形图示出了电源电压4.5V，Vref+＝4.5V，Vref-＝0V，VIN+＝3V且VIN-＝0V的情况下的波形。图24A-24C的波形图示出了电源电压4.5V，Vref+＝4.5V，Vref-＝0V，VIN+＝4.5/4096V且VIN-＝0V的情况下的波形。这里，VIN+是4.5V的1/4096。图25A-25C的波形图示出了电源电压4.5V，Vref+＝4.5V，Vref-＝0V，VIN+＝4.5×4094/4096V且VIN-＝0V的情况下的波形。这里，VIN+是4.5V的4094/4096。

该示例针对12位A/D转换的情形，从而对于图23A-23D期望的转换结果是101010101010，对于图24A-24C是000000000001，对于图25A-25C是111111111110。

图23A中所示的波形代表出现在图5所示的取样保持放大器电路的节点1和节点2处的信号。在取样保持放大器电路的取样时间段期间内(如图23所示)，节点1被设为3V，节点2被设为0V。在从取样保持放大器电路转移到开关电容器DAC的时间段期间内(图23B中示为“从SHA转移到CDAC”)，节点1和节点2处的电位被设为彼此相等(经由图5中所示的SW17)。图23A的波形中示出了节点1和节点2处电位的均衡。

同时，与所取样的电位差相对应的电位差出现在VOP和VON处。这在图23B的波形中示出。由于在该示例中取样保持放大器电路的电压增益是2/3，所以响应于3V的取样，取样保持放大器电路的输出VOP和VON之间的电位差变得等于2V。

在转移时间段之后，比较器的比较开始。经过这次比较，比较器的输出呈现了变化“101010101010”，如图23D所示。这与前述的转换结果的期望值匹配。

图23C中所示的开关电容器DAC的输出波形图示了TOP+和TOP-的波形。跟随比较器输出的变化“101010101010”，电位差的符号交替。在比较结束时TOP+和TOP-的电位基本相同。

对于不同的工作条件，图24A示出了VOP和VON，图24B示出了TOP+和TOP-，图24C呈现了比较器输出。可以看出，比较器输出与期望值000000000001匹配。由于输入电位差小到4.5/4096V，所以VOP和VON的电位几乎相同。TOP+和TOP-从电位差很大的状态变化到电位差很小的状态，最后变得基本彼此相等。

对于不同的操作条件，图25A示出了VOP和VON，图25B示出了TOP+和TOP-，图25C呈现了比较器输出。与图24A-24C相比，输入电位差接近其最大值4.5V，从而VOP和VON的信号幅度很大，如图25A所示。由于在该示例中取样保持放大器电路的电压增益是2/3，所以取样保持放大器电路的输出VOP和VON之间的电位差是3V。这在图25A中示出。

比较器输出与期望值111111111110匹配。TOP+和TOP-从电位差很大的状态变化到电位差很小的状态，最后变得基本彼此相等。这种情况下，符号与图24B中所示的相反。

图26A和26B的电路图示出了根据本发明的连续近似A/D转换器的另一个实施例的配置。该电路包括图26A中所示的取样保持放大器电路(或放大器)AMP7、开关SW13、SW14、SG3和SG4、电容器C30至C35以及电容器C38至C43，还包括图26B中所示的电阻器D/A转换器RDAC4。VIN+是正侧模拟输入，VIN-是负侧模拟输入。VOP和VON分别是取样保持放大器电路的正侧输出和负侧输出(内部模拟信号(+)，内部模拟信号(-))。TOP+指示电容器阵列的正侧顶板，TOP-指示电容器阵列的负侧顶板。Vref+是正侧参考电位(5V)，Vref-是负侧参考电位(0V)。VCM是取样时施加到顶板的偏置电位(2.5V)。RDAC4包括电阻器RR0至RR5。VREFD+、VREFD-和VREFDH是电阻器DAC(RDAC4)所生成的参考电位。

图26A中所示的开关位置示出了其在对VOP和VON取样时的位置。在图26中，执行与图5、图16、图17A和17B以及图18A和18B相同功能的电路部分以相同的标号指代。图26A和26B的电路与图16的电路的不同之处在于，提供了电阻器DAC(RDAC4)来替代图16的电路中所使用的缩放电路SCL1。电阻器DAC(RDAC4)用来生成参考电位VREFD+、VREFD-和VREFH。这些参考电位用来产生正确的A/D转换结果。

在图16所示的电路中，当搜索对应于模拟输入的数字代码时，电容器C31至C35和C39至C43的底板有选择地耦合到Vref+或Vref-。例如，如图6、图7和图8中所示，如果取样保持放大器电路的电压增益是2/3，则电位VOP在响应于对应于所有位全0的模拟输入时为VCM(＝Vdd/2)，而在响应于对应于所有位全1的模拟输入时为5Vdd/6。因而可以进行设置使得这些电位直接通过电阻器DAC对开关电容器DAC的底板电位进行操作而生成，从而产生期望的数字转换结果。

电阻器RR0至RR5将Vref+和Vref-之间的电位差分为6份。因此，VREFD+是对应于5/6的电位，VREFD-对应于1/6，而VREFH对应于1/2。

考虑到图6中所示电位之间的关系和VREFD+、VREFD-和VREFH之间的关系，可以很容易理解图26的电路产生了与图16的电路相同的数字转换结果。图26针对放大器的电压增益为2/3的示例。基于相同的原理，图16的电路可以被推广用于任何的电压增益。

图27的电路图示出了根据本发明的连续近似A/D转换器的另一个实施例的配置。图27的电路包括开关SW13、SW14、SE27至SW42、电容器C30至C35、电容器C38至C43、C54至C57以及放大器AMP12。VIN+是正侧模拟输入，VIN-是负侧模拟输入。VOP和VON分别是放大器AMP12的正侧输出和负侧输出(内部模拟信号(+)，内部模拟信号(-))。TOP+指示电容器阵列的正侧顶板，TOP-指示电容器阵列的负侧顶板。Vref+是正侧参考电位(5V)，Vref-是负侧参考电位(0V)。VCM是取样时施加到顶板的偏置电位(2.5V)。CDAC+是正侧开关电容器DAC，CDAC-是负侧开关电容器DAC。另外，电容器C54至C57构成了缩放电路SCL2。缩放电路SCL2调整A/D转换器的数字输出，从而使响应于到取样保持放大器电路的参考电压输入(即，Vref+和Vref-之间的电位差)的取样保持放大器电路的输出与A/D转换器的数字输出的最大值相对应。在每个电容器Cn(n是整数)旁边示出的值kC(k是整数)表明相应电容的相对大小。

在图27中，执行与图16中相同功能的电路部分以相同的标号指代。图27图示了用在图16的电路中的放大器AMP7的电压增益变为4/5的电路示例。

在图27中，放大器AMP12旁边示出的“A＝n/m”代表放大器AMP12的电压增益，在该示例中是4/5。在该条件下(A＝4/5)，如果正侧(或负侧)开关电容器DAC的总电容是32C，则电容器C54和C56的电容是40C，而电容器C55和C57的电容是8C。如该具体示例中所示，本发明的电路并不限于应用到电压增益为2/3的情形，而是可适用于任何其他的电压增益。

如前所述，本发明提供了电压增益小于1的取样保持放大器电路，还提供了对取样保持放大器电路的输出进行取样的开关电容器DAC。这种情况下，即使当参考电压(即Vref+和Vref-之间的电位差)和模拟输入电位差都等于电源电压时，放大器电路也可以正确地操作以在轨对轨范围(电源电压的范围)内对模拟输入信号执行A/D转换。另外，提供了电容器，其调整(执行其缩放)A/D转换器的数字输出，从而使响应于到取样保持放大器电路的参考电压输入(即，Vref+和Vref-之间的电位差)的取样保持放大器电路的输出与A/D转换器的数字输出的最大值相对应。这种情况下，无论是否使用电压增益小于1的取样保持放大器电路，都可以获得正确的数字输出值(即，与利用开关电容器DAC对模拟信号直接取样所获得的相同的数字输出值)。

而且，利用取样保持放大器电路对模拟信号取样的配置，可以独立于开关电容器DAC设计取样保持放大器电路的输入电容。该输入电容的减小使得可以提高连续近似A/D转换器的速度。

另外，本发明并不限于这些实施例，在不脱离本发明的范围的前提下可以进行各种变化和修改。

本申请基于2005年8月12日向日本专利局提交的在先日本专利申请No.2005-234724并要求其优先权，这里通过引用并入其全部内容。

Claims (7)

1.一种连续近似模数转换器，包括：

取样保持放大器电路，其被配置用来取样并保持输入模拟电压，以在输出节点处产生正比于所述输入模拟电压的内部模拟电压，且电压增益小于1；

耦合到所述取样保持放大器电路的输出节点的开关电容器数模转换器，其包括用于存储响应于所述内部模拟电压的电荷的多个电容器，所述开关电容器数模转换器被配置用来响应于控制信号而切换电容器的耦合，以在输出节点处产生响应于所述内部模拟电压和所述控制信号的比较模拟电压；

耦合到所述开关电容器数模转换器的输出节点的比较器，其用来在输出节点处产生响应于所述比较模拟电压的比较结果信号；以及

耦合到所述比较器的输出节点的控制电路，其用来将响应于所述比较结果信号的控制信号提供给所述开关电容器数模转换器。

2.如权利要求1所述的连续近似模数转换器，其中，所述开关电容器数模转换器的电容器包括：

响应于所述控制信号而有选择地耦合到两个参考电位中任一电位的一个或多个第一电容器；以及

无论所述控制信号如何都耦合到所述两个参考电位中预定的一个电位的一个或多个第二电容器，

其中，所述开关电容器数模转换器被配置用来利用所述第二电容器调整所述比较模拟电压，以补偿所述取样保持放大器电路的小于1的电压增益。

3.如权利要求2所述的连续近似模数转换器，其中，所述开关电容器数模转换器被配置用来利用所述第二电容器调整所述比较模拟电压，从而使当所述输入模拟电压等于所述两个参考电位之间的差值时，所有的所述第一电容器都耦合到所述两个参考电位中的同一电位。

4.如权利要求1所述的连续近似模数转换器，其中，所述取样保持放大器电路是开关电容器取样保持放大器，该开关电容器取样保持放大器包括：

放大器电路；

耦合到所述放大器电路的输入节点一侧的的第一电容器；以及

耦合到所述放大器电路的输出节点一侧的的第二电容器，

其中所述第二电容器的电容比所述第一电容器的电容大。

5.如权利要求4所述的连续近似模数转换器，其中，所述放大器电路包括：

第一放大器电路，其具有耦合到所述输入节点一侧的输入节点和反馈到所述输入节点一侧的输出节点；以及

第二放大器电路，其具有耦合到所述第一放大器电路的输出节点的输入节点，并在输出节点处产生所述内部模拟电压。

6.如权利要求1所述的连续近似模数转换器，还包括电阻器数模转换器，该电阻器数模转换器的输出节点耦合到所述电容器中所具有的电容最小的一个电容器。

7.如权利要求6所述的连续近似模数转换器，其中，所述电阻器数模转换器包括：

串联在两个参考电位之间的多个电阻器；以及

被配置用来选择由所述多个电阻器生成的多个分割电位中的一个电位的选择器。

Images