CN106462552A - 可配置电容器阵列和开关电容器电路 - Google Patents

可配置电容器阵列和开关电容器电路 Download PDF

Info

Publication number
CN106462552A
CN106462552A CN201580032679.5A CN201580032679A CN106462552A CN 106462552 A CN106462552 A CN 106462552A CN 201580032679 A CN201580032679 A CN 201580032679A CN 106462552 A CN106462552 A CN 106462552A
Authority
CN
China
Prior art keywords
capacitor
capacitors
array
coupled
branches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580032679.5A
Other languages
English (en)
Other versions
CN106462552B (zh
Inventor
加斯卡姆·辛格·约哈尔
艾尔翰·汉哲奥卢
蕾妮·莱昂
哈洛尔德·库兹
易许华尔·堤亚加拉根
奥努尔·奥兹贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Priority to CN201810884928.9A priority Critical patent/CN109062860B/zh
Publication of CN106462552A publication Critical patent/CN106462552A/zh
Application granted granted Critical
Publication of CN106462552B publication Critical patent/CN106462552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/06—Programming arrangements, e.g. plugboard for interconnecting functional units of the computer; Digital programming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种指纹传感电路、系统和方法。指纹传感器可以包括耦合到多个指纹传感电极且耦合到模拟前端的多个输入端。模拟前端可被配置成响应于多个指纹传感电极中的至少一个的电容来生成至少一个数字值。另外，模拟前端可包括正交解调电路以生成至少一个解调值以用于由通道引擎处理。通道引擎可生成部分地基于解调值且储存在存储器中的电容结果值。

Description

可配置电容器阵列和开关电容器电路
相关申请
本专利申请是2015年6月26日提交的美国非临时专利申请号为14/752,052的国际申请，该专利申请要求于2014年11月24日提交的美国临时专利申请号为62/083,818的权益，其通过引用并入本文。
技术领域
本公开大体上涉及具有可编程块的集成电路(IC)设备，并且更具体地涉及具有可编程模拟电路块的IC设备。
背景
集成电路(IC)设备可以包括固定功能电路和可重配置电路二者。可编程逻辑设备是众所周知的并且可以使IC设备能够被重配置到广泛的数字功能。
提供可重配置模拟电路的IC设备在寻址模拟应用中享有提高的普及性。在一些传统方法中，用于可编程模拟电路的配置数据被加载到储存电路(例如，寄存器)中以建立期望的模拟功能。这种布置的缺点可以是在不同功能之间重配置电路所涉及的时间/工作量。
通常，在实现可重配置模拟电路中所涉及的连接/路由可以提出对IC设备的性能的限制。例如，一些传统IC设备可能不适于非常低的噪声应用。类似地，在路由路径中的非常小的阻抗失配防止了差分输入信号的高保真度处理。
正如大多数IC设备一样，在功率消耗中的任何降低可以是十分有价值的，尤其是在IC设备被部署在便携式电子设备中时。
概述
公开了可配置电容器阵列。可配置电容器阵列可包括可以单独配置或组合配置的多个电容器支路，以执行多个模拟功能。可配置阵列的电容器支路中的每一个可被配置成执行模拟功能的特定子集。可配置电容器阵列还可包括放大器电路，其可被配置成与电容器支路组合以执行模拟功能。
公开了通用模拟块。可配置电容器阵列可包括多个半通用模拟块(半-UAB)，其包括可被单独配置或组合配置以执行多个模拟功能的电容器支路。UAB的电容器支路中的每一个可被配置成执行模拟功能的特定子集。UAB阵列还可包括放大器电路，其可配置成与半-UAB的电容器支路组合来执行模拟功能。
附图说明
图1A示出了根据一个实施例的一对具有可配置电容器支路的通用模拟块。
图1B示出了根据一个实施例的CMOS开关。
图1C示出了根据一个实施例的T型开关。
图1D示出了根据一个实施例的泵浦N型开关。
图2示出了根据一个实施例的“A”型电容器支路。
图3示出了根据一个实施例的“B”型电容器支路和衰减电路。
图4示出了根据一个实施例的“C”型电容器支路。
图5示出了根据一个实施例的“F”型电容器支路和积分电路。
图6示出了根据一个实施例的在简化方框图中的图1-5的电容器支路。
图7示出了根据一个实施例的来自可配置电容器阵列的积分器反馈的级联(CIFG)ΔΣ(delta sigma)模数转换器(ADC)的一个实施例。
图8示出了根据一个实施例的来自可配置电容器阵列的数模转换器(DAC)的一个实施例。
图9示出了根据一个实施例的来自可配置电容器阵列的可编程增益放大器的一个实施例。
图10示出了根据一个实施例的来自可配置电容器阵列的高Q双二阶滤波器(HiQBiQuad filter)的一个实施例。
图11示出了根据一个实施例的来自可配置电容器阵列的加法电路的一个实施例。
图12示出了根据一个实施例的来自可配置电容器阵列的积分器的一个实施例。
图13示出了根据一个实施例的来自可配置电容器阵列的混合电路的一个实施例。
图14示出了根据一个实施例的来自可配置电容器阵列的采样/保持比较器的一个实施例。
图15示出了根据一个实施例的包括可配置电容器阵列的可编程模拟子系统的一个实施例。
具体描述
在以下描述中，出于解释的目的，阐述了许多具体细节以便提供本文所讨论的本发明的实施例的全面理解。但是，对于本领域技术人员将明显的是，这些和其他实施例可以在没有这些具体细节的情况下进行实践。在其他实例中，众所周知的电路、结构和技术没有被具体示出，而且以框图示出，以避免对本说明书的理解的不必要的模糊。
在本说明书中对“一个实施例”或“实施例”的引用意为结合实施例所描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。位于本说明书中的各个位置中的短语“在一个实施例中”并不必须指代相同的实施例。
为了说明的简洁和清楚，参考数字在各个附图中可以重复以指示对应或类似的元件。阐述了许多细节以提供对本文中所描述的实施例的理解。示例可以在没有这些细节的情况下被实践。在其他实例中，众所周知的方法、程序和组件没有被具体描述以避免使所描述的示例模糊。本说明书不被视为限于本文所描述的示例的范围。
图1A示出了根据一个实施例的具有两个等份101和102的通用模拟块(UAB)100。每个半-UAB 101和102可包括多个电容器支路和放大器电路。半-UAB 101可包括具有电容器阵列CA0的第一电容器支路152，“A”。电容器阵列CA0的底板可被耦合到包括电压输入端VIN00-VIN03的多个输入端。为了说明的清楚起见，用于全部电容器阵列的电容器被示为极化电容器。底板由极化电容器的负极板表示，而顶板由极化电容器的正极板表示。本领域中的技术人员将理解，非极化电容器可以使用，并且非极化电容器的板可被称为“第一板”和“第二板”。
耦合到CA0的负极板的电压输入端可以来自半-UAB 101外部的源或者甚至来自集成电路外部的源，半-UAB 101可以是该集成电路的一部分。在一个实施例中，电压输入端VIN00-VIN03可通过T型开关被耦合到电容器阵列CA0的底板。T型开关可以由串联的两个开关组成，其中间节点在T型开关断开时被拉至接地。这样的布置可在T型开关断开时提供更好的绝缘。在另一个实施例中，电容器阵列CA0的底板可通过其他开关装置(诸如单极开关)被耦合到电压输入端VIN00-VIN03。
电容器阵列CA0的底板也可分别被耦合到UAB 101和半-UAB 102二者的输出端VOUT0和VOUT1。这种耦合可以如上所述的通过T型开关或利用其他开关等效装置。
电容器阵列CA0的底板可通过泵浦N型开关被耦合到系统接地VSSa，该泵浦N型开关的配置可在图1D中看到。
电容器阵列CA0的底板还可被耦合到半-UAB 101和半-UAB 102的电容器支路162的电容器阵列CA1之间的用于微分积分的公共输入端ComA。两个半-UAB的输入端可以对其各自的Agnd电压输入分开采样。在积分阶段期间，每个电容器阵列的底板可通过ComA被短路。换言之，当耦合到ComA时，半-UAB 101的电容器阵列CA0和半-UAB 102的电容器阵列CA1可分别被伪微分地配置，共享模拟接地缓冲器。在这个配置中，共模噪声可被移除。另外，顶板可被耦合到参考电压Ref0和模拟接地电位Agnd0，其可以不同于整体系统接地。在一个实施例中，与ComA、Ref0和Agnd的连接可以通过CMOS开关，如图1C中所示。
电容器阵列CA0的顶板可被耦合到多个参考电压，包括Ref0、Agnd0、VSSa(其全部还均可以被耦合到电容器阵列CA0的底板)以及Ref1。Ref1可通过T型开关耦合。Ref0和Agnd0可经由CMOS开关耦合。VSSa可通过泵浦N型开关耦合。
半-UAB 101可包括具有电容器阵列CB0的第二电容器支路153，“B”。电容器阵列CB0的底板可被耦合到电压输入端VIN00-VIN03，如电容器阵列CA0的底板一样。电容器阵列CB0的底板还可以以与电容器阵列CA0类似的方式被耦合到半-UAB 101和半-UAB 102二者的输出端VOUT0和VOUT1。
类似于CA0的连接，电容器阵列CB0的底板可通过泵浦N型开关耦合到系统接地VSSa。
电容器阵列CB0的底板也可被耦合到半-UAB 101和半-UAB 102的电容器支路163的电容器阵列CB1之间的公共输入端ComB。当耦合到ComB时，电容器阵列CB0和CB1可如以上的电容器阵列CA0和CA1被伪微分地配置。另外，底板可被耦合到参考电压Ref0和模拟接地电位Agnd0，其可不同于总体系统接地。在一个实施例中，与ComA、Ref0和Agnd0的连接可通过CMOS开关。
电容器阵列CB0的顶板可被耦合到多个参考电压，包括Ref0、Agnd0、VSSa(其全部也均可被耦合到电容器阵列CB0的底板)。Ref0和Agnd0可经由CMOS开关耦合。VSSa可通过泵浦N型开关耦合。
电容器阵列CB0的顶板还可被耦合到衰减电容器Catt0和Ctc0，其利用图4被更详细地讨论。
半-UAB 101可包括具有电容器阵列CC0的第三电容器支路154，“C”。电容器阵列CC0的底板可被耦合到电压输入端VIN00-VIN03，如电容器阵列CA0和CB0一样。电容器阵列CC0的底板还可以以与电容器阵列CA0和CB0类似的方式被耦合到半-UAB 101和半-UAB 102的电容器支路164的电容器阵列CB1二者的输出端。
类似于与电容器阵列CA0和CB0的连接，电容器阵列CC0的底板可通过泵浦N型开关被耦合到系统接地VSSa。电容器阵列CC0的底板还可被耦合到在半-UAB 101的电容器支路154的电容器阵列CC0的底板和半-UAB 102的电容器支路164的电容器阵列CC1的底板之间共享的公共输入端ComC。当耦合到ComC时，如以上的电容器阵列CA0和CA1，电容器阵列CC0和CC1可被伪微分地配置。另外，底板可被耦合到参考电压Ref0和模拟接地电位Agnd0，其可以不同于总体系统接地。在一个实施例中，可通过CMOS开关连接至ComA、Ref0和Agnd0。
电容器阵列CC0的顶板可被耦合到多个参考电压，包括Ref0、Agnd0、VSSa(其全部还均可以被耦合到电容器阵列CB0的底板)。Ref0和Agnd0可经由CMOS开关耦合。VSSa可通过泵浦N型开关耦合。
电容器阵列CC0的顶板还可被耦合到半-UAB102的(电容器支路162的)电容器阵列CA1的、(电容器支路163的)电容器阵列CB1的以及(电容器支路164的)电容器阵列CC1的顶板，其可允许与半-UAB 102的积分器的运算放大器的输入端的连接。
半-UAB 101可包括具有电容器阵列CF0的第四电容器支路155，“F”。电容器阵列CF0的顶板可被耦合到(电容器支路152的)电容器阵列CA0、(电容器支路153的)电容器阵列CB0以及(电容器支路154的)电容器阵列CC0的顶板。电容器阵列CF0的底板可通过CMOS开关被耦合到Agnd0。
电容器支路152、153、154和155中的全部电容器支路的顶板可被耦合到电压输出端VOUT0。
电容器阵列CA0、CB0、CC0和CF0的顶板可被耦合到放大器112的输入端。放大器112可包括运算放大器(opamp)120和比较器121。Opamp120的负输入端可被耦合到电容器阵列CA0、CB0、CC0和CF0的顶板。Opamp 120的正输入端可通过T型开关被耦合到电压输入端VIN00-VIN03并通过CMOS开关被耦合到Ref0和Agnd0。Opamp 120的输出端可被耦合到比较器121的负输入端。比较器121的正输入端可通过T型开关被耦合到半-UAB1的输出端VOUT1或通过CMOS开关被耦合到Ref0和Agnd0。比较器121可具有输出端COMPOUT0。
半-UAB 102可包括具有电容器阵列CA1的第一电容器支路162，“A”。电容器阵列CA1的底板可被耦合到包括电压输入端VIN00-VIN03的多个输入端，如来自半-UAB 101的电容器支路152的CA0一样。在一个实施例中，电压输入端VIN00-VIN03可通过T型开关被耦合到电容器阵列CA1的顶板。
电容器阵列CA1的顶板还可分别被耦合到半-UAB 101的输出端VOUT0和半-UAB102的输出端VOUT1。这种耦合可如上所述的通过T型开关或通过其他开关等效装置。
如以上关于电容器支路152的电容器阵列CA0所述，电容器阵列CA1的底板可通过泵浦N型开关耦合到系统接地VSSa。
电容器阵列CA1的底板还可耦合到公共输入端ComA，其同样可耦合至电容器支路152的电容器阵列CA0的底板。当耦合到ComA时，电容器阵列CA0和CA1可被伪微分地配置，共享模拟接地缓冲器。在这个配置中，电容器阵列CA0和CA1的电容器的底板可被一起短路，移除任何共模噪声。另外，电容器阵列CA1的顶板可被耦合到参考电压Ref1和模拟接地电位Agnd1，其可不同于总体系统接地Agnd0。在一个实施例中，类似于CA0与ComA、Ref0和Agnd0的连接，可通过CMOS开关连接至ComA、Ref1和Agnd1。
电容器阵列CA1的顶板可被耦合到多个参考电压，包括Ref1、Agnd1、VSSa(其全部也均可耦合到电容器阵列CA1的底板)以及Ref0。Ref0可通过T型开关耦合。Ref1和Agnd1可经由CMOS开关耦合。VSSa可通过泵浦N型开关耦合。
半-UAB 102可包括具有电容器阵列CB1的第二电容器支路163，“B”。电容器阵列CB1的底板可被耦合到电压输入端VIN00-VIN03，如电容器支路162的电容器阵列CA1的底板一样。电容器阵列CB1的底板也可被分别耦合到半-UAB 101的输出端VOUT0和半-UAB 102的输出端VOUT1。
类似于CA1的连接，电容器阵列CB1的底板可通过泵浦N型开关被耦合到系统接地VSSa。
电容器阵列CB1的底板还可被耦合到公共输入端ComB，其还可被耦合到半-UAB101的电容器支路153的电容器阵列CB0的底板。当耦合到ComB时，电容器阵列CB0和CB1可如以上的CA0和CA1一样被伪微分地配置。另外，底板可被耦合到Ref1和Agnd0。在一个实施例中，类似于关于电容器阵列CB0所述的，可通过CMOS开关连接至ComA、Ref0以及Agnd0。
电容器阵列CB1的顶板可被耦合到多个参考电压，包括Ref1、Agnd1、VSSa(其全部也均可被耦合到电容器阵列CB1的底板)。Ref1和Agnd 1可经由CMOS开关耦合。VSSa可通过泵浦N型开关耦合。
电容器阵列CB1的顶板还可被耦合到衰减电容器Catt1和Ctc1，其利用图4进行更详细地讨论。
UAB 102可包括具有电容器阵列CC1的第三电容器支路164，“C”。电容器阵列CC1的底板可被耦合到电压输入端VIN00-VIN03，如可以与CA1和CB1的底板一样。电容器阵列CC1的底板也可被分别耦合到半-UAB 101的输出端VOUT0和半-UAB 102的输出端VOUT1。
类似于CA1和CB1与系统接地VSSa的连接，电容器阵列CC1的底板可通过泵浦N型开关被耦合到系统接地VSSa。
电容器阵列CC1的底板还可被耦合到公共输入端ComC，其还可被耦合到半-UAB101的电容器支路154的电容器阵列CC0的底板。当耦合到ComC时，电容器阵列CC0和CC1可如以上的CA0和CA1一样被伪微分地配置。另外，顶板可被耦合到参考电压Ref0和模拟接地电位Agnd0，其可以不同于总体系统接地。在一个实施例中，如以上关于电容器阵列CC0所述，可通过CMOS开关连接至ComC，Ref0和Agnd0。
电容器阵列CC1的顶板可被耦合到多个参考电压，包括Ref1、Agnd1、VSSa(其全部也均可被耦合到电容器阵列CB0的底板)。Ref1和Agnd1可经由CMOS开关耦合。VSSa可通过泵浦N型开关耦合。
电容器阵列CC1的顶板还可被耦合到半-UAB 101的(电容器支路152的)电容器阵列CA0、(电容器支路153的)电容器阵列CB0以及(电容器支路154的)电容器阵列CC0的底板，其还可允许与半-UAB 101的放大器112的运算放大器120的负输入端的连接。
半-UAB 102可包括具有电容器阵列CF1的第四电容器支路165，“F”。电容器阵列CF0的顶板可被耦合到电容器阵列CA1、CB1和CC1的顶板。电容器阵列CF1的底板可通过CMOS开关被耦合到Agnd1。
电容器支路162、163、164和165的输出端可通过电容器阵列CA1、CB1、CC1和CF1的底板被耦合到电压输出端VOUT1。
电容器阵列CA1、CB1、CC1和CF1的顶板可被耦合到放大器113的负输入端。放大器113可包括opamp 130和比较器131。Opamp 130的负输入端可选择性地耦合到电容器阵列CA1、CB1、CC1和CF1的顶板。Opamp 130的正输入端可通过T型开关耦合到电压输入端VIN10-VIN13并且通过CMOS开关耦合到Ref0和Agnd0。Opamp 130的输出端可被耦合到比较器131的负输入端。比较器131的正输入端可通过T型开关被耦合到半-UAB 102的输出端VOUT1并且通过CMOS开关被耦合到Ref0和Agnd0。比较器131可具有输出端COMPOUT1。
图1示出了耦合到总和节点(对于每个半-UAB的全部的电容器支路共用的节点)的电容器阵列的顶板。虽然没有具体标示，但是本领域技术人员将理解，对于全部的支路共用的节点是这个总和节点。这个总和节点还可耦合到每个半-UAB的放大器电路的输入端。每个半-UAB的“C”支路的顶板还耦合到另一半-UAB的放大器的输入端。这种耦合可以是对于另一半-UAB的总和节点。寄生电容在底板上可以较高。由于寄生电容可降低性能，因此优选的是降低总和节点上的寄生电容。
两个半-UAB的电容器支路可被配置作为反馈路径或前馈路径。在一个实施例中，两个半-UAB(第一和第二)可分别被配置作为第一级和第二级。在反馈实施方式中，第一半-UAB的电容器支路(A、B、C或F)可以被耦合到相同的半-UAB的输入端。通过示例的方式，半-UAB 101的输出端VOUT0可被耦合回到半-UAB 101的输入端。在这种配置中，建立了反馈电路。在不同的实施例中，第二级半-UAB可具有被耦合到第一半-UAB的输入端的输出端以形成反馈路径。通过示例的方式，半-UAB 102的输出端VOUT1可被耦合回到半-UAB 101的输入端。
在前馈实施方式中，第一级半-UAB的电容器支路(A、B、C或F)可被耦合到第二级半UAB的输入端。这种配置可通过将半-UAB 101的输出端VOUT0耦合至半-UAB 102的输入端来实现。
在以上所述的反馈和前馈路径的各种实施例中，不同的电容器支路可被耦合到它们相应的半-UAB的输出端以如图7-14所示的实现各种模拟功能。
图1B示出了根据一个实施例的CMOS开关170的一个实施例。CMOS开关170可包括其源极和漏极耦合在一起的PFET 172和NFET 174。如在图1-6中使用的CMOS开关170的符号被示为开关179。
图1C示出了根据一个实施例的T型开关180的一个实施例。T型开关180可具有串联的第一CMOS开关182和第二CMOS开关184。当T型开关180断开时，晶体管182和晶体管184之间的中间节点183可通过NFET 186被拉至接地。当T型开关180断开时，由于节点183被拉至接地，因此NFET 186可提供更好的绝缘。如在图1-6中使用的T型开关180的符号被示为开关189。
图1D示出了根据一个实施例的泵浦N型开关190的一个实施例。泵浦N型开关190可包括串联的第一NFET 192、第二NFET 194和第三NFET196。NFET 192和NFET 196可使其源极和漏极短路。如在图1-6中使用的泵浦N型开关190的符号被示为开关199。
图2示出了“A”电容器支路200(图1的电容器支路152和162)的一个实施例。电容器支路200可包括电容器阵列210，其中电容器的底板被耦合到多个电压输入端205。在一个实施例中，可施加于电压输入端的信号可包括关于图1的电容器支路152和162所描述的那些信号，尽管仅示出来自电容器支路152的特定电压信号。电容器阵列210的电容器可具有对每个底板至电压输入端205的单独开关控制。电容器213和216可分别通过第一开关211和214耦合至电压输入端205，并且分别通过第二开关212和215耦合至模拟接地。在一个实施例中，电容器213和216与电压输入端的连接可以被二进制编码。电容器阵列210还可包括电容器219.1-219.N，其可通过第一开关217.1-217.N耦合至电压输入端205并且通过第二开关218.1-218.N耦合至模拟接地。电容器213、216和219.1-219.N的顶板可被耦合到总和节点(图1的141或142)。在一个实施例中，电容器219.1-219.N可进行温度计编码，其可提高电容器支路的微分非线性。在一个实施例中，开关211、214和217.1-217.N可以是T型开关，而开关212、215和218.1-218.N可以是CMOS开关。
电容器阵列210可以是能够进行6位微调的，具有50飞法的单位单元，从而产生从50飞法到3.2皮法的电容范围。
图3示出了“B”电容器支路300(图1的电容器支路153和163)的一个实施例。电容器支路300可包括电容器阵列310，其中电容器的底板被耦合到多个电压输入端305。在一个实施例中，可施加到电压输入端的信号可包括关于图1的电容器支路153和163所描述的那些信号，尽管仅示出来自电容器支路153的特定电压信号。电容器支路300可包括具有通过底板开关311.1-311.N耦合到电压输入端的电容器313.1-313.N的电容器阵列310。电容器阵列310的电容器313.1-313.N可具有对每个底板的单独开关控制。电容器313.1-313.N中的每一个的底板还可通过开关312.1-312.N耦合到模拟接地。在一个实施例中，开关311.1-311.N可以是T型开关。在另一个实施例中，开关312.1-312.N可以是CMOS开关。电容器阵列310可以是6位二进制编码的电容器阵列。电容器313.1-313.N的顶板也可以耦合到模拟接地、参考电压Ref0或系统接地，以及耦合到总和节点(图1的141或142)。电容器阵列310的电容器313.1-313.N的顶板还可以耦合到衰减电容器阵列340。衰减电容器阵列340可包括主衰减电容器330以及通过开关331和333分别耦合到电容器阵列310的可编程衰减电容器332和334。在一个实施例中，衰减电容器330可具有带有2位微调的50飞法的值。虽然示出了两个可编程衰减电容器，但是本领域中的技术人员将理解，可以使用少至一个的电容器。可选地，还可以使用多于两个的多个可编程衰减电容器。在又一个实施例中，衰减电容器340可被开关335绕过，从而建立类似于图1的“C”电容器支路且在图4中具体描述的电容器支路。
图4示出如在图1中的电容器支路154和164所示的“C”电容器支路400的一个实施例。电容器支路400可包括电容器阵列410，其中电容器的底板耦合至多个电压输入端405。在一个实施例中，可施加于电压输入端的信号可包括关于图1的电容器支路154和164所描述的那些信号，尽管仅示出了来自电容器支路154的特定电压信号。电容器支路400可包括电容器阵列410，其可包括具有其底板通过底板开关411.1-411.N耦合至电压输入端405且通过开关412.1-412.N耦合到模拟接地的电容器413.1-413.N。电容器阵列410的电容器413.1-413.N可具有对每个底板的单独开关控制。在一个实施例中，开关411.1-411.N可以是T型开关。在另一个实施例中，开关412.1-412.N可以是CMOS开关。在电容器阵列410中的电容器可具有顶板，该顶板可被耦合到总和节点(图1的141和142)。电容器阵列410可以是6位二进制编码的电容器阵列。在一个实施例中，电容器阵列410的每个电容器411.1-411.N可具有6位二进制加权可编程性。正如电容器支路200和300一样，电容器支路400可被用作反馈或前馈路径以用于(图1的)半-UAB或其他路径。
图5示出了来自图1的“F”电容器支路500的一个实施例。电容器支路500可包括电容器阵列510，其中电容器的底板耦合到多个电压输入端505。在一个实施例中，可施加于电压输入端的信号可包括关于图1的电容器支路155和165所描述的那些信号，尽管仅示出来自电容器支路155的特定电压信号。F电容器支路500可包括具有电容器511.1-511.N的电容器阵列510，该电容器的顶板可被耦合至放大器电路540的输入端，并且该电容器的底板可通过开关512.1-512.N被耦合至输出端VOUT或模拟接地。
在一个实施例中，放大器540可包括opamp 542和比较器544。opamp的负输入端可被耦合到电容器511.1-511.N的顶板时，而opamp 542的正输入端可被耦合到电压输入端505的各个输入端。Opamp 542的输出端可被耦合到比较器544的负输入端，并且正输入端可被耦合到电压输入端505的其他不同输入端。虽然图5示出了opamp 542和比较器544的输入端是互相排斥的，但是本领域的技术人员将理解，相同的信号根据设计需求可被耦合到opamp 542和opamp 544二者。图5并不打算将放大器电路540的输入端限制为本文所述的输入端。类似地，虽然电压输入端505被示为耦合至opamp 542和544的正输入端，以及电容器511.1-511.N的顶板被耦合至opamp 542的负输入端，但是本领域技术人员将理解，这些连接可以是开关。也就是说，电压输入端可以被耦合至opamp 542和比较器544的正输入端。
虽然放大器540被示为电容器支路500的一部分，但是放大器540的负输入端可被耦合至任意电容器支路200、300、400或500的顶板。在图1中示出了这种拓扑结构。
在一个实施例中，放大器540可以是能够自动调零的，并且放大器540的输出端可以制成在预先确定的时钟相中可用。放大器540的增益可通过(来自如图1中所示的A、B和C电容器支路的)输入电容与电容器阵列510的电容的比值来确定。在一个实施例中，opamp输入对是基于NMOS的，其可抵消由于关联的双采样(自动调零)而引起的热噪声中的增加。
图6示出了在UAB 600的简化原理图中的图1-5的各个电容器支路。UAB 600可包括两个等份或部分601和602。每个半-UAB或部分601和602可具有类似的元件。电容器支路A0、B0、C0和C1的顶板可通过总和节点641耦合至电容器支路F0的顶板和放大器Amp0。电容器支路A1、B1、C0和C1的顶板可通过总和节点642耦合至电容器支路F1的顶板和放大器Amp1。另外，电容器支路B0和B1的顶板可分别耦合至衰减器Att0和Att1。衰减器Att0和Att1可分别被耦合至电容器支路F0和F1的顶板和/或放大器Amp0和Amp1。可以通过总和节点641和642将衰减器Att0和Att1连接至放大器Amp0和Amp1。半-UAB 601和602的全部支路的底板可被输出至相应的输出信号VOUT0和VOUT1。
在各个实施例中，电容器支路200、300、400和500可以是离散时间或连续时间。它们还可以建立前馈路径或反馈路径。作为反馈路径，在可以作为第一级或第二级的半-UAB的一部分的电容器支路200、300、400和500中的电容器的顶板和底板可以被耦合至第一级的半-UAB的输入端。作为前馈路径，如关于使用图1的UAB 100的反馈和前馈路径所述，在第一级的半-UAB的电容器支路200、300、400和500中的电容器的顶板可以被耦合至第二级的半-UAB的输入电压。
图7-14示出了在图1-6中示出的各个电容器支路的各种组合以实现各种功能。对特定电容器阵列的引用可以是用于图1中所示的和在图2-5中更具体示出的阵列。
图7示出了根据一个实施例的使用可配置电容器支路的二阶CIFBΔΣ调制器。电容器支路CA0的电容器阵列的顶板可被耦合至电压输入端VIN01-VIN03或Agnd0中的一个。电容器支路CB0的电容器阵列的顶板可以可选地耦合到Ref0或VSSa以及耦合到Agnd0。CA0和CB0的底板可以耦合到电容器支路CF0的电容器阵列的顶板且耦合到放大器112的opamp120的负输入端。电容器支路可与opamp 120形成反馈电路且opamp120的正输入端可耦合至Agnd0。电容器支路CA1的电容器阵列可被耦合至opamp 120的输出端且耦合至放大器113的opamp 130的负输入端。电容器支路CB1的电容器阵列的底板也可被连接至放大器113的opamp 130的负输入端以及Agnd1。电容器支路CB1的电容器阵列的顶板可被可选地耦合至Vref1和VSSa以及耦合至Agnd0。最终，电容器支路CF1的电容器阵列可被耦合在放大器113的opamp 130的输出端和负输入端之间。
在图7中示出了用于以上配置的全部开关的开关相。
图8示出了根据一个实施例的单端数模转换器(DAC)800的一个实施例。图8的单端DAC 800需要使用仅一个半-UAB，但也可以使用半-UAB101、半-UAB 102或来自二者的资源的组合来实现。电容器支路CA0和CB0的电容器阵列的顶板可被耦合至Vref0或Agnd。电容器支路CB0的电容器阵列的底板可被耦合至衰减电容器Cattn0，该衰减电容器Cattn0连同电容器支路CA0的电容器阵列的底板可被耦合至电容器支路CF0的电容器阵列的顶板以及opamp 120的负输入端。电容器支路CF0可被耦合在opamp 120的负输入端和输出端之间。Opamp 120的输出端可提供单端DAC 800的输出电压VOUT0。
因此，单端DAC 800的传递函数是：
其中，CA0、CB0和CF0分别是电容器支路的单位电容(unit cap)值，以及Catt0是衰减电容器的值。Bn是用于电容器支路CB0的电容器阵列中的电容器的最大位数。
在图8中示出了用于单端DAC 800的以上配置的全部开关的开关相。
图9示出了根据一个实施例的可编程增益放大器(PGA)900的一个实施例。PGA900可要求使用仅一个半-UAB，但是也可以使用半-UAB 101、半-UAB 102或来自二者的资源的组合来实现。电容器支路CA0的电容器阵列的顶板可被耦合至Vref0或Agnd0。电容器支路CA0的电容器阵列的底板可被耦合至电容器支路CF0的电容器阵列的顶板并且耦合至opamp120的负输入端。电容器支路CF0可被耦合在opamp 120的负输入端和输出端之间。Opamp 120的输出端可提供PGA900的输出电压VOUT0。
因此，PGA 900的传递函数是：
其中，CA0和CF0分别是电容器支路的单位电容值。
在图9中示出了用于PGA 900的以上配置的全部开关的开关相。
图10示出了根据一个实施例的高Q双二阶滤波器1000的一个实施例。高Q双二阶滤波器1000可具有选择性耦合至电容器支路CA0、CA1和CC1的底板的输入电压。电容器支路CA0、CA1、CB0、CC0、CC1和CF0的顶板可被耦合至opamp 120的总和节点155。在一个实施例中，CA0可被配置以依照离散时间操作，同时CC1可被配置为依照连续时间运行。输入电压还可通过总和节点156前馈至opamp 130的输入端。Opamp 130的输入端还可被耦合至电容器支路CB1和CF1的顶板。Opamp 120的输出端可通过电容器支路CC1驱动opamp 130的输入端。Opamp 130的输出端可通过电容器支路CC0反馈至opamp 120的输入端。
在图10中示出了用于高Q双二阶滤波器1000的以上配置的全部开关的开关相。
图11示出了根据一个实施例的加法电路1100的一个实施例。加法电路1100可要求使用仅一个半-UAB，但是也可以使用半-UAB 101、半-UAB102或来自二者的资源的组合来实现。电容器支路CA0、CB0和CC0的电容器阵列的顶板可被分别耦合至VIN00或VIN01、VIN02和VIN03。电容器支路CB0和CC0的电容器阵列的顶板还可耦合至Agnd0。电容器支路CA0、CB0和CC0的电容器阵列的底板可被耦合至电容器支路CF0的电容器阵列的顶板以及耦合至Int1的opamp 120的负输入端。电容器支路CF0的电容器阵列的底板可被耦合至opamp 120的输出端并且耦合至Agnd0。Opamp 120的输出端可以是加法电路1100的输出电压VOUT0。
在图11中示出了用于加法电路1100的以上配置的全部开关的开关相。
图12示出了使用本申请的电容器支路的积分器1200的一个实施例。积分器1200可要求使用仅一个半-UAB，但是也可以使用半-UAB 101、半-UAB 102或来自二者的资源的组合来实现。电容器支路CA0的电容器阵列的顶板可被耦合至Vref0或Agnd0。电容器支路CA0的电容器阵列的底板可被耦合至电容器支路CF0的电容器阵列的顶板并且耦合至opamp120的负输入端。电容器支路CF0可被耦合在opamp 120的负输入端和输出端之间。Opamp120的输出端可提供积分器1200的输出电压VOUT0。与图9的PGA 900相反，采样电压被添加至电容器支路CF0的电容器，从而在其上积累电荷和电压。
在图12中示出了用于积分器1200的以上配置的全部开关的开关相。
图13示出了使用本申请的电容器支路的混合电路1300的一个实施例。混合电路1300可要求使用仅一个半-UAB，但是也可以使用半-UAB101、半-UAB 102或来自二者的资源的组合来实现。电容器支路CA0的电容器阵列的顶板可耦合混合电路1300的第一输入电压VIN0和输出电压VOUT0。电容器支路CB0的电容器阵列的顶板可耦合混合电路1300的第二输入电压VIN1和输出电压VOUT0。电容器支路CA0和CB0的两个电容器阵列的底板可被耦合至opamp 120的输入端并且耦合至Agnd0。CA0和CB0可以以交替相位耦合至opamp 120的输入端。Opamp 120的输出端可以是混合电路1300的输出电压并且可以耦合至电容器支路CA0和CB0二者的输入端。
在图13中示出了用于混合电路1300的以上配置的全部开关的开关相。
图14示出了使用本申请的电容器支路的采样/保持比较器(S/H)1400的一个实施例。S/H 1400可要求使用仅一个半-UAB，但是也可以使用半-UAB 101、半-UAB 102或来自二者的资源的组合来实现。电容器支路CA0的电容器阵列的顶板可被耦合至输入电压VIN0或Agnd0。电容器支路CA0的电容器阵列的底板可被耦合至用于电容器支路CB0的电容器阵列的顶板且耦合至opamp 120的负输入端。电容器支路CB0可以耦合在opamp 120的负输入端和输出端之间。Opamp 120的输出端可提供S/H 1400的输出电压VOUT0。
在图14中示出了用于S/H 1400的以上配置的全部开关的开关相。
本发明的可配置电容器阵列的不同的等份可被包括在可编程模拟子系统(PASS)中，如在图15中所示。PASS 1500可包括一对UAB 1501和1502，其可类似于图1的UAB 100。UAB 1501和1502可被耦合至软IP块1510。软IP块可包含寄存器、波形和状态机，其可用于配置且操作包括UAB 1501和1502的PASS 1500的各个部分。在一个实施例中，软IP块1510还可包括抽取器，其可用于对图7的ΔΣADC 700的输出进行滤波。同样耦合至软IP块的可以是可编程参考块(PRB)1520，其可用于向本申请的各个电容器支路的输入端提供不同参考电压。UAB0和UAB1可通过模拟路由块1530耦合至PASS的其余部分。模拟路由块1530可用于将PASS 1500的各个电路元件耦合在一起。多路复用器(MUX)1540可通过端口P0耦合PASS1500外部的信号。来自MUX 1540的信号可通过模拟路由块1530来引导。同样耦合到模拟路由块的可以是SAR数模转换器(SAR DAC)1550以及两个连续时间块CTB0 1560和CTB1 1561。CTB0 1560和CTB1 1561可分别通过端口P1和P2耦合至PASS外部的信号。
在以上的描述中，阐述了许多细节。然而，对于获得本公开的益处的本领域中的技术人员将明显的是，本发明的实施例可在没有这些特定细节的情况下进行实践。在一些实例中，众所周知的结构和设备以框图形式而不是详细地示出，以免使本说明书模糊。
详细描述的一些部分依据对计算机存储器内的数据位的操作的算法和符号表示来呈现。这些算法描述和表示是数据处理领域的技术人员所使用的手段，以最有效地向本领域的其他技术人员传达他们工作的实质。算法在此处并且通常被设想为产生期望结果的前后一致的步骤序列。这些步骤是需要对物理量进行物理操作的那些步骤。通常，虽然不是必须的，但是这些量采用能够被存储、传递、组合、比较和以其他方式操纵的电或磁信号的形式。主要出于习惯用法的原因，将这些信号称为位、数值、元素、符号、字符、术语、数字等等已被证明有时是方便的。
然而，应当记住，所有的这些和类似的术语与适当的物理量相关联并且仅仅是应用于这些量的方便标记。除非另有特别说明，从以上讨论中明显的是，应该认识到，在整个说明书中，使用诸如“积分”、“比较”、“平衡”、“测量”、“执行”、“积累”、“控制”、“转换”、“累积”、“采样”、“储存”、“耦合”、“改变”、“缓冲”、“施加”等等术语的讨论指的是计算系统或类似的电子计算设备的动作和过程，其将在计算系统的寄存器和存储器内表示为物理(例如，电子)量的数据进行操纵并且转换到在计算系统的存储器或寄存器或其他这种信息存储、传输或显示设备内的类似地表示为物理量的其他数据。
本文中使用的单词“示例”或“示例性”意为用作示例、实例或例证。本文中描述为“示例”或“示例性”的任何方面或设计不一定被解释为比其他方面或设计优选或有利。相反，单词“示例”或“示例性”的使用旨在以具体方式呈现概念。如在本申请中所使用的，术语“或”旨在表示包含性的“或”而不是排他性的“或”。也就是说，除非另有说明或从上下文中是清楚的，否则“X包括A或B”旨在表示自然包含的排列中的任一个。也就是说，如果X包括A；X包括B；或X包括A和B二者，那么在前述实例中的任一个下满足“X包括A或B”。另外，如在本申请和所附权利要求中使用的冠词“一(a)”和“一(an)”通常应该被解释为意指“一个或多个”，除非另有说明或从上下文中清楚地针对单数形式。此外，贯穿全文使用的术语“实施例”或“一个实施例”或“实施方式”或“一个实施方式”不旨在意指同一个实施例或实施方式，除非如此描述。
本文所描述的实施例还可涉及用于执行本文中的操作的装置。该装置可为了所需的目的而被特别构造，或者它可包括由储存在计算机中的计算机程序选择性激活或重配置的通用计算机。这样的计算机程序可被存储在非暂时性计算机可读存储介质中，诸如但不限于包括软盘、光盘、CD-ROM和磁光盘的任意类型的盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、闪存、或适用于储存电子指令的任何类型的介质。术语“计算机可读存储介质”应被认为包括储存一组或多组指令的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的缓存和服务器)。术语“计算机可读介质”还应该被认为包括能够存储、编码或承载用于由机器执行的一组指令并且使机器执行本实施例的方法的任意一个或多个的任何介质。因此，术语“计算机可读存储介质”应该被认为包括但不限于固态存储器、光学介质、磁介质、能够储存用于由机器执行的一组指令且使机器执行本实施例的方法的任意一个或多个的任意介质。
本文所提出的算法和电路并不固有地涉及任意特定的计算机或其他装置。各种通用系统可以根据本文的教导与程序一起使用，或者其可证明构建更专用的装置以执行所需的方法步骤是方便的。用于这些系统中的各种系统所需的结构将从以下描述中出现。另外，本实施例没有参考任何特定的编程语言来描述。将认识到，可以使用各种编程语言来实现如本文所述的实施例的教导。
以上描述阐述了诸如特定系统、组件、方法等的示例的许多特定细节，以便提供对本发明的若干实施例的良好理解。然而，对于本领域的技术人员将明显的是，本发明的至少一些实施例可在没有这些特定细节的情况下进行实践。在其他实例中，众所周知的组件或方法没有具体描述或者是以简单的框图的形式来呈现，以避免不必要地使本发明模糊。因此，以上阐述的特定细节仅仅是示例性的。特定的实施方式可以与这些示例性细节不同并且仍然被视为在本发明的范围内。
将理解的是，以上描述旨在是例证性而不是限制性的。在阅读并且理解以上描述之后，许多其他实施例对于本领域的技术人员将是明显的。因此，本发明的范围应参考所附权利要求连同这些权利要求有权要求的等效物的整个范围来确定。

Claims (21)

1.一种可配置电容器阵列，包括：
第一多个电容器支路；
第二多个电容器支路；
多个开关，所述多个开关被耦合至所述第一多个电容器支路和所述第二多个电容器支路并且在所述第一多个电容器支路和所述第二多个电容器支路之间，
其中，所述第一多个电容器支路和所述第二多个电容器支路各自包括可单独配置或组合配置以执行多个预定义的模拟功能之一的至少一个电容器阵列。
2.根据权利要求1所述的可配置电容器阵列，其中，所述第一多个电容器支路包括多个输入端，所述多个输入端选择性地耦合至第一电容器阵列中的第一多个电容器的顶板，其中所述电容器阵列中的至少两个电容器是二进制加权的，并且其中所述电容器阵列中的至少两个电容器是温度计编码的。
3.根据权利要求1所述的可配置电容器阵列，其中，所述第一多个电容器支路包括多个输入端，所述多个输入端选择性地耦合至第二电容器阵列中的第二多个电容器的顶板，并且其中所述第二电容器阵列中的所述第二多个电容器的底板选择性地耦合至衰减电路。
4.根据权利要求3所述的可配置电容器阵列，其中，所述衰减电路包括：
第一衰减电容器；
与所述第一衰减电容器并联的第二多个衰减电容器，所述第二多个衰减电容器选择性地耦合至所述第二电容器阵列的所述多个电容器的底板；以及
旁通电路，所述旁通电路被配置成将所述第二电容器阵列的所述多个电容器的所述底板与所述第一衰减电容器的底板耦合。
5.根据权利要求1所述的可配置电容器阵列，其中，所述第一多个电容器支路包括：
积分器；以及
第三电容器阵列中的第三多个电容器，其选择性地耦合到所述积分器。
6.根据权利要求5所述的可配置电容器阵列，其中，所述积分器包括：
第一运算放大器，其在所述第一运算放大器的第一输入端处耦合至所述第三电容器阵列的顶板以及在所述第一运算放大器的第二输入端处耦合至第三多个输入端；以及
第二运算放大器，其在所述第二运算放大器的第三输入端处选择性地耦合至在所述第三电容器阵列中的所述第三多个电容器的底板和所述第一运算放大器的输出端以及在所述第二运算放大器的第四输入端处选择性地耦合至所述第三多个输入端的至少一个子集。
7.根据权利要求1所述的可配置电容器阵列，其中，所述第一多个电容器支路包括选择性耦合至第四电容器阵列中的第四多个电容器的顶板的多个输入端，其中所述第四多个电容器的底板选择性地耦合至在所述第二多个电容器支路中的电容器的至少一个底板。
8.根据权利要求1所述的可配置电容器阵列，其中，预先确定的模拟功能选自由以下项构成的组：
ΔΣ模数转换器(ADC)；
数模转换器(DAC)；
可编程增益放大器；
高-Q双二阶；
加法电路；
积分器；
混合电路；以及
采样/保持(S/H)比较器。
9.一种方法，包括：
提供第一多个电容器支路；
提供第二多个电容器支路；
提供耦合至所述第一多个电容器支路和所述第二多个电容器支路并且在所述第一多个电容器支路和所述第二多个电容器支路之间的多个开关，
其中，所述第一多个电容器支路和所述第二多个电容器支路各自包括可单独配置或组合配置以执行多个预定义的模拟功能之一的至少一个电容器阵列。
10.根据权利要求9所述的可配置电容器阵列，其中，所述第一多个电容器支路包括多个输入端，所述多个输入端选择性地耦合至第一电容器阵列中的第一多个电容器的顶板，其中所述电容器阵列中的至少两个电容器是二进制加权的，并且其中所述电容器阵列中的至少两个电容器是温度计编码的。
11.根据权利要求9所述的可配置模拟块，其中，所述第一多个电容器支路包括多个输入端，所述多个输入端选择性地耦合至第二电容器阵列中的第二多个电容器的顶板，并且其中所述第二电容器阵列中的所述第二多个电容器的底板选择性地耦合至衰减电路。
12.根据权利要求11所述的可配置模拟块，其中，所述衰减电路包括：
第一衰减电容器；
与所述第一衰减电容器并联的第二多个衰减电容器，所述第二多个衰减电容器选择性地耦合至所述第二电容器阵列的多个电容器的底板；以及
旁通电路，所述旁通电路被配置成将所述第二电容器阵列的所述多个电容器的所述底板与所述第一衰减电容器的底板耦合。
13.根据权利要求9所述的可配置模拟块，其中，所述第一多个电容器支路包括：
积分器；以及
第三电容器阵列中的第三多个电容器，其选择性地耦合到所述积分器。
14.根据权利要求13所述的可配置模拟块，其中，所述积分器包括：
第一运算放大器，其在所述第一运算放大器的负输入端处耦合至所述第三电容器阵列的顶板以及在所述第一运算放大器的正输入端处耦合至第三多个输入端；以及
第二运算放大器，其在所述第二运算放大器的负输入端处选择性地耦合至在所述第三电容器阵列中的所述第三多个电容器的多个底板的底板和所述第一运算放大器的输出端以及在所述第二运算放大器的正输入端处选择性地耦合至所述第三多个输入端的至少一个子集。
15.根据权利要求9所述的可配置模拟块，其中，所述第一多个电容器支路包括选择性耦合至第四电容器阵列中的第四多个电容器的顶板的多个输入端，其中所述第四多个电容器的底板选择性地耦合至在所述第二多个电容器支路中的电容器的至少一个底板。
16.一种通用模拟块，包括：
第一子部分；以及
第二子部分，其中：
所述第一子部分和所述第二子部分中的每一个包括：
第一可配置电容器支路，所述第一可配置电容器支路具有第一多个电容器，所述第一多个电容器在所述第一多个电容器的顶板处被耦合至第一多个输入端；
第二可配置电容器支路，所述第二可配置电容器支路具有第二多个电容器，所述第二多个电容器在所述第二多个电容器的顶板处被耦合至第二多个输入端，并且在所述第二多个电容器的底板处选择性地耦合至衰减电容器网络；
第三可配置电容器支路，所述第三可配置电容器支路具有第三多个电容器，所述第三多个电容器在所述第三多个电容器的顶板处被耦合至第一多个输入端并且选择性地耦合至另一个子部分的可配置电容器支路的至少一个顶板；以及
第四可配置电容器支路，所述第四可配置电容器支路具有选择性地耦合至积分器的第四多个电容器。
17.根据权利要求15所述的通用模拟块，其中，所述第一多个输入端和所述第二多个输入端具有至少一个共用的信号。
18.根据权利要求16所述的通用模拟块，其中，相应的第一电容器支路、第二电容器支路和第三电容器支路可配置为接收用于所述第一子部分和所述第二子部分的差分输入。
19.根据权利要求16所述的通用模拟块，其中，所述第一可配置电容器支路被配置成在一个配置中作为离散时间电路操作，并且在另一个配置中作为连续时间电路操作。
20.根据权利要求16所述的通用模拟块，其中，所述第一电容器支路、所述第二电容器支路和所述第三电容器支路中的每一个被选择性地配置成在操作的第一模式中作为反馈电路操作，并且在操作的第二模式中作为前馈电路操作。
21.根据权利要求16所述的通用模拟块，其中，所述第一子部分和所述第二子部分被配置成在操作的第一模式中独立地操作以执行第一组模拟功能，并且在操作的第二模式中结合操作以执行第二组模拟功能。
CN201580032679.5A 2014-11-24 2015-07-24 可配置电容器阵列和开关电容器电路 Active CN106462552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810884928.9A CN109062860B (zh) 2014-11-24 2015-07-24 可配置电容器阵列和开关电容器电路

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462083818P 2014-11-24 2014-11-24
US62/083,818 2014-11-24
US14/752,052 US9590592B2 (en) 2014-11-24 2015-06-26 Configurable capacitor arrays and switched capacitor circuits
US14/752,052 2015-06-26
PCT/US2015/041916 WO2016085544A1 (en) 2014-11-24 2015-07-24 Configurable capacitor arrays and switched capacitor circuits

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810884928.9A Division CN109062860B (zh) 2014-11-24 2015-07-24 可配置电容器阵列和开关电容器电路

Publications (2)

Publication Number Publication Date
CN106462552A true CN106462552A (zh) 2017-02-22
CN106462552B CN106462552B (zh) 2018-09-14

Family

ID=56074870

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810884928.9A Active CN109062860B (zh) 2014-11-24 2015-07-24 可配置电容器阵列和开关电容器电路
CN201580032679.5A Active CN106462552B (zh) 2014-11-24 2015-07-24 可配置电容器阵列和开关电容器电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810884928.9A Active CN109062860B (zh) 2014-11-24 2015-07-24 可配置电容器阵列和开关电容器电路

Country Status (4)

Country Link
US (2) US9590592B2 (zh)
CN (2) CN109062860B (zh)
DE (1) DE112015005275B4 (zh)
WO (1) WO2016085544A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701226A (zh) * 2017-11-07 2018-10-23 深圳市汇顶科技股份有限公司 指纹传感器和终端设备
CN109358485A (zh) * 2018-11-22 2019-02-19 北京大学深圳研究生院 数字时间转换器控制方法、装置、电子设备和存储介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170019588A (ko) * 2015-08-12 2017-02-22 삼성전자주식회사 지문 감지 센서 및 이를 포함하는 전자 장치
DE102017106400A1 (de) * 2017-03-24 2018-09-27 Endress+Hauser SE+Co. KG Konfigurationsschalter sowie Busteilnehmer mit einem solchen Konfigurationsschalter
CN106980842B (zh) 2017-04-01 2020-02-18 京东方科技集团股份有限公司 指纹识别模块和显示基板
KR20220049570A (ko) * 2019-08-29 2022-04-21 마이크론 테크놀로지, 인크 구성 가능한 메모리 다이 커패시턴스
TWI745977B (zh) * 2020-05-22 2021-11-11 茂達電子股份有限公司 具有偏移及位元權重校正機制的類比數位轉換系統及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050190092A1 (en) * 2000-12-12 2005-09-01 Kush Gulati Analog-to-Digital Converter Having Parametric Configuirablity
CN1913363A (zh) * 2005-08-12 2007-02-14 富士通株式会社 连续近似模数转换器
CN101132177A (zh) * 2006-08-24 2008-02-27 凌阳科技股份有限公司 可编程增益放大器
US20080122670A1 (en) * 2006-11-29 2008-05-29 Sitime Corporation Precision capacitor array
US20100315278A1 (en) * 2009-06-12 2010-12-16 Analog Devices, Inc. Most significant bits analog to digital converter, and an analog to digital converter including a most significant bits analog to digital converter
CN102882368A (zh) * 2011-07-15 2013-01-16 新思科技有限公司 电荷泵中的电压调节方法
CN103138759A (zh) * 2011-11-30 2013-06-05 禾瑞亚科技股份有限公司 共享电容的积分电路与模拟转数字电路及其操作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210872A (en) * 1978-09-08 1980-07-01 American Microsystems, Inc. High pass switched capacitor filter section
US4331894A (en) * 1980-05-29 1982-05-25 American Microsystems, Inc. Switched-capacitor interolation filter
US4446438A (en) * 1981-10-26 1984-05-01 Gte Automatic Electric Incorporated Switched capacitor n-path filter
US4803462A (en) * 1987-08-11 1989-02-07 Texas Instruments Incorporated Charge redistribution A/D converter with increased common mode rejection
US4806874A (en) * 1988-04-01 1989-02-21 National Semiconductor Corporation Switched capacitor amplifier circuit
US5331218A (en) * 1992-07-13 1994-07-19 Allegro Microsystems, Inc. Switched-capacitor notch filter with programmable notch width and depth
GB9302881D0 (en) 1993-02-12 1993-03-31 Pilkington Micro Electronics Programmable switched capacitor circuit
US5414614A (en) 1994-06-06 1995-05-09 Motorola, Inc. Dynamically configurable switched capacitor power supply and method
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7355542B2 (en) * 2005-03-04 2008-04-08 Regents Of The University Of Colorado Polarization switching digital to analog converter and method
US7679422B1 (en) 2006-02-09 2010-03-16 Cypress Semiconductor Corporation Configurable switched capacitor block
CN1845457B (zh) * 2006-04-26 2010-05-12 中国科学院等离子体物理研究所 自动补偿低零漂积分器及其控制方法
JP5147857B2 (ja) 2007-01-18 2013-02-20 エプコス アクチエンゲゼルシャフト 切替可能なキャパシタアレイ
JP4353281B2 (ja) * 2007-06-06 2009-10-28 ソニー株式会社 Ａ／ｄ変換回路、ａ／ｄ変換回路の制御方法、固体撮像装置および撮像装置
JP4480744B2 (ja) * 2007-07-31 2010-06-16 三洋電機株式会社 アナログデジタル変換器
US7453389B1 (en) 2007-08-28 2008-11-18 National Semiconductor Corporation Correlated double sampling ping-pong architecture with reduced DAC capacitors
US8487655B1 (en) 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US8159382B2 (en) * 2009-11-27 2012-04-17 Texas Instruments Incorporated Low power converter and shutdown SAR ADC architecture
US8054208B2 (en) 2010-03-30 2011-11-08 Honeywell International Inc. Re-configurable multipurpose analog interface
JP5136587B2 (ja) 2010-04-01 2013-02-06 株式会社デンソー 増幅回路、信号処理回路および半導体集積回路装置
US8324961B2 (en) 2010-05-31 2012-12-04 Industrial Technology Research Institute Charge domain filter and bandwidth compensation circuit thereof
EP2532177B1 (en) 2010-08-18 2017-02-01 Analog Devices, Inc. Charge sharing analog computation circuitry and applications
US8576002B2 (en) 2011-03-21 2013-11-05 Analog Devices, Inc. ADC preamplifier and the multistage auto-zero technique
US8717070B1 (en) 2013-03-12 2014-05-06 Cypress Semiconductor Corporation Multifunctional configurable analog circuit block, methods, and integrated circuit devices having the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050190092A1 (en) * 2000-12-12 2005-09-01 Kush Gulati Analog-to-Digital Converter Having Parametric Configuirablity
CN1913363A (zh) * 2005-08-12 2007-02-14 富士通株式会社 连续近似模数转换器
CN101132177A (zh) * 2006-08-24 2008-02-27 凌阳科技股份有限公司 可编程增益放大器
US20080122670A1 (en) * 2006-11-29 2008-05-29 Sitime Corporation Precision capacitor array
US20100315278A1 (en) * 2009-06-12 2010-12-16 Analog Devices, Inc. Most significant bits analog to digital converter, and an analog to digital converter including a most significant bits analog to digital converter
CN102882368A (zh) * 2011-07-15 2013-01-16 新思科技有限公司 电荷泵中的电压调节方法
CN103138759A (zh) * 2011-11-30 2013-06-05 禾瑞亚科技股份有限公司 共享电容的积分电路与模拟转数字电路及其操作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701226A (zh) * 2017-11-07 2018-10-23 深圳市汇顶科技股份有限公司 指纹传感器和终端设备
US11144742B2 (en) 2017-11-07 2021-10-12 Shenzhen GOODIX Technology Co., Ltd. Fingerprint sensor and terminal device
CN108701226B (zh) * 2017-11-07 2021-11-05 深圳市汇顶科技股份有限公司 指纹传感器和终端设备
CN109358485A (zh) * 2018-11-22 2019-02-19 北京大学深圳研究生院 数字时间转换器控制方法、装置、电子设备和存储介质
CN109358485B (zh) * 2018-11-22 2020-11-27 北京大学深圳研究生院 数字时间转换器控制方法、装置、电子设备和存储介质

Also Published As

Publication number Publication date
DE112015005275B4 (de) 2022-01-27
US9973200B2 (en) 2018-05-15
CN109062860A (zh) 2018-12-21
WO2016085544A1 (en) 2016-06-02
DE112015005275T5 (de) 2017-09-21
DE112015005275T8 (de) 2017-11-16
US9590592B2 (en) 2017-03-07
CN106462552B (zh) 2018-09-14
US20160285433A1 (en) 2016-09-29
CN109062860B (zh) 2021-02-02
US20170201266A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
CN106462552A (zh) 可配置电容器阵列和开关电容器电路
US10878317B2 (en) Method and system for performing analog complex vector-matrix multiplication
CN107077580B (zh) 具有可编程模拟子系统的集成电路设备
US11849034B2 (en) Apparatus and method for generating identification key
US7113116B2 (en) Sample and hold apparatus
CN105389273B (zh) 带有可编程模拟子系统的集成电路器件
US9190961B1 (en) Digitally-programmable gain amplifier with direct-charge transfer and offset cancellation
GB2149990A (en) A semiconductor integrated circuit
US8736480B1 (en) Successive approximation analog-to-digital conversion architectural arrangement for receivers
CN101939918A (zh) 具有可变增益的模数转换器及其方法
WO2013130899A1 (en) Load current sensing
Ninsraku et al. Electronically controlled high input and low output impedance voltage mode multifunction filter with grounded capacitors
CN107534416A (zh) 使用电荷消除器电路混频信号的方法和设备
US8849886B2 (en) Passive discrete time analog filter
CN105247783B (zh) 缓冲放大器电路
Hwang et al. Systematic generation of current-mode linear transformation filters based on multiple output CCIIs
CN102215030A (zh) 电荷域滤波器以及传递函数决定方法
CN102484457B (zh) 放大器电路
Pandey et al. MO‐CCCCTA‐Based Floating Positive and Negative Inductors and Their Applications
US10193532B2 (en) Method of operating a finite impulse response filter
Jha et al. Design of inverse filters using CFOAs
Mariscotti An active analog filter architecture ensuring unity-gain and low sensitivity
Guilar et al. A 200 MS/s passive switched-capacitor FIR equalizer using a time-interleaved topology
Chiang et al. Design of a CMOS fully-differential continuous-time tenth-order filter based on IFLF topology
Soliman et al. Tunable second order bi-quad filter using current conveyor based FPAA

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant